CN107342281A - 一种化合物半导体mim电容结构的制作方法 - Google Patents

一种化合物半导体mim电容结构的制作方法 Download PDF

Info

Publication number
CN107342281A
CN107342281A CN201710515593.9A CN201710515593A CN107342281A CN 107342281 A CN107342281 A CN 107342281A CN 201710515593 A CN201710515593 A CN 201710515593A CN 107342281 A CN107342281 A CN 107342281A
Authority
CN
China
Prior art keywords
mim capacitor
layer
compound semiconductor
polysilicon layer
crown
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710515593.9A
Other languages
English (en)
Other versions
CN107342281B (zh
Inventor
王勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Xiamen Sanan Integrated Circuit Co Ltd
Original Assignee
Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Integrated Circuit Co Ltd Is Pacified By Xiamen City Three filed Critical Integrated Circuit Co Ltd Is Pacified By Xiamen City Three
Priority to CN201710515593.9A priority Critical patent/CN107342281B/zh
Publication of CN107342281A publication Critical patent/CN107342281A/zh
Application granted granted Critical
Publication of CN107342281B publication Critical patent/CN107342281B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/642—Capacitive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/84—Electrodes with an enlarged surface, e.g. formed by texturisation being a rough surface, e.g. using hemispherical grains

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)

Abstract

本发明公开了一种化合物半导体MIM电容结构的制作方法，是对化合物半导体晶片进行绝缘化处理后沉积多晶硅层，多晶硅层通过稀氨水的氧化作用后沉积粗糙多晶硅层，然后通过光刻工艺形成MIM电容的下极板，再依次沉积形成介质层和上极板，然后制作金属连接线。通过粗糙多晶硅的沉积，使下极板的表面形成凹凸不平的结构，极板的有效面积可以达到平面面积的1.5倍到2.5倍，从而在不改变MIM电容整体占用面积的前提下，有效增加了电容容值，提高了MIM电容的整体性能。本发明的方法克服了在化合物半导体中的一些物理特性，为化合物半导体的集成电路设置和性能改进提供了有效的实施方式。

Description

一种化合物半导体MIM电容结构的制作方法
技术领域
本发明涉及半导体技术，特别是涉及一种半导体MIM电容结构的制作方法及其电容结构。
背景技术
MIM电容器作为存储电荷、耦合、滤波器件得到广泛的应用，在半导体集成电路的制作过程中其制作是一个重要的工艺环节。习知的MIM电容器包括上、下电极板以及夹设于两者之间的介质层，且电容器的电容值和电极板的面积成正比。随着微电子技术的发展，为了改善半导体器件的整体性能以达到更快的运算速度、更大的数据存储量以及更多的功能，对电容器的容量要求日益提高。
为了增大电容器的容量，现有技术往往采用增大电容器电极板面积的方法，这显然增大了电容器占用集成电路的面积，制约了半导体器件的小型化，导致整个电路面积大，成本高，因而在确保性能的前提下减少电容所占面积的问题变得越来越重要。
发明内容
本发明提供了一种半导体MIM电容结构的制作方法，其克服了现有技术所存在的不足之处。
本发明解决其技术问题所采用的技术方案是：
一种化合物半导体MIM电容结构的制作方法，包括以下步骤：
1)在外延生长完成的砷化镓晶片上，用离子注入的方式进行绝缘化制程，形成50兆欧姆以上的绝缘体区域，所述离子注入的离子元素为He或者Ar；
2)用浓度为1wt％～3wt％的稀氨水清洗表面，沉积上氮化硅形成钝化层；
3)于500～550℃下沉积高磷掺杂的第一多晶硅层，所述第一多晶硅层的厚度为100nm～500nm；
4)用浓度为1wt％～3wt％的稀氨水清洗所述第一多晶硅层表面，形成不均匀的氧化表面，以540℃～560℃的温度进行粗糙多晶硅沉积，所述粗糙多晶硅层的厚度为30～80nm；
5)涂布光阻，通过曝光、显影形成对应位于所述绝缘体区域上方的遮蔽层；
6)通过干法蚀刻去除裸露的第一多晶硅层和粗糙多晶硅层，并剥离光阻；其中余下的第一多晶硅层和粗糙多晶硅层构成MIM电容的下极板；
7)沉积氮化硅形成MIM电容的介质层，所述介质层的厚度为50nm～200nm；
8)于所述介质层之上形成MIM电容的上极板，所述上极板是多晶硅层或金属层，厚度为50～2000nm，所述上极板的宽度小于所述下极板的宽度以形成台阶面；
9)沉积氮化硅形成保护层；
10)蚀刻所述介质层和保护层以于所述上极板上和所述下极板的台阶面上分别形成上极板连接孔和下极板连接孔；
11)沉积金属于所述上极板连接孔和下极板连接孔以分别形成上极板连接线和下极板连接线。
可选的，所述第一多晶硅层的磷掺杂浓度为1×1020～5×1020cm-3。
可选的，所述保护层厚度为50nm～500nm
可选的，步骤10)中，涂布光阻，并通过曝光、显影形成对应于所述上极板上方和所述下极板的台阶面上方的显开窗口，通过ICP或者RIE干法刻蚀去除所述显开窗口之内的氮化硅，并剥离光阻，从而得到所述上极板连接孔和下极板连接孔。
可选的，步骤11)中，用负光阻涂布、曝光和显影形成位于所述上极板连接孔和下极板连接孔之间的遮蔽层，沉积金属，然后剥离遮蔽层，形成所述连接线。
可选的，所述钝化层、介质层和保护层的氮化硅分别通过PECVD(等离子体增强化学的气相沉积法)的方法沉积。
相较于现有技术，本发明的有益效果是：
通过粗糙多晶硅的沉积，使下极板的表面形成凹凸不平的结构，在介质层和上极板通过沉积形成且厚度均一的前提下，相对于传统的平面结构，极板的有效面积可以达到平面面积的1.5倍到2.5倍，从而在不改变MIM电容整体占用面积的前提下，有效增加了电容容值，提高了MIM电容的整体性能。本发明的方法克服了在化合物半导体中的一些物理特性，适用于化合物半导体中，为化合物半导体的集成电路设置和性能改进提供了有效的实施方式。
附图说明
图1是本发明的工艺流程图，其中a～n分别为各步骤形成的结构示意图。
具体实施方式
以下结合附图及实施例对本发明作进一步详细说明。本发明的各附图仅为示意以更容易了解本发明，其具体比例可依照设计需求进行调整。文中所描述的图形中相对元件的上下关系，在本领域技术人员应能理解是指构件的相对位置而言，因此皆可以翻转而呈现相同的构件，此皆应同属本说明书所揭露的范围。此外，图中所示的元件及结构的个数、层的厚度及层间的厚度对比，均仅为示例，并不以此进行限制，实际可依照设计需求进行调整。
以下实施例具体说明一种化合物半导体MIM电容结构的制作方法，包括以下步骤：
参考图1a，在外延生长完成的砷化镓晶片1上，用离子注入的方式进行绝缘化制程，形成50兆欧姆以上的绝缘体区域11，具体可包括光阻涂布、曝光、显影和离子注入后的去光阻流程，所述离子注入的离子元素为He或者Ar。
参考图1b，用浓度为1wt％～3wt％的稀氨水清洗表面后用PECVD沉积上氮化硅形成钝化层2。
参考图1c，于500～550℃下用炉管沉积高磷掺杂的第一多晶硅层3，所述第一多晶硅层3的厚度为100nm～500nm，磷掺杂浓度为1×1020～5×1020cm-3。
参考图1d，用浓度为1wt％～3wt％的稀氨水清洗所述第一多晶硅层3表面，形成不均匀且不连续的氧化表面。由于在氨水浓度低的情况下，多晶硅表面的蚀刻率差异大，会形成不均匀的状况，有些自然氧化层会残留在表面，从而形成不连续不均匀的氧化表面。然后以540℃～560℃的温度进行粗糙多晶硅沉积，所述粗糙多晶硅层4的厚度为30～80nm。沉积得到的粗糙多晶硅层4其表面呈现凹凸不平的形态，工艺结束时由于硅原子的富集产生半球凸起，在原子迁出区域形成凹陷，凸起处为半球状。
参考图1e，涂布光阻，通过曝光、显影形成对应位于所述绝缘体区域11上方的遮蔽层。
参考图1f，通过干法蚀刻去除裸露的第一多晶硅层和粗糙多晶硅层，用N-甲基吡咯烷酮等化学药液将光阻剥离，留下所需图形，其中余下的第一多晶硅层3和粗糙多晶硅层4构成MIM电容的下极板；通过干法蚀刻，在多晶硅侧壁上不会留下球形结构。
参考图1g，采用PECVD的方法沉积氮化硅形成MIM电容的介质层5，所述介质层5的厚度为50nm～200nm。
参考图1h，通过炉管沉积厚度为50～2000nm的第二多晶硅层6。
参考图1i，用光阻经过涂布、曝光和显影后形成遮蔽层。
参考图1j，通过干法蚀刻去除遮蔽层之外的第二多晶硅层6，余下的部分形成MIM电容的上极板，所述上极板的宽度小于所述下极板的宽度以形成台阶面，然后用N-甲基吡咯烷酮等化学药液将光阻剥离。
参考图1k，用PECVD淀积上氮化硅形成保护层7；所述保护层7厚度为50nm～500nm。
参考图1l，涂布光阻，并通过曝光、显影形成对应于所述上极板上方和所述下极板的台阶面上方的显开窗口。
参考图1m，通过ICP或者RIE干法刻蚀去除所述显开窗口之内的氮化硅，并剥离光阻，从而得到所述上极板连接孔和下极板连接孔。
参考图1n，用负光阻涂布、曝光和显影形成位于所述上极板连接孔和下极板连接孔之间的遮蔽层，沉积金属，然后剥离遮蔽层，分别形成上极板和下极板的连接线8。连接线的金属选自钛、金、铂、镍、钛钨的一种或其组合。
此外，在另外的实施例中，上极板也可以通过沉积金属制得，金属选自钛、金、铂、镍、钛钨的一种或其组合。金属制程可以是电镀等方式。
本方法中，下极板的面积主要来自于HSG(hemisphere grain)，有效面积可以达到平面面积的1.5倍到2.5倍，从而在不改变MIM电容整体占用面积的前提下，有效增加了电容容值，提高了MIM电容的整体性能。通过制程优化，可以符合化合物半导体制程特性。
上述实施例仅用来进一步说明本发明的一种化合物半导体MIM电容结构的制作方法，但本发明并不局限于实施例，凡是依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰，均落入本发明技术方案的保护范围内。

Claims (6)

1.一种化合物半导体MIM电容结构的制作方法，其特征在于包括以下步骤：
1)在外延生长完成的砷化镓晶片上，用离子注入的方式进行绝缘化制程，形成50兆欧姆以上的绝缘体区域，所述离子注入的离子元素为He或者Ar；
2)用浓度为1wt％～3wt％的稀氨水清洗表面，沉积上氮化硅形成钝化层；
3)于500～550℃下沉积高磷掺杂的第一多晶硅层，所述第一多晶硅层的厚度为100～500nm；
4)用浓度为1wt％～3wt％的稀氨水清洗所述第一多晶硅层表面，形成不均匀的氧化表面，以540℃～560℃的温度进行粗糙多晶硅沉积，所述粗糙多晶硅层的厚度为30～80nm；
5)涂布光阻，通过曝光、显影形成对应位于所述绝缘体区域上方的遮蔽层；
6)通过干法蚀刻去除裸露的第一多晶硅层和粗糙多晶硅层，并剥离光阻；其中余下的第一多晶硅层和粗糙多晶硅层构成MIM电容的下极板；
7)沉积氮化硅形成MIM电容的介质层，所述介质层的厚度为50～200nm；
8)于所述介质层之上形成MIM电容的上极板，所述上极板是多晶硅层或金属层，厚度为50～2000nm，所述上极板的宽度小于所述下极板的宽度以形成台阶面；
9)沉积氮化硅形成保护层；
10)蚀刻所述介质层和保护层以于所述上极板上和所述下极板的台阶面上分别形成上极板连接孔和下极板连接孔；
11)沉积金属于所述上极板连接孔和下极板连接孔以分别形成上极板连接线和下极板连接线。
2.根据权利要求1所述的化合物半导体MIM电容结构的制作方法，其特征在于：所述第一多晶硅层的磷掺杂浓度为1×1020～5×1020cm-3。
3.根据权利要求1所述的化合物半导体MIM电容结构的制作方法，其特征在于：所述保护层厚度为50～500nm。
4.根据权利要求1所述的化合物半导体MIM电容结构的制作方法，其特征在于：步骤10)中，涂布光阻，并通过曝光、显影形成对应于所述上极板上方和所述下极板的台阶面上方的显开窗口，通过ICP或者RIE干法刻蚀去除所述显开窗口之内的氮化硅，并剥离光阻，从而得到所述上极板连接孔和下极板连接孔。
5.根据权利要求1所述的化合物半导体MIM电容结构的制作方法，其特征在于：步骤11)中，用负光阻涂布、曝光和显影形成位于所述上极板连接孔和下极板连接孔之间的遮蔽层，沉积金属，然后剥离遮蔽层，形成所述连接线。
6.根据权利要求1所述的化合物半导体MIM电容结构的制作方法，其特征在于：所述钝化层、介质层和保护层的氮化硅分别通过PECVD的方法沉积。
CN201710515593.9A 2017-06-29 2017-06-29 一种化合物半导体mim电容结构的制作方法 Active CN107342281B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710515593.9A CN107342281B (zh) 2017-06-29 2017-06-29 一种化合物半导体mim电容结构的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710515593.9A CN107342281B (zh) 2017-06-29 2017-06-29 一种化合物半导体mim电容结构的制作方法

Publications (2)

Publication Number Publication Date
CN107342281A true CN107342281A (zh) 2017-11-10
CN107342281B CN107342281B (zh) 2019-05-21

Family

ID=60218148

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710515593.9A Active CN107342281B (zh) 2017-06-29 2017-06-29 一种化合物半导体mim电容结构的制作方法

Country Status (1)

Country Link
CN (1) CN107342281B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676380A (zh) * 2019-08-28 2020-01-10 福建省福联集成电路有限公司 一种提高抗击穿能力的mim电容结构及制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102299184A (zh) * 2010-06-23 2011-12-28 上海宏力半导体制造有限公司 Mim电容器及其制造方法
US8158510B2 (en) * 2009-11-19 2012-04-17 Stats Chippac, Ltd. Semiconductor device and method of forming IPD on molded substrate
CN102354723B (zh) * 2011-10-24 2013-11-20 南昌黄绿照明有限公司 一种倒装半导体发光器件及其制造方法
CN104081522A (zh) * 2012-01-27 2014-10-01 美光科技公司 用于在多芯片模块中提供电容的设备及方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8158510B2 (en) * 2009-11-19 2012-04-17 Stats Chippac, Ltd. Semiconductor device and method of forming IPD on molded substrate
CN102299184A (zh) * 2010-06-23 2011-12-28 上海宏力半导体制造有限公司 Mim电容器及其制造方法
CN102354723B (zh) * 2011-10-24 2013-11-20 南昌黄绿照明有限公司 一种倒装半导体发光器件及其制造方法
CN104081522A (zh) * 2012-01-27 2014-10-01 美光科技公司 用于在多芯片模块中提供电容的设备及方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110676380A (zh) * 2019-08-28 2020-01-10 福建省福联集成电路有限公司 一种提高抗击穿能力的mim电容结构及制作方法

Also Published As

Publication number Publication date
CN107342281B (zh) 2019-05-21

Similar Documents

Publication Publication Date Title
US8791567B2 (en) Semiconductor device
US4337115A (en) Method of forming electrodes on the surface of a semiconductor substrate
US10991793B2 (en) Double-sided capacitor and method for fabricating the same
CN111095450A (zh) 电容器及其加工方法
CN109494192A (zh) 半导体元件以及其制作方法
TW201533870A (zh) 形成積體電路結構的方法及其結構
JP2009537980A (ja) 半導体装置におけるインダクタの品質係数を向上する方法
CN102148137A (zh) Mim电容器及其形成工艺
CN107342281B (zh) 一种化合物半导体mim电容结构的制作方法
TW200401463A (en) Metal-insulator-metal (MIM) capacitor and method for fabricating the same
US4111775A (en) Multilevel metallization method for fabricating a metal oxide semiconductor device
US7566612B2 (en) Method of fabricating capacitor in semiconductor device and semiconductor device using the same
US7846808B2 (en) Method for manufacturing a semiconductor capacitor
KR100304702B1 (ko) 반도체장치의 커패시터 및 그 제조방법
US5739059A (en) Method of forming a semiconductor device having high and low resistance polysilicon
TW475211B (en) Forming method of borderless via
KR20040007155A (ko) Ｍｉｍ 구조의 커패시터 제조방법
US7598137B2 (en) Method for manufacturing semiconductor device including MIM capacitor
CN110391185A (zh) 制作半导体元件的方法
US20090246930A1 (en) Metal capacitor including lower metal electrode having hemispherical metal grains
KR100291415B1 (ko) 반도체장치의콘택형성방법
US20220093604A1 (en) Semiconductor device, semiconductor structure and manufacturing method therefor
US20040063295A1 (en) One-mask process flow for simultaneously constructing a capacitor and a thin film resistor
TWI222158B (en) Manufacturing method of lower storage node of capacitor
JPS63237547A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant