JP6838693B2 - 蒸着マスク群、電子デバイスの製造方法及び電子デバイス - Google Patents

蒸着マスク群、電子デバイスの製造方法及び電子デバイス Download PDF

Info

Publication number
JP6838693B2
JP6838693B2 JP2020568348A JP2020568348A JP6838693B2 JP 6838693 B2 JP6838693 B2 JP 6838693B2 JP 2020568348 A JP2020568348 A JP 2020568348A JP 2020568348 A JP2020568348 A JP 2020568348A JP 6838693 B2 JP6838693 B2 JP 6838693B2
Authority
JP
Japan
Prior art keywords
mask
electrode
vapor deposition
region
deposition mask
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020568348A
Other languages
English (en)
Other versions
JPWO2020158566A1 (ja
Inventor
拓也 樋口
樋口　　拓也
洋光 落合
洋光 落合
宏樹 岡
宏樹 岡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Application granted granted Critical
Publication of JP6838693B2 publication Critical patent/JP6838693B2/ja
Publication of JPWO2020158566A1 publication Critical patent/JPWO2020158566A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Organic Chemistry (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Description

本開示の実施形態は、蒸着マスク群、電子デバイスの製造方法及び電子デバイスに関する。
スマートフォンやタブレットＰＣ等の持ち運び可能なデバイスで用いられる表示装置は、高精細であることが好ましく、例えば画素密度が４００ｐｐｉ以上であることが好ましい。また、持ち運び可能なデバイスにおいても、ウルトラハイディフィニションに対応することへの需要が高まっている。ウルトラハイディフィニションの場合、表示装置の画素密度が例えば８００ｐｐｉ以上であることが好ましい。
表示装置の中でも、応答性の良さ、消費電力の低さやコントラストの高さのため、有機ＥＬ表示装置が注目されている。有機ＥＬ表示装置の画素を形成する方法として、貫通孔が形成された蒸着マスクを用いて画素や電極を形成する方法が知られている。例えば、まず、画素に対応するパターンで陽極が形成されている基板を準備する。続いて、蒸着マスクの貫通孔を介して有機材料を陽極の上に付着させ、陽極の上に有機層を形成する。続いて、蒸着マスクの貫通孔を介して導電性材料を有機層の上に付着させ、有機層の上に陰極を形成する。
特開２０００−８２５８２号公報
有機ＥＬ表示装置などの電子デバイスの陰極は、基板の法線方向に沿って見た場合に陽極及び有機層と重なる部分だけでなく、陽極及び有機層と重ならない部分にも形成されることがある。陰極の面積が大きいほど、陰極の電気抵抗が低くなり、電気的特性が向上する。一方、陰極の面積が大きいほど、基板、陽極、有機層及び陰極を含む電子デバイスにおける光の透過率は低下する。
本開示の実施形態は、このような課題を効果的に解決し得る蒸着マスク群を提供することを目的とする。
本開示の一実施形態による蒸着マスク群は、異なる２方向に沿って配列されている２以上の第１貫通孔を有する第１蒸着マスクと、異なる２方向に沿って配列されている２以上の第２貫通孔を有する第２蒸着マスクと、２以上の第３貫通孔を有する第３蒸着マスクと、を備える。第１蒸着マスク、第２蒸着マスク及び第３蒸着マスクを重ね合わせた場合、第１貫通孔と、第２貫通孔又は第３貫通孔とが部分的に重なる。
本開示の少なくとも一つの実施形態では、基板に形成される電極の抵抗及び面積を調整することができる。
本開示の一実施形態による蒸着マスク群を用いて作製される電子デバイスの一例を示す断面図である。 図１の電子デバイスの素子を拡大して示す断面図である。 第１電極が形成された状態の基板の一例を示す平面図である。 第１電極及び通電層が形成された状態の基板の一例を示す平面図である。 第１電極、通電層及び第２電極の第１層が形成された状態の基板の一例を示す平面図である。 第１電極、通電層、第２電極の第１層及び第２電極の第２層が形成された状態の基板の一例を示す平面図である。 蒸着マスク装置を備えた蒸着装置を示す図である。 蒸着マスク装置を示す平面図である。 第１蒸着マスクを備えた蒸着マスク装置を拡大して示す平面図である。 第２蒸着マスクを備えた蒸着マスク装置を拡大して示す平面図である。 蒸着マスクの断面構造の一例を示す図である。 第１蒸着マスクの一例を示す平面図である。 図１２の第１蒸着マスクを拡大して示す平面図である。 第２蒸着マスクの一例を示す平面図である。 図１４の第２蒸着マスクを拡大して示す平面図である。 第１蒸着マスクと第２蒸着マスクとを重ねた場合を示す図である。 第１通電層、第２通電層及び第３通電層が形成された状態の基板の一例を示す平面図である。 第１通電層、第２通電層及び第３通電層の上に第２電極が形成された状態の基板の一例を示す平面図である。 図１８の電子デバイスのXIX-XIX線に沿った断面図である。 図１８の電子デバイスのXX-XX線に沿った断面図である。 図１８の電子デバイスのXXI-XXI線に沿った断面図である。 第１蒸着マスクの一例を示す平面図である。 第２蒸着マスクの一例を示す平面図である。 第３蒸着マスクの一例を示す平面図である。 第１蒸着マスク、第２蒸着マスク及び第３蒸着マスクを重ねた場合を示す図である。 第１蒸着マスクの一例を示す平面図である。 第２蒸着マスクの一例を示す平面図である。 第３蒸着マスクの一例を示す平面図である。 第１蒸着マスク、第２蒸着マスク及び第３蒸着マスクを重ねた場合を示す図である。 第１通電層、第２通電層及び第３通電層を備える電子デバイスの一例を示す平面図である。 図３０の電子デバイスのXXXI-XXXI線に沿った断面図である。 第１蒸着マスクの一例を示す平面図である。 第２蒸着マスクの一例を示す平面図である。 第３蒸着マスクの一例を示す平面図である。 第１蒸着マスク、第２蒸着マスク及び第３蒸着マスクを重ねた場合を示す図である。 第１通電層、第２通電層及び第３通電層が形成された状態の基板の一例を示す平面図である。 第１通電層、第２通電層及び第３通電層の上に第２電極が形成された状態の基板の一例を示す平面図である。 図３６の電子デバイスのXXXVIII-XXXVIII線に沿った断面図である。 第１蒸着マスクの一例を示す平面図である。 第２蒸着マスクの一例を示す平面図である。 第３蒸着マスクの一例を示す平面図である。 第１蒸着マスク、第２蒸着マスク及び第３蒸着マスクを重ねた場合を示す図である。 第１蒸着マスク、第２蒸着マスク及び第３蒸着マスクを重ねた場合を示す図である。 第１通電層、第２通電層及び第３通電層の上に第２電極が形成された状態の基板の一例を示す平面図である。 図４３の電子デバイスのXXXXIV-XXXXIV線に沿った断面図である。 第１蒸着マスクの一例を示す平面図である。 第２蒸着マスクの一例を示す平面図である。 第３蒸着マスクの一例を示す平面図である。 第１蒸着マスク、第２蒸着マスク及び第３蒸着マスクを重ねた場合を示す図である。 第１蒸着マスク、第２蒸着マスク及び第３蒸着マスクを重ねた場合を示す図である。 第１通電層、第２通電層及び第３通電層の上に第２電極が形成された状態の基板の一例を示す平面図である。 図４９の電子デバイスのXXXXX-XXXXX線に沿った断面図である。 第１蒸着マスクの一例を示す平面図である。 第２蒸着マスクの一例を示す平面図である。 第３蒸着マスクの一例を示す平面図である。 第１蒸着マスク、第２蒸着マスク及び第３蒸着マスクを重ねた場合を示す図である。 第１蒸着マスク、第２蒸着マスク及び第３蒸着マスクを重ねた場合を示す図である。 第１通電層、第２通電層及び第３通電層が形成された状態の基板の一例を示す平面図である。 第１通電層、第２通電層及び第３通電層の上に第２電極が形成された状態の基板の一例を示す平面図である。 第１蒸着マスクの一例を示す平面図である。 第２蒸着マスクの一例を示す平面図である。 第３蒸着マスクの一例を示す平面図である。 第１蒸着マスク、第２蒸着マスク及び第３蒸着マスクを重ねた場合を示す図である。 第１通電層、第２通電層及び第３通電層が形成された状態の基板の一例を示す平面図である。 第１通電層、第２通電層及び第３通電層の上に第２電極が形成された状態の基板の一例を示す平面図である。 第１蒸着マスクの一例を示す平面図である。 第２蒸着マスクの一例を示す平面図である。 第３蒸着マスクの一例を示す平面図である。 第１蒸着マスク、第２蒸着マスク及び第３蒸着マスクを重ねた場合を示す図である。 第１通電層、第２通電層及び第３通電層の上に第２電極が形成された状態の基板の一例を示す平面図である。 第１蒸着マスクの一例を示す平面図である。 第２蒸着マスクの一例を示す平面図である。 第１蒸着マスクと第２蒸着マスクとを重ねた場合を示す図である。 第１蒸着マスクの一例を示す平面図である。 電子デバイスの一例を示す平面図である。 電子デバイスの一例を示す平面図である。
本明細書および本図面において、特別な説明が無い限りは、「基板」や「基材」や「板」や「シート」や「フィルム」などのある構成の基礎となる物質を意味する用語は、呼称の違いのみに基づいて、互いから区別されるものではない。
本明細書および本図面において、特別な説明が無い限りは、形状や幾何学的条件並びにそれらの程度を特定する、例えば、「平行」や「直交」等の用語や長さや角度の値等については、厳密な意味に縛られることなく、同様の機能を期待し得る程度の範囲を含めて解釈することとする。
本明細書および本図面において、特別な説明が無い限りは、ある部材又はある領域等のある構成が、他の部材又は他の領域等の他の構成の「上に」や「下に」、「上側に」や「下側に」、又は「上方に」や「下方に」とする場合、ある構成が他の構成に直接的に接している場合を含む。さらに、ある構成と他の構成との間に別の構成が含まれている場合、つまり間接的に接している場合も含む。また、特別な説明が無い限りは、「上」や「上側」や「上方」、又は、「下」や「下側」や「下方」という語句は、上下方向が逆転してもよい。
本明細書および本図面において、特別な説明が無い限りは、同一部分または同様な機能を有する部分には同一の符号または類似の符号を付し、その繰り返しの説明は省略する場合がある。また、図面の寸法比率は説明の都合上現実の比率とは異なる場合や、構成の一部が図面から省略される場合がある。
本明細書および本図面において、特別な説明が無い限りは、本明細書の一実施形態は、矛盾の生じない範囲で、その他の実施形態と組み合わせられ得る。また、その他の実施形態同士も、矛盾の生じない範囲で組み合わせられ得る。
本明細書および本図面において、特別な説明が無い限りは、製造方法などの方法に関して複数の工程を開示する場合に、開示されている工程の間に、開示されていないその他の工程が実施されてもよい。また、開示されている工程の順序は、矛盾の生じない範囲で任意である。
本明細書および本図面において、特別な説明が無い限りは、「〜」という記号によって表現される数値範囲は、「〜」という符号の前後に置かれた数値を含んでいる。例えば、「３４〜３８質量％」という表現によって画定される数値範囲は、「３４質量％以上且つ３８質量％以下」という表現によって画定される数値範囲と同一である。
本実施形態においては、複数の蒸着マスクを備える蒸着マスク群が、有機ＥＬ表示装置を製造する際に電極を所望のパターンで基板上に形成するために用いられる例について説明する。ただし、蒸着マスク群の用途が特に限定されることはなく、種々の用途に用いられる蒸着マスク群に対し、本実施形態を適用することができる。例えば、仮想現実いわゆるＶＲや拡張現実いわゆるＡＲを表現するための画像や映像を表示又は投影するための装置の電極を形成するために、本実施形態の蒸着マスク群を用いてもよい。また、液晶表示装置の電極などの、有機ＥＬ表示装置以外の表示装置の電極を形成するために、本実施形態の蒸着マスク群を用いてもよい。また、圧力センサの電極などの、表示装置以外の電子デバイスの電極を形成するために、本実施形態の蒸着マスク群を用いてもよい。
以下、本開示の一実施形態について、図面を参照しながら詳細に説明する。なお、以下に示す実施形態は本開示の実施形態の一例であって、本開示はこれらの実施形態のみに限定して解釈されるものではない。
本開示の第１の態様は、蒸着マスク群であって、
異なる２方向に沿って配列されている２以上の第１貫通孔を有する第１蒸着マスクと、
異なる２方向に沿って配列されている２以上の第２貫通孔を有する第２蒸着マスクと、
２以上の第３貫通孔を有する第３蒸着マスクと、を備え、
前記第１蒸着マスク、前記第２蒸着マスク及び前記第３蒸着マスクを重ね合わせた場合、前記第１貫通孔と、前記第２貫通孔又は前記第３貫通孔とが部分的に重なる、蒸着マスク群である。
本開示の第２の態様は、上述した第１の態様による蒸着マスク群において、
２以上の前記第１貫通孔は、異なる２方向に沿って配列されている２以上のマスク第１基本領域と、前記第１蒸着マスク、前記第２蒸着マスク及び前記第３蒸着マスクを重ね合わせた場合に前記第２貫通孔又は前記第３貫通孔に部分的に重なるよう前記マスク第１基本領域から延び出ている２以上のマスク第１拡張領域と、を含んでいてもよい。
本開示の第３の態様は、上述した第２の態様による蒸着マスク群において、
２以上の前記第２貫通孔は、異なる２方向に沿って配列されている２以上のマスク第２基本領域と、前記マスク第２基本領域から延び出ている２以上のマスク第２拡張領域と、を含み、若しくは、２以上の前記第３貫通孔は、異なる２方向に沿って配列されている２以上のマスク第３基本領域と、前記マスク第３基本領域から延び出ている２以上のマスク第３拡張領域と、を含み、
前記第１蒸着マスク、前記第２蒸着マスク及び前記第３蒸着マスクを重ね合わせた場合、２以上の前記マスク第１拡張領域の少なくとも一部は、前記マスク第２拡張領域又は前記マスク第３拡張領域に全体的に又は部分的に重なっていてもよい。
本開示の第４の態様は、上述した第３の態様による蒸着マスク群において、
前記マスク第２拡張領域又は前記マスク第３拡張領域のうち前記マスク第１拡張領域と重なる領域は、前記マスク第１基本領域に部分的に重なっていてもよい。
本開示の第５の態様は、上述した第２の態様から上述した第４の態様のそれぞれによる蒸着マスク群において、
前記マスク第１拡張領域が延びる方向に直交する方向において、前記マスク第１拡張領域の寸法は、前記マスク第１基本領域の寸法の０．９倍以下であってもよい。
本開示の第６の態様は、上述した第２の態様から上述した第５の態様のそれぞれによる蒸着マスク群において、
前記マスク第１基本領域の配列方向と前記マスク第１拡張領域が前記マスク第１基本領域から延び出ている方向とが一致していてもよい。
本開示の第７の態様は、上述した第２の態様から上述した第５の態様のそれぞれによる蒸着マスク群において、
前記マスク第１基本領域の配列方向と前記マスク第１拡張領域が前記マスク第１基本領域から延び出ている方向とが相違していてもよい。
本開示の第８の態様は、上述した第１の態様による蒸着マスク群において、
２以上の前記第１貫通孔は、異なる２方向に沿って配列されている２以上のマスク第１基本領域と、２以上のマスク第１補助領域と、を含み、
前記第１蒸着マスク、前記第２蒸着マスク及び前記第３蒸着マスクを重ね合わせた場合、前記マスク第１補助領域は、隣り合う２つの前記第２貫通孔、隣り合う２つの前記第３貫通孔、又は、隣り合う前記第２貫通孔及び前記第３貫通孔に部分的に重なるように延びていてもよい。
本開示の第９の態様は、上述した第８の態様による蒸着マスク群において、
前記マスク第１補助領域が延びる方向に直交する方向において、前記マスク第１補助領域の寸法は、前記マスク第１基本領域の寸法の０．９倍以下であってもよい。
本開示の第１０の態様は、上述した第９の態様による蒸着マスク群において、
前記マスク第１補助領域は、前記マスク第１基本領域に接続されていてもよい。
本開示の第１１の態様は、上述した第９の態様による蒸着マスク群において、
前記マスク第１補助領域は、前記マスク第１基本領域に接続されていなくてもよい。
本開示の第１２の態様は、上述した第１の態様から上述した第１１の態様のそれぞれによる蒸着マスク群において、
前記第１蒸着マスク、前記第２蒸着マスク及び前記第３蒸着マスクを重ね合わせた場合、２以上の前記第１貫通孔のうち少なくとも一部の前記第１貫通孔は、前記第２貫通孔及び前記第３貫通孔を介して他の前記第１貫通孔に接続されていてもよい。
本開示の第１３の態様は、上述した第１の態様から上述した第１１の態様のそれぞれによる蒸着マスク群において、
前記第１蒸着マスク、前記第２蒸着マスク及び前記第３蒸着マスクを重ね合わせた場合、２以上の前記第１貫通孔のうち少なくとも一部の前記第１貫通孔は、前記第２貫通孔又は前記第３貫通孔を介して他の前記第１貫通孔に接続されていてもよい。
本開示の第１４の態様は、蒸着マスク群であって、
第１方向に沿って配列されている２以上の第１貫通孔を有する第１蒸着マスクと、
２以上の第２貫通孔を有する第２蒸着マスクと、を備え、
前記第１貫通孔は、前記第１方向に交差する第２方向に沿って配列されている２以上のマスク第１基本領域と、前記第２方向において隣り合う２つの前記マスク第１基本領域を接続するよう延び、前記第２方向に直交する方向において前記マスク第１基本領域よりも小さい寸法を有するマスク第１拡張領域と、を含み、
前記第１蒸着マスクと前記第２蒸着マスクとを重ね合わせた場合、前記第１貫通孔と前記第２貫通孔とが部分的に重なる、蒸着マスク群である。
本開示の第１５の態様は、上述した第１４の態様による蒸着マスク群において、
２以上の前記マスク第１基本領域のうち少なくとも一部の前記マスク第１基本領域は、前記第１蒸着マスクと前記第２蒸着マスクとを重ね合わせた場合に、前記第２貫通孔を介して他の前記マスク第１基本領域に接続されていてもよい。
本開示の第１６の態様は、上述した第１４の態様または上述した第１５の態様のそれぞれによる蒸着マスク群において、
前記第１蒸着マスクと前記第２蒸着マスクとを重ね合わせた場合、前記マスク第１拡張領域と前記第２貫通孔とが全体的に又は部分的に重なっていてもよい。
本開示の第１７の態様は、上述した第１６の態様による蒸着マスク群において、
前記第１蒸着マスクと前記第２蒸着マスクとを重ね合わせた場合、前記第２貫通孔は、前記第２方向において隣り合う２つの前記マスク第１基本領域、及び前記２つの前記マスク第１基本領域に接続されている前記マスク第１拡張領域に全体的に又は部分的に重なっていてもよい。
本開示の第１８の態様は、上述した第１４の態様から上述した第１７の態様のそれぞれによる蒸着マスク群において、
前記第２方向に直交する方向において、前記マスク第１拡張領域の寸法は、前記マスク第１基本領域の寸法の０．９倍以下であってもよい。
本開示の第１９の態様は、蒸着マスク群であって、
２以上の第１貫通孔を有する第１蒸着マスクと、
２以上の第２貫通孔を有する第２蒸着マスクと、を備え、
２以上の前記第１貫通孔は、第１方向に沿って配列され、且つ前記第１方向に交差する第２方向に沿って配列されている２以上のマスク第１基本領域と、前記第２方向において隣り合う２つの前記マスク第１基本領域の間に位置し、前記第２方向において前記マスク第１基本領域よりも小さい寸法を有する２以上のマスク第１補助領域と、を含み、
２以上の前記第２貫通孔は、前記第１方向及び前記第２方向に沿って配列されており、
前記第１蒸着マスクと前記第２蒸着マスクとを重ね合わせた場合、前記マスク第１補助領域は、前記第１方向において隣り合う２つの前記第２貫通孔に部分的に重なるように延びている、蒸着マスク群である。
本開示の第２０の態様は、上述した第１９の態様による蒸着マスク群において、
前記第１蒸着マスクと前記第２蒸着マスクとを重ね合わせた場合、前記第２貫通孔は、前記第２方向において隣り合う２つの前記マスク第１基本領域に部分的に重なるように延びていてもよい。
本開示の第２１の態様は、上述した第１９の態様または上述した第２０の態様のそれぞれによる蒸着マスク群において、
前記第２方向において、前記マスク第１補助領域の寸法は、前記マスク第１基本領域の寸法の０．９倍以下であってもよい。
本開示の第２２の態様は、電子デバイスの製造方法であって、
基板上の第１電極上の通電層上に、上述した第１の態様から上述した第１３の態様のいずれかによる蒸着マスク群を用いて第２電極を形成する第２電極形成工程を備え、
前記第２電極形成工程は、
前記第１蒸着マスクを用いる蒸着法によって前記第２電極の第１層を形成する工程と、
前記第２蒸着マスクを用いる蒸着法によって前記第２電極の第２層を形成する工程と、
前記第３蒸着マスクを用いる蒸着法によって前記第２電極の第３層を形成する工程と、を備える、電子デバイスの製造方法である。
本開示の第２３の態様は、電子デバイスの製造方法であって、
基板上の第１電極上の通電層上に、上述した第１４の態様から上述した第２１の態様のいずれかによる蒸着マスク群を用いて第２電極を形成する第２電極形成工程を備え、
前記第２電極形成工程は、
前記第１蒸着マスクを用いる蒸着法によって前記第２電極の第１層を形成する工程と、
前記第２蒸着マスクを用いる蒸着法によって前記第２電極の第２層を形成する工程と、を備える、電子デバイスの製造方法である。
本開示の第２４の態様は、電子デバイスであって、
基板上に位置する第１電極と、
前記第１電極上に位置し、異なる２方向に沿って配列されている２以上の通電層と、
前記通電層上に位置する２以上の第２電極と、を備え、
前記第２電極は、異なる２方向に沿って配列されている２以上の第１層と、異なる２方向に沿って配列されている２以上の第２層と、２以上の第３層と、を備え、
前記第１層と、前記第２層又は前記第３層とが部分的に重なっている、電子デバイスである。
本開示の第２５の態様は、上述した第２４の態様による電子デバイスにおいて、
２以上の前記第１層は、異なる２方向に沿って配列されている２以上の電極第１基本領域と、前記第２層又は前記第３層に部分的に重なるよう前記電極第１基本領域から延び出ている２以上の電極第１拡張領域と、を含んでいてもよい。
本開示の第２６の態様は、上述した第２５の態様による電子デバイスにおいて、
２以上の前記第２層は、異なる２方向に沿って配列されている２以上の電極第２基本領域と、前記電極第２基本領域から延び出ている２以上の電極第２拡張領域と、を含み、若しくは、２以上の前記第３層は、異なる２方向に沿って配列されている２以上の電極第３基本領域と、前記電極第３基本領域から延び出ている２以上の電極第３拡張領域と、を含み、
２以上の前記電極第１拡張領域の少なくとも一部は、前記電極第２拡張領域又は前記電極第３拡張領域に全体的に又は部分的に重なっていてもよい。
本開示の第２７の態様は、上述した第２６の態様による電子デバイスにおいて、
前記電極第２拡張領域又は前記電極第３拡張領域のうち前記電極第１拡張領域と重なる領域は、前記電極第１基本領域に部分的に重なっていてもよい。
本開示の第２８の態様は、上述した第２５の態様から上述した第２７の態様のそれぞれによる電子デバイスにおいて、
前記電極第１拡張領域が延びる方向に直交する方向において、前記電極第１拡張領域の寸法は、前記電極第１基本領域の寸法の０．９倍以下であってもよい。
本開示の第２９の態様は、上述した第２５の態様から上述した第２８の態様のそれぞれによる電子デバイスにおいて、
前記電極第１基本領域の配列方向と前記電極第１拡張領域が前記電極第１基本領域から延び出ている方向とが一致していてもよい。
本開示の第３０の態様は、上述した第２５の態様から上述した第２８の態様のそれぞれによる電子デバイスにおいて、
前記電極第１基本領域の配列方向と前記電極第１拡張領域が前記電極第１基本領域から延び出ている方向とが相違していてもよい。
本開示の第３１の態様は、上述した第２４の態様による電子デバイスにおいて、
２以上の前記第１層は、異なる２方向に沿って配列されている２以上の電極第１基本領域と、２以上の電極第１補助領域と、を含み、
前記電極第１補助領域は、隣り合う２つの前記第２層、隣り合う２つの前記第３層、又は、隣り合う前記第２層及び前記第３層に部分的に重なるように延びていてもよい。
本開示の第３２の態様は、上述した第３１の態様による電子デバイスにおいて、
前記電極第１補助領域が延びる方向に直交する方向において、前記電極第１補助領域の寸法は、前記電極第１基本領域の寸法の０．９倍以下であってもよい。
本開示の第３３の態様は、上述した第３２の態様による電子デバイスにおいて、
前記電極第１補助領域は、前記電極第１基本領域に接続されていてもよい。
本開示の第３４の態様は、上述した第３２の態様による電子デバイスにおいて、
前記電極第１補助領域は、前記電極第１基本領域に接続されていなくてもよい。
本開示の第３５の態様は、上述した第２４の態様から上述した第３４の態様のそれぞれによる電子デバイスにおいて、
２以上の前記第１層のうち少なくとも一部の前記第１層は、前記第２層及び前記第３層を介して他の前記第１層に接続されていてもよい。
本開示の第３６の態様は、上述した第２４の態様から上述した第３４の態様のそれぞれによる電子デバイスにおいて、
２以上の前記第１層のうち少なくとも一部の前記第１層は、前記第２層又は前記第３層を介して他の前記第１層に接続されていてもよい。
本開示の第３７の態様は、電子デバイスであって、
基板上に位置する第１電極と、
前記第１電極上に位置する通電層と、
前記通電層上に位置する第２電極と、を備え、
前記第２電極は、第１方向に沿って配列されている２以上の第１層と、２以上の第２層と、を備え、
前記第１層は、前記第１方向に交差する第２方向に沿って配列されている２以上の電極第１基本領域と、前記第２方向において隣り合う２つの前記電極第１基本領域を接続するよう延び、前記第２方向に直交する方向において前記電極第１基本領域よりも小さい寸法を有する電極第１拡張領域と、を含み、
前記第１層と前記第２層とが部分的に重なっている、電子デバイスである。
本開示の第３８の態様は、上述した第３７の態様による電子デバイスにおいて、
２以上の前記電極第１基本領域のうち少なくとも一部の前記電極第１基本領域は、前記第２層を介して他の前記電極第１基本領域に接続されていてもよい。
本開示の第３９の態様は、上述した第３７の態様または上述した第３８の態様のそれぞれによる電子デバイスにおいて、
前記電極第１拡張領域と前記第２層とが全体的に又は部分的に重なっていてもよい。
本開示の第４０の態様は、上述した第３９の態様による電子デバイスにおいて、
前記第２層は、前記第２方向において隣り合う２つの前記電極第１基本領域、及び前記２つの前記電極第１基本領域に接続されている前記電極第１拡張領域に全体的に又は部分的に重なっていてもよい。
本開示の第４１の態様は、上述した第３７の態様から上述した第４０の態様のそれぞれによる電子デバイスにおいて、
前記第２方向に直交する方向において、前記電極第１拡張領域の寸法は、前記電極第１基本領域の寸法の０．９倍以下であってもよい。
本開示の第４２の態様は、電子デバイスであって、
基板上に位置する第１電極と、
前記第１電極上に位置する通電層と、
前記通電層上に位置する第２電極と、を備え、
前記第２電極は、２以上の第１層と、２以上の第２層と、を備え、
２以上の前記第１層は、第１方向に沿って配列され、且つ前記第１方向に交差する第２方向に沿って配列されている２以上の電極第１基本領域と、前記第２方向において隣り合う２つの前記電極第１基本領域の間に位置し、前記第２方向において前記電極第１基本領域よりも小さい寸法を有する２以上の電極第１補助領域と、を含み、
２以上の前記第２層は、前記第１方向及び前記第２方向に沿って配列されており、
前記電極第１補助領域は、前記第１方向において隣り合う２つの前記第２層に部分的に重なるように延びている、電子デバイスである。
本開示の第４３の態様は、上述した第４２の態様による電子デバイスにおいて、
前記第２層は、前記第２方向において隣り合う２つの前記電極第１基本領域に部分的に重なるように延びていてもよい。
本開示の第４４の態様は、上述した第４２の態様または上述した第４３の態様のそれぞれによる電子デバイスにおいて、
前記第２方向において、前記電極第１補助領域の寸法は、前記電極第１基本領域の寸法の０．９倍以下であってもよい。
以下、本実施形態の蒸着マスク群を用いることにより形成される電極を備える電子デバイス１００の一例を説明する。
図１は、電子デバイス１００を示す断面図である。電子デバイス１００は、基板９１と、基板９１の面内方向に沿って並ぶ複数の素子１１０と、を備えていてもよい。図示はしないが、素子１１０は、図１の奥行方向にも並んでいてもよい。素子１１０は、第１電極１２０と、第１電極１２０上に位置する通電層１３０と、通電層１３０上に位置する第２電極１４０と、を有していてもよい。
基板９１は、絶縁性を有する板状の部材であってもよい。基板９１は、好ましくは、光を透過させる透明性を有する。
基板９１が、所定の透明性を有する場合、基板９１の透明性は、通電層１３０からの発光を透過させて表示を行うことができる程度の透明性であることが好ましい。例えば、可視光領域における基板９１の透過率が８０％以上であることが好ましく、９０％以上であることがより好ましい。基板９１の透過率は、ＪＩＳ Ｋ７３６１−１に準ずるプラスチック−透明材料の全光透過率の試験方法により測定することができる。
基板９１は、可撓性を有していてもよく、有さなくてもよく、電子デバイス１００の用途に応じて適宜選択することができる。
基板９１の材料としては、例えば、石英ガラス、パイレックス（登録商標）ガラス、合成石英板等の可撓性のないリジッド材、あるいは、樹脂フィルム、光学用樹脂板、薄ガラス等の可撓性を有するフレキシブル材等が挙げられる。また、基材は、樹脂フィルムの片面または両面にバリア層を有する積層体であってもよい。
基板９１の厚みは、基板９１に用いられる材料や電子デバイス１００の用途等に応じて適宜選択することができるが、例えば、０．００５ｍｍ以上であってもよい。また、基板９１の厚みは、５ｍｍ以下であってもよい。
素子１１０は、第１電極１２０と第２電極１４０との間に電圧が印加されることにより、又は、第１電極１２０と第２電極１４０との間に電流が流れることにより、何らかの機能を実現するよう構成されている。
第１電極１２０は、導電性を有する材料を含む。例えば、第１電極１２０は、金属、導電性を有する金属酸化物や、その他の導電性を有する無機材料などを含む。第１電極１２０は、インジウム・スズ酸化物などの、透明性及び導電性を有する金属酸化物を含んでいてもよい。
第１電極１２０を構成する材料の例としては、Ａｕ、Ｃｒ、Ｍｏ、Ａｇ、Ｍｇ等の金属；ＩＴＯと称される酸化インジウム錫、ＩＺＯと称される酸化インジウム亜鉛、酸化亜鉛、酸化インジウム等の無機酸化物；金属ドープされたポリチオフェン等の導電性高分子等が挙げられる。これらの導電性材料は、単独で用いても、２種類以上を組み合わせて用いてもよい。２種類以上を用いる場合には、各材料からなる層を積層してもよい。また、２種類以上の材料を含む合金を用いてもよい。例えば、ＭｇＡｇ等のマグネシウム合金等が挙げられる。
通電層１３０は、通電により何らかの機能を発揮する層である。通電とは、通電層１３０に電圧が印加されること、又は通電層１３０に電流が流れることを意味する。通電層１３０の例としては、通電により光を放出する層、通電により光の透過率や屈折率が変化する層などを挙げることができる。通電層１３０は、半導体材料を含んでいてもよい。半導体材料は、有機半導体材料であってもよく、無機半導体材料であってもよい。
通電層１３０が、通電により光を放出する発光層を含む場合、通電層１３０は、正孔注入層、正孔輸送層、電子輸送層、電子注入層などを更に含んでいてもよい。
例えば、第１電極１２０が陽極である場合、通電層１３０は、発光層と第１電極１２０との間に正孔注入輸送層を有していてもよい。正孔注入輸送層は、正孔注入機能を有する正孔注入層であってもよく、正孔輸送機能を有する正孔輸送層であってもよく、正孔注入機能および正孔輸送機能の両機能を有するものであってもよい。また、正孔注入輸送層は、正孔注入層および正孔輸送層が積層されたものであってもよい。
第２電極１４０が陰極である場合、通電層１３０は、発光層と第２電極１４０との間に電子注入輸送層を有していてもよい。電子注入輸送層は、電子注入機能を有する電子注入層であってもよく、電子輸送機能を有する電子輸送層であってもよく、電子注入機能および電子輸送機能の両機能を有するものであってもよい。また、電子注入輸送層は、電子注入層および電子輸送層が積層されたものであってもよい。
発光層は、発光材料を含む。発光層は、レベリング性を良くする添加剤を含んでいてもよい。
発光材料としては、公知の材料を用いることができ、例えば、色素系材料、金属錯体系材料、高分子系材料等の発光材料を用いることができる。
色素系材料としては、例えば、シクロペンタジエン誘導体、テトラフェニルブタジエン誘導体、トリフェニルアミン誘導体、オキサジアゾール誘導体、ピラゾロキノリン誘導体、ジスチリルベンゼン誘導体、ジスチリルアリーレン誘導体、シロール誘導体、チオフェン環化合物、ピリジン環化合物、ペリノン誘導体、ペリレン誘導体、オリゴチオフェン誘導体、オキサジアゾールダイマー、ピラゾリンダイマー等が挙げられる。
金属錯体系材料としては、例えば、アルミキノリノール錯体、ベンゾキノリノールベリリウム錯体、ベンゾオキサゾール亜鉛錯体、ベンゾチアゾール亜鉛錯体、アゾメチル亜鉛錯体、ポルフィリン亜鉛錯体、ユーロビウム錯体等、中心金属にＡｌ、Ｚｎ、Ｂｅ等または、Ｔｂ、Ｅｕ、Ｄｙ等の希土類金属を有し、配位子にオキサジアゾール、チアジアゾール、フェニルピリジン、フェニルベンゾイミダゾール、キノリン構造等を有する金属錯体が挙げられる。
高分子系材料としては、例えば、ポリパラフェニレンビニレン誘導体、ポリチオフェン誘導体、ポリパラフェニレン誘導体、ポリシラン誘導体、ポリアセチレン誘導体、ポリビニルカルバゾール誘導体、ポリフルオレン誘導体、ポリキノキサリン誘導体、およびそれらの共重合体等が挙げられる。
発光層は、発光効率の向上や発光波長を変化させる等の目的で、ドーパントを含んでいてもよい。ドーパントとしては、例えば、ペリレン誘導体、クマリン誘導体、ルブレン誘導体、キナクリドン誘導体、スクアリウム誘導体、ポルフィリン誘導体、スチリル系色素、テトラセン誘導体、ピラゾリン誘導体、デカシクレン、フェノキサゾン、キノキサリン誘導体、カルバゾール誘導体、フルオレン誘導体等が挙げられる。また、ドーパントとして、白金やイリジウム等の重金属イオンを中心に有し、燐光を示す有機金属錯体を使用することもできる。ドーパントは、１種単独で用いてもよく、２種以上を用いてもよい。
また、発光材料およびドーパントしては、例えば、特開２０１０−２７２８９１号公報の［００９４］〜［００９９］や、国際公開第２０１２／１３２１２６号の［００５３］〜［００５７］に記載の材料も用いることができる。
発光層の膜厚は、電子と正孔との再結合の場を提供して発光する機能を発現することができる膜厚であれば特に限定されるものではなく、例えば１ｎｍ以上とすることができ、また、５００ｎｍ以下とすることができる。
正孔注入輸送層に用いられる正孔注入輸送性材料としては、公知の材料を用いることができる。例えば、トリアゾール誘導体、オキサジアゾール誘導体、イミダゾール誘導体、ポリアリールアルカン誘導体、ピラゾリン誘導体、ピラゾロン誘導体、フェニレンジアミン誘導体、アリールアミン誘導体、アミノ置換カルコン誘導体、オキサゾール誘導体、スチリルアントラセン誘導体、フルオレノン誘導体、ヒドラゾン誘導体、スチルベン誘導体、シラザン誘導体、ポリチオフェン誘導体、ポリアニリン誘導体、ポリピロール誘導体、フェニルアミン誘導体、アントラセン誘導体、カルバゾール誘導体、フルオレン誘導体、ジスチリルベンゼン誘導体、ポリフェニレンビニレン誘導体、ポルフィリン誘導体、スチリルアミン誘導体等が挙げられる。また、スピロ化合物、フタロシアニン化合物、金属酸化物等を例示することができる。また、例えば、特開２０１１−１１９６８１号公報、国際公開第２０１２／０１８０８２号、特開２０１２−０６９９６３号公報、国際公開第２０１２／１３２１２６号の［０１０６］に記載の化合物も適宜選択して用いることができる。
なお、正孔注入輸送層が、正孔注入層および正孔輸送層が積層されたものである場合には、正孔注入層が添加剤Ａを含有してもよく、正孔輸送層が添加剤Ａを含有してもよく、正孔注入層および正孔輸送層が添加剤Ａを含有してもよい。添加剤Ａは、低分子化合物であってもよく、高分子化合物であってもよい。具体的には、フッ素系化合物、エステル系化合物、炭化水素系化合物等が挙げられる。
電子注入輸送層に用いられる電子注入輸送性材料としては、公知の材料を用いることができる。例えば、アルカリ金属類、アルカリ金属の合金、アルカリ金属のハロゲン化物、アルカリ土類金属類、アルカリ土類金属のハロゲン化物、アルカリ土類金属の酸化物、アルカリ金属の有機錯体、マグネシウムのハロゲン化物や酸化物、酸化アルミニウム等が挙げられる。また、電子注入輸送性材料としては、例えば、バソキュプロイン、バソフェナントロリン、フェナントロリン誘導体、トリアゾール誘導体、オキサジアゾール誘導体、ピリジン誘導体、ニトロ置換フルオレン誘導体、アントラキノジメタン誘導体、ジフェニルキノン誘導体、チオピランジオキシド誘導体、ナフタレンやペリレン等の芳香環テトラカルボン酸無水物、カルボジイミド、フレオレニリデンメタン誘導体、アントラキノジメタン誘導体、アントロン誘導体、キノキサリン誘導体、キノリノール錯体等の金属錯体、フタロシアニン化合物、ジスチリルピラジン誘導体等を挙げることができる。
また、電子輸送性の有機材料にアルカリ金属あるいはアルカリ土類金属をドープした金属ドープ層を形成し、これを電子注入輸送層とすることもできる。電子輸送性の有機材料としては、例えばバソキュプロイン、バソフェナントロリン、フェナントロリン誘導体、トリアゾール誘導体、オキサジアゾール誘導体、ピリジン誘導体、トリス（８−キノリノラト）アルミニウム（Ａｌｑ３）等の金属錯体、及びこれらの高分子誘導体等が挙げられる。また、ドープする金属としては、Ｌｉ、Ｃｓ、Ｂａ、Ｓｒ等が挙げられる。
第２電極１４０は、金属などの、導電性を有する材料を含む。第２電極１４０は、後述する蒸着マスク２０を用いる蒸着法によって通電層１３０の上に形成される。第２電極１４０を構成する材料の例としては、白金、金、銀、銅、鉄、錫、クロム、アルミニウム、インジウム、リチウム、ナトリウム、カリウム、カルシウム、マグネシウム、クロム、炭素等を挙げることができる。これらの材料は、単独で用いても、２種類以上を組み合わせて用いてもよい。２種類以上を用いる場合には、各材料からなる層を積層してもよい。また、２種類以上の材料を含む合金を用いてもよい。例えば、ＭｇＡｇ等のマグネシウム合金、ＡｌＬｉ、ＡｌＣａ、ＡｌＭｇ等のアルミニウム合金、アルカリ金属類およびアルカリ土類金属類の合金等が挙げられる。
電子デバイス１００が有機ＥＬ表示装置である場合、素子１１０は画素であり、通電層１３０は発光層を含む。
図１に示すように、１つの基板９１上には、複数の電子デバイス１００に対応する複数の素子１１０が設けられていてもよい。電子デバイス１００が有機ＥＬ表示装置などの表示装置である場合、１つの電子デバイス１００は、１つの画面に相当する。
図２は、電子デバイス１００を拡大して示す断面図である。図２は、後述する図６に示す電子デバイス１００の、II-II線に沿った断面図である。図２においては、基板９１の法線方向に沿って見た場合に第１電極１２０と第２電極１４０とが重なり、且つ第１電極１２０と第２電極１４０との間に通電層１３０が位置する部分が、素子として符号１１０で表されている。図２に示すように、第２電極１４０は、基板９１の法線方向に沿って見た場合に第１電極１２０と重なる領域だけでなく、第１電極１２０と重ならない領域にも位置していてもよい。なお、以下の説明において、基板９１や蒸着マスク２０のような板状の部材の面の法線方向に沿って見た場合に２つの構成要素が重なることを、単に「重なる」と表現することもある。
図２の第２電極１４０について詳細に説明する。第２電極１４０は、第１層１４０Ａ及び第２層１４０Ｂを有する。第１層１４０Ａは、後述する第１蒸着マスク２０Ａを用いる蒸着法によって形成される層である。第１層１４０Ａは、第１電極１２０に重なる電極第１基本領域１４１Ａと、隣接する２つの素子１１０の間に位置する電極第１拡張領域１４２Ａと、を含む。電極第１拡張領域１４２Ａは、電極第１基本領域１４１Ａに接続されていてもよく、接続されていなくてもよい。電極第１拡張領域１４２Ａが電極第１基本領域１４１Ａに接続されていない場合、電極第１拡張領域１４２Ａは、第２層１４０Ｂを介して電極第１基本領域１４１Ａに電気的に接続されている。
第２層１４０Ｂは、後述する第２蒸着マスク２０Ｂを用いる蒸着法によって形成される層である。図２に示すように、第２層１４０Ｂは、第１層１４０Ａの電極第１拡張領域１４２Ａに重なっている。第２層１４０Ｂを設けることにより、隣接する２つの素子１１０の間に位置する第２電極１４０の厚みが増加する。このため、第２層１４０Ｂが存在しない場合に比べて、隣接する２つの素子１１０の電極第１基本領域１４１Ａの間の電気抵抗を低減することができる。
図２において、符号Ｔ１は、第２電極１４０のうち素子１１０を構成している部分の厚みの最小値を表し、符号Ｔ２は、第２電極１４０のうち隣接する２つの素子１１０の間に位置する部分の厚みの最大値を表す。厚みＴ２は、第２層１４０Ｂの厚みの分だけ厚みＴ１よりも大きい。厚みＴ２は、厚みＴ１の１．２倍以上であってもよく、１．５倍以上であってもよく、１．８倍以上であってもよく、２．０倍以上であってもよく、２．２倍以上であってもよく、２．５倍以上であってもよい。これにより、隣接する２つの素子１１０の電極第１基本領域１４１Ａの間の電気抵抗を低減することができる。また、厚みＴ２は、厚みＴ１の５．０倍以下であってもよく、４．５倍以下であってもよく、４．０倍以下であってもよく、３．５倍以下であってもよく、３．０倍以下であってもよい。
厚みＴ１に対する厚みＴ２の比率であるＴ２／Ｔ１の範囲は、１．２、１．５、１．８、２．０、２．２、２．５からなる第１グループ、及び／又は、３．０、３．５、４．０、４．５、５．０からなる第２グループによって定められてもよい。Ｔ２／Ｔ１の範囲は、上述の第１グループに含まれる値のうちの任意の１つと、上述の第２グループに含まれる値のうちの任意の１つとの組み合わせによって定められてもよい。Ｔ２／Ｔ１の範囲は、上述の第１グループに含まれる値のうちの任意の２つの組み合わせによって定められてもよい。Ｔ２／Ｔ１の範囲は、上述の第２グループに含まれる値のうちの任意の２つの組み合わせによって定められてもよい。例えば、Ｔ２／Ｔ１は、１．２以上５．０以下であってもよく、１．２以上４．５以下であってもよく、１．２以上４．０以下であってもよく、１．２以上３．５以下であってもよく、１．２以上３．０以下であってもよく、１．２以上２．５以下であってもよく、１．２以上２．２以下であってもよく、１．２以上２．０以下であってもよく、１．２以上１．８以下であってもよく、１．２以上１．５以下であってもよく、１．５以上５．０以下であってもよく、１．５以上４．５以下であってもよく、１．５以上４．０以下であってもよく、１．５以上３．５以下であってもよく、１．５以上３．０以下であってもよく、１．５以上２．５以下であってもよく、１．５以上２．２以下であってもよく、１．５以上２．０以下であってもよく、１．５以上１．８以下であってもよく、１．８以上５．０以下であってもよく、１．８以上４．５以下であってもよく、１．８以上４．０以下であってもよく、１．８以上３．５以下であってもよく、１．８以上３．０以下であってもよく、１．８以上２．５以下であってもよく、１．８以上２．２以下であってもよく、１．８以上２．０以下であってもよく、２．０以上５．０以下であってもよく、２．０以上４．５以下であってもよく、２．０以上４．０以下であってもよく、２．０以上３．５以下であってもよく、２．０以上３．０以下であってもよく、２．０以上２．５以下であってもよく、２．０以上２．２以下であってもよく、２．２以上５．０以下であってもよく、２．２以上４．５以下であってもよく、２．２以上４．０以下であってもよく、２．２以上３．５以下であってもよく、２．２以上３．０以下であってもよく、２．２以上２．５以下であってもよく、２．５以上５．０以下であってもよく、２．５以上４．５以下であってもよく、２．５以上４．０以下であってもよく、２．５以上３．５以下であってもよく、２．５以上３．０以下であってもよく、３．０以上５．０以下であってもよく、３．０以上４．５以下であってもよく、３．０以上４．０以下であってもよく、３．０以上３．５以下であってもよく、３．５以上５．０以下であってもよく、３．５以上４．５以下であってもよく、３．５以上４．０以下であってもよく、４．０以上５．０以下であってもよく、４．０以上４．５以下であってもよく、４．５以上５．０以下であってもよい。
厚みＴ１に対する厚みＴ２の比率に関する上述の各範囲は、図１〜図１６に示す実施の形態以外の形態で採用されてもよい。
厚みＴ１は、１０ｎｍ以上であってもよく、２０ｎｍ以上であってもよく、５０ｎｍ以上であってもよく、１００ｎｍ以上であってもよく、２００ｎｍ以上であってもよい。また、厚みＴ１は、１０μｍ以下であってもよく、５μｍ以下であってもよく、２μｍ以下であってもよく、１μｍ以下であってもよく、５００ｎｍ以下であってもよい。
厚みＴ１の範囲は、１０ｎｍ、２０ｎｍ、５０ｎｍ、１００ｎｍ、２００ｎｍからなる第１グループ、及び／又は、１０μｍ、５μｍ、２μｍ、１μｍ、５００ｎｍからなる第２グループによって定められてもよい。厚みＴ１の範囲は、上述の第１グループに含まれる値のうちの任意の１つと、上述の第２グループに含まれる値のうちの任意の１つとの組み合わせによって定められてもよい。厚みＴ１の範囲は、上述の第１グループに含まれる値のうちの任意の２つの組み合わせによって定められてもよい。厚みＴ１の範囲は、上述の第２グループに含まれる値のうちの任意の２つの組み合わせによって定められてもよい。例えば、厚みＴ１は、１０ｎｍ以上１０μｍ以下であってもよく、１０ｎｍ以上５μｍ以下であってもよく、１０ｎｍ以上２μｍ以下であってもよく、１０ｎｍ以上１μｍ以下であってもよく、１０ｎｍ以上５００ｎｍ以下であってもよく、１０ｎｍ以上２００ｎｍ以下であってもよく、１０ｎｍ以上１００ｎｍ以下であってもよく、１０ｎｍ以上５０ｎｍ以下であってもよく、１０ｎｍ以上２０ｎｍ以下であってもよく、２０ｎｍ以上１０μｍ以下であってもよく、２０ｎｍ以上５μｍ以下であってもよく、２０ｎｍ以上２μｍ以下であってもよく、２０ｎｍ以上１μｍ以下であってもよく、２０ｎｍ以上５００ｎｍ以下であってもよく、２０ｎｍ以上２００ｎｍ以下であってもよく、２０ｎｍ以上１００ｎｍ以下であってもよく、２０ｎｍ以上５０ｎｍ以下であってもよく、５０ｎｍ以上１０μｍ以下であってもよく、５０ｎｍ以上５μｍ以下であってもよく、５０ｎｍ以上２μｍ以下であってもよく、５０ｎｍ以上１μｍ以下であってもよく、５０ｎｍ以上５００ｎｍ以下であってもよく、５０ｎｍ以上２００ｎｍ以下であってもよく、５０ｎｍ以上１００ｎｍ以下であってもよく、１００ｎｍ以上１０μｍ以下であってもよく、１００ｎｍ以上５μｍ以下であってもよく、１００ｎｍ以上２μｍ以下であってもよく、１００ｎｍ以上１μｍ以下であってもよく、１００ｎｍ以上５００ｎｍ以下であってもよく、１００ｎｍ以上２００ｎｍ以下であってもよく、２００ｎｍ以上１０μｍ以下であってもよく、２００ｎｍ以上５μｍ以下であってもよく、２００ｎｍ以上２μｍ以下であってもよく、２００ｎｍ以上１μｍ以下であってもよく、２００ｎｍ以上５００ｎｍ以下であってもよく、５００ｎｍ以上１０μｍ以下であってもよく、５００ｎｍ以上５μｍ以下であってもよく、５００ｎｍ以上２μｍ以下であってもよく、５００ｎｍ以上１μｍ以下であってもよく、１μｍ以上１０μｍ以下であってもよく、１μｍ以上５μｍ以下であってもよく、１μｍ以上２μｍ以下であってもよく、２μｍ以上１０μｍ以下であってもよく、２μｍ以上５μｍ以下であってもよく、５μｍ以上１０μｍ以下であってもよい。
厚みＴ１に関する上述の各範囲は、図１〜図１６に示す実施の形態以外の形態で採用されてもよい。
次に、基板９１の法線方向に沿って見た場合の、電子デバイス１００の素子１１０の各層の構成の一例について説明する。
図３は、第１電極１２０が形成された状態の基板９１の一例を示す平面図である。図３に示すように、第１電極１２０は、第１方向Ｄ１に延びるストライプ状の形状を有していてもよい。また、複数の第１電極１２０が、第１方向Ｄ１に交差する第２方向Ｄ２に並んでいてもよい。図３に示す例において、第１方向Ｄ１及び第２方向Ｄ２は、基板９１の外縁が延びる方向である。第２方向Ｄ２は、第１方向Ｄ１に直交していてもよい。
基板９１には、基板９１の外縁に沿って並ぶ複数の端子部１２５や、端子部１２５と第１電極１２０とを電気的に接続する配線１２６などが形成されていてもよい。端子部１２５や配線１２６は、第１電極１２０と同一の材料によって、同一の工程で基板９１に形成されてもよい。
また、基板９１にはアライメントマーク９３が形成されていてもよい。アライメントマーク９３は、例えば基板９１の隅に形成されている。アライメントマーク９３は、素子１１０の各層を基板９１に形成する工程において、基板９１の位置合わせのために利用されてもよい。例えば、基板９１は、後述する蒸着マスク２０の位置を基板９１に対して調整するために利用されてもよい。
図４は、第１電極１２０及び通電層１３０が形成された状態の基板９１の一例を示す平面図である。図４に示す例において、通電層１３０は、複数の第１電極１２０に跨って広がるよう形成されている。図４に示す通電層１３０は、例えば、通電層１３０の形状に対応する貫通孔が形成された蒸着マスクを用いる蒸着法によって有機材料を基板９１上や第１電極１２０上に付着させることによって、形成されてもよい。
図５は、第１電極１２０、通電層１３０及び第２電極１４０の第１層１４０Ａが形成された状態の基板９１の一例を示す平面図である。図５に示すように、第１層１４０Ａは、第２方向Ｄ２に延びていてもよい。また、複数の第１層１４０Ａが第１方向Ｄ１に並んでいてもよい。
図５に示すように、第１層１４０Ａは、第２方向Ｄ２に並ぶ複数の電極第１基本領域１４１Ａと、第２方向Ｄ２において隣り合う２つの電極第１基本領域１４１Ａを接続するよう延びる電極第１拡張領域１４２Ａと、を含んでいてもよい。電極第１基本領域１４１Ａは、第１電極１２０と全体的に又は部分的に重なるよう配置されている。この場合、第１電極１２０と第２電極１４０の電極第１基本領域１４１Ａとの間に電圧を印加すると、両者の間に位置する通電層１３０が駆動される。通電層１３０が発光層である場合、通電層１３０から光が放出され、光が第２電極１４０側又は第１電極１２０側から外部へ取り出される。
図５に示すように、基板９１には、基板９１の外縁に沿って並ぶ複数の端子部１４５Ａや、端子部１４５Ａと第２電極１４０の第１層１４０Ａとを電気的に接続する配線１４６Ａなどが形成されていてもよい。端子部１４５Ａや配線１４６Ａは、第２電極１４０の第１層１４０Ａと同一の材料によって、同一の工程で基板９１に形成されてもよい。すなわち、端子部１４５Ａや配線１４６Ａは、第１蒸着マスク２０Ａを用いる蒸着法によって第１層１４０Ａと同時に形成されてもよい。これにより、第１層１４０Ａに対する端子部１４５Ａや配線１４６Ａの相対的な位置精度を高めることができる。
図５に示すように、隣り合う２つの電極第１基本領域１４１Ａが並ぶ方向である第２方向Ｄ２に直交する方向において、電極第１拡張領域１４２Ａの寸法は、電極第１基本領域１４１Ａの寸法よりも小さい。すなわち、電極第１拡張領域１４２Ａの幅は、電極第１基本領域１４１Ａの幅よりも小さい。言い換えると、第１層１４０Ａは、第２方向Ｄ２に直交する方向において、第１寸法、及び第１寸法よりも小さい第２寸法を有する。第１寸法を有する領域と、第２寸法を有する領域とがそれぞれ、第２方向Ｄ２において交互に並んでいる。このため、第２方向Ｄ２において隣接する２つの素子１１０の間の領域において、光が電子デバイス１００を透過し易くなる。これにより、例えば、電極第１拡張領域１４２Ａが電極第１基本領域１４１Ａと同一の幅を有する場合に比べて、電子デバイス１００全体の透過率を高めることができる。
後述するように、電極第１基本領域１４１Ａは、第１蒸着マスク２０Ａのマスク第１基本領域２６Ａを通過した蒸着材料によって主に構成される。また、電極第１拡張領域１４２Ａは、第１蒸着マスク２０Ａのマスク第１拡張領域２７Ａを通過した蒸着材料によって主に構成される。このため、電極第１基本領域１４１Ａの寸法はマスク第１基本領域２６Ａの寸法に対応し、電極第１拡張領域１４２Ａの寸法はマスク第１拡張領域２７Ａの寸法に対応する。例えば、電極第１基本領域１４１Ａの幅に対する電極第１拡張領域１４２Ａの幅の比率は、後述するマスク第１基本領域２６Ａの寸法Ｗ１１に対するマスク第１拡張領域２７Ａの寸法Ｗ１２の比率に対応する。
ところで、電極第１拡張領域１４２Ａの幅を電極第１基本領域１４１Ａの幅よりも小さくすると、隣接する２つの電極第１基本領域１４１Ａの間の電気抵抗が増加する。この点を考慮し、本実施の形態においては、電極第１拡張領域１４２Ａの上に上述の第２層１４０Ｂを形成している。
図６は、第１電極１２０、通電層１３０、第２電極１４０の第１層１４０Ａ及び第２電極１４０の第２層１４０Ｂが形成された状態の基板９１の一例を示す平面図である。図６に示すように、第２層１４０Ｂは、第２方向Ｄ２において隣接する２つの電極第１基本領域１４１Ａの間に位置する電極第１拡張領域１４２Ａに全体的に又は部分的に重なっている。これにより、隣接する２つの電極第１基本領域１４１Ａの間の電気抵抗を低減することができる。第２層１４０Ｂは、第２方向Ｄ２において隣接する２つの電極第１基本領域１４１Ａにも部分的に重なっていてもよい。
なお、上述の端子部１４５Ａや配線１４６Ａは、第２蒸着マスク２０Ｂを用いる蒸着法によって第２層１４０Ｂと同時に形成されてもよい。これにより、第２層１４０Ｂに対する端子部１４５Ａや配線１４６Ａの相対的な位置精度を高めることができる。また、上述の端子部１４５Ａや配線１４６Ａは、第１蒸着マスク２０Ａを用いる蒸着法によって形成される層に加えて、第２蒸着マスク２０Ｂを用いる蒸着法によって形成される層を含んでいてもよい。
次に、上述の電子デバイス１００の第２電極１４０を蒸着法によって形成する方法について説明する。図７は、対象物に蒸着材料を蒸着させる蒸着処理を実施する蒸着装置８０を示す図である。
図７に示すように、蒸着装置８０は、その内部に、蒸着源８１、ヒータ８３、及び蒸着マスク装置１０を備えていてもよい。また、蒸着装置８０は、蒸着装置８０の内部を真空雰囲気にするための排気手段を更に備えていてもよい。蒸着源８１は、例えばるつぼであり、有機発光材料などの蒸着材料８２を収容する。ヒータ８３は、蒸着源８１を加熱して、真空雰囲気の下で蒸着材料８２を蒸発させる。蒸着マスク装置１０は、蒸着源８１と対向するよう配置されている。
図７に示すように、蒸着マスク装置１０は、少なくとも１つの蒸着マスク２０を備える。蒸着マスク装置１０は、蒸着マスク２０を支持するフレーム１５を更に備えていてもよい。フレーム１５は、蒸着マスク２０が撓むことを抑制するように、蒸着マスク２０に張力を加えた状態で蒸着マスク２０を支持していてもよい。
蒸着マスク装置１０の蒸着マスク２０としては、後述する第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ、第３蒸着マスク２０Ｃなどが用いられてもよい。以下の説明において、蒸着マスクの構成のうち、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ、第３蒸着マスク２０Ｃなどに共通する構成を説明する場合には、「蒸着マスク２０」という用語及び符号を用いる。有効領域などの蒸着マスク２０の蒸着マスクの構成要素についても同様に、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ、第３蒸着マスク２０Ｃなどに共通する内容を説明する場合には、符号として、「２２」などの、アルファベットが付されていない、数字のみの符号を用いる。一方、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ、第３蒸着マスク２０Ｃのそれぞれに特有の内容を説明する場合には、数字の後に「Ａ」、「Ｂ」、「Ｃ」などの対応するアルファベットを付した符号を用いる。
蒸着マスク装置１０は、図７に示すように、蒸着材料８２を付着させる対象物である基板９１に蒸着マスク２０が対面するよう、蒸着装置８０内に配置されている。蒸着マスク２０は、蒸着源８１から飛来した蒸着材料８２を通過させる複数の貫通孔２５を有する。以下の説明において、蒸着マスク２０の面のうち、飛来した蒸着材料８２が付着する基板９１の側に位置する面を第１面２０１と称し、第１面２０１の反対側に位置する面を第２面２０２と称する。
蒸着マスク装置１０は、図７に示すように、基板９１の、蒸着マスク２０と反対の側の面に配置された磁石８５を備えていてもよい。磁石８５を設けることにより、磁力によって蒸着マスク２０を磁石８５側に引き寄せて、蒸着マスク２０を基板９１に密着させることができる。これにより、蒸着工程においてシャドーが発生することを抑制することができ、基板９１に付着する蒸着材料８２によって基板９１に形成される蒸着層の寸法精度や位置精度を高めることができる。また、静電気力を利用する静電チャックを用いて蒸着マスク２０を基板９１に密着させてもよい。
図８は、蒸着マスク装置１０を蒸着マスク２０の第１面２０１側から見た場合を示す平面図である。図８に示すように、蒸着マスク装置１０は、複数の蒸着マスク２０を備えていてもよい。本実施の形態において、各蒸着マスク２０は、第１方向Ｄ１などの一方向に延びる矩形状の形状を有する。蒸着マスク装置１０において、複数の蒸着マスク２０は、蒸着マスク２０の長さ方向に交差する幅方向に並んでいる。各蒸着マスク２０は、蒸着マスク２０の長さ方向の両端部において、例えば溶接によってフレーム１５に固定されている。また、図示はしないが、蒸着マスク装置１０は、フレーム１５に固定され、蒸着マスク２０の厚み方向において蒸着マスク２０に部分的に重なる部材を備えていてもよい。そのような部材の例として、蒸着マスク２０の長さ方向に交差する方向に延び、蒸着マスク２０を支持する部材、隣り合う２つの蒸着マスクの間の隙間に重なる部材などを挙げることができる。
図８に示す蒸着マスク２０は、溶接などによってフレーム１５に固定される一対の耳部１７と、耳部１７の間に位置する中間部１８と、を有する。中間部１８は、少なくとも１つの有効領域２２と、有効領域２２の周囲に位置する周囲領域２３と、を有していてもよい。図８に示す例において、中間部１８は、蒸着マスク２０の長さ方向に沿って所定の間隔を空けて配列された複数の有効領域２２を含む。周囲領域２３は、複数の有効領域２２を囲んでいる。
蒸着マスク２０を用いて有機ＥＬ表示装置などの表示装置を作製する場合、１つの有効領域２２は、１つの有機ＥＬ表示装置の表示領域に、すなわち１つの画面に対応していてもよい。なお、１つの有効領域２２が複数の表示領域に対応していてもよい。また、図示はしないが、蒸着マスク２０の幅方向においても所定の間隔を空けて複数の有効領域２２が配列されていてもよい。
有効領域２２は、例えば、平面視において略四角形形状、さらに正確には平面視において略矩形状の輪郭を有していてもよい。なお図示はしないが、各有効領域２２は、有機ＥＬ表示装置の表示領域の形状に応じて、様々な形状の輪郭を有することができる。例えば各有効領域２２は、円形状の輪郭を有していてもよい。
図９は、上述の第２電極１４０の第１層１４０Ａを形成する際に用いられる第１蒸着マスク２０Ａを備える第１蒸着マスク装置１０Ａの一部を拡大して示す平面図である。第１蒸着マスク２０Ａは、異なる２方向に沿って配列されている領域を含む複数の第１貫通孔２５Ａを有する。図９に示す例において、異なる２方向は、第１方向Ｄ１及び第２方向Ｄ２である。
図１０は、上述の第２電極１４０の第２層１４０Ｂを形成する際に用いられる第２蒸着マスク２０Ｂを備える第２蒸着マスク装置１０Ｂの一部を拡大して示す平面図である。第２蒸着マスク２０Ｂは、異なる２方向に沿って配列されている複数の第２貫通孔２５Ｂを有する。図１０に示す例において、異なる２方向は、第１方向Ｄ１及び第２方向Ｄ２である。
第２蒸着マスク装置１０Ｂは、例えば、蒸着装置８０において第１蒸着マスク装置１０Ａを用いて基板９１に第２電極１４０の第１層１４０Ａを形成した後、蒸着装置８０において基板９１に第２電極１４０の第２層１４０Ｂを形成するために用いられる。このように、電子デバイス１００を製造する工程においては、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂなどの複数の蒸着マスク２０が順に用いられる。電子デバイス１００を製造するために用いられる複数の蒸着マスク２０の群のことを、「蒸着マスク群」とも称する。
図１１は、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂや第３蒸着マスク２０Ｃなどの蒸着マスク２０の断面構造の一例を示す図である。蒸着マスク２０は、金属板５０に形成されている複数の貫通孔２５を有する。貫通孔２５は、第１面２０１から第２面２０２へ金属板５０を貫通している。
図１１に示す貫通孔２５は、金属板５０を第１面２０１側及び第２面２０２側からエッチングすることによって形成されてもよい。貫通孔２５の壁面は、第１面２０１側に位置する第１壁面３１と、第２面２０２側に位置する第２壁面３６と、を含む。第１壁面３１は、金属板５０を第１面２０１側からエッチングする際に形成される第１凹部３０の面である。第２壁面３６は、金属板５０を第２面２０２側からエッチングする際に形成される第２凹部３５の面である。第１凹部３０の第１壁面３１と第２凹部３５の第２壁面３６とは、接続部４２において接続されている。
蒸着マスク２０を用いた蒸着法においては、第２面２０２側から第１面２０１側へ貫通孔２５を通過した蒸着材料８２が基板９１に付着することによって、基板９１に上述の第１層１４０Ａや第２層１４０Ｂなどの層が形成される。基板９１に形成される層の、基板９１の面内方向における輪郭は、第１面２０１上における貫通孔２５の端部２５１の輪郭によって定まる。後述する図１２乃至図１６などの平面図において示されている貫通孔２５の輪郭は、貫通孔２５の端部２５１の輪郭である。
蒸着マスク２０の厚みＴは、１００μｍ以下であることが好ましい。蒸着マスク２０の厚みＴは、５０μｍ以下であってもよく、４０μｍ以下であってもよく、３５μｍ以下であってもよく、３０μｍ以下であってもよく、２５μｍ以下であってもよく、２０μｍ以下であってもよい。一方、蒸着マスク２０の厚みが小さくなり過ぎると、蒸着マスク２０の強度が低下し、蒸着マスク２０に損傷や変形が生じやすくなる。この点を考慮し、蒸着マスク２０の厚みＴは、５μｍ以上であることが好ましい。蒸着マスク２０の厚みＴは、８μｍ以上であってもよく、１０μｍ以上であってもよく、１２μｍ以上であってもよく、１３μｍ以上であってもよく、１５μｍ以上であってもよい。
蒸着マスク２０の厚みＴの範囲は、５μｍ、８μｍ、１０μｍ、１２μｍ、１３μｍ、１５μｍからなる第１グループ、及び／又は、１００μｍ、５０μｍ、４０μｍ、３５μｍ、３０μｍ、２５μｍ、２０μｍからなる第２グループによって定められてもよい。厚みＴの範囲は、上述の第１グループに含まれる値のうちの任意の１つと、上述の第２グループに含まれる値のうちの任意の１つとの組み合わせによって定められてもよい。厚みＴの範囲は、上述の第１グループに含まれる値のうちの任意の２つの組み合わせによって定められてもよい。厚みＴの範囲は、上述の第２グループに含まれる値のうちの任意の２つの組み合わせによって定められてもよい。例えば、蒸着マスク２０の厚みＴの範囲は、５μｍ以上１００μｍ以下であってもよく、５μｍ以上５０μｍ以下であってもよく、５μｍ以上４０μｍ以下であってもよく、５μｍ以上３５μｍ以下であってもよく、５μｍ以上３０μｍ以下であってもよく、５μｍ以上２５μｍ以下であってもよく、５μｍ以上２０μｍ以下であってもよく、５μｍ以上１５μｍ以下であってもよく、５μｍ以上１３μｍ以下であってもよく、５μｍ以上１２μｍ以下であってもよく、５μｍ以上１０μｍ以下であってもよく、５μｍ以上８μｍ以下であってもよく、８μｍ以上１００μｍ以下であってもよく、８μｍ以上５０μｍ以下であってもよく、８μｍ以上４０μｍ以下であってもよく、８μｍ以上３５μｍ以下であってもよく、８μｍ以上３０μｍ以下であってもよく、８μｍ以上２５μｍ以下であってもよく、８μｍ以上２０μｍ以下であってもよく、８μｍ以上１５μｍ以下であってもよく、８μｍ以上１３μｍ以下であってもよく、８μｍ以上１２μｍ以下であってもよく、８μｍ以上１０μｍ以下であってもよく、１０μｍ以上１００μｍ以下であってもよく、１０μｍ以上５０μｍ以下であってもよく、１０μｍ以上４０μｍ以下であってもよく、１０μｍ以上３５μｍ以下であってもよく、１０μｍ以上３０μｍ以下であってもよく、１０μｍ以上２５μｍ以下であってもよく、１０μｍ以上２０μｍ以下であってもよく、１０μｍ以上１５μｍ以下であってもよく、１０μｍ以上１３μｍ以下であってもよく、１０μｍ以上１２μｍ以下であってもよく、１２μｍ以上１００μｍ以下であってもよく、１２μｍ以上５０μｍ以下であってもよく、１２μｍ以上４０μｍ以下であってもよく、１２μｍ以上３５μｍ以下であってもよく、１２μｍ以上３０μｍ以下であってもよく、１２μｍ以上２５μｍ以下であってもよく、１２μｍ以上２０μｍ以下であってもよく、１２μｍ以上１５μｍ以下であってもよく、１２μｍ以上１３μｍ以下であってもよく、１３μｍ以上１００μｍ以下であってもよく、１３μｍ以上５０μｍ以下であってもよく、１３μｍ以上４０μｍ以下であってもよく、１３μｍ以上３５μｍ以下であってもよく、１３μｍ以上３０μｍ以下であってもよく、１３μｍ以上２５μｍ以下であってもよく、１３μｍ以上２０μｍ以下であってもよく、１３μｍ以上１５μｍ以下であってもよく、１５μｍ以上１００μｍ以下であってもよく、１５μｍ以上５０μｍ以下であってもよく、１５μｍ以上４０μｍ以下であってもよく、１５μｍ以上３５μｍ以下であってもよく、１５μｍ以上３０μｍ以下であってもよく、１５μｍ以上２５μｍ以下であってもよく、１５μｍ以上２０μｍ以下であってもよく、２０μｍ以上１００μｍ以下であってもよく、２０μｍ以上５０μｍ以下であってもよく、２０μｍ以上４０μｍ以下であってもよく、２０μｍ以上３５μｍ以下であってもよく、２０μｍ以上３０μｍ以下であってもよく、２０μｍ以上２５μｍ以下であってもよく、２５μｍ以上１００μｍ以下であってもよく、２５μｍ以上５０μｍ以下であってもよく、２５μｍ以上４０μｍ以下であってもよく、２５μｍ以上３５μｍ以下であってもよく、２５μｍ以上３０μｍ以下であってもよく、３０μｍ以上１００μｍ以下であってもよく、３０μｍ以上５０μｍ以下であってもよく、３０μｍ以上４０μｍ以下であってもよく、３０μｍ以上３５μｍ以下であってもよく、３５μｍ以上１００μｍ以下であってもよく、３５μｍ以上５０μｍ以下であってもよく、３５μｍ以上４０μｍ以下であってもよく、４０μｍ以上１００μｍ以下であってもよく、４０μｍ以上５０μｍ以下であってもよく、５０μｍ以上１００μｍ以下であってもよい。
なお、蒸着マスク２０の厚みＴは、周囲領域２３の厚み、すなわち蒸着マスク２０のうち貫通孔２５が形成されていない部分の厚みである。
蒸着マスク２０の厚みＴに関する上述の各範囲は、図１〜図１６に示す実施の形態以外の形態で採用されてもよい。
蒸着マスク２０の厚みを測定する方法としては、接触式の測定方法を採用することができる。接触式の測定方法としては、ボールブッシュガイド式のプランジャーを備える、ハイデンハイン社製の長さゲージHEIDENHAIM-METROの「MT1271」を用いることができる。
なお、蒸着マスク２０の貫通孔２５の断面形状は、図１１に示す形状には限られない。また、蒸着マスク２０の貫通孔２５の形成方法は、エッチングに限られることはなく、様々な方法を採用可能である。例えば、貫通孔２５が生じるようにめっきを行うことによって蒸着マスク２０を形成してもよい。
蒸着マスク２０を構成する材料としては、例えば、ニッケルを含む鉄合金を用いることができる。鉄合金は、ニッケルに加えてコバルトを更に含んでいてもよい。例えば、蒸着マスク２０の材料として、ニッケル及びコバルトの含有量が合計で３０質量％以上且つ５４質量％以下であり、且つコバルトの含有量が０質量％以上且つ６質量％以下である鉄合金を用いることができる。ニッケル若しくはニッケル及びコバルトを含む鉄合金の具体例としては、３４質量％以上且つ３８質量％以下のニッケルを含むインバー材、３０質量％以上且つ３４質量％以下のニッケルに加えてさらにコバルトを含むスーパーインバー材、３８質量％以上且つ５４質量％以下のニッケルを含む低熱膨張Ｆｅ−Ｎｉ系めっき合金などを挙げることができる。このような鉄合金を用いることにより、蒸着マスク２０の熱膨張係数を低くすることができる。例えば、基板９１としてガラス基板が用いられる場合に、蒸着マスク２０の熱膨張係数を、ガラス基板と同等の低い値にすることができる。これにより、蒸着工程の際、基板９１に形成される蒸着層の寸法精度や位置精度が蒸着マスク２０と基板９１との間の熱膨張係数の差に起因して低下することを抑制することができる。
蒸着マスク２０を構成する材料の組成に関する上述の各範囲は、図１〜図１６に示す実施の形態以外の形態で採用されてもよい。
次に、第１蒸着マスク２０Ａについて詳細に説明する。図１２は、第１面２０１側から見た場合の第１蒸着マスク２０Ａの一例を示す平面図である。図１３は、図１２の第１蒸着マスク２０Ａの一部を拡大して示す平面図である。
図１２に示すように、第１蒸着マスク２０Ａは、異なる２方向に沿って配列されている領域を含む複数の第１貫通孔２５Ａを有する。複数の第１貫通孔２５Ａは、異なる２方向に沿って配列されている複数のマスク第１基本領域２６Ａと、隣り合う２つのマスク第１基本領域２６Ａを接続するよう延びるマスク第１拡張領域２７Ａと、を含む。
マスク第１基本領域２６Ａは、上述の第２電極１４０の第１層１４０Ａの電極第１基本領域１４１Ａを構成する蒸着材料が主に通過する領域である。図１２に示す例において、複数のマスク第１基本領域２６Ａは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている。図１２に示すように、第２方向Ｄ２において隣り合う２つのマスク第１基本領域２６Ａの間の間隔は、第１方向Ｄ１において隣り合う２つのマスク第１基本領域２６Ａの間の間隔よりも小さい。
マスク第１拡張領域２７Ａは、上述の第２電極１４０の第１層１４０Ａの電極第１拡張領域１４２Ａを構成する蒸着材料が主に通過する領域である。図１２に示す例において、マスク第１拡張領域２７Ａは、第２方向Ｄ２において隣り合う２つのマスク第１基本領域２６Ａを接続するよう第２方向Ｄ２に延びている。
マスク第１拡張領域２７Ａは、隣り合う２つのマスク第１基本領域２６Ａが並ぶ方向に直交する方向において、マスク第１基本領域２６Ａよりも小さい寸法を有する。図１３に示す例において、マスク第１拡張領域２７Ａは、第２方向Ｄ２において隣り合う２つのマスク第１基本領域２６Ａが並ぶ方向である第２方向Ｄ２に直交する第１方向Ｄ１において、マスク第１基本領域２６Ａよりも小さい寸法を有する。言い換えると、第１貫通孔２５Ａは、第２方向Ｄ２に直交する第１方向Ｄ１において、第１の寸法Ｗ１１、及び第１の寸法Ｗ１１よりも小さい第２の寸法Ｗ１２を有する。第１の寸法Ｗ１１を有する領域と、第２の寸法Ｗ１２を有する領域とがそれぞれ、第２方向Ｄ２において交互に並んでいる。第１方向Ｄ１において、マスク第１拡張領域２７Ａの寸法Ｗ１２は、マスク第１基本領域２６Ａの寸法Ｗ１１の０．９倍以下であってもよく、０．８倍以下であってもよく、０．７倍以下であってもよく、０．６倍以下であってもよく、０．５倍以下であってもよい。これにより、マスク第１基本領域２６Ａに対応して形成される第２電極１４０の２つの電極第１基本領域１４１Ａの間の領域において、光が電子デバイス１００を透過し易くなる。また、第１方向Ｄ１において、マスク第１拡張領域２７Ａの寸法Ｗ１２は、マスク第１基本領域２６Ａの寸法Ｗ１１の０．０５倍以上であってもよく、０．１倍以上であってもよく、０．２倍以上であってもよく、０．３倍以上であってもよく、０．４倍以上であってもよい。
寸法Ｗ１１に対する寸法Ｗ１２の比率であるＷ１２／Ｗ１１の範囲は、０．０５、０．１、０．２、０．３、０．４からなる第１グループ、及び／又は、０．９、０．８、０．７、０．６、０．５からなる第２グループによって定められてもよい。Ｗ１２／Ｗ１１の範囲は、上述の第１グループに含まれる値のうちの任意の１つと、上述の第２グループに含まれる値のうちの任意の１つとの組み合わせによって定められてもよい。例えば、Ｗ１２／Ｗ１１は、０．０５以上０．９以下であってもよく、０．０５以上０．８以下であってもよく、０．０５以上０．７以下であってもよく、０．０５以上０．６以下であってもよく、０．０５以上０．５以下であってもよく、０．０５以上０．４以下であってもよく、０．０５以上０．３以下であってもよく、０．０５以上０．２以下であってもよく、０．０５以上０．１以下であってもよく、０．１以上０．９以下であってもよく、０．１以上０．８以下であってもよく、０．１以上０．７以下であってもよく、０．１以上０．６以下であってもよく、０．１以上０．５以下であってもよく、０．１以上０．４以下であってもよく、０．１以上０．３以下であってもよく、０．１以上０．２以下であってもよく、０．２以上０．９以下であってもよく、０．２以上０．８以下であってもよく、０．２以上０．７以下であってもよく、０．２以上０．６以下であってもよく、０．２以上０．５以下であってもよく、０．２以上０．４以下であってもよく、０．２以上０．３以下であってもよく、０．３以上０．９以下であってもよく、０．３以上０．８以下であってもよく、０．３以上０．７以下であってもよく、０．３以上０．６以下であってもよく、０．３以上０．５以下であってもよく、０．３以上０．４以下であってもよく、０．４以上０．９以下であってもよく、０．４以上０．８以下であってもよく、０．４以上０．７以下であってもよく、０．４以上０．６以下であってもよく、０．４以上０．５以下であってもよく、０．５以上０．９以下であってもよく、０．５以上０．８以下であってもよく、０．５以上０．７以下であってもよく、０．５以上０．６以下であってもよく、０．６以上０．９以下であってもよく、０．６以上０．８以下であってもよく、０．６以上０．７以下であってもよく、０．７以上０．９以下であってもよく、０．７以上０．８以下であってもよく、０．８以上０．９以下であってもよい。
図１２に示すように、第１蒸着マスク２０Ａは、アライメントマーク２９Ａを有していてもよい。アライメントマーク２９Ａは、例えば第１蒸着マスク２０Ａの有効領域２２Ａの隅に形成されている。アライメントマーク２９Ａは、第１蒸着マスク２０Ａを用いて蒸着法によって基板９１に第２電極１４０の第１層１４０Ａを形成する工程において、基板９１に対する第１蒸着マスク２０Ａの位置合わせのために利用されてもよい。
次に、第２蒸着マスク２０Ｂについて詳細に説明する。図１４は、第１面２０１側から見た場合の第２蒸着マスク２０Ｂの一例を示す平面図である。図１５は、図１４の第２蒸着マスク２０Ｂの一部を拡大して示す平面図である。
図１４及び図１５に示すように、第２蒸着マスク２０Ｂは、異なる２方向に沿って配列されている複数の第２貫通孔２５Ｂを有する。第２貫通孔２５Ｂは、上述の第２電極１４０の第２層１４０Ｂを構成する蒸着材料が主に通過する領域である。図１２に示す例において、第２貫通孔２５Ｂは、第２方向Ｄ２に延びている。
図１５において、符号Ｗ２１は、第２貫通孔２５Ｂが延びる第２方向Ｄ２に直交する第１方向Ｄ１における第２貫通孔２５Ｂの寸法を表す。第１方向Ｄ１において、第２貫通孔２５Ｂの寸法Ｗ２１は、上述の第１蒸着マスク２０Ａの第１貫通孔２５Ａのマスク第１基本領域２６Ａの寸法Ｗ１１よりも小さい。マスク第１基本領域２６Ａの寸法Ｗ１１に対する第２貫通孔２５Ｂの寸法Ｗ２１の比率の範囲は、マスク第１基本領域２６Ａの寸法Ｗ１１に対するマスク第１拡張領域２７Ａの寸法Ｗ１２の比率の上述の範囲と同様であるので、詳細な説明を省略する。
第１方向Ｄ１において、第２貫通孔２５Ｂの寸法Ｗ２１は、上述の第１蒸着マスク２０Ａのマスク第１拡張領域２７Ａの寸法Ｗ１２よりも小さくてもよく、大きくてもよく、同一であってもよい。
図１４に示すように、第２蒸着マスク２０Ｂは、アライメントマーク２９Ｂを有していてもよい。アライメントマーク２９Ｂは、第１蒸着マスク２０Ａの場合と同様に、例えば第２蒸着マスク２０Ｂの有効領域２２Ｂの隅に形成されている。アライメントマーク２９Ｂは、第２蒸着マスク２０Ｂを用いて蒸着法によって基板９１に第２電極１４０の第２層１４０Ｂを形成する工程において、基板９１に対する第２蒸着マスク２０Ｂの位置合わせのために利用されてもよい。
次に、電子デバイス１００を製造する方法の一例について説明する。
まず、図３に示すように、第１電極１２０が形成されている基板９１を準備する。第１電極１２０は、例えば、第１電極１２０を構成する導電層をスパッタリング法などによって基板９１に形成した後、フォトリソグラフィー法などによって導電層をパターニングすることによって形成される。
続いて、図４に示すように、第１電極１２０上に通電層１３０を形成する。通電層１３０は、例えば、通電層１３０に対応する貫通孔を有する蒸着マスクを用いる蒸着法によって有機材料などを基板９１上や第１電極１２０上に付着させることによって、形成される。
続いて、通電層１３０上に第２電極１４０を形成する第２電極形成工程を実施する。例えば図５に示すように、通電層１３０上に第２電極１４０の第１層１４０Ａを形成する。具体的には、第１層１４０Ａは、第１蒸着マスク２０Ａを備える第１蒸着マスク装置１０Ａを用いる蒸着法によって金属などの導電性材料を通電層１３０上に付着させることによって、形成される。
続いて、図６に示すように、通電層１３０上及び第２電極１４０の第１層１４０Ａ上に第２電極１４０の第２層１４０Ｂを形成する。具体的には、第２層１４０Ｂは、第２蒸着マスク２０Ｂを備える第２蒸着マスク装置１０Ｂを用いる蒸着法によって金属などの導電性材料を通電層１３０上及び第１層１４０Ａ上に付着させることによって、形成される。このようにして、基板９１上に形成された第１電極１２０、通電層１３０、第２電極１４０の第１層１４０Ａ及び第２層１４０Ｂを備える電子デバイス１００を得ることができる。
第１蒸着マスク２０Ａ及び第２蒸着マスク２０Ｂを備える蒸着マスク群を用いて第２電極１４０を形成することによって実現され得る効果について、図１６を参照して説明する。図１６は、第１蒸着マスク２０Ａと第２蒸着マスク２０Ｂとを重ねることによって得られる積層体２１を示す図である。積層体２１においては、第１蒸着マスク２０Ａの第１アライメントマーク２９Ａと第２蒸着マスク２０Ｂの第２アライメントマーク２９Ｂとが重なるように第１蒸着マスク２０Ａと第２蒸着マスク２０Ｂとが重ねられていてもよい。この際、第１蒸着マスク２０Ａ及び第２蒸着マスク２０Ｂには、張力が加えられていてもよく、張力が加えられていなくてもよい。
なお、第１蒸着マスク２０Ａ及び第２蒸着マスク２０Ｂのような複数の蒸着マスク２０を重ねた状態の、図１６のような図は、各蒸着マスク２０の画像データを重ねることによって得られてもよい。例えば、まず、撮影装置を用いて、第１蒸着マスク２０Ａの第１貫通孔２５Ａの輪郭及び第２蒸着マスク２０Ｂの第２貫通孔２５Ｂの輪郭に関する画像データをそれぞれ取得し、続いて、画像処理装置を用いて、第１蒸着マスク２０Ａの画像データと第２蒸着マスク２０Ｂの画像データとを重ねることにより、図１６のような図を作製することができる。後述する第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ねる場合も同様である。
図１６においては、第１蒸着マスク２０Ａの第１貫通孔２５Ａが点線で示され、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂが実線で示されている。図１６に示すように、第１蒸着マスク２０Ａと第２蒸着マスク２０Ｂとを重ね合わせた場合、第１蒸着マスク２０Ａの第１貫通孔２５Ａと第２蒸着マスク２０Ｂの第２貫通孔２５Ｂが部分的に重なっている。このことは、第１貫通孔２５Ａを通過した蒸着材料によって基板９１に形成される第２電極１４０の第１層１４０Ａと、第２貫通孔２５Ｂを通過した蒸着材料によって基板９１に形成される第２電極１４０の第２層１４０Ｂとが、部分的に重なることを意味する。このため、第１層１４０Ａのみによって第２電極１４０が構成される場合に比べて、第２電極１４０の電気抵抗を低減することができる。
第１蒸着マスク２０Ａの第１貫通孔２５Ａと第２蒸着マスク２０Ｂの第２貫通孔２５Ｂの重なりについて詳細に説明する。図１６に示すように、第１蒸着マスク２０Ａと第２蒸着マスク２０Ｂとを重ね合わせた場合、第１蒸着マスク２０Ａのマスク第１拡張領域２７Ａと第２蒸着マスク２０Ｂの第２貫通孔２５Ｂとが全体的に又は部分的に重なっている。上述のように、第１蒸着マスク２０Ａのマスク第１拡張領域２７Ａを通過して基板９１に付着する蒸着材料は、隣接する２つの素子１１０の第２電極１４０の電極第１基本領域１４１Ａを接続する電極第１拡張領域１４２Ａを形成する。第１蒸着マスク２０Ａのマスク第１拡張領域２７Ａと第２蒸着マスク２０Ｂの第２貫通孔２５Ｂとが重なっていることにより、第２電極１４０の電極第１拡張領域１４２Ａ上に第２層１４０Ｂを形成することができる。すなわち、第２層１４０Ｂが電極第１拡張領域１４２Ａに重なることができる。これにより、電極第１拡張領域１４２Ａの寸法及び第２層１４０Ｂの寸法が電極第１基本領域１４１Ａの寸法に比べて小さい場合であっても、隣接する２つの素子１１０の電極第１基本領域１４１Ａの間の電気抵抗を低減することができる。また、電極第１拡張領域１４２Ａの寸法及び第２層１４０Ｂの寸法を電極第１基本領域１４１Ａの寸法に比べて小さくすることにより、第２方向Ｄ２において隣接する２つの素子１１０の間の領域において、光が電子デバイス１００を透過し易くなる。これにより、電子デバイス１００全体の透過率を高めることができる。
図１６に示すように、第１蒸着マスク２０Ａと第２蒸着マスク２０Ｂとを重ね合わせた場合、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂは、第１蒸着マスク２０Ａの隣り合う２つのマスク第１基本領域２６Ａ、及び２つのマスク第１基本領域２６Ａに接続されているマスク第１拡張領域２７Ａに全体的に又は部分的に重なっていてもよい。すなわち、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂが、第１蒸着マスク２０Ａの隣り合う２つのマスク第１基本領域２６Ａの一方から他方まで延びていてもよい。言い換えると、第１蒸着マスク２０Ａと第２蒸着マスク２０Ｂとを重ね合わせた場合に、第１蒸着マスク２０Ａの隣り合う２つのマスク第１基本領域２６Ａが、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂを介して接続されていてもよい。この場合、第２貫通孔２５Ｂに対応して形成される第２層１４０Ｂが、マスク第１基本領域２６Ａに対応して形成される電極第１基本領域１４１Ａに重なることができる。
次に、蒸着マスク群を用いて電子デバイス１００の第２電極１４０を形成するその他の例について、図１７〜図２５を参照して説明する。ここでは、蒸着マスク群が、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを含み、通電層１３０が、第１通電層１３０Ａ、第２通電層１３０Ｂ及び第３通電層１３０Ｃを含む例について説明する。第１通電層１３０Ａ、第２通電層１３０Ｂ及び第３通電層１３０Ｃは、例えば、赤色発光層、青色発光層及び緑色発光層である。
２以上の通電層１３０は、基板９１の面内方向において異なる２方向に沿って配列されていてもよい。図１７は、第１通電層１３０Ａ、第２通電層１３０Ｂ及び第３通電層１３０Ｃが形成された状態の基板９１の一部を拡大して示す図である。２以上の第１通電層１３０Ａは、基板９１の面内方向において異なる２方向に沿って配列されていてもよい。第２通電層１３０Ｂ及び第３通電層１３０Ｃも同様である。なお、図示はしないが、基板９１と第１通電層１３０Ａ、第２通電層１３０Ｂ及び第３通電層１３０Ｃとの間には第１電極１２０が形成されている。図１７に示す例において、複数の第１通電層１３０Ａは、第３方向Ｄ３及び第３方向Ｄ３に交差する第４方向Ｄ４に沿って配列されている。第３方向Ｄ３は、第１方向Ｄ１に対して４５°を成す方向であってもよい。また、第４方向Ｄ４は、第２方向Ｄ２に対して４５°を成す方向であってもよい。複数の第２通電層１３０Ｂも、第１通電層１３０Ａと同様に、第３方向Ｄ３及び第３方向Ｄ３に交差する第４方向Ｄ４に沿って配列されている。複数の第３通電層１３０Ｃは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている。
図１８は、図１７に示す第１通電層１３０Ａ、第２通電層１３０Ｂ及び第３通電層１３０Ｃの上に第２電極１４０が形成された状態の基板９１を示す平面図である。また、図１９は、図１８の電子デバイス１００のXIX-XIX線に沿った断面図である。また、図２０は、図１８の電子デバイス１００のXX-XX線に沿った断面図である。また、図２１は、図１８の電子デバイス１００のXXI-XXI線に沿った断面図である。図１８に示すように、電子デバイス１００は、第２電極１４０が設けられていない非電極領域１５０を含んでいる。
図１９及び図２１に示すように、第２電極１４０は、第１層１４０Ａ、第２層１４０Ｂ及び第３層１４０Ｃを有する。第１層１４０Ａは、第１蒸着マスク２０Ａを用いる蒸着法によって形成される層である。第１層１４０Ａは、基板９１の面内方向において異なる２方向に沿って配列されていてもよい。第２層１４０Ｂは、第２蒸着マスク２０Ｂを用いる蒸着法によって形成される層である。第２層１４０Ｂは、基板９１の面内方向において異なる２方向に沿って配列されていてもよい。第３層１４０Ｃは、第３蒸着マスク２０Ｃを用いる蒸着法によって形成される層である。第３層１４０Ｃは、基板９１の面内方向において異なる２方向に沿って配列されていてもよい。
第１層１４０Ａは、第１電極１２０及び第１通電層１３０Ａに重なる電極第１基本領域１４１Ａを少なくとも有する。第１電極１２０、第１通電層１３０Ａ及び電極第１基本領域１４１Ａが、電子デバイス１００の第１素子１１０Ａを構成している。また、第２層１４０Ｂは、第１電極１２０及び第２通電層１３０Ｂに重なる電極第２基本領域１４１Ｂを少なくとも有する。第１電極１２０、第２通電層１３０Ｂ及び電極第２基本領域１４１Ｂが、電子デバイス１００の第２素子１１０Ｂを構成している。また、第３層１４０Ｃは、第１電極１２０及び第３通電層１３０Ｃに重なる電極第３基本領域１４１Ｃを少なくとも有する。第１電極１２０、第３通電層１３０Ｃ及び電極第３基本領域１４１Ｃが、電子デバイス１００の第３素子１１０Ｃを構成している。
図２０に示すように、第１層１４０Ａは、第１層１４０Ａの電極第１基本領域１４１Ａと第３層１４０Ｃの電極第３基本領域１４１Ｃとを電気的に接続するように電極第１基本領域１４１Ａから延び出る電極第１拡張領域１４２Ａを含んでいてもよい。電極第１拡張領域１４２Ａは、電極第３基本領域１４１Ｃに部分的に重なっていてもよい。電極第１拡張領域１４２Ａは、電極第１拡張領域１４２Ａが電極第１基本領域１４１Ａから延び出る方向に直交する方向において、電極第１基本領域１４１Ａ及び電極第３基本領域１４１Ｃよりも小さい寸法を有する。
図示はしないが、第２層１４０Ｂも、第１層１４０Ａと同様に、第２層１４０Ｂの電極第２基本領域１４１Ｂと第３層１４０Ｃの電極第３基本領域１４１Ｃとを電気的に接続するように電極第２基本領域１４１Ｂから延び出る電極第２拡張領域を含んでいてもよい。電極第２拡張領域は、電極第３基本領域１４１Ｃに部分的に重なっていてもよい。電極第２拡張領域は、電極第２拡張領域が電極第２基本領域１４１Ｂから延び出る方向に直交する方向において、電極第２基本領域１４１Ｂ及び電極第３基本領域１４１Ｃよりも小さい寸法を有する。
また、図２０及び図２１に示すように、第３層１４０Ｃは、第３層１４０Ｃの電極第３基本領域１４１Ｃと第１層１４０Ａの電極第１基本領域１４１Ａとを電気的に接続するように電極第３基本領域１４１Ｃから延び出る電極第３拡張領域１４２Ｃを含んでいてもよい。電極第３拡張領域１４２Ｃは、電極第１基本領域１４１Ａに部分的に重なっていてもよい。電極第３拡張領域１４２Ｃは、電極第３拡張領域１４２Ｃが電極第３基本領域１４１Ｃから延び出る方向に直交する方向において、電極第１基本領域１４１Ａ及び電極第３基本領域１４１Ｃよりも小さい寸法を有する。
図示はしないが、第３層１４０Ｃは、第３層１４０Ｃの電極第３基本領域１４１Ｃと第２層１４０Ｂの電極第２基本領域１４１Ｂとを電気的に接続するように電極第３基本領域１４１Ｃから延び出る電極第３拡張領域を含んでいてもよい。電極第３拡張領域は、電極第２基本領域１４１Ｂに部分的に重なっていてもよい。この電極第３拡張領域も、上述の電極第３拡張領域１４２Ｃと同様に、電極第３拡張領域が電極第３基本領域１４１Ｃから延び出る方向に直交する方向において、電極第２基本領域１４１Ｂ及び電極第３基本領域１４１Ｃよりも小さい寸法を有する。
図２１に示すように、第１層１４０Ａは、第２層１４０Ｂの電極第２基本領域１４１Ｂと第３層１４０Ｃの電極第３基本領域１４１Ｃとを電気的に接続するように延びる電極第１補助領域１４３Ａを含んでいてもよい。電極第１補助領域１４３Ａは、電極第２基本領域１４１Ｂ及び電極第３基本領域１４１Ｃに部分的に重なっていてもよい。電極第１補助領域１４３Ａは、電極第１基本領域１４１Ａ及び電極第１拡張領域１４２Ａに接続されていなくてもよい。電極第１補助領域１４３Ａは、電極第１補助領域１４３Ａが延びる方向に直交する方向において、電極第２基本領域１４１Ｂ及び電極第３基本領域１４１Ｃよりも小さい寸法を有する。
図示はしないが、第２層１４０Ｂも、第１層１４０Ａと同様に、第１層１４０Ａの電極第１基本領域１４１Ａと第３層１４０Ｃの電極第３基本領域１４１Ｃとを電気的に接続するように延びる電極第２補助領域を含んでいてもよい。電極第２補助領域は、電極第１基本領域１４１Ａ及び電極第３基本領域１４１Ｃに部分的に重なっていてもよい。電極第２補助領域は、電極第２基本領域１４１Ｂ及び電極第２拡張領域１４２Ｂに接続されていなくてもよい。電極第２補助領域は、電極第２補助領域が延びる方向に直交する方向において、電極第１基本領域１４１Ａ及び電極第３基本領域１４１Ｃよりも小さい寸法を有する。
次に、上述の第２電極１４０の第１層１４０Ａ、第２層１４０Ｂ及び第３層１４０Ｃを形成するために用いられる第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃについて説明する。
図２２は、第１面２０１側から見た場合の第１蒸着マスク２０Ａを示す平面図である。図２２に示すように、第１蒸着マスク２０Ａは、異なる２方向に沿って配列されている領域を含む複数の第１貫通孔２５Ａを有する。複数の第１貫通孔２５Ａは、異なる２方向に沿って配列されている複数のマスク第１基本領域２６Ａを少なくとも含む。複数の第１貫通孔２５Ａは、異なる２方向に沿って配列されている複数のマスク第１拡張領域２７Ａを含んでいてもよい。また、複数の第１貫通孔２５Ａは、異なる２方向に沿って配列されている複数のマスク第１補助領域２８Ａを含んでいてもよい。
マスク第１基本領域２６Ａは、上述の第２電極１４０の第１層１４０Ａの電極第１基本領域１４１Ａを構成する蒸着材料が主に通過する領域である。図２２に示す例において、複数のマスク第１基本領域２６Ａは、第３方向Ｄ３及び第４方向Ｄ４に沿って配列されている。
マスク第１拡張領域２７Ａは、上述の第２電極１４０の第１層１４０Ａの電極第１拡張領域１４２Ａを構成する蒸着材料が主に通過する領域である。図２２に示す例において、マスク第１拡張領域２７Ａは、隣り合う２つのマスク第１基本領域２６Ａが並ぶ第３方向Ｄ３において、マスク第１基本領域２６Ａから延び出ている。
マスク第１拡張領域２７Ａは、マスク第１拡張領域２７Ａがマスク第１基本領域２６Ａから延び出る方向に直交する方向において、マスク第１基本領域２６Ａよりも小さい寸法を有する。図２２に示す例において、マスク第１拡張領域２７Ａは、マスク第１拡張領域２７Ａがマスク第１基本領域２６Ａから延び出る方向である第３方向Ｄ３に直交する第４方向Ｄ４において、マスク第１基本領域２６Ａよりも小さい寸法を有する。第４方向Ｄ４において、マスク第１拡張領域２７Ａの寸法Ｗ１２は、マスク第１基本領域２６Ａの寸法Ｗ１１の０．９倍以下であってもよく、０．８倍以下であってもよく、０．７倍以下であってもよく、０．６倍以下であってもよく、０．５倍以下であってもよい。また、第４方向Ｄ４において、マスク第１拡張領域２７Ａの寸法Ｗ１２は、マスク第１基本領域２６Ａの寸法Ｗ１１の０．０５倍以上であってもよく、０．１倍以上であってもよく、０．２倍以上であってもよく、０．３倍以上であってもよく、０．４倍以上であってもよい。
寸法Ｗ１１に対する寸法Ｗ１２の比率であるＷ１２／Ｗ１１の範囲は、０．０５、０．１、０．２、０．３、０．４からなる第１グループ、及び／又は、０．９、０．８、０．７、０．６、０．５からなる第２グループによって定められてもよい。Ｗ１２／Ｗ１１の範囲は、上述の第１グループに含まれる値のうちの任意の１つと、上述の第２グループに含まれる値のうちの任意の１つとの組み合わせによって定められてもよい。例えば、Ｗ１２／Ｗ１１は、０．０５以上０．９以下であってもよく、０．０５以上０．８以下であってもよく、０．０５以上０．７以下であってもよく、０．０５以上０．６以下であってもよく、０．０５以上０．５以下であってもよく、０．０５以上０．４以下であってもよく、０．０５以上０．３以下であってもよく、０．０５以上０．２以下であってもよく、０．０５以上０．１以下であってもよく、０．１以上０．９以下であってもよく、０．１以上０．８以下であってもよく、０．１以上０．７以下であってもよく、０．１以上０．６以下であってもよく、０．１以上０．５以下であってもよく、０．１以上０．４以下であってもよく、０．１以上０．３以下であってもよく、０．１以上０．２以下であってもよく、０．２以上０．９以下であってもよく、０．２以上０．８以下であってもよく、０．２以上０．７以下であってもよく、０．２以上０．６以下であってもよく、０．２以上０．５以下であってもよく、０．２以上０．４以下であってもよく、０．２以上０．３以下であってもよく、０．３以上０．９以下であってもよく、０．３以上０．８以下であってもよく、０．３以上０．７以下であってもよく、０．３以上０．６以下であってもよく、０．３以上０．５以下であってもよく、０．３以上０．４以下であってもよく、０．４以上０．９以下であってもよく、０．４以上０．８以下であってもよく、０．４以上０．７以下であってもよく、０．４以上０．６以下であってもよく、０．４以上０．５以下であってもよく、０．５以上０．９以下であってもよく、０．５以上０．８以下であってもよく、０．５以上０．７以下であってもよく、０．５以上０．６以下であってもよく、０．６以上０．９以下であってもよく、０．６以上０．８以下であってもよく、０．６以上０．７以下であってもよく、０．７以上０．９以下であってもよく、０．７以上０．８以下であってもよく、０．８以上０．９以下であってもよい。
マスク第１補助領域２８Ａは、上述の第２電極１４０の第１層１４０Ａの電極第１補助領域１４３Ａを構成する蒸着材料が主に通過する領域である。図２２に示す例において、マスク第１補助領域２８Ａは、マスク第１基本領域２６Ａ及びマスク第１拡張領域２７Ａから離れた位置において第３方向Ｄ３及び第４方向Ｄ４に沿って配列されている。図２２に示す例において、マスク第１補助領域２８Ａは、第３方向Ｄ３に延びている。
マスク第１補助領域２８Ａは、マスク第１補助領域２８Ａが延びる方向に直交する方向において、マスク第１基本領域２６Ａよりも小さい寸法を有する。図２２に示す例において、マスク第１補助領域２８Ａは、マスク第１補助領域２８Ａが延びる方向である第３方向Ｄ３に直交する第４方向Ｄ４において、マスク第１基本領域２６Ａよりも小さい寸法を有する。第４方向Ｄ４において、マスク第１補助領域２８Ａの寸法Ｗ１３は、マスク第１基本領域２６Ａの寸法Ｗ１１の０．９倍以下であってもよく、０．８倍以下であってもよく、０．７倍以下であってもよく、０．６倍以下であってもよく、０．５倍以下であってもよい。また、第４方向Ｄ４において、マスク第１補助領域２８Ａの寸法Ｗ１３は、マスク第１基本領域２６Ａの寸法Ｗ１１の０．０５倍以上であってもよく、０．１倍以上であってもよく、０．２倍以上であってもよく、０．３倍以上であってもよく、０．４倍以上であってもよい。
寸法Ｗ１１に対する寸法Ｗ１３の比率であるＷ１３／Ｗ１１の範囲は、０．０５、０．１、０．２、０．３、０．４からなる第１グループ、及び／又は、０．９、０．８、０．７、０．６、０．５からなる第２グループによって定められてもよい。Ｗ１３／Ｗ１１の範囲は、上述の第１グループに含まれる値のうちの任意の１つと、上述の第２グループに含まれる値のうちの任意の１つとの組み合わせによって定められてもよい。例えば、Ｗ１３／Ｗ１１は、０．０５以上０．９以下であってもよく、０．０５以上０．８以下であってもよく、０．０５以上０．７以下であってもよく、０．０５以上０．６以下であってもよく、０．０５以上０．５以下であってもよく、０．０５以上０．４以下であってもよく、０．０５以上０．３以下であってもよく、０．０５以上０．２以下であってもよく、０．０５以上０．１以下であってもよく、０．１以上０．９以下であってもよく、０．１以上０．８以下であってもよく、０．１以上０．７以下であってもよく、０．１以上０．６以下であってもよく、０．１以上０．５以下であってもよく、０．１以上０．４以下であってもよく、０．１以上０．３以下であってもよく、０．１以上０．２以下であってもよく、０．２以上０．９以下であってもよく、０．２以上０．８以下であってもよく、０．２以上０．７以下であってもよく、０．２以上０．６以下であってもよく、０．２以上０．５以下であってもよく、０．２以上０．４以下であってもよく、０．２以上０．３以下であってもよく、０．３以上０．９以下であってもよく、０．３以上０．８以下であってもよく、０．３以上０．７以下であってもよく、０．３以上０．６以下であってもよく、０．３以上０．５以下であってもよく、０．３以上０．４以下であってもよく、０．４以上０．９以下であってもよく、０．４以上０．８以下であってもよく、０．４以上０．７以下であってもよく、０．４以上０．６以下であってもよく、０．４以上０．５以下であってもよく、０．５以上０．９以下であってもよく、０．５以上０．８以下であってもよく、０．５以上０．７以下であってもよく、０．５以上０．６以下であってもよく、０．６以上０．９以下であってもよく、０．６以上０．８以下であってもよく、０．６以上０．７以下であってもよく、０．７以上０．９以下であってもよく、０．７以上０．８以下であってもよく、０．８以上０．９以下であってもよい。
図２３は、第１面２０１側から見た場合の第２蒸着マスク２０Ｂを示す平面図である。図２３に示すように、第２蒸着マスク２０Ｂは、異なる２方向に沿って配列されている領域を含む複数の第２貫通孔２５Ｂを有する。複数の第２貫通孔２５Ｂは、異なる２方向に沿って配列されている複数のマスク第２基本領域２６Ｂを少なくとも含む。複数の第２貫通孔２５Ｂは、異なる２方向に沿って配列されている複数のマスク第２拡張領域２７Ｂを含んでいてもよい。また、複数の第２貫通孔２５Ｂは、異なる２方向に沿って配列されている複数のマスク第２補助領域２８Ｂを含んでいてもよい。
マスク第２基本領域２６Ｂは、上述の第２電極１４０の第２層１４０Ｂの電極第２基本領域１４１Ｂを構成する蒸着材料が主に通過する領域である。図２３に示す例において、複数のマスク第２基本領域２６Ｂは、第３方向Ｄ３及び第４方向Ｄ４に沿って配列されている。
マスク第２拡張領域２７Ｂは、上述の第２電極１４０の第２層１４０Ｂの電極第２拡張領域１４２Ｂを構成する蒸着材料が主に通過する領域である。図２３に示す例において、マスク第２拡張領域２７Ｂは、隣り合う２つのマスク第２基本領域２６Ｂが並ぶ第４方向Ｄ４において、マスク第２基本領域２６Ｂから延び出ている。
マスク第２拡張領域２７Ｂは、上述のマスク第１拡張領域２７Ａと同様に、マスク第２拡張領域２７Ｂがマスク第２基本領域２６Ｂから延び出る方向に直交する方向において、マスク第２基本領域２６Ｂよりも小さい寸法を有する。図２３に示す例において、マスク第２拡張領域２７Ｂは、隣り合う２つのマスク第２基本領域２６Ｂが並ぶ方向である第４方向Ｄ４に直交する第３方向Ｄ３において、マスク第２基本領域２６Ｂよりも小さい寸法を有する。第３方向Ｄ３におけるマスク第２拡張領域２７Ｂの寸法Ｗ２２とマスク第２基本領域２６Ｂの寸法Ｗ２１との関係は、上述のマスク第１拡張領域２７Ａの寸法Ｗ１２とマスク第１基本領域２６Ａの寸法Ｗ１１との関係と同様であるので、詳細な説明を省略する。
マスク第２補助領域２８Ｂは、上述の第２電極１４０の第２層１４０Ｂの電極第２補助領域１４３Ｂを構成する蒸着材料が主に通過する領域である。図２３に示す例において、複数のマスク第２補助領域２８Ｂは、マスク第２基本領域２６Ｂ及びマスク第２拡張領域２７Ｂから離れた位置において第３方向Ｄ３及び第４方向Ｄ４に沿って配列されている。図２３に示す例において、マスク第２補助領域２８Ｂは、第４方向Ｄ４に延びている。
マスク第２補助領域２８Ｂは、マスク第２補助領域２８Ｂが延びる方向に直交する方向において、マスク第２基本領域２６Ｂよりも小さい寸法を有する。図２３に示す例において、マスク第２補助領域２８Ｂは、マスク第２補助領域２８Ｂが延びる方向である第４方向Ｄ４に直交する第３方向Ｄ３において、マスク第２基本領域２６Ｂよりも小さい寸法を有する。第３方向Ｄ３におけるマスク第２補助領域２８Ｂの寸法Ｗ２３とマスク第２基本領域２６Ｂの寸法Ｗ２１との関係は、上述のマスク第１補助領域２８Ａの寸法Ｗ１３とマスク第１基本領域２６Ａの寸法Ｗ１１との関係と同様であるので、詳細な説明を省略する。
図２４は、第１面２０１側から見た場合の第３蒸着マスク２０Ｃを示す平面図である。図２４に示すように、第３蒸着マスク２０Ｃは、異なる２方向に沿って配列されている領域を含む複数の第３貫通孔２５Ｃを有する。複数の第３貫通孔２５Ｃは、異なる２方向に沿って配列されている複数のマスク第３基本領域２６Ｃを少なくとも含む。複数の第３貫通孔２５Ｃは、異なる２方向に沿って配列されている複数のマスク第３拡張領域２７Ｃを含んでいてもよい。
マスク第３基本領域２６Ｃは、上述の第２電極１４０の第３層１４０Ｃの電極第３基本領域１４１Ｃを構成する蒸着材料が主に通過する領域である。図２４に示す例において、複数のマスク第３基本領域２６Ｃは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている。
マスク第３拡張領域２７Ｃは、上述の第２電極１４０の第３層１４０Ｃの電極第３拡張領域１４２Ｃを構成する蒸着材料が主に通過する領域である。マスク第３拡張領域２７Ｃは、第１蒸着マスク２０Ａのマスク第１基本領域２６Ａが並ぶ第３方向Ｄ３において、マスク第３基本領域２６Ｃから延び出ていてもよい。また、マスク第２拡張領域２７Ｂは、第２蒸着マスク２０Ｂのマスク第２基本領域２６Ｂが並ぶ第４方向Ｄ４において、マスク第３基本領域２６Ｃから延び出ていてもよい。
マスク第３拡張領域２７Ｃがマスク第３基本領域２６Ｃから延び出る方向に直交する方向において、マスク第３拡張領域２７Ｃの寸法Ｗ３２は、マスク第３基本領域２６Ｃの寸法Ｗ３１よりも小さい。マスク第３拡張領域２７Ｃの寸法Ｗ３２とマスク第３基本領域２６Ｃの寸法Ｗ３１との関係は、上述のマスク第１拡張領域２７Ａの寸法Ｗ１２とマスク第１基本領域２６Ａの寸法Ｗ１１との関係と同様であるので、詳細な説明を省略する。
次に、電子デバイス１００を製造する方法の一例について説明する。
まず、第３方向Ｄ３及び第４方向Ｄ４に並ぶ複数の第１電極１２０が形成されている基板９１を準備する。続いて、図１７に示すように、第１電極１２０上に第１通電層１３０Ａ、第２通電層１３０Ｂ及び第３通電層１３０Ｃを形成する。第１通電層１３０Ａは、例えば、第１通電層１３０Ａに対応する貫通孔を有する蒸着マスクを用いる蒸着法によって有機材料などを、第１通電層１３０Ａに対応する第１電極１２０上に付着させることによって、形成される。第２通電層１３０Ｂも、第２通電層１３０Ｂに対応する貫通孔を有する蒸着マスクを用いる蒸着法によって有機材料などを、第２通電層１３０Ｂに対応する第１電極１２０上に付着させることによって、形成されてもよい。第３通電層１３０Ｃも、第３通電層１３０Ｃに対応する貫通孔を有する蒸着マスクを用いる蒸着法によって有機材料などを、第３通電層１３０Ｃに対応する第１電極１２０上に付着させることによって、形成されてもよい。
続いて、第１蒸着マスク２０Ａを備える第１蒸着マスク装置１０Ａを用いる蒸着法によって金属などの導電性材料を基板９１上などに付着させることによって、第２電極１４０の第１層１４０Ａを形成する。続いて、第２蒸着マスク２０Ｂを備える第２蒸着マスク装置１０Ｂを用いる蒸着法によって金属などの導電性材料を基板９１上などに付着させることによって、第２電極１４０の第２層１４０Ｂを形成する。続いて、第３蒸着マスク２０Ｃを備える第３蒸着マスク装置１０Ｃを用いる蒸着法によって金属などの導電性材料を基板９１上などに付着させることによって、第２電極１４０の第３層１４０Ｃを形成する。このようにして、図１８〜図２１に示すように、第１層１４０Ａ、第２層１４０Ｂ及び第３層１４０Ｃを含む第２電極１４０を形成することができる。なお、第１層１４０Ａ、第２層１４０Ｂ及び第３層１４０Ｃを形成する順序は特には限定されない。例えば、第３層１４０Ｃ、第２層１４０Ｂ、第１層１４０Ａの順であってもよい。
第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを備える蒸着マスク群を用いて第２電極１４０を形成することによって実現され得る効果について、図２５を参照して説明する。図２５は、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ねることによって得られる積層体２１を示す図である。
図２５においては、第１蒸着マスク２０Ａの第１貫通孔２５Ａが一点鎖線で示され、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂが点線で示され、第３蒸着マスク２０Ｃの第３貫通孔２５Ｃが実線で示されている。図２５に示すように、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合、第１蒸着マスク２０Ａの第１貫通孔２５Ａと、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂ又は第３蒸着マスク２０Ｃの第３貫通孔２５Ｃとが部分的に重なっている。このことは、第１貫通孔２５Ａを通過した蒸着材料によって基板９１に形成される第２電極１４０の第１層１４０Ａと、第２貫通孔２５Ｂを通過した蒸着材料によって基板９１に形成される第２電極１４０の第２層１４０Ｂ、又は、第３貫通孔２５Ｃを通過した蒸着材料によって基板９１に形成される第２電極１４０の第３層１４０Ｃとが、部分的に重なることを意味する。これにより、第１層１４０Ａと第２層１４０Ｂ又は第３層１４０Ｃとを電気的に接続することができ、第２電極１４０の電位を安定に制御し易くなる。
第１蒸着マスク２０Ａの第１貫通孔２５Ａ、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂ及び第３蒸着マスク２０Ｃの第３貫通孔２５Ｃの重なりについて詳細に説明する。図２５に示すように、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合、第１蒸着マスク２０Ａのマスク第１拡張領域２７Ａは、第３蒸着マスク２０Ｃのマスク第３基本領域２６Ｃに部分的に重なるようマスク第１基本領域２６Ａから延び出ていてもよい。これにより、マスク第１拡張領域２７Ａに対応して形成される第１層１４０Ａの電極第１拡張領域１４２Ａが、マスク第３基本領域２６Ｃに対応して形成される第３層１４０Ｃの電極第３基本領域１４１Ｃに部分的に重なることができる。また、第２蒸着マスク２０Ｂのマスク第２拡張領域２７Ｂは、第３蒸着マスク２０Ｃのマスク第３基本領域２６Ｃに部分的に重なるようマスク第２基本領域２６Ｂから延び出ていてもよい。これにより、第２層１４０Ｂの電極第２拡張領域１４２Ｂが、第３層１４０Ｃの電極第３基本領域１４１Ｃに部分的に重なることができる。また、第３蒸着マスク２０Ｃのマスク第３拡張領域２７Ｃは、第１蒸着マスク２０Ａのマスク第１基本領域２６Ａに部分的に重なるようマスク第３基本領域２６Ｃから延び出ていてもよい。これにより、第３層１４０Ｃの電極第３拡張領域１４２Ｃが、第１層１４０Ａの電極第１基本領域１４１Ａに部分的に重なることができる。また、第３蒸着マスク２０Ｃのマスク第３拡張領域２７Ｃは、第２蒸着マスク２０Ｂのマスク第２基本領域２６Ｂに部分的に重なるようマスク第３基本領域２６Ｃから延び出ていてもよい。これにより、第３層１４０Ｃの電極第３拡張領域１４２Ｃが、第２層１４０Ｂの電極第２基本領域１４１Ｂに部分的に重なることができる。
また、図２５に示すように、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合、第１蒸着マスク２０Ａのマスク第１補助領域２８Ａは、第２蒸着マスク２０Ｂのマスク第２基本領域２６Ｂ及び第３蒸着マスク２０Ｃのマスク第３基本領域２６Ｃに部分的に重なるよう両者の間を延びていてもよい。これにより、マスク第１補助領域２８Ａに対応して形成される第１層１４０Ａの電極第１補助領域１４３Ａが、第２層１４０Ｂの電極第２基本領域１４１Ｂ及び第３層１４０Ｃの電極第３基本領域１４１Ｃに部分的に重なることができる。また、第２蒸着マスク２０Ｂのマスク第２補助領域２８Ｂは、第１蒸着マスク２０Ａのマスク第１基本領域２６Ａ及び第３蒸着マスク２０Ｃのマスク第３基本領域２６Ｃに部分的に重なるよう両者の間を延びていてもよい。これにより、マスク第２補助領域２８Ｂに対応して形成される第２層１４０Ｂの電極第２補助領域１４３Ｂが、第１層１４０Ａの電極第１基本領域１４１Ａ及び第３層１４０Ｃの電極第３基本領域１４１Ｃに部分的に重なることができる。
好ましくは、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合、第１蒸着マスク２０Ａの第１貫通孔２５Ａは、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂを介して、又は第３蒸着マスク２０Ｃの第３貫通孔２５Ｃを介して、他の第１貫通孔２５Ａと接続されている。これにより、第１層１４０Ａを、第２層１４０Ｂ又は第３層１４０Ｃを介して他の第１層１４０Ａに電気的に接続することができる。また、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合、第１蒸着マスク２０Ａの第１貫通孔２５Ａは、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂ及び第３蒸着マスク２０Ｃの第３貫通孔２５Ｃを介して、他の第１貫通孔２５Ａと接続されていてもよい。これにより、第１層１４０Ａを、第２層１４０Ｂ及び第３層１４０Ｃを介して他の第１層１４０Ａに電気的に接続することができる。
図１７〜図２５に示す実施の形態によれば、図１８に示すように、第１通電層１３０Ａを含む第１素子１１０Ａと第２通電層１３０Ｂを含む第２素子１１０Ｂとの間に、第２電極１４０が設けられていない非電極領域１５０を形成することができる。また、第３通電層１３０Ｃを含む２つの第３素子１１０Ｃの間に、第２電極１４０が設けられていない非電極領域１５０を形成することができる。これにより、基板９１の全域にわたって第２電極１４０が形成されている場合に比べて、電子デバイス１００における光の透過率を高めることができる。
また、図１７〜図２５に示す実施の形態によれば、第１素子１１０Ａの第１層１４０Ａの電極第１基本領域１４１Ａ、第２素子１１０Ｂの第２層１４０Ｂの電極第２基本領域１４１Ｂ、及び第３素子１１０Ｃの第３層１４０Ｃの電極第３基本領域１４１Ｃは、上述の電極拡張領域１４２Ａ，１４２Ｂ，１４２Ｃや電極補助領域１４３Ａ，１４３Ｂなどを介して互いに電気的に接続されている。これにより、第２電極１４０の電位を安定に制御し易くなる。
また、図１７〜図２５に示す実施の形態によれば、第２電極１４０の第１層１４０Ａ、第２層１４０Ｂ及び第３層１４０Ｃを、異なる蒸着マスク２０を用いる蒸着法によって形成するので、第１層１４０Ａ、第２層１４０Ｂ及び第３層１４０Ｃの構造を独立に設定することができる。例えば、第１層１４０Ａの材料として、第２層１４０Ｂの材料又は第３層１４０Ｃの材料とは異なるものを用いることができる。また、第１層１４０Ａの厚みを、第２層１４０Ｂの厚み又は第３層１４０Ｃの厚みと異ならせることができる。これにより、各素子１１０Ａ，１１０Ｂ，１１０Ｃの特性を個別に制御し易くなる。
また、図１７〜図２５に示す実施の形態によれば、第１層１４０Ａと第２層１４０Ｂ又は第３層１４０Ｃとが部分的に重なることができる。２つの層が重なっている第２電極１４０の領域の電気抵抗は、２つの層からなる第２電極１４０の領域の電気抵抗よりも低い。２つの層が重なっている第２電極１４０の領域は、通電層１３０の配列方向などに沿って周期的に存在する。このため、第２電極１４０を１つの導電層によって構成する場合に比べて、基板９１の面内方向における第２電極１４０の電気抵抗を低減することができる。
なお、図１７〜図２５に示す実施の形態においては、第１蒸着マスク２０Ａの第１貫通孔２５Ａのマスク第１基本領域２６Ａからマスク第１拡張領域２７Ａが延び出ている例を示したが、これに限られることはない。例えば図２６に示すように、第１蒸着マスク２０Ａの第１貫通孔２５Ａは、マスク第１拡張領域２７Ａが接続されていないマスク第１基本領域２６Ａを含んでいてもよい。同様に、例えば図２７に示すように、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂは、マスク第２拡張領域２７Ｂが接続されていないマスク第２基本領域２６Ｂを含んでいてもよい。同様に、例えば図２８に示すように、第３蒸着マスク２０Ｃの第３貫通孔２５Ｃは、マスク第３拡張領域２７Ｃが接続されていないマスク第３基本領域２６Ｃを含んでいてもよい。
図２６に示すように、マスク第１拡張領域２７Ａがマスク第１基本領域２６Ａから延び出る第３方向Ｄ３に直交する方向において、マスク第１拡張領域２７Ａの寸法Ｗ１２は、マスク第１基本領域２６Ａの寸法Ｗ１１よりも小さくてもよい。寸法Ｗ１２と寸法Ｗ１１との関係は、図２２の例の場合と同様であるので、説明を省略する。
図２６に示すように、マスク第１補助領域２８Ａが延びる第３方向Ｄ３に直交する方向において、マスク第１補助領域２８Ａの寸法Ｗ１３は、マスク第１基本領域２６Ａの寸法Ｗ１１よりも小さくてもよい。寸法Ｗ１３と寸法Ｗ１１との関係は、図２２の例の場合と同様であるので、説明を省略する。
図２７に示すように、マスク第２拡張領域２７Ｂがマスク第２基本領域２６Ｂから延び出る第４方向Ｄ４に直交する方向において、マスク第２拡張領域２７Ｂの寸法Ｗ２２は、マスク第２基本領域２６Ｂの寸法Ｗ２１よりも小さくてもよい。寸法Ｗ２２と寸法Ｗ２１との関係は、図２３の例の場合と同様であるので、説明を省略する。
図２７に示すように、マスク第２補助領域２８Ｂが延びる第４方向Ｄ４に直交する方向において、マスク第２補助領域２８Ｂの寸法Ｗ２３は、マスク第２基本領域２６Ｂの寸法Ｗ２１よりも小さくてもよい。寸法Ｗ２３と寸法Ｗ２１との関係は、図２３の例の場合と同様であるので、説明を省略する。
図２８に示すように、マスク第３拡張領域２７Ｃがマスク第３基本領域２６Ｃから延び出る第３方向Ｄ３又は第４方向Ｄ４に直交する方向において、マスク第３拡張領域２７Ｃの寸法Ｗ３２は、マスク第３基本領域２６Ｃの寸法Ｗ３１よりも小さくてもよい。寸法Ｗ３２と寸法Ｗ３１との関係は、図２４の例の場合と同様であるので、説明を省略する。
図２９は、図２６の第１蒸着マスク２０Ａ、図２７第２蒸着マスク２０Ｂ及び図２８の第３蒸着マスク２０Ｃを重ねることによって得られる積層体２１を示す図である。図２６〜図２９に示す実施の形態によれば、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合に、図２９に示すように、第３方向Ｄ３又は第４方向Ｄ４において隣り合うマスク第１基本領域２６Ａとマスク第３基本領域２６Ｃとの間、又はマスク第２基本領域２６Ｂとマスク第３基本領域２６Ｃとの間に、蒸着マスク２０の貫通孔２５が存在しない領域２１Ｖを設けることができる。これにより、第３方向Ｄ３又は第４方向Ｄ４において隣り合う第１素子１１０Ａと第３素子１１０Ｃとの間、又は第２素子１１０Ｂと第３素子１１０Ｃとの間に、第２電極１４０が設けられていない非電極領域１５０を形成することができる。このことにより、電子デバイス１００における非電極領域１５０の比率を高めることができ、電子デバイス１００における光の透過率を高めることができる。
第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合に、第１蒸着マスク２０Ａのマスク第１拡張領域２７Ａ又は第２蒸着マスク２０Ｂのマスク第２拡張領域２７Ｂと第３蒸着マスク２０Ｃのマスク第３拡張領域２７Ｃとが重なるよう、各蒸着マスク２０Ａ，２０Ｂ，２０Ｃが構成されていてもよい。例えば図２９に示すように、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合に、複数のマスク第１拡張領域２７Ａのうちの一部のマスク第１拡張領域２７Ａと、複数のマスク第３拡張領域２７Ｃのうちの一部のマスク第３拡張領域２７Ｃとが重なっていてもよい。このような状態は、例えば図２６に示すように、第１蒸着マスク２０Ａの第１貫通孔２５Ａが、第３方向Ｄ３における一側においてマスク第１基本領域２６Ａから延び出るマスク第１拡張領域２７Ａと、第３方向Ｄ３における他側においてマスク第１基本領域２６Ａから延び出るマスク第１拡張領域２７Ａと、を含むことによって実現されてもよい。図２９に示す例によれば、マスク第１拡張領域２７Ａとマスク第３拡張領域２７Ｃとが重なっている部分においては、第２電極１４０の電極第１拡張領域１４２Ａと電極第３拡張領域１４２Ｃとが重なるように第２電極１４０が形成される。これにより、電極第１基本領域１４１Ａと電極第３基本領域１４１Ｃとの間の電気抵抗を低減することができる。このため、図２９に示すように、第３方向Ｄ３又は第４方向Ｄ４において隣り合うマスク第１基本領域２６Ａとマスク第３基本領域２６Ｃとの間、又はマスク第２基本領域２６Ｂとマスク第３基本領域２６Ｃとの間に、蒸着マスク２０の貫通孔２５が存在しない領域２１Ｖが設けられている場合であっても、第２電極１４０全体の電気抵抗を低く維持することができる。
マスク第１拡張領域２７Ａとマスク第３拡張領域２７Ｃとが重なっている部分において、図２９に示すように、マスク第１拡張領域２７Ａは、マスク第３基本領域２６Ｃとも部分的に重なるように延びていてもよい。また、マスク第１拡張領域２７Ａとマスク第３拡張領域２７Ｃとが重なっている部分において、マスク第３拡張領域２７Ｃは、マスク第１基本領域２６Ａとも部分的に重なるように延びていてもよい。２以上の蒸着マスク２０の貫通孔が重なる場合、対応して形成される第２電極１４０の２以上の層が重なることができる。
次に、蒸着マスク群を用いて電子デバイス１００の第２電極１４０を形成するその他の例について、図３０〜図３５を参照して説明する。図３０〜図３５に示す実施の形態において、図１７〜図２５に示す実施の形態と同様に構成され得る部分については、図１７〜図２５に示す実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。
図３０は、図１７に示す第１通電層１３０Ａ、第２通電層１３０Ｂ及び第３通電層１３０Ｃの上に第２電極１４０が形成された状態の基板９１を示す平面図である。また、図３１は、図３０の電子デバイス１００のXXX-XXX線に沿った断面図である。図３０に示すように、電子デバイス１００は、第２電極１４０が設けられていない非電極領域１５０を含んでいる。図３１に示すように、第１層１４０Ａは、第３層１４０Ｃの電極第３基本領域１４１Ｃと第１層１４０Ａの電極第１基本領域１４１Ａとを電気的に接続するように第１方向Ｄ１に延びる電極第１補助領域１４３Ａを含んでいてもよい。同様に、図示はしないが、第２層１４０Ｂは、第３層１４０Ｃの電極第３基本領域１４１Ｃと第２層１４０Ｂの電極第２基本領域１４１Ｂとを電気的に接続するように第１方向Ｄ１に延びる電極第２補助領域を含んでいてもよい。
図３２は、第１面２０１側から見た場合の第１蒸着マスク２０Ａを示す平面図である。図３２に示すように、第１蒸着マスク２０Ａのマスク第１補助領域２８Ａは、第１方向Ｄ１に延びている。図３２に示すように、マスク第１補助領域２８Ａは、マスク第１基本領域２６Ａに接続されていてもよい。マスク第１補助領域２８Ａは、マスク第１補助領域２８Ａが延びる方向である第１方向Ｄ１において、マスク第１基本領域２６Ａよりも大きい寸法を有する。
図３２に示すように、マスク第１補助領域２８Ａが延びる方向である第１方向Ｄ１に直交する第２方向Ｄ２におけるマスク第１補助領域２８Ａの寸法Ｗ１３は、第２方向Ｄ２におけるマスク第１基本領域２６Ａの寸法Ｗ１１よりも小さい。マスク第１補助領域２８Ａの寸法Ｗ１３とマスク第１基本領域２６Ａの寸法Ｗ１１との関係は、上述の図２２に示す例におけるマスク第１補助領域２８Ａの寸法Ｗ１３とマスク第１基本領域２６Ａの寸法Ｗ１１との関係と同様であるので、詳細な説明を省略する。
図３３は、第１面２０１側から見た場合の第２蒸着マスク２０Ｂを示す平面図である。図３３に示すように、第２蒸着マスク２０Ｂのマスク第２補助領域２８Ｂは、第１方向Ｄ１に延びている。図３３に示すように、マスク第２補助領域２８Ｂは、マスク第２基本領域２６Ｂに接続されていてもよい。マスク第２補助領域２８Ｂは、マスク第２補助領域２８Ｂが延びる方向である第１方向Ｄ１において、マスク第２基本領域２６Ｂよりも大きい寸法を有する。
図３３に示すように、マスク第２補助領域２８Ｂが延びる方向である第１方向Ｄ１に直交する第２方向Ｄ２におけるマスク第２補助領域２８Ｂの寸法Ｗ２３は、第２方向Ｄ２におけるマスク第２基本領域２６Ｂの寸法Ｗ２１よりも小さい。マスク第２補助領域２８Ｂの寸法Ｗ２３とマスク第２基本領域２６Ｂの寸法Ｗ２１との関係は、上述の図２３に示す例におけるマスク第２補助領域２８Ｂの寸法Ｗ２３とマスク第２基本領域２６Ｂの寸法Ｗ２１との関係と同様であるので、詳細な説明を省略する。
図３４に示すように、第３貫通孔２５Ｃは、マスク第３基本領域２６Ｃを少なくとも含む。図３４に示すように、第３貫通孔２５Ｃは、上述のマスク第３拡張領域２７Ｃを含んでいなくてもよい。図示はしないが、第３貫通孔２５Ｃは、上述のマスク第３拡張領域２７Ｃを含んでいてもよい。
図３５は、図３２の第１蒸着マスク２０Ａ、図３３の第２蒸着マスク２０Ｂ及び図３４の第３蒸着マスク２０Ｃを重ねることによって得られる積層体２１を示す図である。図３０〜図３５に示す実施の形態においても、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合、第１蒸着マスク２０Ａの第１貫通孔２５Ａと、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂ又は第３蒸着マスク２０Ｃの第３貫通孔２５Ｃとが部分的に重なっている。これにより、第１層１４０Ａと第２層１４０Ｂ又は第３層１４０Ｃとを電気的に接続することができ、第２電極１４０の電位を安定に制御し易くなる。また、第１層１４０Ａと第２層１４０Ｂ又は第３層１４０Ｃとが部分的に重なることができる。これにより、基板９１の面内方向における第２電極１４０の電気抵抗を低減することができる。
第１蒸着マスク２０Ａの第１貫通孔２５Ａ、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂ及び第３蒸着マスク２０Ｃの第３貫通孔２５Ｃの重なりについて詳細に説明する。図３５に示すように、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合、第１蒸着マスク２０Ａのマスク第１補助領域２８Ａは、第１方向Ｄ１において隣り合う２つのマスク第３基本領域２６Ｃに部分的に重なるように第１方向Ｄ１に延びていてもよい。これにより、マスク第１補助領域２８Ａに対応して形成される第１層１４０Ａの電極第１補助領域１４３Ａが、マスク第３基本領域２６Ｃに対応して形成される第３層１４０Ｃの電極第３基本領域１４１Ｃに部分的に重なることができる。また、第２蒸着マスク２０Ｂのマスク第２補助領域２８Ｂは、第１方向Ｄ１において隣り合う２つのマスク第３基本領域２６Ｃに部分的に重なるように第１方向Ｄ１に延びていてもよい。これにより、マスク第２補助領域２８Ｂに対応して形成される第２層１４０Ｂの電極第２補助領域１４３Ｂが、第３層１４０Ｃの電極第３基本領域１４１Ｃに部分的に重なることができる。
また、図３０〜図３５に示す実施の形態においても、図３０に示すように、第１通電層１３０Ａを含む第１素子１１０Ａと第２通電層１３０Ｂを含む第２素子１１０Ｂとの間に、第２電極１４０が設けられていない非電極領域１５０を形成することができる。また、第３通電層１３０Ｃを含む２つの第３素子１１０Ｃの間に、第２電極１４０が設けられていない非電極領域１５０を形成することができる。これにより、基板９１の全域にわたって第２電極１４０が形成されている場合に比べて、電子デバイス１００における光の透過率を高めることができる。
次に、蒸着マスク群を用いて電子デバイス１００の第２電極１４０を形成するその他の例について、図３６〜図４２Ｂを参照して説明する。図３６〜図４２Ｂに示す実施の形態において、図１７〜図２５に示す実施の形態と同様に構成され得る部分については、図１７〜図２５に示す実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。
図３６は、第１通電層１３０Ａ、第２通電層１３０Ｂ及び第３通電層１３０Ｃが形成された状態の基板９１の一部を拡大して示す図である。図３６に示す例において、２以上の第１通電層１３０Ａが、第１方向Ｄ１に沿って配列されている。２以上の第２通電層１３０Ｂが、第１方向Ｄ１に沿って配列されている。２以上の第３通電層１３０Ｃが、第１方向Ｄ１に沿って配列されている。また、図３６に示すように、第１方向Ｄ１に並ぶ第１通電層１３０Ａの列、第１方向Ｄ１に並ぶ第２通電層１３０Ｂの列、及び、第１方向Ｄ１に並ぶ第３通電層１３０Ｃの列が、第１方向Ｄ１に交差する第２方向Ｄ１に順に並んでいる。従って、２以上の第１通電層１３０Ａは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている。第２通電層１３０Ｂ及び第３通電層１３０Ｃも同様である。第２方向Ｄ２は、第１方向Ｄ１に対して直交する方向であってもよい。
図３７は、図３６に示す第１通電層１３０Ａ、第２通電層１３０Ｂ及び第３通電層１３０Ｃの上に第２電極１４０が形成された状態の基板９１を示す平面図である。また、図３８は、図３７の電子デバイス１００のXXXVIII-XXXVIII線に沿った断面図である。図３７に示すように、電子デバイス１００は、第２電極１４０が設けられていない非電極領域１５０を含んでいる。
図３８に示すように、第１層１４０Ａは、第１電極１２０及び第１通電層１３０Ａに重なる電極第１基本領域１４１Ａを含む。第２層１４０Ｂは、第１電極１２０及び第２通電層１３０Ｂに重なる電極第２基本領域１４１Ｂを含む。第３層１４０Ｃは、第１電極１２０及び第３通電層１３０Ｃに重なる電極第３基本領域１４１Ｃを含む。
図３８に示すように、第１層１４０Ａは、電極第１基本領域１４１Ａと電極第２基本領域１４１Ｂとを電気的に接続するように電極第１基本領域１４１Ａから延び出る電極第１拡張領域１４２Ａを更に含む。第２層１４０Ｂは、電極第２基本領域１４１Ｂと電極第３基本領域１４１Ｃとを電気的に接続するように電極第２基本領域１４１Ｂから延び出る電極第２拡張領域１４２Ｂを更に含む。第３層１４０Ｃは、電極第３基本領域１４１Ｃと電極第１基本領域１４１Ａとを電気的に接続するように電極第３基本領域１４１Ｃから延び出る電極第３拡張領域１４２Ｃを更に含む。
次に、図３７及び図３８に示す第２電極１４０の第１層１４０Ａ、第２層１４０Ｂ及び第３層１４０Ｃを形成するために用いられる第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃについて説明する。
図３９は、第１面２０１側から見た場合の第１蒸着マスク２０Ａを示す平面図である。図３９に示すように、第１蒸着マスク２０Ａは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている複数の第１貫通孔２５Ａを有する。複数の第１貫通孔２５Ａは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている複数のマスク第１基本領域２６Ａを含む。複数の第１貫通孔２５Ａは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている複数のマスク第１拡張領域２７Ａを含んでいてもよい。マスク第１拡張領域２７Ａは、隣り合う２つのマスク第１基本領域２６Ａが並ぶ第２方向Ｄ２において、マスク第１基本領域２６Ａから延び出ている。
マスク第１拡張領域２７Ａがマスク第１基本領域２６Ａから延び出る第２方向Ｄ２に直交する方向において、マスク第１拡張領域２７Ａの寸法Ｗ１２は、マスク第１基本領域２６Ａの寸法Ｗ１１よりも小さくてもよい。寸法Ｗ１２と寸法Ｗ１１との関係は、図２２の例の場合と同様であるので、説明を省略する。
図４０は、第１面２０１側から見た場合の第２蒸着マスク２０Ｂを示す平面図である。図４０に示すように、第２蒸着マスク２０Ｂは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている複数の第２貫通孔２５Ｂを有する。複数の第２貫通孔２５Ｂは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている複数のマスク第２基本領域２６Ｂを含む。複数の第２貫通孔２５Ｂは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている複数のマスク第２拡張領域２７Ｂを含んでいてもよい。マスク第２拡張領域２７Ｂは、隣り合う２つのマスク第２基本領域２６Ｂが並ぶ第２方向Ｄ２において、マスク第２基本領域２６Ｂから延び出ている。
マスク第２拡張領域２７Ｂがマスク第２基本領域２６Ｂから延び出る第２方向Ｄ２に直交する方向において、マスク第２拡張領域２７Ｂの寸法Ｗ２２は、マスク第２基本領域２６Ｂの寸法Ｗ２１よりも小さくてもよい。寸法Ｗ２２と寸法Ｗ２１との関係は、図２３の例の場合と同様であるので、説明を省略する。
図４１は、第１面２０１側から見た場合の第３蒸着マスク２０Ｃを示す平面図である。図４１に示すように、第３蒸着マスク２０Ｃは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている複数の第３貫通孔２５Ｃを有する。複数の第３貫通孔２５Ｃは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている複数のマスク第３基本領域２６Ｃを含む。複数の第３貫通孔２５Ｃは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている複数のマスク第３拡張領域２７Ｃを含んでいてもよい。マスク第３拡張領域２７Ｃは、隣り合う２つのマスク第３基本領域２６Ｃが並ぶ第２方向Ｄ２において、マスク第３基本領域２６Ｃから延び出ている。
マスク第３拡張領域２７Ｃがマスク第３基本領域２６Ｃから延び出る第２方向Ｄ２に直交する方向において、マスク第３拡張領域２７Ｃの寸法Ｗ３２は、マスク第３基本領域２６Ｃの寸法Ｗ３１よりも小さくてもよい。寸法Ｗ３２と寸法Ｗ３１との関係は、図２４の例の場合と同様であるので、説明を省略する。
図４２Ａは、図３９の第１蒸着マスク２０Ａ、図４０の第２蒸着マスク２０Ｂ及び図４１の第３蒸着マスク２０Ｃを重ねることによって得られる積層体２１を示す図である。図４２Ｂは、図４２Ａの積層体２１をより広い範囲にわたって示す図である。図３６〜図４２Ｂに示す実施の形態においても、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合、第１蒸着マスク２０Ａの第１貫通孔２５Ａと、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂ又は第３蒸着マスク２０Ｃの第３貫通孔２５Ｃとが部分的に重なっている。これにより、第１層１４０Ａと第２層１４０Ｂ又は第３層１４０Ｃとを電気的に接続することができ、第２電極１４０の電位を安定に制御し易くなる。また、第１層１４０Ａと第２層１４０Ｂ又は第３層１４０Ｃとが部分的に重なることができる。これにより、基板９１の面内方向における第２電極１４０の電気抵抗を低減することができる。
第１蒸着マスク２０Ａの第１貫通孔２５Ａ、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂ及び第３蒸着マスク２０Ｃの第３貫通孔２５Ｃの重なりについて詳細に説明する。図４２Ａに示すように、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合、第１蒸着マスク２０Ａのマスク第１拡張領域２７Ａは、第２蒸着マスク２０Ｂのマスク第２基本領域２６Ｂに部分的に重なるようマスク第１基本領域２６Ａから延び出ていてもよい。これにより、マスク第１拡張領域２７Ａに対応して形成される第１層１４０Ａの電極第１拡張領域１４２Ａが、マスク第２基本領域２６Ｂに対応して形成される第２層１４０Ｂの電極第２基本領域１４１Ｂに部分的に重なることができる。また、第２蒸着マスク２０Ｂのマスク第２拡張領域２７Ｂは、第３蒸着マスク２０Ｃのマスク第３基本領域２６Ｃに部分的に重なるようマスク第２基本領域２６Ｂから延び出ていてもよい。これにより、第２層１４０Ｂの電極第２拡張領域１４２Ｂが、第３層１４０Ｃの電極第３基本領域１４１Ｃに部分的に重なることができる。また、第３蒸着マスク２０Ｃのマスク第３拡張領域２７Ｃは、第１蒸着マスク２０Ａのマスク第１基本領域２６Ａに部分的に重なるようマスク第３基本領域２６Ｃから延び出ていてもよい。これにより、第３層１４０Ｃの電極第３拡張領域１４２Ｃが、第１層１４０Ａの電極第１基本領域１４１Ａに部分的に重なることができる。
次に、蒸着マスク群を用いて電子デバイス１００の第２電極１４０を形成するその他の例について、図４３〜図４８Ｂを参照して説明する。図４３〜図４２Ｂに示す実施の形態において、図３６〜図４２Ｂに示す実施の形態と同様に構成され得る部分については、図３６〜図４２Ｂに示す実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。
図４３は、図３６に示す第１通電層１３０Ａ、第２通電層１３０Ｂ及び第３通電層１３０Ｃの上に第２電極１４０が形成された状態の基板９１を示す平面図である。また、図４４は、図４３の電子デバイス１００のXXXXIV-XXXXIV線に沿った断面図である。図４３に示すように、電子デバイス１００は、第２電極１４０が設けられていない非電極領域１５０を含んでいる。
図４４に示すように、第１層１４０Ａは、第２方向Ｄ２において第２層１４０Ｂに向かって電極第１基本領域１４１Ａから延び出る電極第１拡張領域１４２Ａと、第２方向Ｄ２において第３層１４０Ｃに向かって電極第１基本領域１４１Ａから延び出る電極第１拡張領域１４２Ａと、を含んでいてもよい。第２層１４０Ｂは、第２方向Ｄ２において第１層１４０Ａに向かって電極第２基本領域１４１Ｂから延び出る電極第２拡張領域１４２Ｂと、第２方向Ｄ２において第３層１４０Ｃに向かって電極第２基本領域１４１Ｂから延び出る電極第２拡張領域１４２Ｂと、を含んでいてもよい。第３層１４０Ｃは、第２方向Ｄ２において第１層１４０Ａに向かって電極第３基本領域１４１Ｃから延び出る電極第３拡張領域１４２Ｃと、第２方向Ｄ２において第２層１４０Ｂに向かって電極第３基本領域１４１Ｃから延び出る電極第３拡張領域１４２Ｃと、を含んでいてもよい。
次に、図４３及び図４４に示す第２電極１４０の第１層１４０Ａ、第２層１４０Ｂ及び第３層１４０Ｃを形成するために用いられる第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃについて説明する。
図４５は、第１面２０１側から見た場合の第１蒸着マスク２０Ａを示す平面図である。図４５に示すように、第１貫通孔２５Ａは、第２方向Ｄ２の一方の側へマスク第１基本領域２６Ａから延び出ているマスク第１拡張領域２７Ａと、第２方向Ｄ２の他方の側へマスク第１基本領域２６Ａから延び出ているマスク第１拡張領域２７Ａと、を含んでいてもよい。
マスク第１拡張領域２７Ａがマスク第１基本領域２６Ａから延び出る第２方向Ｄ２に直交する方向において、マスク第１拡張領域２７Ａの寸法Ｗ１２は、マスク第１基本領域２６Ａの寸法Ｗ１１よりも小さくてもよい。寸法Ｗ１２と寸法Ｗ１１との関係は、図２２の例の場合と同様であるので、説明を省略する。
図４６は、第１面２０１側から見た場合の第２蒸着マスク２０Ｂを示す平面図である。図４６に示すように、第２貫通孔２５Ｂは、第２方向Ｄ２の一方の側へマスク第２基本領域２６Ｂから延び出ているマスク第２拡張領域２７Ｂと、第２方向Ｄ２の他方の側へマスク第２基本領域２６Ｂから延び出ているマスク第２拡張領域２７Ｂと、を含んでいてもよい。
マスク第２拡張領域２７Ｂがマスク第２基本領域２６Ｂから延び出る第２方向Ｄ２に直交する方向において、マスク第２拡張領域２７Ｂの寸法Ｗ２２は、マスク第２基本領域２６Ｂの寸法Ｗ２１よりも小さくてもよい。寸法Ｗ２２と寸法Ｗ２１との関係は、図２３の例の場合と同様であるので、説明を省略する。
図４７は、第１面２０１側から見た場合の第３蒸着マスク２０Ｃを示す平面図である。図４７に示すように、第３貫通孔２５Ｃは、第２方向Ｄ２の一方の側へマスク第３基本領域２６Ｃから延び出ているマスク第３拡張領域２７Ｃと、第２方向Ｄ２の他方の側へマスク第３基本領域２６Ｃから延び出ているマスク第３拡張領域２７Ｃと、を含んでいてもよい。
マスク第３拡張領域２７Ｃがマスク第３基本領域２６Ｃから延び出る第２方向Ｄ２に直交する方向において、マスク第３拡張領域２７Ｃの寸法Ｗ３２は、マスク第３基本領域２６Ｃの寸法Ｗ３１よりも小さくてもよい。寸法Ｗ３２と寸法Ｗ３１との関係は、図２４の例の場合と同様であるので、説明を省略する。
図４８Ａは、図４５の第１蒸着マスク２０Ａ、図４６の第２蒸着マスク２０Ｂ及び図４７の第３蒸着マスク２０Ｃを重ねることによって得られる積層体２１を示す図である。図４８Ｂは、図４８Ａの積層体２１をより広い範囲にわたって示す図である。図４３〜図４８Ｂに示す実施の形態においても、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合、第１蒸着マスク２０Ａの第１貫通孔２５Ａと、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂ又は第３蒸着マスク２０Ｃの第３貫通孔２５Ｃとが部分的に重なっている。これにより、第１層１４０Ａと第２層１４０Ｂ又は第３層１４０Ｃとを電気的に接続することができ、第２電極１４０の電位を安定に制御し易くなる。また、第１層１４０Ａと第２層１４０Ｂ又は第３層１４０Ｃとが部分的に重なることができる。これにより、基板９１の面内方向における第２電極１４０の電気抵抗を低減することができる。
第１蒸着マスク２０Ａの第１貫通孔２５Ａ、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂ及び第３蒸着マスク２０Ｃの第３貫通孔２５Ｃの重なりについて詳細に説明する。図４８Ａに示すように、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合、第２方向Ｄ２におけるマスク第１基本領域２６Ａの一方から延び出るマスク第１拡張領域２７Ａが、第２方向Ｄ２におけるマスク第２基本領域２６Ｂの他方から延び出るマスク第２拡張領域２７Ｂに重なっていてもよい。これにより、第２方向Ｄ２における電極第１基本領域１４１Ａの一方から延び出る電極第１拡張領域１４２Ａが、第２方向Ｄ２における電極第２基本領域１４１Ｂの他方から延び出る電極第２拡張領域１４２Ｂに重なることができる。また、第２方向Ｄ２におけるマスク第１基本領域２６Ａの他方から延び出るマスク第１拡張領域２７Ａが、第２方向Ｄ２におけるマスク第３基本領域２６Ｃの一方から延び出るマスク第３拡張領域２７Ｃに重なっていてもよい。これにより、第２方向Ｄ２における電極第１基本領域１４１Ａの他方から延び出る電極第１拡張領域１４２Ａが、第２方向Ｄ２における電極第３基本領域１４１Ｃの一方から延び出る電極第３拡張領域１４２Ｃに重なることができる。また、第２方向Ｄ２におけるマスク第２基本領域２６Ｂの一方から延び出るマスク第２拡張領域２７Ｂが、第２方向Ｄ２におけるマスク第３基本領域２６Ｃの他方から延び出るマスク第３拡張領域２７Ｃに重なっていてもよい。これにより、第２方向Ｄ２における電極第２基本領域１４１Ｂの一方から延び出る電極第２拡張領域１４２Ｂが、第２方向Ｄ２における電極第３基本領域１４１Ｃの他方から延び出る電極第３拡張領域１４２Ｃに重なることができる。
次に、蒸着マスク群を用いて電子デバイス１００の第２電極１４０を形成するその他の例について、図４９〜図５４Ｂを参照して説明する。図４９〜図５４Ｂに示す実施の形態において、図３６〜図４２Ｂに示す実施の形態と同様に構成され得る部分については、図３６〜図４２Ｂに示す実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。
図４９は、図３６に示す第１通電層１３０Ａ、第２通電層１３０Ｂ及び第３通電層１３０Ｃの上に第２電極１４０が形成された状態の基板９１を示す平面図である。また、図５０は、図４９の電子デバイス１００の、第３方向Ｄ３に延びるXXXXX-XXXXX線に沿った断面図である。図４９に示すように、電子デバイス１００は、第２電極１４０が設けられていない非電極領域１５０を含んでいる。
図５０に示すように、第１層１４０Ａは、第１方向Ｄ１及び第２方向Ｄ２に交差する第３方向Ｄ３において第２層１４０Ｂの電極第２基本領域１４１Ｂに向かって電極第１基本領域１４１Ａから延び出る電極第１拡張領域１４２Ａを含んでいてもよい。第２層１４０Ｂは、第３方向Ｄ３において第３層１４０Ｃの電極第３基本領域１４１Ｃに向かって電極第２基本領域１４１Ｂから延び出る電極第２拡張領域１４２Ｂを含んでいてもよい。第３層１４０Ｃは、第３方向Ｄ３において第１層１４０Ａの電極第１基本領域１４１Ａに向かって電極第３基本領域１４１Ｃから延び出る電極第３拡張領域１４２Ｃを含んでいてもよい。第３方向Ｄ３は、第１方向Ｄ１及び第２方向Ｄ２に対して４５°を成す方向であってもよい。
次に、図４９及び図５０に示す第２電極１４０の第１層１４０Ａ、第２層１４０Ｂ及び第３層１４０Ｃを形成するために用いられる第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃについて説明する。
図５１は、第１面２０１側から見た場合の第１蒸着マスク２０Ａを示す平面図である。図５１に示すように、第１貫通孔２５Ａは、第３方向Ｄ３においてマスク第１基本領域２６Ａから延び出ているマスク第１拡張領域２７Ａを含んでいてもよい。マスク第１拡張領域２７Ａがマスク第１拡張領域２７Ａから延び出る第３方向Ｄ３に直交する方向において、マスク第１拡張領域２７Ａの寸法Ｗ１２は、マスク第１基本領域２６Ａの寸法Ｗ１１よりも小さくてもよい。寸法Ｗ１２と寸法Ｗ１１との関係は、図２２の例の場合と同様であるので、説明を省略する。
図５２は、第１面２０１側から見た場合の第２蒸着マスク２０Ｂを示す平面図である。図５２に示すように、第２貫通孔２５Ｂは、第３方向Ｄ３においてマスク第２基本領域２６Ｂから延び出ているマスク第２拡張領域２７Ｂを含んでいてもよい。マスク第２拡張領域２７Ｂがマスク第２基本領域２６Ｂから延び出る第３方向Ｄ３に直交する方向において、マスク第２拡張領域２７Ｂの寸法Ｗ２２は、マスク第２基本領域２６Ｂの寸法Ｗ２１よりも小さくてもよい。寸法Ｗ２２と寸法Ｗ２１との関係は、図２３の例の場合と同様であるので、説明を省略する。
図５３は、第１面２０１側から見た場合の第３蒸着マスク２０Ｃを示す平面図である。図５３に示すように、第３貫通孔２５Ｃは、第３方向Ｄ３においてマスク第３基本領域２６Ｃから延び出ているマスク第３拡張領域２７Ｃを含んでいてもよい。マスク第３拡張領域２７Ｃがマスク第３基本領域２６Ｃから延び出る第３方向Ｄ３に直交する方向において、マスク第３拡張領域２７Ｃの寸法Ｗ３２は、マスク第３基本領域２６Ｃの寸法Ｗ３１よりも小さくてもよい。寸法Ｗ３２と寸法Ｗ３１との関係は、図２４の例の場合と同様であるので、説明を省略する。
図５４Ａは、図５１の第１蒸着マスク２０Ａ、図５２の第２蒸着マスク２０Ｂ及び図５３の第３蒸着マスク２０Ｃを重ねることによって得られる積層体２１を示す図である。図５４Ｂは、図５４Ａの積層体２１をより広い範囲にわたって示す図である。図４９〜図５４Ｂに示す実施の形態においても、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合、第１蒸着マスク２０Ａの第１貫通孔２５Ａと、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂ又は第３蒸着マスク２０Ｃの第３貫通孔２５Ｃとが部分的に重なっている。これにより、第１層１４０Ａと第２層１４０Ｂ又は第３層１４０Ｃとを電気的に接続することができ、第２電極１４０の電位を安定に制御し易くなる。また、第１層１４０Ａと第２層１４０Ｂ又は第３層１４０Ｃとが部分的に重なることができる。これにより、基板９１の面内方向における第２電極１４０の電気抵抗を低減することができる。
第１蒸着マスク２０Ａの第１貫通孔２５Ａ、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂ及び第３蒸着マスク２０Ｃの第３貫通孔２５Ｃの重なりについて詳細に説明する。図５４Ａに示すように、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合、第１蒸着マスク２０Ａのマスク第１拡張領域２７Ａは、第２蒸着マスク２０Ｂのマスク第２基本領域２６Ｂに部分的に重なるようマスク第１基本領域２６Ａから第３方向Ｄ３において延び出ていてもよい。これにより、第１層１４０Ａの電極第１拡張領域１４２Ａが、第２層１４０Ｂの電極第２基本領域１４１Ｂに部分的に重なることができる。また、第２蒸着マスク２０Ｂのマスク第２拡張領域２７Ｂは、第３蒸着マスク２０Ｃのマスク第３基本領域２６Ｃに部分的に重なるようマスク第２基本領域２６Ｂから第３方向Ｄ３において延び出ていてもよい。これにより、第２層１４０Ｂの電極第２拡張領域１４２Ｂが、第３層１４０Ｃの電極第３基本領域１４１Ｃに部分的に重なることができる。また、第３蒸着マスク２０Ｃのマスク第３拡張領域２７Ｃは、第１蒸着マスク２０Ａのマスク第１基本領域２６Ａに部分的に重なるようマスク第３基本領域２６Ｃから第３方向Ｄ３において延び出ていてもよい。これにより、第３層１４０Ｃの電極第３拡張領域１４２Ｃが、第１層１４０Ａの電極第１基本領域１４１Ａに部分的に重なることができる。
次に、蒸着マスク群を用いて電子デバイス１００の第２電極１４０を形成するその他の例について、図５５〜図６０を参照して説明する。図５５〜図６０に示す実施の形態において、図１７〜図２５に示す実施の形態と同様に構成され得る部分については、図１７〜図２５に示す実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。
図５５は、第１通電層１３０Ａ、第２通電層１３０Ｂ及び第３通電層１３０Ｃが形成された状態の基板９１の一部を拡大して示す図である。図５５に示す例において、第１通電層１３０Ａ、第２通電層１３０Ｂ及び第３通電層１３０Ｃはそれぞれ、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている。第１通電層１３０Ａ及び第２通電層１３０Ｂは、第２方向Ｄ２において交互に並んでいる。また、第２方向Ｄ２に交互に並ぶ第１通電層１３０Ａ及び第２通電層１３０Ｂの列が、第１方向Ｄ１に並んでいる。また、第３通電層１３０Ｃは、第１方向Ｄ１において隣り合う２つの第１通電層１３０Ａの間、及び、第１方向Ｄ１において隣り合う２つの第２通電層１３０Ｂの間において、第２方向Ｄ２に並んでいる。第３通電層１３０Ｃは、第１方向Ｄ１に沿って見た場合に１つの通電層１３０が第１通電層１３０Ａ及び第２通電層１３０Ｂに重なるように、第２方向Ｄ２に延びていてもよい。
図５６は、図５５に示す第１通電層１３０Ａ、第２通電層１３０Ｂ及び第３通電層１３０Ｃの上に第２電極１４０が形成された状態の基板９１を示す平面図である。電子デバイス１００は、第２電極１４０が設けられていない非電極領域１５０を含んでいる。
次に、図５６に示す第２電極１４０の第１層１４０Ａ、第２層１４０Ｂ及び第３層１４０Ｃを形成するために用いられる第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃについて説明する。
図５７は、第１面２０１側から見た場合の第１蒸着マスク２０Ａを示す平面図である。図５７に示すように、第１蒸着マスク２０Ａは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている複数のマスク第１基本領域２６Ａ及び複数のマスク第１補助領域２８Ａを含んでいてもよい。マスク第１補助領域２８Ａは、マスク第１補助領域２８Ａが延びる第１方向Ｄ１に直交する第２方向Ｄ２において、マスク第１基本領域２６Ａの寸法Ｗ１１よりも小さい寸法Ｗ１３を有する。寸法Ｗ１３と寸法Ｗ１１との関係は、図２２の例の場合と同様であるので、説明を省略する。マスク第１補助領域２８Ａは、マスク第１基本領域２６Ａに接続されていなくてもよい。
図５８は、第１面２０１側から見た場合の第２蒸着マスク２０Ｂを示す平面図である。図５８に示すように、第２蒸着マスク２０Ｂは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている複数のマスク第２基本領域２６Ｂ及び複数のマスク第２補助領域２８Ｂを含んでいてもよい。マスク第２補助領域２８Ｂは、マスク第２補助領域２８Ｂが延びる第１方向Ｄ１に直交する第２方向Ｄ２において、マスク第２基本領域２６Ｂの寸法Ｗ２１よりも小さい寸法Ｗ２３を有する。寸法Ｗ２３と寸法Ｗ２１との関係は、図２３の例の場合と同様であるので、説明を省略する。マスク第２補助領域２８Ｂは、マスク第２基本領域２６Ｂに接続されていなくてもよい。
図５９は、第１面２０１側から見た場合の第３蒸着マスク２０Ｃを示す平面図である。図５９に示すように、第３蒸着マスク２０Ｃは、第１方向Ｄ１に並び、第２方向Ｄ２に延びる複数の第３貫通孔２５Ｃを含んでいてもよい。
図６０は、図５７の第１蒸着マスク２０Ａ、図５８の第２蒸着マスク２０Ｂ及び図５９の第３蒸着マスク２０Ｃを重ねることによって得られる積層体２１を示す図である。図５５〜図６０に示す実施の形態においても、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合、第１蒸着マスク２０Ａの第１貫通孔２５Ａと、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂ又は第３蒸着マスク２０Ｃの第３貫通孔２５Ｃとが部分的に重なっている。これにより、第１層１４０Ａと第２層１４０Ｂ又は第３層１４０Ｃとを電気的に接続することができ、第２電極１４０の電位を安定に制御し易くなる。また、第１層１４０Ａと第２層１４０Ｂ又は第３層１４０Ｃとが部分的に重なることができる。これにより、基板９１の面内方向における第２電極１４０の電気抵抗を低減することができる。
第１蒸着マスク２０Ａの第１貫通孔２５Ａ、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂ及び第３蒸着マスク２０Ｃの第３貫通孔２５Ｃの重なりについて詳細に説明する。図６０に示すように、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合、第１蒸着マスク２０Ａのマスク第１補助領域２８Ａは、第１方向Ｄ１において隣り合う２つのマスク第２基本領域２６Ｂに部分的に重なるよう両者の間を延びていてもよい。これにより、第１層１４０Ａの電極第１補助領域１４３Ａが、第１方向Ｄ１において隣り合う２つの電極第２基本領域１４１Ｂに部分的に重なることができる。また、第２蒸着マスク２０Ｂのマスク第２補助領域２８Ｂは、第１方向Ｄ１において隣り合う２つのマスク第１基本領域２６Ａに部分的に重なるよう両者の間を延びていてもよい。これにより、第２層１４０Ｂの電極第２補助領域１４３Ｂが、第１方向Ｄ１において隣り合う２つの電極第１基本領域１４１Ａに部分的に重なることができる。
また、図６０に示すように、第３蒸着マスク２０Ｃの第３貫通孔２５Ｃは、第２方向Ｄ２において交互に並ぶマスク第１補助領域２８Ａ及びマスク第２補助領域２８Ｂに重なるよう第２方向Ｄ２に延びていてもよい。これにより、第３層１４０Ｃが、第２方向Ｄ２において交互に並ぶ電極第１補助領域１４３Ａ及び電極第２補助領域１４３Ｂに重なることができる。
次に、蒸着マスク群を用いて電子デバイス１００の第２電極１４０を形成するその他の例について、図６１〜図６６を参照して説明する。図６１〜図６６に示す実施の形態において、図１７〜図２５に示す実施の形態と同様に構成され得る部分については、図１７〜図２５に示す実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。
図６１は、第１通電層１３０Ａ、第２通電層１３０Ｂ及び第３通電層１３０Ｃが形成された状態の基板９１の一部を拡大して示す図である。図６１に示す例において、第１通電層１３０Ａ、第２通電層１３０Ｂ及び第３通電層１３０Ｃはそれぞれ、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている。第１方向Ｄ１における第１通電層１３０Ａの位置は、第２通電層１３０Ｂに対して、第１方向Ｄ１における第１通電層１３０Ａの配列周期の半分の距離だけずれている。第２方向Ｄ２における第１通電層１３０Ａの位置は、第２通電層１３０Ｂに対して、第２方向Ｄ２における第１通電層１３０Ａの配列周期の半分の距離だけずれている。第３通電層１３０Ｃは、第１方向Ｄ１において隣り合う２つの第１通電層１３０Ａの間、第２方向Ｄ２において隣り合う２つの第１通電層１３０Ａの間、第１方向Ｄ１において隣り合う２つの第２通電層１３０Ｂの間、及び、第２方向Ｄ２において隣り合う２つの第２通電層１３０Ｂの間に位置している。
図６２は、図６１に示す第１通電層１３０Ａ、第２通電層１３０Ｂ及び第３通電層１３０Ｃの上に第２電極１４０が形成された状態の基板９１を示す平面図である。電子デバイス１００は、第２電極１４０が設けられていない非電極領域１５０を含んでいる。
次に、図６２に示す第２電極１４０の第１層１４０Ａ、第２層１４０Ｂ及び第３層１４０Ｃを形成するために用いられる第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃについて説明する。
図６３は、第１面２０１側から見た場合の第１蒸着マスク２０Ａを示す平面図である。図６３に示すように、第１蒸着マスク２０Ａは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている複数のマスク第１基本領域２６Ａを含んでいる。第１蒸着マスク２０Ａは、第１方向Ｄ１の一方の側へマスク第１基本領域２６Ａから延び出ているマスク第１拡張領域２７Ａと、第１方向Ｄ１の他方の側へマスク第１基本領域２６Ａから延び出ているマスク第１拡張領域２７Ａと、を含んでいてもよい。また、第１蒸着マスク２０Ａは、第２方向Ｄ２の一方の側へマスク第１基本領域２６Ａから延び出ているマスク第１拡張領域２７Ａと、第２方向Ｄ２の他方の側へマスク第１基本領域２６Ａから延び出ているマスク第１拡張領域２７Ａと、を含んでいてもよい。
マスク第１拡張領域２７Ａがマスク第１基本領域２６Ａから延び出る第１方向Ｄ１又は第２方向Ｄ２に直交する方向において、マスク第１拡張領域２７Ａの寸法Ｗ１２は、マスク第１基本領域２６Ａの寸法Ｗ１１よりも小さくてもよい。寸法Ｗ１２と寸法Ｗ１１との関係は、図２２の例の場合と同様であるので、説明を省略する。
図６３に示すように、第１蒸着マスク２０Ａの第１貫通孔２５Ａは、マスク第１拡張領域２７Ａが接続されていないマスク第１基本領域２６Ａを含んでいてもよい。例えば、マスク第１拡張領域２７Ａが接続されていないマスク第１基本領域２６Ａと、マスク第１拡張領域２７Ａが接続されているマスク第１基本領域２６Ａとが、第１方向Ｄ１及び第２方向Ｄ２において交互に並んでいてもよい。
図６４は、第１面２０１側から見た場合の第２蒸着マスク２０Ｂを示す平面図である。図６４に示すように、第２蒸着マスク２０Ｂは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている複数のマスク第２基本領域２６Ｂを含んでいる。第２蒸着マスク２０Ｂは、第１方向Ｄ１及び第２方向Ｄ２に交差する第３方向Ｄ３の一方の側へマスク第２基本領域２６Ｂから延び出ているマスク第２拡張領域２７Ｂと、第３方向Ｄ３の他方の側へマスク第２基本領域２６Ｂから延び出ているマスク第２拡張領域２７Ｂと、を含んでいてもよい。第３方向Ｄ３は、第１方向Ｄ１及び第２方向Ｄ２に対して４５°を成す方向であってもよい。
マスク第２拡張領域２７Ｂがマスク第２基本領域２６Ｂから延び出る第３方向Ｄ３に直交する方向において、マスク第２拡張領域２７Ｂの寸法Ｗ２２は、マスク第２基本領域２６Ｂの寸法Ｗ２１＿１よりも小さくてもよい。寸法Ｗ２２と寸法Ｗ２１＿１との関係は、図２３の例における寸法Ｗ２２と寸法Ｗ２１との関係と同様であるので、説明を省略する。
図６４に示すように、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂは、マスク第２拡張領域２７Ｂが接続されていないマスク第２基本領域２６Ｂを含んでいてもよい。例えば、マスク第２拡張領域２７Ｂが接続されていないマスク第２基本領域２６Ｂと、マスク第２拡張領域２７Ｂが接続されているマスク第２基本領域２６Ｂとが、第１方向Ｄ１及び第２方向Ｄ２において交互に並んでいてもよい。
マスク第２補助領域２８Ｂが延びる第１方向Ｄ１又は第２方向Ｄ２に直交する方向において、マスク第２補助領域２８Ｂの寸法Ｗ２３は、マスク第２基本領域２６Ｂの寸法Ｗ２１＿２よりも小さくてもよい。寸法Ｗ２３と寸法Ｗ２１＿２との関係は、図２３の例における寸法Ｗ２３と寸法Ｗ２１との関係と同様であるので、説明を省略する。
図６４に示すように、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂは、第１方向Ｄ１又は第２方向Ｄ２に延びる複数のマスク第２補助領域２８Ｂを含んでいてもよい。マスク第２補助領域２８Ｂは、マスク第２基本領域２６Ｂに接続されていなくてもよい。
図６５は、第１面２０１側から見た場合の第３蒸着マスク２０Ｃを示す平面図である。図６５に示すように、第３蒸着マスク２０Ｃは、第３方向Ｄ３及び第４方向Ｄ４に沿って配列されている複数のマスク第３基本領域２６Ｃを含んでいる。第３蒸着マスク２０Ｃは、第３方向Ｄ３において隣り合う２つのマスク第３基本領域２６Ｃの間に位置し、第３方向Ｄ３に直交する第４方向Ｄ４に延びる複数のマスク第３補助領域２８Ｃを含んでいてもよい。また、第３蒸着マスク２０Ｃは、第４方向Ｄ４において隣り合う２つのマスク第３基本領域２６Ｃの間に位置し、第３方向Ｄ３に延びる複数のマスク第３補助領域２８Ｃを含んでいてもよい。
マスク第３補助領域２８Ｃが延びる第３方向Ｄ３又は第４方向Ｄ４に直交する方向において、マスク第３補助領域２８Ｃの寸法Ｗ３３は、マスク第３基本領域２６Ｃの寸法Ｗ３１よりも小さくてもよい。寸法Ｗ３３と寸法Ｗ３１との関係は、図２２の例における寸法Ｗ１３と寸法Ｗ１１との関係と同様であるので、説明を省略する。
図６６は、図６３の第１蒸着マスク２０Ａ、図６４の第２蒸着マスク２０Ｂ及び図６５の第３蒸着マスク２０Ｃを重ねることによって得られる積層体２１を示す図である。図６１〜図６６に示す実施の形態においても、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合、第１蒸着マスク２０Ａの第１貫通孔２５Ａと、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂ又は第３蒸着マスク２０Ｃの第３貫通孔２５Ｃとが部分的に重なっている。これにより、第１層１４０Ａと第２層１４０Ｂ又は第３層１４０Ｃとを電気的に接続することができ、第２電極１４０の電位を安定に制御し易くなる。また、第１層１４０Ａと第２層１４０Ｂ又は第３層１４０Ｃとが部分的に重なることができる。これにより、基板９１の面内方向における第２電極１４０の電気抵抗を低減することができる。
第１蒸着マスク２０Ａの第１貫通孔２５Ａ、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂ及び第３蒸着マスク２０Ｃの第３貫通孔２５Ｃの重なりについて詳細に説明する。図６６に示すように、第１蒸着マスク２０Ａ、第２蒸着マスク２０Ｂ及び第３蒸着マスク２０Ｃを重ね合わせた場合、第１蒸着マスク２０Ａのマスク第１拡張領域２７Ａは、第３蒸着マスク２０Ｃのマスク第３基本領域２６Ｃに部分的に重なるようマスク第１基本領域２６Ａから第１方向Ｄ１又は第２方向Ｄ２において延び出ていてもよい。これにより、第１層１４０Ａの電極第１拡張領域１４２Ａが、第３層１４０Ｃの電極第３基本領域１４１Ｃに部分的に重なることができる。
また、図６６に示すように、第２蒸着マスク２０Ｂのマスク第２拡張領域２７Ｂは、第３蒸着マスク２０Ｃのマスク第３基本領域２６Ｃに部分的に重なるようマスク第２基本領域２６Ｂから第３方向Ｄ３において延び出ていてもよい。これにより、第２層１４０Ｂの電極第２拡張領域１４２Ｂが、第３層１４０Ｃの電極第３基本領域１４１Ｃに部分的に重なることができる。また、第２蒸着マスク２０Ｂのマスク第２補助領域２８Ｂは、第１蒸着マスク２０Ａのマスク第１基本領域２６Ａ及び第３蒸着マスク２０Ｃのマスク第３基本領域２６Ｃに部分的に重なるよう両者の間を第１方向Ｄ１又は第２方向Ｄ２に延びていてもよい。これにより、第２層１４０Ｂの電極第２補助領域１４３Ｂが、第１層１４０Ａの電極第１基本領域１４１Ａ及び第３層１４０Ｃの電極第３基本領域１４１Ｃに部分的に重なることができる。
また、図６６に示すように、第３蒸着マスク２０Ｃのマスク第３補助領域２８Ｃは、第１蒸着マスク２０Ａのマスク第１基本領域２６Ａ及び第２蒸着マスク２０Ｂのマスク第２基本領域２６Ｂに部分的に重なるよう両者の間を第３方向Ｄ３又は第４方向Ｄ４に延びていてもよい。これにより、第３層１４０Ｃの電極第３補助領域１４３Ｃが、第１層１４０Ａの電極第１基本領域１４１Ａ及び第２層１４０Ｂの電極第２基本領域１４１Ｂに部分的に重なることができる。
次に、蒸着マスク群を用いて電子デバイス１００の第２電極１４０を形成するその他の例について、図６７〜図７０を参照して説明する。図６７〜図７０に示す実施の形態において、図１７〜図２５に示す実施の形態と同様に構成され得る部分については、図１７〜図２５に示す実施の形態における対応する部分に対して用いた符号と同一の符号を用いることとし、重複する説明を省略する。
図６７は、図１７に示す第１通電層１３０Ａ、第２通電層１３０Ｂ及び第３通電層１３０Ｃの上に第２電極１４０が形成された状態の基板９１を示す平面図である。
次に、図６７に示す第２電極１４０の第１層１４０Ａ及び第２層１４０Ｂ及び第３層１４０Ｃを形成するために用いられる蒸着マスク群について説明する。図１７〜図２５に示す実施の形態では、３つの蒸着マスクを用いる例を説明した。本形態では、２つの蒸着マスクを用いる例を説明する。本形態の蒸着マスク群は、第１蒸着マスク２０Ａ及び第２蒸着マスク２０Ｂを含む。
図６８は、第１面２０１側から見た場合の第１蒸着マスク２０Ａを示す平面図である。図６８に示すように、第１蒸着マスク２０Ａは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている複数のマスク第１基本領域２６Ａ及び複数のマスク第１補助領域２８Ａを含んでいてもよい。マスク第１補助領域２８Ａが延びる第１方向Ｄ１に直交する方向において、マスク第１補助領域２８Ａの寸法Ｗ１３は、マスク第１基本領域２６Ａの寸法Ｗ１１よりも小さくてもよい。寸法Ｗ１３と寸法Ｗ１１との関係は、図２２の例の場合と同様であるので、説明を省略する。マスク第１補助領域２８Ａは、マスク第１基本領域２６Ａに接続されていなくてもよい。
図６８に示すように、第２方向Ｄ２において隣り合う２つのマスク第１基本領域２６Ａの間において、２つのマスク第１補助領域２８Ａが第１方向Ｄ１に並んでいてもよい。図６７及び図６８に示すように、マスク第１基本領域２６Ａに対応して形成される電極第１基本領域１４１Ａは、第１方向Ｄ１において隣り合う第１通電層１３０Ａ及び第２通電層１３０Ｂの両方に重なっていてもよい。
図６９は、第１面２０１側から見た場合の第２蒸着マスク２０Ｂを示す平面図である。図６９に示すように、第２蒸着マスク２０Ｂは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている複数のマスク第２基本領域２６Ｂを含んでいてもよい。図６７及び図６９に示すように、マスク第２基本領域２６Ｂに対応して形成される電極第２基本領域１４１Ｂは、第３通電層１３０Ｃに重なっていてもよい。
図６９に示すように、第２蒸着マスク２０Ｂは、第２方向Ｄ２の一方の側へマスク第２基本領域２６Ｂから延び出ているマスク第２拡張領域２７Ｂと、第２方向Ｄ２の他方の側へマスク第２基本領域２６Ｂから延び出ているマスク第２拡張領域２７Ｂと、を含んでいてもよい。マスク第２拡張領域２７Ｂがマスク第２基本領域２６Ｂから延び出る第２方向Ｄ２に直交する方向において、マスク第２拡張領域２７Ｂの寸法Ｗ２２は、マスク第２基本領域２６Ｂの寸法Ｗ２１＿１よりも小さくてもよい。寸法Ｗ２２と寸法Ｗ２１＿１との関係は、図２３の例における寸法Ｗ２２と寸法Ｗ２１との関係と同様であるので、説明を省略する。
図６９に示すように、第２蒸着マスク２０Ｂは、第１方向Ｄ１及び第２方向Ｄ２に沿って配列されている複数のマスク第３基本領域２６Ｃを含んでいてもよい。マスク第２補助領域２８Ｂが延びる第１方向Ｄ１に直交する方向において、マスク第２補助領域２８Ｂの寸法Ｗ２３は、マスク第２基本領域２６Ｂの寸法Ｗ２１＿２よりも小さくてもよい。寸法Ｗ２３と寸法Ｗ２１＿２との関係は、図２３の例における寸法Ｗ２３と寸法Ｗ２１との関係と同様であるので、説明を省略する。マスク第２補助領域２８Ｂは、マスク第１補助領域２８Ａに接続されていなくてもよい。
図７０は、図６８の第１蒸着マスク２０Ａ及び図６９の第２蒸着マスク２０Ｂを重ねることによって得られる積層体２１を示す図である。図６７〜図７０に示す実施の形態においても、第１蒸着マスク２０Ａ及び第２蒸着マスク２０Ｂを重ね合わせた場合、第１蒸着マスク２０Ａの第１貫通孔２５Ａと、第２蒸着マスク２０Ｂの第２貫通孔２５Ｂとが部分的に重なっている。これにより、第１層１４０Ａと第２層１４０Ｂとを電気的に接続することができ、第２電極１４０の電位を安定に制御し易くなる。また、第１層１４０Ａと第２層１４０Ｂとが部分的に重なることができる。これにより、基板９１の面内方向における第２電極１４０の電気抵抗を低減することができる。
第１蒸着マスク２０Ａの第１貫通孔２５Ａ及び第２蒸着マスク２０Ｂの第２貫通孔２５Ｂの重なりについて詳細に説明する。図７０に示すように、第１蒸着マスク２０Ａ及び第２蒸着マスク２０Ｂを重ね合わせた場合、第１蒸着マスク２０Ａのマスク第１補助領域２８Ａは、第１方向Ｄ１において隣り合う２つのマスク第２基本領域２６Ｂに部分的に重なるよう第１方向Ｄ１に延びていてもよい。これにより、マスク第１補助領域２８Ａに対応して形成される第１層１４０Ａの電極第１補助領域１４３Ａが、第２層１４０Ｂの電極第２基本領域１４１Ｂに部分的に重なることができる。
図７０に示すように、第２蒸着マスク２０Ｂのマスク第２拡張領域２７Ｂは、第１面２０１のマスク第１基本領域２６Ａに部分的に重なるようマスク第２基本領域２６Ｂから第２方向Ｄ２において延び出ていてもよい。これにより、第２層１４０Ｂの電極第２拡張領域１４２Ｂが、第１層１４０Ａの電極第１基本領域１４１Ａに部分的に重なることができる。また、第２蒸着マスク２０Ｂのマスク第２補助領域２８Ｂは、第１方向Ｄ１において隣り合う２つのマスク第１基本領域２６Ａに部分的に重なるよう第１方向Ｄ１に延びていてもよい。これにより、電極第２補助領域１４３Ｂが、第１方向Ｄ１において隣り合う２つの電極第１基本領域１４１Ａに部分的に重なることができる。
第１蒸着マスク２０Ａの第１貫通孔２５Ａの形状の一例について、図７１を参照して説明する。図７１に示す第１貫通孔２５Ａは、角部の形状を除いて、図１３に示す第１貫通孔２５Ａと同一である。
図７１に示すように、第１貫通孔２５Ａのマスク第１基本領域２６Ａの角は、湾曲した輪郭を含んでいてもよい。角とは、第１貫通孔２５Ａの輪郭を構成する２本の直線が交わる部分である。図示はしないが、上述の各形態の第１貫通孔２５Ａのマスク第１基本領域２６Ａの角も、湾曲した輪郭を含んでいてもよい。また、図示はしないが、上述の各形態のマスク第１拡張領域２７Ａ、マスク第１補助領域２８Ａなどのその他の領域の角も、湾曲した輪郭を含んでいてもよい。また、図示はしないが、上述の各形態の第２蒸着マスク２０Ｂの第２貫通孔２５Ｂの領域の角及び第３蒸着マスク２０Ｃの第３貫通孔２５Ｃの領域の角も、湾曲した輪郭を含んでいてもよい。
次に、図７２を参照して、電子デバイス１００の構成の一例について説明する。電子デバイス１００が有機ＥＬ表示装置である場合、素子１１０は画素として機能する。電子デバイス１００は、画素として機能する素子１１０を含む表示領域１０５を含む。表示領域１０５は、第１表示領域１０６及び第２表示領域１０７を含んでいてもよい。
第１表示領域１０６の面積は、第２表示領域１０７の面積よりも小さくてもよい。第１表示領域１０６は、第２電極１４０が設けられていない非電極領域１５０を含んでいてもよい。これにより、第１表示領域１０６の全域にわたって第２電極１４０が形成されている場合に比べて、電子デバイス１００における光の透過率を高めることができる。上述の蒸着マスク群を用いることにより、第１表示領域１０６の第２電極１４０を形成することができる。
第２表示領域１０７は、第１表示領域１０６と同様に、第２電極１４０が設けられていない非電極領域１５０を含んでいてもよい。この場合、上述の蒸着マスク群を用いることにより、第２表示領域１０７の第２電極１４０を形成することができる。第２表示領域１０７の第２電極１４０を形成するための蒸着マスク２０の貫通孔２５の形状及び配列は、第１表示領域１０６の第２電極１４０を形成するための蒸着マスク２０の貫通孔２５の形状及び配列と同一であってもよく、異なっていてもよい。
１枚の蒸着マスク２０が、第１表示領域１０６の第２電極１４０を形成するための貫通孔２５、及び第２表示領域１０７の第２電極１４０を形成するための貫通孔２５を含んでいてもよい。
第２表示領域１０７は、第２電極１４０が設けられていない非電極領域１５０を含んでいなくてもよい。言い換えると、第２表示領域１０７の全域にわたって第２電極１４０が形成されていてもよい。このように、電子デバイス１００に非電極領域１５０を形成して光の透過率を高めるという技術は、電子デバイス１００の領域の全体ではなく一部に適用されてもよい。
図７３を参照して、電子デバイス１００の構成の一例について説明する。
図７２においては、平面視において、第１表示領域１０６と第２表示領域１０７との間の境界が直線からなる例を示した。しかしながら、これに限られることはなく、図７３に示すように、平面視において、第１表示領域１０６と第２表示領域１０７との間の境界が曲線を含んでいてもよい。

Claims (42)

  1. 異なる２方向に沿って配列されている２以上の第１貫通孔を有する第１蒸着マスクと、
    異なる２方向に沿って配列されている２以上の第２貫通孔を有する第２蒸着マスクと、
    ２以上の第３貫通孔を有する第３蒸着マスクと、を備え、
    前記第１蒸着マスク、前記第２蒸着マスク及び前記第３蒸着マスクを重ね合わせた場合、前記第１貫通孔と、前記第２貫通孔又は前記第３貫通孔とが部分的に重なり、
    ２以上の前記第１貫通孔は、異なる２方向に沿って配列されている２以上のマスク第１基本領域と、前記第１蒸着マスク、前記第２蒸着マスク及び前記第３蒸着マスクを重ね合わせた場合に前記第２貫通孔又は前記第３貫通孔に部分的に重なるよう前記マスク第１基本領域から延び出ている２以上のマスク第１拡張領域と、を含み、
    前記マスク第１拡張領域が延びる方向に直交する方向において、前記マスク第１拡張領域の寸法は、前記マスク第１基本領域の寸法の０．９倍以下である、蒸着マスク群。
  2. ２以上の前記第２貫通孔は、異なる２方向に沿って配列されている２以上のマスク第２基本領域と、前記マスク第２基本領域から延び出ている２以上のマスク第２拡張領域と、を含み、若しくは、２以上の前記第３貫通孔は、異なる２方向に沿って配列されている２以上のマスク第３基本領域と、前記マスク第３基本領域から延び出ている２以上のマスク第３拡張領域と、を含み、
    前記第１蒸着マスク、前記第２蒸着マスク及び前記第３蒸着マスクを重ね合わせた場合、２以上の前記マスク第１拡張領域の少なくとも一部は、前記マスク第２拡張領域又は前記マスク第３拡張領域に全体的に又は部分的に重なる、請求項１に記載の蒸着マスク群。
  3. 前記マスク第２拡張領域又は前記マスク第３拡張領域のうち前記マスク第１拡張領域と重なる領域は、前記マスク第１基本領域に部分的に重なる、請求項２に記載の蒸着マスク群。
  4. 前記マスク第１基本領域の配列方向と前記マスク第１拡張領域が前記マスク第１基本領域から延び出ている方向とが一致している、請求項１乃至３のいずれか一項に記載の蒸着マスク群。
  5. 前記マスク第１基本領域の配列方向と前記マスク第１拡張領域が前記マスク第１基本領域から延び出ている方向とが相違している、請求項１乃至３のいずれか一項に記載の蒸着マスク群。
  6. 異なる２方向に沿って配列されている２以上の第１貫通孔を有する第１蒸着マスクと、
    異なる２方向に沿って配列されている２以上の第２貫通孔を有する第２蒸着マスクと、
    ２以上の第３貫通孔を有する第３蒸着マスクと、を備え、
    前記第１蒸着マスク、前記第２蒸着マスク及び前記第３蒸着マスクを重ね合わせた場合、前記第１貫通孔と、前記第２貫通孔又は前記第３貫通孔とが部分的に重なり、
    ２以上の前記第１貫通孔は、異なる２方向に沿って配列されている２以上のマスク第１基本領域と、２以上のマスク第１補助領域と、を含み、
    前記第１蒸着マスク、前記第２蒸着マスク及び前記第３蒸着マスクを重ね合わせた場合、前記マスク第１補助領域は、隣り合う２つの前記第２貫通孔、隣り合う２つの前記第３貫通孔、又は、隣り合う前記第２貫通孔及び前記第３貫通孔に部分的に重なるように延びており、
    前記マスク第１補助領域が延びる方向に直交する方向において、前記マスク第１補助領域の寸法は、前記マスク第１基本領域の寸法の０．９倍以下である、蒸着マスク群。
  7. 前記マスク第１補助領域は、前記マスク第１基本領域に接続されている、請求項６に記載の蒸着マスク群。
  8. 前記マスク第１補助領域は、前記マスク第１基本領域に接続されていない、請求項６に記載の蒸着マスク群。
  9. 前記第１蒸着マスク、前記第２蒸着マスク及び前記第３蒸着マスクを重ね合わせた場合、２以上の前記第１貫通孔のうち少なくとも一部の前記第１貫通孔は、前記第２貫通孔及び前記第３貫通孔を介して他の前記第１貫通孔に接続されている、請求項１乃至８のいずれか一項に記載の蒸着マスク群。
  10. 前記第１蒸着マスク、前記第２蒸着マスク及び前記第３蒸着マスクを重ね合わせた場合、２以上の前記第１貫通孔のうち少なくとも一部の前記第１貫通孔は、前記第２貫通孔又は前記第３貫通孔を介して他の前記第１貫通孔に接続されている、請求項１乃至８のいずれか一項に記載の蒸着マスク群。
  11. 第１方向に沿って配列されている２以上の第１貫通孔を有する第１蒸着マスクと、
    ２以上の第２貫通孔を有する第２蒸着マスクと、を備え、
    前記第１貫通孔は、前記第１方向に交差する第２方向に沿って配列されている２以上のマスク第１基本領域と、前記第２方向において隣り合う２つの前記マスク第１基本領域を接続するよう延び、前記第２方向に直交する方向において前記マスク第１基本領域よりも小さい寸法を有するマスク第１拡張領域と、を含み、
    前記第１蒸着マスクと前記第２蒸着マスクとを重ね合わせた場合、前記第１貫通孔と前記第２貫通孔とが部分的に重なる、蒸着マスク群。
  12. ２以上の前記マスク第１基本領域のうち少なくとも一部の前記マスク第１基本領域は、前記第１蒸着マスクと前記第２蒸着マスクとを重ね合わせた場合に、前記第２貫通孔を介して他の前記マスク第１基本領域に接続されている、請求項１１に記載の蒸着マスク群。
  13. 前記第１蒸着マスクと前記第２蒸着マスクとを重ね合わせた場合、前記マスク第１拡張領域と前記第２貫通孔とが全体的に又は部分的に重なる、請求項１１又は１２に記載の蒸着マスク群。
  14. 前記第１蒸着マスクと前記第２蒸着マスクとを重ね合わせた場合、前記第２貫通孔は、前記第２方向において隣り合う２つの前記マスク第１基本領域、及び前記２つの前記マスク第１基本領域に接続されている前記マスク第１拡張領域に全体的に又は部分的に重なる、請求項１３に記載の蒸着マスク群。
  15. 前記第２方向に直交する方向において、前記マスク第１拡張領域の寸法は、前記マスク第１基本領域の寸法の０．９倍以下である、請求項１１乃至１４のいずれか一項に記載の蒸着マスク群。
  16. ２以上の第１貫通孔を有する第１蒸着マスクと、
    ２以上の第２貫通孔を有する第２蒸着マスクと、を備え、
    ２以上の前記第１貫通孔は、第１方向に沿って配列され、且つ前記第１方向に交差する第２方向に沿って配列されている２以上のマスク第１基本領域と、前記第２方向において隣り合う２つの前記マスク第１基本領域の間に位置し、前記第２方向において前記マスク第１基本領域よりも小さい寸法を有する２以上のマスク第１補助領域と、を含み、
    ２以上の前記第２貫通孔は、前記第１方向及び前記第２方向に沿って配列されており、
    前記第１蒸着マスクと前記第２蒸着マスクとを重ね合わせた場合、前記マスク第１補助領域は、前記第１方向において隣り合う２つの前記第２貫通孔に部分的に重なるように延びている、蒸着マスク群。
  17. 前記第１蒸着マスクと前記第２蒸着マスクとを重ね合わせた場合、前記第２貫通孔は、前記第２方向において隣り合う２つの前記マスク第１基本領域に部分的に重なるように延びている、請求項１６に記載の蒸着マスク群。
  18. 前記第２方向において、前記マスク第１補助領域の寸法は、前記マスク第１基本領域の寸法の０．９倍以下である、請求項１６又は１７に記載の蒸着マスク群。
  19. 電子デバイスの製造方法であって、
    基板上の第１電極上の通電層上に、蒸着マスク群を用いて第２電極を形成する第２電極形成工程を備え、
    前記蒸着マスク群は、
    異なる２方向に沿って配列されている２以上の第１貫通孔を有する第１蒸着マスクと、
    異なる２方向に沿って配列されている２以上の第２貫通孔を有する第２蒸着マスクと、
    ２以上の第３貫通孔を有する第３蒸着マスクと、を備え、
    前記第１蒸着マスク、前記第２蒸着マスク及び前記第３蒸着マスクを重ね合わせた場合、前記第１貫通孔と、前記第２貫通孔又は前記第３貫通孔とが部分的に重なり、
    前記第２電極形成工程は、
    前記第１蒸着マスクを用いる蒸着法によって前記第２電極の第１層を形成する工程と、
    前記第２蒸着マスクを用いる蒸着法によって前記第２電極の第２層を形成する工程と、
    前記第３蒸着マスクを用いる蒸着法によって前記第２電極の第３層を形成する工程と、を備える、電子デバイスの製造方法。
  20. 電子デバイスの製造方法であって、
    基板上の第１電極上の通電層上に、請求項１乃至１０のいずれか一項に記載の蒸着マスク群を用いて第２電極を形成する第２電極形成工程を備え、
    前記第２電極形成工程は、
    前記第１蒸着マスクを用いる蒸着法によって前記第２電極の第１層を形成する工程と、
    前記第２蒸着マスクを用いる蒸着法によって前記第２電極の第２層を形成する工程と、
    前記第３蒸着マスクを用いる蒸着法によって前記第２電極の第３層を形成する工程と、を備える、電子デバイスの製造方法。
  21. 電子デバイスの製造方法であって、
    基板上の第１電極上の通電層上に、請求項１１乃至１８のいずれか一項に記載の蒸着マスク群を用いて第２電極を形成する第２電極形成工程を備え、
    前記第２電極形成工程は、
    前記第１蒸着マスクを用いる蒸着法によって前記第２電極の第１層を形成する工程と、
    前記第２蒸着マスクを用いる蒸着法によって前記第２電極の第２層を形成する工程と、を備える、電子デバイスの製造方法。
  22. 電子デバイスであって、
    基板上に位置する第１電極と、
    前記第１電極上に位置し、異なる２方向に沿って配列されている２以上の通電層と、
    前記通電層上に位置する２以上の第２電極と、を備え、
    前記第２電極は、異なる２方向に沿って配列されている２以上の第１層と、異なる２方向に沿って配列されている２以上の第２層と、２以上の第３層と、を備え、
    前記第１層と、前記第２層又は前記第３層とが部分的に重なっている、電子デバイス。
  23. ２以上の前記第１層は、異なる２方向に沿って配列されている２以上の電極第１基本領域と、前記第２層又は前記第３層に部分的に重なるよう前記電極第１基本領域から延び出ている２以上の電極第１拡張領域と、を含む、請求項２２に記載の電子デバイス。
  24. ２以上の前記第２層は、異なる２方向に沿って配列されている２以上の電極第２基本領域と、前記電極第２基本領域から延び出ている２以上の電極第２拡張領域と、を含み、若しくは、２以上の前記第３層は、異なる２方向に沿って配列されている２以上の電極第３基本領域と、前記電極第３基本領域から延び出ている２以上の電極第３拡張領域と、を含み、
    ２以上の前記電極第１拡張領域の少なくとも一部は、前記電極第２拡張領域又は前記電極第３拡張領域に全体的に又は部分的に重なっている、請求項２３に記載の電子デバイス。
  25. 前記電極第２拡張領域又は前記電極第３拡張領域のうち前記電極第１拡張領域と重なる領域は、前記電極第１基本領域に部分的に重なっている、請求項２４に記載の電子デバイス。
  26. 前記電極第１拡張領域が延びる方向に直交する方向において、前記電極第１拡張領域の寸法は、前記電極第１基本領域の寸法の０．９倍以下である、請求項２３乃至２５のいずれか一項に記載の電子デバイス。
  27. 前記電極第１基本領域の配列方向と前記電極第１拡張領域が前記電極第１基本領域から延び出ている方向とが一致している、請求項２３乃至２６のいずれか一項に記載の電子デバイス。
  28. 前記電極第１基本領域の配列方向と前記電極第１拡張領域が前記電極第１基本領域から延び出ている方向とが相違している、請求項２３乃至２６のいずれか一項に記載の電子デバイス。
  29. ２以上の前記第１層は、異なる２方向に沿って配列されている２以上の電極第１基本領域と、２以上の電極第１補助領域と、を含み、
    前記電極第１補助領域は、隣り合う２つの前記第２層、隣り合う２つの前記第３層、又は、隣り合う前記第２層及び前記第３層に部分的に重なるように延びている、請求項２２に記載の電子デバイス。
  30. 前記電極第１補助領域が延びる方向に直交する方向において、前記電極第１補助領域の寸法は、前記電極第１基本領域の寸法の０．９倍以下である、請求項２９に記載の電子デバイス。
  31. 前記電極第１補助領域は、前記電極第１基本領域に接続されている、請求項３０に記載の電子デバイス。
  32. 前記電極第１補助領域は、前記電極第１基本領域に接続されていない、請求項３０に記載の電子デバイス。
  33. ２以上の前記第１層のうち少なくとも一部の前記第１層は、前記第２層及び前記第３層を介して他の前記第１層に接続されている、請求項２２乃至３２のいずれか一項に記載の電子デバイス。
  34. ２以上の前記第１層のうち少なくとも一部の前記第１層は、前記第２層又は前記第３層を介して他の前記第１層に接続されている、請求項２２乃至３２のいずれか一項に記載の電子デバイス。
  35. 電子デバイスであって、
    基板上に位置する第１電極と、
    前記第１電極上に位置する通電層と、
    前記通電層上に位置する第２電極と、を備え、
    前記第２電極は、第１方向に沿って配列されている２以上の第１層と、２以上の第２層と、を備え、
    前記第１層は、前記第１方向に交差する第２方向に沿って配列されている２以上の電極第１基本領域と、前記第２方向において隣り合う２つの前記電極第１基本領域を接続するよう延び、前記第２方向に直交する方向において前記電極第１基本領域よりも小さい寸法を有する電極第１拡張領域と、を含み、
    前記第１層と前記第２層とが部分的に重なっている、電子デバイス。
  36. ２以上の前記電極第１基本領域のうち少なくとも一部の前記電極第１基本領域は、前記第２層を介して他の前記電極第１基本領域に接続されている、請求項３５に記載の電子デバイス。
  37. 前記電極第１拡張領域と前記第２層とが全体的に又は部分的に重なっている、請求項３５又は３６に記載の電子デバイス。
  38. 前記第２層は、前記第２方向において隣り合う２つの前記電極第１基本領域、及び前記２つの前記電極第１基本領域に接続されている前記電極第１拡張領域に全体的に又は部分的に重なっている、請求項３７に記載の電子デバイス。
  39. 前記第２方向に直交する方向において、前記電極第１拡張領域の寸法は、前記電極第１基本領域の寸法の０．９倍以下である、請求項３５乃至３８のいずれか一項に記載の電子デバイス。
  40. 電子デバイスであって、
    基板上に位置する第１電極と、
    前記第１電極上に位置する通電層と、
    前記通電層上に位置する第２電極と、を備え、
    前記第２電極は、２以上の第１層と、２以上の第２層と、を備え、
    ２以上の前記第１層は、第１方向に沿って配列され、且つ前記第１方向に交差する第２方向に沿って配列されている２以上の電極第１基本領域と、前記第２方向において隣り合う２つの前記電極第１基本領域の間に位置し、前記第２方向において前記電極第１基本領域よりも小さい寸法を有する２以上の電極第１補助領域と、を含み、
    ２以上の前記第２層は、前記第１方向及び前記第２方向に沿って配列されており、
    前記電極第１補助領域は、前記第１方向において隣り合う２つの前記第２層に部分的に重なるように延びている、電子デバイス。
  41. 前記第２層は、前記第２方向において隣り合う２つの前記電極第１基本領域に部分的に重なるように延びている、請求項４０に記載の電子デバイス。
  42. 前記第２方向において、前記電極第１補助領域の寸法は、前記電極第１基本領域の寸法の０．９倍以下である、請求項４０又は４１に記載の電子デバイス。
JP2020568348A 2019-01-31 2020-01-23 蒸着マスク群、電子デバイスの製造方法及び電子デバイス Active JP6838693B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019016274 2019-01-31
JP2019016274 2019-01-31
PCT/JP2020/002312 WO2020158566A1 (ja) 2019-01-31 2020-01-23 蒸着マスク群、電子デバイスの製造方法及び電子デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021016881A Division JP2021075798A (ja) 2019-01-31 2021-02-04 蒸着マスク群、電子デバイスの製造方法及び電子デバイス

Publications (2)

Publication Number Publication Date
JP6838693B2 true JP6838693B2 (ja) 2021-03-03
JPWO2020158566A1 JPWO2020158566A1 (ja) 2021-04-30

Family

ID=71841000

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2020568348A Active JP6838693B2 (ja) 2019-01-31 2020-01-23 蒸着マスク群、電子デバイスの製造方法及び電子デバイス
JP2021016881A Pending JP2021075798A (ja) 2019-01-31 2021-02-04 蒸着マスク群、電子デバイスの製造方法及び電子デバイス
JP2024022964A Pending JP2024059747A (ja) 2019-01-31 2024-02-19 蒸着マスク群、電子デバイスの製造方法及び電子デバイス

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2021016881A Pending JP2021075798A (ja) 2019-01-31 2021-02-04 蒸着マスク群、電子デバイスの製造方法及び電子デバイス
JP2024022964A Pending JP2024059747A (ja) 2019-01-31 2024-02-19 蒸着マスク群、電子デバイスの製造方法及び電子デバイス

Country Status (7)

Country Link
US (3) US11649539B2 (ja)
EP (2) EP3919649A4 (ja)
JP (3) JP6838693B2 (ja)
KR (2) KR102357708B1 (ja)
CN (3) CN215365954U (ja)
TW (2) TW202321482A (ja)
WO (1) WO2020158566A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210013458A (ko) * 2019-07-25 2021-02-04 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법
CN111575648B (zh) * 2020-06-23 2022-07-15 京东方科技集团股份有限公司 掩膜板组件及其制造方法
CN114586165A (zh) * 2020-09-29 2022-06-03 京东方科技集团股份有限公司 显示面板及其制造方法、掩膜组件、显示装置
KR20220140423A (ko) * 2021-04-09 2022-10-18 다이니폰 인사츠 가부시키가이샤 증착 마스크, 증착 마스크 장치, 증착 장치 및 유기 디바이스의 제조 방법
JP2022167356A (ja) * 2021-04-23 2022-11-04 トヨタ自動車株式会社 溶射方法、被溶射体ユニット
US20220399503A1 (en) * 2021-06-14 2022-12-15 Dai Nippon Printing Co., Ltd. Mask group, method of manufacturing organic device and organic device

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082582A (ja) 1998-06-30 2000-03-21 Toray Ind Inc 有機ｅｌディスプレイの製造方法
JP2001296819A (ja) * 2000-04-17 2001-10-26 Nec Corp 有機薄膜ｅｌデバイス及びその製造方法
KR20030002947A (ko) * 2001-07-03 2003-01-09 엘지전자 주식회사 풀칼라 유기 ｅｌ 표시소자 및 제조방법
JP2003231961A (ja) * 2002-02-12 2003-08-19 Seiko Epson Corp マスク、電気光学装置及び有機ｅｌ装置の製造方法、有機ｅｌ装置の製造装置並びに電子機器
JP2004311319A (ja) * 2003-04-10 2004-11-04 Sony Corp 成膜用マスク装置並びにこれを用いた薄膜デバイスの製造方法
JP4495951B2 (ja) * 2003-11-20 2010-07-07 株式会社昭和真空 有機材料薄膜の形成方法及びその装置
JP2005251498A (ja) * 2004-03-03 2005-09-15 Denso Corp 有機ｅｌパネルの製造方法
JP2006083442A (ja) * 2004-09-17 2006-03-30 Seiko Epson Corp 成膜方法、電子デバイス、及び電子機器
JP2006199998A (ja) * 2005-01-20 2006-08-03 Seiko Epson Corp 成膜装置、成膜方法
CN103214882B (zh) 2008-04-28 2015-10-28 大日本印刷株式会社 用于形成空穴注入传输层的墨液
CN102017217B (zh) 2008-04-28 2013-03-13 大日本印刷株式会社 具有空穴注入传输层的器件及其制造方法、以及用于形成空穴注入传输层的墨液
JP4905584B2 (ja) 2009-10-27 2012-03-28 大日本印刷株式会社 遷移金属化合物含有ナノ粒子及びその製造方法、正孔注入輸送層用インク、並びに正孔注入輸送層を有するデバイス及びその製造方法
JP5783179B2 (ja) 2010-08-06 2015-09-24 大日本印刷株式会社 遷移金属化合物含有ナノ粒子及びその製造方法、遷移金属化合物含有ナノ粒子分散インク及びその製造方法、並びに正孔注入輸送層を有するデバイス及びその製造方法
JP5655666B2 (ja) 2011-03-31 2015-01-21 大日本印刷株式会社 有機エレクトロルミネッセンス素子、有機エレクトロルミネッセンス素子の製造方法および電子注入輸送層用塗工液
CN105870326A (zh) * 2012-01-12 2016-08-17 大日本印刷株式会社 蒸镀掩模的制造方法及有机半导体元件的制造方法
JP5382259B1 (ja) * 2013-01-10 2014-01-08 大日本印刷株式会社 金属板、金属板の製造方法、および金属板を用いて蒸着マスクを製造する方法
JP5780350B2 (ja) * 2013-11-14 2015-09-16 大日本印刷株式会社 蒸着マスク、フレーム付き蒸着マスク、及び有機半導体素子の製造方法
CN104701338B (zh) * 2013-12-09 2017-12-01 昆山国显光电有限公司 一种有机发光显示器件及其掩膜板
CN203834003U (zh) * 2014-03-13 2014-09-17 昆山允升吉光电科技有限公司 一种配套掩模板
JP6511908B2 (ja) * 2014-03-31 2019-05-15 大日本印刷株式会社 蒸着マスクの引張方法、フレーム付き蒸着マスクの製造方法、有機半導体素子の製造方法、及び引張装置
CN104134681B (zh) * 2014-06-17 2018-01-23 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制备方法、掩膜板
JP6404615B2 (ja) * 2014-06-26 2018-10-10 シャープ株式会社 有機エレクトロルミネッセンス素子製造用マスク、有機エレクトロルミネッセンス素子の製造装置、及び、有機エレクトロルミネッセンス素子の製造方法
CN204144326U (zh) * 2014-10-14 2015-02-04 南京邮电大学 一种用于制备两层四点发光oled器件的掩膜板
TWI651588B (zh) * 2015-02-10 2019-02-21 日商大日本印刷股份有限公司 蒸鍍遮罩之製造方法及蒸鍍遮罩
KR102453420B1 (ko) * 2015-04-30 2022-10-13 삼성디스플레이 주식회사 투명 유기 발광 표시 장치 및 이의 제조방법
CN105493013B (zh) 2015-09-11 2018-07-06 京东方科技集团股份有限公司 电容式触摸阵列基板及驱动方法、显示面板以及显示装置
JP6430668B2 (ja) * 2016-02-10 2018-11-28 鴻海精密工業股▲ふん▼有限公司 蒸着マスクの製造方法、蒸着マスク、および有機半導体素子の製造方法
JP6465075B2 (ja) * 2016-05-26 2019-02-06 大日本印刷株式会社 蒸着マスク、フレーム付き蒸着マスク、有機半導体素子の製造方法、及びに有機ｅｌディスプレイの製造方法
CN106086781B (zh) * 2016-06-15 2018-09-11 京东方科技集团股份有限公司 掩膜组件及其制造方法、显示装置
JP6376483B2 (ja) * 2017-01-10 2018-08-22 大日本印刷株式会社 蒸着マスクの製造方法、蒸着マスク装置の製造方法および蒸着マスクの良否判定方法
CN113737128A (zh) * 2017-01-31 2021-12-03 堺显示器制品株式会社 蒸镀掩模、蒸镀掩模及有机半导体元件的制造方法
CN110382731B (zh) * 2017-03-31 2022-06-17 大日本印刷株式会社 蒸镀掩模、带框体的蒸镀掩模、蒸镀掩模准备体、蒸镀图案形成方法及有机半导体元件的制造方法
EP3650575A4 (en) * 2017-07-05 2021-04-21 Dai Nippon Printing Co., Ltd. Vapor deposition mask, vapor deposition mask device, vapor deposition mask manufacturing method, and vapor deposition mask device manufacturing method
CN109427851B (zh) * 2017-08-31 2021-04-23 昆山国显光电有限公司 像素结构、oled显示屏以及蒸镀掩膜版
CN107740040B (zh) * 2017-09-08 2019-09-24 上海天马有机发光显示技术有限公司 掩膜版组件及蒸镀装置
CN108866476B (zh) * 2018-06-29 2020-03-10 京东方科技集团股份有限公司 掩膜版及其制作方法、蒸镀方法、显示屏
JP7236844B2 (ja) * 2018-11-12 2023-03-10 株式会社ジャパンディスプレイ 表示装置、及びその製造方法
US11773477B2 (en) * 2018-12-25 2023-10-03 Dai Nippon Printing Co., Ltd. Deposition mask

Also Published As

Publication number Publication date
TWI789569B (zh) 2023-01-11
US20230132323A1 (en) 2023-04-27
EP3919649A1 (en) 2021-12-08
CN111500979A (zh) 2020-08-07
EP4016658A1 (en) 2022-06-22
US11939659B2 (en) 2024-03-26
WO2020158566A1 (ja) 2020-08-06
KR20220017521A (ko) 2022-02-11
US11566316B2 (en) 2023-01-31
CN212955304U (zh) 2021-04-13
CN111500979B (zh) 2022-08-12
CN215365954U (zh) 2021-12-31
US20220106676A1 (en) 2022-04-07
JPWO2020158566A1 (ja) 2021-04-30
JP2021075798A (ja) 2021-05-20
JP2024059747A (ja) 2024-05-01
US20210371968A1 (en) 2021-12-02
US11649539B2 (en) 2023-05-16
KR20210123293A (ko) 2021-10-13
TW202100775A (zh) 2021-01-01
EP3919649A4 (en) 2022-11-09
TW202321482A (zh) 2023-06-01
KR102357708B1 (ko) 2022-02-08
CN115125483A (zh) 2022-09-30

Similar Documents

Publication Publication Date Title
JP6838693B2 (ja) 蒸着マスク群、電子デバイスの製造方法及び電子デバイス
KR102537992B1 (ko) 유기 발광 표시 장치
US20220209124A1 (en) Organic device, group of masks, mask, and manufacturing method for organic device
US20220209169A1 (en) Organic device, group of masks, mask, and manufacturing method for organic device
CN115125483B (zh) 电子器件的制造方法和电子器件
TW202417662A (zh) 蒸鍍遮罩群、電子裝置之製造方法及電子裝置
JP7465440B2 (ja) マスク群、有機デバイスの製造方法及び有機デバイス
CN218160382U (zh) 有机器件
US20220406853A1 (en) Organic device, group of masks, mask, and manufacturing method for organic device
CN217677746U (zh) 掩模组和有机器件
JP2022190660A (ja) マスク群、有機デバイスの製造方法及び有機デバイス
JP2023008799A (ja) 有機デバイス及び有機デバイスの製造方法
JP2023001888A (ja) 有機デバイス、マスク群、マスク、及び有機デバイスの製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201204

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20201204

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20201204

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20201222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210112

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210125

R150 Certificate of patent or registration of utility model

Ref document number: 6838693

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150