KR102357708B1 - 증착 마스크군, 전자 디바이스의 제조 방법 및 전자 디바이스 - Google Patents

증착 마스크군, 전자 디바이스의 제조 방법 및 전자 디바이스 Download PDF

Info

Publication number
KR102357708B1
KR102357708B1 KR1020217021287A KR20217021287A KR102357708B1 KR 102357708 B1 KR102357708 B1 KR 102357708B1 KR 1020217021287 A KR1020217021287 A KR 1020217021287A KR 20217021287 A KR20217021287 A KR 20217021287A KR 102357708 B1 KR102357708 B1 KR 102357708B1
Authority
KR
South Korea
Prior art keywords
mask
electrode
region
deposition mask
basic
Prior art date
Application number
KR1020217021287A
Other languages
English (en)
Other versions
KR20210123293A (ko
Inventor
다쿠야 히구치
히로미츠 오치아이
히로키 오카
Original Assignee
다이니폰 인사츠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 다이니폰 인사츠 가부시키가이샤 filed Critical 다이니폰 인사츠 가부시키가이샤
Priority to KR1020227002678A priority Critical patent/KR20220017521A/ko
Publication of KR20210123293A publication Critical patent/KR20210123293A/ko
Application granted granted Critical
Publication of KR102357708B1 publication Critical patent/KR102357708B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/042—Coating on selected surface areas, e.g. using masks using masks
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/24—Vacuum evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L51/0011—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/16—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering
    • H10K71/166—Deposition of organic active material using physical vapour deposition [PVD], e.g. vacuum deposition or sputtering using selective deposition, e.g. using a mask
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/621—Providing a shape to conductive layers, e.g. patterning or selective deposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80521—Cathodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Physical Vapour Deposition (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

증착 마스크군은, 상이한 2방향을 따라 배열되어 있는 2 이상의 제1 관통 구멍을 갖는 제1 증착 마스크와, 상이한 2방향을 따라 배열되어 있는 2 이상의 제2 관통 구멍을 갖는 제2 증착 마스크와, 2 이상의 제3 관통 구멍을 갖는 제3 증착 마스크를 구비한다. 제1 증착 마스크, 제2 증착 마스크 및 제3 증착 마스크를 중첩한 경우, 제1 관통 구멍과, 제2 관통 구멍 또는 제3 관통 구멍이 부분적으로 겹친다.

Description

증착 마스크군, 전자 디바이스의 제조 방법 및 전자 디바이스
본 개시의 실시 형태는, 증착 마스크군, 전자 디바이스의 제조 방법 및 전자 디바이스에 관한 것이다.
스마트폰이나 태블릿 PC 등의 운반 가능한 디바이스에서 사용되는 표시 장치는, 고정밀인 것이 바람직하고, 예를 들어 화소 밀도가 400ppi 이상인 것이 바람직하다. 또한, 운반 가능한 디바이스에 있어서도, 울트라 하이디피니션에 대응하는 것에 대한 수요가 높아지고 있다. 울트라 하이디피니션의 경우, 표시 장치의 화소 밀도가 예를 들어 800ppi 이상인 것이 바람직하다.
표시 장치 중에서도, 응답성이 양호한 점, 소비 전력의 낮음과 콘트라스트의 높음 때문에, 유기 EL 표시 장치가 주목받고 있다. 유기 EL 표시 장치의 화소를 형성하는 방법으로서, 관통 구멍이 형성된 증착 마스크를 사용하여 화소나 전극을 형성하는 방법이 알려져 있다. 예를 들어, 우선, 화소에 대응하는 패턴으로 양극이 형성되어 있는 기판을 준비한다. 계속해서, 증착 마스크의 관통 구멍을 통해 유기 재료를 양극 위에 부착시키고, 양극 위에 유기층을 형성한다. 계속해서, 증착 마스크의 관통 구멍을 통해 도전성 재료를 유기층 위에 부착시키고, 유기층의 위에 음극을 형성한다.
일본 특허 공개 제2000-82582호 공보
유기 EL 표시 장치 등의 전자 디바이스의 음극은, 기판의 법선 방향을 따라서 본 경우에 양극 및 유기층과 겹치는 부분뿐만 아니라, 양극 및 유기층과 겹치지 않는 부분에도 형성되는 경우가 있다. 음극의 면적이 클수록, 음극의 전기 저항이 낮아져, 전기적 특성이 향상된다. 한편, 음극의 면적이 클수록, 기판, 양극, 유기층 및 음극을 포함하는 전자 디바이스에 있어서의 광의 투과율은 저하된다.
본 개시의 실시 형태는, 이와 같은 과제를 효과적으로 해결할 수 있는 증착 마스크군을 제공하는 것을 목적으로 한다.
본 개시의 일 실시 형태에 의한 증착 마스크군은, 상이한 2방향을 따라 배열되어 있는 2 이상의 제1 관통 구멍을 갖는 제1 증착 마스크와, 상이한 2방향을 따라 배열되어 있는 2 이상의 제2 관통 구멍을 갖는 제2 증착 마스크와, 2 이상의 제3 관통 구멍을 갖는 제3 증착 마스크를 구비한다. 제1 증착 마스크, 제2 증착 마스크 및 제3 증착 마스크를 중첩한 경우, 제1 관통 구멍과, 제2 관통 구멍 또는 제3 관통 구멍이 부분적으로 겹친다.
본 개시의 적어도 하나의 실시 형태에서는, 기판에 형성되는 전극의 저항 및 면적을 조정할 수 있다.
도 1은 본 개시의 일 실시 형태에 의한 증착 마스크군을 사용하여 제작되는 전자 디바이스의 일례를 나타내는 단면도이다.
도 2는 도 1의 전자 디바이스의 소자를 확대해서 나타내는 단면도이다.
도 3은 제1 전극이 형성된 상태의 기판의 일례를 나타내는 평면도이다.
도 4는 제1 전극 및 통전층이 형성된 상태의 기판의 일례를 나타내는 평면도이다.
도 5는 제1 전극, 통전층 및 제2 전극의 제1 층이 형성된 상태의 기판의 일례를 나타내는 평면도이다.
도 6은 제1 전극, 통전층, 제2 전극의 제1 층 및 제2 전극의 제2 층이 형성된 상태의 기판의 일례를 나타내는 평면도이다.
도 7은 증착 마스크 장치를 구비한 증착 장치를 나타내는 도면이다.
도 8은 증착 마스크 장치를 나타내는 평면도이다.
도 9는 제1 증착 마스크를 구비한 증착 마스크 장치를 확대해서 나타내는 평면도이다.
도 10은 제2 증착 마스크를 구비한 증착 마스크 장치를 확대해서 나타내는 평면도이다.
도 11은 증착 마스크의 단면 구조의 일례를 나타내는 도면이다.
도 12는 제1 증착 마스크의 일례를 나타내는 평면도이다.
도 13은 도 12의 제1 증착 마스크를 확대해서 나타내는 평면도이다.
도 14는 제2 증착 마스크의 일례를 나타내는 평면도이다.
도 15는 도 14의 제2 증착 마스크를 확대해서 나타내는 평면도이다.
도 16은 제1 증착 마스크와 제2 증착 마스크를 겹친 경우를 나타내는 도면이다.
도 17은 제1 통전층, 제2 통전층 및 제3 통전층이 형성된 상태의 기판의 일례를 나타내는 평면도이다.
도 18은 제1 통전층, 제2 통전층 및 제3 통전층의 위에 제2 전극이 형성된 상태의 기판의 일례를 나타내는 평면도이다.
도 19는 도 18의 전자 디바이스의 XIX-XIX선을 따른 단면도이다.
도 20은 도 18의 전자 디바이스의 XX-XX선을 따른 단면도이다.
도 21은 도 18의 전자 디바이스의 XXI-XXI선을 따른 단면도이다.
도 22는 제1 증착 마스크의 일례를 나타내는 평면도이다.
도 23은 제2 증착 마스크의 일례를 나타내는 평면도이다.
도 24는 제3 증착 마스크의 일례를 나타내는 평면도이다.
도 25는 제1 증착 마스크, 제2 증착 마스크 및 제3 증착 마스크를 겹친 경우를 나타내는 도면이다.
도 26은 제1 증착 마스크의 일례를 나타내는 평면도이다.
도 27은 제2 증착 마스크의 일례를 나타내는 평면도이다.
도 28은 제3 증착 마스크의 일례를 나타내는 평면도이다.
도 29는 제1 증착 마스크, 제2 증착 마스크 및 제3 증착 마스크를 겹친 경우를 나타내는 도면이다.
도 30은 제1 통전층, 제2 통전층 및 제3 통전층을 구비하는 전자 디바이스의 일례를 나타내는 평면도이다.
도 31은 도 30의 전자 디바이스의 XXXI-XXXI선을 따른 단면도이다.
도 32는 제1 증착 마스크의 일례를 나타내는 평면도이다.
도 33은 제2 증착 마스크의 일례를 나타내는 평면도이다.
도 34는 제3 증착 마스크의 일례를 나타내는 평면도이다.
도 35는 제1 증착 마스크, 제2 증착 마스크 및 제3 증착 마스크를 겹친 경우를 나타내는 도면이다.
도 36은 제1 통전층, 제2 통전층 및 제3 통전층이 형성된 상태의 기판의 일례를 나타내는 평면도이다.
도 37은 제1 통전층, 제2 통전층 및 제3 통전층의 위에 제2 전극이 형성된 상태의 기판의 일례를 나타내는 평면도이다.
도 38은 도 36의 전자 디바이스의 XXXVIII-XXXVIII선을 따른 단면도이다.
도 39는 제1 증착 마스크의 일례를 나타내는 평면도이다.
도 40은 제2 증착 마스크의 일례를 나타내는 평면도이다.
도 41은 제3 증착 마스크의 일례를 나타내는 평면도이다.
도 42a는 제1 증착 마스크, 제2 증착 마스크 및 제3 증착 마스크를 겹친 경우를 나타내는 도면이다.
도 42b는 제1 증착 마스크, 제2 증착 마스크 및 제3 증착 마스크를 겹친 경우를 나타내는 도면이다.
도 43은 제1 통전층, 제2 통전층 및 제3 통전층의 위에 제2 전극이 형성된 상태의 기판의 일례를 나타내는 평면도이다.
도 44는 도 43의 전자 디바이스의 XXXXIV-XXXXIV선을 따른 단면도이다.
도 45는 제1 증착 마스크의 일례를 나타내는 평면도이다.
도 46은 제2 증착 마스크의 일례를 나타내는 평면도이다.
도 47은 제3 증착 마스크의 일례를 나타내는 평면도이다.
도 48a는 제1 증착 마스크, 제2 증착 마스크 및 제3 증착 마스크를 겹친 경우를 나타내는 도면이다.
도 48b는 제1 증착 마스크, 제2 증착 마스크 및 제3 증착 마스크를 겹친 경우를 나타내는 도면이다.
도 49는 제1 통전층, 제2 통전층 및 제3 통전층의 위에 제2 전극이 형성된 상태의 기판의 일례를 나타내는 평면도이다.
도 50은 도 49의 전자 디바이스의 XXXXX-XXXXX선을 따른 단면도이다.
도 51은 제1 증착 마스크의 일례를 나타내는 평면도이다.
도 52는 제2 증착 마스크의 일례를 나타내는 평면도이다.
도 53은 제3 증착 마스크의 일례를 나타내는 평면도이다.
도 54a는 제1 증착 마스크, 제2 증착 마스크 및 제3 증착 마스크를 겹친 경우를 나타내는 도면이다.
도 54b는 제1 증착 마스크, 제2 증착 마스크 및 제3 증착 마스크를 겹친 경우를 나타내는 도면이다.
도 55는 제1 통전층, 제2 통전층 및 제3 통전층이 형성된 상태의 기판의 일례를 나타내는 평면도이다.
도 56은 제1 통전층, 제2 통전층 및 제3 통전층의 위에 제2 전극이 형성된 상태의 기판의 일례를 나타내는 평면도이다.
도 57은 제1 증착 마스크의 일례를 나타내는 평면도이다.
도 58은 제2 증착 마스크의 일례를 나타내는 평면도이다.
도 59는 제3 증착 마스크의 일례를 나타내는 평면도이다.
도 60은 제1 증착 마스크, 제2 증착 마스크 및 제3 증착 마스크를 겹친 경우를 나타내는 도면이다.
도 61은 제1 통전층, 제2 통전층 및 제3 통전층이 형성된 상태의 기판의 일례를 나타내는 평면도이다.
도 62는 제1 통전층, 제2 통전층 및 제3 통전층의 위에 제2 전극이 형성된 상태의 기판의 일례를 나타내는 평면도이다.
도 63은 제1 증착 마스크의 일례를 나타내는 평면도이다.
도 64는 제2 증착 마스크의 일례를 나타내는 평면도이다.
도 65는 제3 증착 마스크의 일례를 나타내는 평면도이다.
도 66은 제1 증착 마스크, 제2 증착 마스크 및 제3 증착 마스크를 겹친 경우를 나타내는 도면이다.
도 67은 제1 통전층, 제2 통전층 및 제3 통전층의 위에 제2 전극이 형성된 상태의 기판의 일례를 나타내는 평면도이다.
도 68은 제1 증착 마스크의 일례를 나타내는 평면도이다.
도 69는 제2 증착 마스크의 일례를 나타내는 평면도이다.
도 70은 제1 증착 마스크와 제2 증착 마스크를 겹친 경우를 나타내는 도면이다.
도 71은 제1 증착 마스크의 일례를 나타내는 평면도이다.
도 72는 전자 디바이스의 일례를 나타내는 평면도이다.
도 73은 전자 디바이스의 일례를 나타내는 평면도이다.
본 명세서 및 본 도면에 있어서, 특별한 설명이 없는 한, 「기판」이나 「기재」나 「판」이나 「시트」나 「필름」등의 어떤 구성의 기초가 되는 물질을 의미하는 용어는, 호칭의 차이에만 기초하여 서로 구별되는 것은 아니다.
본 명세서 및 본 도면에 있어서, 특별한 설명이 없는 한, 형상이나 기하학적 조건 그리고 그것들의 정도를 특정하는, 예를 들어 「평행」이나 「직교」 등의 용어나 길이나 각도의 값 등에 대해서는, 엄밀한 의미에 구속되지 않고, 마찬가지의 기능을 기대할 수 있을 정도의 범위를 포함시켜 해석하기로 한다.
본 명세서 및 본 도면에 있어서, 특별한 설명이 없는 한, 어떤 부재 또는 어떤 영역 등의 어떤 구성이, 다른 부재 또는 다른 영역 등의 다른 구성의 「위에」나 「아래에」, 「상측에」나 「하측에」, 또는 「상방에」나 「하방에」로 할 경우, 어떤 구성이 다른 구성에 직접적으로 접하고 있는 경우를 포함한다. 또한, 어떤 구성과 다른 구성의 사이에 별도의 구성이 포함되어 있는 경우, 즉 간접적으로 접하고 있는 경우도 포함한다. 또한, 특별한 설명이 없는 한, 「위」나 「상측」이나 「상방」, 또는, 「아래」나 「하측」이나 「하방」이라는 어구는, 상하 방향이 역전되어도 된다.
본 명세서 및 본 도면에 있어서, 특별한 설명이 없는 한, 동일 부분 또는 마찬가지의 기능을 갖는 부분에는 동일한 부호 또는 유사의 부호를 붙이고, 그 반복 설명은 생략하는 경우가 있다. 또한, 도면의 치수 비율은 설명의 사정상 현실의 비율과는 다른 경우나, 구성의 일부가 도면에서 생략되는 경우가 있다.
본 명세서 및 본 도면에 있어서, 특별한 설명이 없는 한, 본 명세서의 일 실시 형태는, 모순이 발생하지 않는 범위에서, 그 밖의 실시 형태와 조합될 수 있다. 또한, 그 밖의 실시 형태끼리도, 모순이 발생하지 않는 범위에서 조합될 수 있다.
본 명세서 및 본 도면에 있어서, 특별한 설명이 없는 한, 제조 방법 등의 방법에 관하여 복수의 공정을 개시하는 경우에, 개시되어 있는 공정의 사이에, 개시 되지 않은 그 밖의 공정이 실시되어도 된다. 또한, 개시되어 있는 공정의 순서는, 모순이 발생하지 않는 범위에서 임의이다.
본 명세서 및 본 도면에 있어서, 특별한 설명이 없는 한, 「∼」라는 기호에 의해 표현되는 수치 범위는, 「∼」라는 부호의 전후에 놓인 수치를 포함하고 있다. 예를 들어, 「34∼38질량％」라는 표현에 의해 획정되는 수치 범위는, 「34질량％ 이상이며 또한 38질량％ 이하」라는 표현에 의해 획정되는 수치 범위와 동일하다.
본 실시 형태에 있어서는, 복수의 증착 마스크를 구비하는 증착 마스크군이, 유기 EL 표시 장치를 제조할 때 전극을 원하는 패턴으로 기판 위에 형성하기 위해서 사용되는 예에 대하여 설명한다. 단, 증착 마스크군의 용도가 특별히 한정되지 않고, 다양한 용도에 사용되는 증착 마스크군에 대해서, 본 실시 형태를 적용할 수 있다. 예를 들어, 가상 현실 소위 VR이나 확장 현실 소위 AR을 표현하기 위한 화상이나 영상을 표시 또는 투영하기 위한 장치 전극을 형성하기 위해서, 본 실시 형태의 증착 마스크군을 사용해도 된다. 또한, 액정 표시 장치의 전극 등의, 유기 EL 표시 장치 이외의 표시 장치의 전극을 형성하기 위해서, 본 실시 형태의 증착 마스크군을 사용해도 된다. 또한, 압력 센서의 전극 등의, 표시 장치 이외의 전자 디바이스의 전극을 형성하기 위해서, 본 실시 형태의 증착 마스크군을 사용해도 된다.
이하, 본 개시의 일 실시 형태에 대하여, 도면을 참조하면서 상세히 설명한다. 또한, 이하에 기재하는 실시 형태는 본 개시의 실시 형태의 일례이며, 본 개시는 이들 실시 형태에만 한정하여 해석되는 것은 아니다.
본 개시의 제1 양태는, 증착 마스크군이며,
상이한 2방향을 따라 배열되어 있는 2 이상의 제1 관통 구멍을 갖는 제1 증착 마스크와,
상이한 2방향을 따라 배열되어 있는 2 이상의 제2 관통 구멍을 갖는 제2 증착 마스크와,
2 이상의 제3 관통 구멍을 갖는 제3 증착 마스크를 구비하고,
상기 제1 증착 마스크, 상기 제2 증착 마스크 및 상기 제3 증착 마스크를 중첩한 경우, 상기 제1 관통 구멍과, 상기 제2 관통 구멍 또는 상기 제3 관통 구멍이 부분적으로 겹치는 증착 마스크군이다.
본 개시의 제2 양태는, 상술한 제1 양태에 의한 증착 마스크군에 있어서,
2 이상의 상기 제1 관통 구멍은, 상이한 2방향을 따라 배열되어 있는 2 이상의 마스크 제1 기본 영역과, 상기 제1 증착 마스크, 상기 제2 증착 마스크 및 상기 제3 증착 마스크를 중첩한 경우에 상기 제2 관통 구멍 또는 상기 제3 관통 구멍에 부분적으로 겹치도록 상기 마스크 제1 기본 영역으로부터 연장되어 돌출되어 있는 2 이상의 마스크 제1 확장 영역을 포함하고 있어도 된다.
본 개시의 제3 양태는, 상술한 제2 양태에 의한 증착 마스크군에 있어서,
2 이상의 상기 제2 관통 구멍은, 상이한 2방향을 따라 배열되어 있는 2 이상의 마스크 제2 기본 영역과, 상기 마스크 제2 기본 영역으로부터 연장되어 돌출되어 있는 2 이상의 마스크 제2 확장 영역을 포함하거나, 혹은 2 이상의 상기 제3 관통 구멍은, 상이한 2방향을 따라 배열되어 있는 2 이상의 마스크 제3 기본 영역과, 상기 마스크 제3 기본 영역으로부터 연장되어 돌출되어 있는 2 이상의 마스크 제3 확장 영역을 포함하고,
상기 제1 증착 마스크, 상기 제2 증착 마스크 및 상기 제3 증착 마스크를 중첩하는 경우, 2 이상의 상기 마스크 제1 확장 영역의 적어도 일부는, 상기 마스크 제2 확장 영역 또는 상기 마스크 제3 확장 영역에 전체적으로 또는 부분적으로 겹쳐 있어도 된다.
본 개시의 제4 양태는, 상술한 제3 양태에 의한 증착 마스크군에 있어서,
상기 마스크 제2 확장 영역 또는 상기 마스크 제3 확장 영역 중 상기 마스크 제1 확장 영역과 겹치는 영역은, 상기 마스크 제1 기본 영역에 부분적으로 겹쳐 있어도 된다.
본 개시의 제5 양태는, 상술한 제2 양태 내지 상술한 제4 양태의 각각에 의한 증착 마스크군에 있어서,
상기 마스크 제1 확장 영역이 연장되는 방향에 직교하는 방향에 있어서, 상기 마스크 제1 확장 영역의 치수는, 상기 마스크 제1 기본 영역의 치수의 0.9배 이하여도 된다.
본 개시의 제6 양태는, 상술한 제2 양태 내지 상술한 제5 양태의 각각에 의한 증착 마스크군에 있어서,
상기 마스크 제1 기본 영역의 배열 방향과 상기 마스크 제1 확장 영역이 상기 마스크 제1 기본 영역으로부터 연장되어 돌출되어 있는 방향이 일치하고 있어도 된다.
본 개시의 제7 양태는, 상술한 제2 양태 내지 상술한 제5 양태의 각각에 의한 증착 마스크군에 있어서,
상기 마스크 제1 기본 영역의 배열 방향과 상기 마스크 제1 확장 영역이 상기 마스크 제1 기본 영역으로부터 연장되어 돌출되어 있는 방향이 상위해도 된다.
본 개시의 제8 양태는, 상술한 제1 양태에 의한 증착 마스크군에 있어서,
2 이상의 상기 제1 관통 구멍은, 상이한 2방향을 따라 배열되어 있는 2 이상의 마스크 제1 기본 영역과, 2 이상의 마스크 제1 보조 영역을 포함하고,
상기 제1 증착 마스크, 상기 제2 증착 마스크 및 상기 제3 증착 마스크를 중첩한 경우, 상기 마스크 제1 보조 영역은, 인접하는 2개의 상기 제2 관통 구멍, 인접하는 2개의 상기 제3 관통 구멍, 또는 인접하는 상기 제2 관통 구멍 및 상기 제3 관통 구멍에 부분적으로 겹치도록 연장되어 있어도 된다.
본 개시의 제9 양태는, 상술한 제8 양태에 의한 증착 마스크군에 있어서,
상기 마스크 제1 보조 영역이 연장되는 방향에 직교하는 방향에 있어서, 상기 마스크 제1 보조 영역의 치수는, 상기 마스크 제1 기본 영역의 치수의 0.9배 이하여도 된다.
본 개시의 제10 양태는, 상술한 제9 양태에 의한 증착 마스크군에 있어서,
상기 마스크 제1 보조 영역은, 상기 마스크 제1 기본 영역에 접속되어 있어도 된다.
본 개시의 제11 양태는, 상술한 제9 양태에 의한 증착 마스크군에 있어서,
상기 마스크 제1 보조 영역은, 상기 마스크 제1 기본 영역에 접속되어 있지 않아도 된다.
본 개시의 제12 양태는, 상술한 제1 양태 내지 상술한 제11 양태의 각각에 의한 증착 마스크군에 있어서,
상기 제1 증착 마스크, 상기 제2 증착 마스크 및 상기 제3 증착 마스크를 중첩한 경우, 2 이상의 상기 제1 관통 구멍 중 적어도 일부의 상기 제1 관통 구멍은, 상기 제2 관통 구멍 및 상기 제3 관통 구멍을 통해 다른 상기 제1 관통 구멍에 접속되어 있어도 된다.
본 개시의 제13 양태는, 상술한 제1 양태 내지 상술한 제11 양태의 각각에 의한 증착 마스크군에 있어서,
상기 제1 증착 마스크, 상기 제2 증착 마스크 및 상기 제3 증착 마스크를 중첩한 경우, 2 이상의 상기 제1 관통 구멍 중 적어도 일부의 상기 제1 관통 구멍은, 상기 제2 관통 구멍 또는 상기 제3 관통 구멍을 통해 다른 상기 제1 관통 구멍에 접속되어 있어도 된다.
본 개시의 제14 양태는, 증착 마스크군이며,
제1 방향을 따라 배열되어 있는 2 이상의 제1 관통 구멍을 갖는 제1 증착 마스크와,
2 이상의 제2 관통 구멍을 갖는 제2 증착 마스크를 구비하고,
상기 제1 관통 구멍은, 상기 제1 방향에 교차하는 제2 방향을 따라 배열되어 있는 2 이상의 마스크 제1 기본 영역과, 상기 제2 방향에 있어서 인접하는 2개의 상기 마스크 제1 기본 영역을 접속하도록 연장되고, 상기 제2 방향에 직교하는 방향에 있어서 상기 마스크 제1 기본 영역보다도 작은 치수를 갖는 마스크 제1 확장 영역을 포함하고,
상기 제1 증착 마스크와 상기 제2 증착 마스크를 중첩한 경우, 상기 제1 관통 구멍과 상기 제2 관통 구멍이 부분적으로 겹치는, 증착 마스크군이다.
본 개시의 제15 양태는, 상술한 제14 양태에 의한 증착 마스크군에 있어서,
2 이상의 상기 마스크 제1 기본 영역 중 적어도 일부의 상기 마스크 제1 기본 영역은, 상기 제1 증착 마스크와 상기 제2 증착 마스크를 중첩한 경우에, 상기 제2 관통 구멍을 통해 다른 상기 마스크 제1 기본 영역에 접속되어 있어도 된다.
본 개시의 제16 양태는, 상술한 제14 양태 또는 상술한 제15 양태의 각각에 의한 증착 마스크군에 있어서,
상기 제1 증착 마스크와 상기 제2 증착 마스크를 중첩한 경우, 상기 마스크 제1 확장 영역과 상기 제2 관통 구멍이 전체적으로 또는 부분적으로 겹쳐 있어도 된다.
본 개시의 제17 양태는, 상술한 제16 양태에 의한 증착 마스크군에 있어서,
상기 제1 증착 마스크와 상기 제2 증착 마스크를 중첩한 경우, 상기 제2 관통 구멍은, 상기 제2 방향에 있어서 인접하는 2개의 상기 마스크 제1 기본 영역, 및 상기 2개의 상기 마스크 제1 기본 영역에 접속되어 있는 상기 마스크 제1 확장 영역에 전체적으로 또는 부분적으로 겹쳐 있어도 된다.
본 개시의 제18 양태는, 상술한 제14 양태 내지 상술한 제17 양태의 각각에 의한 증착 마스크군에 있어서,
상기 제2 방향에 직교하는 방향에 있어서, 상기 마스크 제1 확장 영역의 치수는, 상기 마스크 제1 기본 영역의 치수의 0.9배 이하여도 된다.
본 개시의 제19 양태는, 증착 마스크군이며,
2 이상의 제1 관통 구멍을 갖는 제1 증착 마스크와,
2 이상의 제2 관통 구멍을 갖는 제2 증착 마스크를 구비하고,
2 이상의 상기 제1 관통 구멍은, 제1 방향을 따라 배열되며, 또한 상기 제1 방향에 교차하는 제2 방향을 따라 배열되어 있는 2 이상의 마스크 제1 기본 영역과, 상기 제2 방향에 있어서 인접하는 2개의 상기 마스크 제1 기본 영역의 사이에 위치하고, 상기 제2 방향에 있어서 상기 마스크 제1 기본 영역보다도 작은 치수를 갖는 2 이상의 마스크 제1 보조 영역을 포함하고,
2 이상의 상기 제2 관통 구멍은, 상기 제1 방향 및 상기 제2 방향을 따라 배열되어 있으며,
상기 제1 증착 마스크와 상기 제2 증착 마스크를 중첩한 경우, 상기 마스크 제1 보조 영역은, 상기 제1 방향에 있어서 인접하는 2개의 상기 제2 관통 구멍에 부분적으로 겹치도록 연장되어 있는, 증착 마스크군이다.
본 개시의 제20 양태는, 상술한 제19 양태에 의한 증착 마스크군에 있어서,
상기 제1 증착 마스크와 상기 제2 증착 마스크를 중첩한 경우, 상기 제2 관통 구멍은, 상기 제2 방향에 있어서 인접하는 2개의 상기 마스크 제1 기본 영역에 부분적으로 겹치도록 연장되어 있어도 된다.
본 개시의 제21 양태는, 상술한 제19 양태 또는 상술한 제20 양태의 각각에 의한 증착 마스크군에 있어서,
상기 제2 방향에 있어서, 상기 마스크 제1 보조 영역의 치수는, 상기 마스크 제1 기본 영역의 치수의 0.9배 이하여도 된다.
본 개시의 제22 양태는, 전자 디바이스의 제조 방법이며,
기판 위의 제1 전극 위의 통전층 위에 상술한 제1 양태 내지 상술한 제13 양태 중 어느 것에 의한 증착 마스크군을 사용하여 제2 전극을 형성하는 제2 전극 형성 공정을 구비하고,
상기 제2 전극 형성 공정은,
상기 제1 증착 마스크를 사용하는 증착법에 의해 상기 제2 전극의 제1 층을 형성하는 공정과,
상기 제2 증착 마스크를 사용하는 증착법에 의해 상기 제2 전극의 제2 층을 형성하는 공정과,
상기 제3 증착 마스크를 사용하는 증착법에 의해 상기 제2 전극의 제3 층을 형성하는 공정을 구비하는, 전자 디바이스의 제조 방법이다.
본 개시의 제23 양태는, 전자 디바이스의 제조 방법이며,
기판 위의 제1 전극 위의 통전층 위에 상술한 제14 양태 내지 상술한 제21 양태 중 어느 것에 의한 증착 마스크군을 사용하여 제2 전극을 형성하는 제2 전극 형성 공정을 구비하고,
상기 제2 전극 형성 공정은,
상기 제1 증착 마스크를 사용하는 증착법에 의해 상기 제2 전극의 제1 층을 형성하는 공정과,
상기 제2 증착 마스크를 사용하는 증착법에 의해 상기 제2 전극의 제2 층을 형성하는 공정을 구비하는, 전자 디바이스의 제조 방법이다.
본 개시의 제24 양태는, 전자 디바이스이며,
기판 위에 위치하는 제1 전극과,
상기 제1 전극 위에 위치하고, 상이한 2방향을 따라 배열되어 있는 2 이상의 통전층과,
상기 통전층 위에 위치하는 2 이상의 제2 전극을 구비하고,
상기 제2 전극은, 상이한 2방향을 따라 배열되어 있는 2 이상의 제1 층과, 상이한 2방향을 따라 배열되어 있는 2 이상의 제2 층과, 2 이상의 제3 층을 구비하고,
상기 제1 층과, 상기 제2 층 또는 상기 제3 층이 부분적으로 겹쳐 있는, 전자 디바이스이다.
본 개시의 제25 양태는, 상술한 제24 양태에 의한 전자 디바이스에 있어서,
2 이상의 상기 제1 층은, 상이한 2방향을 따라 배열되어 있는 2 이상의 전극 제1 기본 영역과, 상기 제2 층 또는 상기 제3 층에 부분적으로 겹치도록 상기 전극 제1 기본 영역으로부터 연장되어 돌출되어 있는 2 이상의 전극 제1 확장 영역을 포함하고 있어도 된다.
본 개시의 제26 양태는, 상술한 제25 양태에 의한 전자 디바이스에 있어서,
2 이상의 상기 제2 층은, 상이한 2방향을 따라 배열되어 있는 2 이상의 전극 제2 기본 영역과, 상기 전극 제2 기본 영역으로부터 연장되어 돌출되어 있는 2 이상의 전극 제2 확장 영역을 포함하거나, 혹은 2 이상의 상기 제3 층은, 상이한 2방향을 따라 배열되어 있는 2 이상의 전극 제3 기본 영역과, 상기 전극 제3 기본 영역으로부터 연장되어 돌출되어 있는 2 이상의 전극 제3 확장 영역을 포함하고,
2 이상의 상기 전극 제1 확장 영역의 적어도 일부는, 상기 전극 제2 확장 영역 또는 상기 전극 제3 확장 영역에 전체적으로 또는 부분적으로 겹쳐 있어도 된다.
본 개시의 제27 양태는, 상술한 제26 양태에 의한 전자 디바이스에 있어서,
상기 전극 제2 확장 영역 또는 상기 전극 제3 확장 영역 중 상기 전극 제1 확장 영역과 겹치는 영역은, 상기 전극 제1 기본 영역에 부분적으로 겹쳐 있어도 된다.
본 개시의 제28 양태는, 상술한 제25 양태 내지 상술한 제27 양태의 각각에 의한 전자 디바이스에 있어서,
상기 전극 제1 확장 영역이 연장되는 방향에 직교하는 방향에 있어서, 상기 전극 제1 확장 영역의 치수는, 상기 전극 제1 기본 영역의 치수의 0.9배 이하여도 된다.
본 개시의 제29 양태는, 상술한 제25 양태 내지 상술한 제28 양태의 각각에 의한 전자 디바이스에 있어서,
상기 전극 제1 기본 영역의 배열 방향과 상기 전극 제1 확장 영역이 상기 전극 제1 기본 영역으로부터 연장되어 돌출되어 있는 방향이 일치하고 있어도 된다.
본 개시의 제30 양태는, 상술한 제25 양태 내지 상술한 제28 양태의 각각에 의한 전자 디바이스에 있어서,
상기 전극 제1 기본 영역의 배열 방향과 상기 전극 제1 확장 영역이 상기 전극 제1 기본 영역으로부터 연장되어 돌출되어 있는 방향이 상위해도 된다.
본 개시의 제31 양태는, 상술한 제24 양태에 의한 전자 디바이스에 있어서,
2 이상의 상기 제1 층은, 상이한 2방향을 따라 배열되어 있는 2 이상의 전극 제1 기본 영역과, 2 이상의 전극 제1 보조 영역을 포함하고,
상기 전극 제1 보조 영역은, 인접하는 2개의 상기 제2 층, 인접하는 2개의 상기 제3 층, 또는 인접하는 상기 제2 층 및 상기 제3 층에 부분적으로 겹치도록 연장되어 있어도 된다.
본 개시의 제32 양태는, 상술한 제31 양태에 의한 전자 디바이스에 있어서,
상기 전극 제1 보조 영역이 연장되는 방향에 직교하는 방향에 있어서, 상기 전극 제1 보조 영역의 치수는, 상기 전극 제1 기본 영역의 치수의 0.9배 이하여도 된다.
본 개시의 제33 양태는, 상술한 제32 양태에 의한 전자 디바이스에 있어서,
상기 전극 제1 보조 영역은, 상기 전극 제1 기본 영역에 접속되어 있어도 된다.
본 개시의 제34 양태는, 상술한 제32 양태에 의한 전자 디바이스에 있어서,
상기 전극 제1 보조 영역은, 상기 전극 제1 기본 영역에 접속되어 있지 않아도 된다.
본 개시의 제35 양태는, 상술한 제24 양태 내지 상술한 제34 양태의 각각에 의한 전자 디바이스에 있어서,
2 이상의 상기 제1 층 중 적어도 일부의 상기 제1 층은, 상기 제2 층 및 상기 제3 층을 통해 다른 상기 제1 층에 접속되어 있어도 된다.
본 개시의 제36 양태는, 상술한 제24 양태 내지 상술한 제34 양태의 각각에 의한 전자 디바이스에 있어서,
2 이상의 상기 제1 층 중 적어도 일부의 상기 제1 층은, 상기 제2 층 또는 상기 제3 층을 통해 다른 상기 제1 층에 접속되어 있어도 된다.
본 개시의 제37 양태는, 전자 디바이스이며,
기판 위에 위치하는 제1 전극과,
상기 제1 전극 위에 위치하는 통전층과,
상기 통전층 위에 위치하는 제2 전극을 구비하고,
상기 제2 전극은, 제1 방향을 따라 배열되어 있는 2 이상의 제1 층과, 2 이상의 제2 층을 구비하고,
상기 제1 층은, 상기 제1 방향에 교차하는 제2 방향을 따라 배열되어 있는 2 이상의 전극 제1 기본 영역과, 상기 제2 방향에 있어서 인접하는 2개의 상기 전극 제1 기본 영역을 접속하도록 연장되고, 상기 제2 방향에 직교하는 방향에 있어서 상기 전극 제1 기본 영역보다도 작은 치수를 갖는 전극 제1 확장 영역을 포함하고,
상기 제1 층과 상기 제2 층이 부분적으로 겹쳐 있는, 전자 디바이스이다.
본 개시의 제38 양태는, 상술한 제37 양태에 의한 전자 디바이스에 있어서,
2 이상의 상기 전극 제1 기본 영역 중 적어도 일부의 상기 전극 제1 기본 영역은, 상기 제2 층을 통해 다른 상기 전극 제1 기본 영역에 접속되어 있어도 된다.
본 개시의 제39 양태는, 상술한 제37 양태 또는 상술한 제38 양태의 각각에 의한 전자 디바이스에 있어서,
상기 전극 제1 확장 영역과 상기 제2 층이 전체적으로 또는 부분적으로 겹쳐 있어도 된다.
본 개시의 제40 양태는, 상술한 제39 양태에 의한 전자 디바이스에 있어서,
상기 제2 층은, 상기 제2 방향에 있어서 인접하는 2개의 상기 전극 제1 기본 영역, 및 상기 2개의 상기 전극 제1 기본 영역에 접속되어 있는 상기 전극 제1 확장 영역에 전체적으로 또는 부분적으로 겹쳐 있어도 된다.
본 개시의 제41 양태는, 상술한 제37 양태 내지 상술한 제40 양태의 각각에 의한 전자 디바이스에 있어서,
상기 제2 방향에 직교하는 방향에 있어서, 상기 전극 제1 확장 영역의 치수는, 상기 전극 제1 기본 영역의 치수의 0.9배 이하여도 된다.
본 개시의 제42 양태는, 전자 디바이스이며,
기판 위에 위치하는 제1 전극과,
상기 제1 전극 위에 위치하는 통전층과,
상기 통전층 위에 위치하는 제2 전극을 구비하고,
상기 제2 전극은, 2 이상의 제1 층과, 2 이상의 제2 층을 구비하고,
2 이상의 상기 제1 층은, 제1 방향을 따라 배열되며, 또한 상기 제1 방향에 교차하는 제2 방향을 따라 배열되어 있는 2 이상의 전극 제1 기본 영역과, 상기 제2 방향에 있어서 인접하는 2개의 상기 전극 제1 기본 영역의 사이에 위치하고, 상기 제2 방향에 있어서 상기 전극 제1 기본 영역보다도 작은 치수를 갖는 2 이상의 전극 제1 보조 영역을 포함하고,
2 이상의 상기 제2 층은, 상기 제1 방향 및 상기 제2 방향을 따라 배열되어 있으며,
상기 전극 제1 보조 영역은, 상기 제1 방향에 있어서 인접하는 2개의 상기 제2 층에 부분적으로 겹치도록 연장되어 있는, 전자 디바이스이다.
본 개시의 제43 양태는, 상술한 제42 양태에 의한 전자 디바이스에 있어서,
상기 제2 층은, 상기 제2 방향에 있어서 인접하는 2개의 상기 전극 제1 기본 영역에 부분적으로 겹치도록 연장되어 있어도 된다.
본 개시의 제44 양태는, 상술한 제42 양태 또는 상술한 제43 양태의 각각에 의한 전자 디바이스에 있어서,
상기 제2 방향에 있어서, 상기 전극 제1 보조 영역의 치수는, 상기 전극 제1 기본 영역의 치수의 0.9배 이하여도 된다.
이하, 본 실시 형태의 증착 마스크군을 사용함으로써 형성되는 전극을 구비하는 전자 디바이스(100)의 일례를 설명한다.
도 1은, 전자 디바이스(100)를 나타내는 단면도이다. 전자 디바이스(100)는, 기판(91)과, 기판(91)의 면내 방향을 따라 배열되는 복수의 소자(110)를 구비하고 있어도 된다. 도시는 하지 않았지만, 소자(110)는, 도 1의 안쪽 행 방향으로도 배열되어 있어도 된다. 소자(110)는, 제1 전극(120)과, 제1 전극(120) 위에 위치하는 통전층(130)과, 통전층(130) 위에 위치하는 제2 전극(140)을 갖고 있어도 된다.
기판(91)은, 절연성을 갖는 판형의 부재여도 된다. 기판(91)은, 바람직하게는 광을 투과시키는 투명성을 갖는다.
기판(91)이, 소정의 투명성을 갖는 경우, 기판(91)의 투명성은, 통전층(130)으로부터의 발광을 투과시켜 표시를 행할 수 있을 정도의 투명성인 것이 바람직하다. 예를 들어, 가시광 영역에 있어서의 기판(91)의 투과율이 80％ 이상인 것이 바람직하고, 90％ 이상인 것이 보다 바람직하다. 기판(91)의 투과율은, JIS K7361-1에 준하는 플라스틱-투명 재료의 전체 광투과율의 시험 방법에 의해 측정할 수 있다.
기판(91)은, 가요성을 갖고 있어도 되고, 갖고 있지 않아도 되며, 전자 디바이스(100)의 용도에 따라서 적절히 선택할 수 있다.
기판(91)의 재료로서는, 예를 들어 석영 유리, 파이렉스(등록상표) 유리, 합성 석영판 등의 가요성이 없는 리지드재, 혹은 수지 필름, 광학용 수지판, 박 유리 등의 가요성을 갖는 플렉시블재 등을 들 수 있다. 또한, 기재는, 수지 필름의 편면 또는 양면에 배리어층을 갖는 적층체여도 된다.
기판(91)의 두께는, 기판(91)에 사용되는 재료나 전자 디바이스(100)의 용도 등에 따라서 적절히 선택할 수 있지만, 예를 들어 0.005㎜ 이상이어도 된다. 또한, 기판(91)의 두께는, 5㎜ 이하여도 된다.
소자(110)는, 제1 전극(120)과 제2 전극(140)의 사이에 전압이 인가됨으로써, 또는, 제1 전극(120)과 제2 전극(140)의 사이에 전류가 흐름으로써, 어떠한 기능을 실현하도록 구성되어 있다.
제1 전극(120)은, 도전성을 갖는 재료를 포함한다. 예를 들어, 제1 전극(120)은, 금속, 도전성을 갖는 금속 산화물이나, 그 밖의 도전성을 갖는 무기 재료 등을 포함한다. 제1 전극(120)은, 인듐·주석 산화물 등의, 투명성 및 도전성을 갖는 금속 산화물을 포함하고 있어도 된다.
제1 전극(120)을 구성하는 재료의 예로서는, Au, Cr, Mo, Ag, Mg 등의 금속; ITO라고 칭해지는 산화인듐주석, IZO라고 칭해지는 산화인듐아연, 산화아연, 산화인듐 등의 무기 산화물; 금속 도프된 폴리티오펜 등의 도전성 고분자 등을 들 수 있다. 이들 도전성 재료는, 단독으로 사용해도, 2종류 이상을 조합하여 사용해도 된다. 2종류 이상을 사용하는 경우에는, 각 재료로 이루어지는 층을 적층해도 된다. 또한, 2종류 이상의 재료를 포함하는 합금을 사용해도 된다. 예를 들어, MgAg 등의 마그네슘 합금 등을 들 수 있다.
통전층(130)은, 통전에 의해 어떠한 기능을 발휘하는 층이다. 통전이란, 통전층(130)에 전압이 인가되는 것, 또는 통전층(130)에 전류가 흐르는 것을 의미한다. 통전층(130)의 예로서는, 통전에 의해 광을 방출하는 층, 통전에 의해 광의 투과율이나 굴절률이 변화하는 층 등을 들 수 있다. 통전층(130)은, 반도체 재료를 포함하고 있어도 된다. 반도체 재료는, 유기 반도체 재료여도 되고, 무기 반도체 재료여도 된다.
통전층(130)이, 통전에 의해 광을 방출하는 발광층을 포함하는 경우, 통전층(130)은, 정공 주입층, 정공 수송층, 전자 수송층, 전자 주입층 등을 더 포함하고 있어도 된다.
예를 들어, 제1 전극(120)이 양극인 경우, 통전층(130)은, 발광층과 제1 전극(120)의 사이에 정공 주입 수송층을 갖고 있어도 된다. 정공 주입 수송층은, 정공 주입 기능을 갖는 정공 주입층이어도 되고, 정공 수송 기능을 갖는 정공 수송층이어도 되며, 정공 주입 기능 및 정공 수송 기능의 양쪽 기능을 갖는 것이어도 된다. 또한, 정공 주입 수송층은, 정공 주입층 및 정공 수송층이 적층된 것이어도 된다.
제2 전극(140)이 음극인 경우, 통전층(130)은, 발광층과 제2 전극(140)의 사이에 전자 주입 수송층을 갖고 있어도 된다. 전자 주입 수송층은, 전자 주입 기능을 갖는 전자 주입층이어도 되고, 전자 수송 기능을 갖는 전자 수송층이어도 되며, 전자 주입 기능 및 전자 수송 기능의 양쪽 기능을 갖는 것이어도 된다. 또한, 전자 주입 수송층은, 전자 주입층 및 전자 수송층이 적층된 것이어도 된다.
발광층은, 발광 재료를 포함한다. 발광층은, 레벨링성을 좋게 하는 첨가제를 포함하고 있어도 된다.
발광 재료로서는, 공지된 재료를 사용할 수 있으며, 예를 들어 색소계 재료, 금속 착체계 재료, 고분자계 재료 등의 발광 재료를 사용할 수 있다.
색소계 재료로서는, 예를 들어 시클로펜타디엔 유도체, 테트라페닐부타디엔 유도체, 트리페닐아민 유도체, 옥사디아졸 유도체, 피라졸로퀴놀린 유도체, 디스티릴벤젠 유도체, 디스티릴아릴렌 유도체, 실롤 유도체, 티오펜환 화합물, 피리딘환 화합물, 페리논 유도체, 페릴렌 유도체, 올리고티오펜 유도체, 옥사디아졸 다이머, 피라졸린 다이머 등을 들 수 있다.
금속 착체계 재료로서는, 예를 들어 알루미늄퀴놀리놀 착체, 벤조퀴놀리놀 베릴륨 착체, 벤조옥사졸 아연 착체, 벤조티아졸 아연 착체, 아조메틸 아연 착체, 포르피린 아연 착체, 유로퓸 착체 등, 중심 금속에 Al, Zn, Be 등 또는, Tb, Eu, Dy 등의 희토류 금속을 갖고, 배위자에 옥사디아졸, 티아디아졸, 페닐피리딘, 페닐벤즈이미다졸, 퀴놀린 구조 등을 갖는 금속 착체를 들 수 있다.
고분자계 재료로서는, 예를 들어 폴리파라페닐렌비닐렌 유도체, 폴리티오펜 유도체, 폴리파라페닐렌 유도체, 폴리실란 유도체, 폴리아세틸렌 유도체, 폴리비닐카르바졸 유도체, 폴리플루오렌 유도체, 폴리퀴녹살린 유도체, 및 그것들의 공중합체 등을 들 수 있다.
발광층은, 발광 효율의 향상이나 발광 파장을 변화시키는 등의 목적으로, 도펀트를 포함하고 있어도 된다. 도펀트로서는, 예를 들어 페릴렌 유도체, 쿠마린 유도체, 루브렌 유도체, 퀴나크리돈 유도체, 스쿠아릴륨 유도체, 포르피린 유도체, 스티릴계 색소, 테트라센 유도체, 피라졸린 유도체, 데카시클렌, 페녹사존, 퀴녹살린 유도체, 카르바졸 유도체, 플루오렌 유도체 등을 들 수 있다. 또한, 도펀트로서, 백금이나 이리듐 등의 중금속 이온을 중심으로 갖고, 인광을 나타내는 유기 금속 착체를 사용할 수도 있다. 도펀트는, 1종 단독으로 사용해도 되고, 2종 이상을 사용해도 된다.
또한, 발광 재료 및 도펀트로서는, 예를 들어 일본 특허 공개 제2010-272891호 공보의 [0094]∼[0099]나, 국제 공개 제2012/132126호의 [0053]∼[0057]에 기재된 재료도 사용할 수 있다.
발광층의 막 두께는, 전자와 정공의 재결합의 장소를 제공하여 발광하는 기능을 발현할 수 있는 막 두께이면 특별히 한정되는 것은 아니며, 예를 들어 1㎚ 이상으로 할 수 있고, 또한 500㎚ 이하로 할 수 있다.
정공 주입 수송층에 사용되는 정공 주입 수송성 재료로서는, 공지된 재료를 사용할 수 있다. 예를 들어, 트리아졸 유도체, 옥사디아졸 유도체, 이미다졸 유도체, 폴리아릴 알칸 유도체, 피라졸린 유도체, 피라졸론 유도체, 페닐렌디아민 유도체, 아릴아민 유도체, 아미노 치환 칼콘 유도체, 옥사졸 유도체, 스티릴 안트라센 유도체, 플루오레논 유도체, 히드라존 유도체, 스틸벤 유도체, 실라잔 유도체, 폴리티오펜 유도체, 폴리아닐린 유도체, 폴리피롤 유도체, 페닐아민 유도체, 안트라센 유도체, 카르바졸 유도체, 플루오렌 유도체, 디스티릴벤젠 유도체, 폴리페닐렌비닐렌 유도체, 포르피린 유도체, 스티릴 아민 유도체 등을 들 수 있다. 또한, 스피로화합물, 프탈로시아닌 화합물, 금속 산화물 등을 예시할 수 있다. 또한, 예를 들어 일본 특허 공개 제2011-119681호 공보, 국제 공개 제2012/018082호, 일본 특허 공개 제2012-069963호 공보, 국제 공개 제2012/132126호의 [0106]에 기재된 화합물도 적절히 선택하여 사용할 수 있다.
또한, 정공 주입 수송층이, 정공 주입층 및 정공 수송층이 적층된 것인 경우에는, 정공 주입층이 첨가제 A를 함유해도 되고, 정공 수송층이 첨가제 A를 함유해도 되며, 정공 주입층 및 정공 수송층이 첨가제 A를 함유해도 된다. 첨가제 A는, 저분자 화합물이어도 되고, 고분자 화합물이어도 된다. 구체적으로는, 불소계 화합물, 에스테르계 화합물, 탄화수소계 화합물 등을 들 수 있다.
전자 주입 수송층에 사용되는 전자 주입 수송성 재료로서는, 공지된 재료를 사용할 수 있다. 예를 들어, 알칼리 금속류, 알칼리 금속의 합금, 알칼리 금속의 할로겐화물, 알칼리 토류 금속류, 알칼리 토류 금속의 할로겐화물, 알칼리 토류 금속의 산화물, 알칼리 금속의 유기 착체, 마그네슘의 할로겐화물이나 산화물, 산화 알루미늄 등을 들 수 있다. 또한, 전자 주입 수송성 재료로서는, 예를 들어 바소큐프로인, 바소페난트롤린, 페난트롤린 유도체, 트리아졸 유도체, 옥사디아졸 유도체, 피리딘 유도체, 니트로 치환 플루오렌 유도체, 안트라퀴노디메탄 유도체, 디페닐퀴논 유도체, 티오피란디옥시드 유도체, 나프탈렌이나 페릴렌 등의 방향환 테트라카르복실산 무수물, 카르보디이미드, 플루오레닐리덴 메탄 유도체, 안트라퀴노디메탄 유도체, 안트론 유도체, 퀴녹살린 유도체, 퀴놀리놀 착체 등의 금속 착체, 프탈로시아닌 화합물, 디스티릴피라진 유도체 등을 들 수 있다.
또한, 전자 수송성의 유기 재료에 알칼리 금속 혹은 알칼리 토류 금속을 도프한 금속 도프층을 형성하고, 이것을 전자 주입 수송층으로 할 수도 있다. 전자 수송성의 유기 재료로서는, 예를 들어 바소큐프로인, 바소페난트롤린, 페난트롤린 유도체, 트리아졸 유도체, 옥사디아졸 유도체, 피리딘 유도체, 트리스(8-퀴놀리놀라토)알루미늄(Alq3) 등의 금속 착체, 및 이들의 고분자 유도체 등을 들 수 있다. 또한, 도프하는 금속으로서는, Li, Cs, Ba, Sr 등을 들 수 있다.
제2 전극(140)은, 금속 등의, 도전성을 갖는 재료를 포함한다. 제2 전극(140)은, 후술하는 증착 마스크(20)를 사용하는 증착법에 의해 통전층(130)의 위에 형성된다. 제2 전극(140)을 구성하는 재료의 예로서는, 백금, 금, 은, 구리, 철, 주석, 크롬, 알루미늄, 인듐, 리튬, 나트륨, 칼륨, 칼슘, 마그네슘, 크롬, 탄소 등을 들 수 있다. 이들 재료는, 단독으로 사용해도, 2종류 이상을 조합하여 사용해도 된다. 2종류 이상을 사용하는 경우에는, 각 재료로 이루어지는 층을 적층해도 된다. 또한, 2종류 이상의 재료를 포함하는 합금을 사용해도 된다. 예를 들어, MgAg 등의 마그네슘 합금, AlLi, AlCa, AlMg 등의 알루미늄 합금, 알칼리 금속류 및 알칼리 토류 금속류의 합금 등을 들 수 있다.
전자 디바이스(100)가 유기 EL 표시 장치인 경우, 소자(110)는 화소이며, 통전층(130)은 발광층을 포함한다.
도 1에 도시한 바와 같이, 1개의 기판(91) 위에는, 복수의 전자 디바이스(100)에 대응하는 복수의 소자(110)가 마련되어 있어도 된다. 전자 디바이스(100)가 유기 EL 표시 장치 등의 표시 장치인 경우, 1개의 전자 디바이스(100)는, 1개의 화면에 상당한다.
도 2는, 전자 디바이스(100)를 확대해서 나타내는 단면도이다. 도 2는, 후술하는 도 6에 도시한 전자 디바이스(100)의, II-II선을 따른 단면도이다. 도 2에 있어서는, 기판(91)의 법선 방향을 따라서 본 경우에 제1 전극(120)과 제2 전극(140)이 겹치며, 또한 제1 전극(120)과 제2 전극(140)의 사이에 통전층(130)이 위치하는 부분이, 소자로서 부호 110으로 표시되어 있다. 도 2에 도시한 바와 같이, 제2 전극(140)은, 기판(91)의 법선 방향을 따라서 본 경우에 제1 전극(120)과 겹치는 영역뿐만 아니라, 제1 전극(120)과 겹치지 않는 영역에도 위치하고 있어도 된다. 또한, 이하의 설명에 있어서, 기판(91)이나 증착 마스크(20)와 같은 판형의 부재의 면의 법선 방향을 따라서 본 경우에 2개의 구성 요소가 겹치는 것을, 단순히 「겹친다」라고 표현하기도 한다.
도 2의 제2 전극(140)에 대하여 상세히 설명한다. 제2 전극(140)은, 제1 층(140A) 및 제2 층(140B)을 갖는다. 제1 층(140A)은, 후술하는 제1 증착 마스크(20A)를 사용하는 증착법에 의해 형성되는 층이다. 제1 층(140A)은, 제1 전극(120)에 겹치는 전극 제1 기본 영역(141A)과, 인접하는 2개의 소자(110)의 사이에 위치하는 전극 제1 확장 영역(142A)을 포함한다. 전극 제1 확장 영역(142A)은, 전극 제1 기본 영역(141A)에 접속되어 있어도 되고, 접속되어 있지 않아도 된다. 전극 제1 확장 영역(142A)이 전극 제1 기본 영역(141A)에 접속되어 있지 않은 경우, 전극 제1 확장 영역(142A)은, 제2 층(140B)을 통해 전극 제1 기본 영역(141A)에 전기적으로 접속되어 있다.
제2 층(140B)은, 후술하는 제2 증착 마스크(20B)를 사용하는 증착법에 의해 형성되는 층이다. 도 2에 도시한 바와 같이, 제2 층(140B)은, 제1 층(140A)의 전극 제1 확장 영역(142A)에 겹쳐 있다. 제2 층(140B)을 마련함으로써, 인접하는 2개의 소자(110)의 사이에 위치하는 제2 전극(140)의 두께가 증가한다. 이 때문에, 제2 층(140B)이 존재하지 않는 경우에 비하여, 인접하는 2개의 소자(110)의 전극 제1 기본 영역(141A)의 사이의 전기 저항을 저감시킬 수 있다.
도 2에 있어서, 부호 T1은, 제2 전극(140) 중 소자(110)를 구성하고 있는 부분의 두께의 최솟값을 나타내고, 부호 T2는, 제2 전극(140) 중 인접하는 2개의 소자(110)의 사이에 위치하는 부분의 두께의 최댓값을 나타낸다. 두께 T2는, 제2 층(140B)의 두께의 분만큼 두께 T1보다도 크다. 두께 T2는, 두께 T1의 1.2배 이상이어도 되고, 1.5배 이상이어도 되고, 1.8배 이상이어도 되고, 2.0배 이상이어도 되고, 2.2배 이상이어도 되며, 2.5배 이상이어도 된다. 이에 의해, 인접하는 2개의 소자(110)의 전극 제1 기본 영역(141A)의 사이의 전기 저항을 저감시킬 수 있다. 또한, 두께 T2는, 두께 T1의 5.0배 이하여도 되고, 4.5배 이하여도 되고, 4.0배 이하여도 되고, 3.5배 이하여도 되며, 3.0배 이하여도 된다.
두께 T1에 대한 두께 T2의 비율인 T2/T1의 범위는, 1.2, 1.5, 1.8, 2.0, 2.2, 2.5로 이루어지는 제1 그룹, 및/또는 3.0, 3.5, 4.0, 4.5, 5.0으로 이루어지는 제2 그룹에 의해 정해져도 된다. T2/T1의 범위는, 상술한 제1 그룹에 포함되는 값 중 임의의 1개와, 상술한 제2 그룹에 포함되는 값 중 임의의 1개의 조합에 의해 정해져도 된다. T2/T1의 범위는, 상술한 제1 그룹에 포함되는 값 중 임의의 2개의 조합에 의해 정해져도 된다. T2/T1의 범위는, 상술한 제2 그룹에 포함되는 값 중 임의의 2개의 조합에 의해 정해져도 된다. 예를 들어、T2／T1은, 1.2 이상 5.0 이하여도 되고, 1.2 이상 4.5 이하여도 되고, 1.2 이상 4.0 이하여도 되고, 1.2 이상 3.5 이하여도 되고, 1.2 이상 3.0 이하여도 되고, 1.2 이상 2.5 이하여도 되고, 1.2 이상 2.2 이하여도 되고, 1.2 이상 2.0 이하여도 되고, 1.2 이상 1.8 이하여도 되고, 1.2 이상 1.5 이하여도 되고, 1.5 이상 5.0 이하여도 되고, 1.5 이상 4.5 이하여도 되고, 1.5 이상 4.0 이하여도 되고, 1.5 이상 3.5 이하여도 되고, 1.5 이상 3.0 이하여도 되고, 1.5 이상 2.5 이하여도 되고, 1.5 이상 2.2 이하여도 되고, 1.5 이상 2.0 이하여도 되고, 1.5 이상 1.8 이하여도 되고, 1.8 이상 5.0 이하여도 되고, 1.8 이상 4.5 이하여도 되고, 1.8 이상 4.0 이하여도 되고, 1.8 이상 3.5 이하여도 되고, 1.8 이상 3.0 이하여도 되고, 1.8 이상 2.5 이하여도 되고, 1.8 이상 2.2 이하여도 되고, 1.8 이상 2.0 이하여도 되고, 2.0 이상 5.0 이하여도 되고, 2.0 이상 4.5 이하여도 되고, 2.0 이상 4.0 이하여도 되고, 2.0 이상 3.5 이하여도 되고, 2.0 이상 3.0 이하여도 되고, 2.0 이상 2.5 이하여도 되고, 2.0 이상 2.2 이하여도 되고, 2.2 이상 5.0 이하여도 되고, 2.2 이상 4.5 이하여도 되고, 2.2 이상 4.0 이하여도 되고, 2.2 이상 3.5 이하여도 되고, 2.2 이상 3.0 이하여도 되고, 2.2 이상 2.5 이하여도 되고, 2.5 이상 5.0 이하여도 되고, 2.5 이상 4.5 이하여도 되고, 2.5 이상 4.0 이하여도 되고, 2.5 이상 3.5 이하여도 되고, 2.5 이상 3.0 이하여도 되고, 3.0 이상 5.0 이하여도 되고, 3.0 이상 4.5 이하여도 되고, 3.0 이상 4.0 이하여도 되고, 3.0 이상 3.5 이하여도 되고, 3.5 이상 5.0 이하여도 되고, 3.5 이상 4.5 이하여도 되고, 3.5 이상 4.0 이하여도 되고, 4.0 이상 5.0 이하여도 되고, 4.0 이상 4.5 이하여도 되며, 4.5 이상 5.0 이하여도 된다.
두께 T1에 대한 두께 T2의 비율에 관한 상술한 각 범위는, 도 1∼도 16에 도시한 실시 형태 이외의 형태로 채용되어도 된다.
두께 T1은, 10㎚ 이상이어도 되고, 20㎚ 이상이어도 되고, 50㎚ 이상이어도 되고, 100㎚ 이상이어도 되며, 200㎚ 이상이어도 된다. 또한, 두께 T1은, 10㎛ 이하여도 되고, 5㎛ 이하여도 되고, 2㎛ 이하여도 되고, 1㎛ 이하여도 되며, 500㎚ 이하여도 된다.
두께 T1의 범위는, 10㎚, 20㎚, 50㎚, 100㎚, 200㎚로 이루어지는 제1 그룹, 및/또는 10㎛, 5㎛, 2㎛, 1㎛, 500㎚로 이루어지는 제2 그룹에 의해 정해져도 된다. 두께 T1의 범위는, 상술한 제1 그룹에 포함되는 값 중 임의의 1개와, 상술한 제2 그룹에 포함되는 값 중 임의의 1개의 조합에 의해 정해져도 된다. 두께 T1의 범위는, 상술한 제1 그룹에 포함되는 값 중 임의의 2개의 조합에 의해 정해져도 된다. 두께 T1의 범위는, 상술한 제2 그룹에 포함되는 값 중 임의의 2개의 조합에 의해 정해져도 된다. 예를 들어, 두께 T1은, 10㎚ 이상 10㎛ 이하여도 되고, 10㎚ 이상 5㎛ 이하여도 되고, 10㎚ 이상 2㎛ 이하여도 되고, 10㎚ 이상 1㎛ 이하여도 되고, 10㎚ 이상 500㎚ 이하여도 되고, 10㎚ 이상 200㎚ 이하여도 되고, 10㎚ 이상 100㎚ 이하여도 되고, 10㎚ 이상 50㎚ 이하여도 되고, 10㎚ 이상 20㎚ 이하여도 되고, 20㎚ 이상 10㎛ 이하여도 되고, 20㎚ 이상 5㎛ 이하여도 되고, 20㎚ 이상 2㎛ 이하여도 되고, 20㎚ 이상 1㎛ 이하여도 되고, 20㎚ 이상 500㎚ 이하여도 되고, 20㎚ 이상 200㎚ 이하여도 되고, 20㎚ 이상 100㎚ 이하여도 되고, 20㎚ 이상 50㎚ 이하여도 되고, 50㎚ 이상 10㎛ 이하여도 되고, 50㎚ 이상 5㎛ 이하여도 되고, 50㎚ 이상 2㎛ 이하여도 되고, 50㎚ 이상 1㎛ 이하여도 되고, 50㎚ 이상 500㎚ 이하여도 되고, 50㎚ 이상 200㎚ 이하여도 되고, 50㎚ 이상 100㎚ 이하여도 되고, 100㎚ 이상 10㎛ 이하여도 되고, 100㎚ 이상 5㎛ 이하여도 되고, 100㎚ 이상 2㎛ 이하여도 되고, 100㎚ 이상 1㎛ 이하여도 되고, 100㎚ 이상 500㎚ 이하여도 되고, 100㎚ 이상 200㎚ 이하여도 되고, 200㎚ 이상 10㎛ 이하여도 되고, 200㎚ 이상 5㎛ 이하여도 되고, 200㎚ 이상 2㎛ 이하여도 되고, 200㎚ 이상 1㎛ 이하여도 되고, 200㎚ 이상 500㎚ 이하여도 되고, 500㎚ 이상 10㎛ 이하여도 되고, 500㎚ 이상 5㎛ 이하여도 되고, 500㎚ 이상 2㎛ 이하여도 되고, 500㎚ 이상 1㎛ 이하여도 되고, 1㎛ 이상 10㎛ 이하여도 되고, 1㎛ 이상 5㎛ 이하여도 되고, 1㎛ 이상 2㎛ 이하여도 되고, 2㎛ 이상 10㎛ 이하여도 되고, 2㎛ 이상 5㎛ 이하여도 되며, 5㎛ 이상 10㎛ 이하여도 된다.
두께 T1에 관한 상술한 각 범위는, 도 1∼도 16에 도시한 실시 형태 이외의 형태로 채용되어도 된다.
다음으로, 기판(91)의 법선 방향을 따라서 본 경우의, 전자 디바이스(100)의 소자(110)의 각 층의 구성의 일례에 대하여 설명한다.
도 3은, 제1 전극(120)이 형성된 상태의 기판(91)의 일례를 나타내는 평면도이다. 도 3에 도시한 바와 같이, 제1 전극(120)은, 제1 방향 D1로 연장되는 스트라이프형의 형상을 갖고 있어도 된다. 또한, 복수의 제1 전극(120)이, 제1 방향 D1에 교차하는 제2 방향 D2로 나열되어 있어도 된다. 도 3에 도시한 예에 있어서, 제1 방향 D1 및 제2 방향 D2는, 기판(91)의 외연이 연장되는 방향이다. 제2 방향 D2는, 제1 방향 D1에 직교하고 있어도 된다.
기판(91)에는, 기판(91)의 외연을 따라 나열되는 복수의 단자부(125)나, 단자부(125)와 제1 전극(120)을 전기적으로 접속하는 배선(126) 등이 형성되어 있어도 된다. 단자부(125)나 배선(126)은, 제1 전극(120)과 동일한 재료에 의해, 동일한 공정에서 기판(91)에 형성되어도 된다.
또한, 기판(91)에는 얼라인먼트 마크(93)가 형성되어 있어도 된다. 얼라인먼트 마크(93)는, 예를 들어 기판(91)의 코너에 형성되어 있다. 얼라인먼트 마크(93)는, 소자(110)의 각 층을 기판(91)에 형성하는 공정에 있어서, 기판(91)의 위치 정렬을 위해서 이용되어도 된다. 예를 들어, 기판(91)은, 후술하는 증착 마스크(20)의 위치를 기판(91)에 대해서 조정하기 위해서 이용되어도 된다.
도 4는, 제1 전극(120) 및 통전층(130)이 형성된 상태의 기판(91)의 일례를 나타내는 평면도이다. 도 4에 도시한 예에 있어서, 통전층(130)은, 복수의 제1 전극(120)에 걸쳐 넓어지도록 형성되어 있다. 도 4에 도시한 통전층(130)은, 예를 들어 통전층(130)의 형상에 대응하는 관통 구멍이 형성된 증착 마스크를 사용하는 증착법에 의해 유기 재료를 기판(91) 위나 제1 전극(120) 위에 부착시킴으로써 형성되어도 된다.
도 5는, 제1 전극(120), 통전층(130) 및 제2 전극(140)의 제1 층(140A)이 형성된 상태의 기판(91)의 일례를 나타내는 평면도이다. 도 5에 도시한 바와 같이, 제1 층(140A)은, 제2 방향 D2로 연장되어 있어도 된다. 또한, 복수의 제1 층(140A)이 제1 방향 D1로 나열되어 있어도 된다.
도 5에 도시한 바와 같이, 제1 층(140A)은, 제2 방향 D2로 배열되는 복수의 전극 제1 기본 영역(141A)과, 제2 방향 D2에 있어서 인접하는 2개의 전극 제1 기본 영역(141A)을 접속하도록 연장되는 전극 제1 확장 영역(142A)을 포함하고 있어도 된다. 전극 제1 기본 영역(141A)은, 제1 전극(120)과 전체적으로 또는 부분적으로 겹치도록 배치되어 있다. 이 경우, 제1 전극(120)과 제2 전극(140)의 전극 제1 기본 영역(141A)의 사이에 전압을 인가하면, 양자의 사이에 위치하는 통전층(130)이 구동된다. 통전층(130)이 발광층인 경우, 통전층(130)으로부터 광이 방출되고, 광이 제2 전극(140)측 또는 제1 전극(120)측으로부터 외부로 도출된다.
도 5에 도시한 바와 같이, 기판(91)에는, 기판(91)의 외연을 따라 배열되는 복수의 단자부(145A)나, 단자부(145A)와 제2 전극(140)의 제1 층(140A)을 전기적으로 접속하는 배선(146A) 등이 형성되어 있어도 된다. 단자부(145A)나 배선(146A)은, 제2 전극(140)의 제1 층(140A)과 동일한 재료에 의해, 동일한 공정에서 기판(91)에 형성되어도 된다. 즉, 단자부(145A)나 배선(146A)은, 제1 증착 마스크(20A)를 사용하는 증착법에 의해 제1 층(140A)과 동시에 형성되어도 된다. 이에 의해, 제1 층(140A)에 대한 단자부(145A)나 배선(146A)의 상대적인 위치 정밀도를 높일 수 있다.
도 5에 도시한 바와 같이, 인접하는 2개의 전극 제1 기본 영역(141A)이 배열되는 방향인 제2 방향 D2에 직교하는 방향에 있어서, 전극 제1 확장 영역(142A)의 치수는, 전극 제1 기본 영역(141A)의 치수보다도 작다. 즉, 전극 제1 확장 영역(142A)의 폭은, 전극 제1 기본 영역(141A)의 폭보다도 작다. 바꾸어 말하면, 제1 층(140A)은, 제2 방향 D2에 직교하는 방향에 있어서, 제1 치수 및 제1 치수보다도 작은 제2 치수를 갖는다. 제1 치수를 갖는 영역과, 제2 치수를 갖는 영역이 각각, 제2 방향 D2에 있어서 교대로 나열되어 있다. 이 때문에, 제2 방향 D2에 있어서 인접하는 2개의 소자(110) 사이의 영역에 있어서, 광이 전자 디바이스(100)를 투과하기 쉬워진다. 이에 의해, 예를 들어 전극 제1 확장 영역(142A)이 전극 제1 기본 영역(141A)과 동일한 폭을 갖는 경우에 비하여, 전자 디바이스(100) 전체의 투과율을 높일 수 있다.
후술하는 바와 같이, 전극 제1 기본 영역(141A)은, 제1 증착 마스크(20A)의 마스크 제1 기본 영역(26A)을 통과한 증착 재료에 의해 주로 구성된다. 또한, 전극 제1 확장 영역(142A)은, 제1 증착 마스크(20A)의 마스크 제1 확장 영역(27A)을 통과한 증착 재료에 의해 주로 구성된다. 이 때문에, 전극 제1 기본 영역(141A)의 치수는 마스크 제1 기본 영역(26A)의 치수에 대응하고, 전극 제1 확장 영역(142A)의 치수는 마스크 제1 확장 영역(27A)의 치수에 대응한다. 예를 들어, 전극 제1 기본 영역(141A)의 폭에 대한 전극 제1 확장 영역(142A)의 폭의 비율은, 후술하는 마스크 제1 기본 영역(26A)의 치수 W11에 대한 마스크 제1 확장 영역(27A)의 치수 W12의 비율에 대응한다.
그런데, 전극 제1 확장 영역(142A)의 폭을 전극 제1 기본 영역(141A)의 폭보다도 작게 하면, 인접하는 2개의 전극 제1 기본 영역(141A)의 사이의 전기 저항이 증가한다. 이 점을 고려하여, 본 실시 형태에 있어서는, 전극 제1 확장 영역(142A) 위에 상술한 제2 층(140B)을 형성하고 있다.
도 6은, 제1 전극(120), 통전층(130), 제2 전극(140)의 제1 층(140A) 및 제2 전극(140)의 제2 층(140B)이 형성된 상태의 기판(91)의 일례를 나타내는 평면도이다. 도 6에 도시한 바와 같이, 제2 층(140B)은, 제2 방향 D2에 있어서 인접하는 2개의 전극 제1 기본 영역(141A)의 사이에 위치하는 전극 제1 확장 영역(142A)에 전체적으로 또는 부분적으로 겹쳐 있다. 이에 의해, 인접하는 2개의 전극 제1 기본 영역(141A)의 사이의 전기 저항을 저감시킬 수 있다. 제2 층(140B)은, 제2 방향 D2에 있어서 인접하는 2개의 전극 제1 기본 영역(141A)에도 부분적으로 겹쳐 있어도 된다.
또한, 상술한 단자부(145A)나 배선(146A)은, 제2 증착 마스크(20B)를 사용하는 증착법에 의해 제2 층(140B)과 동시에 형성되어도 된다. 이에 의해, 제2 층(140B)에 대한 단자부(145A)나 배선(146A)의 상대적인 위치 정밀도를 높일 수 있다. 또한, 상술한 단자부(145A)나 배선(146A)은, 제1 증착 마스크(20A)를 사용하는 증착법에 의해 형성되는 층에 추가하여, 제2 증착 마스크(20B)를 사용하는 증착법에 의해 형성되는 층을 포함하고 있어도 된다.
다음으로, 상술한 전자 디바이스(100)의 제2 전극(140)을 증착법에 의해 형성하는 방법에 대하여 설명한다. 도 7은, 대상물에 증착 재료를 증착시키는 증착 처리를 실시하는 증착 장치(80)를 나타내는 도면이다.
도 7에 도시한 바와 같이, 증착 장치(80)는, 그 내부에, 증착원(81), 히터(83), 및 증착 마스크 장치(10)를 구비하고 있어도 된다. 또한, 증착 장치(80)는, 증착 장치(80)의 내부를 진공 분위기로 하기 위한 배기 수단을 더 구비하고 있어도 된다. 증착원(81)은, 예를 들어 도가니이며, 유기 발광 재료 등의 증착 재료(82)를 수용한다. 히터(83)는, 증착원(81)을 가열하여, 진공 분위기하에서 증착 재료(82)를 증발시킨다. 증착 마스크 장치(10)는, 증착원(81)과 대향하도록 배치되어 있다.
도 7에 도시한 바와 같이, 증착 마스크 장치(10)는, 적어도 하나의 증착 마스크(20)를 구비한다. 증착 마스크 장치(10)는, 증착 마스크(20)를 지지하는 프레임(15)을 더 구비하고 있어도 된다. 프레임(15)은, 증착 마스크(20)가 휘는 것을 억제하도록, 증착 마스크(20)에 장력을 가한 상태에서 증착 마스크(20)를 지지하고 있어도 된다.
증착 마스크 장치(10)의 증착 마스크(20)로서는, 후술하는 제1 증착 마스크(20A), 제2 증착 마스크(20B), 제3 증착 마스크(20C) 등이 사용되어도 된다. 이하의 설명에 있어서, 증착 마스크의 구성 중, 제1 증착 마스크(20A), 제2 증착 마스크(20B), 제3 증착 마스크(20C) 등에 공통되는 구성을 설명하는 경우에는, 「증착 마스크(20)」라는 용어 및 부호를 사용한다. 유효 영역 등의 증착 마스크(20)의 증착 마스크의 구성 요소에 대해서도 마찬가지로, 제1 증착 마스크(20A), 제2 증착 마스크(20B), 제3 증착 마스크(20C) 등에 공통되는 내용을 설명하는 경우에는, 부호로서, 「22」등의, 알파벳이 부여되어 있지 않은, 숫자만의 부호를 사용한다. 한편, 제1 증착 마스크(20A), 제2 증착 마스크(20B), 제3 증착 마스크(20C)의 각각에 특유한 내용을 설명하는 경우에는, 숫자의 뒤에 「A」, 「B」, 「C」등의 대응하는 알파벳을 부여한 부호를 사용한다.
증착 마스크 장치(10)는, 도 7에 도시한 바와 같이, 증착 재료(82)를 부착시키는 대상물인 기판(91)에 증착 마스크(20)가 대면하도록, 증착 장치(80) 내에 배치되어 있다. 증착 마스크(20)는, 증착원(81)으로부터 비래한 증착 재료(82)를 통과시키는 복수의 관통 구멍(25)을 갖는다. 이하의 설명에 있어서, 증착 마스크(20)의 면 중, 비래한 증착 재료(82)가 부착되는 기판(91)의 측에 위치하는 면을 제1 면(201)이라고 칭하고, 제1 면(201)의 반대측에 위치하는 면을 제2 면(202)이라고 칭한다.
증착 마스크 장치(10)는, 도 7에 도시한 바와 같이, 기판(91)의, 증착 마스크(20)와 반대측의 면에 배치된 자석(85)을 구비하고 있어도 된다. 자석(85)을 마련함으로써, 자력에 의해 증착 마스크(20)를 자석(85)측에 가까이 끌어 당겨, 증착 마스크(20)를 기판(91)에 밀착시킬 수 있다. 이에 의해, 증착 공정에 있어서 섀도우가 발생하는 것을 억제할 수 있어, 기판(91)에 부착되는 증착 재료(82)에 의해 기판(91)에 형성되는 증착층의 치수 정밀도나 위치 정밀도를 높일 수 있다. 또한, 정전기력을 이용하는 정전 척을 사용하여 증착 마스크(20)를 기판(91)에 밀착시켜도 된다.
도 8은, 증착 마스크 장치(10)를 증착 마스크(20)의 제1 면(201)측에서 본 경우를 나타내는 평면도이다. 도 8에 도시한 바와 같이, 증착 마스크 장치(10)는, 복수의 증착 마스크(20)를 구비하고 있어도 된다. 본 실시 형태에 있어서, 각 증착 마스크(20)는, 제1 방향 D1 등의 일 방향으로 연장되는 직사각형의 형상을 갖는다. 증착 마스크 장치(10)에 있어서, 복수의 증착 마스크(20)는, 증착 마스크(20)의 길이 방향에 교차하는 폭 방향으로 나열되어 있다. 각 증착 마스크(20)는, 증착 마스크(20)의 길이 방향의 양단부에 있어서, 예를 들어 용접에 의해 프레임(15)에 고정되어 있다. 또한, 도시는 하지 않았지만, 증착 마스크 장치(10)는, 프레임(15)에 고정되고, 증착 마스크(20)의 두께 방향에 있어서 증착 마스크(20)에 부분적으로 겹치는 부재를 구비하고 있어도 된다. 그와 같은 부재의 예로서, 증착 마스크(20)의 길이 방향에 교차하는 방향으로 연장되어, 증착 마스크(20)를 지지하는 부재, 인접하는 2개의 증착 마스크 사이의 간극에 겹치는 부재 등을 들 수 있다.
도 8에 도시한 증착 마스크(20)는, 용접 등에 의해 프레임(15)에 고정되는 한 쌍의 귀부(17)와, 귀부(17)의 사이에 위치하는 중간부(18)를 갖는다. 중간부(18)는, 적어도 하나의 유효 영역(22)과, 유효 영역(22)의 주위에 위치하는 주위 영역(23)을 갖고 있어도 된다. 도 8에 도시한 예에 있어서, 중간부(18)는, 증착 마스크(20)의 길이 방향을 따라서 소정의 간격을 두고 배열된 복수의 유효 영역(22)을 포함한다. 주위 영역(23)은, 복수의 유효 영역(22)을 둘러싸고 있다.
증착 마스크(20)를 사용하여 유기 EL 표시 장치 등의 표시 장치를 제작하는 경우, 1개의 유효 영역(22)은, 1개의 유기 EL 표시 장치의 표시 영역에, 즉 1개의 화면에 대응하고 있어도 된다. 또한, 1개의 유효 영역(22)이 복수의 표시 영역에 대응하고 있어도 된다. 또한, 도시는 하지 않았지만, 증착 마스크(20)의 폭 방향에 있어서도 소정의 간격을 두고 복수의 유효 영역(22)이 배열되어 있어도 된다.
유효 영역(22)은, 예를 들어 평면에서 볼 때 대략 사각형 형상, 더욱 정확하게는 평면에서 볼 때 대략 직사각형의 윤곽을 갖고 있어도 된다. 또한 도시는 하지 않았지만, 각 유효 영역(22)은, 유기 EL 표시 장치의 표시 영역의 형상에 따라서, 다양한 형상의 윤곽을 가질 수 있다. 예를 들어 각 유효 영역(22)은, 원 형상의 윤곽을 갖고 있어도 된다.
도 9는, 상술한 제2 전극(140)의 제1 층(140A)을 형성할 때 사용되는 제1 증착 마스크(20A)를 구비하는 제1 증착 마스크 장치(10A)의 일부를 확대해서 나타내는 평면도이다. 제1 증착 마스크(20A)는, 상이한 2방향을 따라 배열되어 있는 영역을 포함하는 복수의 제1 관통 구멍(25A)을 갖는다. 도 9에 도시한 예에 있어서, 상이한 2방향은, 제1 방향 D1 및 제2 방향 D2이다.
도 10은, 상술한 제2 전극(140)의 제2 층(140B)을 형성할 때 사용되는 제2 증착 마스크(20B)를 구비하는 제2 증착 마스크 장치(10B)의 일부를 확대해서 나타내는 평면도이다. 제2 증착 마스크(20B)는, 상이한 2방향을 따라 배열되어 있는 복수의 제2 관통 구멍(25B)을 갖는다. 도 10에 도시한 예에 있어서, 상이한 2방향은, 제1 방향 D1 및 제2 방향 D2이다.
제2 증착 마스크 장치(10B)는, 예를 들어 증착 장치(80)에 있어서 제1 증착 마스크 장치(10A)를 사용하여 기판(91)에 제2 전극(140)의 제1 층(140A)을 형성한 후, 증착 장치(80)에 있어서 기판(91)에 제2 전극(140)의 제2 층(140B)을 형성하기 위해서 사용된다. 이와 같이, 전자 디바이스(100)를 제조하는 공정에 있어서는, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 등의 복수의 증착 마스크(20)의 순으로 사용된다. 전자 디바이스(100)를 제조하기 위해서 사용되는 복수의 증착 마스크(20)의 군을, 「증착 마스크군」이라고도 칭한다.
도 11은, 제1 증착 마스크(20A), 제2 증착 마스크(20B)나 제3 증착 마스크(20C) 등의 증착 마스크(20)의 단면 구조의 일례를 나타내는 도면이다. 증착 마스크(20)는, 금속판(50)에 형성되어 있는 복수의 관통 구멍(25)을 갖는다. 관통 구멍(25)은, 제1 면(201)으로부터 제2 면(202)으로 금속판(50)을 관통하고 있다.
도 11에 도시한 관통 구멍(25)은, 금속판(50)을 제1 면(201)측 및 제2 면(202)측으로부터 에칭함으로써 형성되어도 된다. 관통 구멍(25)의 벽면은, 제1 면(201)측에 위치하는 제1 벽면(31)과, 제2 면(202)측에 위치하는 제2 벽면(36)을 포함한다. 제1 벽면(31)은, 금속판(50)을 제1 면(201)측으로부터 에칭할 때 형성되는 제1 오목부(30)의 면이다. 제2 벽면(36)은, 금속판(50)을 제2 면(202)측으로부터 에칭할 때 형성되는 제2 오목부(35)의 면이다. 제1 오목부(30)의 제1 벽면(31)과 제2 오목부(35)의 제2 벽면(36)은, 접속부(42)에 있어서 접속되어 있다.
증착 마스크(20)를 사용한 증착법에 있어서는, 제2 면(202)측으로부터 제1 면(201)측으로 관통 구멍(25)을 통과한 증착 재료(82)가 기판(91)에 부착됨으로써, 기판(91)에 상술한 제1 층(140A)이나 제2 층(140B) 등의 층이 형성된다. 기판(91)에 형성되는 층의, 기판(91)의 면내 방향에 있어서의 윤곽은, 제1 면(201) 위에 있어서의 관통 구멍(25)의 단부(251)의 윤곽에 의해 정해진다. 후술하는 도 12∼도 16 등의 평면도에서 도시되어 있는 관통 구멍(25)의 윤곽은, 관통 구멍(25)의 단부(251)의 윤곽이다.
증착 마스크(20)의 두께 T는, 100㎛ 이하인 것이 바람직하다. 증착 마스크(20)의 두께 T는, 50㎛ 이하여도 되고, 40㎛ 이하여도 되고, 35㎛ 이하여도 되고, 30㎛ 이하여도 되고, 25㎛ 이하여도 되며, 20㎛ 이하여도 된다. 한편, 증착 마스크(20)의 두께가 너무 작아지면, 증착 마스크(20)의 강도가 저하되어, 증착 마스크(20)에 손상이나 변형이 발생하기 쉬워진다. 이 점을 고려하고, 증착 마스크(20)의 두께 T는, 5㎛ 이상인 것이 바람직하다. 증착 마스크(20)의 두께 T는, 8㎛ 이상이어도 되고, 10㎛ 이상이어도 되고, 12㎛ 이상이어도 되고, 13㎛ 이상이어도 되며, 15㎛ 이상이어도 된다.
증착 마스크(20)의 두께 T의 범위는, 5㎛, 8㎛, 10㎛, 12㎛, 13㎛, 15㎛로 이루어지는 제1 그룹, 및/또는 100㎛, 50㎛, 40㎛, 35㎛, 30㎛, 25㎛, 20㎛로 이루어지는 제2 그룹에 의해 정해져도 된다. 두께 T의 범위는, 상술한 제1 그룹에 포함되는 값 중 임의의 1개와, 상술한 제2 그룹에 포함되는 값 중 임의의 1개의 조합에 의해 정해져도 된다. 두께 T의 범위는, 상술한 제1 그룹에 포함되는 값 중 임의의 2개의 조합에 의해 정해져도 된다. 두께 T의 범위는, 상술한 제2 그룹에 포함되는 값 중 임의의 2개의 조합에 의해 정해져도 된다. 예를 들어, 증착 마스크(20)의 두께 T의 범위는, 5㎛ 이상 100㎛ 이하여도 되고, 5㎛ 이상 50㎛ 이하여도 되고, 5㎛ 이상 40㎛ 이하여도 되고, 5㎛ 이상 35㎛ 이하여도 되고, 5㎛ 이상 30㎛ 이하여도 되고, 5㎛ 이상 25㎛ 이하여도 되고, 5㎛ 이상 20㎛ 이하여도 되고, 5㎛ 이상 15㎛ 이하여도 되고, 5㎛ 이상 13㎛ 이하여도 되고, 5㎛ 이상 12㎛ 이하여도 되고, 5㎛ 이상 10㎛ 이하여도 되고, 5㎛ 이상 8㎛ 이하여도 되고, 8㎛ 이상 100㎛ 이하여도 되고, 8㎛ 이상 50㎛ 이하여도 되고, 8㎛ 이상 40㎛ 이하여도 되고, 8㎛ 이상 35㎛ 이하여도 되고, 8㎛ 이상 30㎛ 이하여도 되고, 8㎛ 이상 25㎛ 이하여도 되고, 8㎛ 이상 20㎛ 이하여도 되고, 8㎛ 이상 15㎛ 이하여도 되고, 8㎛ 이상 13㎛ 이하여도 되고, 8㎛ 이상 12㎛ 이하여도 되고, 8㎛ 이상 10㎛ 이하여도 되고, 10㎛ 이상 100㎛ 이하여도 되고, 10㎛ 이상 50㎛ 이하여도 되고, 10㎛ 이상 40㎛ 이하여도 되고, 10㎛ 이상 35㎛ 이하여도 되고, 10㎛ 이상 30㎛ 이하여도 되고, 10㎛ 이상 25㎛ 이하여도 되고, 10㎛ 이상 20㎛ 이하여도 되고, 10㎛ 이상 15㎛ 이하여도 되고, 10㎛ 이상 13㎛ 이하여도 되고, 10㎛ 이상 12㎛ 이하여도 되고, 12㎛ 이상 100㎛ 이하여도 되고, 12㎛ 이상 50㎛ 이하여도 되고, 12㎛ 이상 40㎛ 이하여도 되고, 12㎛ 이상 35㎛ 이하여도 되고, 12㎛ 이상 30㎛ 이하여도 되고, 12㎛ 이상 25㎛ 이하여도 되고, 12㎛ 이상 20㎛ 이하여도 되고, 12㎛ 이상 15㎛ 이하여도 되고, 12㎛ 이상 13㎛ 이하여도 되고, 13㎛ 이상 100㎛ 이하여도 되고, 13㎛ 이상 50㎛ 이하여도 되고, 13㎛ 이상 40㎛ 이하여도 되고, 13㎛ 이상 35㎛ 이하여도 되고, 13㎛ 이상 30㎛ 이하여도 되고, 13㎛ 이상 25㎛ 이하여도 되고, 13㎛ 이상 20㎛ 이하여도 되고, 13㎛ 이상 15㎛ 이하여도 되고, 15㎛ 이상 100㎛ 이하여도 되고, 15 ㎛ 이상 50㎛ 이하여도 되고, 15㎛ 이상 40㎛ 이하여도 되고, 15㎛ 이상 35㎛ 이하여도 되고, 15㎛ 이상 30㎛ 이하여도 되고, 15㎛ 이상 25㎛ 이하여도 되고, 15㎛ 이상 20㎛ 이하여도 되고, 20㎛ 이상 100㎛ 이하여도 되고, 20㎛ 이상 50㎛ 이하여도 되고, 20㎛ 이상 40㎛ 이하여도 되고, 20㎛ 이상 35㎛ 이하여도 되고, 20㎛ 이상 30㎛ 이하여도 되고, 20㎛ 이상 25㎛ 이하여도 되고, 25㎛ 이상 100㎛ 이하여도 되고, 25㎛ 이상 50㎛ 이하여도 되고, 25㎛ 이상 40㎛ 이하여도 되고, 25㎛ 이상 35㎛ 이하여도 되고, 25㎛ 이상 30㎛ 이하여도 되고, 30㎛ 이상 100㎛ 이하여도 되고, 30㎛ 이상 50㎛ 이하여도 되고, 30㎛ 이상 40㎛ 이하여도 되고, 30㎛ 이상 35㎛ 이하여도 되고, 35㎛ 이상 100㎛ 이하여도 되고, 35㎛ 이상 50㎛ 이하여도 되고, 35㎛ 이상 40㎛ 이하여도 되고, 40㎛ 이상 100㎛ 이하여도 되고, 40㎛ 이상 50㎛ 이하여도 되며, 50㎛ 이상 100㎛ 이하여도 된다.
또한, 증착 마스크(20)의 두께 T는, 주위 영역(23)의 두께, 즉 증착 마스크(20) 중 관통 구멍(25)이 형성되어 있지 않은 부분의 두께이다.
증착 마스크(20)의 두께 T에 관한 상술한 각 범위는, 도 1∼도 16에 도시한 실시 형태 이외의 형태로 채용되어도 된다.
증착 마스크(20)의 두께를 측정하는 방법으로서는, 접촉식 측정 방법을 채용 할 수 있다. 접촉식 측정 방법으로서는, 볼부쉬 가이드식 플런저를 구비하는, 하이덴하인사제의 길이 게이지 HEIDENHAIM-METRO의 「MT1271」을 사용할 수 있다.
또한, 증착 마스크(20)의 관통 구멍(25)의 단면 형상은, 도 11에 도시한 형상으로 한정되지는 않는다. 또한, 증착 마스크(20)의 관통 구멍(25)의 형성 방법은, 에칭에 한정되지는 않고, 다양한 방법을 채용 가능하다. 예를 들어, 관통 구멍(25)이 발생하도록 도금을 행함으로써 증착 마스크(20)를 형성해도 된다.
증착 마스크(20)를 구성하는 재료로서는, 예를 들어 니켈을 포함하는 철합금을 사용할 수 있다. 철합금은, 니켈에 더하여 코발트를 더 포함하고 있어도 된다. 예를 들어, 증착 마스크(20)의 재료로서, 니켈 및 코발트의 함유량이 합계로 30질량％ 이상이면서 또한 54질량％ 이하이고, 또한 코발트의 함유량이 0질량％ 이상이면서 또한 6질량％ 이하인 철합금을 사용할 수 있다. 니켈 혹은 니켈 및 코발트를 포함하는 철합금의 구체예로서는, 34질량％ 이상이면서 또한 38질량％ 이하의 니켈을 포함하는 인바재, 30질량％ 이상이면서 또한 34질량％ 이하의 니켈에 더하여 코발트를 더 포함하는 슈퍼 인바재, 38질량％ 이상이면서 또한 54질량％ 이하의 니켈을 포함하는 저열팽창 Fe-Ni계 도금 합금 등을 들 수 있다. 이와 같은 철합금을 사용함으로써, 증착 마스크(20)의 열팽창 계수를 낮게 할 수 있다. 예를 들어, 기판(91)으로서 유리 기판이 사용되는 경우에, 증착 마스크(20)의 열팽창 계수를, 유리 기판과 동등한 낮은 값으로 할 수 있다. 이에 의해, 증착 공정 시, 기판(91)에 형성되는 증착층의 치수 정밀도나 위치 정밀도가 증착 마스크(20)와 기판(91) 사이의 열팽창 계수 차에 기인하여 저하되는 것을 억제할 수 있다.
증착 마스크(20)를 구성하는 재료의 조성에 관한 상술한 각 범위는, 도 1∼도 16에 도시한 실시 형태 이외의 형태로 채용되어도 된다.
다음으로, 제1 증착 마스크(20A)에 대하여 상세히 설명한다. 도 12는, 제1 면(201)측에서 본 경우의 제1 증착 마스크(20A)의 일례를 나타내는 평면도이다. 도 13은, 도 12의 제1 증착 마스크(20A)의 일부를 확대해서 나타내는 평면도이다.
도 12에 도시한 바와 같이, 제1 증착 마스크(20A)는, 상이한 2방향을 따라 배열되어 있는 영역을 포함하는 복수의 제1 관통 구멍(25A)을 갖는다. 복수의 제1 관통 구멍(25A)은, 상이한 2방향을 따라 배열되어 있는 복수의 마스크 제1 기본 영역(26A)과, 인접하는 2개의 마스크 제1 기본 영역(26A)을 접속하도록 연장하는 마스크 제1 확장 영역(27A)을 포함한다.
마스크 제1 기본 영역(26A)은, 상술한 제2 전극(140)의 제1 층(140A)의 전극 제1 기본 영역(141A)을 구성하는 증착 재료가 주로 통과하는 영역이다. 도 12에 도시한 예에 있어서, 복수의 마스크 제1 기본 영역(26A)은, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있다. 도 12에 도시한 바와 같이, 제2 방향 D2에 있어서 인접하는 2개의 마스크 제1 기본 영역(26A)의 사이의 간격은, 제1 방향 D1에 있어서 인접하는 2개의 마스크 제1 기본 영역(26A)의 사이의 간격보다도 작다.
마스크 제1 확장 영역(27A)은, 상술한 제2 전극(140)의 제1 층(140A)의 전극 제1 확장 영역(142A)을 구성하는 증착 재료가 주로 통과하는 영역이다. 도 12에 도시한 예에 있어서, 마스크 제1 확장 영역(27A)은, 제2 방향 D2에 있어서 인접하는 2개의 마스크 제1 기본 영역(26A)을 접속하도록 제2 방향 D2로 연장되어 있다.
마스크 제1 확장 영역(27A)은, 인접하는 2개의 마스크 제1 기본 영역(26A)이 배열되는 방향에 직교하는 방향에 있어서, 마스크 제1 기본 영역(26A)보다도 작은 치수를 갖는다. 도 13에 도시한 예에 있어서, 마스크 제1 확장 영역(27A)은, 제2 방향 D2에 있어서 인접하는 2개의 마스크 제1 기본 영역(26A)이 나열되는 방향인 제2 방향 D2에 직교하는 제1 방향 D1에 있어서, 마스크 제1 기본 영역(26A)보다도 작은 치수를 갖는다. 바꾸어 말하면, 제1 관통 구멍(25A)은, 제2 방향 D2에 직교하는 제1 방향 D1에 있어서, 제1 치수 W11 및 제1 치수 W11보다도 작은 제2 치수 W12를 갖는다. 제1 치수 W11을 갖는 영역과, 제2 치수 W12를 갖는 영역이 각각, 제2 방향 D2에 있어서 교대로 배열되어 있다. 제1 방향 D1에 있어서, 마스크 제1 확장 영역(27A)의 치수 W12는, 마스크 제1 기본 영역(26A)의 치수 W11의 0.9배 이하여도 되고, 0.8배 이하여도 되고, 0.7배 이하여도 되고, 0.6배 이하여도 되며, 0.5배 이하여도 된다. 이에 의해, 마스크 제1 기본 영역(26A)에 대응하여 형성되는 제2 전극(140)의 2개의 전극 제1 기본 영역(141A) 사이의 영역에 있어서, 광이 전자 디바이스(100)를 투과하기 쉬워진다. 또한, 제1 방향 D1에 있어서, 마스크 제1 확장 영역(27A)의 치수 W12는, 마스크 제1 기본 영역(26A)의 치수 W11의 0.05배 이상이어도 되고, 0.1배 이상이어도 되고, 0.2배 이상이어도 되고, 0.3배 이상이어도 되며, 0.4배 이상이어도 된다.
치수 W11에 대한 치수 W12의 비율인 W12/W11의 범위는, 0.05, 0.1, 0.2, 0.3, 0.4로 이루어지는 제1 그룹, 및/또는 0.9, 0.8, 0.7, 0.6, 0.5로 이루어지는 제2 그룹에 의해 정해져도 된다. W12/W11의 범위는, 상술한 제1 그룹에 포함되는 값 중 임의의 1개와, 상술한 제2 그룹에 포함되는 값 중 임의의 1개의 조합에 의해 정해져도 된다. 예를 들어, W12/W11은, 0.05 이상 0.9 이하여도 되고, 0.05 이상 0.8 이하여도 되고, 0.05 이상 0.7 이하여도 되고, 0.05 이상 0.6 이하여도 되고, 0.05 이상 0.5 이하여도 되고, 0.05 이상 0.4 이하여도 되고, 0.05 이상 0.3 이하여도 되고, 0.05 이상 0.2 이하여도 되고, 0.05 이상 0.1 이하여도 되고, 0.1 이상 0.9 이하여도 되고, 0.1 이상 0.8 이하여도 되고, 0.1 이상 0.7 이하여도 되고, 0.1 이상 0.6 이하여도 되고, 0.1 이상 0.5 이하여도 되고, 0.1 이상 0.4 이하여도 되고, 0.1 이상 0.3 이하여도 되고, 0.1 이상 0.2 이하여도 되고, 0.2 이상 0.9 이하여도 되고, 0.2 이상 0.8 이하여도 되고, 0.2 이상 0.7 이하여도 되고, 0.2 이상 0.6 이하여도 되고, 0.2 이상 0.5 이하여도 되고, 0.2 이상 0.4 이하여도 되고, 0.2 이상 0.3 이하여도 되고, 0.3 이상 0.9 이하여도 되고, 0.3 이상 0.8 이하여도 되고, 0.3 이상 0.7 이하여도 되고, 0.3 이상 0.6 이하여도 되고, 0.3 이상 0.5 이하여도 되고, 0.3 이상 0.4 이하여도 되고, 0.4 이상 0.9 이하여도 되고, 0.4 이상 0.8 이하여도 되고, 0.4 이상 0.7 이하여도 되고, 0.4 이상 0.6 이하여도 되고, 0.4 이상 0.5 이하여도 되고, 0.5 이상 0.9 이하여도 되고, 0.5 이상 0.8 이하여도 되고, 0.5 이상 0.7 이하여도 되고, 0.5 이상 0.6 이하여도 되고, 0.6 이상 0.9 이하여도 되고, 0.6 이상 0.8 이하여도 되고, 0.6 이상 0.7 이하여도 되고, 0.7 이상 0.9 이하여도 되고, 0.7 이상 0.8 이하여도 되며, 0.8 이상 0.9 이상이어도 된다.
도 12에 도시한 바와 같이, 제1 증착 마스크(20A)는, 얼라인먼트 마크(29A)를 갖고 있어도 된다. 얼라인먼트 마크(29A)는, 예를 들어 제1 증착 마스크(20A)의 유효 영역(22A)의 코너에 형성되어 있다. 얼라인먼트 마크(29A)는, 제1 증착 마스크(20A)를 사용하여 증착법에 의해 기판(91)에 제2 전극(140)의 제1 층(140A)을 형성하는 공정에 있어서, 기판(91)에 대한 제1 증착 마스크(20A)의 위치 정렬을 위해서 이용되어도 된다.
다음으로, 제2 증착 마스크(20B)에 대하여 상세히 설명한다. 도 14는, 제1 면(201)측에서 본 경우의 제2 증착 마스크(20B)의 일례를 나타내는 평면도이다. 도 15는, 도 14의 제2 증착 마스크(20B)의 일부를 확대해서 나타내는 평면도이다.
도 14 및 도 15에 도시한 바와 같이, 제2 증착 마스크(20B)는, 상이한 2방향을 따라 배열되어 있는 복수의 제2 관통 구멍(25B)을 갖는다. 제2 관통 구멍(25B)은, 상술한 제2 전극(140)의 제2 층(140B)을 구성하는 증착 재료가 주로 통과하는 영역이다. 도 12에 도시한 예에 있어서, 제2 관통 구멍(25B)은, 제2 방향 D2로 연장되어 있다.
도 15에 있어서, 부호 W21은, 제2 관통 구멍(25B)이 연장되는 제2 방향 D2에 직교하는 제1 방향 D1에 있어서의 제2 관통 구멍(25B)의 치수를 나타낸다. 제1 방향 D1에 있어서, 제2 관통 구멍(25B)의 치수 W21은, 상술한 제1 증착 마스크(20A)의 제1 관통 구멍(25A)의 마스크 제1 기본 영역(26A)의 치수 W11보다도 작다. 마스크 제1 기본 영역(26A)의 치수 W11에 대한 제2 관통 구멍(25B)의 치수 W21의 비율의 범위는, 마스크 제1 기본 영역(26A)의 치수 W11에 대한 마스크 제1 확장 영역(27A)의 치수 W12의 비율의 상술한 범위와 마찬가지이므로, 상세한 설명을 생략한다.
제1 방향 D1에 있어서, 제2 관통 구멍(25B)의 치수 W21은, 상술한 제1 증착 마스크(20A)의 마스크 제1 확장 영역(27A)의 치수 W12보다도 작아도 되고, 커도 되며, 동일해도 된다.
도 14에 도시한 바와 같이, 제2 증착 마스크(20B)는, 얼라인먼트 마크(29B)를 갖고 있어도 된다. 얼라인먼트 마크(29B)는, 제1 증착 마스크(20A)의 경우와 마찬가지로, 예를 들어 제2 증착 마스크(20B)의 유효 영역(22B)의 코너에 형성되어 있다. 얼라인먼트 마크(29B)는, 제2 증착 마스크(20B)를 사용하여 증착법에 의해 기판(91)에 제2 전극(140)의 제2 층(140B)을 형성하는 공정에 있어서, 기판(91)에 대한 제2 증착 마스크(20B)의 위치 정렬을 위해서 이용되어도 된다.
다음으로, 전자 디바이스(100)를 제조하는 방법의 일례에 대하여 설명한다.
우선, 도 3에 도시한 바와 같이, 제1 전극(120)이 형성되어 있는 기판(91)을 준비한다. 제1 전극(120)은, 예를 들어 제1 전극(120)을 구성하는 도전층을 스퍼터링법 등에 의해 기판(91)에 형성한 후, 포토리소그래피법 등에 의해 도전층을 패터닝함으로써 형성된다.
계속해서, 도 4에 도시한 바와 같이, 제1 전극(120) 위에 통전층(130)을 형성한다. 통전층(130)은, 예를 들어 통전층(130)에 대응하는 관통 구멍을 갖는 증착 마스크를 사용하는 증착법에 의해 유기 재료 등을 기판(91) 위나 제1 전극(120) 위에 부착시킴으로써 형성된다.
계속해서, 통전층(130) 위에 제2 전극(140)을 형성하는 제2 전극 형성 공정을 실시한다. 예를 들어 도 5에 도시한 바와 같이, 통전층(130) 위에 제2 전극(140)의 제1 층(140A)을 형성한다. 구체적으로는, 제1 층(140A)은, 제1 증착 마스크(20A)를 구비하는 제1 증착 마스크 장치(10A)를 사용하는 증착법에 의해 금속 등의 도전성 재료를 통전층(130) 위에 부착시킴으로써 형성된다.
계속해서, 도 6에 도시한 바와 같이, 통전층(130) 위 및 제2 전극(140)의 제1 층(140A) 위에 제2 전극(140)의 제2 층(140B)을 형성한다. 구체적으로는, 제2 층(140B)은, 제2 증착 마스크(20B)를 구비하는 제2 증착 마스크 장치(10B)를 사용하는 증착법에 의해 금속 등의 도전성 재료를 통전층(130) 위 및 제1 층(140A) 위에 부착시킴으로써 형성된다. 이와 같이 하여, 기판(91) 위에 형성된 제1 전극(120), 통전층(130), 제2 전극(140)의 제1 층(140A) 및 제2 층(140B)을 구비하는 전자 디바이스(100)를 얻을 수 있다.
제1 증착 마스크(20A) 및 제2 증착 마스크(20B)를 구비하는 증착 마스크군을 사용하여 제2 전극(140)을 형성함으로써 실현될 수 있는 효과에 대하여, 도 16을 참조하여 설명한다. 도 16은, 제1 증착 마스크(20A)와 제2 증착 마스크(20B)를 겹침으로써 얻어지는 적층체(21)를 나타내는 도면이다. 적층체(21)에 있어서는, 제1 증착 마스크(20A)의 제1 얼라인먼트 마크(29A)와 제2 증착 마스크(20B)의 제2 얼라인먼트 마크(29B)가 겹치도록 제1 증착 마스크(20A)와 제2 증착 마스크(20B)가 겹쳐 있어도 된다. 이때, 제1 증착 마스크(20A) 및 제2 증착 마스크(20B)에는, 장력이 가해져 있어도 되고, 장력이 가해져 있지 않아도 된다.
또한, 제1 증착 마스크(20A) 및 제2 증착 마스크(20B)와 같은 복수의 증착 마스크(20)를 겹친 상태의, 도 16과 같은 도면은, 각 증착 마스크(20)의 화상 데이터를 겹침으로써 얻어져도 된다. 예를 들어, 우선, 촬영 장치를 사용하여, 제1 증착 마스크(20A)의 제1 관통 구멍(25A)의 윤곽 및 제2 증착 마스크(20B)의 제2 관통 구멍(25B)의 윤곽에 관한 화상 데이터를 각각 취득하고, 계속해서, 화상 처리 장치를 사용하여, 제1 증착 마스크(20A)의 화상 데이터와 제2 증착 마스크(20B)의 화상 데이터를 겹침으로써, 도 16과 같은 도면을 제작할 수 있다. 후술하는 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 겹치는 경우도 마찬가지이다.
도 16에 있어서는, 제1 증착 마스크(20A)의 제1 관통 구멍(25A)이 점선으로 도시되고, 제2 증착 마스크(20B)의 제2 관통 구멍(25B)이 실선으로 도시되어 있다. 도 16에 도시한 바와 같이, 제1 증착 마스크(20A)와 제2 증착 마스크(20B)를 중첩한 경우, 제1 증착 마스크(20A)의 제1 관통 구멍(25A)과 제2 증착 마스크(20B)의 제2 관통 구멍(25B)이 부분적으로 겹쳐 있다. 이것은, 제1 관통 구멍(25A)을 통과한 증착 재료에 의해 기판(91)에 형성되는 제2 전극(140)의 제1 층(140A)과, 제2 관통 구멍(25B)을 통과한 증착 재료에 의해 기판(91)에 형성되는 제2 전극(140)의 제2 층(140B)이, 부분적으로 겹치는 것을 의미한다. 이 때문에, 제1 층(140A)만에 의해 제2 전극(140)이 구성되는 경우에 비하여, 제2 전극(140)의 전기 저항을 저감시킬 수 있다.
제1 증착 마스크(20A)의 제1 관통 구멍(25A)과 제2 증착 마스크(20B)의 제2 관통 구멍(25B)의 겹침에 대하여 상세히 설명한다. 도 16에 도시한 바와 같이, 제1 증착 마스크(20A)와 제2 증착 마스크(20B)를 중첩한 경우, 제1 증착 마스크(20A)의 마스크 제1 확장 영역(27A)과 제2 증착 마스크(20B)의 제2 관통 구멍(25B)이 전체적으로 또는 부분적으로 겹쳐 있다. 상술한 바와 같이, 제1 증착 마스크(20A)의 마스크 제1 확장 영역(27A)을 통과해서 기판(91)에 부착되는 증착 재료는, 인접하는 2개의 소자(110)의 제2 전극(140)의 전극 제1 기본 영역(141A)을 접속하는 전극 제1 확장 영역(142A)을 형성한다. 제1 증착 마스크(20A)의 마스크 제1 확장 영역(27A)과 제2 증착 마스크(20B)의 제2 관통 구멍(25B)이 겹쳐 있음으로써, 제2 전극(140)의 전극 제1 확장 영역(142A) 위에 제2 층(140B)을 형성할 수 있다. 즉, 제2 층(140B)이 전극 제1 확장 영역(142A)에 겹칠 수 있다. 이에 의해, 전극 제1 확장 영역(142A)의 치수 및 제2 층(140B)의 치수가 전극 제1 기본 영역(141A)의 치수 에 비하여 작은 경우라도, 인접하는 2개의 소자(110)의 전극 제1 기본 영역(141A)의 사이의 전기 저항을 저감시킬 수 있다. 또한, 전극 제1 확장 영역(142A)의 치수 및 제2 층(140B)의 치수를 전극 제1 기본 영역(141A)의 치수에 비하여 작게 함으로써, 제2 방향 D2에 있어서 인접하는 2개의 소자(110) 사이의 영역에 있어서, 광이 전자 디바이스(100)를 투과하기 쉬워진다. 이에 의해, 전자 디바이스(100) 전체의 투과율을 높일 수 있다.
도 16에 도시한 바와 같이, 제1 증착 마스크(20A)와 제2 증착 마스크(20B)를 중첩한 경우, 제2 증착 마스크(20B)의 제2 관통 구멍(25B)은, 제1 증착 마스크(20A)가 인접하는 2개의 마스크 제1 기본 영역(26A) 및 2개의 마스크 제1 기본 영역(26A)에 접속되어 있는 마스크 제1 확장 영역(27A)에 전체적으로 또는 부분적으로 겹쳐 있어도 된다. 즉, 제2 증착 마스크(20B)의 제2 관통 구멍(25B)이, 제1 증착 마스크(20A)가 인접하는 2개의 마스크 제1 기본 영역(26A)의 한쪽으로부터 다른 쪽까지 연장되어 있어도 된다. 바꾸어 말하면, 제1 증착 마스크(20A)와 제2 증착 마스크(20B)를 중첩한 경우에, 제1 증착 마스크(20A)가 인접하는 2개의 마스크 제1 기본 영역(26A)이, 제2 증착 마스크(20B)의 제2 관통 구멍(25B)을 통해 접속되어 있어도 된다. 이 경우, 제2 관통 구멍(25B)에 대응하여 형성되는 제2 층(140B)이, 마스크 제1 기본 영역(26A)에 대응하여 형성되는 전극 제1 기본 영역(141A)에 겹칠 수 있다.
다음으로, 증착 마스크군을 사용하여 전자 디바이스(100)의 제2 전극(140)을 형성하는 기타 예에 대하여, 도 17∼도 25를 참조하여 설명한다. 여기에서는, 증착 마스크군이, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 포함하고, 통전층(130)이, 제1 통전층(130A), 제2 통전층(130B) 및 제3 통전층(130C)을 포함하는 예에 대하여 설명한다. 제1 통전층(130A), 제2 통전층(130B) 및 제3 통전층(130C)은, 예를 들어 적색 발광층, 청색 발광층 및 녹색 발광층이다.
2 이상의 통전층(130)은, 기판(91)의 면내 방향에 있어서 상이한 2방향을 따라 배열되어 있어도 된다. 도 17은, 제1 통전층(130A), 제2 통전층(130B) 및 제3 통전층(130C)이 형성된 상태의 기판(91)의 일부를 확대해서 나타내는 도면이다. 2 이상의 제1 통전층(130A)은, 기판(91)의 면내 방향에 있어서 상이한 2방향을 따라 배열되어 있어도 된다. 제2 통전층(130B) 및 제3 통전층(130C)도 마찬가지이다. 또한, 도시는 하지 않았지만, 기판(91)과 제1 통전층(130A), 제2 통전층(130B) 및 제3 통전층(130C)의 사이에는 제1 전극(120)이 형성되어 있다. 도 17에 도시한 예에 있어서, 복수의 제1 통전층(130A)은, 제3 방향 D3 및 제3 방향 D3에 교차하는 제4 방향 D4를 따라 배열되어 있다. 제3 방향 D3은, 제1 방향 D1에 대해서 45°를 이루는 방향이어도 된다. 또한, 제4 방향 D4는, 제2 방향 D2에 대해서 45°를 이루는 방향이어도 된다. 복수의 제2 통전층(130B)도, 제1 통전층(130A)과 마찬가지로, 제3 방향 D3 및 제3 방향 D3에 교차하는 제4 방향 D4를 따라 배열되어 있다. 복수의 제3 통전층(130C)은, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있다.
도 18은, 도 17에 도시한 제1 통전층(130A), 제2 통전층(130B) 및 제3 통전층(130C)의 위에 제2 전극(140)이 형성된 상태의 기판(91)을 나타내는 평면도이다. 또한, 도 19는, 도 18의 전자 디바이스(100)의 XIX-XIX선을 따른 단면도이다. 또한, 도 20은, 도 18의 전자 디바이스(100)의 XX-XX선을 따른 단면도이다. 또한, 도 21은, 도 18의 전자 디바이스(100)의 XXI-XXI선을 따른 단면도이다. 도 18에 도시한 바와 같이, 전자 디바이스(100)는, 제2 전극(140)이 마련되어 있지 않은 비전극 영역(150)을 포함하고 있다.
도 19 및 도 21에 도시한 바와 같이, 제2 전극(140)은, 제1 층(140A), 제2 층(140B) 및 제3 층(140C)을 갖는다. 제1 층(140A)은, 제1 증착 마스크(20A)를 사용하는 증착법에 의해 형성되는 층이다. 제1 층(140A)은, 기판(91)의 면내 방향에 있어서 상이한 2방향을 따라 배열되어 있어도 된다. 제2 층(140B)은, 제2 증착 마스크(20B)를 사용하는 증착법에 의해 형성되는 층이다. 제2 층(140B)은, 기판(91)의 면내 방향에 있어서 상이한 2방향을 따라 배열되어 있어도 된다. 제3 층(140C)은, 제3 증착 마스크(20C)를 사용하는 증착법에 의해 형성되는 층이다. 제3 층(140C)은, 기판(91)의 면내 방향에 있어서 상이한 2방향을 따라 배열되어 있어도 된다.
제1 층(140A)은, 제1 전극(120) 및 제1 통전층(130A)에 겹치는 전극 제1 기본 영역(141A)을 적어도 갖는다. 제1 전극(120), 제1 통전층(130A) 및 전극 제1 기본 영역(141A)이, 전자 디바이스(100)의 제1 소자(110A)를 구성하고 있다. 또한, 제2 층(140B)은, 제1 전극(120) 및 제2 통전층(130B)에 겹치는 전극 제2 기본 영역(141B)을 적어도 갖는다. 제1 전극(120), 제2 통전층(130B) 및 전극 제2 기본 영역(141B)이, 전자 디바이스(100)의 제2 소자(110B)를 구성하고 있다. 또한, 제3 층(140C)은, 제1 전극(120) 및 제3 통전층(130C)에 겹치는 전극 제3 기본 영역(141C)을 적어도 갖는다. 제1 전극(120), 제3 통전층(130C) 및 전극 제3 기본 영역(141C)이, 전자 디바이스(100)의 제3 소자(110C)를 구성하고 있다.
도 20에 도시한 바와 같이, 제1 층(140A)은, 제1 층(140A)의 전극 제1 기본 영역(141A)과 제3 층(140C)의 전극 제3 기본 영역(141C)을 전기적으로 접속하도록 전극 제1 기본 영역(141A)으로부터 연장되어 돌출되는 전극 제1 확장 영역(142A)을 포함하고 있어도 된다. 전극 제1 확장 영역(142A)은, 전극 제3 기본 영역(141C)에 부분적으로 겹쳐 있어도 된다. 전극 제1 확장 영역(142A)은, 전극 제1 확장 영역(142A)이 전극 제1 기본 영역(141A)으로부터 연장되어 돌출되는 방향에 직교하는 방향에 있어서, 전극 제1 기본 영역(141A) 및 전극 제3 기본 영역(141C)보다도 작은 치수를 갖는다.
도시는 하지 않았지만, 제2 층(140B)도, 제1 층(140A)과 마찬가지로, 제2 층(140B)의 전극 제2 기본 영역(141B)과 제3 층(140C)의 전극 제3 기본 영역(141C)을 전기적으로 접속하도록 전극 제2 기본 영역(141B)으로부터 연장되어 돌출되는 전극 제2 확장 영역을 포함하고 있어도 된다. 전극 제2 확장 영역은, 전극 제3 기본 영역(141C)에 부분적으로 겹쳐 있어도 된다. 전극 제2 확장 영역은, 전극 제2 확장 영역이 전극 제2 기본 영역(141B)으로부터 연장되어 돌출되는 방향에 직교하는 방향에 있어서, 전극 제2 기본 영역(141B) 및 전극 제3 기본 영역(141C)보다도 작은 치수를 갖는다.
또한, 도 20 및 도 21에 도시한 바와 같이, 제3 층(140C)은, 제3 층(140C)의 전극 제3 기본 영역(141C)과 제1 층(140A)의 전극 제1 기본 영역(141A)을 전기적으로 접속하도록 전극 제3 기본 영역(141C)으로부터 연장되어 돌출되는 전극 제3 확장 영역(142C)을 포함하고 있어도 된다. 전극 제3 확장 영역(142C)은, 전극 제1 기본 영역(141A)에 부분적으로 겹쳐 있어도 된다. 전극 제3 확장 영역(142C)은, 전극 제3 확장 영역(142C)이 전극 제3 기본 영역(141C)으로부터 연장되어 돌출되는 방향에 직교하는 방향에 있어서, 전극 제1 기본 영역(141A) 및 전극 제3 기본 영역(141C)보다도 작은 치수를 갖는다.
도시는 하지 않았지만, 제3 층(140C)은, 제3 층(140C)의 전극 제3 기본 영역(141C)과 제2 층(140B)의 전극 제2 기본 영역(141B)을 전기적으로 접속하도록 전극 제3 기본 영역(141C)으로부터 연장되어 돌출되는 전극 제3 확장 영역을 포함하고 있어도 된다. 전극 제3 확장 영역은, 전극 제2 기본 영역(141B)에 부분적으로 겹쳐 있어도 된다. 이 전극 제3 확장 영역도, 상술한 전극 제3 확장 영역(142C)과 마찬가지로, 전극 제3 확장 영역이 전극 제3 기본 영역(141C)으로부터 연장되어 돌출되는 방향에 직교하는 방향에 있어서, 전극 제2 기본 영역(141B) 및 전극 제3 기본 영역(141C)보다도 작은 치수를 갖는다.
도 21에 도시한 바와 같이, 제1 층(140A)은, 제2 층(140B)의 전극 제2 기본 영역(141B)과 제3 층(140C)의 전극 제3 기본 영역(141C)을 전기적으로 접속하도록 연장하는 전극 제1 보조 영역(143A)을 포함하고 있어도 된다. 전극 제1 보조 영역(143A)은, 전극 제2 기본 영역(141B) 및 전극 제3 기본 영역(141C)에 부분적으로 겹쳐 있어도 된다. 전극 제1 보조 영역(143A)은, 전극 제1 기본 영역(141A) 및 전극 제1 확장 영역(142A)에 접속되어 있지 않아도 된다. 전극 제1 보조 영역(143A)은, 전극 제1 보조 영역(143A)이 연장되는 방향에 직교하는 방향에 있어서, 전극 제2 기본 영역(141B) 및 전극 제3 기본 영역(141C)보다도 작은 치수를 갖는다.
도시는 하지 않았지만, 제2 층(140B)도, 제1 층(140A)과 마찬가지로, 제1 층(140A)의 전극 제1 기본 영역(141A)과 제3 층(140C)의 전극 제3 기본 영역(141C)을 전기적으로 접속하도록 연장되는 전극 제2 보조 영역을 포함하고 있어도 된다. 전극 제2 보조 영역은, 전극 제1 기본 영역(141A) 및 전극 제3 기본 영역(141C)에 부분적으로 겹쳐 있어도 된다. 전극 제2 보조 영역은, 전극 제2 기본 영역(141B) 및 전극 제2 확장 영역(142B)에 접속되어 있지 않아도 된다. 전극 제2 보조 영역은, 전극 제2 보조 영역이 연장되는 방향에 직교하는 방향에 있어서, 전극 제1 기본 영역(141A) 및 전극 제3 기본 영역(141C)보다도 작은 치수를 갖는다.
다음으로, 상술한 제2 전극(140)의 제1 층(140A), 제2 층(140B) 및 제3 층(140C)을 형성하기 위해서 사용되는 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)에 대하여 설명한다.
도 22는, 제1 면(201)측에서 본 경우의 제1 증착 마스크(20A)를 나타내는 평면도이다. 도 22에 도시한 바와 같이, 제1 증착 마스크(20A)는, 상이한 2방향을 따라 배열되어 있는 영역을 포함하는 복수의 제1 관통 구멍(25A)을 갖는다. 복수의 제1 관통 구멍(25A)은, 상이한 2방향을 따라 배열되어 있는 복수의 마스크 제1 기본 영역(26A)을 적어도 포함한다. 복수의 제1 관통 구멍(25A)은, 상이한 2방향을 따라 배열되어 있는 복수의 마스크 제1 확장 영역(27A)을 포함하고 있어도 된다. 또한, 복수의 제1 관통 구멍(25A)은, 상이한 2방향을 따라 배열되어 있는 복수의 마스크 제1 보조 영역(28A)을 포함하고 있어도 된다.
마스크 제1 기본 영역(26A)은, 상술한 제2 전극(140)의 제1 층(140A)의 전극 제1 기본 영역(141A)을 구성하는 증착 재료가 주로 통과하는 영역이다. 도 22에 도시한 예에 있어서, 복수의 마스크 제1 기본 영역(26A)은, 제3 방향 D3 및 제4 방향 D4를 따라 배열되어 있다.
마스크 제1 확장 영역(27A)은, 상술한 제2 전극(140)의 제1 층(140A)의 전극 제1 확장 영역(142A)을 구성하는 증착 재료가 주로 통과하는 영역이다. 도 22에 도시한 예에 있어서, 마스크 제1 확장 영역(27A)은, 인접하는 2개의 마스크 제1 기본 영역(26A)이 배열되는 제3 방향 D3에 있어서, 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되어 있다.
마스크 제1 확장 영역(27A)은, 마스크 제1 확장 영역(27A)이 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되는 방향에 직교하는 방향에 있어서, 마스크 제1 기본 영역(26A)보다도 작은 치수를 갖는다. 도 22에 도시한 예에 있어서, 마스크 제1 확장 영역(27A)은, 마스크 제1 확장 영역(27A)이 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되는 방향인 제3 방향 D3에 직교하는 제4 방향 D4에 있어서, 마스크 제1 기본 영역(26A)보다도 작은 치수를 갖는다. 제4 방향 D4에 있어서, 마스크 제1 확장 영역(27A)의 치수 W12는, 마스크 제1 기본 영역(26A)의 치수 W11의 0.9배 이하여도 되고, 0.8배 이하여도 되고, 0.7배 이하여도 되고, 0.6배 이하여도 되며, 0.5배 이하여도 된다. 또한, 제4 방향 D4에 있어서, 마스크 제1 확장 영역(27A)의 치수 W12는, 마스크 제1 기본 영역(26A)의 치수 W11의 0.05배 이상이어도 되고, 0.1배 이상이어도 되고, 0.2배 이상이어도 되고, 0.3배 이상이어도 되며, 0.4배 이상이어도 된다.
치수 W11에 대한 치수 W12의 비율인 W12/W11의 범위는, 0.05, 0.1, 0.2, 0.3, 0.4로 이루어지는 제1 그룹, 및/또는 0.9, 0.8, 0.7, 0.6, 0.5로 이루어지는 제2 그룹에 의해 정해져도 된다. W12/W11의 범위는, 상술한 제1 그룹에 포함되는 값 중 임의의 1개와, 상술한 제2 그룹에 포함되는 값 중 임의의 1개의 조합에 의해 정해져도 된다. 예를 들어, W12／W11은, 0.05 이상 0.9 이하여도 되고, 0.05 이상 0.8 이하여도 되고, 0.05 이상 0.7 이하여도 되고, 0.05 이상 0.6 이하여도 되고, 0.05 이상 0.5 이하여도 되고, 0.05 이상 0.4 이하여도 되고, 0.05 이상 0.3 이하여도 되고, 0.05 이상 0.2 이하여도 되고, 0.05 이상 0.1 이하여도 되고, 0.1 이상 0.9 이하여도 되고, 0.1 이상 0.8 이하여도 되고, 0.1 이상 0.7 이하여도 되고, 0.1 이상 0.6 이하여도 되고, 0.1 이상 0.5 이하여도 되고, 0.1 이상 0.4 이하여도 되고, 0.1 이상 0.3 이하여도 되고, 0.1 이상 0.2 이하여도 되고, 0.2 이상 0.9 이하여도 되고, 0.2 이상 0.8 이하여도 되고, 0.2 이상 0.7 이하여도 되고, 0.2 이상 0.6 이하여도 되고, 0.2 이상 0.5 이하여도 되고, 0.2 이상 0.4 이하여도 되고, 0.2 이상 0.3 이하여도 되고, 0.3 이상 0.9 이하여도 되고, 0.3 이상 0.8 이하여도 되고, 0.3 이상 0.7 이하여도 되고, 0.3 이상 0.6 이하여도 되고, 0.3 이상 0.5 이하여도 되고, 0.3 이상 0.4 이하여도 되고, 0.4 이상 0.9 이하여도 되고, 0.4 이상 0.8 이하여도 되고, 0.4 이상 0.7 이하여도 되고, 0.4 이상 0.6 이하여도 되고, 0.4 이상 0.5 이하여도 되고, 0.5 이상 0.9 이하여도 되고, 0.5 이상 0.8 이하여도 되고, 0.5 이상 0.7 이하여도 되고, 0.5 이상 0.6 이하여도 되고, 0.6 이상 0.9 이하여도 되고, 0.6 이상 0.8 이하여도 되고, 0.6 이상 0.7 이하여도 되고, 0.7 이상 0.9 이하여도 되고, 0.7 이상 0.8 이하여도 되며, 0.8 이상 0.9 이하여도 된다.
마스크 제1 보조 영역(28A)은, 상술한 제2 전극(140)의 제1 층(140A)의 전극 제1 보조 영역(143A)을 구성하는 증착 재료가 주로 통과하는 영역이다. 도 22에 도시한 예에 있어서, 마스크 제1 보조 영역(28A)은, 마스크 제1 기본 영역(26A) 및 마스크 제1 확장 영역(27A)으로부터 이격된 위치에 있어서 제3 방향 D3 및 제4 방향 D4를 따라 배열되어 있다. 도 22에 도시한 예에 있어서, 마스크 제1 보조 영역(28A)은, 제3 방향 D3으로 연장되어 있다.
마스크 제1 보조 영역(28A)은, 마스크 제1 보조 영역(28A)이 연장되는 방향에 직교하는 방향에 있어서, 마스크 제1 기본 영역(26A)보다도 작은 치수를 갖는다. 도 22에 도시한 예에 있어서, 마스크 제1 보조 영역(28A)은, 마스크 제1 보조 영역(28A)이 연장되는 방향인 제3 방향 D3에 직교하는 제4 방향 D4에 있어서, 마스크 제1 기본 영역(26A)보다도 작은 치수를 갖는다. 제4 방향 D4에 있어서, 마스크 제1 보조 영역(28A)의 치수 W13은, 마스크 제1 기본 영역(26A)의 치수 W11의 0.9배 이하여도 되고, 0.8배 이하여도 되고, 0.7배 이하여도 되고, 0.6배 이하여도 되며, 0.5배 이하여도 된다. 또한, 제4 방향 D4에 있어서, 마스크 제1 보조 영역(28A)의 치수 W13은, 마스크 제1 기본 영역(26A)의 치수 W11의 0.05배 이상이어도 되고, 0.1배 이상이어도 되고, 0.2배 이상이어도 되고, 0.3배 이상이어도 되며, 0.4배 이상이어도 된다.
치수 W11에 대한 치수 W13의 비율인 W13/W11의 범위는, 0.05, 0.1, 0.2, 0.3, 0.4로 이루어지는 제1 그룹, 및/또는 0.9, 0.8, 0.7, 0.6, 0.5로 이루어지는 제2 그룹에 의해 정해져도 된다. W13/W11의 범위는, 상술한 제1 그룹에 포함되는 값 중 임의의 1개와, 상술한 제2 그룹에 포함되는 값 중 임의의 1개의 조합에 의해 정해져도 된다. 예를 들어, W13／W11은, 0.05 이상 0.9 이하여도 되고, 0.05 이상 0.8 이하여도 되고, 0.05 이상 0.7 이하여도 되고, 0.05 이상 0.6 이하여도 되고, 0.05 이상 0.5 이하여도 되고, 0.05 이상 0.4 이하여도 되고, 0.05 이상 0.3 이하여도 되고, 0.05 이상 0.2 이하여도 되고, 0.05 이상 0.1 이하여도 되고, 0.1 이상 0.9 이하여도 되고, 0.1 이상 0.8 이하여도 되고, 0.1 이상 0.7 이하여도 되고, 0.1 이상 0.6 이하여도 되고, 0.1 이상 0.5 이하여도 되고, 0.1 이상 0.4 이하여도 되고, 0.1 이상 0.3 이하여도 되고, 0.1 이상 0.2 이하여도 되고, 0.2 이상 0.9 이하여도 되고, 0.2 이상 0.8 이하여도 되고, 0.2 이상 0.7 이하여도 되고, 0.2 이상 0.6 이하여도 되고, 0.2 이상 0.5 이하여도 되고, 0.2 이상 0.4 이하여도 되고, 0.2 이상 0.3 이하여도 되고, 0.3 이상 0.9 이하여도 되고, 0.3 이상 0.8 이하여도 되고, 0.3 이상 0.7 이하여도 되고, 0.3 이상 0.6 이하여도 되고, 0.3 이상 0.5 이하여도 되고, 0.3 이상 0.4 이하여도 되고, 0.4 이상 0.9 이하여도 되고, 0.4 이상 0.8 이하여도 되고, 0.4 이상 0.7 이하여도 되고, 0.4 이상 0.6 이하여도 되고, 0.4 이상 0.5 이하여도 되고, 0.5 이상 0.9 이하여도 되고, 0.5 이상 0.8 이하여도 되고, 0.5 이상 0.7 이하여도 되고, 0.5 이상 0.6 이하여도 되고, 0.6 이상 0.9 이하여도 되고, 0.6 이상 0.8 이하여도 되고, 0.6 이상 0.7 이하여도 되고, 0.7 이상 0.9 이하여도 되고, 0.7 이상 0.8 이하여도 되며, 0.8 이상 0.9 이하여도 된다.
도 23은, 제1 면(201)측에서 본 경우의 제2 증착 마스크(20B)를 나타내는 평면도이다. 도 23에 도시한 바와 같이, 제2 증착 마스크(20B)는, 상이한 2방향을 따라 배열되어 있는 영역을 포함하는 복수의 제2 관통 구멍(25B)을 갖는다. 복수의 제2 관통 구멍(25B)은, 상이한 2방향을 따라 배열되어 있는 복수의 마스크 제2 기본 영역(26B)을 적어도 포함한다. 복수의 제2 관통 구멍(25B)은, 상이한 2방향을 따라 배열되어 있는 복수의 마스크 제2 확장 영역(27B)을 포함하고 있어도 된다. 또한, 복수의 제2 관통 구멍(25B)은, 상이한 2방향을 따라 배열되어 있는 복수의 마스크 제2 보조 영역(28B)을 포함하고 있어도 된다.
마스크 제2 기본 영역(26B)은, 상술한 제2 전극(140)의 제2 층(140B)의 전극 제2 기본 영역(141B)을 구성하는 증착 재료가 주로 통과하는 영역이다. 도 23에 도시한 예에 있어서, 복수의 마스크 제2 기본 영역(26B)은, 제3 방향 D3 및 제4 방향 D4를 따라 배열되어 있다.
마스크 제2 확장 영역(27B)은, 상술한 제2 전극(140)의 제2 층(140B)의 전극 제2 확장 영역(142B)을 구성하는 증착 재료가 주로 통과하는 영역이다. 도 23에 도시한 예에 있어서, 마스크 제2 확장 영역(27B)은, 인접하는 2개의 마스크 제2 기본 영역(26B)이 배열되는 제4 방향 D4에 있어서, 마스크 제2 기본 영역(26B)으로부터 연장되어 돌출되어 있다.
마스크 제2 확장 영역(27B)은, 상술한 마스크 제1 확장 영역(27A)과 마찬가지로, 마스크 제2 확장 영역(27B)이 마스크 제2 기본 영역(26B)으로부터 연장되어 돌출되는 방향에 직교하는 방향에 있어서, 마스크 제2 기본 영역(26B)보다도 작은 치수를 갖는다. 도 23에 도시한 예에 있어서, 마스크 제2 확장 영역(27B)은, 인접하는 2개의 마스크 제2 기본 영역(26B)이 배열되는 방향인 제4 방향 D4에 직교하는 제3 방향 D3에 있어서, 마스크 제2 기본 영역(26B)보다도 작은 치수를 갖는다. 제3 방향 D3에 있어서의 마스크 제2 확장 영역(27B)의 치수 W22와 마스크 제2 기본 영역(26B)의 치수 W21의 관계는, 상술한 마스크 제1 확장 영역(27A)의 치수 W12와 마스크 제1 기본 영역(26A)의 치수 W11의 관계와 마찬가지이므로, 상세한 설명을 생략한다.
마스크 제2 보조 영역(28B)은, 상술한 제2 전극(140)의 제2 층(140B)의 전극 제2 보조 영역(143B)을 구성하는 증착 재료가 주로 통과하는 영역이다. 도 23에 도시한 예에 있어서, 복수의 마스크 제2 보조 영역(28B)은, 마스크 제2 기본 영역(26B) 및 마스크 제2 확장 영역(27B)으로부터 이격된 위치에 있어서 제3 방향 D3 및 제4 방향 D4를 따라 배열되어 있다. 도 23에 도시한 예에 있어서, 마스크 제2 보조 영역(28B)은, 제4 방향 D4로 연장되어 있다.
마스크 제2 보조 영역(28B)은, 마스크 제2 보조 영역(28B)이 연장되는 방향에 직교하는 방향에 있어서, 마스크 제2 기본 영역(26B)보다도 작은 치수를 갖는다. 도 23에 도시한 예에 있어서, 마스크 제2 보조 영역(28B)은, 마스크 제2 보조 영역(28B)이 연장되는 방향인 제4 방향 D4에 직교하는 제3 방향 D3에 있어서, 마스크 제2 기본 영역(26B)보다도 작은 치수를 갖는다. 제3 방향 D3에 있어서의 마스크 제2 보조 영역(28B)의 치수 W23과 마스크 제2 기본 영역(26B)의 치수 W21의 관계는, 상술한 마스크 제1 보조 영역(28A)의 치수 W13과 마스크 제1 기본 영역(26A)의 치수 W11의 관계와 마찬가지이므로, 상세한 설명을 생략한다.
도 24는, 제1 면(201)측에서 본 경우의 제3 증착 마스크(20C)를 나타내는 평면도이다. 도 24에 도시한 바와 같이, 제3 증착 마스크(20C)는, 상이한 2방향을 따라 배열되어 있는 영역을 포함하는 복수의 제3 관통 구멍(25C)을 갖는다. 복수의 제3 관통 구멍(25C)은, 상이한 2방향을 따라 배열되어 있는 복수의 마스크 제3 기본 영역(26C)을 적어도 포함한다. 복수의 제3 관통 구멍(25C)은, 상이한 2방향을 따라 배열되어 있는 복수의 마스크 제3 확장 영역(27C)을 포함하고 있어도 된다.
마스크 제3 기본 영역(26C)은, 상술한 제2 전극(140)의 제3 층(140C)의 전극 제3 기본 영역(141C)을 구성하는 증착 재료가 주로 통과하는 영역이다. 도 24에 도시한 예에 있어서, 복수의 마스크 제3 기본 영역(26C)은, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있다.
마스크 제3 확장 영역(27C)은, 상술한 제2 전극(140)의 제3 층(140C)의 전극 제3 확장 영역(142C)을 구성하는 증착 재료가 주로 통과하는 영역이다. 마스크 제3 확장 영역(27C)은, 제1 증착 마스크(20A)의 마스크 제1 기본 영역(26A)이 배열되는 제3 방향 D3에 있어서, 마스크 제3 기본 영역(26C)으로부터 연장되어 돌출되어 있어도 된다. 또한, 마스크 제2 확장 영역(27B)은, 제2 증착 마스크(20B)의 마스크 제2 기본 영역(26B)이 배열되는 제4 방향 D4에 있어서, 마스크 제3 기본 영역(26C)으로부터 연장되어 돌출되어 있어도 된다.
마스크 제3 확장 영역(27C)이 마스크 제3 기본 영역(26C)으로부터 연장되어 돌출되는 방향에 직교하는 방향에 있어서, 마스크 제3 확장 영역(27C)의 치수 W32는, 마스크 제3 기본 영역(26C)의 치수 W31보다도 작다. 마스크 제3 확장 영역(27C)의 치수 W32와 마스크 제3 기본 영역(26C)의 치수 W31의 관계는, 상술한 마스크 제1 확장 영역(27A)의 치수 W12와 마스크 제1 기본 영역(26A)의 치수 W11의 관계와 마찬가지이므로, 상세한 설명을 생략한다.
다음으로, 전자 디바이스(100)를 제조하는 방법의 일례에 대하여 설명한다.
우선, 제3 방향 D3 및 제4 방향 D4로 배열되는 복수의 제1 전극(120)이 형성되어 있는 기판(91)을 준비한다. 계속해서, 도 17에 도시한 바와 같이, 제1 전극(120) 위에 제1 통전층(130A), 제2 통전층(130B) 및 제3 통전층(130C)을 형성한다. 제1 통전층(130A)은, 예를 들어 제1 통전층(130A)에 대응하는 관통 구멍을 갖는 증착 마스크를 사용하는 증착법에 의해 유기 재료 등을, 제1 통전층(130A)에 대응하는 제1 전극(120) 위에 부착시킴으로써 형성된다. 제2 통전층(130B)도, 제2 통전층(130B)에 대응하는 관통 구멍을 갖는 증착 마스크를 사용하는 증착법에 의해 유기 재료 등을, 제2 통전층(130B)에 대응하는 제1 전극(120) 위에 부착시킴으로써 형성되어도 된다. 제3 통전층(130C)도, 제3 통전층(130C)에 대응하는 관통 구멍을 갖는 증착 마스크를 사용하는 증착법에 의해 유기 재료 등을, 제3 통전층(130C)에 대응하는 제1 전극(120) 위에 부착시킴으로써 형성되어도 된다.
계속해서, 제1 증착 마스크(20A)를 구비하는 제1 증착 마스크 장치(10A)를 사용하는 증착법에 의해 금속 등의 도전성 재료를 기판(91) 위 등에 부착시킴으로써 제2 전극(140)의 제1 층(140A)을 형성한다. 계속해서, 제2 증착 마스크(20B)를 구비하는 제2 증착 마스크 장치(10B)를 사용하는 증착법에 의해 금속 등의 도전성 재료를 기판(91) 위 등에 부착시킴으로써 제2 전극(140)의 제2 층(140B)을 형성한다. 계속해서, 제3 증착 마스크(20C)를 구비하는 제3 증착 마스크 장치(10C)를 사용하는 증착법에 의해 금속 등의 도전성 재료를 기판(91) 위 등에 부착시킴으로써 제2 전극(140)의 제3 층(140C)을 형성한다. 이와 같이 하여, 도 18∼도 21에 도시한 바와 같이, 제1 층(140A), 제2 층(140B) 및 제3 층(140C)을 포함하는 제2 전극(140)을 형성할 수 있다. 또한, 제1 층(140A), 제2 층(140B) 및 제3 층(140C)을 형성하는 순서는 특별히 한정되지는 않는다. 예를 들어, 제3 층(140C), 제2 층(140B), 제1 층(140A)의 순서여도 된다.
제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 구비하는 증착 마스크군을 사용하여 제2 전극(140)을 형성함으로써 실현될 수 있는 효과에 대하여, 도 25를 참조하여 설명한다. 도 25는, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 겹침으로써 얻어지는 적층체(21)를 나타내는 도면이다.
도 25에 있어서는, 제1 증착 마스크(20A)의 제1 관통 구멍(25A)이 일점쇄선으로 도시되고, 제2 증착 마스크(20B)의 제2 관통 구멍(25B)이 점선으로 도시되며, 제3 증착 마스크(20C)의 제3 관통 구멍(25C)이 실선으로 도시되어 있다. 도 25에 도시한 바와 같이, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우, 제1 증착 마스크(20A)의 제1 관통 구멍(25A)과, 제2 증착 마스크(20B)의 제2 관통 구멍(25B) 또는 제3 증착 마스크(20C)의 제3 관통 구멍(25C)이 부분적으로 겹쳐 있다. 이것은, 제1 관통 구멍(25A)을 통과한 증착 재료에 의해 기판(91)에 형성되는 제2 전극(140)의 제1 층(140A)과, 제2 관통 구멍(25B)을 통과한 증착 재료에 의해 기판(91)에 형성되는 제2 전극(140)의 제2 층(140B), 또는, 제3 관통 구멍(25C)를 통과한 증착 재료에 의해 기판(91)에 형성되는 제2 전극(140)의 제3 층(140C)이, 부분적으로 겹치는 것을 의미한다. 이에 의해, 제1 층(140A)과 제2 층(140B) 또는 제3 층(140C)을 전기적으로 접속할 수 있어, 제2 전극(140)의 전위를 안정적으로 제어하기 쉬워진다.
제1 증착 마스크(20A)의 제1 관통 구멍(25A), 제2 증착 마스크(20B)의 제2 관통 구멍(25B) 및 제3 증착 마스크(20C)의 제3 관통 구멍(25C)의 겹침에 대하여 상세히 설명한다. 도 25에 도시한 바와 같이, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우, 제1 증착 마스크(20A)의 마스크 제1 확장 영역(27A)은, 제3 증착 마스크(20C)의 마스크 제3 기본 영역(26C)에 부분적으로 겹치도록 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되어 있어도 된다. 이에 의해, 마스크 제1 확장 영역(27A)에 대응하여 형성되는 제1 층(140A)의 전극 제1 확장 영역(142A)이, 마스크 제3 기본 영역(26C)에 대응하여 형성되는 제3 층(140C)의 전극 제3 기본 영역(141C)에 부분적으로 겹칠 수 있다. 또한, 제2 증착 마스크(20B)의 마스크 제2 확장 영역(27B)은, 제3 증착 마스크(20C)의 마스크 제3 기본 영역(26C)에 부분적으로 겹치도록 마스크 제2 기본 영역(26B)으로부터 연장되어 돌출되어 있어도 된다. 이에 의해, 제2 층(140B)의 전극 제2 확장 영역(142B)이, 제3 층(140C)의 전극 제3 기본 영역(141C)에 부분적으로 겹칠 수 있다. 또한, 제3 증착 마스크(20C)의 마스크 제3 확장 영역(27C)은, 제1 증착 마스크(20A)의 마스크 제1 기본 영역(26A)에 부분적으로 겹치도록 마스크 제3 기본 영역(26C)으로부터 연장되어 돌출되어 있어도 된다. 이에 의해, 제3 층(140C)의 전극 제3 확장 영역(142C)이, 제1 층(140A)의 전극 제1 기본 영역(141A)에 부분적으로 겹칠 수 있다. 또한, 제3 증착 마스크(20C)의 마스크 제3 확장 영역(27C)은, 제2 증착 마스크(20B)의 마스크 제2 기본 영역(26B)에 부분적으로 겹치도록 마스크 제3 기본 영역(26C)으로부터 연장되어 돌출되어 있어도 된다. 이에 의해, 제3 층(140C)의 전극 제3 확장 영역(142C)이, 제2 층(140B)의 전극 제2 기본 영역(141B)에 부분적으로 겹칠 수 있다.
또한, 도 25에 도시한 바와 같이, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우, 제1 증착 마스크(20A)의 마스크 제1 보조 영역(28A)은, 제2 증착 마스크(20B)의 마스크 제2 기본 영역(26B) 및 제3 증착 마스크(20C)의 마스크 제3 기본 영역(26C)에 부분적으로 겹치도록 양자의 사이를 연장하고 있어도 된다. 이에 의해, 마스크 제1 보조 영역(28A)에 대응하여 형성되는 제1 층(140A)의 전극 제1 보조 영역(143A)이, 제2 층(140B)의 전극 제2 기본 영역(141B) 및 제3 층(140C)의 전극 제3 기본 영역(141C)에 부분적으로 겹칠 수 있다. 또한, 제2 증착 마스크(20B)의 마스크 제2 보조 영역(28B)은, 제1 증착 마스크(20A)의 마스크 제1 기본 영역(26A) 및 제3 증착 마스크(20C)의 마스크 제3 기본 영역(26C)에 부분적으로 겹치도록 양자의 사이를 연장하고 있어도 된다. 이에 의해, 마스크 제2 보조 영역(28B)에 대응하여 형성되는 제2 층(140B)의 전극 제2 보조 영역(143B)이, 제1 층(140A)의 전극 제1 기본 영역(141A) 및 제3 층(140C)의 전극 제3 기본 영역(141C)에 부분적으로 겹칠 수 있다.
바람직하게는, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우, 제1 증착 마스크(20A)의 제1 관통 구멍(25A)은, 제2 증착 마스크(20B)의 제2 관통 구멍(25B)을 통해, 또는 제3 증착 마스크(20C)의 제3 관통 구멍(25C)을 통해 다른 제1 관통 구멍(25A)과 접속되어 있다. 이에 의해, 제1 층(140A)을, 제2 층(140B) 또는 제3 층(140C)을 통해 다른 제1 층(140A)에 전기적으로 접속할 수 있다. 또한, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우, 제1 증착 마스크(20A)의 제1 관통 구멍(25A)은, 제2 증착 마스크(20B)의 제2 관통 구멍(25B) 및 제3 증착 마스크(20C)의 제3 관통 구멍(25C)을 통해 다른 제1 관통 구멍(25A)과 접속되어 있어도 된다. 이에 의해, 제1 층(140A)을, 제2 층(140B) 및 제3 층(140C)을 통해 다른 제1 층(140A)에 전기적으로 접속할 수 있다.
도 17∼도 25에 도시한 실시 형태에 의하면, 도 18에 도시한 바와 같이, 제1 통전층(130A)을 포함하는 제1 소자(110A)와 제2 통전층(130B)을 포함하는 제2 소자(110B)의 사이에, 제2 전극(140)이 마련되어 있지 않은 비전극 영역(150)을 형성할 수 있다. 또한, 제3 통전층(130C)을 포함하는 2개의 제3 소자(110C)의 사이에, 제2 전극(140)이 마련되어 있지 않은 비전극 영역(150)을 형성할 수 있다. 이에 의해, 기판(91)의 전역에 걸쳐 제2 전극(140)이 형성되어 있는 경우에 비하여, 전자 디바이스(100)에 있어서의 광의 투과율을 높일 수 있다.
또한, 도 17∼도 25에 도시한 실시 형태에 의하면, 제1 소자(110A)의 제1 층(140A)의 전극 제1 기본 영역(141A), 제2 소자(110B)의 제2 층(140B)의 전극 제2 기본 영역(141B) 및 제3 소자(110C)의 제3 층(140C)의 전극 제3 기본 영역(141C)은, 상술한 전극 확장 영역(142A, 142B, 142C)이나 전극 보조 영역(143A, 143B) 등을 통해 서로 전기적으로 접속되어 있다. 이에 의해, 제2 전극(140)의 전위를 안정적으로 제어하기 쉬워진다.
또한, 도 17∼도 25에 도시한 실시 형태에 의하면, 제2 전극(140)의 제1 층(140A), 제2 층(140B) 및 제3 층(140C)을, 다른 증착 마스크(20)를 사용하는 증착법에 의해 형성하므로, 제1 층(140A), 제2 층(140B) 및 제3 층(140C)의 구조를 독립적으로 설정할 수 있다. 예를 들어, 제1 층(140A)의 재료로서, 제2 층(140B)의 재료 또는 제3 층(140C)의 재료와는 다른 것을 사용할 수 있다. 또한, 제1 층(140A)의 두께를, 제2 층(140B)의 두께 또는 제3 층(140C)의 두께와 다르게 할 수 있다. 이에 의해, 각 소자(110A, 110B, 110C)의 특성을 개별로 제어하기 쉬워진다.
또한, 도 17∼도 25에 도시한 실시 형태에 의하면, 제1 층(140A)과 제2 층(140B) 또는 제3 층(140C)이 부분적으로 겹칠 수 있다. 2개의 층이 겹쳐 있는 제2 전극(140)의 영역 전기 저항은, 2개가 층으로 이루어지는 제2 전극(140)의 영역 전기 저항보다도 낮다. 2개의 층이 겹쳐 있는 제2 전극(140)의 영역은, 통전층(130)의 배열 방향 등을 따라 주기적으로 존재한다. 이 때문에, 제2 전극(140)을 1개의 도전층에 의해 구성하는 경우에 비하여, 기판(91)의 면내 방향에 있어서의 제2 전극(140)의 전기 저항을 저감시킬 수 있다.
또한, 도 17∼도 25에 도시한 실시 형태에 있어서는, 제1 증착 마스크(20A)의 제1 관통 구멍(25A)의 마스크 제1 기본 영역(26A)으로부터 마스크 제1 확장 영역(27A)이 연장되어 돌출되어 있는 예를 나타내었지만, 이것에 한정되지는 않는다. 예를 들어 도 26에 도시한 바와 같이, 제1 증착 마스크(20A)의 제1 관통 구멍(25A)은, 마스크 제1 확장 영역(27A)이 접속되어 있지 않은 마스크 제1 기본 영역(26A)을 포함하고 있어도 된다. 마찬가지로, 예를 들어 도 27에 도시한 바와 같이, 제2 증착 마스크(20B)의 제2 관통 구멍(25B)은, 마스크 제2 확장 영역(27B)이 접속되어 있지 않은 마스크 제2 기본 영역(26B)을 포함하고 있어도 된다. 마찬가지로, 예를 들어 도 28에 도시한 바와 같이, 제3 증착 마스크(20C)의 제3 관통 구멍(25C)은, 마스크 제3 확장 영역(27C)이 접속되어 있지 않은 마스크 제3 기본 영역(26C)을 포함하고 있어도 된다.
도 26에 도시한 바와 같이, 마스크 제1 확장 영역(27A)이 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되는 제3 방향 D3에 직교하는 방향에 있어서, 마스크 제1 확장 영역(27A)의 치수 W12는, 마스크 제1 기본 영역(26A)의 치수 W11보다도 작아도 된다. 치수 W12와 치수 W11의 관계는, 도 22의 예의 경우와 마찬가지이므로, 설명을 생략한다.
도 26에 도시한 바와 같이, 마스크 제1 보조 영역(28A)이 연장되는 제3 방향 D3에 직교하는 방향에 있어서, 마스크 제1 보조 영역(28A)의 치수 W13은, 마스크 제1 기본 영역(26A)의 치수 W11보다도 작아도 된다. 치수 W13과 치수 W11의 관계는, 도 22의 예의 경우와 마찬가지이므로, 설명을 생략한다.
도 27에 도시한 바와 같이, 마스크 제2 확장 영역(27B)이 마스크 제2 기본 영역(26B)으로부터 연장되어 돌출되는 제4 방향 D4에 직교하는 방향에 있어서, 마스크 제2 확장 영역(27B)의 치수 W22는, 마스크 제2 기본 영역(26B)의 치수 W21보다도 작아도 된다. 치수 W22와 치수 W21의 관계는, 도 23의 예의 경우와 마찬가지이므로, 설명을 생략한다.
도 27에 도시한 바와 같이, 마스크 제2 보조 영역(28B)이 연장되는 제4 방향 D4에 직교하는 방향에 있어서, 마스크 제2 보조 영역(28B)의 치수 W23은, 마스크 제2 기본 영역(26B)의 치수 W21보다도 작아도 된다. 치수 W23과 치수 W21의 관계는, 도 23의 예의 경우와 마찬가지이므로, 설명을 생략한다.
도 28에 도시한 바와 같이, 마스크 제3 확장 영역(27C)이 마스크 제3 기본 영역(26C)으로부터 연장되어 돌출되는 제3 방향 D3 또는 제4 방향 D4에 직교하는 방향에 있어서, 마스크 제3 확장 영역(27C)의 치수 W32는, 마스크 제3 기본 영역(26C)의 치수 W31보다도 작아도 된다. 치수 W32와 치수 W31의 관계는, 도 24의 예의 경우와 마찬가지이므로, 설명을 생략한다.
도 29는, 도 26의 제1 증착 마스크(20A), 도 27의 제2 증착 마스크(20B) 및 도 28의 제3 증착 마스크(20C)를 겹침으로써 얻어지는 적층체(21)를 나타내는 도면이다. 도 26∼도 29에 도시한 실시 형태에 의하면, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우에, 도 29에 도시한 바와 같이, 제3 방향 D3 또는 제4 방향 D4에 있어서 인접하는 마스크 제1 기본 영역(26A)와 마스크 제3 기본 영역(26C)의 사이, 또는 마스크 제2 기본 영역(26B)와 마스크 제3 기본 영역(26C)의 사이에, 증착 마스크(20)의 관통 구멍(25)이 존재하지 않는 영역(21V)을 마련할 수 있다. 이에 의해, 제3 방향 D3 또는 제4 방향 D4에 있어서 인접하는 제1 소자(110A)와 제3 소자(110C)의 사이, 또는 제2 소자(110B)와 제3 소자(110C)의 사이에, 제2 전극(140)이 마련되어 있지 않은 비전극 영역(150)을 형성할 수 있다. 이것에 의해, 전자 디바이스(100)에 있어서의 비전극 영역(150)의 비율을 높일 수 있어, 전자 디바이스(100)에 있어서의 광의 투과율을 높일 수 있다.
제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우에, 제1 증착 마스크(20A)의 마스크 제1 확장 영역(27A) 또는 제2 증착 마스크(20B)의 마스크 제2 확장 영역(27B)과 제3 증착 마스크(20C)의 마스크 제3 확장 영역(27C)이 겹치도록, 각 증착 마스크(20A, 20B, 20C)가 구성되어 있어도 된다. 예를 들어 도 29에 도시한 바와 같이, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우에, 복수의 마스크 제1 확장 영역(27A) 중 일부의 마스크 제1 확장 영역(27A)과, 복수의 마스크 제3 확장 영역(27C) 중 일부의 마스크 제3 확장 영역(27C)이 겹쳐 있어도 된다. 이러한 상태는, 예를 들어 도 26에 도시한 바와 같이, 제1 증착 마스크(20A)의 제1 관통 구멍(25A)이, 제3 방향 D3에 있어서의 일측에 있어서 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되는 마스크 제1 확장 영역(27A)과, 제3 방향 D3에 있어서의 타측에 있어서 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되는 마스크 제1 확장 영역(27A)을 포함함으로써 실현되어도 된다. 도 29에 도시한 예에 의하면, 마스크 제1 확장 영역(27A)과 마스크 제3 확장 영역(27C)이 겹쳐 있는 부분에 있어서는, 제2 전극(140)의 전극 제1 확장 영역(142A)과 전극 제3 확장 영역(142C)이 겹치도록 제2 전극(140)이 형성된다. 이에 의해, 전극 제1 기본 영역(141A)과 전극 제3 기본 영역(141C) 사이의 전기 저항을 저감시킬 수 있다. 이 때문에, 도 29에 도시한 바와 같이, 제3 방향 D3 또는 제4 방향 D4에 있어서 인접하는 마스크 제1 기본 영역(26A)과 마스크 제3 기본 영역(26C)의 사이, 또는 마스크 제2 기본 영역(26B)과 마스크 제3 기본 영역(26C)의 사이에, 증착 마스크(20)의 관통 구멍(25)이 존재하지 않는 영역(21V)이 마련되어 있는 경우라도, 제2 전극(140) 전체의 전기 저항을 낮게 유지할 수 있다.
마스크 제1 확장 영역(27A)과 마스크 제3 확장 영역(27C)이 겹쳐 있는 부분에 있어서, 도 29에 도시한 바와 같이, 마스크 제1 확장 영역(27A)은, 마스크 제3 기본 영역(26C)과도 부분적으로 겹치도록 연장되어 있어도 된다. 또한, 마스크 제1 확장 영역(27A)과 마스크 제3 확장 영역(27C)이 겹쳐 있는 부분에 있어서, 마스크 제3 확장 영역(27C)은, 마스크 제1 기본 영역(26A)과도 부분적으로 겹치도록 연장되어 있어도 된다. 2 이상의 증착 마스크(20)의 관통 구멍이 겹치는 경우, 대응해서 형성되는 제2 전극(140)의 2 이상의 층이 겹칠 수 있다.
다음으로, 증착 마스크군을 사용하여 전자 디바이스(100)의 제2 전극(140)을 형성하는 기타 예에 대하여, 도 30∼도 35를 참조하여 설명한다. 도 30∼도 35에 도시한 실시 형태에 있어서, 도 17∼도 25에 도시한 실시 형태와 마찬가지로 구성될 수 있는 부분에 대해서는, 도 17∼도 25에 도시한 실시 형태에 있어서의 대응하는 부분에 대해서 사용한 부호와 동일한 부호를 사용하도록 하고, 중복되는 설명을 생략한다.
도 30은, 도 17에 도시한 제1 통전층(130A), 제2 통전층(130B) 및 제3 통전층(130C)의 위에 제2 전극(140)이 형성된 상태의 기판(91)을 나타내는 평면도이다. 또한, 도 31은, 도 30의 전자 디바이스(100)의 XXX-XXX선을 따른 단면도이다. 도 30에 도시한 바와 같이, 전자 디바이스(100)는, 제2 전극(140)이 마련되어 있지 않은 비전극 영역(150)을 포함하고 있다. 도 31에 도시한 바와 같이, 제1 층(140A)은, 제3 층(140C)의 전극 제3 기본 영역(141C)과 제1 층(140A)의 전극 제1 기본 영역(141A)을 전기적으로 접속하도록 제1 방향 D1로 연장되는 전극 제1 보조 영역(143A)을 포함하고 있어도 된다. 마찬가지로, 도시는 하지 않았지만, 제2 층(140B)은, 제3 층(140C)의 전극 제3 기본 영역(141C)과 제2 층(140B)의 전극 제2 기본 영역(141B)을 전기적으로 접속하도록 제1 방향 D1로 연장되는 전극 제2 보조 영역을 포함하고 있어도 된다.
도 32는, 제1 면(201)측에서 본 경우의 제1 증착 마스크(20A)를 나타내는 평면도이다. 도 32에 도시한 바와 같이, 제1 증착 마스크(20A)의 마스크 제1 보조 영역(28A)은, 제1 방향 D1로 연장되어 있다. 도 32에 도시한 바와 같이, 마스크 제1 보조 영역(28A)은, 마스크 제1 기본 영역(26A)에 접속되어 있어도 된다. 마스크 제1 보조 영역(28A)은, 마스크 제1 보조 영역(28A)이 연장되는 방향인 제1 방향 D1에 있어서, 마스크 제1 기본 영역(26A)보다도 큰 치수를 갖는다.
도 32에 도시한 바와 같이, 마스크 제1 보조 영역(28A)이 연장되는 방향인 제1 방향 D1에 직교하는 제2 방향 D2에 있어서의 마스크 제1 보조 영역(28A)의 치수 W13은, 제2 방향 D2에 있어서의 마스크 제1 기본 영역(26A)의 치수 W11보다도 작다. 마스크 제1 보조 영역(28A)의 치수 W13과 마스크 제1 기본 영역(26A)의 치수 W11의 관계는, 상술한 도 22에 도시한 예에 있어서의 마스크 제1 보조 영역(28A)의 치수 W13과 마스크 제1 기본 영역(26A)의 치수 W11의 관계와 마찬가지이므로, 상세한 설명을 생략한다.
도 33은, 제1 면(201)측에서 본 경우의 제2 증착 마스크(20B)를 나타내는 평면도이다. 도 33에 도시한 바와 같이, 제2 증착 마스크(20B)의 마스크 제2 보조 영역(28B)은, 제1 방향 D1로 연장되어 있다. 도 33에 도시한 바와 같이, 마스크 제2 보조 영역(28B)은, 마스크 제2 기본 영역(26B)에 접속되어 있어도 된다. 마스크 제2 보조 영역(28B)은, 마스크 제2 보조 영역(28B)이 연장되는 방향인 제1 방향 D1에 있어서, 마스크 제2 기본 영역(26B)보다도 큰 치수를 갖는다.
도 33에 도시한 바와 같이, 마스크 제2 보조 영역(28B)이 연장되는 방향인 제1 방향 D1에 직교하는 제2 방향 D2에 있어서의 마스크 제2 보조 영역(28B)의 치수 W23은, 제2 방향 D2에 있어서의 마스크 제2 기본 영역(26B)의 치수 W21보다도 작다. 마스크 제2 보조 영역(28B)의 치수 W23과 마스크 제2 기본 영역(26B)의 치수 W21의 관계는, 상술한 도 23에 도시한 예에 있어서의 마스크 제2 보조 영역(28B)의 치수 W23과 마스크 제2 기본 영역(26B)의 치수 W21의 관계와 마찬가지이므로, 상세한 설명을 생략한다.
도 34에 도시한 바와 같이, 제3 관통 구멍(25C)은, 마스크 제3 기본 영역(26C)을 적어도 포함한다. 도 34에 도시한 바와 같이, 제3 관통 구멍(25C)은, 상술한 마스크 제3 확장 영역(27C)을 포함하고 있지 않아도 된다. 도시는 하지 않았지만, 제3 관통 구멍(25C)은, 상술한 마스크 제3 확장 영역(27C)을 포함하고 있어도 된다.
도 35는, 도 32의 제1 증착 마스크(20A), 도 33의 제2 증착 마스크(20B) 및 도 34의 제3 증착 마스크(20C)를 겹침으로써 얻어지는 적층체(21)를 나타내는 도면이다. 도 30∼도 35에 도시한 실시 형태에 있어서도, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우, 제1 증착 마스크(20A)의 제1 관통 구멍(25A)과, 제2 증착 마스크(20B)의 제2 관통 구멍(25B) 또는 제3 증착 마스크(20C)의 제3 관통 구멍(25C)이 부분적으로 겹쳐 있다. 이에 의해, 제1 층(140A)과 제2 층(140B) 또는 제3 층(140C)을 전기적으로 접속할 수 있어, 제2 전극(140)의 전위를 안정적으로 제어하기 쉬워진다. 또한, 제1 층(140A)과 제2 층(140B) 또는 제3 층(140C)이 부분적으로 겹칠 수 있다. 이에 의해, 기판(91)의 면내 방향에 있어서의 제2 전극(140)의 전기 저항을 저감시킬 수 있다.
제1 증착 마스크(20A)의 제1 관통 구멍(25A), 제2 증착 마스크(20B)의 제2 관통 구멍(25B) 및 제3 증착 마스크(20C)의 제3 관통 구멍(25C)의 겹침에 대하여 상세히 설명한다. 도 35에 도시한 바와 같이, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우, 제1 증착 마스크(20A)의 마스크 제1 보조 영역(28A)은, 제1 방향 D1에 있어서 인접하는 2개의 마스크 제3 기본 영역(26C)에 부분적으로 겹치도록 제1 방향 D1로 연장되어 있어도 된다. 이에 의해, 마스크 제1 보조 영역(28A)에 대응하여 형성되는 제1 층(140A)의 전극 제1 보조 영역(143A)이, 마스크 제3 기본 영역(26C)에 대응하여 형성되는 제3 층(140C)의 전극 제3 기본 영역(141C)에 부분적으로 겹칠 수 있다. 또한, 제2 증착 마스크(20B)의 마스크 제2 보조 영역(28B)은, 제1 방향 D1에 있어서 인접하는 2개의 마스크 제3 기본 영역(26C)에 부분적으로 겹치도록 제1 방향 D1로 연장되어 있어도 된다. 이에 의해, 마스크 제2 보조 영역(28B)에 대응하여 형성되는 제2 층(140B)의 전극 제2 보조 영역(143B)이, 제3 층(140C)의 전극 제3 기본 영역(141C)에 부분적으로 겹칠 수 있다.
또한, 도 30∼도 35에 도시한 실시 형태에 있어서도, 도 30에 도시한 바와 같이, 제1 통전층(130A)을 포함하는 제1 소자(110A)와 제2 통전층(130B)을 포함하는 제2 소자(110B)의 사이에, 제2 전극(140)이 마련되어 있지 않은 비전극 영역(150)을 형성할 수 있다. 또한, 제3 통전층(130C)을 포함하는 2개의 제3 소자(110C)의 사이에, 제2 전극(140)이 마련되어 있지 않은 비전극 영역(150)을 형성할 수 있다. 이에 의해, 기판(91)의 전역에 걸쳐 제2 전극(140)이 형성되어 있는 경우에 비하여, 전자 디바이스(100)에 있어서의 광의 투과율을 높일 수 있다.
다음으로, 증착 마스크군을 사용하여 전자 디바이스(100)의 제2 전극(140)을 형성하는 기타 예에 대하여, 도 36∼도 42b를 참조하여 설명한다. 도 36∼도 42b에 도시한 실시 형태에 있어서, 도 17∼도 25에 도시한 실시 형태와 마찬가지로 구성될 수 있는 부분에 대해서는, 도 17∼도 25에 도시한 실시 형태에 있어서의 대응하는 부분에 대하여 사용한 부호와 동일한 부호를 사용하도록 하고, 중복되는 설명을 생략한다.
도 36은, 제1 통전층(130A), 제2 통전층(130B) 및 제3 통전층(130C)이 형성된 상태의 기판(91)의 일부를 확대해서 나타내는 도면이다. 도 36에 도시한 예에 있어서, 2 이상의 제1 통전층(130A)이, 제1 방향 D1을 따라 배열되어 있다. 2 이상의 제2 통전층(130B)이, 제1 방향 D1에 따라 배열되어 있다. 2 이상의 제3 통전층(130C)이, 제1 방향 D1을 따라 배열되어 있다. 또한, 도 36에 도시한 바와 같이, 제1 방향 D1로 배열되는 제1 통전층(130A)의 열, 제1 방향 D1로 배열하는 제2 통전층(130B)의 열, 및 제1 방향 D1로 배열되는 제3 통전층(130C)의 열이, 제1 방향 D1에 교차하는 제2 방향 D1로 순서대로 배열되어 있다. 따라서, 2 이상의 제1 통전층(130A)은, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있다. 제2 통전층(130B) 및 제3 통전층(130C)도 마찬가지이다. 제2 방향 D2는, 제1 방향 D1에 대해서 직교하는 방향이어도 된다.
도 37은, 도 36에 도시한 제1 통전층(130A), 제2 통전층(130B) 및 제3 통전층(130C)의 위에 제2 전극(140)이 형성된 상태의 기판(91)을 나타내는 평면도이다. 또한, 도 38은, 도 37의 전자 디바이스(100)의 XXXVIII-XXXVIII선을 따른 단면도이다. 도 37에 도시한 바와 같이, 전자 디바이스(100)는, 제2 전극(140)이 마련되어 있지 않은 비전극 영역(150)을 포함하고 있다.
도 38에 도시한 바와 같이, 제1 층(140A)은, 제1 전극(120) 및 제1 통전층(130A)에 겹치는 전극 제1 기본 영역(141A)을 포함한다. 제2 층(140B)은, 제1 전극(120) 및 제2 통전층(130B)에 겹치는 전극 제2 기본 영역(141B)을 포함한다. 제3 층(140C)은, 제1 전극(120) 및 제3 통전층(130C)에 겹치는 전극 제3 기본 영역(141C)을 포함한다.
도 38에 도시한 바와 같이, 제1 층(140A)은, 전극 제1 기본 영역(141A)과 전극 제2 기본 영역(141B)을 전기적으로 접속하도록 전극 제1 기본 영역(141A)으로부터 연장되어 돌출되는 전극 제1 확장 영역(142A)을 더 포함한다. 제2 층(140B)은, 전극 제2 기본 영역(141B)과 전극 제3 기본 영역(141C)을 전기적으로 접속하도록 전극 제2 기본 영역(141B)으로부터 연장되어 돌출되는 전극 제2 확장 영역(142B)을 더 포함한다. 제3 층(140C)은, 전극 제3 기본 영역(141C)과 전극 제1 기본 영역(141A)을 전기적으로 접속하도록 전극 제3 기본 영역(141C)으로부터 연장되어 돌출되는 전극 제3 확장 영역(142C)을 더 포함한다.
다음으로, 도 37 및 도 38에 도시한 제2 전극(140)의 제1 층(140A), 제2 층(140B) 및 제3 층(140C)을 형성하기 위해서 사용되는 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)에 대하여 설명한다.
도 39는, 제1 면(201)측에서 본 경우의 제1 증착 마스크(20A)를 나타내는 평면도이다. 도 39에 도시한 바와 같이, 제1 증착 마스크(20A)는, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있는 복수의 제1 관통 구멍(25A)을 갖는다. 복수의 제1 관통 구멍(25A)은, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있는 복수의 마스크 제1 기본 영역(26A)을 포함한다. 복수의 제1 관통 구멍(25A)은, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있는 복수의 마스크 제1 확장 영역(27A)을 포함하고 있어도 된다. 마스크 제1 확장 영역(27A)은, 인접하는 2개의 마스크 제1 기본 영역(26A)이 배열되는 제2 방향 D2에 있어서, 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되어 있다.
마스크 제1 확장 영역(27A)이 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되는 제2 방향 D2에 직교하는 방향에 있어서, 마스크 제1 확장 영역(27A)의 치수 W12는, 마스크 제1 기본 영역(26A)의 치수 W11보다도 작아도 된다. 치수 W12와 치수 W11의 관계는, 도 22의 예의 경우와 마찬가지이므로, 설명을 생략한다.
도 40은, 제1 면(201)측에서 본 경우의 제2 증착 마스크(20B)를 나타내는 평면도이다. 도 40에 도시한 바와 같이, 제2 증착 마스크(20B)는, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있는 복수의 제2 관통 구멍(25B)을 갖는다. 복수의 제2 관통 구멍(25B)은, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있는 복수의 마스크 제2 기본 영역(26B)을 포함한다. 복수의 제2 관통 구멍(25B)은, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있는 복수의 마스크 제2 확장 영역(27B)을 포함하고 있어도 된다. 마스크 제2 확장 영역(27B)은, 인접하는 2개의 마스크 제2 기본 영역(26B)이 배열되는 제2 방향 D2에 있어서, 마스크 제2 기본 영역(26B)으로부터 연장되어 돌출되어 있다.
마스크 제2 확장 영역(27B)이 마스크 제2 기본 영역(26B)으로부터 연장되어 돌출되는 제2 방향 D2에 직교하는 방향에 있어서, 마스크 제2 확장 영역(27B)의 치수 W22는, 마스크 제2 기본 영역(26B)의 치수 W21보다도 작아도 된다. 치수 W22와 치수 W21의 관계는, 도 23의 예의 경우와 마찬가지이므로, 설명을 생략한다.
도 41은, 제1 면(201)측에서 본 경우의 제3 증착 마스크(20C)를 나타내는 평면도이다. 도 41에 도시한 바와 같이, 제3 증착 마스크(20C)는, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있는 복수의 제3 관통 구멍(25C)을 갖는다. 복수의 제3 관통 구멍(25C)은, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있는 복수의 마스크 제3 기본 영역(26C)을 포함한다. 복수의 제3 관통 구멍(25C)은, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있는 복수의 마스크 제3 확장 영역(27C)을 포함하고 있어도 된다. 마스크 제3 확장 영역(27C)은, 인접하는 2개의 마스크 제3 기본 영역(26C)이 나열되는 제2 방향 D2에 있어서, 마스크 제3 기본 영역(26C)으로부터 연장되어 돌출되어 있다.
마스크 제3 확장 영역(27C)이 마스크 제3 기본 영역(26C)으로부터 연장되어 돌출되는 제2 방향 D2에 직교하는 방향에 있어서, 마스크 제3 확장 영역(27C)의 치수 W32는, 마스크 제3 기본 영역(26C)의 치수 W31보다도 작아도 된다. 치수 W32와 치수 W31의 관계는, 도 24의 예의 경우와 마찬가지이므로, 설명을 생략한다.
도 42a는, 도 39의 제1 증착 마스크(20A), 도 40의 제2 증착 마스크(20B) 및 도 41의 제3 증착 마스크(20C)를 겹침으로써 얻어지는 적층체(21)를 나타내는 도면이다. 도 42b는, 도 42a의 적층체(21)를 보다 넓은 범위에 걸쳐 나타내는 도면이다. 도 36∼도 42b에 도시한 실시 형태에 있어서도, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우, 제1 증착 마스크(20A)의 제1 관통 구멍(25A)과, 제2 증착 마스크(20B)의 제2 관통 구멍(25B) 또는 제3 증착 마스크(20C)의 제3 관통 구멍(25C)이 부분적으로 겹쳐 있다. 이에 의해, 제1 층(140A)과 제2 층(140B) 또는 제3 층(140C)을 전기적으로 접속할 수 있어, 제2 전극(140)의 전위를 안정적으로 제어하기 쉬워진다. 또한, 제1 층(140A)과 제2 층(140B) 또는 제3 층(140C)이 부분적으로 겹칠 수 있다. 이에 의해, 기판(91)의 면내 방향에 있어서의 제2 전극(140)의 전기 저항을 저감시킬 수 있다.
제1 증착 마스크(20A)의 제1 관통 구멍(25A), 제2 증착 마스크(20B)의 제2 관통 구멍(25B) 및 제3 증착 마스크(20C)의 제3 관통 구멍(25C)의 겹침에 대하여 상세히 설명한다. 도 42a에 도시한 바와 같이, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우, 제1 증착 마스크(20A)의 마스크 제1 확장 영역(27A)은, 제2 증착 마스크(20B)의 마스크 제2 기본 영역(26B)에 부분적으로 겹치도록 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되어 있어도 된다. 이에 의해, 마스크 제1 확장 영역(27A)에 대응하여 형성되는 제1 층(140A)의 전극 제1 확장 영역(142A)이, 마스크 제2 기본 영역(26B)에 대응하여 형성되는 제2 층(140B)의 전극 제2 기본 영역(141B)에 부분적으로 겹칠 수 있다. 또한, 제2 증착 마스크(20B)의 마스크 제2 확장 영역(27B)은, 제3 증착 마스크(20C)의 마스크 제3 기본 영역(26C)에 부분적으로 겹치도록 마스크 제2 기본 영역(26B)으로부터 연장되어 돌출되어 있어도 된다. 이에 의해, 제2 층(140B)의 전극 제2 확장 영역(142B)이, 제3 층(140C)의 전극 제3 기본 영역(141C)에 부분적으로 겹칠 수 있다. 또한, 제3 증착 마스크(20C)의 마스크 제3 확장 영역(27C)은, 제1 증착 마스크(20A)의 마스크 제1 기본 영역(26A)에 부분적으로 겹치도록 마스크 제3 기본 영역(26C)으로부터 연장되어 돌출되어 있어도 된다. 이에 의해, 제3 층(140C)의 전극 제3 확장 영역(142C)이, 제1 층(140A)의 전극 제1 기본 영역(141A)에 부분적으로 겹칠 수 있다.
다음으로, 증착 마스크군을 사용하여 전자 디바이스(100)의 제2 전극(140)을 형성하는 기타 예에 대하여, 도 43∼도 48b를 참조하여 설명한다. 도 43∼도 42b에 도시한 실시 형태에 있어서, 도 36∼도 42b에 도시한 실시 형태와 마찬가지로 구성될 수 있는 부분에 대해서는, 도 36∼도 42b에 도시한 실시 형태에 있어서의 대응하는 부분에 대하여 사용한 부호와 동일한 부호를 사용하도록 하고, 중복되는 설명을 생략한다.
도 43은, 도 36에 도시한 제1 통전층(130A), 제2 통전층(130B) 및 제3 통전층(130C)의 위에 제2 전극(140)이 형성된 상태의 기판(91)을 나타내는 평면도이다. 또한, 도 44는, 도 43의 전자 디바이스(100)의 XXXXIV-XXXXIV선을 따른 단면도이다. 도 43에 도시한 바와 같이, 전자 디바이스(100)는, 제2 전극(140)이 마련되어 있지 않은 비전극 영역(150)을 포함하고 있다.
도 44에 도시한 바와 같이, 제1 층(140A)은, 제2 방향 D2에 있어서 제2 층(140B)을 향해 전극 제1 기본 영역(141A)으로부터 연장되어 돌출되는 전극 제1 확장 영역(142A)과, 제2 방향 D2에 있어서 제3 층(140C)을 향해 전극 제1 기본 영역(141A)으로부터 연장되어 돌출되는 전극 제1 확장 영역(142A)을 포함하고 있어도 된다. 제2 층(140B)은, 제2 방향 D2에 있어서 제1 층(140A)을 향해 전극 제2 기본 영역(141B)으로부터 연장되어 돌출되는 전극 제2 확장 영역(142B)과, 제2 방향 D2에 있어서 제3 층(140C)을 향해 전극 제2 기본 영역(141B)으로부터 연장되어 돌출되는 전극 제2 확장 영역(142B)을 포함하고 있어도 된다. 제3 층(140C)은, 제2 방향 D2에 있어서 제1 층(140A)을 향해 전극 제3 기본 영역(141C)으로부터 연장되어 돌출되는 전극 제3 확장 영역(142C)과, 제2 방향 D2에 있어서 제2 층(140B)을 향해 전극 제3 기본 영역(141C)으로부터 연장되어 돌출되는 전극 제3 확장 영역(142C)을 포함하고 있어도 된다.
다음으로, 도 43 및 도 44에 도시한 제2 전극(140)의 제1 층(140A), 제2 층(140B) 및 제3 층(140C)을 형성하기 위해서 사용되는 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)에 대하여 설명한다.
도 45는, 제1 면(201)측에서 본 경우의 제1 증착 마스크(20A)를 나타내는 평면도이다. 도 45에 도시한 바와 같이, 제1 관통 구멍(25A)은, 제2 방향 D2의 한쪽 측에 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되어 있는 마스크 제1 확장 영역(27A)과, 제2 방향 D2의 다른 쪽 측에 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되어 있는 마스크 제1 확장 영역(27A)을 포함하고 있어도 된다.
마스크 제1 확장 영역(27A)이 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되는 제2 방향 D2에 직교하는 방향에 있어서, 마스크 제1 확장 영역(27A)의 치수 W12는, 마스크 제1 기본 영역(26A)의 치수 W11보다도 작아도 된다. 치수 W12와 치수 W11의 관계는, 도 22의 예의 경우와 마찬가지이므로, 설명을 생략한다.
도 46은, 제1 면(201)측에서 본 경우의 제2 증착 마스크(20B)를 나타내는 평면도이다. 도 46에 도시한 바와 같이, 제2 관통 구멍(25B)은, 제2 방향 D2의 한쪽 측에 마스크 제2 기본 영역(26B)으로부터 연장되어 돌출되어 있는 마스크 제2 확장 영역(27B)과, 제2 방향 D2의 다른 쪽 측에 마스크 제2 기본 영역(26B)으로부터 연장되어 돌출되어 있는 마스크 제2 확장 영역(27B)을 포함하고 있어도 된다.
마스크 제2 확장 영역(27B)이 마스크 제2 기본 영역(26B)으로부터 연장되어 돌출되는 제2 방향 D2에 직교하는 방향에 있어서, 마스크 제2 확장 영역(27B)의 치수 W22는, 마스크 제2 기본 영역(26B)의 치수 W21보다도 작아도 된다. 치수 W22와 치수 W21의 관계는, 도 23의 예의 경우와 마찬가지이므로, 설명을 생략한다.
도 47은, 제1 면(201)측에서 본 경우의 제3 증착 마스크(20C)를 나타내는 평면도이다. 도 47에 도시한 바와 같이, 제3 관통 구멍(25C)은, 제2 방향 D2의 한쪽 측에 마스크 제3 기본 영역(26C)으로부터 연장되어 돌출되어 있는 마스크 제3 확장 영역(27C)과, 제2 방향 D2의 다른 쪽 측에 마스크 제3 기본 영역(26C)으로부터 연장되어 돌출되어 있는 마스크 제3 확장 영역(27C)을 포함하고 있어도 된다.
마스크 제3 확장 영역(27C)이 마스크 제3 기본 영역(26C)으로부터 연장되어 돌출되는 제2 방향 D2에 직교하는 방향에 있어서, 마스크 제3 확장 영역(27C)의 치수 W32는, 마스크 제3 기본 영역(26C)의 치수 W31보다도 작아도 된다. 치수 W32와 치수 W31의 관계는, 도 24의 예의 경우와 마찬가지이므로, 설명을 생략한다.
도 48a는, 도 45의 제1 증착 마스크(20A), 도 46의 제2 증착 마스크(20B) 및 도 47의 제3 증착 마스크(20C)를 겹침으로써 얻어지는 적층체(21)를 나타내는 도면이다. 도 48b는, 도 48a의 적층체(21)를 보다 넓은 범위에 걸쳐 나타내는 도면이다. 도 43∼도 48b에 도시한 실시 형태에 있어서도, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우, 제1 증착 마스크(20A)의 제1 관통 구멍(25A)과, 제2 증착 마스크(20B)의 제2 관통 구멍(25B) 또는 제3 증착 마스크(20C)의 제3 관통 구멍(25C)이 부분적으로 겹쳐 있다. 이에 의해, 제1 층(140A)과 제2 층(140B) 또는 제3 층(140C)을 전기적으로 접속할 수 있어, 제2 전극(140)의 전위를 안정적으로 제어하기 쉬워진다. 또한, 제1 층(140A)과 제2 층(140B) 또는 제3 층(140C)이 부분적으로 겹칠 수 있다. 이에 의해, 기판(91)의 면내 방향에 있어서의 제2 전극(140)의 전기 저항을 저감시킬 수 있다.
제1 증착 마스크(20A)의 제1 관통 구멍(25A), 제2 증착 마스크(20B)의 제2 관통 구멍(25B) 및 제3 증착 마스크(20C)의 제3 관통 구멍(25C)의 겹침에 대하여 상세히 설명한다. 도 48a에 도시한 바와 같이, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우, 제2 방향 D2에 있어서의 마스크 제1 기본 영역(26A)의 한쪽으로부터 연장되어 돌출되는 마스크 제1 확장 영역(27A)이, 제2 방향 D2에 있어서의 마스크 제2 기본 영역(26B)의 다른 쪽으로부터 연장되어 돌출되는 마스크 제2 확장 영역(27B)에 겹쳐 있어도 된다. 이에 의해, 제2 방향 D2에 있어서의 전극 제1 기본 영역(141A)의 한쪽으로부터 연장되어 돌출되는 전극 제1 확장 영역(142A)이, 제2 방향 D2에 있어서의 전극 제2 기본 영역(141B)의 다른 쪽으로부터 연장되어 돌출되는 전극 제2 확장 영역(142B)에 겹칠 수 있다. 또한, 제2 방향 D2에 있어서의 마스크 제1 기본 영역(26A)의 다른 쪽으로부터 연장되어 돌출되는 마스크 제1 확장 영역(27A)이, 제2 방향 D2에 있어서의 마스크 제3 기본 영역(26C)의 한쪽으로부터 연장되어 돌출되는 마스크 제3 확장 영역(27C)에 겹쳐 있어도 된다. 이에 의해, 제2 방향 D2에 있어서의 전극 제1 기본 영역(141A)의 다른 쪽으로부터 연장되어 돌출되는 전극 제1 확장 영역(142A)이, 제2 방향 D2에 있어서의 전극 제3 기본 영역(141C)의 한쪽으로부터 연장되어 돌출되는 전극 제3 확장 영역(142C)에 겹칠 수 있다. 또한, 제2 방향 D2에 있어서의 마스크 제2 기본 영역(26B)의 한쪽으로부터 연장되어 돌출되는 마스크 제2 확장 영역(27B)이, 제2 방향 D2에 있어서의 마스크 제3 기본 영역(26C)의 다른 쪽으로부터 연장되어 돌출되는 마스크 제3 확장 영역(27C)에 겹쳐 있어도 된다. 이에 의해, 제2 방향 D2에 있어서의 전극 제2 기본 영역(141B)의 한쪽으로부터 연장되어 돌출되는 전극 제2 확장 영역(142B)이, 제2 방향 D2에 있어서의 전극 제3 기본 영역(141C)의 다른 쪽으로부터 연장되어 돌출되는 전극 제3 확장 영역(142C)에 겹칠 수 있다.
다음으로, 증착 마스크군을 사용하여 전자 디바이스(100)의 제2 전극(140)을 형성하는 기타 예에 대하여, 도 49∼도 54b를 참조하여 설명한다. 도 49∼도 54b에 도시한 실시 형태에 있어서, 도 36∼도 42b에 도시한 실시 형태와 마찬가지로 구성될 수 있는 부분에 대해서는, 도 36∼도 42b에 도시한 실시 형태에 있어서의 대응하는 부분에 대하여 사용한 부호와 동일한 부호를 사용하도록 하고, 중복되는 설명을 생략한다.
도 49는, 도 36에 도시한 제1 통전층(130A), 제2 통전층(130B) 및 제3 통전층(130C)의 위에 제2 전극(140)이 형성된 상태의 기판(91)을 나타내는 평면도이다. 또한, 도 50은, 도 49의 전자 디바이스(100)의, 제3 방향 D3으로 연장되는 XXXXX-XXXXX선을 따른 단면도이다. 도 49에 도시한 바와 같이, 전자 디바이스(100)는, 제2 전극(140)이 마련되어 있지 않은 비전극 영역(150)을 포함하고 있다.
도 50에 도시한 바와 같이, 제1 층(140A)은, 제1 방향 D1 및 제2 방향 D2에 교차하는 제3 방향 D3에 있어서 제2 층(140B)의 전극 제2 기본 영역(141B)을 향해 전극 제1 기본 영역(141A)으로부터 연장되어 돌출되는 전극 제1 확장 영역(142A)을 포함하고 있어도 된다. 제2 층(140B)은, 제3 방향 D3에 있어서 제3 층(140C)의 전극 제3 기본 영역(141C)을 향해 전극 제2 기본 영역(141B)으로부터 연장되어 돌출되는 전극 제2 확장 영역(142B)을 포함하고 있어도 된다. 제3 층(140C)은, 제3 방향 D3에 있어서 제1 층(140A)의 전극 제1 기본 영역(141A)을 향해 전극 제3 기본 영역(141C)으로부터 연장되어 돌출되는 전극 제3 확장 영역(142C)을 포함하고 있어도 된다. 제3 방향 D3은, 제1 방향 D1 및 제2 방향 D2에 대해서 45°를 이루는 방향이어도 된다.
다음으로, 도 49 및 도 50에 도시한 제2 전극(140)의 제1 층(140A), 제2 층(140B) 및 제3 층(140C)을 형성하기 위해서 사용되는 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)에 대하여 설명한다.
도 51은, 제1 면(201)측에서 본 경우의 제1 증착 마스크(20A)를 나타내는 평면도이다. 도 51에 도시한 바와 같이, 제1 관통 구멍(25A)은, 제3 방향 D3에 있어서 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되어 있는 마스크 제1 확장 영역(27A)을 포함하고 있어도 된다. 마스크 제1 확장 영역(27A)이 마스크 제1 확장 영역(27A)으로부터 연장되어 돌출되는 제3 방향 D3에 직교하는 방향에 있어서, 마스크 제1 확장 영역(27A)의 치수 W12는, 마스크 제1 기본 영역(26A)의 치수 W11보다도 작아도 된다. 치수 W12와 치수 W11의 관계는, 도 22의 예의 경우와 마찬가지이므로, 설명을 생략한다.
도 52는, 제1 면(201)측에서 본 경우의 제2 증착 마스크(20B)를 나타내는 평면도이다. 도 52에 도시한 바와 같이, 제2 관통 구멍(25B)은, 제3 방향 D3에 있어서 마스크 제2 기본 영역(26B)으로부터 연장되어 돌출되어 있는 마스크 제2 확장 영역(27B)을 포함하고 있어도 된다. 마스크 제2 확장 영역(27B)이 마스크 제2 기본 영역(26B)으로부터 연장되어 돌출되는 제3 방향 D3에 직교하는 방향에 있어서, 마스크 제2 확장 영역(27B)의 치수 W22는, 마스크 제2 기본 영역(26B)의 치수 W21보다도 작아도 된다. 치수 W22와 치수 W21의 관계는, 도 23의 예의 경우와 마찬가지이므로, 설명을 생략한다.
도 53은, 제1 면(201)측에서 본 경우의 제3 증착 마스크(20C)를 나타내는 평면도이다. 도 53에 도시한 바와 같이, 제3 관통 구멍(25C)은, 제3 방향 D3에 있어서 마스크 제3 기본 영역(26C)으로부터 연장되어 돌출되어 있는 마스크 제3 확장 영역(27C)을 포함하고 있어도 된다. 마스크 제3 확장 영역(27C)이 마스크 제3 기본 영역(26C)으로부터 연장되어 돌출되는 제3 방향 D3에 직교하는 방향에 있어서, 마스크 제3 확장 영역(27C)의 치수 W32는, 마스크 제3 기본 영역(26C)의 치수 W31보다도 작아도 된다. 치수 W32와 치수 W31의 관계는, 도 24의 예의 경우와 마찬가지이므로, 설명을 생략한다.
도 54a는, 도 51의 제1 증착 마스크(20A), 도 52의 제2 증착 마스크(20B) 및 도 53의 제3 증착 마스크(20C)를 겹침으로써 얻어지는 적층체(21)를 나타내는 도면이다. 도 54b는, 도 54a의 적층체(21)를 보다 넓은 범위에 걸쳐 나타내는 도면이다. 도 49∼도 54b에 도시한 실시 형태에 있어서도, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우, 제1 증착 마스크(20A)의 제1 관통 구멍(25A)과, 제2 증착 마스크(20B)의 제2 관통 구멍(25B) 또는 제3 증착 마스크(20C)의 제3 관통 구멍(25C)이 부분적으로 겹쳐 있다. 이에 의해, 제1 층(140A)과 제2 층(140B) 또는 제3 층(140C)을 전기적으로 접속할 수 있어, 제2 전극(140)의 전위를 안정적으로 제어하기 쉬워진다. 또한, 제1 층(140A)과 제2 층(140B) 또는 제3 층(140C)이 부분적으로 겹칠 수 있다. 이에 의해, 기판(91)의 면내 방향에 있어서의 제2 전극(140)의 전기 저항을 저감시킬 수 있다.
제1 증착 마스크(20A)의 제1 관통 구멍(25A), 제2 증착 마스크(20B)의 제2 관통 구멍(25B) 및 제3 증착 마스크(20C)의 제3 관통 구멍(25C)의 겹침에 대하여 상세히 설명한다. 도 54a에 도시한 바와 같이, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우, 제1 증착 마스크(20A)의 마스크 제1 확장 영역(27A)은, 제2 증착 마스크(20B)의 마스크 제2 기본 영역(26B)에 부분적으로 겹치도록 마스크 제1 기본 영역(26A)으로부터 제3 방향 D3에 있어서 연장되어 돌출되어 있어도 된다. 이에 의해, 제1 층(140A)의 전극 제1 확장 영역(142A)이, 제2 층(140B)의 전극 제2 기본 영역(141B)에 부분적으로 겹칠 수 있다. 또한, 제2 증착 마스크(20B)의 마스크 제2 확장 영역(27B)은, 제3 증착 마스크(20C)의 마스크 제3 기본 영역(26C)에 부분적으로 겹치도록 마스크 제2 기본 영역(26B)으로부터 제3 방향 D3에 있어서 연장되어 돌출되어 있어도 된다. 이에 의해, 제2 층(140B)의 전극 제2 확장 영역(142B)이, 제3 층(140C)의 전극 제3 기본 영역(141C)에 부분적으로 겹칠 수 있다. 또한, 제3 증착 마스크(20C)의 마스크 제3 확장 영역(27C)은, 제1 증착 마스크(20A)의 마스크 제1 기본 영역(26A)에 부분적으로 겹치도록 마스크 제3 기본 영역(26C)으로부터 제3 방향 D3에 있어서 연장되어 돌출되어 있어도 된다. 이에 의해, 제3 층(140C)의 전극 제3 확장 영역(142C)이, 제1 층(140A)의 전극 제1 기본 영역(141A)에 부분적으로 겹칠 수 있다.
다음으로, 증착 마스크군을 사용하여 전자 디바이스(100)의 제2 전극(140)을 형성하는 기타 예에 대하여, 도 55∼도 60을 참조하여 설명한다. 도 55∼도 60에 도시한 실시 형태에 있어서, 도 17∼도 25에 도시한 실시 형태와 마찬가지로 구성될 수 있는 부분에 대해서는, 도 17∼도 25에 도시한 실시 형태에 있어서의 대응하는 부분에 대하여 사용한 부호와 동일한 부호를 사용하도록 하고, 중복되는 설명을 생략한다.
도 55는, 제1 통전층(130A), 제2 통전층(130B) 및 제3 통전층(130C)이 형성된 상태의 기판(91)의 일부를 확대해서 나타내는 도면이다. 도 55에 도시한 예에 있어서, 제1 통전층(130A), 제2 통전층(130B) 및 제3 통전층(130C)은 각각, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있다. 제1 통전층(130A) 및 제2 통전층(130B)은, 제2 방향 D2에 있어서 교대로 나열되어 있다. 또한, 제2 방향 D2에 교대로 배열되는 제1 통전층(130A) 및 제2 통전층(130B)의 열이, 제1 방향 D1로 나열되어 있다. 또한, 제3 통전층(130C)은, 제1 방향 D1에 있어서 인접하는 2개의 제1 통전층(130A)의 사이 및 제1 방향 D1에 있어서 인접하는 2개의 제2 통전층(130B)의 사이에 있어서, 제2 방향 D2로 나열되어 있다. 제3 통전층(130C)은, 제1 방향 D1에 따라 본 경우에 1개의 통전층(130)이 제1 통전층(130A) 및 제2 통전층(130B)에 겹치도록, 제2 방향 D2로 연장되어 있어도 된다.
도 56은, 도 55에 도시한 제1 통전층(130A), 제2 통전층(130B) 및 제3 통전층(130C)의 위에 제2 전극(140)이 형성된 상태의 기판(91)을 나타내는 평면도이다. 전자 디바이스(100)는, 제2 전극(140)이 마련되어 있지 않은 비전극 영역(150)을 포함하고 있다.
다음으로, 도 56에 도시한 제2 전극(140)의 제1 층(140A), 제2 층(140B) 및 제3 층(140C)을 형성하기 위해서 사용되는 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)에 대하여 설명한다.
도 57은, 제1 면(201)측에서 본 경우의 제1 증착 마스크(20A)를 나타내는 평면도이다. 도 57에 도시한 바와 같이, 제1 증착 마스크(20A)는, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있는 복수의 마스크 제1 기본 영역(26A) 및 복수의 마스크 제1 보조 영역(28A)을 포함하고 있어도 된다. 마스크 제1 보조 영역(28A)은, 마스크 제1 보조 영역(28A)이 연장되는 제1 방향 D1에 직교하는 제2 방향 D2에 있어서, 마스크 제1 기본 영역(26A)의 치수 W11보다도 작은 치수 W13을 갖는다. 치수 W13과 치수 W11의 관계는, 도 22의 예의 경우와 마찬가지이므로, 설명을 생략한다. 마스크 제1 보조 영역(28A)은, 마스크 제1 기본 영역(26A)에 접속되어 있지 않아도 된다.
도 58은, 제1 면(201)측에서 본 경우의 제2 증착 마스크(20B)를 나타내는 평면도이다. 도 58에 도시한 바와 같이, 제2 증착 마스크(20B)는, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있는 복수의 마스크 제2 기본 영역(26B) 및 복수의 마스크 제2 보조 영역(28B)을 포함하고 있어도 된다. 마스크 제2 보조 영역(28B)은, 마스크 제2 보조 영역(28B)이 연장되는 제1 방향 D1에 직교하는 제2 방향 D2에 있어서, 마스크 제2 기본 영역(26B)의 치수 W21보다도 작은 치수 W23을 갖는다. 치수 W23과 치수 W21의 관계는, 도 23의 예의 경우와 마찬가지이므로, 설명을 생략한다. 마스크 제2 보조 영역(28B)은, 마스크 제2 기본 영역(26B)에 접속되어 있지 않아도 된다.
도 59는, 제1 면(201)측에서 본 경우의 제3 증착 마스크(20C)를 나타내는 평면도이다. 도 59에 도시한 바와 같이, 제3 증착 마스크(20C)는, 제1 방향 D1로 배열되고, 제2 방향 D2로 연장되는 복수의 제3 관통 구멍(25C)을 포함하고 있어도 된다.
도 60은, 도 57의 제1 증착 마스크(20A), 도 58의 제2 증착 마스크(20B) 및 도 59의 제3 증착 마스크(20C)를 겹침으로써 얻어지는 적층체(21)를 나타내는 도면이다. 도 55∼도 60에 도시한 실시 형태에 있어서도, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우, 제1 증착 마스크(20A)의 제1 관통 구멍(25A)과, 제2 증착 마스크(20B)의 제2 관통 구멍(25B) 또는 제3 증착 마스크(20C)의 제3 관통 구멍(25C)이 부분적으로 겹쳐 있다. 이에 의해, 제1 층(140A)과 제2 층(140B) 또는 제3 층(140C)을 전기적으로 접속할 수 있어, 제2 전극(140)의 전위를 안정적으로 제어하기 쉬워진다. 또한, 제1 층(140A)과 제2 층(140B) 또는 제3 층(140C)이 부분적으로 겹칠 수 있다. 이에 의해, 기판(91)의 면내 방향에 있어서의 제2 전극(140)의 전기 저항을 저감시킬 수 있다.
제1 증착 마스크(20A)의 제1 관통 구멍(25A), 제2 증착 마스크(20B)의 제2 관통 구멍(25B) 및 제3 증착 마스크(20C)의 제3 관통 구멍(25C)의 겹침에 대하여 상세히 설명한다. 도 60에 도시한 바와 같이, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우, 제1 증착 마스크(20A)의 마스크 제1 보조 영역(28A)은, 제1 방향 D1에 있어서 인접하는 2개의 마스크 제2 기본 영역(26B)에 부분적으로 겹치도록 양자의 사이를 연장하고 있어도 된다. 이에 의해, 제1 층(140A)의 전극 제1 보조 영역(143A)이, 제1 방향 D1에 있어서 인접하는 2개의 전극 제2 기본 영역(141B)에 부분적으로 겹칠 수 있다. 또한, 제2 증착 마스크(20B)의 마스크 제2 보조 영역(28B)은, 제1 방향 D1에 있어서 인접하는 2개의 마스크 제1 기본 영역(26A)에 부분적으로 겹치도록 양자의 사이를 연장하고 있어도 된다. 이에 의해, 제2 층(140B)의 전극 제2 보조 영역(143B)이, 제1 방향 D1에 있어서 인접하는 2개의 전극 제1 기본 영역(141A)에 부분적으로 겹칠 수 있다.
또한, 도 60에 도시한 바와 같이, 제3 증착 마스크(20C)의 제3 관통 구멍(25C)은, 제2 방향 D2에 있어서 교대로 나열되는 마스크 제1 보조 영역(28A) 및 마스크 제2 보조 영역(28B)에 겹치도록 제2 방향 D2로 연장되어 있어도 된다. 이에 의해, 제3 층(140C)이, 제2 방향 D2에 있어서 교대로 나열되는 전극 제1 보조 영역(143A) 및 전극 제2 보조 영역(143B)에 겹칠 수 있다.
다음으로, 증착 마스크군을 사용하여 전자 디바이스(100)의 제2 전극(140)을 형성하는 기타 예에 대하여, 도 61∼도 66을 참조하여 설명한다. 도 61∼도 66에 도시한 실시 형태에 있어서, 도 17∼도 25에 도시한 실시 형태와 마찬가지로 구성될 수 있는 부분에 대해서는, 도 17∼도 25에 도시한 실시 형태에 있어서의 대응하는 부분에 대하여 사용한 부호와 동일한 부호를 사용하도록 하고, 중복되는 설명을 생략한다.
도 61은, 제1 통전층(130A), 제2 통전층(130B) 및 제3 통전층(130C)이 형성된 상태의 기판(91)의 일부를 확대해서 나타내는 도면이다. 도 61에 도시한 예에 있어서, 제1 통전층(130A), 제2 통전층(130B) 및 제3 통전층(130C)은 각각, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있다. 제1 방향 D1에 있어서의 제1 통전층(130A)의 위치는, 제2 통전층(130B)에 대해서, 제1 방향 D1에 있어서의 제1 통전층(130A)의 배열 주기의 절반 거리만큼 어긋나 있다. 제2 방향 D2에 있어서의 제1 통전층(130A)의 위치는, 제2 통전층(130B)에 대해서, 제2 방향 D2에 있어서의 제1 통전층(130A)의 배열 주기의 절반 거리만큼 어긋나 있다. 제3 통전층(130C)은, 제1 방향 D1에 있어서 인접하는 2개의 제1 통전층(130A)의 사이, 제2 방향 D2에 있어서 인접하는 2개의 제1 통전층(130A)의 사이, 제1 방향 D1에 있어서 인접하는 2개의 제2 통전층(130B)의 사이, 및 제2 방향 D2에 있어서 인접하는 2개의 제2 통전층(130B)의 사이에 위치하고 있다.
도 62는, 도 61에 도시한 제1 통전층(130A), 제2 통전층(130B) 및 제3 통전층(130C)의 위에 제2 전극(140)이 형성된 상태의 기판(91)을 나타내는 평면도이다. 전자 디바이스(100)는, 제2 전극(140)이 마련되어 있지 않은 비전극 영역(150)을 포함하고 있다.
다음으로, 도 62에 도시한 제2 전극(140)의 제1 층(140A), 제2 층(140B) 및 제3 층(140C)을 형성하기 위해서 사용되는 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)에 대하여 설명한다.
도 63은, 제1 면(201)측에서 본 경우의 제1 증착 마스크(20A)를 나타내는 평면도이다. 도 63에 도시한 바와 같이, 제1 증착 마스크(20A)는, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있는 복수의 마스크 제1 기본 영역(26A)을 포함하고 있다. 제1 증착 마스크(20A)는, 제1 방향 D1의 한쪽 측에 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되어 있는 마스크 제1 확장 영역(27A)과, 제1 방향 D1의 다른 쪽 측에 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되어 있는 마스크 제1 확장 영역(27A)을 포함하고 있어도 된다. 또한, 제1 증착 마스크(20A)는, 제2 방향 D2의 한쪽 측에 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되어 있는 마스크 제1 확장 영역(27A)과, 제2 방향 D2의 다른 쪽 측에 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되어 있는 마스크 제1 확장 영역(27A)을 포함하고 있어도 된다.
마스크 제1 확장 영역(27A)이 마스크 제1 기본 영역(26A)으로부터 연장되어 돌출되는 제1 방향 D1 또는 제2 방향 D2에 직교하는 방향에 있어서, 마스크 제1 확장 영역(27A)의 치수 W12는, 마스크 제1 기본 영역(26A)의 치수 W11보다도 작아도 된다. 치수 W12와 치수 W11의 관계는, 도 22의 예의 경우와 마찬가지이므로, 설명을 생략한다.
도 63에 도시한 바와 같이, 제1 증착 마스크(20A)의 제1 관통 구멍(25A)은, 마스크 제1 확장 영역(27A)이 접속되어 있지 않은 마스크 제1 기본 영역(26A)을 포함하고 있어도 된다. 예를 들어, 마스크 제1 확장 영역(27A)이 접속되어 있지 않은 마스크 제1 기본 영역(26A)과, 마스크 제1 확장 영역(27A)이 접속되어 있는 마스크 제1 기본 영역(26A)이, 제1 방향 D1 및 제2 방향 D2에 있어서 교대로 나열되어 있어도 된다.
도 64는, 제1 면(201)측에서 본 경우의 제2 증착 마스크(20B)를 나타내는 평면도이다. 도 64에 도시한 바와 같이, 제2 증착 마스크(20B)는, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있는 복수의 마스크 제2 기본 영역(26B)을 포함하고 있다. 제2 증착 마스크(20B)는, 제1 방향 D1 및 제2 방향 D2에 교차하는 제3 방향 D3의 한쪽 측에 마스크 제2 기본 영역(26B)으로부터 연장되어 돌출되어 있는 마스크 제2 확장 영역(27B)과, 제3 방향 D3의 다른 쪽 측에 마스크 제2 기본 영역(26B)으로부터 연장되어 돌출되어 있는 마스크 제2 확장 영역(27B)을 포함하고 있어도 된다. 제3 방향 D3은, 제1 방향 D1 및 제2 방향 D2에 대해서 45°를 이루는 방향이어도 된다.
마스크 제2 확장 영역(27B)이 마스크 제2 기본 영역(26B)으로부터 연장되어 돌출되는 제3 방향 D3에 직교하는 방향에 있어서, 마스크 제2 확장 영역(27B)의 치수 W22는, 마스크 제2 기본 영역(26B)의 치수 W21_1보다도 작아도 된다. 치수 W22와 치수 W21_1의 관계는, 도 23의 예에 있어서의 치수 W22와 치수 W21의 관계와 마찬가지이므로, 설명을 생략한다.
도 64에 도시한 바와 같이, 제2 증착 마스크(20B)의 제2 관통 구멍(25B)은, 마스크 제2 확장 영역(27B)이 접속되어 있지 않은 마스크 제2 기본 영역(26B)을 포함하고 있어도 된다. 예를 들어, 마스크 제2 확장 영역(27B)이 접속되어 있지 않은 마스크 제2 기본 영역(26B)과, 마스크 제2 확장 영역(27B)이 접속되어 있는 마스크 제2 기본 영역(26B)이, 제1 방향 D1 및 제2 방향 D2에 있어서 교대로 나열되어 있어도 된다.
마스크 제2 보조 영역(28B)이 연장되는 제1 방향 D1 또는 제2 방향 D2에 직교하는 방향에 있어서, 마스크 제2 보조 영역(28B)의 치수 W23은, 마스크 제2 기본 영역(26B)의 치수 W21_2보다도 작아도 된다. 치수 W23과 치수 W21_2의 관계는, 도 23의 예에 있어서의 치수 W23과 치수 W21의 관계와 마찬가지이므로, 설명을 생략한다.
도 64에 도시한 바와 같이, 제2 증착 마스크(20B)의 제2 관통 구멍(25B)은, 제1 방향 D1 또는 제2 방향 D2로 연장하는 복수의 마스크 제2 보조 영역(28B)을 포함하고 있어도 된다. 마스크 제2 보조 영역(28B)은, 마스크 제2 기본 영역(26B)에 접속되어 있지 않아도 된다.
도 65는, 제1 면(201)측에서 본 경우의 제3 증착 마스크(20C)를 나타내는 평면도이다. 도 65에 도시한 바와 같이, 제3 증착 마스크(20C)는, 제3 방향 D3 및 제4 방향 D4를 따라 배열되어 있는 복수의 마스크 제3 기본 영역(26C)을 포함하고 있다. 제3 증착 마스크(20C)는, 제3 방향 D3에 있어서 인접하는 2개의 마스크 제3 기본 영역(26C)의 사이에 위치하고, 제3 방향 D3에 직교하는 제4 방향 D4로 연장되는 복수의 마스크 제3 보조 영역(28C)을 포함하고 있어도 된다. 또한, 제3 증착 마스크(20C)는, 제4 방향 D4에 있어서 인접하는 2개의 마스크 제3 기본 영역(26C)의 사이에 위치하고, 제3 방향 D3으로 연장되는 복수의 마스크 제3 보조 영역(28C)을 포함하고 있어도 된다.
마스크 제3 보조 영역(28C)이 연장되는 제3 방향 D3 또는 제4 방향 D4에 직교하는 방향에 있어서, 마스크 제3 보조 영역(28C)의 치수 W33은, 마스크 제3 기본 영역(26C)의 치수 W31보다도 작아도 된다. 치수 W33과 치수 W31의 관계는, 도 22의 예에 있어서의 치수 W13과 치수 W11의 관계와 마찬가지이므로, 설명을 생략한다.
도 66은, 도 63의 제1 증착 마스크(20A), 도 64의 제2 증착 마스크(20B) 및 도 65의 제3 증착 마스크(20C)를 겹침으로써 얻어지는 적층체(21)를 나타내는 도면이다. 도 61∼도 66에 도시한 실시 형태에 있어서도, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우, 제1 증착 마스크(20A)의 제1 관통 구멍(25A)과, 제2 증착 마스크(20B)의 제2 관통 구멍(25B) 또는 제3 증착 마스크(20C)의 제3 관통 구멍(25C)이 부분적으로 겹쳐 있다. 이에 의해, 제1 층(140A)과 제2 층(140B) 또는 제3 층(140C)을 전기적으로 접속할 수 있어, 제2 전극(140)의 전위를 안정적으로 제어하기 쉬워진다. 또한, 제1 층(140A)과 제2 층(140B) 또는 제3 층(140C)이 부분적으로 겹칠 수 있다. 이에 의해, 기판(91)의 면내 방향에 있어서의 제2 전극(140)의 전기 저항을 저감시킬 수 있다.
제1 증착 마스크(20A)의 제1 관통 구멍(25A), 제2 증착 마스크(20B)의 제2 관통 구멍(25B) 및 제3 증착 마스크(20C)의 제3 관통 구멍(25C)의 겹침에 대하여 상세히 설명한다. 도 66에 도시한 바와 같이, 제1 증착 마스크(20A), 제2 증착 마스크(20B) 및 제3 증착 마스크(20C)를 중첩한 경우, 제1 증착 마스크(20A)의 마스크 제1 확장 영역(27A)은, 제3 증착 마스크(20C)의 마스크 제3 기본 영역(26C)에 부분적으로 겹치도록 마스크 제1 기본 영역(26A)으로부터 제1 방향 D1 또는 제2 방향 D2에 있어서 연장되어 돌출되어 있어도 된다. 이에 의해, 제1 층(140A)의 전극 제1 확장 영역(142A)이, 제3 층(140C)의 전극 제3 기본 영역(141C)에 부분적으로 겹칠 수 있다.
또한, 도 66에 도시한 바와 같이, 제2 증착 마스크(20B)의 마스크 제2 확장 영역(27B)은, 제3 증착 마스크(20C)의 마스크 제3 기본 영역(26C)에 부분적으로 겹치도록 마스크 제2 기본 영역(26B)으로부터 제3 방향 D3에 있어서 연장되어 돌출되어 있어도 된다. 이에 의해, 제2 층(140B)의 전극 제2 확장 영역(142B)이, 제3 층(140C)의 전극 제3 기본 영역(141C)에 부분적으로 겹칠 수 있다. 또한, 제2 증착 마스크(20B)의 마스크 제2 보조 영역(28B)은, 제1 증착 마스크(20A)의 마스크 제1 기본 영역(26A) 및 제3 증착 마스크(20C)의 마스크 제3 기본 영역(26C)에 부분적으로 겹치도록 양자의 사이를 제1 방향 D1 또는 제2 방향 D2로 연장되어 있어도 된다. 이에 의해, 제2 층(140B)의 전극 제2 보조 영역(143B)이, 제1 층(140A)의 전극 제1 기본 영역(141A) 및 제3 층(140C)의 전극 제3 기본 영역(141C)에 부분적으로 겹칠 수 있다.
또한, 도 66에 도시한 바와 같이, 제3 증착 마스크(20C)의 마스크 제3 보조 영역(28C)은, 제1 증착 마스크(20A)의 마스크 제1 기본 영역(26A) 및 제2 증착 마스크(20B)의 마스크 제2 기본 영역(26B)에 부분적으로 겹치도록 양자의 사이를 제3 방향 D3 또는 제4 방향 D4로 연장되고 있어도 된다. 이에 의해, 제3 층(140C)의 전극 제3 보조 영역(143C)이, 제1 층(140A)의 전극 제1 기본 영역(141A) 및 제2 층(140B)의 전극 제2 기본 영역(141B)에 부분적으로 겹칠 수 있다.
다음으로, 증착 마스크군을 사용하여 전자 디바이스(100)의 제2 전극(140)을 형성하는 기타 예에 대하여, 도 67∼도 70을 참조하여 설명한다. 도 67∼도 70에 도시한 실시 형태에 있어서, 도 17∼도 25에 도시한 실시 형태와 마찬가지로 구성될 수 있는 부분에 대해서는, 도 17∼도 25에 도시한 실시 형태에 있어서의 대응하는 부분에 대하여 사용한 부호와 동일한 부호를 사용하도록 하고, 중복되는 설명을 생략한다.
도 67은, 도 17에 도시한 제1 통전층(130A), 제2 통전층(130B) 및 제3 통전층(130C)의 위에 제2 전극(140)이 형성된 상태의 기판(91)을 나타내는 평면도이다.
다음으로, 도 67에 도시한 제2 전극(140)의 제1 층(140A) 및 제2 층(140B) 및 제3 층(140C)을 형성하기 위해서 사용되는 증착 마스크군에 대하여 설명한다. 도 17∼도 25에 도시한 실시 형태에서는, 3개의 증착 마스크를 사용하는 예를 설명하였다. 본 형태에서는, 2개의 증착 마스크를 사용하는 예를 설명한다. 본 형태의 증착 마스크군은, 제1 증착 마스크(20A) 및 제2 증착 마스크(20B)를 포함한다.
도 68은, 제1 면(201)측에서 본 경우의 제1 증착 마스크(20A)를 나타내는 평면도이다. 도 68에 도시한 바와 같이, 제1 증착 마스크(20A)는, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있는 복수의 마스크 제1 기본 영역(26A) 및 복수의 마스크 제1 보조 영역(28A)을 포함하고 있어도 된다. 마스크 제1 보조 영역(28A)이 연장되는 제1 방향 D1에 직교하는 방향에 있어서, 마스크 제1 보조 영역(28A)의 치수 W13은, 마스크 제1 기본 영역(26A)의 치수 W11보다도 작아도 된다. 치수 W13과 치수 W11의 관계는, 도 22의 예의 경우와 마찬가지이므로, 설명을 생략한다. 마스크 제1 보조 영역(28A)은, 마스크 제1 기본 영역(26A)에 접속되어 있지 않아도 된다.
도 68에 도시한 바와 같이, 제2 방향 D2에 있어서 인접하는 2개의 마스크 제1 기본 영역(26A)의 사이에 있어서, 2개의 마스크 제1 보조 영역(28A)이 제1 방향 D1로 배열되어 있어도 된다. 도 67 및 도 68에 도시한 바와 같이, 마스크 제1 기본 영역(26A)에 대응하여 형성되는 전극 제1 기본 영역(141A)은, 제1 방향 D1에 있어서 인접하는 제1 통전층(130A) 및 제2 통전층(130B)의 양쪽에 겹쳐 있어도 된다.
도 69는, 제1 면(201)측에서 본 경우의 제2 증착 마스크(20B)를 나타내는 평면도이다. 도 69에 도시한 바와 같이, 제2 증착 마스크(20B)는, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있는 복수의 마스크 제2 기본 영역(26B)을 포함하고 있어도 된다. 도 67 및 도 69에 도시한 바와 같이, 마스크 제2 기본 영역(26B)에 대응하여 형성되는 전극 제2 기본 영역(141B)은, 제3 통전층(130C)에 겹쳐 있어도 된다.
도 69에 도시한 바와 같이, 제2 증착 마스크(20B)는, 제2 방향 D2의 한쪽 측에 마스크 제2 기본 영역(26B)으로부터 연장되어 돌출되어 있는 마스크 제2 확장 영역(27B)과, 제2 방향 D2의 다른 쪽 측에 마스크 제2 기본 영역(26B)으로부터 연장되어 돌출되어 있는 마스크 제2 확장 영역(27B)을 포함하고 있어도 된다. 마스크 제2 확장 영역(27B)이 마스크 제2 기본 영역(26B)으로부터 연장되어 돌출되는 제2 방향 D2에 직교하는 방향에 있어서, 마스크 제2 확장 영역(27B)의 치수 W22는, 마스크 제2 기본 영역(26B)의 치수 W21_1보다도 작아도 된다. 치수 W22와 치수 W21_1의 관계는, 도 23의 예에 있어서의 치수 W22와 치수 W21의 관계와 마찬가지이므로, 설명을 생략한다.
도 69에 도시한 바와 같이, 제2 증착 마스크(20B)는, 제1 방향 D1 및 제2 방향 D2를 따라 배열되어 있는 복수의 마스크 제3 기본 영역(26C)을 포함하고 있어도 된다. 마스크 제2 보조 영역(28B)이 연장되는 제1 방향 D1에 직교하는 방향에 있어서, 마스크 제2 보조 영역(28B)의 치수 W23은, 마스크 제2 기본 영역(26B)의 치수 W21_2보다도 작아도 된다. 치수 W23과 치수 W21_2의 관계는, 도 23의 예에 있어서의 치수 W23과 치수 W21의 관계와 마찬가지이므로, 설명을 생략한다. 마스크 제2 보조 영역(28B)은, 마스크 제1 보조 영역(28A)에 접속되어 있지 않아도 된다.
도 70은, 도 68의 제1 증착 마스크(20A) 및 도 69의 제2 증착 마스크(20B)를 겹침으로써 얻어지는 적층체(21)를 나타내는 도면이다. 도 67∼도 70에 도시한 실시 형태에 있어서도, 제1 증착 마스크(20A) 및 제2 증착 마스크(20B)를 중첩한 경우, 제1 증착 마스크(20A)의 제1 관통 구멍(25A)과, 제2 증착 마스크(20B)의 제2 관통 구멍(25B)이 부분적으로 겹쳐 있다. 이에 의해, 제1 층(140A)과 제2 층(140B)을 전기적으로 접속할 수 있어, 제2 전극(140)의 전위를 안정적으로 제어하기 쉬워진다. 또한, 제1 층(140A)과 제2 층(140B)이 부분적으로 겹칠 수 있다. 이에 의해, 기판(91)의 면내 방향에 있어서의 제2 전극(140)의 전기 저항을 저감시킬 수 있다.
제1 증착 마스크(20A)의 제1 관통 구멍(25A) 및 제2 증착 마스크(20B)의 제2 관통 구멍(25B)의 겹침에 대하여 상세히 설명한다. 도 70에 도시한 바와 같이, 제1 증착 마스크(20A) 및 제2 증착 마스크(20B)를 중첩한 경우, 제1 증착 마스크(20A)의 마스크 제1 보조 영역(28A)은, 제1 방향 D1에 있어서 인접하는 2개의 마스크 제2 기본 영역(26B)에 부분적으로 겹치도록 제1 방향 D1로 연장되어 있어도 된다. 이에 의해, 마스크 제1 보조 영역(28A)에 대응하여 형성되는 제1 층(140A)의 전극 제1 보조 영역(143A)이, 제2 층(140B)의 전극 제2 기본 영역(141B)에 부분적으로 겹칠 수 있다.
도 70에 도시한 바와 같이, 제2 증착 마스크(20B)의 마스크 제2 확장 영역(27B)은, 제1 면(201)의 마스크 제1 기본 영역(26A)에 부분적으로 겹치도록 마스크 제2 기본 영역(26B)으로부터 제2 방향 D2에 있어서 연장되어 돌출되어 있어도 된다. 이에 의해, 제2 층(140B)의 전극 제2 확장 영역(142B)이, 제1 층(140A)의 전극 제1 기본 영역(141A)에 부분적으로 겹칠 수 있다. 또한, 제2 증착 마스크(20B)의 마스크 제2 보조 영역(28B)은, 제1 방향 D1에 있어서 인접하는 2개의 마스크 제1 기본 영역(26A)에 부분적으로 겹치도록 제1 방향 D1로 연장되어 있어도 된다. 이에 의해, 전극 제2 보조 영역(143B)이, 제1 방향 D1에 있어서 인접하는 2개의 전극 제1 기본 영역(141A)에 부분적으로 겹칠 수 있다.
제1 증착 마스크(20A)의 제1 관통 구멍(25A)의 형상의 일례에 대하여, 도 71을 참조하여 설명한다. 도 71에 도시한 제1 관통 구멍(25A)은, 코너부의 형상을 제외하고, 도 13에 도시한 제1 관통 구멍(25A)과 동일하다.
도 71에 도시한 바와 같이, 제1 관통 구멍(25A)의 마스크 제1 기본 영역(26A)의 코너는, 만곡된 윤곽을 포함하고 있어도 된다. 코너란, 제1 관통 구멍(25A)의 윤곽을 구성하는 2개의 직선이 교차하는 부분이다. 도시는 하지 않았지만, 상술한 각 형태의 제1 관통 구멍(25A)의 마스크 제1 기본 영역(26A)의 코너도, 만곡된 윤곽을 포함하고 있어도 된다. 또한, 도시는 하지 않았지만, 상술한 각 형태의 마스크 제1 확장 영역(27A), 마스크 제1 보조 영역(28A) 등의 기타 영역의 코너도, 만곡된 윤곽을 포함하고 있어도 된다. 또한, 도시는 하지 않았지만, 상술한 각 형태의 제2 증착 마스크(20B)의 제2 관통 구멍(25B)의 영역의 코너 및 제3 증착 마스크(20C)의 제3 관통 구멍(25C)의 영역의 코너도, 만곡된 윤곽을 포함하고 있어도 된다.
다음으로, 도 72를 참조하여, 전자 디바이스(100)의 구성의 일례에 대하여 설명한다. 전자 디바이스(100)가 유기 EL 표시 장치인 경우, 소자(110)는 화소로서 기능한다. 전자 디바이스(100)는, 화소로서 기능하는 소자(110)를 포함하는 표시 영역(105)을 포함한다. 표시 영역(105)은, 제1 표시 영역(106) 및 제2 표시 영역(107)을 포함하고 있어도 된다.
제1 표시 영역(106)의 면적은, 제2 표시 영역(107)의 면적보다도 작아도 된다. 제1 표시 영역(106)은, 제2 전극(140)이 마련되어 있지 않은 비전극 영역(150)을 포함하고 있어도 된다. 이에 의해, 제1 표시 영역(106)의 전역에 걸쳐 제2 전극(140)이 형성되어 있는 경우에 비하여, 전자 디바이스(100)에 있어서의 광의 투과율을 높일 수 있다. 상술한 증착 마스크군을 사용함으로써, 제1 표시 영역(106)의 제2 전극(140)을 형성할 수 있다.
제2 표시 영역(107)은, 제1 표시 영역(106)과 마찬가지로, 제2 전극(140)이 마련되어 있지 않은 비전극 영역(150)을 포함하고 있어도 된다. 이 경우, 상술한 증착 마스크군을 사용함으로써, 제2 표시 영역(107)의 제2 전극(140)을 형성할 수 있다. 제2 표시 영역(107)의 제2 전극(140)을 형성하기 위한 증착 마스크(20)의 관통 구멍(25)의 형상 및 배열은, 제1 표시 영역(106)의 제2 전극(140)을 형성하기 위한 증착 마스크(20)의 관통 구멍(25)의 형상 및 배열과 동일해도 되고, 달라도 된다.
1매의 증착 마스크(20)가, 제1 표시 영역(106)의 제2 전극(140)을 형성하기 위한 관통 구멍(25) 및 제2 표시 영역(107)의 제2 전극(140)을 형성하기 위한 관통 구멍(25)을 포함하고 있어도 된다.
제2 표시 영역(107)은, 제2 전극(140)이 마련되어 있지 않은 비전극 영역(150)을 포함하고 있지 않아도 된다. 바꾸어 말하면, 제2 표시 영역(107)의 전역에 걸쳐 제2 전극(140)이 형성되어 있어도 된다. 이와 같이, 전자 디바이스(100)에 비전극 영역(150)을 형성하여 광의 투과율을 높인다고 하는 기술은, 전자 디바이스(100)의 영역 전체가 아니라 일부에 적용되어도 된다.
도 73을 참조하여, 전자 디바이스(100)의 구성의 일례에 대하여 설명한다.
도 72에 있어서는, 평면에서 볼 때, 제1 표시 영역(106)과 제2 표시 영역(107) 사이의 경계가 직선으로 이루어지는 예를 나타내었다. 그러나, 이에 한정되지 않고, 도 73에 도시한 바와 같이, 평면에서 볼 때, 제1 표시 영역(106)과 제2 표시 영역(107) 사이의 경계가 곡선을 포함하고 있어도 된다.

Claims (42)

  1. 상이한 2방향을 따라 배열되어 있는 2 이상의 제1 관통 구멍을 갖는 제1 증착 마스크와,
    상이한 2방향을 따라 배열되어 있는 2 이상의 제2 관통 구멍을 갖는 제2 증착 마스크와,
    2 이상의 제3 관통 구멍을 갖는 제3 증착 마스크를 구비하고,
    상기 제1 증착 마스크, 상기 제2 증착 마스크 및 상기 제3 증착 마스크를 중첩한 경우, 상기 제1 관통 구멍과, 상기 제2 관통 구멍 또는 상기 제3 관통 구멍이 부분적으로 겹치고,
    2 이상의 상기 제1 관통 구멍은, 상이한 2방향을 따라 배열되어 있는 2 이상의 마스크 제1 기본 영역과, 상기 제1 증착 마스크, 상기 제2 증착 마스크 및 상기 제3 증착 마스크를 중첩한 경우에 상기 제2 관통 구멍 또는 상기 제3 관통 구멍에 부분적으로 겹치도록 상기 마스크 제1 기본 영역으로부터 연장되어 돌출되어 있는 2 이상의 마스크 제1 확장 영역을 포함하고,
    상기 마스크 제1 확장 영역이 연장되는 방향에 직교하는 방향에 있어서, 상기 마스크 제1 확장 영역의 치수는, 상기 마스크 제1 기본 영역의 치수의 0.9배 이하인, 증착 마스크군.
  2. 제1항에 있어서,
    2 이상의 상기 제2 관통 구멍은, 상이한 2방향을 따라 배열되어 있는 2 이상의 마스크 제2 기본 영역과, 상기 마스크 제2 기본 영역으로부터 연장되어 돌출되어 있는 2 이상의 마스크 제2 확장 영역을 포함하거나, 혹은, 2 이상의 상기 제3 관통 구멍은, 상이한 2방향을 따라 배열되어 있는 2 이상의 마스크 제3 기본 영역과, 상기 마스크 제3 기본 영역으로부터 연장되어 돌출되어 있는 2 이상의 마스크 제3 확장 영역을 포함하고,
    상기 제1 증착 마스크, 상기 제2 증착 마스크 및 상기 제3 증착 마스크를 중첩한 경우, 2 이상의 상기 마스크 제1 확장 영역의 적어도 일부는, 상기 마스크 제2 확장 영역 또는 상기 마스크 제3 확장 영역에 전체적으로 또는 부분적으로 겹치는, 증착 마스크군.
  3. 제2항에 있어서,
    상기 마스크 제2 확장 영역 또는 상기 마스크 제3 확장 영역 중 상기 마스크 제1 확장 영역과 겹치는 영역은, 상기 마스크 제1 기본 영역에 부분적으로 겹치는, 증착 마스크군.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 마스크 제1 기본 영역의 배열 방향과 상기 마스크 제1 확장 영역이 상기 마스크 제1 기본 영역으로부터 연장되어 돌출되어 있는 방향이 일치하고 있는, 증착 마스크군.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 마스크 제1 기본 영역의 배열 방향과 상기 마스크 제1 확장 영역이 상기 마스크 제1 기본 영역으로부터 연장되어 돌출되어 있는 방향이 상위한, 증착 마스크군.
  6. 상이한 2방향을 따라 배열되어 있는 2 이상의 제1 관통 구멍을 갖는 제1 증착 마스크와,
    상이한 2방향을 따라 배열되어 있는 2 이상의 제2 관통 구멍을 갖는 제2 증착 마스크와,
    2 이상의 제3 관통 구멍을 갖는 제3 증착 마스크를 구비하고,
    상기 제1 증착 마스크, 상기 제2 증착 마스크 및 상기 제3 증착 마스크를 중첩한 경우, 상기 제1 관통 구멍과, 상기 제2 관통 구멍 또는 상기 제3 관통 구멍이 부분적으로 겹치고,
    2 이상의 상기 제1 관통 구멍은, 상이한 2방향을 따라 배열되어 있는 2 이상의 마스크 제1 기본 영역과, 2 이상의 마스크 제1 보조 영역을 포함하고,
    상기 제1 증착 마스크, 상기 제2 증착 마스크 및 상기 제3 증착 마스크를 중첩한 경우, 상기 마스크 제1 보조 영역은, 인접하는 2개의 상기 제2 관통 구멍, 인접하는 2개의 상기 제3 관통 구멍, 또는 인접하는 상기 제2 관통 구멍 및 상기 제3 관통 구멍에 부분적으로 겹치도록 연장되어 있고,
    상기 마스크 제1 보조 영역이 연장되는 방향에 직교하는 방향에 있어서, 상기 마스크 제1 보조 영역의 치수는, 상기 마스크 제1 기본 영역의 치수의 0.9배 이하인, 증착 마스크군.
  7. 제6항에 있어서,
    상기 마스크 제1 보조 영역은, 상기 마스크 제1 기본 영역에 접속되어 있는, 증착 마스크군.
  8. 제6항에 있어서,
    상기 마스크 제1 보조 영역은, 상기 마스크 제1 기본 영역에 접속되어 있지 않은, 증착 마스크군.
  9. 제1항 내지 제3항 및 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 제1 증착 마스크, 상기 제2 증착 마스크 및 상기 제3 증착 마스크를 중첩한 경우, 2 이상의 상기 제1 관통 구멍 중 적어도 일부의 상기 제1 관통 구멍은, 상기 제2 관통 구멍 및 상기 제3 관통 구멍을 통해 다른 상기 제1 관통 구멍에 접속되어 있는, 증착 마스크군.
  10. 제1항 내지 제3항 및 제6항 내지 제8항 중 어느 한 항에 있어서,
    상기 제1 증착 마스크, 상기 제2 증착 마스크 및 상기 제3 증착 마스크를 중첩한 경우, 2 이상의 상기 제1 관통 구멍 중 적어도 일부의 상기 제1 관통 구멍은, 상기 제2 관통 구멍 또는 상기 제3 관통 구멍을 통해 다른 상기 제1 관통 구멍에 접속되어 있는, 증착 마스크군.
  11. 제1 방향을 따라 배열되어 있는 2 이상의 제1 관통 구멍을 갖는 제1 증착 마스크와,
    2 이상의 제2 관통 구멍을 갖는 제2 증착 마스크를 구비하고,
    상기 제1 관통 구멍은, 상기 제1 방향에 교차하는 제2 방향을 따라 배열되어 있는 2 이상의 마스크 제1 기본 영역과, 상기 제2 방향에 있어서 인접하는 2개의 상기 마스크 제1 기본 영역을 접속하도록 연장되고, 상기 제2 방향에 직교하는 방향에 있어서 상기 마스크 제1 기본 영역보다도 작은 치수를 갖는 마스크 제1 확장 영역을 포함하고,
    상기 제1 증착 마스크와 상기 제2 증착 마스크를 중첩한 경우, 상기 제1 관통 구멍과 상기 제2 관통 구멍이 부분적으로 겹치는, 증착 마스크군.
  12. 제11항에 있어서,
    2 이상의 상기 마스크 제1 기본 영역 중 적어도 일부의 상기 마스크 제1 기본 영역은, 상기 제1 증착 마스크와 상기 제2 증착 마스크를 중첩한 경우에, 상기 제2 관통 구멍을 통해 다른 상기 마스크 제1 기본 영역에 접속되어 있는, 증착 마스크군.
  13. 제11항에 있어서,
    상기 제1 증착 마스크와 상기 제2 증착 마스크를 중첩한 경우, 상기 마스크 제1 확장 영역과 상기 제2 관통 구멍이 전체적으로 또는 부분적으로 겹치는, 증착 마스크군.
  14. 제13항에 있어서,
    상기 제1 증착 마스크와 상기 제2 증착 마스크를 중첩한 경우, 상기 제2 관통 구멍은, 상기 제2 방향에 있어서 인접하는 2개의 상기 마스크 제1 기본 영역, 및 상기 2개의 상기 마스크 제1 기본 영역에 접속되어 있는 상기 마스크 제1 확장 영역에 전체적으로 또는 부분적으로 겹치는, 증착 마스크군.
  15. 제11항 내지 제14항 중 어느 한 항에 있어서,
    상기 제2 방향에 직교하는 방향에 있어서, 상기 마스크 제1 확장 영역의 치수는, 상기 마스크 제1 기본 영역의 치수의 0.9배 이하인, 증착 마스크군.
  16. 2 이상의 제1 관통 구멍을 갖는 제1 증착 마스크와,
    2 이상의 제2 관통 구멍을 갖는 제2 증착 마스크를 구비하고,
    2 이상의 상기 제1 관통 구멍은, 제1 방향을 따라 배열되며, 또한 상기 제1 방향에 교차하는 제2 방향을 따라 배열되어 있는 2 이상의 마스크 제1 기본 영역과, 상기 제2 방향에 있어서 인접하는 2개의 상기 마스크 제1 기본 영역의 사이에 위치하고, 상기 제2 방향에 있어서 상기 마스크 제1 기본 영역보다도 작은 치수를 갖는 2 이상의 마스크 제1 보조 영역을 포함하고,
    2 이상의 상기 제2 관통 구멍은, 상기 제1 방향 및 상기 제2 방향을 따라 배열되어 있으며,
    상기 제1 증착 마스크와 상기 제2 증착 마스크를 중첩한 경우, 상기 마스크 제1 보조 영역은, 상기 제1 방향에 있어서 인접하는 2개의 상기 제2 관통 구멍에 부분적으로 겹치도록 연장되어 있는, 증착 마스크군.
  17. 제16항에 있어서,
    상기 제1 증착 마스크와 상기 제2 증착 마스크를 중첩한 경우, 상기 제2 관통 구멍은, 상기 제2 방향에 있어서 인접하는 2개의 상기 마스크 제1 기본 영역에 부분적으로 겹치도록 연장되어 있는, 증착 마스크군.
  18. 제16항 또는 제17항에 있어서,
    상기 제2 방향에 있어서, 상기 마스크 제1 보조 영역의 치수는, 상기 마스크 제1 기본 영역의 치수의 0.9배 이하인, 증착 마스크군.
  19. 전자 디바이스의 제조 방법이며,
    기판 위의 제1 전극 위의 통전층 위에 증착 마스크군을 사용하여 제2 전극을 형성하는 제2 전극 형성 공정을 구비하고,
    상기 증착 마스크군은,
    상이한 2방향을 따라 배열되어 있는 2 이상의 제1 관통 구멍을 갖는 제1 증착 마스크와,
    상이한 2방향을 따라 배열되어 있는 2 이상의 제2 관통 구멍을 갖는 제2 증착 마스크와,
    2 이상의 제3 관통 구멍을 갖는 제3 증착 마스크를 구비하고,
    상기 제1 증착 마스크, 상기 제2 증착 마스크 및 상기 제3 증착 마스크를 중첩한 경우, 상기 제1 관통 구멍과, 상기 제2 관통 구멍 또는 상기 제3 관통 구멍이 부분적으로 겹치고,
    상기 제2 전극 형성 공정은,
    상기 제1 증착 마스크를 사용하는 증착법에 의해 상기 제2 전극의 제1 층을 형성하는 공정과,
    상기 제2 증착 마스크를 사용하는 증착법에 의해 상기 제2 전극의 제2 층을 형성하는 공정과,
    상기 제3 증착 마스크를 사용하는 증착법에 의해 상기 제2 전극의 제3 층을 형성하는 공정을 구비하는, 전자 디바이스의 제조 방법.
  20. 전자 디바이스의 제조 방법이며,
    기판 위의 제1 전극 위의 통전층 위에 제1항 내지 제3항 및 제6항 내지 제8항 중 어느 한 항에 기재된 증착 마스크군을 사용하여 제2 전극을 형성하는 제2 전극 형성 공정을 구비하고,
    상기 제2 전극 형성 공정은,
    상기 제1 증착 마스크를 사용하는 증착법에 의해 상기 제2 전극의 제1 층을 형성하는 공정과,
    상기 제2 증착 마스크를 사용하는 증착법에 의해 상기 제2 전극의 제2 층을 형성하는 공정과,
    상기 제3 증착 마스크를 사용하는 증착법에 의해 상기 제2 전극의 제3 층을 형성하는 공정을 구비하는, 전자 디바이스의 제조 방법.
  21. 전자 디바이스의 제조 방법이며,
    기판 위의 제1 전극 위의 통전층 위에 제11항 내지 제14항 및 제16항 내지 제17항 중 어느 한 항에 기재된 증착 마스크군을 사용하여 제2 전극을 형성하는 제2 전극 형성 공정을 구비하고,
    상기 제2 전극 형성 공정은,
    상기 제1 증착 마스크를 사용하는 증착법에 의해 상기 제2 전극의 제1 층을 형성하는 공정과,
    상기 제2 증착 마스크를 사용하는 증착법에 의해 상기 제2 전극의 제2 층을 형성하는 공정을 구비하는, 전자 디바이스의 제조 방법.
  22. 전자 디바이스이며,
    기판 위에 위치하는 제1 전극과,
    상기 제1 전극 위에 위치하고, 상이한 2방향을 따라 배열되어 있는 2 이상의 통전층과,
    상기 통전층 위에 위치하는 2 이상의 제2 전극을 구비하고,
    상기 제2 전극은, 상이한 2방향을 따라 배열되어 있는 2 이상의 제1 층과, 상이한 2방향을 따라 배열되어 있는 2 이상의 제2 층과, 2 이상의 제3 층을 구비하고,
    상기 제1 층과, 상기 제2 층 또는 상기 제3 층이 부분적으로 겹쳐 있는, 전자 디바이스.
  23. 제22항에 있어서,
    2 이상의 상기 제1 층은, 상이한 2방향을 따라 배열되어 있는 2 이상의 전극 제1 기본 영역과, 상기 제2 층 또는 상기 제3 층에 부분적으로 겹치도록 상기 전극 제1 기본 영역으로부터 연장되어 돌출되어 있는 2 이상의 전극 제1 확장 영역을 포함하는, 전자 디바이스.
  24. 제23항에 있어서,
    2 이상의 상기 제2 층은, 상이한 2방향을 따라 배열되어 있는 2 이상의 전극 제2 기본 영역과, 상기 전극 제2 기본 영역으로부터 연장되어 돌출되어 있는 2 이상의 전극 제2 확장 영역을 포함하거나, 혹은 2 이상의 상기 제3 층은, 상이한 2방향을 따라 배열되어 있는 2 이상의 전극 제3 기본 영역과, 상기 전극 제3 기본 영역으로부터 연장되어 돌출되어 있는 2 이상의 전극 제3 확장 영역을 포함하고,
    2 이상의 상기 전극 제1 확장 영역의 적어도 일부는, 상기 전극 제2 확장 영역 또는 상기 전극 제3 확장 영역에 전체적으로 또는 부분적으로 겹쳐 있는, 전자 디바이스.
  25. 제24항에 있어서,
    상기 전극 제2 확장 영역 또는 상기 전극 제3 확장 영역 중 상기 전극 제1 확장 영역과 겹치는 영역은, 상기 전극 제1 기본 영역에 부분적으로 겹쳐 있는, 전자 디바이스.
  26. 제23항 내지 제25항 중 어느 한 항에 있어서,
    상기 전극 제1 확장 영역이 연장되는 방향에 직교하는 방향에 있어서, 상기 전극 제1 확장 영역의 치수는, 상기 전극 제1 기본 영역의 치수의 0.9배 이하인, 전자 디바이스.
  27. 제23항 내지 제25항 중 어느 한 항에 있어서,
    상기 전극 제1 기본 영역의 배열 방향과 상기 전극 제1 확장 영역이 상기 전극 제1 기본 영역으로부터 연장되어 돌출되어 있는 방향이 일치하고 있는, 전자 디바이스.
  28. 제23항 내지 제25항 중 어느 한 항에 있어서,
    상기 전극 제1 기본 영역의 배열 방향과 상기 전극 제1 확장 영역이 상기 전극 제1 기본 영역으로부터 연장되어 돌출되어 있는 방향이 상위한, 전자 디바이스.
  29. 제22항에 있어서,
    2 이상의 상기 제1 층은, 상이한 2방향을 따라 배열되어 있는 2 이상의 전극 제1 기본 영역과, 2 이상의 전극 제1 보조 영역을 포함하고,
    상기 전극 제1 보조 영역은, 인접하는 2개의 상기 제2 층, 인접하는 2개의 상기 제3 층, 또는 인접하는 상기 제2 층 및 상기 제3 층에 부분적으로 겹치도록 연장되어 있는, 전자 디바이스.
  30. 제29항에 있어서,
    상기 전극 제1 보조 영역이 연장되는 방향에 직교하는 방향에 있어서, 상기 전극 제1 보조 영역의 치수는, 상기 전극 제1 기본 영역의 치수의 0.9배 이하인, 전자 디바이스.
  31. 제30항에 있어서,
    상기 전극 제1 보조 영역은, 상기 전극 제1 기본 영역에 접속되어 있는, 전자 디바이스.
  32. 제30항에 있어서,
    상기 전극 제1 보조 영역은, 상기 전극 제1 기본 영역에 접속되어 있지 않은, 전자 디바이스.
  33. 제22항 내지 제25항 중 어느 한 항에 있어서,
    2 이상의 상기 제1 층 중 적어도 일부의 상기 제1 층은, 상기 제2 층 및 상기 제3 층을 통해 다른 상기 제1 층에 접속되어 있는, 전자 디바이스.
  34. 제22항 내지 제25항 중 어느 한 항에 있어서,
    2 이상의 상기 제1 층 중 적어도 일부의 상기 제1 층은, 상기 제2 층 또는 상기 제3 층을 통해 다른 상기 제1 층에 접속되어 있는, 전자 디바이스.
  35. 전자 디바이스이며,
    기판 위에 위치하는 제1 전극과,
    상기 제1 전극 위에 위치하는 통전층과,
    상기 통전층 위에 위치하는 제2 전극을 구비하고,
    상기 제2 전극은, 제1 방향을 따라 배열되어 있는 2 이상의 제1 층과, 2 이상의 제2 층을 구비하고,
    상기 제1 층은, 상기 제1 방향에 교차하는 제2 방향을 따라 배열되어 있는 2 이상의 전극 제1 기본 영역과, 상기 제2 방향에 있어서 인접하는 2개의 상기 전극 제1 기본 영역을 접속하도록 연장되고, 상기 제2 방향에 직교하는 방향에 있어서 상기 전극 제1 기본 영역보다도 작은 치수를 갖는 전극 제1 확장 영역을 포함하고,
    상기 제1 층과 상기 제2 층이 부분적으로 겹쳐 있는, 전자 디바이스.
  36. 제35항에 있어서,
    2 이상의 상기 전극 제1 기본 영역 중 적어도 일부의 상기 전극 제1 기본 영역은, 상기 제2 층을 통해 다른 상기 전극 제1 기본 영역에 접속되어 있는, 전자 디바이스.
  37. 제35항에 있어서,
    상기 전극 제1 확장 영역과 상기 제2 층이 전체적으로 또는 부분적으로 겹쳐 있는, 전자 디바이스.
  38. 제37항에 있어서,
    상기 제2 층은, 상기 제2 방향에 있어서 인접하는 2개의 상기 전극 제1 기본 영역, 및 상기 2개의 상기 전극 제1 기본 영역에 접속되어 있는 상기 전극 제1 확장 영역에 전체적으로 또는 부분적으로 겹쳐 있는, 전자 디바이스.
  39. 제35항 내지 제38항 중 어느 한 항에 있어서,
    상기 제2 방향에 직교하는 방향에 있어서, 상기 전극 제1 확장 영역의 치수는, 상기 전극 제1 기본 영역의 치수의 0.9배 이하인, 전자 디바이스.
  40. 전자 디바이스이며,
    기판 위에 위치하는 제1 전극과,
    상기 제1 전극 위에 위치하는 통전층과,
    상기 통전층 위에 위치하는 제2 전극을 구비하고,
    상기 제2 전극은, 2 이상의 제1 층과, 2 이상의 제2 층을 구비하고,
    2 이상의 상기 제1 층은, 제1 방향을 따라 배열되며, 또한 상기 제1 방향에 교차하는 제2 방향을 따라 배열되어 있는 2 이상의 전극 제1 기본 영역과, 상기 제2 방향에 있어서 인접하는 2개의 상기 전극 제1 기본 영역의 사이에 위치하고, 상기 제2 방향에 있어서 상기 전극 제1 기본 영역보다도 작은 치수를 갖는 2 이상의 전극 제1 보조 영역을 포함하고,
    2 이상의 상기 제2 층은, 상기 제1 방향 및 상기 제2 방향을 따라 배열되어 있으며,
    상기 전극 제1 보조 영역은, 상기 제1 방향에 있어서 인접하는 2개의 상기 제2 층에 부분적으로 겹치도록 연장되어 있는, 전자 디바이스.
  41. 제40항에 있어서,
    상기 제2 층은, 상기 제2 방향에 있어서 인접하는 2개의 상기 전극 제1 기본 영역에 부분적으로 겹치도록 연장되어 있는, 전자 디바이스.
  42. 제40항 또는 제41항에 있어서,
    상기 제2 방향에 있어서, 상기 전극 제1 보조 영역의 치수는, 상기 전극 제1 기본 영역의 치수의 0.9배 이하인, 전자 디바이스.
KR1020217021287A 2019-01-31 2020-01-23 증착 마스크군, 전자 디바이스의 제조 방법 및 전자 디바이스 KR102357708B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020227002678A KR20220017521A (ko) 2019-01-31 2020-01-23 증착 마스크군, 전자 디바이스의 제조 방법 및 전자 디바이스

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019016274 2019-01-31
JPJP-P-2019-016274 2019-01-31
PCT/JP2020/002312 WO2020158566A1 (ja) 2019-01-31 2020-01-23 蒸着マスク群、電子デバイスの製造方法及び電子デバイス

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020227002678A Division KR20220017521A (ko) 2019-01-31 2020-01-23 증착 마스크군, 전자 디바이스의 제조 방법 및 전자 디바이스

Publications (2)

Publication Number Publication Date
KR20210123293A KR20210123293A (ko) 2021-10-13
KR102357708B1 true KR102357708B1 (ko) 2022-02-08

Family

ID=71841000

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020217021287A KR102357708B1 (ko) 2019-01-31 2020-01-23 증착 마스크군, 전자 디바이스의 제조 방법 및 전자 디바이스
KR1020227002678A KR20220017521A (ko) 2019-01-31 2020-01-23 증착 마스크군, 전자 디바이스의 제조 방법 및 전자 디바이스

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020227002678A KR20220017521A (ko) 2019-01-31 2020-01-23 증착 마스크군, 전자 디바이스의 제조 방법 및 전자 디바이스

Country Status (7)

Country Link
US (3) US11649539B2 (ko)
EP (2) EP3919649A4 (ko)
JP (3) JP6838693B2 (ko)
KR (2) KR102357708B1 (ko)
CN (3) CN215365954U (ko)
TW (2) TW202321482A (ko)
WO (1) WO2020158566A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210013458A (ko) * 2019-07-25 2021-02-04 삼성디스플레이 주식회사 표시 장치, 표시 장치의 제조장치 및 표시 장치의 제조방법
CN111575648B (zh) * 2020-06-23 2022-07-15 京东方科技集团股份有限公司 掩膜板组件及其制造方法
CN114586165A (zh) * 2020-09-29 2022-06-03 京东方科技集团股份有限公司 显示面板及其制造方法、掩膜组件、显示装置
KR20220140423A (ko) * 2021-04-09 2022-10-18 다이니폰 인사츠 가부시키가이샤 증착 마스크, 증착 마스크 장치, 증착 장치 및 유기 디바이스의 제조 방법
JP2022167356A (ja) * 2021-04-23 2022-11-04 トヨタ自動車株式会社 溶射方法、被溶射体ユニット
US20220399503A1 (en) * 2021-06-14 2022-12-15 Dai Nippon Printing Co., Ltd. Mask group, method of manufacturing organic device and organic device

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000082582A (ja) 1998-06-30 2000-03-21 Toray Ind Inc 有機ｅｌディスプレイの製造方法
JP2001296819A (ja) * 2000-04-17 2001-10-26 Nec Corp 有機薄膜ｅｌデバイス及びその製造方法
KR20030002947A (ko) * 2001-07-03 2003-01-09 엘지전자 주식회사 풀칼라 유기 ｅｌ 표시소자 및 제조방법
JP2003231961A (ja) * 2002-02-12 2003-08-19 Seiko Epson Corp マスク、電気光学装置及び有機ｅｌ装置の製造方法、有機ｅｌ装置の製造装置並びに電子機器
JP2004311319A (ja) * 2003-04-10 2004-11-04 Sony Corp 成膜用マスク装置並びにこれを用いた薄膜デバイスの製造方法
JP4495951B2 (ja) * 2003-11-20 2010-07-07 株式会社昭和真空 有機材料薄膜の形成方法及びその装置
JP2005251498A (ja) * 2004-03-03 2005-09-15 Denso Corp 有機ｅｌパネルの製造方法
JP2006083442A (ja) * 2004-09-17 2006-03-30 Seiko Epson Corp 成膜方法、電子デバイス、及び電子機器
JP2006199998A (ja) * 2005-01-20 2006-08-03 Seiko Epson Corp 成膜装置、成膜方法
CN103214882B (zh) 2008-04-28 2015-10-28 大日本印刷株式会社 用于形成空穴注入传输层的墨液
CN102017217B (zh) 2008-04-28 2013-03-13 大日本印刷株式会社 具有空穴注入传输层的器件及其制造方法、以及用于形成空穴注入传输层的墨液
JP4905584B2 (ja) 2009-10-27 2012-03-28 大日本印刷株式会社 遷移金属化合物含有ナノ粒子及びその製造方法、正孔注入輸送層用インク、並びに正孔注入輸送層を有するデバイス及びその製造方法
JP5783179B2 (ja) 2010-08-06 2015-09-24 大日本印刷株式会社 遷移金属化合物含有ナノ粒子及びその製造方法、遷移金属化合物含有ナノ粒子分散インク及びその製造方法、並びに正孔注入輸送層を有するデバイス及びその製造方法
JP5655666B2 (ja) 2011-03-31 2015-01-21 大日本印刷株式会社 有機エレクトロルミネッセンス素子、有機エレクトロルミネッセンス素子の製造方法および電子注入輸送層用塗工液
CN105870326A (zh) * 2012-01-12 2016-08-17 大日本印刷株式会社 蒸镀掩模的制造方法及有机半导体元件的制造方法
JP5382259B1 (ja) * 2013-01-10 2014-01-08 大日本印刷株式会社 金属板、金属板の製造方法、および金属板を用いて蒸着マスクを製造する方法
JP5780350B2 (ja) * 2013-11-14 2015-09-16 大日本印刷株式会社 蒸着マスク、フレーム付き蒸着マスク、及び有機半導体素子の製造方法
CN104701338B (zh) * 2013-12-09 2017-12-01 昆山国显光电有限公司 一种有机发光显示器件及其掩膜板
CN203834003U (zh) * 2014-03-13 2014-09-17 昆山允升吉光电科技有限公司 一种配套掩模板
JP6511908B2 (ja) * 2014-03-31 2019-05-15 大日本印刷株式会社 蒸着マスクの引張方法、フレーム付き蒸着マスクの製造方法、有機半導体素子の製造方法、及び引張装置
CN104134681B (zh) * 2014-06-17 2018-01-23 京东方科技集团股份有限公司 一种有机发光二极管显示面板及其制备方法、掩膜板
JP6404615B2 (ja) * 2014-06-26 2018-10-10 シャープ株式会社 有機エレクトロルミネッセンス素子製造用マスク、有機エレクトロルミネッセンス素子の製造装置、及び、有機エレクトロルミネッセンス素子の製造方法
CN204144326U (zh) * 2014-10-14 2015-02-04 南京邮电大学 一种用于制备两层四点发光oled器件的掩膜板
TWI651588B (zh) * 2015-02-10 2019-02-21 日商大日本印刷股份有限公司 蒸鍍遮罩之製造方法及蒸鍍遮罩
KR102453420B1 (ko) * 2015-04-30 2022-10-13 삼성디스플레이 주식회사 투명 유기 발광 표시 장치 및 이의 제조방법
CN105493013B (zh) 2015-09-11 2018-07-06 京东方科技集团股份有限公司 电容式触摸阵列基板及驱动方法、显示面板以及显示装置
JP6430668B2 (ja) * 2016-02-10 2018-11-28 鴻海精密工業股▲ふん▼有限公司 蒸着マスクの製造方法、蒸着マスク、および有機半導体素子の製造方法
JP6465075B2 (ja) * 2016-05-26 2019-02-06 大日本印刷株式会社 蒸着マスク、フレーム付き蒸着マスク、有機半導体素子の製造方法、及びに有機ｅｌディスプレイの製造方法
CN106086781B (zh) * 2016-06-15 2018-09-11 京东方科技集团股份有限公司 掩膜组件及其制造方法、显示装置
JP6376483B2 (ja) * 2017-01-10 2018-08-22 大日本印刷株式会社 蒸着マスクの製造方法、蒸着マスク装置の製造方法および蒸着マスクの良否判定方法
CN113737128A (zh) * 2017-01-31 2021-12-03 堺显示器制品株式会社 蒸镀掩模、蒸镀掩模及有机半导体元件的制造方法
CN110382731B (zh) * 2017-03-31 2022-06-17 大日本印刷株式会社 蒸镀掩模、带框体的蒸镀掩模、蒸镀掩模准备体、蒸镀图案形成方法及有机半导体元件的制造方法
EP3650575A4 (en) * 2017-07-05 2021-04-21 Dai Nippon Printing Co., Ltd. Vapor deposition mask, vapor deposition mask device, vapor deposition mask manufacturing method, and vapor deposition mask device manufacturing method
CN109427851B (zh) * 2017-08-31 2021-04-23 昆山国显光电有限公司 像素结构、oled显示屏以及蒸镀掩膜版
CN107740040B (zh) * 2017-09-08 2019-09-24 上海天马有机发光显示技术有限公司 掩膜版组件及蒸镀装置
CN108866476B (zh) * 2018-06-29 2020-03-10 京东方科技集团股份有限公司 掩膜版及其制作方法、蒸镀方法、显示屏
JP7236844B2 (ja) * 2018-11-12 2023-03-10 株式会社ジャパンディスプレイ 表示装置、及びその製造方法
US11773477B2 (en) * 2018-12-25 2023-10-03 Dai Nippon Printing Co., Ltd. Deposition mask

Also Published As

Publication number Publication date
TWI789569B (zh) 2023-01-11
US20230132323A1 (en) 2023-04-27
EP3919649A1 (en) 2021-12-08
JP6838693B2 (ja) 2021-03-03
CN111500979A (zh) 2020-08-07
EP4016658A1 (en) 2022-06-22
US11939659B2 (en) 2024-03-26
WO2020158566A1 (ja) 2020-08-06
KR20220017521A (ko) 2022-02-11
US11566316B2 (en) 2023-01-31
CN212955304U (zh) 2021-04-13
CN111500979B (zh) 2022-08-12
CN215365954U (zh) 2021-12-31
US20220106676A1 (en) 2022-04-07
JPWO2020158566A1 (ja) 2021-04-30
JP2021075798A (ja) 2021-05-20
JP2024059747A (ja) 2024-05-01
US20210371968A1 (en) 2021-12-02
US11649539B2 (en) 2023-05-16
KR20210123293A (ko) 2021-10-13
TW202100775A (zh) 2021-01-01
EP3919649A4 (en) 2022-11-09
TW202321482A (zh) 2023-06-01
CN115125483A (zh) 2022-09-30

Similar Documents

Publication Publication Date Title
KR102357708B1 (ko) 증착 마스크군, 전자 디바이스의 제조 방법 및 전자 디바이스
JP2019145525A (ja) 有機エレクトロルミネッセンス照明パネル、その製造方法及び有機エレクトロルミネッセンス照明装置
US20220209124A1 (en) Organic device, group of masks, mask, and manufacturing method for organic device
US11793014B2 (en) Electronic device, manufacturing method for electronic device, and deposition mask group
KR20220094172A (ko) 유기 디바이스, 마스크군, 마스크 및 유기 디바이스의 제조 방법
CN115125483B (zh) 电子器件的制造方法和电子器件
TW202417662A (zh) 蒸鍍遮罩群、電子裝置之製造方法及電子裝置
CN218160382U (zh) 有机器件
US20220406853A1 (en) Organic device, group of masks, mask, and manufacturing method for organic device
JP7465440B2 (ja) マスク群、有機デバイスの製造方法及び有機デバイス
KR20220167780A (ko) 마스크군, 유기 디바이스의 제조 방법 및 유기 디바이스
JP2022190660A (ja) マスク群、有機デバイスの製造方法及び有機デバイス
JP2023001888A (ja) 有機デバイス、マスク群、マスク、及び有機デバイスの製造方法
JP2023008799A (ja) 有機デバイス及び有機デバイスの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
A107 Divisional application of patent
GRNT Written decision to grant