JP6807458B2 - 半導体装置の製造方法、基板処理装置およびプログラム - Google Patents

半導体装置の製造方法、基板処理装置およびプログラム Download PDF

Info

Publication number
JP6807458B2
JP6807458B2 JP2019526657A JP2019526657A JP6807458B2 JP 6807458 B2 JP6807458 B2 JP 6807458B2 JP 2019526657 A JP2019526657 A JP 2019526657A JP 2019526657 A JP2019526657 A JP 2019526657A JP 6807458 B2 JP6807458 B2 JP 6807458B2
Authority
JP
Japan
Prior art keywords
film
hollow portion
etching
semiconductor device
gas
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019526657A
Other languages
English (en)
Other versions
JPWO2019003662A1 (ja
Inventor
中谷 公彦
公彦 中谷
芦原 洋司
洋司 芦原
求 出貝
求 出貝
亀田 賢治
賢治 亀田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Publication of JPWO2019003662A1 publication Critical patent/JPWO2019003662A1/ja
Application granted granted Critical
Publication of JP6807458B2 publication Critical patent/JP6807458B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02656Special treatments
    • H01L21/02658Pretreatments
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883Post-treatment or after-treatment of the conductive material
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/04Coating on selected surface areas, e.g. using masks
    • C23C16/045Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24Deposition of silicon only
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52Controlling or regulating the coating process
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/56After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate
    • H01L21/02109Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02186Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing titanium, e.g. TiO2
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02367Substrates
    • H01L21/0237Materials
    • H01L21/02373Group 14 semiconducting materials
    • H01L21/02381Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02436Intermediate layers between substrates and deposited layers
    • H01L21/02439Materials
    • H01L21/02441Group 14 semiconducting materials
    • H01L21/0245Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02518Deposited layers
    • H01L21/02521Materials
    • H01L21/02524Group 14 semiconducting materials
    • H01L21/02532Silicon, silicon germanium, germanium
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02365Forming inorganic semiconducting materials on a substrate
    • H01L21/02612Formation types
    • H01L21/02617Deposition types
    • H01L21/0262Reduction or decomposition of gaseous compounds, e.g. CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • H01L21/311Etching the insulating layers by chemical or physical means
    • H01L21/31105Etching inorganic layers
    • H01L21/31111Etching inorganic layers by chemical means
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/32105Oxidation of silicon-containing layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321After treatment
    • H01L21/3213Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Drying Of Semiconductors (AREA)

Description

本発明は、半導体装置の製造方法、基板処理装置およびプログラムに関する。
半導体装置の製造工程の一工程として、トレンチやホール等の凹部が表面に設けられた基板に対して原料を供給し、凹部内を埋め込むように膜を形成する基板処理工程が行われる場合がある(例えば特許文献1,2参照)。
特開2003−218036号公報 特開2003−218037号公報
本発明の目的は、基板の表面に設けられた凹部内の膜による埋め込み特性を向上させることが可能な技術を提供することにある。
本発明の一態様によれば、
(a)第1原料を用い基板の表面に設けられた凹部内を埋め込むように中空部を有する第1膜を形成する工程と、
(b)エッチング剤を用い前記第1膜の前記中空部に接する一部をエッチングする工程と、
(c)第2原料を用い前記一部がエッチングされた前記第1膜の上に、第2膜を形成する工程と、
を行うことで、前記凹部内を前記第1膜および前記第2膜で埋め込む工程を有し、前記(b)では、
(b−1)改質剤を用い前記第1膜の一部を改質する工程と、
(b−2)前記エッチング剤を用い前記第1膜のうち改質された前記一部を選択的にエッチングする工程と、
を所定回数行う技術が提供される。
本発明によれば、基板の表面に設けられた凹部内の膜による埋め込み特性を向上させることが可能となる。
本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を縦断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置の縦型処理炉の概略構成図であり、処理炉部分を図1のA−A線断面図で示す図である。 本発明の一実施形態で好適に用いられる基板処理装置のコントローラの概略構成図であり、コントローラの制御系をブロック図で示す図である。 本発明の一実施形態の基板処理シーケンスを示すフロー図である。 (a)は中空部を有する第1膜を形成した後のウエハの表面構造を、(b)は第1膜の一部を改質(1回目)した後のウエハの表面構造を、(c)は第1膜のうち改質された一部を選択的にエッチング(1回目)した後のウエハの表面構造を、(d)は第1膜の一部を改質(2回目)した後のウエハの表面構造を、(e)は第1膜のうち改質された一部を選択的にエッチング(2回目)した後のウエハの表面構造を、(f)は一部がエッチングされた第1膜の上に第2膜を形成した後のウエハの表面構造を示す断面拡大図である。 (a)は中空部を有する第1膜を形成した後のウエハの表面構造を、(b)は第1膜の一部を改質(1回目)した後のウエハの表面構造を、(c)は第1膜のうち改質された一部を選択的にエッチング(1回目)した後のウエハの表面構造を、(d)は一部がエッチングされた第1膜の上に第2膜を形成した後のウエハの表面構造を示す断面拡大図である。 (a)はボイドを有するSi膜を形成した後のウエハの表面構造を、(b)はSi膜の一部をエッチングしてボイドの上部を開口させた様子を示すウエハの表面構造を、(c)はSi膜が有するボイドの内部がエッチングされる様子を示すウエハの表面構造を、(d)はエッチングされたSi膜の上にさらにSi膜を形成した後のウエハの表面構造を示す断面拡大図である。
<本発明の一実施形態>
以下、本発明の一実施形態について、図1〜図5を用いて説明する。
(1)基板処理装置の構成
図1に示すように、処理炉202は加熱機構(温度調整部)としてのヒータ207を有する。ヒータ207は円筒形状であり、保持板に支持されることにより垂直に据え付けられている。ヒータ207は、ガスを熱で活性化(励起)させる活性化機構(励起部)としても機能する。
ヒータ207の内側には、ヒータ207と同心円状に反応管203が配設されている。反応管203は、例えば石英(SiO)または炭化シリコン(SiC)等の耐熱性材料により構成され、上端が閉塞し下端が開口した円筒形状に形成されている。反応管203はヒータ207と同様に垂直に据え付けられている。反応管203の筒中空部には、処理室201が形成される。処理室201は、基板としてのウエハ200を収容可能に構成されている。
処理室201内には、ノズル249a,249bが、反応管203の下部側壁を貫通するように設けられている。ノズル249a,249bには、ガス供給管232a,232bがそれぞれ接続されている。
ガス供給管232a,232bには、ガス流の上流側から順に、流量制御器(流量制御部)であるマスフローコントローラ(MFC)241a,241bおよび開閉弁であるバルブ243a,243bがそれぞれ設けられている。ガス供給管232a,232bのバルブ243a,243bよりも下流側には、不活性ガスを供給するガス供給管232c,232dがそれぞれ接続されている。ガス供給管232c,232dには、ガス流の上流側から順に、MFC241c,241dおよびバルブ243c,243dがそれぞれ設けられている。
ノズル249a,249bは、図2に示すように、反応管203の内壁とウエハ200との間における平面視において円環状の空間に、反応管203の内壁の下部より上部に沿って、ウエハ200の積載方向上方に向かって立ち上がるようにそれぞれ設けられている。すなわち、ノズル249a,249bは、ウエハ200が配列されるウエハ配列領域の側方の、ウエハ配列領域を水平に取り囲む領域に、ウエハ配列領域に沿うようにそれぞれ設けられている。ノズル249a,249bの側面には、ガスを供給するガス供給孔250a,250bがそれぞれ設けられている。ガス供給孔250a,250bは、反応管203の中心を向くようにそれぞれ開口しており、ウエハ200に向けてガスを供給することが可能となっている。ガス供給孔250a,250bは、反応管203の下部から上部にわたって複数設けられている。
ガス供給管232aからは、原料(第1原料、第2原料)として、例えば、シリコン(Si)含有ガスが、MFC241a、バルブ243a、ノズル249aを介して処理室201内へ供給される。Si含有ガスとしては、例えば、モノシラン(SiH、略称:MS)ガス等の水素化ケイ素ガスを用いることができる。
ガス供給管232bからは、改質剤(酸化剤)として、例えば、酸素(O)含有ガスが、MFC241b、バルブ243b、ノズル249bを介して処理室201内へ供給される。O含有ガスとしては、例えば、酸素(O)ガスを用いることができる。
ガス供給管232bからは、エッチング剤として、例えば、水素(H)およびフッ素(F)を含むフッ化水素(HF)ガスが、MFC241b、バルブ243b、ノズル249bを介して処理室201内へ供給される。
ガス供給管232c,232dからは、不活性ガスとして、例えば、窒素(N)ガスが、それぞれ、MFC241c,241d、バルブ243c,243d、ガス供給管232a,232b、ノズル249a,249bを介して処理室201内へ供給される。
主に、ガス供給管232a、MFC241a、バルブ243aにより、原料供給系が構成される。主に、ガス供給管232b、MFC241b、バルブ243bにより、改質剤供給系、エッチング剤供給系がそれぞれ構成される。主に、ガス供給管232c,232d、MFC241c,241d、バルブ243c,243dにより、不活性ガス供給系が構成される。
上述の各種供給系のうち、いずれか、或いは、全ての供給系は、バルブ243a〜243dやMFC241a〜241d等が集積されてなる集積型供給システム248として構成されていてもよい。集積型供給システム248は、ガス供給管232a〜232dのそれぞれに対して接続され、ガス供給管232a〜232d内への各種ガスの供給動作、すなわち、バルブ243a〜243dの開閉動作やMFC241a〜241dによる流量調整動作等が、後述するコントローラ121によって制御されるように構成されている。集積型供給システム248は、一体型、或いは、分割型の集積ユニットとして構成されており、ガス供給管232a〜232d等に対して集積ユニット単位で着脱を行うことができ、集積型供給システム248のメンテナンス、交換、増設等を、集積ユニット単位で行うことが可能なように構成されている。
反応管203には、処理室201内の雰囲気を排気する排気管231が接続されている。排気管231には、処理室201内の圧力を検出する圧力検出器(圧力検出部)としての圧力センサ245および圧力調整器(圧力調整部)としてのAPC(Auto Pressure Controller)バルブ244を介して、真空排気装置としての真空ポンプ246が接続されている。APCバルブ244は、真空ポンプ246を作動させた状態で弁を開閉することで、処理室201内の真空排気および真空排気停止を行うことができ、更に、真空ポンプ246を作動させた状態で、圧力センサ245により検出された圧力情報に基づいて弁開度を調節することで、処理室201内の圧力を調整することができるように構成されている。主に、排気管231、APCバルブ244、圧力センサ245により、排気系が構成される。真空ポンプ246を排気系に含めて考えてもよい。
反応管203の下方には、反応管203の下端開口を気密に閉塞可能な炉口蓋体としてのシールキャップ219が設けられている。シールキャップ219は、例えばSUS等の金属材料により構成され、円盤状に形成されている。シールキャップ219の上面には、反応管203の下端と当接するシール部材としてのOリング220が設けられている。シールキャップ219の下方には、後述するボート217を回転させる回転機構267が設置されている。回転機構267の回転軸255は、シールキャップ219を貫通してボート217に接続されている。回転機構267は、ボート217を回転させることでウエハ200を回転させるように構成されている。シールキャップ219は、反応管203の外部に設置された昇降機構としてのボートエレベータ115によって垂直方向に昇降されるように構成されている。ボートエレベータ115は、シールキャップ219を昇降させることで、ウエハ200を処理室201内外に搬入および搬出(搬送)する搬送装置(搬送機構)として構成されている。
基板支持具としてのボート217は、複数枚、例えば25〜200枚のウエハ200を、水平姿勢で、かつ、互いに中心を揃えた状態で垂直方向に整列させて多段に支持するように、すなわち、間隔を空けて配列させるように構成されている。ボート217は、例えば石英やSiC等の耐熱性材料により構成される。ボート217の下部には、例えば石英やSiC等の耐熱性材料により構成される断熱板218が水平姿勢で多段に支持されている。
反応管203内には、温度検出器としての温度センサ263が設置されている。温度センサ263により検出された温度情報に基づきヒータ207への通電具合を調整することで、処理室201内の温度が所望の温度分布となる。温度センサ263は、反応管203の内壁に沿って設けられている。
図3に示すように、制御部(制御手段)であるコントローラ121は、CPU(Central Processing Unit)121a、RAM(Random Access Memory)121b、記憶装置121c、I/Oポート121dを備えたコンピュータとして構成されている。RAM121b、記憶装置121c、I/Oポート121dは、内部バス121eを介して、CPU121aとデータ交換可能なように構成されている。コントローラ121には、例えばタッチパネル等として構成された入出力装置122が接続されている。
記憶装置121cは、例えばフラッシュメモリ、HDD(Hard Disk Drive)等で構成されている。記憶装置121c内には、基板処理装置の動作を制御する制御プログラムや、後述する基板処理の手順や条件等が記載されたプロセスレシピ等が、読み出し可能に格納されている。プロセスレシピは、後述する基板処理工程における各手順をコントローラ121に実行させ、所定の結果を得ることが出来るように組み合わされたものであり、プログラムとして機能する。以下、このプロセスレシピや制御プログラム等を総称して、単に、プログラムともいう。また、プロセスレシピを、単に、レシピともいう。本明細書においてプログラムという言葉を用いた場合は、レシピ単体のみを含む場合、制御プログラム単体のみを含む場合、または、それらの両方を含む場合がある。RAM121bは、CPU121aによって読み出されたプログラムやデータ等が一時的に保持されるメモリ領域(ワークエリア)として構成されている。
I/Oポート121dは、上述のMFC241a〜241d、バルブ243a〜243d、圧力センサ245、APCバルブ244、真空ポンプ246、ヒータ207、温度センサ263、回転機構267、ボートエレベータ115等に接続されている。
CPU121aは、記憶装置121cから制御プログラムを読み出して実行すると共に、入出力装置122からの操作コマンドの入力等に応じて記憶装置121cからレシピを読み出すように構成されている。CPU121aは、読み出したレシピの内容に沿うように、MFC241a〜241dによる各種ガスの流量調整動作、バルブ243a〜243dの開閉動作、APCバルブ244の開閉動作および圧力センサ245に基づくAPCバルブ244による圧力調整動作、真空ポンプ246の起動および停止、温度センサ263に基づくヒータ207の温度調整動作、回転機構267によるボート217の回転および回転速度調節動作、ボートエレベータ115によるボート217の昇降動作等を制御するように構成されている。
コントローラ121は、外部記憶装置(例えば、HDD等の磁気ディスク、CD等の光ディスク、MO等の光磁気ディスク、USBメモリ等の半導体メモリ)123に格納された上述のプログラムを、コンピュータにインストールすることにより構成することができる。記憶装置121cや外部記憶装置123は、コンピュータ読み取り可能な記録媒体として構成されている。以下、これらを総称して、単に、記録媒体ともいう。本明細書において記録媒体という言葉を用いた場合は、記憶装置121c単体のみを含む場合、外部記憶装置123単体のみを含む場合、または、それらの両方を含む場合がある。なお、コンピュータへのプログラムの提供は、外部記憶装置123を用いず、インターネットや専用回線等の通信手段を用いて行ってもよい。
(2)基板処理工程
上述の基板処理装置を用い、半導体装置の製造工程の一工程として、基板としてのウエハ200の表面に設けられた凹部内を、シリコン膜(Si膜)により隙間(ボイドやシーム等)なく埋め込むシーケンス例について、図4、図5(a)〜図5(f)を用いて説明する。以下の説明において、基板処理装置を構成する各部の動作はコントローラ121により制御される。
図4、図5(a)〜図5(f)に示す基板処理シーケンスでは、
第1原料としてMSガスを用いウエハ200の表面に設けられた凹部内を埋め込むように中空部を有する第1膜(第1Si膜)を形成するステップaと、
エッチング剤としてHFガスを用い第1Si膜の中空部に接する一部をエッチングするステップbと、
第2原料としてMSガスを用い一部がエッチングされた第1Si膜の上に、第2膜(第2Si膜)を形成するステップcと、
を行うことで、凹部内を第1Si膜および第2Si膜で埋め込む。
なお、ステップbでは、
改質剤としてOガスを用い第1Si膜の一部を改質するステップb−1と、
エッチング剤としてHFガスを用い第1Si膜のうち改質された一部を選択的にエッチングするステップb−2と、
を所定回数(1回以上、ここでは一例として2回)行う。
本明細書において「ウエハ」という言葉を用いた場合は、ウエハそのものを意味する場合や、ウエハとその表面に形成された所定の層や膜との積層体を意味する場合がある。本明細書において「ウエハの表面」という言葉を用いた場合は、ウエハそのものの表面を意味する場合や、ウエハ上に形成された所定の層等の表面を意味する場合がある。本明細書において「ウエハ上に所定の層を形成する」と記載した場合は、ウエハそのものの表面上に所定の層を直接形成することを意味する場合や、ウエハ上に形成されている層等の上に所定の層を形成することを意味する場合がある。本明細書において「基板」という言葉を用いた場合も、「ウエハ」という言葉を用いた場合と同義である。
(ウエハチャージおよびボートロード)
複数枚のウエハ200がボート217に装填(ウエハチャージ)される。その後、図1に示すように、複数枚のウエハ200を支持したボート217は、ボートエレベータ115によって持ち上げられて処理室201内へ搬入(ボートロード)される。この状態で、シールキャップ219は、Oリング220を介して反応管203の下端をシールした状態となる。
ウエハ200としては、例えば、単結晶Siにより構成されたSi基板、或いは、表面に単結晶Si膜が形成された基板を用いることができる。図5(a)に示すように、ウエハ200の表面には凹部が設けられている。凹部の底部は単結晶Siにより構成されており、凹部の側部および上部はシリコン酸化膜(SiO膜)やシリコン窒化膜(SiN膜)やシリコン酸炭窒化膜(SiOCN膜)等の絶縁膜200aにより構成されている。
(圧力調整および温度調整)
処理室201内、すなわち、ウエハ200が存在する空間が所望の圧力(真空度)となるように、真空ポンプ246によって処理室201内が真空排気(減圧排気)される。この際、処理室201内の圧力は圧力センサ245で測定され、この測定された圧力情報に基づきAPCバルブ244がフィードバック制御される。また、処理室201内のウエハ200が所望の温度となるように、ヒータ207によって加熱される。この際、処理室201内が所望の温度分布となるように、温度センサ263が検出した温度情報に基づきヒータ207への通電具合がフィードバック制御される。また、回転機構267によるウエハ200の回転を開始する。処理室201内の排気、ウエハ200の加熱および回転は、いずれも、少なくともウエハ200に対する処理が終了するまでの間は継続して行われる。
(ステップa)
その後、処理室201内のウエハ200に対し、MSガスを供給する。このステップでは、バルブ243aを開き、ガス供給管232a内へMSガスを流す。MSガスは、MFC241aにより流量調整され、ノズル249aを介して処理室201内へ供給され、排気管231から排気される。このとき、ノンプラズマの雰囲気下で、ウエハ200に対してMSガスが供給される。このときバルブ243c,243dを開き、ガス供給管232c,232d内へNガスを流すようにしてもよい。Nガスは、MFC241c,241dにより流量調整され、ノズル249a,249bを介して処理室201内へ供給される。
ウエハ200に対してMSガスを供給することにより、図5(a)に示すように、凹部内を埋め込むように第1Si膜を形成することができる。但し、この成膜処理では、凹部の表面側が、凹部の側部および上部からオーバーハングするように成長した第1Si膜によって塞がれる。凹部内には、その深さ領域(方向)に伸びる非埋め込み領域、すなわち、中空部が形成される。中空部は、凹部の内部が第1Si膜によって完全に埋め込まれる前に凹部の表面側が塞がれ、凹部の内部へMSガスが届かなくなり、凹部内における第1Si膜の成長が停止することによって発生する。中空部は、第1Si膜の内部に形成されることとなり、上部に開口を有さない閉空間となる。これらの要因により、第1Si膜は、その内部に中空部を有する膜となる。中空部は、凹部のアスペクト比(凹部の深さ/凹部の幅)が大きくなることにより、具体的には、アスペクト比が1以上、例えば20以上、更には50以上となることにより、生じやすくなる。
第1Si膜を形成した後、バルブ243aを閉じ、処理室201内へのMSガスの供給を停止する。そして、処理室201内を真空排気し、処理室201内に残留するガス等を処理室201内から排除する。このとき、バルブ243c,243dを開き、処理室201内へNガスを供給する。Nガスはパージガスとして作用する。
本ステップにおける処理条件としては、
MSガス供給流量:10〜2000sccm
ガス供給流量(各ガス供給管):100〜10000sccm
ガス供給時間:20〜400分
処理温度:450〜550℃、好ましくは450〜530℃
処理圧力:1〜900Pa
が例示される。
第1原料(Si含有ガス)としては、MSガスの他、ジシラン(Si、略称:DS)ガス、トリシラン(Si)ガス、テトラシラン(Si10)ガス等の一般式Si2n+2(nは1以上の整数)で表される水素化ケイ素ガスを用いることができる。また、第1原料としては、モノクロロシラン(SiHCl、略称:MCS)ガス、ジクロロシラン(SiHCl、略称:DCS)ガス、トリクロロシラン(SiHCl、略称:TCS)ガス、テトラクロロシラン(SiCl、略称:STC)ガス、ヘキサクロロジシラン(SiCl、略称:HCDS)ガス、オクタクロロトリシラン(SiCl、略称:OCTS)ガス等のクロロシラン系ガスを用いることもできる。この点は、後述する第2原料においても同様である。
不活性ガスとしては、Nガスの他、Arガス、Heガス、Neガス、Xeガス等の希ガスを用いることができる。この点は、後述する各ステップにおいても同様である。
(ステップb)
ステップaが終了した後、ステップb−1,b−2を所定回数(ここでは一例として2回)行う。
[ステップb−1(1回目)]
このステップでは、処理室201内のウエハ200、すなわち、ウエハ200上に形成された第1Si膜に対してOガスを供給する。具体的には、バルブ243b〜243dの開閉制御を、上述のステップaにおけるバルブ243a,243c,243dの開閉制御と同様の手順で行う。ガス供給管232b内を流れたOガスは、MFC241bにより流量調整され、ノズル249bを介して処理室201内へ供給され、排気管231から排気される。このとき、ノンプラズマの雰囲気下で、ウエハ200に対してOガスが供給される。
ウエハ200に対してOガスを供給することにより、図5(b)に示すように、ウエハ200上に形成された第1Si膜の一部を改質することができる。具体的には、第1Si膜のうち中空部に接しない中空部よりも上方の一部を、酸化させることで、SiOに改質することができる。なお、酸化は、第1Si膜中へのO原子の拡散により反応が進行する。図5(b)では、第1Si膜のうちSiOに改質された部分を、網掛けで示している。上述したように、中空部は開口を有さない閉空間となっている。そのため、中空部の内部へはOガスは供給されず、本ステップでは、第1Si膜のうち中空部に接する部分(以下、便宜上、中空部の内壁ともいう)を改質することなくそのままの状態で維持(保持)することが可能となる。
第1Si膜のうち中空部に接しない中空部よりも上方の一部の改質が完了した後、バルブ243bを閉じ、処理室201内へのOガスの供給を停止する。そして、ステップaと同様の処理手順により、処理室201内を真空排気し、処理室201内に残留するガス等を処理室201内から排除する。
本ステップにおける処理条件としては、
ガス供給流量:10〜5000sccm
ガス供給流量(各ガス供給管):0〜10000sccm
ガス供給時間:1〜30分
処理温度:450〜550℃、好ましくは450〜530℃
処理圧力:1〜4000Pa
が例示される。
改質剤(O含有ガス)としては、Oガスの他、例えば、亜酸化窒素(NO)ガス、一酸化窒素(NO)ガス、二酸化窒素(NO)ガス、過酸化水素(H)ガス、オゾン(O)ガス、水素(H)ガス+Oガス、Hガス+Oガス、水蒸気(HO)、一酸化炭素(CO)ガス、二酸化炭素(CO)ガス等を用いることができる。
[ステップb−2(1回目)]
ステップb−1(1回目)が終了した後、処理室201内のウエハ200、すなわち、ウエハ200上に形成され一部が改質された第1Si膜に対してHFガスを供給する。具体的には、バルブ243b〜243dの開閉制御を、上述のステップaにおけるバルブ243a,243c,243dの開閉制御と同様の手順で行う。ガス供給管232b内を流れたHFガスは、MFC241bにより流量調整され、ノズル249bを介して処理室201内へ供給され、排気管231から排気される。このとき、ノンプラズマの雰囲気下で、ウエハ200に対してHFガスが供給される。
ウエハ200に対してHFガスを供給することにより、図5(c)に示すように、第1Si膜のうち改質された一部(図5(b)における網掛け部分)を選択的にエッチングすることができる。後述する処理条件下でHFガスを供給する場合、第1Si膜の改質された部分のエッチングレートは、第1Si膜の改質されていない部分のエッチングレートよりも遥かに大きくなる。或いは、第1Si膜の改質されていない部分をエッチングすることなく、第1Si膜の改質された部分のみをエッチングすることが可能となる。すなわち、ステップb−2(1回目)におけるエッチング対象領域の特定やエッチングの終点等は、ステップb−1(1回目)における改質処理によって実質的に制御することが可能となる。本ステップを行うことにより、第1Si膜のうち中空部に接しない中空部よりも上方の一部(改質された部分)を除去することが可能となる。また、第1Si膜のうち中空部に接する部分(改質されていない部分)を除去することなくそのままの状態で維持(保持)することが可能となる。本ステップでは、中空部が第1Si膜の外部と非連通である状態、すなわち、中空部の上部が第1Si膜によって塞がれており、中空部の内部が露出していない状態を維持することが可能となる。
第1Si膜のうち中空部に接しない中空部よりも上方の一部のエッチングが完了した後、バルブ243bを閉じ、処理室201内へのHFガスの供給を停止する。そして、ステップaと同様の処理手順により、処理室201内を真空排気し、処理室201内に残留するガス等を処理室201内から排除する。
本ステップにおける処理条件としては、
HFガス供給流量:100〜10000sccm
ガス供給流量(各ガス供給管):0〜10000sccm
ガス供給時間:1〜60分
処理温度:0〜100℃、好ましくは室温(25℃)〜50℃
処理圧力:133〜53329Pa、好ましくは667〜39997Pa
が例示される。
エッチング剤としては、HFガスの他、HF水溶液等を用いることが可能である。
[ステップb−1(2回目)]
ステップb−2(1回目)が終了した後、上述のステップb−1(1回目)と同様の処理手順、処理条件により、処理室201内のウエハ200、すなわち、ウエハ200上に形成され一部がエッチングされた第1Si膜に対してOガスを供給する。
ウエハ200に対してOガスを供給することにより、図5(d)に示すように、ウエハ200上に形成され一部がエッチングされた第1Si膜の一部をさらに改質することができる。具体的には、凹部内に残った第1Si膜のうち中空部に接する一部(上部や中央部)を、酸化させることで、SiOに改質することができる。図5(d)では、凹部内に残った第1Si膜のうちSiOに改質された部分を、網掛けで示している。上述したように、中空部は開口を有さない閉空間となっている。そのため、中空部の内部へはOガスは供給されず、本ステップでは、凹部内に残った第1Si膜の中空部に接する部分(中空部の内壁)のうち少なくとも下部(底部)を改質することなくそのままの状態で維持(保持)することが可能となる。
凹部内に残った第1Si膜のうち中空部に接する一部の改質が完了した後、バルブ243bを閉じ、処理室201内へのOガスの供給を停止する。そして、ステップaと同様の処理手順により、処理室201内を真空排気し、処理室201内に残留するガス等を処理室201内から排除する。
[ステップb−2(2回目)]
ステップb−1(2回目)が終了した後、上述のステップb−2(1回目)と同様の処理手順、処理条件により、処理室201内のウエハ200、すなわち、ウエハ200の表面の凹部内に残り一部が改質された第1Si膜に対してHFガスを供給する。
ウエハ200に対してHFガスを供給することにより、図5(e)に示すように、凹部内に残った第1Si膜のうち改質された一部(図5(d)における網掛け部分)を選択的にエッチングすることができる。本ステップにおける処理条件下でHFガスを供給する場合、ステップb−2(1回目)と同様に、第1Si膜の改質された部分のエッチングレートは、第1Si膜の改質されていない部分のエッチングレートよりも遥かに大きくなる。或いは、第1Si膜の改質されていない部分をエッチングすることなく、第1Si膜の改質された部分のみをエッチングすることが可能となる。すなわち、ステップb−2(2回目)におけるエッチング対象領域の特定やエッチングの終点等は、ステップb−1(2回目)における改質処理によって実質的に制御することが可能となる。本ステップを行うことにより、凹部内に残った第1Si膜のうち中空部に接する改質された一部(上部や中央部)を除去することが可能となる。また、第1Si膜のうち中空部の下部(底部)に接する部分(改質されていない部分)については、除去することなくそのままの状態で維持(保持)することが可能となる。本ステップでは、中空部の上部を開口させ、中空部を第1Si膜の外部と連通させ、露出させることが可能となる。また、中空部の上部の開口の幅を広げるとともに、中空部の底部の幅を広げることなく維持することが可能となる。少なくとも中空部の底部が原形をとどめるようにすることにより、開口させた中空部の縦断面形状を、底部側から表面側に向かうにつれて開口幅が次第に大きくなるV字形状或いは逆台形状とすることが可能となる。
凹部内に残った第1Si膜のうち中空部に接する改質された一部のエッチングが完了した後、バルブ243bを閉じ、処理室201内へのHFガスの供給を停止する。そして、ステップaと同様の手順により、処理室201内を真空排気し、処理室201内に残留するガス等を処理室201内から排除する。
(ステップc)
その後、ステップaと同様の処理手順により、処理室201内のウエハ200、すなわち、ウエハ200上に形成され、2回のエッチング処理が施された後の第1Si膜に対し、MSガスを供給する。MSガスの供給時間は、例えば10〜300分の範囲内の時間とする。他の処理条件は、ステップaにおける処理条件と同様とする。
ウエハ200に対してMSガスを供給することにより、図5(f)に示すように、ウエハ200上、すなわち、2回のエッチング処理が施された第1Si膜の表面上に、第2Si膜を形成することができる。上述したように、ステップb−2(2回目)を実施することにより、第1Si膜が有していた中空部は上部が開口して露出した状態となっており、また、その縦断面形状は、底部側から表面側に向かうにつれて開口幅が次第に大きくなるV字形状等へと加工されている。これらにより、第2Si膜は、開口された中空部の側部等からオーバーハングするように成長しなくなる。すなわち、開口された中空部の表面側は塞がれなくなり、中空部の内部にMSガスが届かなくなることがなくなる。結果として、第2Si膜には、非埋め込み領域、すなわち、中空部が形成されなくなる。
これらのことから、本ステップにおいては、中空部の内部へMSガスを確実に供給し、中空部の内部において成膜処理を確実に進行させることが可能となる。結果として、開口された中空部内に、中空部を有さない第2Si膜を形成でき、ウエハ200上に設けられた凹部の内部を、第1Si膜および第2Si膜によって完全に、すなわち、ボイドフリーかつシームレスの状態となるように埋め込むことが可能となる。
その後、バルブ243aを閉じ、処理室201内へのMSガスの供給を停止する。そして、ステップaと同様の処理手順により、処理室201内を真空排気し、処理室201内に残留するガス等を処理室201内から排除する。
(アフターパージおよび大気圧復帰)
ステップcが終了した後、ガス供給管232c,232dのそれぞれからNガスを処理室201内へ供給し、排気管231から排気する。Nガスはパージガスとして作用する。これにより、処理室201内が不活性ガスでパージされ、処理室201内に残留するガスや反応副生成物等が処理室201内から除去される(アフターパージ)。その後、処理室201内の雰囲気が不活性ガスに置換され(不活性ガス置換)、処理室201内の圧力が常圧に復帰される(大気圧復帰)。
(ボートアンロードおよびウエハディスチャージ)
ボートエレベータ115によりシールキャップ219が下降され、反応管203の下端が開口される。そして、処理済のウエハ200が、ボート217に支持された状態で、反応管203の下端から反応管203の外部に搬出(ボートアンロード)される。処理済のウエハ200は、ボート217より取り出される(ウエハディスチャージ)。
(3)本実施形態による効果
本実施形態によれば、以下に示す1つ又は複数の効果が得られる。
(a)エッチング剤を用いたSi膜のエッチング処理では、エッチング量の均一性の制御が困難となることがある。これに対し、Si膜中へのO原子等の拡散により反応が進行する改質(酸化)処理では、改質量の均一性の制御を比較的容易に行うことができ、例えば、改質剤の供給時間を調整すること等により、改質量の高い均一性が容易に得られる傾向がある。本実施形態では、上述したように、ステップb−2におけるエッチング対象領域の特定やエッチングの終点等を、その前に実施するステップb−1での改質処理によって実質的に制御するようにしている。そのため、ステップb−1で行う改質処理の均一性を高めることにより、ステップb−2で行うエッチング処理の均一性を高めることが可能となる。結果として、エッチング後の第1Si膜の表面形状、すなわち、開口させた中空部の縦断面形状を埋め込みに適した形状(例えばV字形状等)とすることができ、Si膜による凹部内の埋め込み特性を向上させることが可能となる。
(b)エッチング剤を用いたSi膜のエッチング処理では、処理後のSi膜に大きなエッチングダメージが残ることがある。これに対し、本実施形態では、ステップb−2におけるエッチング処理を、第1Si膜のうち、ステップb−1を実施することで改質された部分に対してのみ進行させ、第1Si膜のうち改質されていない部分においては進行させないようにしている。本実施形態では、ステップb−2を実施することで受ける第1Si膜のエッチングダメージを、大幅に低減させることが可能となる。結果として、凹部内を、エッチングダメージの少ない良質なSi膜で埋め込むことが可能となる。
(c)ステップb−1(1回目)では、中空部に接しない中空部よりも上方の一部を改質するようにし、ステップb−2(1回目)では、中空部が第1Si膜の外部と非連通である状態を維持するようにしている。これにより、ステップb−1(2回目)において、中空部の内部への改質剤の侵入を防止することができ、第1Si膜の中空部に接する部分(中空部の内壁)のうち少なくとも底部の酸化を回避することが可能となる。結果として、ステップb−2(2回目)において中空部の上部の開口の幅を広げる際に、中空部の底部の幅を広げることなく維持することが可能となる。少なくとも中空部の底部が原形をとどめるようにすることにより、開口させた中空部の縦断面形状を、底部側から表面側に向かうにつれて開口幅が次第に大きくなるV字形状等とすることができ、Si膜による凹部内の埋め込み特性を向上させることが可能となる。
図7(a)〜図7(d)は、比較例における凹部内のSi膜による埋め込み処理を例示する図である。図7(a)は、ウエハの表面に設けられた凹部内にボイドを有するSi膜を形成した後のウエハの表面構造を、図7(b)は、凹部内に形成されたSi膜の一部をエッチング剤を用いてエッチングし、ボイドの上部を開口させた様子を示すウエハの表面構造を、図7(c)は、ボイドの上部が開口した後もエッチングを継続することで、Si膜が有するボイドの内部がエッチング剤によりエッチングされる様子を示すウエハの表面構造を、図7(d)は、エッチングされたSi膜の上にさらにSi膜を形成した後のウエハの表面構造を示す断面拡大図である。この比較例によれば、図7(b)、図7(c)を行う際、ボイドの内部にエッチング剤が侵入することから、ボイドの底部の幅を広げることなく維持することは困難であることが分かる。この比較例によれば、開口させたボイドの縦断面形状が、エッチング処理を継続することにより、表面側から底面側に向かうにつれて開口幅が次第に大きくなる形状に加工されてしまい、図7(d)に示すように、凹部内をSi膜によって隙間なく埋め込みむことは困難となることが分かる。
(d)ステップbにおいて、ステップb−1,b−2を複数回(ここでは2回)実施することにより、最終的に得られるエッチング後の第1Si膜の表面形状、すなわち、開口させた中空部の縦断面形状を、埋め込みに適した形状(例えばV字形状等)とすることが、より確実に行えるようになる。これは、ステップbにおいて、ステップb−1,b−2を複数回行う方が、これらを1回のみ行うよりも、第1Si膜の改質処理、すなわち、第1Si膜のエッチング処理の進行を、正確かつ緻密に制御することが可能となるためである。
(e)上述の効果は、MSガス以外の上述の第1原料を用いる場合や、MSガス以外の上述の第2原料を用いる場合や、Oガス以外の改質剤を用いる場合や、HFガス以外のエッチング剤を用いる場合や、Nガス以外の不活性ガスを用いる場合にも、同様に得ることができる。
(4)変形例
本実施形態は、以下の変形例のように変更することができる。また、これらの変形例は任意に組み合わせることができる。なお、特に説明がない限り、各変形例の各ステップにおける処理手順、処理条件は、上述の基板処理シーケンスの各ステップにおける処理手順、処理条件と同様とする。
(変形例1)
ステップbでは、ステップb−1,b−2を2回以上実施するようにしてもよい。
ステップb−1,b−2をn回(nは2以上の整数)行う場合、n−1回目までのステップb−1では、第1Si膜のうち中空部に接しない中空部よりも上方の一部を改質する。また、n−1回目までのステップb−2では、第1Si膜のうち中空部に接しない中空部よりも上方の改質された一部を選択的にエッチングし、中空部が第1Si膜の外部と非連通である状態を維持する。また、n回目のステップb−1では、凹部内に残った第1Si膜のうち中空部に接する一部(上部や中央部)を改質し、n回目のステップb−2では、凹部内に残った第1Si膜のうち中空部に接する改質された一部(上部や中央部)を選択的にエッチングする。そして、n回目のステップb−2では、中空部を第1Si膜の外部と連通させる。
ステップb−1,b−2を2回以上行う場合においても、図5(a)〜図5(f)に示す基板処理シーケンスと同様の効果が得られる。なお、ステップb−1,b−2の実施回数を増やす場合、n−1回目までのステップb−1において、改質剤として、n回目のステップb−1で用いる改質剤(Oガス)よりも酸化力の弱い改質剤、例えば、NOガス、NOガス、NOガスを用いるようにしてもよい。また、n−1回目までのステップb−1における改質剤による酸化力を、n回目のステップb−1における改質剤による酸化力よりも低下させるように、ステップb−1における処理条件(例えば、処理圧力、処理温度、改質剤の供給流量、改質剤の供給時間)を調整するようにしてもよい。n−1回目までのステップb−1における改質剤による酸化力を低下させることで、n−1回目のステップb−2において、中空部が第1Si膜の外部と非連通である状態を維持することが容易に行えるようになる。これにより、n回目のステップb−1において、中空部の内部への改質剤の侵入を確実に防止することができ、結果として、n回目のステップb−2において中空部の上部の開口の幅を広げる際に、中空部の底部の幅を広げることなく維持することがより確実に行えるようになる。
(変形例2)
図6(a)〜図6(d)に示すように、ステップbでは、ステップb−1,b−2を1回実施するようにしてもよい。
図6(a)に示すように、ステップaでは、ウエハ200の表面に設けられた凹部内を埋め込むように中空部を有する第1Si膜を形成する。中空部の位置は、例えば、図5(a)に示す中空部の位置よりも高い位置とする。その後、ステップb−1を行い、図6(b)に示すように、第1Si膜のうち中空部に接する一部(上部や中央部)を改質する。その後、ステップb−2を行い、図6(c)に示すように、第1Si膜のうち中空部に接する改質された一部(上部や中央部)を選択的にエッチングし、中空部を第1Si膜の外部と連通させる。その後、ステップcを行い、図6(d)に示すように、一部がエッチングされた第1Si膜の上に、第2Si膜を形成する。
本変形例においても、図5(a)〜図5(f)に示す基板処理シーケンスと同様の効果が得られる。第1Si膜が有する中空部の位置を比較的高い位置とした場合には、ステップb−1,b−2を1回行うことにより、中空部を開口させ、さらには、開口させた中空部の縦断面形状を埋め込みに適した形状とすることが可能となる。これにより、生産性を向上させることが可能となる。なお、本変形例では、改質剤として、Oガスよりも酸化力の強いガス、例えば、Oガス、Hガス+Oガス、Hガス+Oガスを用いるようにしてもよい。
(変形例3)
図5(a)〜図5(f)に示す基板処理シーケンスでは、第1原料、第2原料として共に分子構造(化学構造、マテリアル)が同一であるMSガスを用い、第1膜、第2膜の材質を同一とする例について説明した。しかしながら、本実施形態はこのような態様に限定されない。例えば、第1原料、第2原料として、互いに分子構造が異なるガスを用いてもよい。例えば、第1原料としてDSガスを用い、第2原料としてMSガスを用いるようにしてもよい。また例えば、第1膜、第2膜の材質を互いに非同一としてもよい。
<他の実施形態>
以上、本発明の実施形態を具体的に説明した。但し、本発明は上述の実施形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能である。
例えば、上述の実施形態等では、ウエハ200の表面に設けられた凹部内をSi膜により埋め込む場合について説明した。しかしながら、本発明はこのような態様に限定されず、ウエハ200の表面に設けられた凹部内を、シリコン窒化膜(SiN膜)、シリコン炭窒化膜(SiCN膜)、シリコン酸炭窒化膜(SiOCN膜)、シリコン酸窒化膜(SiON膜)、シリコン酸炭化膜(SiOC膜)等のSi系膜(Si含有膜)により埋め込む場合にも、好適に適用可能である。いずれの場合も、改質剤として、上述の実施形態と同様のO含有ガスを用いることができる。この場合、O含有ガスを用い、これらの膜の一部をSiOに改質することとなる。また、この場合、エッチング剤として、上述の実施形態と同様、HFガスを用いることができ、これらの膜のうちSiOに改質された一部を選択的にエッチングすることとなる。
また本発明は、ウエハ200の表面に設けられた凹部内をチタン窒化膜(TiN膜)等の金属系膜(金属元素含有膜)により埋め込む場合にも、好適に適用可能である。凹部内をTiN膜により埋め込む場合には、改質剤として、上述の実施形態と同様のO含有ガスを用いることができる。この場合、O含有ガスを用い、TiN膜の一部をTiOに改質することとなる。また、この場合、H及びFを含むエッチング剤として、例えば、ヘキサフルオロアセチルアセトン(C、略称:HFAC)を好適に用いることができる。この場合、HFACを用い、TiN膜のうち、TiOに改質された一部を選択的にエッチングすることとなる。
基板処理に用いられるレシピは、処理内容に応じて個別に用意し、電気通信回線や外部記憶装置123を介して記憶装置121c内に格納しておくことが好ましい。そして、処理を開始する際、CPU121aが、記憶装置121c内に格納された複数のレシピの中から、基板処理の内容に応じて、適正なレシピを適宜選択することが好ましい。これにより、1台の基板処理装置で様々な膜種、組成比、膜質、膜厚の膜を、再現性よく形成することができるようになる。また、オペレータの負担を低減でき、操作ミスを回避しつつ、処理を迅速に開始できるようになる。
上述のレシピは、新たに作成する場合に限らず、例えば、基板処理装置に既にインストールされていた既存のレシピを変更することで用意してもよい。レシピを変更する場合は、変更後のレシピを、電気通信回線や当該レシピを記録した記録媒体を介して、基板処理装置にインストールしてもよい。また、既存の基板処理装置が備える入出力装置122を操作し、基板処理装置に既にインストールされていた既存のレシピを直接変更するようにしてもよい。
上述の実施形態では、一度に複数枚の基板を処理するバッチ式の基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、例えば、一度に1枚または数枚の基板を処理する枚葉式の基板処理装置を用いて膜を形成する場合にも、好適に適用できる。また、上述の実施形態では、ホットウォール型の処理炉を有する基板処理装置を用いて膜を形成する例について説明した。本発明は上述の実施形態に限定されず、コールドウォール型の処理炉を有する基板処理装置を用いて膜を形成する場合にも、好適に適用できる。これらの基板処理装置を用いる場合においても、上述の実施形態や変形例と同様なシーケンス、処理条件にて基板処理を行うことができ、上述の実施形態や変形例と同様の効果が得られる。
上述の実施形態の手法により形成した膜は、コンタクトホールの埋め込みによるコンタクトプラグの形成等の用途に、好適に用いることが可能である。
また、上述の実施形態や変形例等は、適宜組み合わせて用いることができる。このときの処理手順、処理条件は、例えば、上述の実施形態の処理手順、処理条件と同様とすることができる。
200 ウエハ(基板)

Claims (20)

  1. (a)第1原料を用い基板の表面に設けられた凹部内を埋め込むように開口を有さない閉空間である中空部を有する第1膜を形成する工程と、
    (b)エッチング剤を用い前記第1膜の前記中空部に接する一部をエッチングする工程と、
    (c)第2原料を用い前記一部がエッチングされた前記第1膜の上に、第2膜を形成する工程と、
    を行うことで、前記凹部内を前記第1膜および前記第2膜で埋め込む工程を有し、前記(b)では、
    (b−1)改質剤を用い前記第1膜の一部を改質する工程と、
    (b−2)前記エッチング剤を用い前記第1膜のうち改質された前記一部を選択的にエッチングする工程と、
    を所定回数行う半導体装置の製造方法。
  2. 前記(b−1)と、前記(b−2)と、をn回行い(nは2以上の整数)、
    n−1回目までの前記(b−1)では、前記第1膜のうち前記中空部に接しない前記中空部よりも上方の一部を改質し、
    n−1回目までの前記(b−2)では、前記第1膜のうち前記中空部に接しない前記中空部よりも上方の改質された前記一部を選択的にエッチングする請求項1に記載の半導体装置の製造方法。
  3. n−1回目までの前記(b−2)では、前記中空部が前記第1膜の外部と非連通である状態を維持する請求項2に記載の半導体装置の製造方法。
  4. n回目の前記(b−1)では、前記凹部内に残った前記第1膜のうち前記中空部に接する一部を改質し、
    n回目の前記(b−2)では、前記凹部内に残った前記第1膜のうち前記中空部に接する改質された前記一部を選択的にエッチングする請求項2または3に記載の半導体装置の製造方法。
  5. n回目の前記(b−2)では、前記中空部を前記第1膜の外部と連通させる請求項4に記載の半導体装置の製造方法。
  6. 前記(b−1)と、前記(b−2)と、を1回行い、
    前記(b−1)では、前記第1膜のうち前記中空部に接する一部を改質し、
    前記(b−2)では、前記第1膜のうち前記中空部に接する改質された前記一部を選択的にエッチングする請求項1に記載の半導体装置の製造方法。
  7. 前記(b−2)では、前記中空部を前記第1膜の外部と連通させる請求項6に記載の半導体装置の製造方法。
  8. 前記(b−2)では、前記エッチング剤として、前記第1膜の改質された部分のエッチングレートが、前記第1膜の改質されていない部分のエッチングレートよりも大きくなるエッチング剤を用いる請求項1〜7のいずれか1項に記載の半導体装置の製造方法。
  9. 前記(b−2)では、前記第1膜の改質された部分のエッチングレートが、前記第1膜の改質されていない部分のエッチングレートよりも大きくなる条件下で、前記エッチングを行う請求項1〜7のいずれか1項に記載の半導体装置の製造方法。
  10. 前記(b−2)では、前記エッチング剤として、前記第1膜の改質されていない部分をエッチングすることなく、前記第1膜の改質された部分をエッチングするエッチング剤を用いる請求項1〜7のいずれか1項に記載の半導体装置の製造方法。
  11. 前記(b−2)では、前記第1膜の改質されていない部分をエッチングすることなく、前記第1膜の改質された部分をエッチングする条件下で、前記エッチングを行う請求項1〜7のいずれか1項に記載の半導体装置の製造方法。
  12. 前記(b−1)では、前記改質剤として酸化剤を用い、前記第1膜の一部を酸化し、
    前記(b−2)では、前記第1膜のうち酸化された前記一部を選択的にエッチングする請求項1〜11のいずれか1項に記載の半導体装置の製造方法。
  13. 前記(a)では、前記第1膜としてシリコン系膜を形成し、
    前記(b−1)では、前記改質剤として酸化剤を用い、前記シリコン系膜の一部を酸化し、
    前記(b−2)では、前記シリコン系膜のうち酸化された前記一部を選択的にエッチングする請求項1〜12のいずれか1項に記載の半導体装置の製造方法。
  14. 前記(a)では、前記第1膜として金属系膜を形成し、
    前記(b−1)では、前記改質剤として酸化剤を用い、前記金属系膜の一部を酸化し、
    前記(b−2)では、前記金属系膜のうち酸化された前記一部を選択的にエッチングする請求項1〜12のいずれか1項に記載の半導体装置の製造方法。
  15. 前記第1原料の分子構造は、前記第2原料の分子構造と同一であり、前記第1膜の材質は、前記第2膜の材質と同一である請求項1〜14のいずれか1項に記載の半導体装置の製造方法。
  16. 前記(a)では、前記凹部の表面側が、前記凹部の側部および上部からオーバーハングするように成長した前記第1膜によって塞がれる請求項1〜15のいずれか1項に記載の半導体装置の製造方法。
  17. 前記(b−1)を、前記中空部が前記第1膜の外部と非連通である状態で行う請求項1〜16のいずれか1項に記載の半導体装置の製造方法。
  18. 前記(b−1)を、前記中空部が前記第1膜の外部と非連通である状態で行うことにより、前記中空部の内部への前記改質剤の侵入を防止する請求項1〜17のいずれか1項に記載の半導体装置の製造方法。
  19. 基板に対する処理が行われる処理室と、
    前記処理室内へ第1原料、第2原料を供給する原料供給系と、
    前記処理室内へ改質剤を供給する改質剤供給系と、
    前記処理室内へエッチング剤を供給するエッチング剤供給系と、
    前記処理室内において、(a)前記第1原料を用い基板の表面に設けられた凹部内を埋め込むように開口を有さない閉空間である中空部を有する第1膜を形成する処理と、(b)前記エッチング剤を用い前記第1膜の前記中空部に接する一部をエッチングする処理と、(c)前記第2原料を用い前記一部がエッチングされた前記第1膜の上に、第2膜を形成する処理と、を行うことで、前記凹部内を前記第1膜および前記第2膜で埋め込む処理を行わせ、前記(b)では、(b−1)前記改質剤を用い前記第1膜の一部を改質する処理と、(b−2)前記エッチング剤を用い前記第1膜のうち改質された前記一部を選択的にエッチングする処理と、を所定回数行わせるように、前記原料供給系、前記改質剤供給系および前記エッチング剤供給系を制御するよう構成される制御部と、
    を有する基板処理装置。
  20. 基板処理装置の処理室内において、
    (a)第1原料を用い基板の表面に設けられた凹部内を埋め込むように開口を有さない閉空間である中空部を有する第1膜を形成する手順と、
    (b)エッチング剤を用い前記第1膜の前記中空部に接する一部をエッチングする手順と、
    (c)第2原料を用い前記一部がエッチングされた前記第1膜の上に、第2膜を形成する手順と、
    を行うことで、前記凹部内を前記第1膜および前記第2膜で埋め込む手順と、
    前記(b)において、
    (b−1)改質剤を用い前記第1膜の一部を改質する手順と、
    (b−2)前記エッチング剤を用い前記第1膜のうち改質された前記一部を選択的にエッチングする手順と、
    を所定回数行う手順と、
    をコンピュータによって前記基板処理装置に実行させるプログラム。
JP2019526657A 2017-06-27 2018-05-11 半導体装置の製造方法、基板処理装置およびプログラム Active JP6807458B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017125452 2017-06-27
JP2017125452 2017-06-27
PCT/JP2018/018353 WO2019003662A1 (ja) 2017-06-27 2018-05-11 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
JPWO2019003662A1 JPWO2019003662A1 (ja) 2020-03-19
JP6807458B2 true JP6807458B2 (ja) 2021-01-06

Family

ID=64740623

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019526657A Active JP6807458B2 (ja) 2017-06-27 2018-05-11 半導体装置の製造方法、基板処理装置およびプログラム

Country Status (4)

Country Link
US (1) US11705326B2 (ja)
JP (1) JP6807458B2 (ja)
KR (1) KR102360687B1 (ja)
WO (1) WO2019003662A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4047636A4 (en) * 2019-10-23 2023-11-29 Central Glass Company, Limited DRY ETCHING METHOD, METHOD FOR PRODUCING A SEMICONDUCTOR COMPONENT AND ETCHING DEVICE
WO2023127137A1 (ja) * 2021-12-28 2023-07-06 株式会社Kokusai Electric 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2023146703A (ja) * 2022-03-29 2023-10-12 東京エレクトロン株式会社 埋込方法及び基板処理システム

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10321556A (ja) * 1997-05-17 1998-12-04 Tokyo Electron Ltd 成膜方法
JP2003218037A (ja) 2002-01-21 2003-07-31 Denso Corp 半導体基板の製造方法
JP3918565B2 (ja) 2002-01-21 2007-05-23 株式会社デンソー 半導体装置の製造方法
CN1957106B (zh) * 2004-04-09 2011-04-13 株式会社爱发科 成膜装置以及成膜方法
JP2006024730A (ja) * 2004-07-08 2006-01-26 Sony Corp 半導体装置の製造方法
KR20090095391A (ko) * 2008-03-05 2009-09-09 주식회사 하이닉스반도체 반도체 소자의 컨택 플러그 형성방법
JP2012079762A (ja) * 2010-09-30 2012-04-19 Mitsubishi Heavy Ind Ltd 絶縁膜形成装置及び方法
JP2015012243A (ja) * 2013-07-01 2015-01-19 東京エレクトロン株式会社 被処理体の処理方法
US9634131B2 (en) * 2015-02-05 2017-04-25 Changzhou ZhongMin Semi-Tech Co. Ltd. Insulated gate bipolar device
JP6412466B2 (ja) * 2015-06-02 2018-10-24 東京エレクトロン株式会社 基板処理装置及び基板処理方法
US9905638B1 (en) * 2016-09-30 2018-02-27 Texas Instruments Incorporated Silicon epitaxy for high aspect ratio, substantially perpendicular deep silicon trench

Also Published As

Publication number Publication date
WO2019003662A1 (ja) 2019-01-03
KR20200011495A (ko) 2020-02-03
KR102360687B1 (ko) 2022-02-10
US11705326B2 (en) 2023-07-18
JPWO2019003662A1 (ja) 2020-03-19
US20200135455A1 (en) 2020-04-30

Similar Documents

Publication Publication Date Title
JP6778144B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6960953B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP6860605B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6843087B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6789257B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6806719B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6842988B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6920082B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP2021027067A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
TW202015130A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP6946374B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6807458B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102288228B1 (ko) 반도체 장치의 제조 방법, 기판 처리 장치 및 프로그램
JP2022018973A (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP6853116B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
JP6990756B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
KR102346410B1 (ko) 반도체 장치의 제조 방법, 기판 처리 방법, 기판 처리 장치 및 프로그램
JP7138130B2 (ja) 基板処理方法、半導体装置の製造方法、基板処理装置およびプログラム
JP6989677B2 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP7026200B2 (ja) 半導体装置の製造方法、基板処理方法、基板処理装置、およびプログラム
JP7313402B2 (ja) 半導体装置の製造方法、基板処理装置、プログラム及びエッチング方法
JP6778139B2 (ja) 半導体装置の製造方法、基板処理装置およびプログラム
WO2022064586A1 (ja) 半導体装置の製造方法、基板処理装置、およびプログラム
JP2022037028A (ja) 基板処理方法、半導体装置の製造方法、基板処理装置、およびプログラム
JP2021064807A (ja) 半導体装置の製造方法、基板処理装置およびプログラム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191015

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200121

AA64 Notification of invalidation of claim of internal priority (with term)

Free format text: JAPANESE INTERMEDIATE CODE: A241764

Effective date: 20200121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201023

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201110

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201207

R150 Certificate of patent or registration of utility model

Ref document number: 6807458

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250