JP6795312B2 - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP6795312B2
JP6795312B2 JP2016046738A JP2016046738A JP6795312B2 JP 6795312 B2 JP6795312 B2 JP 6795312B2 JP 2016046738 A JP2016046738 A JP 2016046738A JP 2016046738 A JP2016046738 A JP 2016046738A JP 6795312 B2 JP6795312 B2 JP 6795312B2
Authority
JP
Japan
Prior art keywords
conductive layer
layer
conductive
transistor
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016046738A
Other languages
English (en)
Other versions
JP2016173816A5 (ja
JP2016173816A (ja
Inventor
平形 吉晴
吉晴 平形
大介 久保田
大介 久保田
岡崎 健一
健一 岡崎
山崎 舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2016173816A publication Critical patent/JP2016173816A/ja
Publication of JP2016173816A5 publication Critical patent/JP2016173816A5/ja
Application granted granted Critical
Publication of JP6795312B2 publication Critical patent/JP6795312B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412Digitisers structurally integrated in a display
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/13338Input devices, e.g. touch panels
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416Control or interface arrangements specially adapted for digitisers
    • G06F3/04166Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40OLEDs integrated with touch screens
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Description

本発明の一態様は、入力装置に関する。本発明の一態様は、表示装置に関する。本発明の一態様は、入出力装置に関する。本発明の一態様は、タッチパネルに関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又は、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、入力装置、入出力装置、電気光学装置、発電装置(薄膜太陽電池、有機薄膜太陽電池等を含む)、及び電子機器は、半導体装置を有している場合がある。
近年、位置入力手段としてタッチセンサを搭載した表示装置が実用化されている。タッチセンサを搭載した表示装置は、タッチパネル、またはタッチスクリーンなどと呼ばれている(以下、これを単に「タッチパネル」とも呼ぶ)。例えば、タッチパネルを備える携帯情報端末としては、スマートフォン、タブレット端末などがある。
表示装置の一つとして、液晶素子を備える液晶表示装置がある。例えば、画素電極をマトリクス状に配置し、画素電極の各々に接続するスイッチング素子としてトランジスタを用いたアクティブマトリクス型液晶表示装置が注目を集めている。
例えば、画素電極の各々に接続するスイッチング素子として、金属酸化物をチャネル形成領域とするトランジスタを用いるアクティブマトリクス型液晶表示装置が知られている(特許文献1及び特許文献2)。
液晶表示装置には大きく分けて透過型と反射型の二種類のタイプが知られている。
透過型の液晶表示装置は、冷陰極蛍光ランプやLEDなどのバックライトを用い、液晶の光学変調作用を利用して、バックライトからの光が液晶を透過して液晶表示装置外部に出力される状態と、出力されない状態とを選択し、明と暗の表示を行わせ、さらにそれらを組み合わせることで、画像表示を行うものである。
また、反射型の液晶表示装置は、液晶の光学変調作用を利用して、外光、即ち入射光が画素電極で反射して装置外部に出力される状態と、入射光が装置外部に出力されない状態とを選択し、明と暗の表示を行わせ、さらにそれらを組み合わせることで、画像表示を行うものである。
特開2007−123861号公報 特開2007−96055号公報
表示パネルに、ユーザーインターフェースとして画面に指やスタイラス等で触れることで入力する機能を付加したタッチパネルが望まれている。
また、タッチパネルが適用された電子機器の薄型化、軽量化が求められている。そのため、タッチパネル自体の薄型化、軽量化が求められている。
例えば、タッチパネルは、表示パネルの視認側(表示面側)にタッチセンサを設ける構成とすることができる。
例えば、表示パネルの表示面側に静電容量方式のタッチセンサを重ねて設けた構成のタッチパネルでは、表示パネルを構成する画素や配線と、タッチセンサを構成する電極や配線との間の距離が小さくなると、タッチセンサが表示パネルを駆動した時に生じるノイズの影響を受けやすくなり、その結果としてタッチパネルの検出感度が低下してしまう場合がある。
本発明の一態様は、厚さの薄いタッチパネルを提供することを課題の一とする。または、視認性の高いタッチパネルを提供することを課題の一とする。または、軽量なタッチパネルを提供することを課題の一とする。または、消費電力が低減されたタッチパネルを提供することを課題の一とする。
または、新規な入力装置を提供することを課題の一とする。または、新規な入出力装置を提供することを課題の一とする。
本発明の一態様は、第1の基板と、第1の導電層と、第2の導電層と、第3の導電層と、第4の導電層と、第5の導電層と、絶縁層と、表示素子と、を有するタッチパネルである。第1の導電層、第2の導電層、及び第3の導電層は、同一面上に離間して設けられ、平面視において、第1の導電層と第3の導電層との間に、第2の導電層が位置し、第1の導電層と第4の導電層とは電気的に接続され、第3の導電層と第4の導電層とは電気的に接続され、第2の導電層と第4の導電層とは、絶縁層を介して重なる部分を有し、第1の導電層は、複数の開口を有するメッシュ状の形状を有し、開口と表示素子、第5の導電層とは、互いに重なる領域を有し、第1の導電層と表示素子との間に、第5の導電層が位置し、第5の導電層は、可視光を透過する機能を有する。
また、上記において、前記第5の導電層は、金属酸化物を含むことが好ましい。
また、上記において、第4の導電層と、第5の導電層とは、同一の膜を加工して形成されていることが好ましい。
また、上記において、表示素子は液晶を含むことが好ましい。
また、上記において、着色層を有し、当該着色層と、開口と、表示素子と、第5の導電層とは、互いに重なる部分を有することが好ましい。
また、上記において、第5の導電層は、定電位が供給される端子と電気的に接続されていることが好ましい。
また、上記において、第1の導電層よりも上側に第2の基板を有し、第1の導電層、第2の導電層、第3の導電層、第4の導電層、及び第5の導電層は、当該第2の基板に形成されていることが好ましい。
また、上記において、表示素子と電気的に接続するトランジスタを有し、トランジスタは、半導体層を有し、半導体層と、第5の導電層とは、同一の金属元素を含む酸化物を有することが好ましい。このとき、当該トランジスタは、第1のゲート電極及び第2のゲート電極を有し、半導体層は、第1のゲート電極及び第2のゲート電極の間に位置し、第1のゲート電極または第2のゲート電極の一方は、上記金属元素を含む酸化物を含むことが好ましい。
または、上記において、表示素子と電気的に接続するトランジスタを有し、トランジスタは、半導体層を有し、半導体層と、第5の導電層とは、同一の酸化物半導体を含むことが好ましい。このとき、当該トランジスタは、第1のゲート電極及び第2のゲート電極を有し、半導体層は、第1のゲート電極及び第2のゲート電極の間に位置し、第1のゲート電極または第2のゲート電極の一方は、酸化物半導体を含むことが好ましい。
本発明の一態様によれば、厚さの薄いタッチパネルを提供できる。または、視認性の高いタッチパネルを提供できる。または、軽量なタッチパネルを提供できる。または、消費電力が低減されたタッチパネルを提供できる。
実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチセンサの構成例。 実施の形態に係る、タッチセンサの構成例。 実施の形態に係る、タッチセンサの構成例。 実施の形態に係る、タッチセンサの構成例。 実施の形態に係る、タッチセンサの構成例。 実施の形態に係る、タッチセンサの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチセンサのブロック図及びタイミングチャート図。 実施の形態に係る、タッチセンサの回路図。 実施の形態に係る、タッチセンサを備える画素を説明する図。 実施の形態に係る、タッチセンサ及び画素の動作を説明する図。 実施の形態に係る表示モジュールを説明する図。 実施の形態に係る電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されない。
なお、本明細書等における「第1」、「第2」等の序数詞は、構成要素の混同を避けるために付すものであり、数的に限定するものではない。
なお、「膜」という言葉と、「層」という言葉とは、互いに入れ替えることが可能である場合がある。例えば、「導電層」という用語を、「導電膜」という用語に変更することや、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある。
(実施の形態1)
本実施の形態では、本発明の一態様の入力装置(タッチセンサ)の構成例、及び本発明の一態様の入力装置と表示装置(表示パネル)を備える入出力装置(タッチパネル)の構成例について、図面を参照して説明する。
以下では、本発明の一態様のタッチセンサとして、静電容量方式のタッチセンサを適用した場合について説明する。
なお、本明細書等において、タッチパネルは表示面に画像等を表示(出力)する機能と、表示面に指やスタイラスなどの被検知体が触れる、または接近することを検出するタッチセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様である。
また、本明細書等では、タッチパネルの基板に、例えばFPC(Flexible Print Circuit)もしくはTCP(Tape Carrier Package)などのコネクターが取り付けられたもの、または基板にCOG(Chip On Glass)方式によりIC(集積回路)が実装されたものを、タッチパネルモジュール、または単にタッチパネルと呼ぶ場合がある。
本発明の一態様に適用できる静電容量方式のタッチセンサは、一対の導電層を備える。一対の導電層間には容量が形成されている。一対の導電層に被検知体が触れる、または接近することにより一対の導電層間の容量の大きさが変化することを利用して、検出を行うことができる。
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。投影型静電容量方式としては、自己容量方式、相互容量方式などがある。相互容量方式を用いると、同時多点検出が可能となるため好ましい。
またタッチセンサを構成する一対の導電層は、それぞれ開口を有することが好ましい。より好ましくは、複数の開口を有するメッシュ状の形状を有することが好ましい。そして当該開口と、表示素子とが互いに重なるように配置する構成とすることが好ましい。こうすることで、表示素子からの光が当該開口を介して外部に射出されるため、タッチセンサを構成する一対の導電層は、透光性を有する必要がなくなる。すなわち、タッチセンサを構成する一対の導電層の材料として、透光性導電性材料よりも低抵抗な金属や合金などの材料を適用することが可能となる。したがって検知信号の遅延などの影響が低減され、タッチパネルの検出感度を高めることができる。さらに、このような構成は、携帯型の機器だけでなくテレビジョン等の大型の表示装置にも好適に適用することができる。
また、タッチセンサを構成する一対の導電層よりも視認側には、可視光を遮光する機能を有する遮光層を設けることが好ましい。こうすることで、タッチセンサを構成する導電層として金属などの可視光を反射する材料を用いた場合であっても、当該導電層によって外光が反射され、視認性が低下してしまうことを抑制できる。
また、タッチセンサを構成する一対の導電層は、平面視において、2つの表示素子の間の領域と重ねて配置することが好ましい。このとき、タッチセンサを構成する一対の導電層が、表示素子からの光の光路を避けて配置されているため、原理的にモアレが生じないという効果を奏する。ここでモアレとは、2以上の周期性を有するパターンを重ねたときに生じる干渉縞のことをいう。そのため、極めて表示品位の高いタッチパネルを実現することができる。
また、本発明の一態様のタッチパネルが有する表示素子としては、液晶素子、MEMS(Micro Electro Mechanical System)を利用した光学素子、有機EL(Electro Luminescence)素子や発光ダイオード(LED:Light Emitting Diode)等の発光素子、電気泳動素子など、様々な表示素子を用いることができる。
ここで、タッチパネルには表示素子として液晶素子を用いた透過型または反射型の液晶表示装置を適用することが好ましい。
さらに、タッチセンサを構成する一対の導電層を、タッチパネルが有する一対の基板の内側に配置することが好ましい。この時特に、タッチセンサを構成する導電層として複数の開口を有する形状とすること好ましい。このような導電層はその表面積を小さくすることができる。そのため例えば、タッチセンサを構成する導電層に開口を有さない透光性を有する導電膜を用いた場合に比べて、表示素子を駆動させる際の電気的なノイズが当該導電層へ伝わりにくい構成とすることができる。すなわち、一対の基板の間に表示素子とタッチセンサを構成する導電膜の両方を挟持しても、高い検出感度を実現することができる。その結果、薄い厚さと、高い検出感度が両立されたタッチパネルを実現することができる。
そして、タッチセンサを構成する一対の導電層と、表示素子を駆動する回路との間に、定電位を供給可能な導電層を設けることがより好ましい。このような導電層は、シールド層として機能させることができる。具体的には、当該導電層により、表示素子を駆動する回路からのノイズがタッチセンサに伝わることを防ぐことができる。さらに、当該導電層により、タッチセンサを駆動した時のノイズが、表示素子や表示素子を駆動する回路、または当該回路を構成する配線などに伝わることを防ぐこともできる。そのため、例えば表示素子を駆動させるタイミングと、タッチセンサを駆動させるタイミングとをずらすことによりノイズの影響を抑制するなどといった対策を講じることなく、表示素子とタッチセンサの両方を同時に駆動させる(同期した駆動をさせる)ことや、これらの駆動のタイミングを同期させずに駆動することなどが可能となる。したがって、例えば表示素子の駆動周波数(フレームレートともいう)を高めることで滑らかな動画表示を行うことができる。また例えばタッチセンサの駆動周波数を高めることで、より検知精度を高めることが可能となる。また表示素子の駆動周波数と、タッチセンサの駆動周波数とをそれぞれ個別に自由に設定することができる。例えば、状況によりいずれか一方、または両方の駆動周波数を低く設定する期間を設けることで、消費電力の低減を図ることも可能となる。
さらに、当該導電層と、タッチセンサを構成する一対の導電層の一部とを、同一の導電膜を加工して形成することが好ましい。例えば、一対の導電層の交差部に配置されるブリッジのための導電層と、当該シールド層として用いる導電層とを同一の導電膜を加工して形成する。
また、シールド層として機能する導電層としては、透光性を有する導電性材料を用いることが好ましい。または、低抵抗化された酸化物半導体を用いることが好ましい。例えば、導電性金属酸化物を用いることができる。このような材料を用いることで、金属を用いたときに生じる酸化の影響を排除でき、信頼性の高いタッチパネルを実現できる。
以下では、本発明の一態様のより具体的な構成例について、図面を参照して説明する。
[構成例]
図1(A)は、本発明の一態様のタッチパネルモジュール10の斜視概略図である。また、図1(B)は、タッチパネルモジュール10の一対の基板を分離した斜視概略図である。タッチパネルモジュール10は、基板31と、基板21とが貼り合わされた構成を有する。タッチセンサ22は、基板21側に設けられている。
基板21には、FPC41が設けられている。また基板21の表示パネル側の面にタッチセンサ22を有する。タッチセンサ22は、導電層23、導電層24、導電層25等を有する。またこれら導電層とFPC41とを電気的に接続する配線29を有する。FPC41は、タッチセンサ22に外部からの信号を供給する機能を有する。または、FPC41は、タッチセンサ22からの信号を外部に出力する機能を有する。なお、FPC41を備えない形態を、単にタッチパネルと呼ぶことがある。
なお、タッチセンサ22が形成された基板21は、単体でタッチセンサ基板、またはタッチセンサモジュールとして用いることもできる。例えば、このような基板を、表示パネルの表示面側に貼り付けることで、タッチパネルを形成することもできる。
タッチセンサ22は、複数の導電層23、複数の導電層24、及び複数の導電層25を有する。導電層23は、一方向に延伸した形状を有する。また複数の導電層23はその延伸方向と交差する方向に並べて配置されている。複数の導電層24は、隣接する2つの導電層23の間に位置するように設けられている。導電層25は、導電層23の延伸方向と交差する方向に沿って隣接する2つの導電層24を電気的に接続する。すなわち複数の導電層24のうち、導電層23の延伸方向と交差する方向に沿って配置されているいくつかの導電層24は、導電層25によって電気的に接続されている。
ここで、導電層23と導電層25とは互いに重なる領域を有する。また導電層23と導電層25との間には絶縁層が設けられている。
隣接する導電層23と導電層24との間には容量が形成されている。例えば投影型静電容量方式の駆動方法を用いる場合には、導電層23と導電層24のうち一方を送信側の電極として、他方を受信側の電極として用いることができる。
なお、ここでは2つの導電層24を導電層25によって電気的に接続する構成としたが、導電層24を導電層23と同様に一方向に延伸した形状とし、導電層23と導電層24との間に絶縁層を有する構成とすることで、導電層25を設けない構成としてもよい。このとき、導電層23と導電層24の互いの一部が重なる。
なお、導電層23、導電層24、導電層25などの導電膜、つまり、タッチパネルを構成する配線や電極に用いることのできる材料として、例えば、抵抗率が低いものが望ましい。一例として、銀、銅、アルミニウムなどの金属を用いてもよい。さらに、非常に細くした(例えば、直径が数ナノメートル)多数の導電体を用いて構成されるような金属ナノワイヤを用いてもよい。一例としては、Agナノワイヤ、Cuナノワイヤ、Alナノワイヤなどを用いてもよい。Agナノワイヤの場合、例えば光透過率は89%以上、シート抵抗値は40Ω/□以上100Ω/□以下を実現することができる。なお、このような金属ナノワイヤは透過率が高いため、表示素子に用いる電極、例えば、画素電極や共通電極に、当該金属ナノワイヤを用いてもよい。
基板31上には、表示部32が設けられている。表示部32は、マトリクス状に配置された複数の画素33を有する。画素33は、複数の副画素回路を備えていることが好ましい。副画素回路は、それぞれ表示素子と電気的に接続する。また基板31上には、表示部32内の画素33と電気的に接続する回路34を備えることが好ましい。回路34は、例えばゲート駆動回路として機能する回路を適用することができる。FPC42は、表示部32または回路34の少なくとも一に、外部からの信号を供給する機能を有する。なお、基板31、またはFPC42に、ソース駆動回路として機能するICを実装することが好ましい。ICは、COG方式により基板31に実装してもよいし、ICが実装されたFPC42、またはTAB、TCP等を取り付けることもできる。
本発明の一態様のタッチパネルモジュールは、タッチセンサ22によりタッチ動作が行われた際の容量の変化に基づき、位置情報を出力することができる。また表示部32により、画像を表示することができる。
[断面構成例1]
以下では、タッチパネルモジュール10の断面構成の例について、図面を参照して説明する。以下で例示するタッチパネルモジュール10は、表示素子として横電界方式の液晶素子を適用したものである。
図2は、タッチパネルモジュール10の断面概略図である。図2では、図1(A)におけるFPC42を含む領域、回路34を含む領域、表示部32を含む領域、FPC41を含む領域などの断面を示している。
基板21と、基板31とは、接着層141によって貼り合わされている。また基板21、基板31、及び接着層141に囲まれた領域に、液晶152が封止されている。
基板31と基板21との間には、導電層23及び導電層24を含むタッチセンサ22、接続部101、配線29、表示素子60、トランジスタ201、トランジスタ202、容量素子203、接続部204、配線35等が設けられている。
基板31上には、絶縁層211、絶縁層212、絶縁層213、絶縁層214等の絶縁層が設けられている。絶縁層211は、その一部が各トランジスタのゲート絶縁層として機能し、また他の一部は容量素子203の誘電体としての機能を有する。絶縁層212、絶縁層213、及び絶縁層214は、各トランジスタや容量素子203等を覆って設けられている。絶縁層214は、平坦化層としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層212、絶縁層213、絶縁層214の3層を有する場合を示しているが、これに限られず4層以上であってもいいし、単層、または2層であってもよい。また平坦化層として機能する絶縁層214は、不要であれば設けなくてもよい。
また、基板31上には、導電層221、導電層222、導電層223、半導体層231、導電層151等が設けられている。ここでは、同一の導電膜を加工して得られる複数の層に同じ符号を付して説明する場合がある。
導電層221は、各トランジスタのゲート電極や、容量素子203の一方の電極、または配線などに用いることができる。導電層222は、各トランジスタのソース電極またはドレイン電極、容量素子203のもう一方の電極、若しくは配線などに用いることができる。導電層223は、各トランジスタのもう一つのゲート電極や、配線などに用いることができる。半導体層231は、トランジスタの半導体層などに用いることができる。
図2では、表示部32の例として、1つの副画素の断面を示している。例えば、副画素は赤色を呈する副画素、緑色を呈する副画素、青色を呈する副画素のいずれかとすることで、フルカラーの表示を行うことができる。例えば図2に示す副画素は、トランジスタ202と、容量素子203と、表示素子60と、着色層131Rと、を有する。ここで、トランジスタ202、容量素子203、及び配線等により副画素回路が構成されている。
図2では、回路34の例としてトランジスタ201が設けられている例を示している。
図2では、トランジスタ201及びトランジスタ202の例として、チャネルが形成される半導体層231を2つのゲート電極(導電層221、導電層223)で挟持する構成を適用した例を示している。このようなトランジスタは他のトランジスタと比較して電界効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速動作が可能な回路を作製することができる。さらには回路部の占有面積を縮小することが可能となる。オン電流の大きなトランジスタを適用することで、表示パネルまたはタッチパネルを大型化、または高精細化したときに配線数が増大したとしても、各配線における信号遅延を低減することが可能であり、表示ムラを抑制することが可能である。
ここで、図2等では、説明を容易にするため、表示素子60の直下にトランジスタ202や容量素子203等が配置されている例を示している。反射型の液晶表示装置の場合には、このようにトランジスタや容量素子、または回路を構成する配線などと表示素子60と重ねて配置することで、開口率を高めることができる。また透過型の液晶表示装置の場合には、表示素子60よりも下側には透光性の材料を含む層を配置し、トランジスタ202や容量素子203等は配置しない構成とすることが好ましい。
また、反射型の液晶表示装置とする場合には、図2に示すように導電層151をトランジスタ202の半導体層231と重ねて配置すると、副画素の開口率を高めることができるため好ましい。このとき、導電層151と半導体層231との間に導電層223を設けることが好ましい。導電層223により、導電層151の電界の影響が半導体層231に伝わることがなく、誤動作が抑制される。なお、導電層223を設けない場合は、例えば図3に示すように、半導体層231と導電層151とが重畳しないようにそれぞれを配置することが好ましい。
なお、回路34が有するトランジスタと、表示部32が有するトランジスタは、同じ構造であってもよい。また回路34が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部32が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジスタを組み合せて用いてもよい。
各トランジスタを覆う絶縁層212、絶縁層213のうち少なくとも一方は、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層212または絶縁層213はバリア膜として機能させることができる。このような構成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高いタッチパネルを実現できる。
図2には、表示素子60にFFS(Fringe Field Switching)モードが適用された液晶素子を用いた場合の例を示している。表示素子60は、導電層151、液晶152、及び導電層153を有する。導電層151と導電層153との間に生じる電界により、液晶の配向を制御することができる。
絶縁層214上に、導電層153が配置されている。また導電層153を覆って絶縁層215が設けられ、絶縁層215上に導電層151が設けられている。導電層151は、絶縁層215、絶縁層214、絶縁層213、絶縁層212に設けられた開口を介してトランジスタ202のソース又はドレインの一方と電気的に接続されている。
導電層151は、櫛歯状の上面形状、またはスリットが設けられた上面形状(平面形状ともいう)を有する。また、導電層153は導電層151と重ねて配置されている。また着色層131R等と重なる領域において、導電層153上に導電層151が配置されていない部分を有する。
図2では、導電層151が画素電極として機能し、導電層153が共通電極として機能する。なお、上層に設けられ、櫛歯状またはスリット状の上面形状を有する導電層151を共通電極とし、下層に設けられる導電層153を画素電極として用いることもできる。その場合には、導電層153をトランジスタ202のソース又はドレインの一方と電気的に接続すればよい。
基板21の基板31側の面には、絶縁層126、遮光層115、絶縁層127、導電層23、導電層24、導電層25、配線29、絶縁層121、絶縁層123、スペーサ124、着色層131R、着色層131B等が設けられている。
図2では、導電層23と導電層24の交差部の断面を示している。導電層23と導電層24とは同一面上に設けられている。導電層25と、導電層23及び導電層24との間には絶縁層121が設けられている。導電層25の一部は導電層23と重なっている。導電層23を挟む2つの導電層24は、絶縁層121に設けられた開口を介して導電層25と電気的に接続している。
着色層131R等は、導電層27の基板31側に設けられている。また着色層131R等を覆って絶縁層123が設けられている。
図2では、表示素子60が導電層151と、導電層153の一部と、これらの上方に位置する液晶152により構成されている。
なお、導電層151、絶縁層214等において、液晶152と接する面には、液晶152の配向を制御するための配向膜が設けられていてもよい。
図2に示す構成では、導電層23が表示素子60と重ならないように配置されている例を示している。言い換えると、導電層23が有する開口と、表示素子60とが重なるように、導電層23が配置されている。または、導電層23は隣接する2つの副画素が有する、2つの導電層151の間の領域と重なるように配置されているとも言い換えることができる。なお、ここでは導電層23の例を示しているが、導電層24や導電層25も同様に、表示素子60と重ならないように配置されていることが好ましい。
例えば表示素子60を反射型の液晶素子とする場合には、導電層151及び導電層153のいずれか、または両方に、可視光を反射する材料を用いることができる。これらの両方に可視光を反射する材料を用いると開口率を高めることができる。また、導電層153に可視光を反射する材料を用い、導電層151に可視光を透過する材料を用いてもよい。このような構成により、表示素子60を反射型の液晶素子とすることができる。
一方、表示素子60を透過型の液晶素子とする場合には、導電層151及び導電層153のいずれか、または両方に、可視光を透過する材料を用いることができる。これらの両方に可視光を透過する材料を用いると開口率を高めることができる。また、導電層153に可視光を透過する材料を用い、導電層151に可視光を遮光する材料を用いてもよい。
表示素子60が透過型の液晶素子の場合、例えば図示しない偏光板を、表示部を挟むように2つ配置する。偏光板よりも外側に配置されたバックライトからの光は偏光板を介して入射される。このとき、導電層151と導電層153の間に与える電圧によって液晶152の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板を介して射出される光の強度を制御することができる。また入射光は着色層131Rによって特定の波長領域以外の光が吸収されることにより、射出される光は例えば赤色を呈する光となる。
また偏光板に加えて、例えば円偏光板を用いることができる。円偏光板としては、例えば直線偏光板と1/4波長位相差板を積層したものを用いることができる。円偏光板により、視野角依存を低減することができる。
ここでは、表示素子60として、タッチパネルモジュール10の厚さ方向に概略垂直な方向に一対の電極を配置し、液晶152に対して厚さ方向に概略垂直な方向に電界をかける方式を示している。なお電極の配置方法としてはこれに限られず、厚さ方向に電界をかける方式を適用してもよい。
表示素子60に適用可能な液晶素子としては、様々なモードが適用された液晶素子を用いることができる。例えばVA(Vertical Alignment)モード、TN(Twisted Nematic)モード、IPS(In−Plane−Switching)モード、FFS(Fringe Field Switching)モード、ASM(Axially Symmetric aligned Micro−cell)モード、OCB(Optically Compensated Birefringence)モード、FLC(Ferroelectric Liquid Crystal)モード、AFLC(AntiFerroelectric Liquid Crystal)モード等が適用された液晶素子を用いることができる。
また、タッチパネルモジュール10にノーマリーブラック型の液晶表示装置、例えば垂直配向(VA)モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モードとしては、MVA(Multi−Domain Vertical Alignment)モード、PVA(Patterned Vertical Alignment)モード、ASVモードなどを用いることができる。
なお、液晶素子は、液晶の光学変調作用によって光の透過または非透過を制御する素子である。なお、液晶の光学的変調作用は、液晶にかかる電界(横方向の電界、縦方向の電界又は斜め方向の電界を含む)によって制御される。なお、液晶素子に用いる液晶としては、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶(PDLC:Polymer Dispersed Liquid Crystal)、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく、適用するモードや設計に応じて最適な液晶材料を用いればよい。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量%以上のカイラル剤を混合させた液晶組成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
導電層27は、表示部32のうち導電層25が設けられていない領域を覆って設けられている。
また図2等に示すように、導電層25と導電層27とは、同一の膜を加工して形成されていることが好ましい。
導電層25及び導電層27は、可視光を透過する導電性材料を用いることが好ましい。
可視光を透過する導電層25及び導電層27は、例えば金属酸化物を含む導電性材料を含んで構成される。例えば、後述する透光性を有する導電性材料のうち、金属酸化物を用いることができる。
または、導電層25及び導電層27は、他の導電層や半導体層と同一の金属元素を含む金属酸化物を用いることが好ましい。特に、タッチパネルモジュール10が有するトランジスタの半導体層に酸化物半導体を用いた場合、これに含まれる金属元素を含む導電性酸化物を適用することが好ましい。
導電層27として導電性の金属酸化物を用いることにより、その表面の酸化が抑制され、信頼性の高いタッチパネルモジュール10を実現できる。
図2において、導電層27は、導電層23、導電層24等と重ねて配置されている。そのため、導電層27に共通電位、接地電位、またはそれ以外の任意の定電位を与えることにより、導電層23、導電層24を駆動させたときに、基板31側に発せられる電気的なノイズを遮蔽することができる。また同時に、基板31側に設けられた副画素回路を駆動させたときに、基板21側に発せられる電気的なノイズを遮蔽することができる。
このとき、導電層27には液晶152のスイッチングに影響しない定電位を供給すればよい。例えば接地電位、共通電位、または任意の定電位を用いることができる。また例えば、導電層27と導電層153とを同電位としてもよい。
また、導電層27に適切な電位を与えることにより、導電層151と導電層153との間に生じる電界の向き(電気力線の向き)のうち、厚さ方向の成分を低減し、より効果的に厚さに対して概略垂直な方向(横方向)に電界が向くようにすることができる。こうすることで、液晶152の配向欠陥を抑制し、光漏れなどの不具合が生じることを防ぐことができる。
基板31の端部に近い領域には、接続部204が設けられている。接続部204は、接続層242を介してFPC42と電気的に接続されている。図2では、配線35の一部と、導電層223を積層することで接続部204を構成している例を示している。また基板21の端部に近い領域には、接続部101が設けられている。接続部101は、接続層241を介してFPC41と電気的に接続されている。図2に示す構成では、配線29の一部と、導電層25と同一の導電膜を加工して得られた導電層とを積層して接続部101を構成している例を示している。
また図2では、一例として配線として機能する導電層221と、配線として機能する導電層222との交差部の断面構造を示している。例えば、導電層221を走査線として機能する配線、および容量線として機能する配線の一方または両方として用い、導電層222を信号線として機能する配線として用いることができる。
ここで、基板21よりも上部に、指またはスタイラスなどの被検知体が直接触れる基板を設けてもよい。またこのとき、基板21と当該基板との間に偏光板または円偏光板を設けることが好ましい。その場合、当該基板上に保護層(セラミックコート等)を設けることが好ましい。保護層は、例えば酸化シリコン、酸化アルミニウム、酸化イットリウム、イットリア安定化ジルコニア(YSZ)などの無機絶縁材料を用いることができる。また、当該基板に強化ガラスを用いてもよい。強化ガラスは、イオン交換法や風冷強化法等により物理的、または化学的な処理が施され、その表面に圧縮応力を加えたものを用いることができる。
絶縁層123は、着色層131R等に含まれる顔料などの不純物が液晶152に拡散することを防ぐオーバーコートとしての機能を有する。
スペーサ124は、絶縁層123上に設けられ、基板21と基板31との距離が一定以上近づくことを防ぐ機能を有する。図2ではスペーサ124と基板31側の構造物(例えば導電層151や絶縁層214等)とが接触していない例を示すが、これらが接していてもよい。またここではスペーサ124が基板21側に設けられている例を示したが、基板31側に設けてもよい。例えば、隣接する2つの副画素が有する、2つの導電層151の間に配置すればよい。または、スペーサ124として粒状のスペーサを用いてもよい。粒状のスペーサとしては、シリカなどの材料を用いることもできるが、有機樹脂やゴムなどの弾性を有する材料を用いることが好ましい。このとき、粒状のスペーサは上下方向に潰れた形状となる場合がある。
ここで、図2に示すようにスペーサ124と導電層23(または導電層24、導電層25)と重ねて配置することが好ましい。こうすることで、表示素子60が配置される部分にはスペーサ124が配置されないため、スペーサ124によって光が吸収、屈折または散乱などされることがないため、光の取り出し効率を向上させることができる。
本発明の一態様のタッチパネルモジュール10において、導電層23、導電層24よりも基板21側に、隣接する副画素間の混色を抑制する遮光層115が設けられている。したがって、遮光層115により導電層23や導電層24が外光を反射することにより視認性が低下してしまうことを抑制することができる。そのため、導電層23、導電層24として、可視光を反射する材料を用いることができる。または、可視光を透過する材料を用いた場合であっても、導電層23や導電層24が配置されている部分と、そうでない部分の境界が視認されることがないため、視認性を向上することができる。
一方、導電層27は可視光を透過する材料を含んで構成されるため、表示素子60及び着色層131R等を透過した光は、導電層27を透過して外部に射出される。
なお、図2において、着色層131R等を覆って絶縁層123を設ける構成を示したが、絶縁層123を無くす構成としてもよい。そうすることで、タッチパネルモジュール10を作製する際に必要なフォトマスク、及びパターニング工程を省略することができる。
なお、図2では、着色層131Rよりも基板21側に導電層27を配置した場合を示したが、これらが重ねて配置されていればよく、この構成に限られない。
図3に示すタッチパネルモジュール10は、導電層27を着色層131Rよりも基板31側に配置した場合の例を示している。
また図4及び図5に示すタッチパネルモジュールは、導電層27を絶縁層123よりも基板31側に配置した場合の例を示している。
図4と図5とでは、絶縁層123に設けられる開口の形状が異なる点で相違している。
図4では、導電層25と絶縁層123とが重ならないように、導電層25が形成される位置及びその近傍を含んで、絶縁層123に開口が形成されている。
一方、図5では、導電層25と絶縁層121との間に絶縁層123の一部が配置されるように、絶縁層123が加工されている場合を示している。このとき、導電層25と導電層24とは、絶縁層121と絶縁層123に設けられた開口を介して電気的に接続している。
図6では、着色層131R等を導電層27よりも基板21側に配置した例を示している。また図6に示す構成では、着色層131Rを覆って絶縁層127が設けられている。絶縁層127によって、着色層131R等の段差を被覆することで、導電層23や導電層24等の被形成面の平坦性が高まり、検出感度の均一性を高めることができる。
以上が断面構成例1についての説明である。
[断面構成例2]
以下では、上記とは一部の構成が異なる断面構成例について説明する。具体的には、導電層25及び導電層27に、酸化物半導体を用いた場合の断面構成の一例について説明する。
図7は、図2と比較して、導電層25、導電層27等を覆う絶縁層122を有する点で主に相違している。
導電層25及び導電層27は、低抵抗化された酸化物半導体を含んで構成されていることが好ましい。特に、タッチパネルモジュール10が有するトランジスタの半導体層に酸化物半導体を用いた場合、これよりも抵抗率の低い酸化物半導体を適用することが好ましい。
例えば、後述する酸化物半導体の抵抗率の制御方法により、導電層27を低抵抗化させることができる。
またこのとき、導電層25及び導電層27を覆う絶縁層122としては、水素を多く含む絶縁層を用いることが好ましい。特に絶縁層122は、窒化シリコンを含む絶縁膜を含むことが好ましい。
導電層27として導電性の金属酸化物、または低抵抗化された酸化物半導体を用いることにより、その表面の酸化が抑制され、信頼性の高いタッチパネルモジュール10を実現できる。
図8、図9、図10、及び図11は、それぞれ図3、図4、図5、及び図6に、絶縁層122を追加した場合の例を示している。図8乃至図11において、導電層25及び導電層27はそれぞれ、トランジスタの半導体層及び導電層223と同一の金属を含む酸化物半導体を含んで構成されている。
以上が断面構成例2についての説明である。
[変形例]
以下では、本発明の一態様のタッチパネルが有するトランジスタの構造がトップゲート型のトランジスタの例を図12及び図13に示す。
図12に示すタッチパネルモジュールは、図2で例示した構成と比較し、トランジスタ301、302の構造が主に相違している。トランジスタの構造以外は図2に示す構成とほぼ同一であるため、同一の箇所には同一の符号を用い、共通の部分の詳細な説明は省略することとする。
また、図13に示すタッチパネルモジュールは、図7で例示した構成にトップゲート型のトランジスタを適用した場合の例を示している。
図12及び図13には、表示素子60にFFSモードが適用された液晶素子を用いた場合の例を示している。表示素子60は、導電層151、液晶152、及び導電層153を有する。
トランジスタ301、302は、バッファ層300上に半導体層と、ゲート絶縁層として機能する絶縁層と、ゲート絶縁層を介して半導体層と重なるゲート電極として機能する導電層と、ゲート電極として機能する導電層を覆う絶縁層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、を有する。また、ゲート電極と重ならない半導体層の領域はゲート電極と重なるチャネル形成領域よりも低抵抗な領域とすることが好ましい。
酸化物半導体層を用いる場合、ゲート電極と重ならない半導体層の領域をチャネル形成領域よりも低抵抗な領域とするため、ゲート電極と重ならない半導体層に不純物元素(希ガスや、窒素や、リンや、ボロンや、水素など)を添加することが好ましい。希ガスとしてはヘリウム、アルゴンなどを用いることができる。また、不純物の添加方法としては、プラズマを用いる方法やイオン注入法などを用いることができる。イオン注入法を用いると、ゲート電極をマスクとして自己整合的に不純物元素を添加して酸化物半導体層の一部を低抵抗化させることができ、好ましい。
容量素子203は、ゲート電極として機能する導電層と、ソース電極またはドレイン電極として機能する導電層と、それらの間に配置される絶縁層を誘電体として形成される。また、接続部204は、配線35の一部と、導電層223を積層することで構成している。導電層223としては、スパッタリング法を用い、酸素ガスを含む雰囲気にて成膜することで、導電層223の被形成面となる、絶縁層212に酸素または過剰酸素を添加する。また、過剰酸素によりトランジスタ301、302の酸化物半導体層中の酸素欠損が補填され、信頼性の高いトランジスタを実現することができる。また、絶縁層212及び/または酸化物半導体層中に過剰の酸素を供給する場合において、絶縁層213は、酸素の透過を抑制することができる材料を用いることが好ましい。
バッファ層300としては酸化珪素や金属酸化物などの絶縁材料を用いる。バッファ層300として用いる金属酸化物としては、アルミニウム、インジウム、ガリウム、亜鉛などを一種または複数種有する酸化物を用いる。また、バッファ層300は水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、バッファ層300はバリア膜として機能させることができる。このような構成とすることで、トランジスタ301、302に対して外部から不純物が拡散することを効果的に抑制することが可能となり、信頼性の高いタッチパネルを実現できる。
以上が変形例についての説明である。
〔各構成要素について〕
以下では、上記に示す各構成要素について説明する。
{基板}
タッチパネルが有する基板には、平坦面を有する材料を用いることができる。表示素子からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英、セラミック、サファイヤ、有機樹脂などの材料を用いることができる。
厚さの薄い基板を用いることで、タッチパネルの軽量化、薄型化を図ることができる。さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有するタッチパネルを実現できる。
ガラスとしては、例えば、無アルカリガラス、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガラス等を用いることができる。
可撓性及び可視光に対する透過性を有する材料としては、例えば、可撓性を有する程度の厚さのガラスや、ポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメチルメタクリレート樹脂、ポリカーボネート(PC)樹脂、ポリエーテルスルホン(PES)樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン(PTFE)樹脂等が挙げられる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、ポリアミドイミド樹脂、ポリイミド樹脂、PET等を好適に用いることができる。また、ガラス繊維に有機樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いたタッチパネルも軽量にすることができる。
また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙げた基板の他に、金属基板、セラミック基板、または半導体基板等を用いることもできる。金属材料や合金材料は熱伝導性が高く、封止基板全体に熱を容易に伝導できるため、タッチパネルの局所的な温度上昇を抑制することができ、好ましい。可撓性や曲げ性を得るためには、金属基板の厚さは、10μm以上200μm以下が好ましく、20μm以上50μm以下であることがより好ましい。
金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニッケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用いることができる。
また、金属基板の表面を酸化する、又は表面に絶縁膜を形成するなどにより、絶縁処理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電着法、蒸着法、又はスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰囲気で放置する又は加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形成してもよい。
可撓性を有する基板に、タッチパネルの表面を傷などから保護するハードコート層(例えば、窒化シリコン層など)や、押圧を分散可能な材質の層(例えば、アラミド樹脂層など)等と積層されて構成されていてもよい。また、水分等による表示素子の寿命の低下等を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい。例えば、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、窒化アルミニウム等の無機絶縁材料を用いることができる。
基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とすると、水や酸素に対するバリア性を向上させ、信頼性の高いタッチパネルとすることができる。
例えば、表示素子に近い側からガラス層、接着層、及び有機樹脂層を積層した基板を用いることができる。当該ガラス層の厚さとしては20μm以上200μm以下、好ましくは25μm以上100μm以下とする。このような厚さのガラス層は、水や酸素に対する高いバリア性と可撓性を同時に実現できる。また、有機樹脂層の厚さとしては、10μm以上200μm以下、好ましくは20μm以上50μm以下とする。このような有機樹脂層を設けることにより、ガラス層の割れやクラックを抑制し、機械的強度を向上させることができる。このようなガラス材料と有機樹脂の複合材料を基板に適用することにより、極めて信頼性が高いフレキシブルなタッチパネルとすることができる。
{トランジスタ}
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示している。
なお、本発明の一態様のタッチパネルが有するトランジスタの構造は特に限定されない。例えば、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよい。トランジスタに用いる半導体材料は特に限定されず、例えば、酸化物半導体、シリコン、ゲルマニウム等が挙げられる。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、結晶性を有する半導体(微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領域を有する半導体)のいずれを用いてもよい。結晶性を有する半導体を用いると、トランジスタ特性の劣化を抑制できるため好ましい。
また、トランジスタに用いる半導体材料としては、例えば、第14族の元素、化合物半導体又は酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半導体、ガリウムヒ素を含む半導体又はインジウムを含む酸化物半導体などを適用できる。
特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると、トランジスタのオフ状態における電流を低減できるため好ましい。
例えば、上記酸化物半導体として、少なくともインジウム(In)もしくは亜鉛(Zn)を含むことが好ましい。より好ましくは、In−M−Zn酸化物(MはAl、Ti、Ga、Ge、Y、Zr、Sn、La、Ce、HfまたはNd等の金属)で表記される酸化物を含む。
特に、半導体層として、複数の結晶部を有し、当該結晶部はc軸が半導体層の被形成面、または半導体層の上面に対し概略垂直に配向し、且つ隣接する結晶部間には粒界が確認できない酸化物半導体膜を用いることが好ましい。
このような酸化物半導体は、結晶粒界を有さないために表示パネルを湾曲させたときの応力によって酸化物半導体膜にクラックが生じてしまうことが抑制される。したがって、可撓性を有し、湾曲させて用いるタッチパネルなどに、このような酸化物半導体を好適に用いることができる。
また半導体層としてこのような結晶性を有する酸化物半導体を用いることで、電気特性の変動が抑制され、信頼性の高いトランジスタを実現できる。
また、シリコンよりもバンドギャップの大きな酸化物半導体を用いたトランジスタは、その低いオフ電流により、トランジスタと直列に接続された容量に蓄積した電荷を長期間に亘って保持することが可能である。このようなトランジスタを画素に適用することで、各画素の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消費電力の低減された表示装置を実現できる。
半導体層は、例えば少なくともインジウム、亜鉛及びM(Al、Ti、Ga、Y、Zr、La、Ce、SnまたはHf等の金属)を含むIn−M−Zn酸化物で表記される膜を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、上記Mで記載の金属を含め、例えば、ガリウム、スズ、ハフニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、ツリウム、イッテルビウム、ルテチウム等がある。
半導体層を構成する酸化物半導体として、例えば、In−Ga−Zn系酸化物、In−Al−Zn系酸化物、In−Sn−Zn系酸化物、In−Hf−Zn系酸化物、In−La−Zn系酸化物、In−Ce−Zn系酸化物、In−Pr−Zn系酸化物、In−Nd−Zn系酸化物、In−Sm−Zn系酸化物、In−Eu−Zn系酸化物、In−Gd−Zn系酸化物、In−Tb−Zn系酸化物、In−Dy−Zn系酸化物、In−Ho−Zn系酸化物、In−Er−Zn系酸化物、In−Tm−Zn系酸化物、In−Yb−Zn系酸化物、In−Lu−Zn系酸化物、In−Sn−Ga−Zn系酸化物、In−Hf−Ga−Zn系酸化物、In−Al−Ga−Zn系酸化物、In−Sn−Al−Zn系酸化物、In−Sn−Hf−Zn系酸化物、In−Hf−Al−Zn系酸化物を用いることができる。
なお、ここで、In−Ga−Zn系酸化物とは、InとGaとZnを主成分として有する酸化物という意味であり、InとGaとZnの比率は問わない。また、InとGaとZn以外の金属元素が入っていてもよい。
また、半導体層と、導電層は、上記酸化物のうち、同一の金属元素を有していてもよい。半導体層と、導電層を同一の金属元素とすることで、製造コストを低減させることができる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで製造コストを低減させることができる。また半導体層と導電層を加工する際のエッチングガスまたはエッチング液を共通して用いることができる。ただし、半導体層と、導電層は、同一の金属元素を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
なお、半導体層がIn−M−Zn酸化物であるとき、ZnおよびOを除いてのInとMの原子数比率は、InおよびMの和を100atomic%としたとき、好ましくはInが25atomic%より高く、Mが75atomic%未満、さらに好ましくはInが34atomic%より高く、Mが66atomic%未満とする。
半導体層は、エネルギーギャップが2eV以上、好ましくは2.5eV以上、より好ましくは3eV以上である。このように、エネルギーギャップの広い酸化物半導体を用いることで、トランジスタのオフ電流を低減することができる。
半導体層の厚さは、3nm以上200nm以下、好ましくは3nm以上100nm以下、さらに好ましくは3nm以上50nm以下とする。
半導体層がIn−M−Zn酸化物(MはAl、Ti、Ga、Ge、Y、Zr、Sn、La、Ce、HfまたはNd)の場合、In−M−Zn酸化物を成膜するために用いるスパッタリングターゲットの金属元素の原子数比は、In≧M、Zn≧Mを満たすことが好ましい。このようなスパッタリングターゲットの金属元素の原子数比として、In:M:Zn=1:1:1、In:M:Zn=1:1:1.2、In:M:Zn=3:1:2が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、誤差として上記のスパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス40%の変動を含む。
半導体層としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、半導体層は、キャリア密度が1×1017個/cm以下、好ましくは1×1015個/cm以下、さらに好ましくは1×1013個/cm以下、より好ましくは1×1011個/cm以下、さらに好ましくは1×1010個/cm未満であり、1×10−9個/cm以上のキャリア密度の酸化物半導体を用いることができる。そのような酸化物半導体を、高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低く、欠陥準位密度が低いため、安定な特性を有する酸化物半導体であるといえる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性(電界効果移動度、しきい値電圧等)に応じて適切な組成のものを用いればよい。また、必要とするトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
半導体層において、第14族元素の一つであるシリコンや炭素が含まれると、半導体層において酸素欠損が増加し、n型化してしまう。このため、半導体層におけるシリコンや炭素の濃度(二次イオン質量分析法(SIMS:Secondary Ion Mass Spectrometry)により得られる濃度)を、2×1018atoms/cm以下、好ましくは2×1017atoms/cm以下とする。
また、アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半導体層において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類金属の濃度を、1×1018atoms/cm以下、好ましくは2×1016atoms/cm以下にする。
また、半導体層に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が増加し、n型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジスタはノーマリーオン特性となりやすい。このため例えば、二次イオン質量分析法により得られる窒素濃度は、5×1018atoms/cm以下にすることが好ましい。
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、CAAC−OS(C Axis Aligned−Crystalline Oxide Semiconductor)、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、CAAC−OSは最も欠陥準位密度が低い。
半導体層は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば、完全な非晶質構造であり、結晶部を有さない。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のいずれか二種以上を有する混合膜であってもよい。混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また、混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、CAAC−OSの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある。
または、トランジスタのチャネルが形成される半導体に、シリコンを用いることが好ましい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリコンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備える。このような多結晶半導体を画素に適用することで画素の開口率を向上させることができる。また表示パネルが極めて高精細な場合であっても、ゲート駆動回路とソース駆動回路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減することができる。
{導電層}
トランジスタのゲート、ソースおよびドレインのほか、タッチパネルを構成する各種配線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、またはタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれらの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅−マグネシウム−アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ましい。
また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、インジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物またはグラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒化物(例えば、窒化チタン)などを用いてもよい。なお、金属材料、合金材料(またはそれらの窒化物)を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とインジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。
または、導電層として、半導体層と同様の酸化物半導体を用いることが好ましい。このとき導電層が、半導体層のチャネルが形成される領域よりも低い電気抵抗を呈するように、形成されていることが好ましい。
例えばこのような導電層を、導電層25、導電層27、トランジスタの第2のゲート電極として機能する導電層223などに適用することができる。または、透光性を有する他の導電層にも適用することができる。
{酸化物半導体の抵抗率の制御方法}
半導体層及び導電層に用いることのできる酸化物半導体膜は、膜中の酸素欠損及び/又は膜中の水素、水等の不純物濃度によって、抵抗率を制御することができる半導体材料である。そのため、半導体層及び導電層へ酸素欠損及び/又は不純物濃度が増加する処理、または酸素欠損及び/又は不純物濃度が低減する処理を選択することによって、それぞれの酸化物半導体膜の抵抗率を制御することができる。
具体的には、導電層に用いる酸化物半導体膜にプラズマ処理を行い、該酸化物半導体の膜中の酸素欠損を増加させる、および/または酸化物半導体の膜中の水素、水等の不純物を増加させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。また、酸化物半導体膜に水素を含む絶縁膜を接して形成し、該水素を含む絶縁膜から酸化物半導体膜に水素を拡散させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とすることができる。
一方、トランジスタのチャネル領域として機能する半導体層は、水素を含む絶縁膜と接しない構成とする。半導体層と接する絶縁膜の少なくとも一つに酸素を含む絶縁膜、別言すると、酸素を放出することが可能な絶縁膜を適用することで、半導体層に酸素を供給することができる。酸素が供給された半導体層は、膜中または界面の酸素欠損が補填され抵抗率が高い酸化物半導体膜となる。なお、酸素を放出することが可能な絶縁膜としては、例えば、酸化シリコン膜、または酸化窒化シリコン膜を用いることができる。
また、抵抗率が低い酸化物半導体膜を得るために、イオン注入法、イオンドーピング法、プラズマイマージョンイオンインプランテーション法などを用いて、水素、ボロン、リン、または窒素を酸化物半導体膜に注入してもよい。
また、抵抗率が低い酸化物半導体膜を得るために、該酸化物半導体膜にプラズマ処理を行ってもよい。例えば、該プラズマ処理としては、代表的には、希ガス(He、Ne、Ar、Kr、Xe)、水素、及び窒素の中から選ばれた一種以上を含むガスを用いたプラズマ処理が挙げられる。より具体的には、Ar雰囲気下でのプラズマ処理、Arと水素の混合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Arとアンモニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などが挙げられる。
上記プラズマ処理によって、酸化物半導体膜は、酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損は、キャリアを発生する要因になる場合がある。また、酸化物半導体膜の近傍、より具体的には、酸化物半導体膜の下側または上側に接する絶縁膜から水素が供給されると、上記酸素欠損と水素が結合することで、キャリアである電子を生成する場合がある。
一方、酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、酸化物半導体膜のキャリア密度が、8×1011個/cm未満、好ましくは1×1011/cm未満、さらに好ましくは1×1010個/cm未満であることを指す。高純度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性である酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することができる。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著しく小さく、チャネル幅が1×10μmでチャネル長が10μmの素子であっても、ソース電極とドレイン電極間の電圧(ドレイン電圧)が1Vから10Vの範囲において、オフ電流が、半導体パラメータアナライザの測定限界以下、すなわち1×10−13A以下という特性を得ることができる。したがって、上述した高純度真性または実質的に高純度真性である酸化物半導体膜を用いる半導体層をチャネル領域に用いるトランジスタは、電気特性の変動が小さく、信頼性の高いトランジスタとなる。
導電層として用いる酸化物半導体膜と接する絶縁膜として、例えば、水素を含む絶縁膜、別言すると水素を放出することが可能な絶縁膜、代表的には窒化シリコン膜を用いることで、導電層に水素を供給することができる。水素を放出することが可能な絶縁膜としては、膜中の含有水素濃度が1×1022atoms/cm以上であると好ましい。このような絶縁膜を導電層に接して形成することで、導電層に効果的に水素を含有させることができる。このように、半導体層及び導電層に接する絶縁膜の構成を変えることによって、酸化物半導体膜の抵抗率を制御することができる。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に、酸素が脱離した格子(または酸素が脱離した部分)に酸素欠損を形成する。該酸素欠損に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。したがって、水素が含まれている絶縁膜と接して設けられた導電層は、半導体層よりもキャリア密度の高い酸化物半導体膜となる。
トランジスタのチャネル領域が形成される半導体層は、水素ができる限り低減されていることが好ましい。具体的には、半導体層において、二次イオン質量分析法により得られる水素濃度を、2×1020atoms/cm以下、好ましくは5×1019atoms/cm以下、より好ましくは1×1019atoms/cm以下、5×1018atoms/cm未満、好ましくは1×1018atoms/cm以下、より好ましくは5×1017atoms/cm以下、さらに好ましくは1×1016atoms/cm以下とする。
一方、導電層は、半導体層よりも水素濃度及び/又は酸素欠損量が多く、抵抗率が低い酸化物半導体膜である。導電層に含まれる水素濃度は、8×1019atoms/cm以上、好ましくは1×1020atoms/cm以上、より好ましくは5×1020atoms/cm以上である。また、半導体層と比較して、導電層に含まれる水素濃度は2倍以上、好ましくは10倍以上である。また、導電層の抵抗率が、半導体層の抵抗率の1×10−8倍以上1×10−1倍未満であることが好ましく、代表的には1×10−3Ωcm以上1×10Ωcm未満、さらに好ましくは、抵抗率が1×10−3Ωcm以上1×10−1Ωcm未満であるとよい。
{絶縁層}
各絶縁層、オーバーコート、スペーサ等に用いることのできる絶縁材料としては、例えば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁材料を用いることもできる。
{接着層}
接着層としては、熱硬化樹脂や光硬化樹脂、2液混合型の硬化性樹脂などの硬化性樹脂を用いることができる。例えば、アクリル樹脂、ウレタン樹脂、エポキシ樹脂、またはシリコーンなどのシロキサン結合を有する樹脂などを用いることができる。
{接続層}
接続層としては、異方性導電フィルム(ACF:Anisotropic Conductive Film)や、異方性導電ペースト(ACP:Anisotropic Conductive Paste)などを用いることができる。
{着色層}
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含まれた樹脂材料などが挙げられる。
以上が各構成要素についての説明である。
[タッチセンサの構成例]
続いて、本発明の一態様のタッチパネルモジュール10に適用することのできるタッチセンサ22の構成の例について、図面を参照して説明する。
図14(A)は、タッチセンサ22の一部を示す上面概略図(平面概略図)である。また図14(B)は、図14(A)中の一点鎖線で囲った領域を拡大した上面概略図である。
図14(A)(B)に示すように、導電層23は、導電層25と交差する部分の幅が小さくなるようにくびれた形状を有することが好ましい。こうすることで、容量素子11の容量値を小さくすることが可能となる。例えば自己容量方式のタッチセンサの場合には、容量素子11の容量値は小さいほど検出感度を向上させることができる。
また、隣接する導電層23と導電層24との間には、これらと電気的に絶縁された導電層26を有していてもよい。導電層26を有することにより、タッチセンサ22の厚さの薄い部分が形成されてしまうことを抑制できる。例えば導電層23と導電層24とを同一面上に形成する場合には、同様に形成された導電層26を設けることにより、これら導電層の形成工程よりも後に形成する薄膜の被覆性を高め、表面を平坦化することができる。また、タッチセンサ22の厚さが均一化されることで、これを透過する画素からの光の輝度ムラが低減され、表示品位の高められたタッチパネルを実現することができる。
また、図14(C)には、導電層23と導電層24とを異なる平面上に形成し、導電層25を設けない場合について示している。このとき、導電層26は導電層23または導電層24のいずれか一方と同一平面上に形成してもよいし、異なる平面上に形成してもよい。なお、導電層26を設ける必要のない場合には、設けなくてもよい。
図15(A)は、図14とは異なるパターンを有するタッチセンサの一部を示す上面概略図である。
図15(A)に示す例では、導電層23と導電層24の交差部において、導電層23の幅が導電層24の幅よりも大きくなっている。
例えば、導電層23を表示部の長辺方向に平行に配置し、導電層24を短辺方向に平行に配置した場合、導電層23の抵抗値の増大を防ぐために、図15に示すように導電層23の幅を導電層24よりも大きくすることは特に効果的である。
図15(B)は、導電層23と電気的に接続する導電層25を配置した例である。このように、導電層25によりブリッジする構成とした場合、導電層23と導電層25の間の接触抵抗が、検出感度に影響する場合がある。そのため、ブリッジ構造を有する導電層側の幅を大きくすることは特に効果的である。なお、このとき、導電層23は表示部の短辺方向に平行に配置される導電層であってもよい。
図16(A)は、複数の導電層23と複数の導電層24を有するタッチセンサ22の回路図の一例を示している。図16(A)では、簡単のために6本の導電層23と、6本の導電層24とを有する構成を示しているが、その数に限られない。
1本の導電層23と、1本の導電層24の間には、一つの容量素子11が形成されている。したがって、容量素子11がマトリクス状に配置されている。
投影型自己容量方式の場合、導電層23及び導電層24の各々にはパルス電圧を走査するように与えられ、その時に自己に流れる電流の値を検知する。被検知体が近づいた場合には当該電流の大きさが変化するため、この差を検知することで被検知体の位置情報を取得することができる。また投影型相互容量方式の場合には、導電層23または導電層24のいずれか一方にパルス電圧を走査するように与えられ、他方に流れる電流を検知することにより、被検知体の位置情報を取得する。
導電層23及び導電層24は、それぞれ複数の開口を有する格子状または網目状(メッシュ状)の形状を有することが好ましい。図16(B)には、導電層23の一部の上面形状の例を示している。
図16(B)に示す導電層23は、横方向の間隔P1、縦方向の間隔P2を有する格子状の形状を有する。図16(B)では、間隔P1と間隔P2とが同程度である場合を示しているが、これらは異なる間隔で配置されていてもよい。例えば、図16(C)に示すように横方向の間隔P1よりも縦方向の間隔P2を大きくしてもよいし、その逆としてもよい。なお導電層24についても同様である。
導電層23または導電層24は、その開口率(単位面積当たりの導電層23または導電層24の開口面積の割合)が、例えば20%以上100%未満、好ましくは30%以上100%未満、より好ましくは50%以上100%未満である領域を有することが好ましい。
開口率は、例えば間隔P1、間隔P2及び導電層の幅によって容易に算出することができる。または、図16(B)に示す周期単位の領域Rにおいて、領域Rの面積と、領域Rに含まれる導電層23の面積の比によって、開口率を算出することができる。ここで領域Rは、周期性を有する導電層23のパターンの周期単位となる領域であり、これを縦及び横方向に周期的に配列させることで導電層23のパターンを形成することができる。
導電層23及び導電層24において、格子を構成するパターンの幅を、例えば50nm以上100μm以下、好ましくは1μm以上50μm以下、より好ましくは1μm以上20μm以下とすることが好ましい、このように、格子を構成するパターン幅を小さくすることで、後述するように開口と画素とを重ねる場合に、画素の間隔を狭めることが可能となるため、より高い精細度と高い開口率を有するタッチパネルを実現できる。
図17(A)は、導電層23と導電層24の境界部分をさらに拡大した上面概略図である。
導電層23及び導電層24は、それぞれ格子状(網目状、メッシュ状ともいう)の形状を有していることが好ましい。すなわち、導電層23及び導電層24は、それぞれ複数の開口(開口23a及び開口24a)を有する形状とすることが好ましい。後述するように、当該開口と画素とが重なるように設けることにより、画素が有する表示素子からの光を導電層23及び導電層24によって遮光される、若しくは導電層23及び導電層24を透過して輝度が低下してしまうことがない。その結果、画素の開口率や光取り出し効率を犠牲にすることなく、タッチパネルにタッチセンサ22を適用することができる。また同様に導電層25も画素と重ならないような形状とすることが好ましい。
また図17(A)に示すように、これらの境界において、導電層23の一部と導電層24の一部とに囲まれた開口22aが形成されるような形状としてもよい。このような構成とすることで、導電層23と導電層24との距離を限りなく小さくすることが可能で、これらの容量を大きくすることができる。特に、相互容量方式を採用する際には、2つの導電層の距離を小さくし、これらの間の容量を高めることが好ましい。
図17(B)は、導電層23と導電層24の交差部を拡大した上面概略図である。ここでは隣接する2つの導電層24を導電層25によって電気的に接続した例を示している。導電層23及び導電層24と、導電層25との間には、図示しない絶縁層121が設けられている。また、導電層24と導電層25とは、当該絶縁層121に設けられた開口を介して電気的に接続している。導電層23と導電層25とは、当該絶縁層121を介して互いに重なる領域を有する。
図18(A)は、図17(B)に導電層27を重ねて示した図である。また図18(B)は、このときの導電層27及び導電層25を破線で示した図である。
このように、導電層27には開口部(切欠き部ともいう)が設けられ、当該開口部の内部に導電層25が位置している構成とすることができる。こうすることで、導電層27と導電層25とを同一の導電膜を加工して形成することができる。
なお、導電層27と導電層25とを異なる導電膜を加工して形成する場合には、導電層27と導電層25とが重なっていてもよい。
図19(A)は、図17及び図18とは異なるパターンの例である。ここでは、導電層23と、導電層24の交差部近傍の上面概略図を示している。導電層24は導電層25によりブリッジされている。また、図19(B)は、導電層25及び導電層27を破線で示した図である。
図19では、導電層24の延伸方向に沿って、ストライプ状の複数の導電層27を設ける例を示している。複数の導電層27は、表示部の外周部(例えば回路34と重なる部分など)でそれぞれ電気的に接続され、同じ電位を供給可能な構成とすることが好ましい。導電層27は、表示素子と重なる部分は幅が太く、導電層23と重なる部分は幅が細くなるように、くびれた形状を有している。導電層27と導電層23の重なる面積を小さくすることで、導電層23の寄生容量を低減できる。
[導電層の開口と画素の配置例]
図20の各図は、表示面側から見たときの画素及び画素に含まれる副画素と、導電層23の位置関係を示す概略図である。なお、ここでは導電層23を例に挙げて説明するが、導電層24及び導電層25についても、同様の構成とすることができる。
図20(A)では、画素33は副画素33R、副画素33G及び副画素33Bの3つの副画素から構成されている例を示している。例えば、副画素33Rは赤色を表示し、副画素33Gは緑色を表示し、副画素33Bは青色を表示する機能を有していればよい。なお、画素33が有する副画素の数、及び副画素の色の種類はこれに限られない。
画素33に含まれる複数の副画素は、それぞれ表示素子を備える。表示素子としては、上述した液晶素子を用いることができる。そのほかにも、例えば有機EL素子などの発光素子、透過型、半透過型または反射型の液晶素子、電気泳動方式や電子粉流体(登録商標)方式などにより表示を行う表示素子(電子インクともいう)、シャッター方式のMEMS表示素子、光干渉方式のMEMS表示素子等が挙げられる。また副画素は、当該表示素子に加えて、トランジスタや容量素子、及びこれらを電気的に接続する配線などを有していてもよい。
図20(A)に示す構成では、導電層23の複数の開口のそれぞれが、副画素33R、副画素33G及び副画素33Bの3つの副画素のいずれかと互いに重なるように配置されている。このように、導電層23の開口は、一つの副画素と重なるように配置されていることが好ましい。
図20(B)では、隣接する異なる色を呈する2つの副画素の間に、導電層23を配置する構成を示している。図20(B)に示すように、隣接する同じ色を呈する2つの副画素の間では混色の問題が生じないため、ここに導電層23が設けられていない部分を有する構成としてもよい。
図20(C)、(D)では、図20(A)、(B)に示す構成と比較して画素33がさらに副画素33Yを有している場合の例を示している。副画素33Yは、例えば黄色を表示することができる画素を適用することができる。なお、副画素33Yに代えて、白色を表示することのできる画素を適用することもできる。このように3色よりも多くの副画素を備える画素33とすることで、消費電力を低減できる。
図20(A)〜(D)では、各々の副画素がストライプ状に配置された例を示したが、例えば図20(E)に示すように、一方向に2色の副画素が交互に配置される構成としてもよい。
また、画素33が有する副画素の大きさ(例えば表示に寄与する領域の面積)は、各々の副画素で異なっていてもよい。例えば視感度の比較的低い青を示す副画素を大きく、また視感度の比較的高い緑または赤を示す副画素を小さくすることもできる。
図20(F)、(G)では、副画素33R、副画素33G及び副画素33Bのうち、副画素33Bの大きさを、他の副画素よりも大きくした場合の例を示している。ここでは副画素33Rと副画素33Gとが交互に配列する例を示しているが、図20(A)等に示すように3つの副画素のそれぞれをストライプ状に配置し、各々の大きさを異ならせた構成とすることもできる。
なお、上述のようにここでは導電層23と副画素との位置関係について説明したが、導電層24及び導電層25についても同様である。すなわち、本発明の一態様のタッチパネルは、導電層23の開口23aと、1以上の副画素とが互いに重なる領域を有し、且つ、導電層24の開口24aと、他の1以上の副画素とが互いに重なる領域を有する。また上述のように各副画素は表示素子を有しているため、開口23a及び開口24aは、それぞれ一以上の表示素子と互いに重なる領域を有するともいえる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態2)
本実施の形態では、本発明の一態様の入力装置、または入出力装置の駆動方法の例について、図面を参照して説明する。
[センサの検知方法の例]
図21(A)は、相互容量方式のタッチセンサの構成を示すブロック図である。図21(A)では、パルス電圧出力回路601、電流検知回路602を示している。なお図21(A)では、パルス電圧が与えられる電極621、電流の変化を検知する電極622をそれぞれ、X1−X6、Y1−Y6のそれぞれ6本の配線として示している。また図21(A)は、電極621および電極622が重畳することで形成される容量603を図示している。なお、電極621と電極622とはその機能を互いに置き換えてもよい。
パルス電圧出力回路601は、X1−X6の配線に順にパルス電圧を印加するための回路である。X1−X6の配線にパルス電圧が印加されることで、容量603を形成する電極621および電極622は電界が生じる。この電極間に生じる電界が遮蔽等により容量603の容量に変化を生じさせることを利用して、被検知体の接近、または接触を検出することができる。
電流検知回路602は、容量603での容量の変化による、Y1−Y6の配線での電流の変化を検知するための回路である。Y1−Y6の配線では、被検知体の接近、または接触がないと検知される電流値に変化はないが、検出する被検知体の接近、または接触により容量が減少する場合には電流値が減少する変化を検知する。なお電流の検知は、積分回路等を用いて行えばよい。
次いで図21(B)には、図21(A)で示す相互容量方式のタッチセンサにおける入出力波形のタイミングチャートを示す。図21(B)では、1フレーム期間で各行列での被検知体の検出を行うものとする。また図21(B)では、被検知体を検出しない場合(非タッチ)と被検知体を検出する場合(タッチ)との2つの場合について示している。なおY1−Y6の配線については、検知される電流値に対応する電圧値とした波形を示している。
X1−X6の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってY1−Y6の配線での波形が変化する。被検知体の接近または接触がない場合には、X1−X6の配線の電圧の変化に応じてY1−Y6の波形が一様に変化する。一方、被検知体が接近または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化する。
このように、容量の変化を検知することにより、被検知体の接近または接触を検出することができる。
またパルス電圧出力回路601及び電流検知回路602として、一体化されたICの形態でタッチパネルに実装される、若しくは電子機器の筐体内の基板に実装されることが好ましい。また可撓性を有するタッチパネルとする場合には、曲げた部分では寄生容量が増大し、ノイズの影響が大きくなってしまう恐れがあるため、ノイズの影響を受けにくい駆動方法が適用されたICを用いることが好ましい。例えばシグナル−ノイズ比(S/N比)を高める駆動方法が適用されたICを用いることが好ましい。
また、図21(A)ではタッチセンサとして配線の交差部に容量603のみを設けるパッシブマトリクス型のタッチセンサの構成を示したが、トランジスタと容量とを備えたアクティブマトリクス型のタッチセンサとしてもよい。図22にアクティブマトリクス型のタッチセンサに含まれる一つのセンサ回路の例を示している。
センサ回路は容量603と、トランジスタ611と、トランジスタ612と、トランジスタ613とを有する。トランジスタ613はゲートに信号G2が与えられ、ソース又はドレインの一方に電圧VRESが与えられ、他方が容量603の一方の電極およびトランジスタ611のゲートと電気的に接続する。トランジスタ611はソース又はドレインの一方がトランジスタ612のソース又はドレインの一方と電気的に接続し、他方に電圧VSSが与えられる。トランジスタ612はゲートに信号G1が与えられ、ソース又はドレインの他方が配線MLと電気的に接続する。容量603の他方の電極には電圧VSSが与えられる。
続いて、センサ回路の動作について説明する。まず信号G2としてトランジスタ613をオン状態とする電位が与えられることで、トランジスタ611のゲートが接続されるノードnに電圧VRESに対応した電位が与えられる。次いで信号G2としてトランジスタ613をオフ状態とする電位が与えられることで、ノードnの電位が保持される。
続いて、指等の被検知体の接近または接触により、容量603の容量が変化することに伴い、ノードnの電位がVRESから変化する。
読み出し動作は、信号G1にトランジスタ612をオン状態とする電位を与える。ノードnの電位に応じてトランジスタ611に流れる電流、すなわち配線MLに流れる電流が変化する。この電流を検知することにより、被検知体の接近または接触を検出することができる。
トランジスタ611、トランジスタ612、トランジスタ613としては、チャネルが形成される半導体層に酸化物半導体を適用したトランジスタを用いることが好ましい。特にトランジスタ613にこのようなトランジスタを適用することにより、ノードnの電位を長期間に亘って保持することが可能となり、ノードnにVRESを供給しなおす動作(リフレッシュ動作)の頻度を減らすことができる。
[インセル型のタッチパネルの構成例]
上記では、タッチセンサを構成する電極を、表示素子等が設けられる基板とは異なる基板上に形成した場合を示したが、表示素子等が設けられる基板上に、タッチセンサを構成する一対の電極のいずれか一方、または両方を設ける構成としてもよい。
以下では、複数の画素を有する表示部にタッチセンサを組み込んだタッチパネルの構成例について説明する。ここでは、画素に設けられる表示素子として、液晶素子を適用した例を示す。
図23(A)は、本構成例で例示するタッチパネルの表示部に設けられる画素回路の一部における等価回路図である。
一つの画素は少なくともトランジスタ3503と液晶素子3504を有する。またトランジスタ3503のゲートに配線3501が、ソースまたはドレインの一方には配線3502が、それぞれ電気的に接続されている。
画素回路は、X方向に延在する複数の配線(例えば、配線3510_1、配線3510_2)と、Y方向に延在する複数の配線(例えば、配線3511)を有し、これらは互いに交差して設けられ、その間に容量が形成される。
また、画素回路に設けられる画素のうち、一部の隣接する複数の画素は、それぞれに設けられる液晶素子の一方の電極が電気的に接続され、一つのブロックを形成する。当該ブロックは、島状のブロック(例えば、ブロック3515_1、ブロック3515_2)と、Y方向に延在するライン状のブロック(例えば、ブロック3516)の、2種類に分類される。なお、図23では、画素回路の一部のみを示しているが、実際にはこれら2種類のブロックがX方向及びY方向に繰り返し配置される。
X方向に延在する配線3510_1(または3510_2)は、島状のブロック3515_1(またはブロック3515_2)と電気的に接続される。なお、図示しないが、X方向に延在する配線3510_1は、ライン状のブロックを介してX方向に沿って不連続に配置される複数の島状のブロック3515_1を電気的に接続する。また、Y方向に延在する配線3511は、ライン状のブロック3516と電気的に接続される。
図23(B)は、X方向に延在する複数の配線3510と、Y方向に延在する複数の配線3511の接続構成を示した等価回路図である。X方向に延在する配線3510の各々には、入力電圧または共通電位を入力することができる。また、Y方向に延在する配線3511の各々には接地電位を入力する、または配線3511と検知回路と電気的に接続することができる。
以下、図24(A)(B)を用いて、上述したタッチパネルの動作について説明する。
ここでは1フレーム期間を、書き込み期間と検知期間とに分ける。書き込み期間は画素への画像データの書き込みを行う期間であり、図23(A)で示した配線3501(ゲート線、または走査線ともいう)が順次選択される。一方、検知期間は、タッチセンサによるセンシングを行う期間であり、X方向に延在する配線3510が順次選択され、入力電圧が入力される。
図24(A)は、書き込み期間における等価回路図である。書き込み期間では、X方向に延在する配線3510と、Y方向に延在する配線3511の両方に、共通電位が入力される。
図24(B)は、検知期間のある時点における等価回路図である。検知期間では、Y方向に延在する配線3511の各々は、検知回路と電気的に接続する。また、X方向に延在する配線3510のうち、選択されたものには入力電圧が入力され、それ以外のものには共通電位が入力される。
なお、ここで例示した駆動方法は、インセル方式だけでなく上記で例示したタッチパネルにも適用することができ、上記駆動方法例で示した方法と組み合わせて用いることができる。
このように、画像の書き込み期間とタッチセンサによるセンシングを行う期間とを、独立して設けることが好ましい。これにより、画素の書き込み時のノイズに起因するタッチセンサの感度の低下を抑制することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
(実施の形態3)
本実施の形態では、本発明の一態様の表示装置、または表示システムを有する表示モジュール及び電子機器について、図25及び図26を用いて説明を行う。
図25に示す表示モジュール8000は、上部カバー8001と下部カバー8002との間に、FPC8003に接続されたタッチパネル8004、フレーム8009、プリント基板8010、バッテリ8011を有する。
本発明の一態様のタッチパネルモジュールは、例えば、タッチパネル8004に用いることができる。
上部カバー8001及び下部カバー8002は、タッチパネル8004のサイズに合わせて、形状や寸法を適宜変更することができる。
タッチパネル8004は、抵抗膜方式または静電容量方式のタッチパネルを表示パネルに重畳して用いることができる。また、タッチパネル8004の対向基板(封止基板)に、タッチパネル機能を持たせるようにすることも可能である。また、タッチパネル8004の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
また、透過型の液晶素子を用いた場合には、図25に示すようにバックライト8007を設けてもよい。バックライト8007は、光源8008を有する。なお、図25において、バックライト8007上に光源8008を配置する構成について例示したが、これに限定さない。例えば、バックライト8007の端部に光源8008を配置し、さらに光拡散板を用いる構成としてもよい。なお、有機EL素子等の自発光型の発光素子を用いる場合、または反射型パネル等の場合においては、バックライト8007を設けない構成としてもよい。
フレーム8009は、表示パネル8006の保護機能の他、プリント基板8010の動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレーム8009は、放熱板としての機能を有していてもよい。
プリント基板8010は、電源回路、ビデオ信号及びクロック信号を出力するための信号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であっても良いし、別途設けたバッテリ8011による電源であってもよい。バッテリ8011は、商用電源を用いる場合には、省略可能である。
また、タッチパネル8004は、偏光板、位相差板、プリズムシートなどの部材を追加して設けてもよい。
図26(A)乃至図26(H)は、電子機器を示す図である。これらの電子機器は、筐体5000、表示部5001、スピーカ5003、LEDランプ5004、操作キー5005(電源スイッチ、又は操作スイッチを含む)、接続端子5006、センサ5007(力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、におい又は赤外線を測定する機能を含むもの)、マイクロフォン5008、等を有することができる。
図26(A)はモバイルコンピュータであり、上述したものの他に、スイッチ5009、赤外線ポート5010、等を有することができる。図26(B)は記録媒体を備えた携帯型の画像再生装置(たとえば、DVD再生装置)であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図26(C)はゴーグル型ディスプレイであり、上述したものの他に、第2表示部5002、支持部5012、イヤホン5013、等を有することができる。図26(D)は携帯型遊技機であり、上述したものの他に、記録媒体読込部5011、等を有することができる。図26(E)はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ5014、シャッターボタン5015、撮像部5016、等を有することができる。図26(F)は携帯型遊技機であり、上述したものの他に、第2表示部5002、記録媒体読込部5011、等を有することができる。図26(G)は持ち運び型テレビ受像器であり、上述したものの他に、信号の送受信が可能な充電器5017、等を有することができる。図26(H)は腕時計型情報端末であり、上述したもののほかに、バンド5018、留め金5019、等を有することができる。ベゼル部分を兼ねる筐体5000に搭載された表示部5001は、非矩形状の表示領域を有している。表示部5001は、時刻を表すアイコン5020、その他のアイコン5021等を表示することができる。
図26(A)乃至図26(H)に示す電子機器は、様々な機能を有することができる。例えば、様々な情報(静止画、動画、テキスト画像など)を表示部に表示する機能、タッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア(プログラム)によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器においては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な画像を表示する機能、等を有することができる。さらに、撮像部を有する電子機器においては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補正する機能、撮影した画像を記録媒体(外部又はカメラに内蔵)に保存する機能、撮影した画像を表示部に表示する機能、等を有することができる。なお、図26(A)乃至図26(H)に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有することを特徴とする。該表示部に、上記実施の形態で示した表示装置を適用することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組み合わせて実施することができる。
10 タッチパネルモジュール
11 容量素子
21 基板
22 タッチセンサ
22a 開口
23a 開口
24a 開口
23 導電層
24 導電層
25 導電層
26 導電層
27 導電層
29 配線
31 基板
32 表示部
33 画素
33B 副画素
33G 副画素
33R 副画素
33Y 副画素
34 回路
35 配線
41 FPC
42 FPC
60 表示素子
101 接続部
115 遮光層
121 絶縁層
122 絶縁層
123 絶縁層
124 スペーサ
126 絶縁層
127 絶縁層
131B 着色層
131R 着色層
141 接着層
151 導電層
152 液晶
153 導電層
201 トランジスタ
202 トランジスタ
203 容量素子
204 接続部
211 絶縁層
212 絶縁層
213 絶縁層
214 絶縁層
215 絶縁層
221 導電層
222 導電層
223 導電層
231 半導体層
241 接続層
242 接続層
300 バッファ層
301 トランジスタ
302 トランジスタ
601 パルス電圧出力回路
602 電流検知回路
603 容量
611 トランジスタ
612 トランジスタ
613 トランジスタ
621 電極
622 電極
3501 配線
3502 配線
3503 トランジスタ
3504 液晶素子
3510 配線
3510_1 配線
3510_2 配線
3511 配線
3515_1 ブロック
3515_2 ブロック
3516 ブロック
5000 筐体
5001 表示部
5002 表示部
5003 スピーカ
5004 LEDランプ
5005 操作キー
5006 接続端子
5007 センサ
5008 マイクロフォン
5009 スイッチ
5010 赤外線ポート
5011 記録媒体読込部
5012 支持部
5013 イヤホン
5014 アンテナ
5015 シャッターボタン
5016 撮像部
5017 充電器
5018 バンド
5019 留め金
5020 アイコン
5021 アイコン
8000 表示モジュール
8001 上部カバー
8002 下部カバー
8003 FPC
8004 タッチパネル
8006 表示パネル
8007 バックライト
8008 光源
8009 フレーム
8010 プリント基板
8011 バッテリ

Claims (4)

  1. 第1の基板と、
    前記第1の基板と対向する第2の基板と、
    前記第2の基板の前記第1の基板と対向する面に設けられた第1の導電層と、第2の導電層と、第3の導電層と、第4の導電層と、第5の導電層と、第6の導電層と、第7の導電層と、第8の導電層と、第9の導電層と、絶縁層と、
    前記第の基板の前記第の基板と対向する面に設けられた表示素子を駆動するトランジスタと、
    を有するタッチパネル機能を有する表示装置であって、
    前記第1の導電層、前記第2の導電層前記第3の導電層、前記第6の導電層、前記第7の導電層、前記第8の導電層、及び、前記第9の導電層は、同一の絶縁表面上に接して設けられ、
    平面視において、前記第1の導電層と前記第3の導電層との間に、前記第2の導電層が位置し、
    平面視において、前記第2の導電層と前記第1の導電層との間に、前記第6の導電層が位置し、
    平面視において、前記第2の導電層と前記第1の導電層との間に、前記第7の導電層が位置し、
    平面視において、前記第2の導電層と前記第3の導電層との間に、前記第8の導電層が位置し、
    平面視において、前記第2の導電層と前記第3の導電層との間に、前記第9の導電層が位置し、
    前記第1の導電層と前記第4の導電層とは電気的に接続され、
    前記第3の導電層と前記第4の導電層とは電気的に接続され、
    前記第2の導電層は、前記絶縁層を介して前記第4の導電層と重なる領域を有し、
    前記第6の導電層は、前記第1の導電層と電気的に絶縁され、
    前記第6の導電層は、前記第2の導電層と電気的に絶縁され、
    前記第7の導電層は、前記第1の導電層と電気的に絶縁され、
    前記第7の導電層は、前記第2の導電層と電気的に絶縁され、
    前記第8の導電層は、前記第2の導電層と電気的に絶縁され、
    前記第8の導電層は、前記第3の導電層と電気的に絶縁され、
    前記第9の導電層は、前記第2の導電層と電気的に絶縁され、
    前記第9の導電層は、前記第3の導電層と電気的に絶縁され、
    前記第1の導電層は、複数の開口を有するメッシュ状の形状を有し、
    前記開口と前記表示素子、前記第5の導電層とは、互いに重なる領域を有し、
    前記第1の導電層と前記表示素子との間に、前記第5の導電層が位置し、
    前記第5の導電層は、可視光を透過する機能を有する、表示装置
  2. 第1の基板と、
    前記第1の基板と対向する第2の基板と、
    前記第2の基板の前記第1の基板と対向する面側に設けられた、第1の導電層と、第2の導電層と、第3の導電層と、第4の導電層と、第5の導電層と、第6の導電層と、第7の導電層と、第8の導電層と、絶縁層と、
    前記第1の基板の前記第2の基板と対向する面側に設けられた、表示素子を駆動するトランジスタと、
    を有するタッチパネル機能を有する表示装置であって、
    前記第1の導電層、前記第2の導電層、前記第3の導電層、前記第5の導電層、前記第6の導電層、前記第7の導電層、及び、前記第8の導電層は、同一の絶縁表面上に接して設けられ、
    平面視において、前記第1の導電層と前記第3の導電層との間に、前記第2の導電層が位置し、
    平面視において、前記第2の導電層と前記第1の導電層との間に、前記第5の導電層が位置し、
    平面視において、前記第2の導電層と前記第1の導電層との間に、前記第6の導電層が位置し、
    平面視において、前記第2の導電層と前記第3の導電層との間に、前記第7の導電層が位置し、
    平面視において、前記第2の導電層と前記第3の導電層との間に、前記第8の導電層が位置し、
    前記第1の導電層と前記第4の導電層とは電気的に接続され、
    前記第3の導電層と前記第4の導電層とは電気的に接続され、
    前記第2の導電層は、前記絶縁層を介して前記第4の導電層と重なる領域を有し、
    前記第5の導電層は、前記第1の導電層と電気的に絶縁され、
    前記第5の導電層は、前記第2の導電層と電気的に絶縁され、
    前記第6の導電層は、前記第1の導電層と電気的に絶縁され、
    前記第6の導電層は、前記第2の導電層と電気的に絶縁され、
    前記第7の導電層は、前記第2の導電層と電気的に絶縁され、
    前記第7の導電層は、前記第3の導電層と電気的に絶縁され、
    前記第8の導電層は、前記第2の導電層と電気的に絶縁され、
    前記第8の導電層は、前記第3の導電層と電気的に絶縁される、表示装置。
  3. 請求項1において、
    平面視において、前記第6の導電層は、前記第2の導電層と前記第1の導電層との間隙を埋めるように配置され、
    平面視において、前記第7の導電層は、前記第2の導電層と前記第1の導電層との間隙を埋めるように配置され、
    平面視において、前記第8の導電層は、前記第2の導電層と前記第3の導電層との間隙を埋めるように配置され、
    平面視において、前記第9の導電層は、前記第2の導電層と前記第3の導電層との間隙を埋めるように配置される、表示装置。
  4. 請求項2において、
    平面視において、前記第5の導電層は、前記第2の導電層と前記第1の導電層との間隙を埋めるように配置され、
    平面視において、前記第6の導電層は、前記第2の導電層と前記第1の導電層との間隙を埋めるように配置され、
    平面視において、前記第7の導電層は、前記第2の導電層と前記第3の導電層との間隙を埋めるように配置され、
    平面視において、前記第8の導電層は、前記第2の導電層と前記第3の導電層との間隙を埋めるように配置される、表示装置。
JP2016046738A 2015-03-17 2016-03-10 表示装置 Active JP6795312B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2015053765 2015-03-17
JP2015053765 2015-03-17
JP2015053661 2015-03-17
JP2015053661 2015-03-17

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2020188512A Division JP2021028838A (ja) 2015-03-17 2020-11-12 表示装置

Publications (3)

Publication Number Publication Date
JP2016173816A JP2016173816A (ja) 2016-09-29
JP2016173816A5 JP2016173816A5 (ja) 2019-04-18
JP6795312B2 true JP6795312B2 (ja) 2020-12-02

Family

ID=56918435

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016046738A Active JP6795312B2 (ja) 2015-03-17 2016-03-10 表示装置
JP2020188512A Withdrawn JP2021028838A (ja) 2015-03-17 2020-11-12 表示装置
JP2022075574A Withdrawn JP2022109287A (ja) 2015-03-17 2022-04-29 表示装置
JP2023171927A Pending JP2023181186A (ja) 2015-03-17 2023-10-03 タッチパネル

Family Applications After (3)

Application Number Title Priority Date Filing Date
JP2020188512A Withdrawn JP2021028838A (ja) 2015-03-17 2020-11-12 表示装置
JP2022075574A Withdrawn JP2022109287A (ja) 2015-03-17 2022-04-29 表示装置
JP2023171927A Pending JP2023181186A (ja) 2015-03-17 2023-10-03 タッチパネル

Country Status (6)

Country Link
US (1) US10168809B2 (ja)
JP (4) JP6795312B2 (ja)
KR (1) KR102560862B1 (ja)
CN (2) CN107430461B (ja)
TW (1) TWI735430B (ja)
WO (1) WO2016147074A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6765199B2 (ja) 2015-03-17 2020-10-07 株式会社半導体エネルギー研究所 タッチパネル
KR20160114510A (ko) * 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
DE102016206922A1 (de) 2015-05-08 2016-11-10 Semiconductor Energy Laboratory Co., Ltd. Touchscreen
US10684500B2 (en) 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
KR20180012285A (ko) 2015-05-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
US10133428B2 (en) * 2015-05-29 2018-11-20 Samsung Display Co., Ltd. Flexible display device including a flexible substrate having a bending part and a conductive pattern at least partially disposed on the bending part
KR102619052B1 (ko) 2015-06-15 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102412096B1 (ko) * 2015-08-20 2022-06-24 삼성디스플레이 주식회사 터치 패널, 이를 포함하는 표시 장치, 및 터치 패널 제조 방법
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
US10229316B2 (en) * 2016-01-29 2019-03-12 Synaptics Incorporated Compound collimating system using apertures and collimators
TWI769995B (zh) 2016-06-24 2022-07-11 日商半導體能源研究所股份有限公司 顯示裝置、電子裝置
KR102365490B1 (ko) 2016-07-13 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입출력 패널, 입출력 장치, 반도체 장치
KR102608954B1 (ko) * 2016-09-30 2023-12-05 삼성디스플레이 주식회사 표시 장치
JP2018060096A (ja) * 2016-10-06 2018-04-12 株式会社ジャパンディスプレイ 表示装置
CN107919092A (zh) * 2016-10-10 2018-04-17 群创光电股份有限公司 显示装置
US10692312B1 (en) * 2016-11-10 2020-06-23 Amazon Technologies, Inc. User authentication with portable device and smart floor
JP6785627B2 (ja) * 2016-11-29 2020-11-18 株式会社ジャパンディスプレイ 表示装置
JP2018147486A (ja) * 2017-03-06 2018-09-20 東友ファインケム株式会社Dongwoo Fine−Chem Co., Ltd. 電極接続構造物、タッチセンサー及び画像表示装置
JP2019040407A (ja) * 2017-08-25 2019-03-14 ホシデン株式会社 樹脂積層体およびこれを備えたタッチ入力装置
CN107783699B (zh) * 2017-10-16 2021-05-04 业成科技(成都)有限公司 触控面板结构与其制造方法
KR102573313B1 (ko) * 2018-12-28 2023-08-31 엘지디스플레이 주식회사 액츄에이터 및 이를 포함하는 햅틱 표시장치
CN109728049B (zh) * 2019-01-02 2020-12-22 上海天马有机发光显示技术有限公司 一种显示面板和显示装置
US11681327B2 (en) 2020-06-11 2023-06-20 Apple Inc. Electronic device
CN111708458A (zh) * 2020-06-18 2020-09-25 京东方科技集团股份有限公司 Oled显示面板及显示装置
CN113872412B (zh) * 2021-09-27 2022-10-18 武汉天马微电子有限公司 显示面板和显示装置
CN114442858B (zh) * 2022-02-25 2024-04-05 武汉天马微电子有限公司 一种触控显示面板和触控显示装置

Family Cites Families (146)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater InGaZn↓4O↓7で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Hoya株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
WO2003040441A1 (en) 2001-11-05 2003-05-15 Japan Science And Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 LnCuO(S,Se,Te)単結晶薄膜の製造方法
US7049190B2 (en) 2002-03-15 2006-05-23 Sanyo Electric Co., Ltd. Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
KR101078509B1 (ko) 2004-03-12 2011-10-31 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 박막 트랜지스터의 제조 방법
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
WO2006051994A2 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Light-emitting device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
CA2585071A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN102938420B (zh) 2004-11-10 2015-12-02 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
KR20060067292A (ko) * 2004-12-14 2006-06-20 삼성전자주식회사 박막 트랜지스터 표시판 및 그 수리 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置,電子裝置,和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置,電子裝置,和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機el表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101707212B (zh) 2005-11-15 2012-07-11 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ZnOフィルム及びこれを用いたTFTの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ZnO TFT
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20080006833A1 (en) * 2006-06-02 2008-01-10 Semiconductor Energy Laboratory Co., Ltd. Lighting device and liquid crystal display device
US8259078B2 (en) 2006-06-09 2012-09-04 Apple Inc. Touch screen liquid crystal display
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Nec液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーelディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ZnO 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
DE102009027537A1 (de) 2008-07-18 2010-02-04 Samsung Corning Precision Glass Co., Ltd., Gumi Berührungseingabe detektierendes Anzeigefilter und Anzeigevorrichtung mit demselben
KR101055713B1 (ko) 2008-07-18 2011-08-11 삼성코닝정밀소재 주식회사 접촉 입력 감지 기능을 갖는 액정 디스플레이 필터 및 이를 구비하는 액정 디스플레이 장치
KR20100022372A (ko) * 2008-08-19 2010-03-02 삼성전자주식회사 표시장치 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20100053349A (ko) * 2008-11-12 2010-05-20 엘지전자 주식회사 터치 모듈, 그 터치 모듈의 제조 방법 및 그 터치 모듈을 갖는 휴대 단말기
JP5113773B2 (ja) * 2009-01-20 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
CN101587250B (zh) * 2009-07-03 2012-01-11 友达光电股份有限公司 显示装置及其应用方法
CN101989160A (zh) 2009-08-07 2011-03-23 铼宝科技股份有限公司 电容式触控面板
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI427520B (zh) * 2009-12-10 2014-02-21 Au Optronics Corp 觸控顯示面板以及觸控基板
TW201124766A (en) * 2010-01-08 2011-07-16 Wintek Corp Display device with touch panel
TWI441119B (zh) * 2010-04-02 2014-06-11 Arolltech Co Ltd 具內嵌觸控裝置之顯示器
US8803164B2 (en) 2010-08-06 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Solid-state image sensing device and semiconductor display device
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
KR101294237B1 (ko) * 2010-10-07 2013-08-07 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
US9292143B2 (en) * 2011-07-29 2016-03-22 Sharp Kabushiki Kaisha Touch panel substrate and electro-optical device
WO2013018591A1 (ja) * 2011-07-29 2013-02-07 シャープ株式会社 タッチパネル基板および電気光学装置
JP5806905B2 (ja) * 2011-09-30 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
WO2013080900A1 (en) * 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103247640B (zh) * 2012-02-13 2016-04-06 群康科技(深圳)有限公司 主动矩阵式影像感测面板及装置
KR20130115621A (ko) * 2012-04-12 2013-10-22 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
JP2015121829A (ja) * 2012-04-18 2015-07-02 シャープ株式会社 カラーフィルター一体型タッチパネル
US8946985B2 (en) * 2012-05-07 2015-02-03 Samsung Display Co., Ltd. Flexible touch screen panel and flexible display device with the same
KR102114212B1 (ko) * 2012-08-10 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI657539B (zh) * 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
KR101968929B1 (ko) * 2012-09-11 2019-04-16 삼성디스플레이 주식회사 센서 기판, 이의 제조 방법 및 이를 포함하는 센싱 표시 패널
US9389737B2 (en) * 2012-09-14 2016-07-12 Samsung Display Co., Ltd. Display device and method of driving the same in two modes
WO2014064999A1 (ja) * 2012-10-22 2014-05-01 コニカミノルタ株式会社 タッチパネル付き表示装置
CN202948155U (zh) * 2012-12-14 2013-05-22 京东方科技集团股份有限公司 彩色滤光片及触摸液晶显示屏
KR20140080038A (ko) * 2012-12-20 2014-06-30 삼성전기주식회사 터치패널 및 그 제조방법
KR102057666B1 (ko) * 2013-02-19 2019-12-23 삼성디스플레이 주식회사 터치 스크린 패널 및 그 제조 방법
KR102029794B1 (ko) * 2013-03-15 2019-10-08 삼성전자주식회사 반도체 장치
KR102141459B1 (ko) * 2013-03-22 2020-08-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 표시 장치
US9235285B2 (en) * 2013-05-13 2016-01-12 Himax Technologies Limited Pixel matrix, touch display device and drving method thereof
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
JP2015032104A (ja) * 2013-08-01 2015-02-16 大日本印刷株式会社 タッチパネルセンサ、タッチパネルモジュールおよびタッチパネルセンサの製造方法
KR102239367B1 (ko) 2013-11-27 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
US10126859B2 (en) * 2014-02-20 2018-11-13 Sharp Kabushiki Kaisha Touch panel
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
DE112015001971T5 (de) 2014-04-23 2016-12-29 Semiconductor Energy Laboratory Co., Ltd. Eingabe-/Ausgabevorrichtung und Verfahren zum Betreiben derEingabe-/Ausgabevorrichtung
JP6518133B2 (ja) 2014-05-30 2019-05-22 株式会社半導体エネルギー研究所 入力装置
JP2016046738A (ja) * 2014-08-25 2016-04-04 キヤノン株式会社 撮像装置、および撮像方法

Also Published As

Publication number Publication date
CN107430461B (zh) 2022-01-28
CN107430461A (zh) 2017-12-01
CN114546158A (zh) 2022-05-27
JP2023181186A (ja) 2023-12-21
KR102560862B1 (ko) 2023-07-27
WO2016147074A1 (en) 2016-09-22
JP2021028838A (ja) 2021-02-25
TW201636800A (zh) 2016-10-16
TWI735430B (zh) 2021-08-11
KR20170128456A (ko) 2017-11-22
JP2016173816A (ja) 2016-09-29
US20160274398A1 (en) 2016-09-22
JP2022109287A (ja) 2022-07-27
US10168809B2 (en) 2019-01-01

Similar Documents

Publication Publication Date Title
JP6795312B2 (ja) 表示装置
JP7083377B2 (ja) 表示装置
JP6711657B2 (ja) タッチパネル
JP6713820B2 (ja) タッチパネル
KR102553625B1 (ko) 터치 패널
KR102556794B1 (ko) 터치 패널

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190307

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190307

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20191023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200407

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201112

R150 Certificate of patent or registration of utility model

Ref document number: 6795312

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250