JP2022109287A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2022109287A
JP2022109287A JP2022075574A JP2022075574A JP2022109287A JP 2022109287 A JP2022109287 A JP 2022109287A JP 2022075574 A JP2022075574 A JP 2022075574A JP 2022075574 A JP2022075574 A JP 2022075574A JP 2022109287 A JP2022109287 A JP 2022109287A
Authority
JP
Japan
Prior art keywords
conductive layer
layer
conductive
touch panel
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2022075574A
Other languages
English (en)
Inventor
吉晴 平形
Yoshiharu Hirakata
大介 久保田
Daisuke Kubota
健一 岡崎
Kenichi Okazaki
舜平 山崎
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022109287A publication Critical patent/JP2022109287A/ja
Priority to JP2023171927A priority Critical patent/JP2023181186A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0443—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a single layer of sensing electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0448—Details of the electrode shape, e.g. for enhancing the detection of touches, for generating specific electric field shapes, for enhancing display quality
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04111—Cross over in capacitive digitiser, i.e. details of structures for connecting electrodes of the sensing pattern where the connections cross each other, e.g. bridge structures comprising an insulating layer, or vias through substrate
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04112—Electrode mesh in capacitive digitiser: electrode for touch sensing is formed of a mesh of very fine, normally metallic, interconnected lines that are almost invisible to see. This provides a quite large but transparent electrode surface, without need for ITO or similar transparent conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Quality & Reliability (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Switches That Are Operated By Magnetic Or Electric Fields (AREA)
  • Position Input By Displaying (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

【課題】厚さの薄いタッチパネルを提供する。または、視認性の高いタッチパネルを提供する。または、軽量なタッチパネルを提供する。または、消費電力が低減されたタッチパネルを提供する。【解決手段】静電容量式のタッチセンサを構成する一対の導電層を複数の開口を有するメッシュ状の形状とする。さらに、タッチセンサを構成する一対の導電層を、タッチパネルが有する一対の基板の内側に配置し、当該一対の導電層と、表示素子を駆動する回路との間に、定電位を供給可能な透光性を有する導電層を設ける。【選択図】図２

Description

本発明の一態様は、入力装置に関する。本発明の一態様は、表示装置に関する。本発明
の一態様は、入出力装置に関する。本発明の一態様は、タッチパネルに関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する本発
明の一態様の技術分野としては、半導体装置、表示装置、発光装置、蓄電装置、記憶装置
、電子機器、照明装置、入力装置、入出力装置、それらの駆動方法、又は、それらの製造
方法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、入
力装置、入出力装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含
む）、及び電子機器は、半導体装置を有している場合がある。
近年、位置入力手段としてタッチセンサを搭載した表示装置が実用化されている。タッ
チセンサを搭載した表示装置は、タッチパネル、またはタッチスクリーンなどと呼ばれて
いる（以下、これを単に「タッチパネル」とも呼ぶ）。例えば、タッチパネルを備える携
帯情報端末としては、スマートフォン、タブレット端末などがある。
表示装置の一つとして、液晶素子を備える液晶表示装置がある。例えば、画素電極をマ
トリクス状に配置し、画素電極の各々に接続するスイッチング素子としてトランジスタを
用いたアクティブマトリクス型液晶表示装置が注目を集めている。
例えば、画素電極の各々に接続するスイッチング素子として、金属酸化物をチャネル形
成領域とするトランジスタを用いるアクティブマトリクス型液晶表示装置が知られている
（特許文献１及び特許文献２）。
液晶表示装置には大きく分けて透過型と反射型の二種類のタイプが知られている。
透過型の液晶表示装置は、冷陰極蛍光ランプやＬＥＤなどのバックライトを用い、液晶
の光学変調作用を利用して、バックライトからの光が液晶を透過して液晶表示装置外部に
出力される状態と、出力されない状態とを選択し、明と暗の表示を行わせ、さらにそれら
を組み合わせることで、画像表示を行うものである。
また、反射型の液晶表示装置は、液晶の光学変調作用を利用して、外光、即ち入射光が
画素電極で反射して装置外部に出力される状態と、入射光が装置外部に出力されない状態
とを選択し、明と暗の表示を行わせ、さらにそれらを組み合わせることで、画像表示を行
うものである。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報
表示パネルに、ユーザーインターフェースとして画面に指やスタイラス等で触れること
で入力する機能を付加したタッチパネルが望まれている。
また、タッチパネルが適用された電子機器の薄型化、軽量化が求められている。そのた
め、タッチパネル自体の薄型化、軽量化が求められている。
例えば、タッチパネルは、表示パネルの視認側（表示面側）にタッチセンサを設ける構
成とすることができる。
例えば、表示パネルの表示面側に静電容量方式のタッチセンサを重ねて設けた構成のタ
ッチパネルでは、表示パネルを構成する画素や配線と、タッチセンサを構成する電極や配
線との間の距離が小さくなると、タッチセンサが表示パネルを駆動した時に生じるノイズ
の影響を受けやすくなり、その結果としてタッチパネルの検出感度が低下してしまう場合
がある。
本発明の一態様は、厚さの薄いタッチパネルを提供することを課題の一とする。または
、視認性の高いタッチパネルを提供することを課題の一とする。または、軽量なタッチパ
ネルを提供することを課題の一とする。または、消費電力が低減されたタッチパネルを提
供することを課題の一とする。
または、新規な入力装置を提供することを課題の一とする。または、新規な入出力装置
を提供することを課題の一とする。
本発明の一態様は、第１の基板と、第１の導電層と、第２の導電層と、第３の導電層と
、第４の導電層と、第５の導電層と、絶縁層と、表示素子と、を有するタッチパネルであ
る。第１の導電層、第２の導電層、及び第３の導電層は、同一面上に離間して設けられ、
平面視において、第１の導電層と第３の導電層との間に、第２の導電層が位置し、第１の
導電層と第４の導電層とは電気的に接続され、第３の導電層と第４の導電層とは電気的に
接続され、第２の導電層と第４の導電層とは、絶縁層を介して重なる部分を有し、第１の
導電層は、複数の開口を有するメッシュ状の形状を有し、開口と表示素子、第５の導電層
とは、互いに重なる領域を有し、第１の導電層と表示素子との間に、第５の導電層が位置
し、第５の導電層は、可視光を透過する機能を有する。
また、上記において、前記第５の導電層は、金属酸化物を含むことが好ましい。
また、上記において、第４の導電層と、第５の導電層とは、同一の膜を加工して形成さ
れていることが好ましい。
また、上記において、表示素子は液晶を含むことが好ましい。
また、上記において、着色層を有し、当該着色層と、開口と、表示素子と、第５の導電
層とは、互いに重なる部分を有することが好ましい。
また、上記において、第５の導電層は、定電位が供給される端子と電気的に接続されて
いることが好ましい。
また、上記において、第１の導電層よりも上側に第２の基板を有し、第１の導電層、第
２の導電層、第３の導電層、第４の導電層、及び第５の導電層は、当該第２の基板に形成
されていることが好ましい。
また、上記において、表示素子と電気的に接続するトランジスタを有し、トランジスタ
は、半導体層を有し、半導体層と、第５の導電層とは、同一の金属元素を含む酸化物を有
することが好ましい。このとき、当該トランジスタは、第１のゲート電極及び第２のゲー
ト電極を有し、半導体層は、第１のゲート電極及び第２のゲート電極の間に位置し、第１
のゲート電極または第２のゲート電極の一方は、上記金属元素を含む酸化物を含むことが
好ましい。
または、上記において、表示素子と電気的に接続するトランジスタを有し、トランジス
タは、半導体層を有し、半導体層と、第５の導電層とは、同一の酸化物半導体を含むこと
が好ましい。このとき、当該トランジスタは、第１のゲート電極及び第２のゲート電極を
有し、半導体層は、第１のゲート電極及び第２のゲート電極の間に位置し、第１のゲート
電極または第２のゲート電極の一方は、酸化物半導体を含むことが好ましい。
本発明の一態様によれば、厚さの薄いタッチパネルを提供できる。または、視認性の高
いタッチパネルを提供できる。または、軽量なタッチパネルを提供できる。または、消費
電力が低減されたタッチパネルを提供できる。
実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチパネルモジュールの構成例。 実施の形態に係る、タッチセンサの構成例。 実施の形態に係る、タッチセンサの構成例。 実施の形態に係る、タッチセンサの構成例。 実施の形態に係る、タッチセンサの構成例。 実施の形態に係る、タッチセンサの構成例。 実施の形態に係る、タッチセンサの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチセンサのブロック図及びタイミングチャート図。 実施の形態に係る、タッチセンサの回路図。 実施の形態に係る、タッチセンサを備える画素を説明する図。 実施の形態に係る、タッチセンサ及び画素の動作を説明する図。 実施の形態に係る表示モジュールを説明する図。 実施の形態に係る電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態
の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様
の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避ける
ために付すものであり、数的に限定するものではない。
なお、「膜」という言葉と、「層」という言葉とは、互いに入れ替えることが可能であ
る場合がある。例えば、「導電層」という用語を、「導電膜」という用語に変更すること
や、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある
。
（実施の形態１）
本実施の形態では、本発明の一態様の入力装置（タッチセンサ）の構成例、及び本発明
の一態様の入力装置と表示装置（表示パネル）を備える入出力装置（タッチパネル）の構
成例について、図面を参照して説明する。
以下では、本発明の一態様のタッチセンサとして、静電容量方式のタッチセンサを適用
した場合について説明する。
なお、本明細書等において、タッチパネルは表示面に画像等を表示（出力）する機能と
、表示面に指やスタイラスなどの被検知体が触れる、または接近することを検出するタッ
チセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様であ
る。
また、本明細書等では、タッチパネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐ
ｒｉｎｔ Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇ
ｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇ
ｌａｓｓ）方式によりＩＣ（集積回路）が実装されたものを、タッチパネルモジュール、
または単にタッチパネルと呼ぶ場合がある。
本発明の一態様に適用できる静電容量方式のタッチセンサは、一対の導電層を備える。
一対の導電層間には容量が形成されている。一対の導電層に被検知体が触れる、または接
近することにより一対の導電層間の容量の大きさが変化することを利用して、検出を行う
ことができる。
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。投影型静
電容量方式としては、自己容量方式、相互容量方式などがある。相互容量方式を用いると
、同時多点検出が可能となるため好ましい。
またタッチセンサを構成する一対の導電層は、それぞれ開口を有することが好ましい。
より好ましくは、複数の開口を有するメッシュ状の形状を有することが好ましい。そして
当該開口と、表示素子とが互いに重なるように配置する構成とすることが好ましい。こう
することで、表示素子からの光が当該開口を介して外部に射出されるため、タッチセンサ
を構成する一対の導電層は、透光性を有する必要がなくなる。すなわち、タッチセンサを
構成する一対の導電層の材料として、透光性導電性材料よりも低抵抗な金属や合金などの
材料を適用することが可能となる。したがって検知信号の遅延などの影響が低減され、タ
ッチパネルの検出感度を高めることができる。さらに、このような構成は、携帯型の機器
だけでなくテレビジョン等の大型の表示装置にも好適に適用することができる。
また、タッチセンサを構成する一対の導電層よりも視認側には、可視光を遮光する機能
を有する遮光層を設けることが好ましい。こうすることで、タッチセンサを構成する導電
層として金属などの可視光を反射する材料を用いた場合であっても、当該導電層によって
外光が反射され、視認性が低下してしまうことを抑制できる。
また、タッチセンサを構成する一対の導電層は、平面視において、２つの表示素子の間
の領域と重ねて配置することが好ましい。このとき、タッチセンサを構成する一対の導電
層が、表示素子からの光の光路を避けて配置されているため、原理的にモアレが生じない
という効果を奏する。ここでモアレとは、２以上の周期性を有するパターンを重ねたとき
に生じる干渉縞のことをいう。そのため、極めて表示品位の高いタッチパネルを実現する
ことができる。
また、本発明の一態様のタッチパネルが有する表示素子としては、液晶素子、ＭＥＭＳ
（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃａｌ Ｓｙｓｔｅｍ）を利用した光学
素子、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）素子や発光ダイオード（
ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄｅ）等の発光素子、電気泳動素子など
、様々な表示素子を用いることができる。
ここで、タッチパネルには表示素子として液晶素子を用いた透過型または反射型の液晶
表示装置を適用することが好ましい。
さらに、タッチセンサを構成する一対の導電層を、タッチパネルが有する一対の基板の
内側に配置することが好ましい。この時特に、タッチセンサを構成する導電層として複数
の開口を有する形状とすること好ましい。このような導電層はその表面積を小さくするこ
とができる。そのため例えば、タッチセンサを構成する導電層に開口を有さない透光性を
有する導電膜を用いた場合に比べて、表示素子を駆動させる際の電気的なノイズが当該導
電層へ伝わりにくい構成とすることができる。すなわち、一対の基板の間に表示素子とタ
ッチセンサを構成する導電膜の両方を挟持しても、高い検出感度を実現することができる
。その結果、薄い厚さと、高い検出感度が両立されたタッチパネルを実現することができ
る。
そして、タッチセンサを構成する一対の導電層と、表示素子を駆動する回路との間に、
定電位を供給可能な導電層を設けることがより好ましい。このような導電層は、シールド
層として機能させることができる。具体的には、当該導電層により、表示素子を駆動する
回路からのノイズがタッチセンサに伝わることを防ぐことができる。さらに、当該導電層
により、タッチセンサを駆動した時のノイズが、表示素子や表示素子を駆動する回路、ま
たは当該回路を構成する配線などに伝わることを防ぐこともできる。そのため、例えば表
示素子を駆動させるタイミングと、タッチセンサを駆動させるタイミングとをずらすこと
によりノイズの影響を抑制するなどといった対策を講じることなく、表示素子とタッチセ
ンサの両方を同時に駆動させる（同期した駆動をさせる）ことや、これらの駆動のタイミ
ングを同期させずに駆動することなどが可能となる。したがって、例えば表示素子の駆動
周波数（フレームレートともいう）を高めることで滑らかな動画表示を行うことができる
。また例えばタッチセンサの駆動周波数を高めることで、より検知精度を高めることが可
能となる。また表示素子の駆動周波数と、タッチセンサの駆動周波数とをそれぞれ個別に
自由に設定することができる。例えば、状況によりいずれか一方、または両方の駆動周波
数を低く設定する期間を設けることで、消費電力の低減を図ることも可能となる。
さらに、当該導電層と、タッチセンサを構成する一対の導電層の一部とを、同一の導電
膜を加工して形成することが好ましい。例えば、一対の導電層の交差部に配置されるブリ
ッジのための導電層と、当該シールド層として用いる導電層とを同一の導電膜を加工して
形成する。
また、シールド層として機能する導電層としては、透光性を有する導電性材料を用いる
ことが好ましい。または、低抵抗化された酸化物半導体を用いることが好ましい。例えば
、導電性金属酸化物を用いることができる。このような材料を用いることで、金属を用い
たときに生じる酸化の影響を排除でき、信頼性の高いタッチパネルを実現できる。
以下では、本発明の一態様のより具体的な構成例について、図面を参照して説明する。
［構成例］
図１（Ａ）は、本発明の一態様のタッチパネルモジュール１０の斜視概略図である。ま
た、図１（Ｂ）は、タッチパネルモジュール１０の一対の基板を分離した斜視概略図であ
る。タッチパネルモジュール１０は、基板３１と、基板２１とが貼り合わされた構成を有
する。タッチセンサ２２は、基板２１側に設けられている。
基板２１には、ＦＰＣ４１が設けられている。また基板２１の表示パネル側の面にタッ
チセンサ２２を有する。タッチセンサ２２は、導電層２３、導電層２４、導電層２５等を
有する。またこれら導電層とＦＰＣ４１とを電気的に接続する配線２９を有する。ＦＰＣ
４１は、タッチセンサ２２に外部からの信号を供給する機能を有する。または、ＦＰＣ４
１は、タッチセンサ２２からの信号を外部に出力する機能を有する。なお、ＦＰＣ４１を
備えない形態を、単にタッチパネルと呼ぶことがある。
なお、タッチセンサ２２が形成された基板２１は、単体でタッチセンサ基板、またはタ
ッチセンサモジュールとして用いることもできる。例えば、このような基板を、表示パネ
ルの表示面側に貼り付けることで、タッチパネルを形成することもできる。
タッチセンサ２２は、複数の導電層２３、複数の導電層２４、及び複数の導電層２５を
有する。導電層２３は、一方向に延伸した形状を有する。また複数の導電層２３はその延
伸方向と交差する方向に並べて配置されている。複数の導電層２４は、隣接する２つの導
電層２３の間に位置するように設けられている。導電層２５は、導電層２３の延伸方向と
交差する方向に沿って隣接する２つの導電層２４を電気的に接続する。すなわち複数の導
電層２４のうち、導電層２３の延伸方向と交差する方向に沿って配置されているいくつか
の導電層２４は、導電層２５によって電気的に接続されている。
ここで、導電層２３と導電層２５とは互いに重なる領域を有する。また導電層２３と導
電層２５との間には絶縁層が設けられている。
隣接する導電層２３と導電層２４との間には容量が形成されている。例えば投影型静電
容量方式の駆動方法を用いる場合には、導電層２３と導電層２４のうち一方を送信側の電
極として、他方を受信側の電極として用いることができる。
なお、ここでは２つの導電層２４を導電層２５によって電気的に接続する構成としたが
、導電層２４を導電層２３と同様に一方向に延伸した形状とし、導電層２３と導電層２４
との間に絶縁層を有する構成とすることで、導電層２５を設けない構成としてもよい。こ
のとき、導電層２３と導電層２４の互いの一部が重なる。
なお、導電層２３、導電層２４、導電層２５などの導電膜、つまり、タッチパネルを構
成する配線や電極に用いることのできる材料として、例えば、抵抗率が低いものが望まし
い。一例として、銀、銅、アルミニウムなどの金属を用いてもよい。さらに、非常に細く
した（例えば、直径が数ナノメートル）多数の導電体を用いて構成されるような金属ナノ
ワイヤを用いてもよい。一例としては、Ａｇナノワイヤ、Ｃｕナノワイヤ、Ａｌナノワイ
ヤなどを用いてもよい。Ａｇナノワイヤの場合、例えば光透過率は８９％以上、シート抵
抗値は４０Ω／□以上１００Ω／□以下を実現することができる。なお、このような金属
ナノワイヤは透過率が高いため、表示素子に用いる電極、例えば、画素電極や共通電極に
、当該金属ナノワイヤを用いてもよい。
基板３１上には、表示部３２が設けられている。表示部３２は、マトリクス状に配置さ
れた複数の画素３３を有する。画素３３は、複数の副画素回路を備えていることが好まし
い。副画素回路は、それぞれ表示素子と電気的に接続する。また基板３１上には、表示部
３２内の画素３３と電気的に接続する回路３４を備えることが好ましい。回路３４は、例
えばゲート駆動回路として機能する回路を適用することができる。ＦＰＣ４２は、表示部
３２または回路３４の少なくとも一に、外部からの信号を供給する機能を有する。なお、
基板３１、またはＦＰＣ４２に、ソース駆動回路として機能するＩＣを実装することが好
ましい。ＩＣは、ＣＯＧ方式により基板３１に実装してもよいし、ＩＣが実装されたＦＰ
Ｃ４２、またはＴＡＢ、ＴＣＰ等を取り付けることもできる。
本発明の一態様のタッチパネルモジュールは、タッチセンサ２２によりタッチ動作が行
われた際の容量の変化に基づき、位置情報を出力することができる。また表示部３２によ
り、画像を表示することができる。
［断面構成例１］
以下では、タッチパネルモジュール１０の断面構成の例について、図面を参照して説明
する。以下で例示するタッチパネルモジュール１０は、表示素子として横電界方式の液晶
素子を適用したものである。
図２は、タッチパネルモジュール１０の断面概略図である。図２では、図１（Ａ）にお
けるＦＰＣ４２を含む領域、回路３４を含む領域、表示部３２を含む領域、ＦＰＣ４１を
含む領域などの断面を示している。
基板２１と、基板３１とは、接着層１４１によって貼り合わされている。また基板２１
、基板３１、及び接着層１４１に囲まれた領域に、液晶１５２が封止されている。
基板３１と基板２１との間には、導電層２３及び導電層２４を含むタッチセンサ２２、
接続部１０１、配線２９、表示素子６０、トランジスタ２０１、トランジスタ２０２、容
量素子２０３、接続部２０４、配線３５等が設けられている。
基板３１上には、絶縁層２１１、絶縁層２１２、絶縁層２１３、絶縁層２１４等の絶縁
層が設けられている。絶縁層２１１は、その一部が各トランジスタのゲート絶縁層として
機能し、また他の一部は容量素子２０３の誘電体としての機能を有する。絶縁層２１２、
絶縁層２１３、及び絶縁層２１４は、各トランジスタや容量素子２０３等を覆って設けら
れている。絶縁層２１４は、平坦化層としての機能を有する。なお、ここではトランジス
タ等を覆う絶縁層として、絶縁層２１２、絶縁層２１３、絶縁層２１４の３層を有する場
合を示しているが、これに限られず４層以上であってもいいし、単層、または２層であっ
てもよい。また平坦化層として機能する絶縁層２１４は、不要であれば設けなくてもよい
。
また、基板３１上には、導電層２２１、導電層２２２、導電層２２３、半導体層２３１
、導電層１５１等が設けられている。ここでは、同一の導電膜を加工して得られる複数の
層に同じ符号を付して説明する場合がある。
導電層２２１は、各トランジスタのゲート電極や、容量素子２０３の一方の電極、また
は配線などに用いることができる。導電層２２２は、各トランジスタのソース電極または
ドレイン電極、容量素子２０３のもう一方の電極、若しくは配線などに用いることができ
る。導電層２２３は、各トランジスタのもう一つのゲート電極や、配線などに用いること
ができる。半導体層２３１は、トランジスタの半導体層などに用いることができる。
図２では、表示部３２の例として、１つの副画素の断面を示している。例えば、副画素
は赤色を呈する副画素、緑色を呈する副画素、青色を呈する副画素のいずれかとすること
で、フルカラーの表示を行うことができる。例えば図２に示す副画素は、トランジスタ２
０２と、容量素子２０３と、表示素子６０と、着色層１３１Ｒと、を有する。ここで、ト
ランジスタ２０２、容量素子２０３、及び配線等により副画素回路が構成されている。
図２では、回路３４の例としてトランジスタ２０１が設けられている例を示している。
図２では、トランジスタ２０１及びトランジスタ２０２の例として、チャネルが形成さ
れる半導体層２３１を２つのゲート電極（導電層２２１、導電層２２３）で挟持する構成
を適用した例を示している。このようなトランジスタは他のトランジスタと比較して電界
効果移動度を高めることが可能であり、オン電流を増大させることができる。その結果、
高速動作が可能な回路を作製することができる。さらには回路部の占有面積を縮小するこ
とが可能となる。オン電流の大きなトランジスタを適用することで、表示パネルまたはタ
ッチパネルを大型化、または高精細化したときに配線数が増大したとしても、各配線にお
ける信号遅延を低減することが可能であり、表示ムラを抑制することが可能である。
ここで、図２等では、説明を容易にするため、表示素子６０の直下にトランジスタ２０
２や容量素子２０３等が配置されている例を示している。反射型の液晶表示装置の場合に
は、このようにトランジスタや容量素子、または回路を構成する配線などと表示素子６０
と重ねて配置することで、開口率を高めることができる。また透過型の液晶表示装置の場
合には、表示素子６０よりも下側には透光性の材料を含む層を配置し、トランジスタ２０
２や容量素子２０３等は配置しない構成とすることが好ましい。
また、反射型の液晶表示装置とする場合には、図２に示すように導電層１５１をトラン
ジスタ２０２の半導体層２３１と重ねて配置すると、副画素の開口率を高めることができ
るため好ましい。このとき、導電層１５１と半導体層２３１との間に導電層２２３を設け
ることが好ましい。導電層２２３により、導電層１５１の電界の影響が半導体層２３１に
伝わることがなく、誤動作が抑制される。なお、導電層２２３を設けない場合は、例えば
図３に示すように、半導体層２３１と導電層１５１とが重畳しないようにそれぞれを配置
することが好ましい。
なお、回路３４が有するトランジスタと、表示部３２が有するトランジスタは、同じ構
造であってもよい。また回路３４が有する複数のトランジスタは、全て同じ構造であって
もよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また、表示部３２が
有する複数のトランジスタは、全て同じ構造であってもよいし、異なる構造のトランジス
タを組み合せて用いてもよい。
各トランジスタを覆う絶縁層２１２、絶縁層２１３のうち少なくとも一方は、水や水素
などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶縁層２１２また
は絶縁層２１３はバリア膜として機能させることができる。このような構成とすることで
、トランジスタに対して外部から不純物が拡散することを効果的に抑制することが可能と
なり、信頼性の高いタッチパネルを実現できる。
図２には、表示素子６０にＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）
モードが適用された液晶素子を用いた場合の例を示している。表示素子６０は、導電層１
５１、液晶１５２、及び導電層１５３を有する。導電層１５１と導電層１５３との間に生
じる電界により、液晶の配向を制御することができる。
絶縁層２１４上に、導電層１５３が配置されている。また導電層１５３を覆って絶縁層
２１５が設けられ、絶縁層２１５上に導電層１５１が設けられている。導電層１５１は、
絶縁層２１５、絶縁層２１４、絶縁層２１３、絶縁層２１２に設けられた開口を介してト
ランジスタ２０２のソース又はドレインの一方と電気的に接続されている。
導電層１５１は、櫛歯状の上面形状、またはスリットが設けられた上面形状（平面形状
ともいう）を有する。また、導電層１５３は導電層１５１と重ねて配置されている。また
着色層１３１Ｒ等と重なる領域において、導電層１５３上に導電層１５１が配置されてい
ない部分を有する。
図２では、導電層１５１が画素電極として機能し、導電層１５３が共通電極として機能
する。なお、上層に設けられ、櫛歯状またはスリット状の上面形状を有する導電層１５１
を共通電極とし、下層に設けられる導電層１５３を画素電極として用いることもできる。
その場合には、導電層１５３をトランジスタ２０２のソース又はドレインの一方と電気的
に接続すればよい。
基板２１の基板３１側の面には、絶縁層１２６、遮光層１１５、絶縁層１２７、導電層
２３、導電層２４、導電層２５、配線２９、絶縁層１２１、絶縁層１２３、スペーサ１２
４、着色層１３１Ｒ、着色層１３１Ｂ等が設けられている。
図２では、導電層２３と導電層２４の交差部の断面を示している。導電層２３と導電層
２４とは同一面上に設けられている。導電層２５と、導電層２３及び導電層２４との間に
は絶縁層１２１が設けられている。導電層２５の一部は導電層２３と重なっている。導電
層２３を挟む２つの導電層２４は、絶縁層１２１に設けられた開口を介して導電層２５と
電気的に接続している。
着色層１３１Ｒ等は、導電層２７の基板３１側に設けられている。また着色層１３１Ｒ
等を覆って絶縁層１２３が設けられている。
図２では、表示素子６０が導電層１５１と、導電層１５３の一部と、これらの上方に位
置する液晶１５２により構成されている。
なお、導電層１５１、絶縁層２１４等において、液晶１５２と接する面には、液晶１５
２の配向を制御するための配向膜が設けられていてもよい。
図２に示す構成では、導電層２３が表示素子６０と重ならないように配置されている例
を示している。言い換えると、導電層２３が有する開口と、表示素子６０とが重なるよう
に、導電層２３が配置されている。または、導電層２３は隣接する２つの副画素が有する
、２つの導電層１５１の間の領域と重なるように配置されているとも言い換えることがで
きる。なお、ここでは導電層２３の例を示しているが、導電層２４や導電層２５も同様に
、表示素子６０と重ならないように配置されていることが好ましい。
例えば表示素子６０を反射型の液晶素子とする場合には、導電層１５１及び導電層１５
３のいずれか、または両方に、可視光を反射する材料を用いることができる。これらの両
方に可視光を反射する材料を用いると開口率を高めることができる。また、導電層１５３
に可視光を反射する材料を用い、導電層１５１に可視光を透過する材料を用いてもよい。
このような構成により、表示素子６０を反射型の液晶素子とすることができる。
一方、表示素子６０を透過型の液晶素子とする場合には、導電層１５１及び導電層１５
３のいずれか、または両方に、可視光を透過する材料を用いることができる。これらの両
方に可視光を透過する材料を用いると開口率を高めることができる。また、導電層１５３
に可視光を透過する材料を用い、導電層１５１に可視光を遮光する材料を用いてもよい。
表示素子６０が透過型の液晶素子の場合、例えば図示しない偏光板を、表示部を挟むよ
うに２つ配置する。偏光板よりも外側に配置されたバックライトからの光は偏光板を介し
て入射される。このとき、導電層１５１と導電層１５３の間に与える電圧によって液晶１
５２の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板を介して
射出される光の強度を制御することができる。また入射光は着色層１３１Ｒによって特定
の波長領域以外の光が吸収されることにより、射出される光は例えば赤色を呈する光とな
る。
また偏光板に加えて、例えば円偏光板を用いることができる。円偏光板としては、例え
ば直線偏光板と１／４波長位相差板を積層したものを用いることができる。円偏光板によ
り、視野角依存を低減することができる。
ここでは、表示素子６０として、タッチパネルモジュール１０の厚さ方向に概略垂直な
方向に一対の電極を配置し、液晶１５２に対して厚さ方向に概略垂直な方向に電界をかけ
る方式を示している。なお電極の配置方法としてはこれに限られず、厚さ方向に電界をか
ける方式を適用してもよい。
表示素子６０に適用可能な液晶素子としては、様々なモードが適用された液晶素子を用
いることができる。例えばＶＡ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ
（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈ
ｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、Ａ
ＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）
モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅ
ｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ
）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔ
ａｌ）モード等が適用された液晶素子を用いることができる。
また、タッチパネルモジュール１０にノーマリーブラック型の液晶表示装置、例えば垂
直配向（ＶＡ）モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モー
ドとしては、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎ
ｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モ
ード、ＡＳＶモードなどを用いることができる。
なお、液晶素子は、液晶の光学変調作用によって光の透過または非透過を制御する素子
である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電
界又は斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶として
は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐ
ｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、
反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリ
ック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく
、適用するモードや設計に応じて最適な液晶材料を用いればよい。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組
成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速
度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組
成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよい
のでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防
止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
導電層２７は、表示部３２のうち導電層２５が設けられていない領域を覆って設けられ
ている。
また図２等に示すように、導電層２５と導電層２７とは、同一の膜を加工して形成され
ていることが好ましい。
導電層２５及び導電層２７は、可視光を透過する導電性材料を用いることが好ましい。
可視光を透過する導電層２５及び導電層２７は、例えば金属酸化物を含む導電性材料を
含んで構成される。例えば、後述する透光性を有する導電性材料のうち、金属酸化物を用
いることができる。
または、導電層２５及び導電層２７は、他の導電層や半導体層と同一の金属元素を含む
金属酸化物を用いることが好ましい。特に、タッチパネルモジュール１０が有するトラン
ジスタの半導体層に酸化物半導体を用いた場合、これに含まれる金属元素を含む導電性酸
化物を適用することが好ましい。
導電層２７として導電性の金属酸化物を用いることにより、その表面の酸化が抑制され
、信頼性の高いタッチパネルモジュール１０を実現できる。
図２において、導電層２７は、導電層２３、導電層２４等と重ねて配置されている。そ
のため、導電層２７に共通電位、接地電位、またはそれ以外の任意の定電位を与えること
により、導電層２３、導電層２４を駆動させたときに、基板３１側に発せられる電気的な
ノイズを遮蔽することができる。また同時に、基板３１側に設けられた副画素回路を駆動
させたときに、基板２１側に発せられる電気的なノイズを遮蔽することができる。
このとき、導電層２７には液晶１５２のスイッチングに影響しない定電位を供給すれば
よい。例えば接地電位、共通電位、または任意の定電位を用いることができる。また例え
ば、導電層２７と導電層１５３とを同電位としてもよい。
また、導電層２７に適切な電位を与えることにより、導電層１５１と導電層１５３との
間に生じる電界の向き（電気力線の向き）のうち、厚さ方向の成分を低減し、より効果的
に厚さに対して概略垂直な方向（横方向）に電界が向くようにすることができる。こうす
ることで、液晶１５２の配向欠陥を抑制し、光漏れなどの不具合が生じることを防ぐこと
ができる。
基板３１の端部に近い領域には、接続部２０４が設けられている。接続部２０４は、接
続層２４２を介してＦＰＣ４２と電気的に接続されている。図２では、配線３５の一部と
、導電層２２３を積層することで接続部２０４を構成している例を示している。また基板
２１の端部に近い領域には、接続部１０１が設けられている。接続部１０１は、接続層２
４１を介してＦＰＣ４１と電気的に接続されている。図２に示す構成では、配線２９の一
部と、導電層２５と同一の導電膜を加工して得られた導電層とを積層して接続部１０１を
構成している例を示している。
また図２では、一例として配線として機能する導電層２２１と、配線として機能する導
電層２２２との交差部の断面構造を示している。例えば、導電層２２１を走査線として機
能する配線、および容量線として機能する配線の一方または両方として用い、導電層２２
２を信号線として機能する配線として用いることができる。
ここで、基板２１よりも上部に、指またはスタイラスなどの被検知体が直接触れる基板
を設けてもよい。またこのとき、基板２１と当該基板との間に偏光板または円偏光板を設
けることが好ましい。その場合、当該基板上に保護層（セラミックコート等）を設けるこ
とが好ましい。保護層は、例えば酸化シリコン、酸化アルミニウム、酸化イットリウム、
イットリア安定化ジルコニア（ＹＳＺ）などの無機絶縁材料を用いることができる。また
、当該基板に強化ガラスを用いてもよい。強化ガラスは、イオン交換法や風冷強化法等に
より物理的、または化学的な処理が施され、その表面に圧縮応力を加えたものを用いるこ
とができる。
絶縁層１２３は、着色層１３１Ｒ等に含まれる顔料などの不純物が液晶１５２に拡散す
ることを防ぐオーバーコートとしての機能を有する。
スペーサ１２４は、絶縁層１２３上に設けられ、基板２１と基板３１との距離が一定以
上近づくことを防ぐ機能を有する。図２ではスペーサ１２４と基板３１側の構造物（例え
ば導電層１５１や絶縁層２１４等）とが接触していない例を示すが、これらが接していて
もよい。またここではスペーサ１２４が基板２１側に設けられている例を示したが、基板
３１側に設けてもよい。例えば、隣接する２つの副画素が有する、２つの導電層１５１の
間に配置すればよい。または、スペーサ１２４として粒状のスペーサを用いてもよい。粒
状のスペーサとしては、シリカなどの材料を用いることもできるが、有機樹脂やゴムなど
の弾性を有する材料を用いることが好ましい。このとき、粒状のスペーサは上下方向に潰
れた形状となる場合がある。
ここで、図２に示すようにスペーサ１２４と導電層２３（または導電層２４、導電層２
５）と重ねて配置することが好ましい。こうすることで、表示素子６０が配置される部分
にはスペーサ１２４が配置されないため、スペーサ１２４によって光が吸収、屈折または
散乱などされることがないため、光の取り出し効率を向上させることができる。
本発明の一態様のタッチパネルモジュール１０において、導電層２３、導電層２４より
も基板２１側に、隣接する副画素間の混色を抑制する遮光層１１５が設けられている。し
たがって、遮光層１１５により導電層２３や導電層２４が外光を反射することにより視認
性が低下してしまうことを抑制することができる。そのため、導電層２３、導電層２４と
して、可視光を反射する材料を用いることができる。または、可視光を透過する材料を用
いた場合であっても、導電層２３や導電層２４が配置されている部分と、そうでない部分
の境界が視認されることがないため、視認性を向上することができる。
一方、導電層２７は可視光を透過する材料を含んで構成されるため、表示素子６０及び
着色層１３１Ｒ等を透過した光は、導電層２７を透過して外部に射出される。
なお、図２において、着色層１３１Ｒ等を覆って絶縁層１２３を設ける構成を示したが
、絶縁層１２３を無くす構成としてもよい。そうすることで、タッチパネルモジュール１
０を作製する際に必要なフォトマスク、及びパターニング工程を省略することができる。
なお、図２では、着色層１３１Ｒよりも基板２１側に導電層２７を配置した場合を示し
たが、これらが重ねて配置されていればよく、この構成に限られない。
図３に示すタッチパネルモジュール１０は、導電層２７を着色層１３１Ｒよりも基板３
１側に配置した場合の例を示している。
また図４及び図５に示すタッチパネルモジュールは、導電層２７を絶縁層１２３よりも
基板３１側に配置した場合の例を示している。
図４と図５とでは、絶縁層１２３に設けられる開口の形状が異なる点で相違している。
図４では、導電層２５と絶縁層１２３とが重ならないように、導電層２５が形成される
位置及びその近傍を含んで、絶縁層１２３に開口が形成されている。
一方、図５では、導電層２５と絶縁層１２１との間に絶縁層１２３の一部が配置される
ように、絶縁層１２３が加工されている場合を示している。このとき、導電層２５と導電
層２４とは、絶縁層１２１と絶縁層１２３に設けられた開口を介して電気的に接続してい
る。
図６では、着色層１３１Ｒ等を導電層２７よりも基板２１側に配置した例を示している
。また図６に示す構成では、着色層１３１Ｒを覆って絶縁層１２７が設けられている。絶
縁層１２７によって、着色層１３１Ｒ等の段差を被覆することで、導電層２３や導電層２
４等の被形成面の平坦性が高まり、検出感度の均一性を高めることができる。
以上が断面構成例１についての説明である。
［断面構成例２］
以下では、上記とは一部の構成が異なる断面構成例について説明する。具体的には、導
電層２５及び導電層２７に、酸化物半導体を用いた場合の断面構成の一例について説明す
る。
図７は、図２と比較して、導電層２５、導電層２７等を覆う絶縁層１２２を有する点で
主に相違している。
導電層２５及び導電層２７は、低抵抗化された酸化物半導体を含んで構成されているこ
とが好ましい。特に、タッチパネルモジュール１０が有するトランジスタの半導体層に酸
化物半導体を用いた場合、これよりも抵抗率の低い酸化物半導体を適用することが好まし
い。
例えば、後述する酸化物半導体の抵抗率の制御方法により、導電層２７を低抵抗化させ
ることができる。
またこのとき、導電層２５及び導電層２７を覆う絶縁層１２２としては、水素を多く含
む絶縁層を用いることが好ましい。特に絶縁層１２２は、窒化シリコンを含む絶縁膜を含
むことが好ましい。
導電層２７として導電性の金属酸化物、または低抵抗化された酸化物半導体を用いるこ
とにより、その表面の酸化が抑制され、信頼性の高いタッチパネルモジュール１０を実現
できる。
図８、図９、図１０、及び図１１は、それぞれ図３、図４、図５、及び図６に、絶縁層
１２２を追加した場合の例を示している。図８乃至図１１において、導電層２５及び導電
層２７はそれぞれ、トランジスタの半導体層及び導電層２２３と同一の金属を含む酸化物
半導体を含んで構成されている。
以上が断面構成例２についての説明である。
［変形例］
以下では、本発明の一態様のタッチパネルが有するトランジスタの構造がトップゲート
型のトランジスタの例を図１２及び図１３に示す。
図１２に示すタッチパネルモジュールは、図２で例示した構成と比較し、トランジスタ
３０１、３０２の構造が主に相違している。トランジスタの構造以外は図２に示す構成と
ほぼ同一であるため、同一の箇所には同一の符号を用い、共通の部分の詳細な説明は省略
することとする。
また、図１３に示すタッチパネルモジュールは、図７で例示した構成にトップゲート型
のトランジスタを適用した場合の例を示している。
図１２及び図１３には、表示素子６０にＦＦＳモードが適用された液晶素子を用いた場
合の例を示している。表示素子６０は、導電層１５１、液晶１５２、及び導電層１５３を
有する。
トランジスタ３０１、３０２は、バッファ層３００上に半導体層と、ゲート絶縁層とし
て機能する絶縁層と、ゲート絶縁層を介して半導体層と重なるゲート電極として機能する
導電層と、ゲート電極として機能する導電層を覆う絶縁層と、ソース電極として機能する
導電層と、ドレイン電極として機能する導電層と、を有する。また、ゲート電極と重なら
ない半導体層の領域はゲート電極と重なるチャネル形成領域よりも低抵抗な領域とするこ
とが好ましい。
酸化物半導体層を用いる場合、ゲート電極と重ならない半導体層の領域をチャネル形成
領域よりも低抵抗な領域とするため、ゲート電極と重ならない半導体層に不純物元素（希
ガスや、窒素や、リンや、ボロンや、水素など）を添加することが好ましい。希ガスとし
てはヘリウム、アルゴンなどを用いることができる。また、不純物の添加方法としては、
プラズマを用いる方法やイオン注入法などを用いることができる。イオン注入法を用いる
と、ゲート電極をマスクとして自己整合的に不純物元素を添加して酸化物半導体層の一部
を低抵抗化させることができ、好ましい。
容量素子２０３は、ゲート電極として機能する導電層と、ソース電極またはドレイン電
極として機能する導電層と、それらの間に配置される絶縁層を誘電体として形成される。
また、接続部２０４は、配線３５の一部と、導電層２２３を積層することで構成している
。導電層２２３としては、スパッタリング法を用い、酸素ガスを含む雰囲気にて成膜する
ことで、導電層２２３の被形成面となる、絶縁層２１２に酸素または過剰酸素を添加する
。また、過剰酸素によりトランジスタ３０１、３０２の酸化物半導体層中の酸素欠損が補
填され、信頼性の高いトランジスタを実現することができる。また、絶縁層２１２及び／
または酸化物半導体層中に過剰の酸素を供給する場合において、絶縁層２１３は、酸素の
透過を抑制することができる材料を用いることが好ましい。
バッファ層３００としては酸化珪素や金属酸化物などの絶縁材料を用いる。バッファ層
３００として用いる金属酸化物としては、アルミニウム、インジウム、ガリウム、亜鉛な
どを一種または複数種有する酸化物を用いる。また、バッファ層３００は水や水素などの
不純物が拡散しにくい材料を用いることが好ましい。すなわち、バッファ層３００はバリ
ア膜として機能させることができる。このような構成とすることで、トランジスタ３０１
、３０２に対して外部から不純物が拡散することを効果的に抑制することが可能となり、
信頼性の高いタッチパネルを実現できる。
以上が変形例についての説明である。
〔各構成要素について〕
以下では、上記に示す各構成要素について説明する。
｛基板｝
タッチパネルが有する基板には、平坦面を有する材料を用いることができる。表示素子
からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英
、セラミック、サファイヤ、有機樹脂などの材料を用いることができる。
厚さの薄い基板を用いることで、タッチパネルの軽量化、薄型化を図ることができる。
さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有するタッチパネル
を実現できる。
ガラスとしては、例えば、無アルカリガラス、バリウムホウケイ酸ガラス、アルミノホ
ウケイ酸ガラス等を用いることができる。
可撓性及び可視光に対する透過性を有する材料としては、例えば、可撓性を有する程度
の厚さのガラスや、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート
（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメ
チルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥ
Ｓ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミ
ド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げら
れる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、ポリアミドイミド
樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に有機
樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用
することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いたタ
ッチパネルも軽量にすることができる。
また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙
げた基板の他に、金属基板、セラミック基板、または半導体基板等を用いることもできる
。金属材料や合金材料は熱伝導性が高く、封止基板全体に熱を容易に伝導できるため、タ
ッチパネルの局所的な温度上昇を抑制することができ、好ましい。可撓性や曲げ性を得る
ためには、金属基板の厚さは、１０μｍ以上２００μｍ以下が好ましく、２０μｍ以上５
０μｍ以下であることがより好ましい。
金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニ
ッケル等の金属、もしくはアルミニウム合金またはステンレス等の合金などを好適に用い
ることができる。
また、金属基板の表面を酸化する、又は表面に絶縁膜を形成するなどにより、絶縁処理
が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法、電
着法、蒸着法、又はスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素雰囲
気で放置する又は加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形成し
てもよい。
可撓性を有する基板に、タッチパネルの表面を傷などから保護するハードコート層（例
えば、窒化シリコン層など）や、押圧を分散可能な材質の層（例えば、アラミド樹脂層な
ど）等と積層されて構成されていてもよい。また、水分等による表示素子の寿命の低下等
を抑制するために、可撓性を有する基板に透水性の低い絶縁膜が積層されていてもよい。
例えば、窒化シリコン、酸化窒化シリコン、酸化アルミニウム、窒化アルミニウム等の無
機絶縁材料を用いることができる。
基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とする
と、水や酸素に対するバリア性を向上させ、信頼性の高いタッチパネルとすることができ
る。
例えば、表示素子に近い側からガラス層、接着層、及び有機樹脂層を積層した基板を用
いることができる。当該ガラス層の厚さとしては２０μｍ以上２００μｍ以下、好ましく
は２５μｍ以上１００μｍ以下とする。このような厚さのガラス層は、水や酸素に対する
高いバリア性と可撓性を同時に実現できる。また、有機樹脂層の厚さとしては、１０μｍ
以上２００μｍ以下、好ましくは２０μｍ以上５０μｍ以下とする。このような有機樹脂
層を設けることにより、ガラス層の割れやクラックを抑制し、機械的強度を向上させるこ
とができる。このようなガラス材料と有機樹脂の複合材料を基板に適用することにより、
極めて信頼性が高いフレキシブルなタッチパネルとすることができる。
｛トランジスタ｝
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として
機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する
絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示し
ている。
なお、本発明の一態様のタッチパネルが有するトランジスタの構造は特に限定されない
。例えば、スタガ型のトランジスタとしてもよいし、逆スタガ型のトランジスタとしても
よい。また、トップゲート型又はボトムゲート型のいずれのトランジスタ構造としてもよ
い。トランジスタに用いる半導体材料は特に限定されず、例えば、酸化物半導体、シリコ
ン、ゲルマニウム等が挙げられる。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、
結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領
域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トラン
ジスタ特性の劣化を抑制できるため好ましい。
また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素、化合物半
導体又は酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半
導体、ガリウムヒ素を含む半導体又はインジウムを含む酸化物半導体などを適用できる。
特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好ましい。
シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を用いると
、トランジスタのオフ状態における電流を低減できるため好ましい。
例えば、上記酸化物半導体として、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ
）を含むことが好ましい。より好ましくは、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇ
ａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＨｆまたはＮｄ等の金属）で表記される酸化物
を含む。
特に、半導体層として、複数の結晶部を有し、当該結晶部はｃ軸が半導体層の被形成面
、または半導体層の上面に対し概略垂直に配向し、且つ隣接する結晶部間には粒界が確認
できない酸化物半導体膜を用いることが好ましい。
このような酸化物半導体は、結晶粒界を有さないために表示パネルを湾曲させたときの
応力によって酸化物半導体膜にクラックが生じてしまうことが抑制される。したがって、
可撓性を有し、湾曲させて用いるタッチパネルなどに、このような酸化物半導体を好適に
用いることができる。
また半導体層としてこのような結晶性を有する酸化物半導体を用いることで、電気特性
の変動が抑制され、信頼性の高いトランジスタを実現できる。
また、シリコンよりもバンドギャップの大きな酸化物半導体を用いたトランジスタは、
その低いオフ電流により、トランジスタと直列に接続された容量に蓄積した電荷を長期間
に亘って保持することが可能である。このようなトランジスタを画素に適用することで、
各画素の階調を維持しつつ、駆動回路を停止することも可能となる。その結果、極めて消
費電力の低減された表示装置を実現できる。
半導体層は、例えば少なくともインジウム、亜鉛及びＭ（Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ
、Ｌａ、Ｃｅ、ＳｎまたはＨｆ等の金属）を含むＩｎ－Ｍ－Ｚｎ酸化物で表記される膜を
含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気特性のばらつき
を減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム、スズ、ハフ
ニウム、アルミニウム、またはジルコニウム等がある。また、他のスタビライザーとして
は、ランタノイドである、ランタン、セリウム、プラセオジム、ネオジム、サマリウム、
ユウロピウム、ガドリニウム、テルビウム、ジスプロシウム、ホルミウム、エルビウム、
ツリウム、イッテルビウム、ルテチウム等がある。
半導体層を構成する酸化物半導体として、例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－
Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌ
ａ－Ｚｎ系酸化物、Ｉｎ－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ
－Ｚｎ系酸化物、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－
Ｚｎ系酸化物、Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚ
ｎ系酸化物、Ｉｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ
系酸化物、Ｉｎ－Ｌｕ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－
Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－Ｚｎ系酸化
物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物を用いることが
できる。
なお、ここで、Ｉｎ－Ｇａ－Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有す
る酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺ
ｎ以外の金属元素が入っていてもよい。
また、半導体層と、導電層は、上記酸化物のうち、同一の金属元素を有していてもよい
。半導体層と、導電層を同一の金属元素とすることで、製造コストを低減させることがで
きる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで製造コストを低減
させることができる。また半導体層と導電層を加工する際のエッチングガスまたはエッチ
ング液を共通して用いることができる。ただし、半導体層と、導電層は、同一の金属元素
を有していても、組成が異なる場合がある。例えば、トランジスタ及び容量素子の作製工
程中に、膜中の金属元素が脱離し、異なる金属組成となる場合がある。
なお、半導体層がＩｎ－Ｍ－Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎとＭ
の原子数比率は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎ
が２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが
３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
半導体層は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ま
しくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いる
ことで、トランジスタのオフ電流を低減することができる。
半導体層の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下
、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
半導体層がＩｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌ
ａ、Ｃｅ、ＨｆまたはＮｄ）の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパ
ッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ま
しい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚ
ｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２が好ま
しい。なお、成膜される半導体層の原子数比はそれぞれ、誤差として上記のスパッタリン
グターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動を含む。
半導体層としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、半導体層は
、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下
、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ
３以下、さらに好ましくは１×１０１０個／ｃｍ３未満であり、１×１０－９個／ｃｍ３
以上のキャリア密度の酸化物半導体を用いることができる。そのような酸化物半導体を、
高純度真性または実質的に高純度真性な酸化物半導体と呼ぶ。これにより不純物濃度が低
く、欠陥準位密度が低いため、安定な特性を有する酸化物半導体であるといえる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥
密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好まし
い。
半導体層において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層
において酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや
炭素の濃度（二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる濃度）を、２×１０１８ａｔｏｍｓ／ｃｍ
３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、アルカリ金属及びアルカリ土類金属は、酸化物半導体と結合するとキャリアを生
成する場合があり、トランジスタのオフ電流が増大してしまうことがある。このため、半
導体層において、二次イオン質量分析法により得られるアルカリ金属またはアルカリ土類
金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１６ａｔｏｍ
ｓ／ｃｍ３以下にする。
また、半導体層に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が
増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジ
スタはノーマリーオン特性となりやすい。このため例えば、二次イオン質量分析法により
得られる窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、ＣＡＡＣ
－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ－Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍ
ｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、微結晶構造、または非晶質構造を含む。非単結晶
構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳは最も欠陥準位密
度が低い。
半導体層は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原
子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば
、完全な非晶質構造であり、結晶部を有さない。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡ
Ｃ－ＯＳの領域、単結晶構造の領域のいずれか二種以上を有する混合膜であってもよい。
混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ
－ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域を有する場合がある。また、
混合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ
－ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合があ
る。
または、トランジスタのチャネルが形成される半導体に、シリコンを用いることが好ま
しい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリ
コンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコ
ンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温
で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備え
る。このような多結晶半導体を画素に適用することで画素の開口率を向上させることがで
きる。また表示パネルが極めて高精細な場合であっても、ゲート駆動回路とソース駆動回
路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減す
ることができる。
｛導電層｝
トランジスタのゲート、ソースおよびドレインのほか、タッチパネルを構成する各種配
線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、
クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、また
はタングステンなどの金属、またはこれを主成分とする合金などが挙げられる。またこれ
らの材料を含む膜を単層で、または積層構造として用いることができる。例えば、シリコ
ンを含むアルミニウム膜の単層構造、チタン膜上にアルミニウム膜を積層する二層構造、
タングステン膜上にアルミニウム膜を積層する二層構造、銅－マグネシウム－アルミニウ
ム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を積層する二層構造、タングス
テン膜上に銅膜を積層する二層構造、チタン膜または窒化チタン膜と、その上に重ねてア
ルミニウム膜または銅膜を積層し、さらにその上にチタン膜または窒化チタン膜を形成す
る三層構造、モリブデン膜または窒化モリブデン膜と、その上に重ねてアルミニウム膜ま
たは銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成する三層
構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛等の酸化物を用いてもよい
。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が高まるため好ま
しい。
また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、イ
ンジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物または
グラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タ
ングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの
金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒
化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそ
れらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材
料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とイン
ジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。
または、導電層として、半導体層と同様の酸化物半導体を用いることが好ましい。この
とき導電層が、半導体層のチャネルが形成される領域よりも低い電気抵抗を呈するように
、形成されていることが好ましい。
例えばこのような導電層を、導電層２５、導電層２７、トランジスタの第２のゲート電
極として機能する導電層２２３などに適用することができる。または、透光性を有する他
の導電層にも適用することができる。
｛酸化物半導体の抵抗率の制御方法｝
半導体層及び導電層に用いることのできる酸化物半導体膜は、膜中の酸素欠損及び／又
は膜中の水素、水等の不純物濃度によって、抵抗率を制御することができる半導体材料で
ある。そのため、半導体層及び導電層へ酸素欠損及び／又は不純物濃度が増加する処理、
または酸素欠損及び／又は不純物濃度が低減する処理を選択することによって、それぞれ
の酸化物半導体膜の抵抗率を制御することができる。
具体的には、導電層に用いる酸化物半導体膜にプラズマ処理を行い、該酸化物半導体の
膜中の酸素欠損を増加させる、および／または酸化物半導体の膜中の水素、水等の不純物
を増加させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とするこ
とができる。また、酸化物半導体膜に水素を含む絶縁膜を接して形成し、該水素を含む絶
縁膜から酸化物半導体膜に水素を拡散させることによって、キャリア密度が高く、抵抗率
が低い酸化物半導体膜とすることができる。
一方、トランジスタのチャネル領域として機能する半導体層は、水素を含む絶縁膜と接
しない構成とする。半導体層と接する絶縁膜の少なくとも一つに酸素を含む絶縁膜、別言
すると、酸素を放出することが可能な絶縁膜を適用することで、半導体層に酸素を供給す
ることができる。酸素が供給された半導体層は、膜中または界面の酸素欠損が補填され抵
抗率が高い酸化物半導体膜となる。なお、酸素を放出することが可能な絶縁膜としては、
例えば、酸化シリコン膜、または酸化窒化シリコン膜を用いることができる。
また、抵抗率が低い酸化物半導体膜を得るために、イオン注入法、イオンドーピング法
、プラズマイマージョンイオンインプランテーション法などを用いて、水素、ボロン、リ
ン、または窒素を酸化物半導体膜に注入してもよい。
また、抵抗率が低い酸化物半導体膜を得るために、該酸化物半導体膜にプラズマ処理を
行ってもよい。例えば、該プラズマ処理としては、代表的には、希ガス（Ｈｅ、Ｎｅ、Ａ
ｒ、Ｋｒ、Ｘｅ）、水素、及び窒素の中から選ばれた一種以上を含むガスを用いたプラズ
マ処理が挙げられる。より具体的には、Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混
合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒとアンモ
ニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などが
挙げられる。
上記プラズマ処理によって、酸化物半導体膜は、酸素が脱離した格子（または酸素が脱
離した部分）に酸素欠損を形成する。該酸素欠損は、キャリアを発生する要因になる場合
がある。また、酸化物半導体膜の近傍、より具体的には、酸化物半導体膜の下側または上
側に接する絶縁膜から水素が供給されると、上記酸素欠損と水素が結合することで、キャ
リアである電子を生成する場合がある。
一方、酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、
又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、
酸化物半導体膜のキャリア密度が、８×１０１１個／ｃｍ３未満、好ましくは１×１０１
１／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であることを指す。高純
度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため
、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性で
ある酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することがで
きる。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著し
く小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソー
ス電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ
電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０－１３Ａ以下と
いう特性を得ることができる。したがって、上述した高純度真性または実質的に高純度真
性である酸化物半導体膜を用いる半導体層をチャネル領域に用いるトランジスタは、電気
特性の変動が小さく、信頼性の高いトランジスタとなる。
導電層として用いる酸化物半導体膜と接する絶縁膜として、例えば、水素を含む絶縁膜
、別言すると水素を放出することが可能な絶縁膜、代表的には窒化シリコン膜を用いるこ
とで、導電層に水素を供給することができる。水素を放出することが可能な絶縁膜として
は、膜中の含有水素濃度が１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。この
ような絶縁膜を導電層に接して形成することで、導電層に効果的に水素を含有させること
ができる。このように、半導体層及び導電層に接する絶縁膜の構成を変えることによって
、酸化物半導体膜の抵抗率を制御することができる。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。
したがって、水素が含まれている絶縁膜と接して設けられた導電層は、半導体層よりもキ
ャリア密度の高い酸化物半導体膜となる。
トランジスタのチャネル領域が形成される半導体層は、水素ができる限り低減されてい
ることが好ましい。具体的には、半導体層において、二次イオン質量分析法により得られ
る水素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍ
ｓ／ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａ
ｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましく
は５×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃ
ｍ３以下とする。
一方、導電層は、半導体層よりも水素濃度及び／又は酸素欠損量が多く、抵抗率が低い
酸化物半導体膜である。導電層に含まれる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３
以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａ
ｔｏｍｓ／ｃｍ３以上である。また、半導体層と比較して、導電層に含まれる水素濃度は
２倍以上、好ましくは１０倍以上である。また、導電層の抵抗率が、半導体層の抵抗率の
１×１０－８倍以上１×１０－１倍未満であることが好ましく、代表的には１×１０－３
Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０－３Ωｃｍ以上
１×１０－１Ωｃｍ未満であるとよい。
｛絶縁層｝
各絶縁層、オーバーコート、スペーサ等に用いることのできる絶縁材料としては、例え
ば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、
酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁
材料を用いることもできる。
｛接着層｝
接着層としては、熱硬化樹脂や光硬化樹脂、２液混合型の硬化性樹脂などの硬化性樹脂
を用いることができる。例えば、アクリル樹脂、ウレタン樹脂、エポキシ樹脂、またはシ
リコーンなどのシロキサン結合を有する樹脂などを用いることができる。
｛接続層｝
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕ
ｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃ
ｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
｛着色層｝
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含
まれた樹脂材料などが挙げられる。
以上が各構成要素についての説明である。
［タッチセンサの構成例］
続いて、本発明の一態様のタッチパネルモジュール１０に適用することのできるタッチ
センサ２２の構成の例について、図面を参照して説明する。
図１４（Ａ）は、タッチセンサ２２の一部を示す上面概略図（平面概略図）である。ま
た図１４（Ｂ）は、図１４（Ａ）中の一点鎖線で囲った領域を拡大した上面概略図である
。
図１４（Ａ）（Ｂ）に示すように、導電層２３は、導電層２５と交差する部分の幅が小
さくなるようにくびれた形状を有することが好ましい。こうすることで、容量素子１１の
容量値を小さくすることが可能となる。例えば自己容量方式のタッチセンサの場合には、
容量素子１１の容量値は小さいほど検出感度を向上させることができる。
また、隣接する導電層２３と導電層２４との間には、これらと電気的に絶縁された導電
層２６を有していてもよい。導電層２６を有することにより、タッチセンサ２２の厚さの
薄い部分が形成されてしまうことを抑制できる。例えば導電層２３と導電層２４とを同一
面上に形成する場合には、同様に形成された導電層２６を設けることにより、これら導電
層の形成工程よりも後に形成する薄膜の被覆性を高め、表面を平坦化することができる。
また、タッチセンサ２２の厚さが均一化されることで、これを透過する画素からの光の輝
度ムラが低減され、表示品位の高められたタッチパネルを実現することができる。
また、図１４（Ｃ）には、導電層２３と導電層２４とを異なる平面上に形成し、導電層
２５を設けない場合について示している。このとき、導電層２６は導電層２３または導電
層２４のいずれか一方と同一平面上に形成してもよいし、異なる平面上に形成してもよい
。なお、導電層２６を設ける必要のない場合には、設けなくてもよい。
図１５（Ａ）は、図１４とは異なるパターンを有するタッチセンサの一部を示す上面概
略図である。
図１５（Ａ）に示す例では、導電層２３と導電層２４の交差部において、導電層２３の
幅が導電層２４の幅よりも大きくなっている。
例えば、導電層２３を表示部の長辺方向に平行に配置し、導電層２４を短辺方向に平行
に配置した場合、導電層２３の抵抗値の増大を防ぐために、図１５に示すように導電層２
３の幅を導電層２４よりも大きくすることは特に効果的である。
図１５（Ｂ）は、導電層２３と電気的に接続する導電層２５を配置した例である。この
ように、導電層２５によりブリッジする構成とした場合、導電層２３と導電層２５の間の
接触抵抗が、検出感度に影響する場合がある。そのため、ブリッジ構造を有する導電層側
の幅を大きくすることは特に効果的である。なお、このとき、導電層２３は表示部の短辺
方向に平行に配置される導電層であってもよい。
図１６（Ａ）は、複数の導電層２３と複数の導電層２４を有するタッチセンサ２２の回
路図の一例を示している。図１６（Ａ）では、簡単のために６本の導電層２３と、６本の
導電層２４とを有する構成を示しているが、その数に限られない。
１本の導電層２３と、１本の導電層２４の間には、一つの容量素子１１が形成されてい
る。したがって、容量素子１１がマトリクス状に配置されている。
投影型自己容量方式の場合、導電層２３及び導電層２４の各々にはパルス電圧を走査す
るように与えられ、その時に自己に流れる電流の値を検知する。被検知体が近づいた場合
には当該電流の大きさが変化するため、この差を検知することで被検知体の位置情報を取
得することができる。また投影型相互容量方式の場合には、導電層２３または導電層２４
のいずれか一方にパルス電圧を走査するように与えられ、他方に流れる電流を検知するこ
とにより、被検知体の位置情報を取得する。
導電層２３及び導電層２４は、それぞれ複数の開口を有する格子状または網目状（メッ
シュ状）の形状を有することが好ましい。図１６（Ｂ）には、導電層２３の一部の上面形
状の例を示している。
図１６（Ｂ）に示す導電層２３は、横方向の間隔Ｐ１、縦方向の間隔Ｐ２を有する格子
状の形状を有する。図１６（Ｂ）では、間隔Ｐ１と間隔Ｐ２とが同程度である場合を示し
ているが、これらは異なる間隔で配置されていてもよい。例えば、図１６（Ｃ）に示すよ
うに横方向の間隔Ｐ１よりも縦方向の間隔Ｐ２を大きくしてもよいし、その逆としてもよ
い。なお導電層２４についても同様である。
導電層２３または導電層２４は、その開口率（単位面積当たりの導電層２３または導電
層２４の開口面積の割合）が、例えば２０％以上１００％未満、好ましくは３０％以上１
００％未満、より好ましくは５０％以上１００％未満である領域を有することが好ましい
。
開口率は、例えば間隔Ｐ１、間隔Ｐ２及び導電層の幅によって容易に算出することがで
きる。または、図１６（Ｂ）に示す周期単位の領域Ｒにおいて、領域Ｒの面積と、領域Ｒ
に含まれる導電層２３の面積の比によって、開口率を算出することができる。ここで領域
Ｒは、周期性を有する導電層２３のパターンの周期単位となる領域であり、これを縦及び
横方向に周期的に配列させることで導電層２３のパターンを形成することができる。
導電層２３及び導電層２４において、格子を構成するパターンの幅を、例えば５０ｎｍ
以上１００μｍ以下、好ましくは１μｍ以上５０μｍ以下、より好ましくは１μｍ以上２
０μｍ以下とすることが好ましい、このように、格子を構成するパターン幅を小さくする
ことで、後述するように開口と画素とを重ねる場合に、画素の間隔を狭めることが可能と
なるため、より高い精細度と高い開口率を有するタッチパネルを実現できる。
図１７（Ａ）は、導電層２３と導電層２４の境界部分をさらに拡大した上面概略図であ
る。
導電層２３及び導電層２４は、それぞれ格子状（網目状、メッシュ状ともいう）の形状
を有していることが好ましい。すなわち、導電層２３及び導電層２４は、それぞれ複数の
開口（開口２３ａ及び開口２４ａ）を有する形状とすることが好ましい。後述するように
、当該開口と画素とが重なるように設けることにより、画素が有する表示素子からの光を
導電層２３及び導電層２４によって遮光される、若しくは導電層２３及び導電層２４を透
過して輝度が低下してしまうことがない。その結果、画素の開口率や光取り出し効率を犠
牲にすることなく、タッチパネルにタッチセンサ２２を適用することができる。また同様
に導電層２５も画素と重ならないような形状とすることが好ましい。
また図１７（Ａ）に示すように、これらの境界において、導電層２３の一部と導電層２
４の一部とに囲まれた開口２２ａが形成されるような形状としてもよい。このような構成
とすることで、導電層２３と導電層２４との距離を限りなく小さくすることが可能で、こ
れらの容量を大きくすることができる。特に、相互容量方式を採用する際には、２つの導
電層の距離を小さくし、これらの間の容量を高めることが好ましい。
図１７（Ｂ）は、導電層２３と導電層２４の交差部を拡大した上面概略図である。ここ
では隣接する２つの導電層２４を導電層２５によって電気的に接続した例を示している。
導電層２３及び導電層２４と、導電層２５との間には、図示しない絶縁層１２１が設けら
れている。また、導電層２４と導電層２５とは、当該絶縁層１２１に設けられた開口を介
して電気的に接続している。導電層２３と導電層２５とは、当該絶縁層１２１を介して互
いに重なる領域を有する。
図１８（Ａ）は、図１７（Ｂ）に導電層２７を重ねて示した図である。また図１８（Ｂ
）は、このときの導電層２７及び導電層２５を破線で示した図である。
このように、導電層２７には開口部（切欠き部ともいう）が設けられ、当該開口部の内
部に導電層２５が位置している構成とすることができる。こうすることで、導電層２７と
導電層２５とを同一の導電膜を加工して形成することができる。
なお、導電層２７と導電層２５とを異なる導電膜を加工して形成する場合には、導電層
２７と導電層２５とが重なっていてもよい。
図１９（Ａ）は、図１７及び図１８とは異なるパターンの例である。ここでは、導電層
２３と、導電層２４の交差部近傍の上面概略図を示している。導電層２４は導電層２５に
よりブリッジされている。また、図１９（Ｂ）は、導電層２５及び導電層２７を破線で示
した図である。
図１９では、導電層２４の延伸方向に沿って、ストライプ状の複数の導電層２７を設け
る例を示している。複数の導電層２７は、表示部の外周部（例えば回路３４と重なる部分
など）でそれぞれ電気的に接続され、同じ電位を供給可能な構成とすることが好ましい。
導電層２７は、表示素子と重なる部分は幅が太く、導電層２３と重なる部分は幅が細くな
るように、くびれた形状を有している。導電層２７と導電層２３の重なる面積を小さくす
ることで、導電層２３の寄生容量を低減できる。
［導電層の開口と画素の配置例］
図２０の各図は、表示面側から見たときの画素及び画素に含まれる副画素と、導電層２
３の位置関係を示す概略図である。なお、ここでは導電層２３を例に挙げて説明するが、
導電層２４及び導電層２５についても、同様の構成とすることができる。
図２０（Ａ）では、画素３３は副画素３３Ｒ、副画素３３Ｇ及び副画素３３Ｂの３つの
副画素から構成されている例を示している。例えば、副画素３３Ｒは赤色を表示し、副画
素３３Ｇは緑色を表示し、副画素３３Ｂは青色を表示する機能を有していればよい。なお
、画素３３が有する副画素の数、及び副画素の色の種類はこれに限られない。
画素３３に含まれる複数の副画素は、それぞれ表示素子を備える。表示素子としては、
上述した液晶素子を用いることができる。そのほかにも、例えば有機ＥＬ素子などの発光
素子、透過型、半透過型または反射型の液晶素子、電気泳動方式や電子粉流体（登録商標
）方式などにより表示を行う表示素子（電子インクともいう）、シャッター方式のＭＥＭ
Ｓ表示素子、光干渉方式のＭＥＭＳ表示素子等が挙げられる。また副画素は、当該表示素
子に加えて、トランジスタや容量素子、及びこれらを電気的に接続する配線などを有して
いてもよい。
図２０（Ａ）に示す構成では、導電層２３の複数の開口のそれぞれが、副画素３３Ｒ、
副画素３３Ｇ及び副画素３３Ｂの３つの副画素のいずれかと互いに重なるように配置され
ている。このように、導電層２３の開口は、一つの副画素と重なるように配置されている
ことが好ましい。
図２０（Ｂ）では、隣接する異なる色を呈する２つの副画素の間に、導電層２３を配置
する構成を示している。図２０（Ｂ）に示すように、隣接する同じ色を呈する２つの副画
素の間では混色の問題が生じないため、ここに導電層２３が設けられていない部分を有す
る構成としてもよい。
図２０（Ｃ）、（Ｄ）では、図２０（Ａ）、（Ｂ）に示す構成と比較して画素３３がさ
らに副画素３３Ｙを有している場合の例を示している。副画素３３Ｙは、例えば黄色を表
示することができる画素を適用することができる。なお、副画素３３Ｙに代えて、白色を
表示することのできる画素を適用することもできる。このように３色よりも多くの副画素
を備える画素３３とすることで、消費電力を低減できる。
図２０（Ａ）～（Ｄ）では、各々の副画素がストライプ状に配置された例を示したが、
例えば図２０（Ｅ）に示すように、一方向に２色の副画素が交互に配置される構成として
もよい。
また、画素３３が有する副画素の大きさ（例えば表示に寄与する領域の面積）は、各々
の副画素で異なっていてもよい。例えば視感度の比較的低い青を示す副画素を大きく、ま
た視感度の比較的高い緑または赤を示す副画素を小さくすることもできる。
図２０（Ｆ）、（Ｇ）では、副画素３３Ｒ、副画素３３Ｇ及び副画素３３Ｂのうち、副
画素３３Ｂの大きさを、他の副画素よりも大きくした場合の例を示している。ここでは副
画素３３Ｒと副画素３３Ｇとが交互に配列する例を示しているが、図２０（Ａ）等に示す
ように３つの副画素のそれぞれをストライプ状に配置し、各々の大きさを異ならせた構成
とすることもできる。
なお、上述のようにここでは導電層２３と副画素との位置関係について説明したが、導
電層２４及び導電層２５についても同様である。すなわち、本発明の一態様のタッチパネ
ルは、導電層２３の開口２３ａと、１以上の副画素とが互いに重なる領域を有し、且つ、
導電層２４の開口２４ａと、他の１以上の副画素とが互いに重なる領域を有する。また上
述のように各副画素は表示素子を有しているため、開口２３ａ及び開口２４ａは、それぞ
れ一以上の表示素子と互いに重なる領域を有するともいえる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態２）
本実施の形態では、本発明の一態様の入力装置、または入出力装置の駆動方法の例につ
いて、図面を参照して説明する。
［センサの検知方法の例］
図２１（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図２１
（Ａ）では、パルス電圧出力回路６０１、電流検知回路６０２を示している。なお図２１
（Ａ）では、パルス電圧が与えられる電極６２１、電流の変化を検知する電極６２２をそ
れぞれ、Ｘ１－Ｘ６、Ｙ１－Ｙ６のそれぞれ６本の配線として示している。また図２１（
Ａ）は、電極６２１および電極６２２が重畳することで形成される容量６０３を図示して
いる。なお、電極６２１と電極６２２とはその機能を互いに置き換えてもよい。
パルス電圧出力回路６０１は、Ｘ１－Ｘ６の配線に順にパルス電圧を印加するための回
路である。Ｘ１－Ｘ６の配線にパルス電圧が印加されることで、容量６０３を形成する電
極６２１および電極６２２は電界が生じる。この電極間に生じる電界が遮蔽等により容量
６０３の容量に変化を生じさせることを利用して、被検知体の接近、または接触を検出す
ることができる。
電流検知回路６０２は、容量６０３での容量の変化による、Ｙ１－Ｙ６の配線での電流
の変化を検知するための回路である。Ｙ１－Ｙ６の配線では、被検知体の接近、または接
触がないと検知される電流値に変化はないが、検出する被検知体の接近、または接触によ
り容量が減少する場合には電流値が減少する変化を検知する。なお電流の検知は、積分回
路等を用いて行えばよい。
次いで図２１（Ｂ）には、図２１（Ａ）で示す相互容量方式のタッチセンサにおける入
出力波形のタイミングチャートを示す。図２１（Ｂ）では、１フレーム期間で各行列での
被検知体の検出を行うものとする。また図２１（Ｂ）では、被検知体を検出しない場合（
非タッチ）と被検知体を検出する場合（タッチ）との２つの場合について示している。な
おＹ１－Ｙ６の配線については、検知される電流値に対応する電圧値とした波形を示して
いる。
Ｘ１－Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１－
Ｙ６の配線での波形が変化する。被検知体の接近または接触がない場合には、Ｘ１－Ｘ６
の配線の電圧の変化に応じてＹ１－Ｙ６の波形が一様に変化する。一方、被検知体が接近
または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化す
る。
このように、容量の変化を検知することにより、被検知体の接近または接触を検出する
ことができる。
またパルス電圧出力回路６０１及び電流検知回路６０２として、一体化されたＩＣの形
態でタッチパネルに実装される、若しくは電子機器の筐体内の基板に実装されることが好
ましい。また可撓性を有するタッチパネルとする場合には、曲げた部分では寄生容量が増
大し、ノイズの影響が大きくなってしまう恐れがあるため、ノイズの影響を受けにくい駆
動方法が適用されたＩＣを用いることが好ましい。例えばシグナル－ノイズ比（Ｓ／Ｎ比
）を高める駆動方法が適用されたＩＣを用いることが好ましい。
また、図２１（Ａ）ではタッチセンサとして配線の交差部に容量６０３のみを設けるパ
ッシブマトリクス型のタッチセンサの構成を示したが、トランジスタと容量とを備えたア
クティブマトリクス型のタッチセンサとしてもよい。図２２にアクティブマトリクス型の
タッチセンサに含まれる一つのセンサ回路の例を示している。
センサ回路は容量６０３と、トランジスタ６１１と、トランジスタ６１２と、トランジ
スタ６１３とを有する。トランジスタ６１３はゲートに信号Ｇ２が与えられ、ソース又は
ドレインの一方に電圧ＶＲＥＳが与えられ、他方が容量６０３の一方の電極およびトラン
ジスタ６１１のゲートと電気的に接続する。トランジスタ６１１はソース又はドレインの
一方がトランジスタ６１２のソース又はドレインの一方と電気的に接続し、他方に電圧Ｖ
ＳＳが与えられる。トランジスタ６１２はゲートに信号Ｇ１が与えられ、ソース又はドレ
インの他方が配線ＭＬと電気的に接続する。容量６０３の他方の電極には電圧ＶＳＳが与
えられる。
続いて、センサ回路の動作について説明する。まず信号Ｇ２としてトランジスタ６１３
をオン状態とする電位が与えられることで、トランジスタ６１１のゲートが接続されるノ
ードｎに電圧ＶＲＥＳに対応した電位が与えられる。次いで信号Ｇ２としてトランジスタ
６１３をオフ状態とする電位が与えられることで、ノードｎの電位が保持される。
続いて、指等の被検知体の接近または接触により、容量６０３の容量が変化することに
伴い、ノードｎの電位がＶＲＥＳから変化する。
読み出し動作は、信号Ｇ１にトランジスタ６１２をオン状態とする電位を与える。ノー
ドｎの電位に応じてトランジスタ６１１に流れる電流、すなわち配線ＭＬに流れる電流が
変化する。この電流を検知することにより、被検知体の接近または接触を検出することが
できる。
トランジスタ６１１、トランジスタ６１２、トランジスタ６１３としては、チャネルが
形成される半導体層に酸化物半導体を適用したトランジスタを用いることが好ましい。特
にトランジスタ６１３にこのようなトランジスタを適用することにより、ノードｎの電位
を長期間に亘って保持することが可能となり、ノードｎにＶＲＥＳを供給しなおす動作（
リフレッシュ動作）の頻度を減らすことができる。
［インセル型のタッチパネルの構成例］
上記では、タッチセンサを構成する電極を、表示素子等が設けられる基板とは異なる基
板上に形成した場合を示したが、表示素子等が設けられる基板上に、タッチセンサを構成
する一対の電極のいずれか一方、または両方を設ける構成としてもよい。
以下では、複数の画素を有する表示部にタッチセンサを組み込んだタッチパネルの構成
例について説明する。ここでは、画素に設けられる表示素子として、液晶素子を適用した
例を示す。
図２３（Ａ）は、本構成例で例示するタッチパネルの表示部に設けられる画素回路の一
部における等価回路図である。
一つの画素は少なくともトランジスタ３５０３と液晶素子３５０４を有する。またトラ
ンジスタ３５０３のゲートに配線３５０１が、ソースまたはドレインの一方には配線３５
０２が、それぞれ電気的に接続されている。
画素回路は、Ｘ方向に延在する複数の配線（例えば、配線３５１０＿１、配線３５１０
＿２）と、Ｙ方向に延在する複数の配線（例えば、配線３５１１）を有し、これらは互い
に交差して設けられ、その間に容量が形成される。
また、画素回路に設けられる画素のうち、一部の隣接する複数の画素は、それぞれに設
けられる液晶素子の一方の電極が電気的に接続され、一つのブロックを形成する。当該ブ
ロックは、島状のブロック（例えば、ブロック３５１５＿１、ブロック３５１５＿２）と
、Ｙ方向に延在するライン状のブロック（例えば、ブロック３５１６）の、２種類に分類
される。なお、図２３では、画素回路の一部のみを示しているが、実際にはこれら２種類
のブロックがＸ方向及びＹ方向に繰り返し配置される。
Ｘ方向に延在する配線３５１０＿１（または３５１０＿２）は、島状のブロック３５１
５＿１（またはブロック３５１５＿２）と電気的に接続される。なお、図示しないが、Ｘ
方向に延在する配線３５１０＿１は、ライン状のブロックを介してＸ方向に沿って不連続
に配置される複数の島状のブロック３５１５＿１を電気的に接続する。また、Ｙ方向に延
在する配線３５１１は、ライン状のブロック３５１６と電気的に接続される。
図２３（Ｂ）は、Ｘ方向に延在する複数の配線３５１０と、Ｙ方向に延在する複数の配
線３５１１の接続構成を示した等価回路図である。Ｘ方向に延在する配線３５１０の各々
には、入力電圧または共通電位を入力することができる。また、Ｙ方向に延在する配線３
５１１の各々には接地電位を入力する、または配線３５１１と検知回路と電気的に接続す
ることができる。
以下、図２４（Ａ）（Ｂ）を用いて、上述したタッチパネルの動作について説明する。
ここでは１フレーム期間を、書き込み期間と検知期間とに分ける。書き込み期間は画素
への画像データの書き込みを行う期間であり、図２３（Ａ）で示した配線３５０１（ゲー
ト線、または走査線ともいう）が順次選択される。一方、検知期間は、タッチセンサによ
るセンシングを行う期間であり、Ｘ方向に延在する配線３５１０が順次選択され、入力電
圧が入力される。
図２４（Ａ）は、書き込み期間における等価回路図である。書き込み期間では、Ｘ方向
に延在する配線３５１０と、Ｙ方向に延在する配線３５１１の両方に、共通電位が入力さ
れる。
図２４（Ｂ）は、検知期間のある時点における等価回路図である。検知期間では、Ｙ方
向に延在する配線３５１１の各々は、検知回路と電気的に接続する。また、Ｘ方向に延在
する配線３５１０のうち、選択されたものには入力電圧が入力され、それ以外のものには
共通電位が入力される。
なお、ここで例示した駆動方法は、インセル方式だけでなく上記で例示したタッチパネ
ルにも適用することができ、上記駆動方法例で示した方法と組み合わせて用いることがで
きる。
このように、画像の書き込み期間とタッチセンサによるセンシングを行う期間とを、独
立して設けることが好ましい。これにより、画素の書き込み時のノイズに起因するタッチ
センサの感度の低下を抑制することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態３）
本実施の形態では、本発明の一態様の表示装置、または表示システムを有する表示モジ
ュール及び電子機器について、図２５及び図２６を用いて説明を行う。
図２５に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、フレーム８００９、プリン
ト基板８０１０、バッテリ８０１１を有する。
本発明の一態様のタッチパネルモジュールは、例えば、タッチパネル８００４に用いる
ことができる。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４のサイズに合わ
せて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
に重畳して用いることができる。また、タッチパネル８００４の対向基板（封止基板）に
、タッチパネル機能を持たせるようにすることも可能である。また、タッチパネル８００
４の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
また、透過型の液晶素子を用いた場合には、図２５に示すようにバックライト８００７
を設けてもよい。バックライト８００７は、光源８００８を有する。なお、図２５におい
て、バックライト８００７上に光源８００８を配置する構成について例示したが、これに
限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡
散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場
合、または反射型パネル等の場合においては、バックライト８００７を設けない構成とし
てもよい。
フレーム８００９は、表示パネル８００６の保護機能の他、プリント基板８０１０の動
作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフレ
ーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は
、商用電源を用いる場合には、省略可能である。
また、タッチパネル８００４は、偏光板、位相差板、プリズムシートなどの部材を追加
して設けてもよい。
図２６（Ａ）乃至図２６（Ｈ）は、電子機器を示す図である。これらの電子機器は、筐
体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５０
０５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７（
力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物質
、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、にお
い又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有することが
できる。
図２６（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９
、赤外線ポート５０１０、等を有することができる。図２６（Ｂ）は記録媒体を備えた携
帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表
示部５００２、記録媒体読込部５０１１、等を有することができる。図２６（Ｃ）はゴー
グル型ディスプレイであり、上述したものの他に、第２表示部５００２、支持部５０１２
、イヤホン５０１３、等を有することができる。図２６（Ｄ）は携帯型遊技機であり、上
述したものの他に、記録媒体読込部５０１１、等を有することができる。図２６（Ｅ）は
テレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ５０１４、シ
ャッターボタン５０１５、撮像部５０１６、等を有することができる。図２６（Ｆ）は携
帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読込部５０１１
、等を有することができる。図２６（Ｇ）は持ち運び型テレビ受像器であり、上述したも
のの他に、信号の送受信が可能な充電器５０１７、等を有することができる。図２６（Ｈ
）は腕時計型情報端末であり、上述したもののほかに、バンド５０１８、留め金５０１９
、等を有することができる。ベゼル部分を兼ねる筐体５０００に搭載された表示部５００
１は、非矩形状の表示領域を有している。表示部５００１は、時刻を表すアイコン５０２
０、その他のアイコン５０２１等を表示することができる。
図２６（Ａ）乃至図２６（Ｈ）に示す電子機器は、様々な機能を有することができる。
例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タッ
チパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（プ
ログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々なコ
ンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又は
受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部に
表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器におい
ては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情報
を表示する機能、または、複数の表示部に視差を考慮した画像を表示することで立体的な
画像を表示する機能、等を有することができる。さらに、撮像部を有する電子機器におい
ては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動または手動で補
正する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影し
た画像を表示部に表示する機能、等を有することができる。なお、図２６（Ａ）乃至図２
６（Ｈ）に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を
有することができる。
本実施の形態において述べた電子機器は、何らかの情報を表示するための表示部を有す
ることを特徴とする。該表示部に、上記実施の形態で示した表示装置を適用することがで
きる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
１０ タッチパネルモジュール
１１ 容量素子
２１ 基板
２２ タッチセンサ
２２ａ 開口
２３ａ 開口
２４ａ 開口
２３ 導電層
２４ 導電層
２５ 導電層
２６ 導電層
２７ 導電層
２９ 配線
３１ 基板
３２ 表示部
３３ 画素
３３Ｂ 副画素
３３Ｇ 副画素
３３Ｒ 副画素
３３Ｙ 副画素
３４ 回路
３５ 配線
４１ ＦＰＣ
４２ ＦＰＣ
６０ 表示素子
１０１ 接続部
１１５ 遮光層
１２１ 絶縁層
１２２ 絶縁層
１２３ 絶縁層
１２４ スペーサ
１２６ 絶縁層
１２７ 絶縁層
１３１Ｂ 着色層
１３１Ｒ 着色層
１４１ 接着層
１５１ 導電層
１５２ 液晶
１５３ 導電層
２０１ トランジスタ
２０２ トランジスタ
２０３ 容量素子
２０４ 接続部
２１１ 絶縁層
２１２ 絶縁層
２１３ 絶縁層
２１４ 絶縁層
２１５ 絶縁層
２２１ 導電層
２２２ 導電層
２２３ 導電層
２３１ 半導体層
２４１ 接続層
２４２ 接続層
３００ バッファ層
３０１ トランジスタ
３０２ トランジスタ
６０１ パルス電圧出力回路
６０２ 電流検知回路
６０３ 容量
６１１ トランジスタ
６１２ トランジスタ
６１３ トランジスタ
６２１ 電極
６２２ 電極
３５０１ 配線
３５０２ 配線
３５０３ トランジスタ
３５０４ 液晶素子
３５１０ 配線
３５１０＿１ 配線
３５１０＿２ 配線
３５１１ 配線
３５１５＿１ ブロック
３５１５＿２ ブロック
３５１６ ブロック
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ 支持部
５０１３ イヤホン
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 撮像部
５０１７ 充電器
５０１８ バンド
５０１９ 留め金
５０２０ アイコン
５０２１ アイコン
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００６ 表示パネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ

Claims (4)

  1. 第１の基板と、
    前記第１の基板と対向する第２の基板と、
    前記第２の基板の前記第１の基板と対向する面側に設けられた、第１の導電層と、第２の導電層と、第３の導電層と、第４の導電層と、第５の導電層と、第６の導電層と、第７の導電層と、第８の導電層と、第９の導電層と、絶縁層と、
    前記第１の基板の前記第２の基板と対向する面側に設けられた、表示素子を駆動するトランジスタと、
    を有するタッチパネル機能を有する表示装置であって、
    前記トランジスタは酸化物半導体層にチャネル形成領域を有し、
    前記第１の導電層、前記第２の導電層、前記第３の導電層、前記第６の導電層、前記第７の導電層、前記第８の導電層、及び、前記第９の導電層は、同一の絶縁表面上に接して設けられ、
    平面視において、前記第１の導電層と前記第３の導電層との間に、前記第２の導電層が位置し、
    平面視において、前記第２の導電層と前記第１の導電層との間に、前記第６の導電層が位置し、
    平面視において、前記第２の導電層と前記第１の導電層との間に、前記第７の導電層が位置し、
    平面視において、前記第２の導電層と前記第３の導電層との間に、前記第８の導電層が位置し、
    平面視において、前記第２の導電層と前記第３の導電層との間に、前記第９の導電層が位置し、
    前記第１の導電層と前記第４の導電層とは電気的に接続され、
    前記第３の導電層と前記第４の導電層とは電気的に接続され、
    前記第２の導電層は、前記絶縁層を介して前記第４の導電層と重なる領域を有し、
    前記第６の導電層は、前記第１の導電層と電気的に絶縁され、
    前記第６の導電層は、前記第２の導電層と電気的に絶縁され、
    前記第７の導電層は、前記第１の導電層と電気的に絶縁され、
    前記第７の導電層は、前記第２の導電層と電気的に絶縁され、
    前記第８の導電層は、前記第２の導電層と電気的に絶縁され、
    前記第８の導電層は、前記第３の導電層と電気的に絶縁され、
    前記第９の導電層は、前記第２の導電層と電気的に絶縁され、
    前記第９の導電層は、前記第３の導電層と電気的に絶縁され、
    前記第１の導電層は、複数の開口を有するメッシュ状の形状を有し、
    前記開口と前記表示素子、前記第５の導電層とは、互いに重なる領域を有し、
    前記第１の導電層と前記表示素子との間に、前記第５の導電層が位置し、
    前記第５の導電層は、可視光を透過する機能を有する、表示装置。
  2. 第１の基板と、
    前記第１の基板と対向する第２の基板と、
    前記第２の基板の前記第１の基板と対向する面側に設けられた、第１の導電層と、第２の導電層と、第３の導電層と、第４の導電層と、第５の導電層と、第６の導電層と、第７の導電層と、第８の導電層と、絶縁層と、
    前記第１の基板の前記第２の基板と対向する面側に設けられた、表示素子を駆動するトランジスタと、
    を有するタッチパネル機能を有する表示装置であって、
    前記トランジスタは酸化物半導体層にチャネル形成領域を有し、
    前記第１の導電層、前記第２の導電層、前記第３の導電層、前記第５の導電層、前記第６の導電層、前記第７の導電層、及び、前記第８の導電層は、同一の絶縁表面上に接して設けられ、
    平面視において、前記第１の導電層と前記第３の導電層との間に、前記第２の導電層が位置し、
    平面視において、前記第２の導電層と前記第１の導電層との間に、前記第５の導電層が位置し、
    平面視において、前記第２の導電層と前記第１の導電層との間に、前記第６の導電層が位置し、
    平面視において、前記第２の導電層と前記第３の導電層との間に、前記第７の導電層が位置し、
    平面視において、前記第２の導電層と前記第３の導電層との間に、前記第８の導電層が位置し、
    前記第１の導電層と前記第４の導電層とは電気的に接続され、
    前記第３の導電層と前記第４の導電層とは電気的に接続され、
    前記第２の導電層は、前記絶縁層を介して前記第４の導電層と重なる領域を有し、
    前記第５の導電層は、前記第１の導電層と電気的に絶縁され、
    前記第５の導電層は、前記第２の導電層と電気的に絶縁され、
    前記第６の導電層は、前記第１の導電層と電気的に絶縁され、
    前記第６の導電層は、前記第２の導電層と電気的に絶縁され、
    前記第７の導電層は、前記第２の導電層と電気的に絶縁され、
    前記第７の導電層は、前記第３の導電層と電気的に絶縁され、
    前記第８の導電層は、前記第２の導電層と電気的に絶縁され、
    前記第８の導電層は、前記第３の導電層と電気的に絶縁される、表示装置。
  3. 請求項１において、
    平面視において、前記第６の導電層は、前記第２の導電層と前記第１の導電層との間隙を埋めるように配置され、
    平面視において、前記第７の導電層は、前記第２の導電層と前記第１の導電層との間隙を埋めるように配置され、
    平面視において、前記第８の導電層は、前記第２の導電層と前記第３の導電層との間隙を埋めるように配置され、
    平面視において、前記第９の導電層は、前記第２の導電層と前記第３の導電層との間隙を埋めるように配置される、表示装置。
  4. 請求項２において、
    平面視において、前記第５の導電層は、前記第２の導電層と前記第１の導電層との間隙を埋めるように配置され、
    平面視において、前記第６の導電層は、前記第２の導電層と前記第１の導電層との間隙を埋めるように配置され、
    平面視において、前記第７の導電層は、前記第２の導電層と前記第３の導電層との間隙を埋めるように配置され、
    平面視において、前記第８の導電層は、前記第２の導電層と前記第３の導電層との間隙を埋めるように配置される、表示装置。
JP2022075574A 2015-03-17 2022-04-29 表示装置 Withdrawn JP2022109287A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2023171927A JP2023181186A (ja) 2015-03-17 2023-10-03 タッチパネル

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015053661 2015-03-17
JP2015053765 2015-03-17
JP2015053661 2015-03-17
JP2015053765 2015-03-17
JP2020188512A JP2021028838A (ja) 2015-03-17 2020-11-12 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2020188512A Division JP2021028838A (ja) 2015-03-17 2020-11-12 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2023171927A Division JP2023181186A (ja) 2015-03-17 2023-10-03 タッチパネル

Publications (1)

Publication Number Publication Date
JP2022109287A true JP2022109287A (ja) 2022-07-27

Family

ID=56918435

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016046738A Active JP6795312B2 (ja) 2015-03-17 2016-03-10 表示装置
JP2020188512A Withdrawn JP2021028838A (ja) 2015-03-17 2020-11-12 表示装置
JP2022075574A Withdrawn JP2022109287A (ja) 2015-03-17 2022-04-29 表示装置
JP2023171927A Pending JP2023181186A (ja) 2015-03-17 2023-10-03 タッチパネル

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2016046738A Active JP6795312B2 (ja) 2015-03-17 2016-03-10 表示装置
JP2020188512A Withdrawn JP2021028838A (ja) 2015-03-17 2020-11-12 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2023171927A Pending JP2023181186A (ja) 2015-03-17 2023-10-03 タッチパネル

Country Status (6)

Country Link
US (1) US10168809B2 (ja)
JP (4) JP6795312B2 (ja)
KR (1) KR102560862B1 (ja)
CN (2) CN107430461B (ja)
TW (1) TWI735430B (ja)
WO (1) WO2016147074A1 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6765199B2 (ja) 2015-03-17 2020-10-07 株式会社半導体エネルギー研究所 タッチパネル
KR20160114510A (ko) * 2015-03-24 2016-10-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
DE102016206922A1 (de) 2015-05-08 2016-11-10 Semiconductor Energy Laboratory Co., Ltd. Touchscreen
US10684500B2 (en) 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
KR20180012285A (ko) 2015-05-28 2018-02-05 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
US10133428B2 (en) * 2015-05-29 2018-11-20 Samsung Display Co., Ltd. Flexible display device including a flexible substrate having a bending part and a conductive pattern at least partially disposed on the bending part
KR102619052B1 (ko) 2015-06-15 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
KR102412096B1 (ko) * 2015-08-20 2022-06-24 삼성디스플레이 주식회사 터치 패널, 이를 포함하는 표시 장치, 및 터치 패널 제조 방법
US9852926B2 (en) 2015-10-20 2017-12-26 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method for semiconductor device
US10268884B2 (en) * 2016-01-29 2019-04-23 Synaptics Incorporated Optical fingerprint sensor under a display
TWI792916B (zh) 2016-06-24 2023-02-11 日商半導體能源研究所股份有限公司 顯示裝置、電子裝置
KR102365490B1 (ko) 2016-07-13 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입출력 패널, 입출력 장치, 반도체 장치
KR102608954B1 (ko) * 2016-09-30 2023-12-05 삼성디스플레이 주식회사 표시 장치
JP2018060096A (ja) * 2016-10-06 2018-04-12 株式会社ジャパンディスプレイ 表示装置
CN107919092A (zh) * 2016-10-10 2018-04-17 群创光电股份有限公司 显示装置
US10692312B1 (en) * 2016-11-10 2020-06-23 Amazon Technologies, Inc. User authentication with portable device and smart floor
JP6785627B2 (ja) * 2016-11-29 2020-11-18 株式会社ジャパンディスプレイ 表示装置
TWI748063B (zh) * 2017-03-06 2021-12-01 南韓商東友精細化工有限公司 電極連接結構、觸控感測器和影像顯示裝置
JP2019040407A (ja) * 2017-08-25 2019-03-14 ホシデン株式会社 樹脂積層体およびこれを備えたタッチ入力装置
CN107783699B (zh) * 2017-10-16 2021-05-04 业成科技（成都）有限公司 触控面板结构与其制造方法
KR102573313B1 (ko) * 2018-12-28 2023-08-31 엘지디스플레이 주식회사 액츄에이터 및 이를 포함하는 햅틱 표시장치
CN109728049B (zh) * 2019-01-02 2020-12-22 上海天马有机发光显示技术有限公司 一种显示面板和显示装置
US11681327B2 (en) 2020-06-11 2023-06-20 Apple Inc. Electronic device
CN111708458A (zh) * 2020-06-18 2020-09-25 京东方科技集团股份有限公司 Oled显示面板及显示装置
CN113872412B (zh) * 2021-09-27 2022-10-18 武汉天马微电子有限公司 显示面板和显示装置
CN114442858B (zh) * 2022-02-25 2024-04-05 武汉天马微电子有限公司 一种触控显示面板和触控显示装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013018591A1 (ja) * 2011-07-29 2013-02-07 シャープ株式会社 タッチパネル基板および電気光学装置
JP2013222202A (ja) * 2012-04-12 2013-10-28 Samsung Display Co Ltd 表示装置及びその製造方法
JP2014209204A (ja) * 2013-03-22 2014-11-06 株式会社半導体エネルギー研究所 液晶表示装置
JP2015032104A (ja) * 2013-08-01 2015-02-16 大日本印刷株式会社 タッチパネルセンサ、タッチパネルモジュールおよびタッチパネルセンサの製造方法
JP2016046738A (ja) * 2014-08-25 2016-04-04 キヤノン株式会社 撮像装置、および撮像方法

Family Cites Families (141)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
WO1997006554A2 (en) 1995-08-03 1997-02-20 Philips Electronics N.V. Semiconductor device provided with transparent switching element
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
JP4620046B2 (ja) 2004-03-12 2011-01-26 独立行政法人科学技術振興機構 薄膜トランジスタ及びその製造方法
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CA2708335A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
WO2006051995A1 (en) 2004-11-10 2006-05-18 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
KR20060067292A (ko) * 2004-12-14 2006-06-20 삼성전자주식회사 박막 트랜지스터 표시판 및 그 수리 방법
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
US7608531B2 (en) 2005-01-28 2009-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) * 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR101117948B1 (ko) 2005-11-15 2012-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 액정 디스플레이 장치 제조 방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
US20080006833A1 (en) * 2006-06-02 2008-01-10 Semiconductor Energy Laboratory Co., Ltd. Lighting device and liquid crystal display device
US8552989B2 (en) 2006-06-09 2013-10-08 Apple Inc. Integrated display and touch screen
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
WO2008133345A1 (en) 2007-04-25 2008-11-06 Canon Kabushiki Kaisha Oxynitride semiconductor
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
KR101055713B1 (ko) 2008-07-18 2011-08-11 삼성코닝정밀소재 주식회사 접촉 입력 감지 기능을 갖는 액정 디스플레이 필터 및 이를 구비하는 액정 디스플레이 장치
DE102009027537A1 (de) * 2008-07-18 2010-02-04 Samsung Corning Precision Glass Co., Ltd., Gumi Berührungseingabe detektierendes Anzeigefilter und Anzeigevorrichtung mit demselben
KR20100022372A (ko) * 2008-08-19 2010-03-02 삼성전자주식회사 표시장치 및 그 제조 방법
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
KR20100053349A (ko) * 2008-11-12 2010-05-20 엘지전자 주식회사 터치 모듈, 그 터치 모듈의 제조 방법 및 그 터치 모듈을 갖는 휴대 단말기
JP5113773B2 (ja) * 2009-01-20 2013-01-09 株式会社ジャパンディスプレイイースト 表示装置
CN101587250B (zh) * 2009-07-03 2012-01-11 友达光电股份有限公司 显示装置及其应用方法
CN101989160A (zh) 2009-08-07 2011-03-23 铼宝科技股份有限公司 电容式触控面板
WO2011043194A1 (en) * 2009-10-09 2011-04-14 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
TWI427520B (zh) * 2009-12-10 2014-02-21 Au Optronics Corp 觸控顯示面板以及觸控基板
TW201124766A (en) * 2010-01-08 2011-07-16 Wintek Corp Display device with touch panel
TWI441119B (zh) * 2010-04-02 2014-06-11 Arolltech Co Ltd 具內嵌觸控裝置之顯示器
US8803164B2 (en) 2010-08-06 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Solid-state image sensing device and semiconductor display device
US8647919B2 (en) * 2010-09-13 2014-02-11 Semiconductor Energy Laboratory Co., Ltd. Light-emitting display device and method for manufacturing the same
KR101294237B1 (ko) * 2010-10-07 2013-08-07 엘지디스플레이 주식회사 프린지 필드 스위칭 모드 액정표시장치용 어레이 기판 및 이의 제조방법
US9292143B2 (en) * 2011-07-29 2016-03-22 Sharp Kabushiki Kaisha Touch panel substrate and electro-optical device
JP5806905B2 (ja) * 2011-09-30 2015-11-10 株式会社半導体エネルギー研究所 半導体装置
WO2013080900A1 (en) * 2011-12-02 2013-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
CN103247640B (zh) * 2012-02-13 2016-04-06 群康科技(深圳)有限公司 主动矩阵式影像感测面板及装置
JP2015121829A (ja) * 2012-04-18 2015-07-02 シャープ株式会社 カラーフィルター一体型タッチパネル
US8946985B2 (en) * 2012-05-07 2015-02-03 Samsung Display Co., Ltd. Flexible touch screen panel and flexible display device with the same
KR102114212B1 (ko) * 2012-08-10 2020-05-22 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
TWI657539B (zh) * 2012-08-31 2019-04-21 日商半導體能源研究所股份有限公司 半導體裝置
KR101968929B1 (ko) 2012-09-11 2019-04-16 삼성디스플레이 주식회사 센서 기판, 이의 제조 방법 및 이를 포함하는 센싱 표시 패널
US9389737B2 (en) * 2012-09-14 2016-07-12 Samsung Display Co., Ltd. Display device and method of driving the same in two modes
WO2014064999A1 (ja) * 2012-10-22 2014-05-01 コニカミノルタ株式会社 タッチパネル付き表示装置
CN202948155U (zh) * 2012-12-14 2013-05-22 京东方科技集团股份有限公司 彩色滤光片及触摸液晶显示屏
KR20140080038A (ko) 2012-12-20 2014-06-30 삼성전기주식회사 터치패널 및 그 제조방법
KR102057666B1 (ko) * 2013-02-19 2019-12-23 삼성디스플레이 주식회사 터치 스크린 패널 및 그 제조 방법
KR102029794B1 (ko) * 2013-03-15 2019-10-08 삼성전자주식회사 반도체 장치
US9235285B2 (en) * 2013-05-13 2016-01-12 Himax Technologies Limited Pixel matrix, touch display device and drving method thereof
JP6475424B2 (ja) * 2013-06-05 2019-02-27 株式会社半導体エネルギー研究所 半導体装置
KR102239367B1 (ko) 2013-11-27 2021-04-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 터치 패널
WO2015125864A1 (ja) * 2014-02-20 2015-08-27 シャープ株式会社 タッチパネル
WO2015132694A1 (en) 2014-03-07 2015-09-11 Semiconductor Energy Laboratory Co., Ltd. Touch sensor, touch panel, and manufacturing method of touch panel
KR20160145643A (ko) 2014-04-23 2016-12-20 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입출력 장치 및 입출력 장치의 구동 방법
JP6518133B2 (ja) 2014-05-30 2019-05-22 株式会社半導体エネルギー研究所 入力装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013018591A1 (ja) * 2011-07-29 2013-02-07 シャープ株式会社 タッチパネル基板および電気光学装置
JP2013222202A (ja) * 2012-04-12 2013-10-28 Samsung Display Co Ltd 表示装置及びその製造方法
JP2014209204A (ja) * 2013-03-22 2014-11-06 株式会社半導体エネルギー研究所 液晶表示装置
JP2015032104A (ja) * 2013-08-01 2015-02-16 大日本印刷株式会社 タッチパネルセンサ、タッチパネルモジュールおよびタッチパネルセンサの製造方法
JP2016046738A (ja) * 2014-08-25 2016-04-04 キヤノン株式会社 撮像装置、および撮像方法

Also Published As

Publication number Publication date
CN107430461B (zh) 2022-01-28
JP6795312B2 (ja) 2020-12-02
CN107430461A (zh) 2017-12-01
US10168809B2 (en) 2019-01-01
TWI735430B (zh) 2021-08-11
WO2016147074A1 (en) 2016-09-22
US20160274398A1 (en) 2016-09-22
CN114546158A (zh) 2022-05-27
TW201636800A (zh) 2016-10-16
JP2016173816A (ja) 2016-09-29
KR20170128456A (ko) 2017-11-22
JP2021028838A (ja) 2021-02-25
JP2023181186A (ja) 2023-12-21
KR102560862B1 (ko) 2023-07-27

Similar Documents

Publication Publication Date Title
JP7465907B2 (ja) 表示装置及び発光装置
JP2022109287A (ja) 表示装置
US12078883B2 (en) Touch panel
JP6713820B2 (ja) タッチパネル
US10095362B2 (en) Touch panel
JP7002848B2 (ja) 表示装置
JP2022166856A (ja) 表示装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220429

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221221

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20230704

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20231004