JP2022166856A - 表示装置 - Google Patents

表示装置 Download PDF

Info

Publication number
JP2022166856A
JP2022166856A JP2022111226A JP2022111226A JP2022166856A JP 2022166856 A JP2022166856 A JP 2022166856A JP 2022111226 A JP2022111226 A JP 2022111226A JP 2022111226 A JP2022111226 A JP 2022111226A JP 2022166856 A JP2022166856 A JP 2022166856A
Authority
JP
Japan
Prior art keywords
conductive layer
layer
transistor
electrode
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2022111226A
Other languages
English (en)
Inventor
肇 木村
Hajime Kimura
舜平 山崎
Shunpei Yamazaki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2022166856A publication Critical patent/JP2022166856A/ja
Priority to JP2024010968A priority Critical patent/JP2024050709A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G06F3/04166—Details of scanning methods, e.g. sampling time, grouping of sub areas or time sharing with display driving
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0446—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using a grid-like structure of electrodes in at least two directions, e.g. using row and column electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Human Computer Interaction (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Position Input By Displaying (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electromagnetism (AREA)
  • Push-Button Switches (AREA)
  • Thin Film Transistor (AREA)

Abstract

【課題】厚さが薄く、構成が簡素化し、電子機器に組み込みやすいタッチパネル及び表示装置を提供する。【解決手段】タッチパネル３１０は、第１の基板３７１と、第１の基板の上方の領域を有するトランジスタ２０３と、トランジスタの上方の領域を有する絶縁層２５４と、絶縁層の上方の領域を有する第１の導電層２５１と、トランジスタの上方の領域を有する第２の導電層３３１、３４１及び第３の導電層２０７と、ソース信号線と、を有する。第１の導電層２５１は、画素電極として機能する領域とスリットを有する。第２の導電層は、タッチセンサの一方の電極として機能する領域を有する。第１の導電層は、絶縁層２５４の上面と接する領域を有し、絶縁層が有する第１のコンタクト部を介してトランジスタのソース又はドレインの一方と電気的に接続する。第２の導電層は、絶縁層が有する第２のコンタクト部を介して第３の導電層２０７と電気的に接続する。【選択図】図２０

Description

本発明の一態様は、入力装置に関する。本発明の一態様は、表示装置に関する。本発明
の一態様は、入出力装置に関する。本発明の一態様は、タッチパネルに関する。
なお、本発明の一態様は、上記の技術分野に限定されない。本明細書等で開示する発明
の一態様は、物、方法、又は、製造方法に関する。本発明の一態様は、プロセス、マシン
、マニュファクチャ、又は、組成物（コンポジション・オブ・マター）に関する。そのた
め、より具体的に本明細書等で開示する本発明の一態様の技術分野としては、半導体装置
、表示装置、発光装置、蓄電装置、記憶装置、電子機器、照明装置、入力装置、入出力装
置、それらの駆動方法、又は、それらの製造方法、を一例として挙げることができる。
なお、本明細書等において、半導体装置とは、半導体特性を利用することで機能しうる
装置全般を指す。トランジスタなどの半導体素子をはじめ、半導体回路、演算装置、記憶
装置は、半導体装置の一態様である。撮像装置、表示装置、液晶表示装置、発光装置、入
力装置、入出力装置、電気光学装置、発電装置（薄膜太陽電池、有機薄膜太陽電池等を含
む）、及び電子機器は、半導体装置を有している場合がある。
近年、位置入力手段としてタッチセンサを搭載した表示装置（または表示モジュール）
が実用化されている。タッチセンサを搭載した表示装置（または表示モジュール）は、タ
ッチパネル、またはタッチスクリーンなどと呼ばれている（以下、これを単に「タッチパ
ネル」とも呼ぶ）。なお、表示装置を有しておらず、タッチセンサのみで構成されている
部材に対して、そのような部材のことをタッチパネルと呼ぶ場合もある。または、タッチ
センサを搭載した表示装置は、タッチセンサ付表示装置、表示装置付タッチパネル、また
は、表示モジュール、などとも呼ばれる場合がある。また、表示装置の内部にタッチセン
サが組み込まれている場合には、インセル型タッチセンサ（またはインセル型タッチセン
サ付表示装置）、または、オンセル型タッチセンサ（またはオンセル型タッチセンサ付表
示装置）などとも呼ばれる場合がある。インセル型タッチセンサは、例えば、液晶素子で
用いられる電極をタッチセンサ用の電極としても用いているものである。一方、オンセル
型タッチセンサは、例えば、対向基板の上側（表示素子が設けられていない面側）に、タ
ッチセンサ用の電極が形成されているものである。例えば、これらのタッチパネルなどを
備える携帯情報端末としては、スマートフォン、タブレット端末などがある。
表示装置の一つとして、液晶素子を備える液晶表示装置がある。例えば、画素電極をマ
トリクス状に配置し、画素電極の各々に接続するスイッチング素子としてトランジスタを
用いたアクティブマトリクス型液晶表示装置が注目を集めている。
例えば、画素電極の各々に接続するスイッチング素子として、金属酸化物をチャネル形
成領域とするトランジスタを用いるアクティブマトリクス型液晶表示装置が知られている
（特許文献１及び特許文献２）。
また特許文献３乃至６には、液晶素子が適用されたタッチパネルが記載されている。
液晶表示装置には大きく分けて透過型と反射型の二種類のタイプが知られている。
透過型の液晶表示装置は、冷陰極蛍光ランプやＬＥＤなどのバックライトを用い、液晶
の光学変調作用を利用して、バックライトからの光が液晶を透過して液晶表示装置外部に
出力される状態と、出力されない状態とを選択し、明と暗の表示を行わせ、さらにそれら
を組み合わせることで、画像表示を行うものである。
また、反射型の液晶表示装置は、液晶の光学変調作用を利用して、外光、即ち入射光が
画素電極で反射して装置外部に出力される状態と、入射光が装置外部に出力されない状態
とを選択し、明と暗の表示を行わせ、さらにそれらを組み合わせることで、画像表示を行
うものである。
特開２００７－１２３８６１号公報 特開２００７－９６０５５号公報 特開２０１１－１９７６８５号公報 特開２０１４－４４５３７号公報 特開２０１４－１７８８４７号公報 米国特許第７９２０１２９号明細書
表示パネル（表示装置、または、表示モジュール）に、ユーザーインターフェースとし
て画面に指やスタイラス等で触れることで入力する機能を付加したタッチパネルが望まれ
ている。
また、タッチパネルが適用された電子機器の薄型化、軽量化が求められている。そのた
め、タッチパネル自体の薄型化、軽量化が求められている。
例えば、タッチパネルは、表示パネルの視認側（表示面側）、つまり、人の指やペンが
触る側にタッチセンサを設ける構成とすることができる。
例えばタッチパネル（または表示モジュール）の構成として、表示パネルの表示面側に
タッチセンサを有する基板を貼り付ける構成とすることができる。つまり、タッチパネル
（または表示モジュール）の構成として、表示パネルとタッチセンサとが別々の部品とし
て構成されており、表示パネルとタッチセンサと貼り合わせるような構成とすることがで
きる。しかしながら、このような構成の場合、表示パネル用の基板とは別に、タッチセン
サ用の基板が必要であるため、タッチパネル（または表示モジュール）の厚さを薄くでき
ない、部品点数が多くなる、などの問題があった。
本発明の一態様は、厚さの薄いタッチパネル（またはタッチセンサ付表示装置）などを
提供することを課題の一とする。または、構成が簡素化したタッチパネル（またはタッチ
センサ付表示装置）などを提供することを課題の一とする。または、電子機器に組み込み
やすいタッチパネル（またはタッチセンサ付表示装置）などを提供することを課題の一と
する。または、部品点数の少ないタッチパネル（またはタッチセンサ付表示装置）などを
提供することを課題の一とする。または、軽量なタッチパネル（またはタッチセンサ付表
示装置）などを提供することを課題の一とする。
または、新規な入力装置を提供することを課題の一とする。または、新規な入出力装置
を提供することを課題の一とする。または、新規な表示装置を提供することを課題の一と
する。なお、これらの課題の記載は、他の課題の存在を妨げるものではない。なお、本発
明の一態様は、必ずしも、これらの課題の全てを解決する必要はない。なお、これら以外
の課題は、明細書、図面、請求項などの記載から、自ずと明らかとなるものであり、明細
書、図面、請求項などの記載から、これら以外の課題を抽出することが可能である。
本発明の一態様は、第１の基板と、第２の基板と、第１の導電層と、第２の導電層と、
第３の導電層と、第４の導電層と、液晶と、ＦＰＣと、を備えるタッチパネルである。第
１の導電層は、画素電極としての機能を有する。第２の導電層は、共通電極としての機能
を有する。第３の導電層及び第４の導電層は、タッチセンサの電極としての機能を有する
。ＦＰＣは第４の導電層と電気的に接続する。第１の導電層、第２の導電層、第３の導電
層、第４の導電層、及び液晶は、第１の基板と第２の基板の間に位置し、第１の導電層、
第２の導電層、及び第３の導電層は、第１の基板に設けられ、ＦＰＣが第１の基板に設け
られている。
また、上記において、第５の導電層と、接続体と、を有し、第５の導電層は第１の基板
に設けられ、第４の導電層は、第２の基板に設けられ、第５の導電層と第４の導電層とは
、接続体を介して電気的に接続する構成とすることが好ましい。
または、第４の導電層は第１の基板に設けられていることが好ましい。
このとき、第３の導電層及び第４の導電層のいずれか一方が、第２の導電層と同一面上
に設けられていることが好ましい。
または、第３の導電層は、第１の導電層または第２の導電層と同一面上に設けられ、第
４の導電層は、第１の導電層または第２の導電層と同一面上に設けられていることが好ま
しい。
または、第２の導電層が、第３の導電層または第４の導電層のいずれか一方と一体に設
けられていることが好ましい。
または、第１の導電層が、第３の導電層または第４の導電層のいずれか一方と一体に設
けられていることが好ましい。
本発明の一態様によれば、厚さの薄いタッチパネル（またはタッチセンサ付表示装置）
などを提供できる。または、構成が簡素化したタッチパネル（またはタッチセンサ付表示
装置）などを提供できる。または、電子機器に組み込みやすいタッチパネル（またはタッ
チセンサ付表示装置）などを提供できる。または、部品点数の少ないタッチパネル（また
はタッチセンサ付表示装置）などを提供できる。または、軽量なタッチパネル（またはタ
ッチセンサ付表示装置）などを提供できる。または、新規な入力装置を提供できる。また
は、新規な入出力装置を提供できる。または、新規な表示装置を提供できる。なお、これ
らの効果の記載は、他の効果の存在を妨げるものではない。なお、本発明の一態様は、必
ずしも、これらの効果の全てを有する必要はない。なお、これら以外の効果は、明細書、
図面、請求項などの記載から、自ずと明らかとなるものであり、明細書、図面、請求項な
どの記載から、これら以外の効果を抽出することが可能である。
実施の形態に係る、タッチセンサのブロック図及びタイミングチャート図。 実施の形態に係る、タッチセンサを備える画素を説明する図。 実施の形態に係る、タッチセンサを備える画素を説明する図。 実施の形態に係る、タッチセンサを備える画素を説明する図。 実施の形態に係る、タッチセンサを備える画素を説明する図。 実施の形態に係る、タッチセンサ及び画素の動作を説明する図。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 実施の形態に係る、タッチパネルの構成例。 表示装置の一例を説明するための模式図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する平面図および断面図。 トランジスタの一形態を説明する平面図および断面図。 エネルギーバンド構造を説明する図。 実施の形態に係る表示モジュールを説明する図。 実施の形態に係る電子機器を説明する図。 実施の形態に係る電子機器を説明する図。
実施の形態について、図面を用いて詳細に説明する。但し、本発明は以下の説明に限定
されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更
し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態
の記載内容に限定して解釈されるものではない。
なお、以下に説明する発明の構成において、同一部分又は同様な機能を有する部分には
同一の符号を異なる図面間で共通して用い、その繰り返しの説明は省略する。また、同様
の機能を指す場合には、ハッチパターンを同じくし、特に符号を付さない場合がある。
なお、本明細書で説明する各図において、各構成の大きさ、層の厚さ、または領域は、
明瞭化のために誇張されている場合がある。よって、必ずしもそのスケールに限定されな
い。
なお、本明細書等における「第１」、「第２」等の序数詞は、構成要素の混同を避ける
ために付すものであり、数的に限定するものではない。
なお、「膜」という言葉と、「層」という言葉とは、互いに入れ替えることが可能であ
る場合がある。例えば、「導電層」という用語を、「導電膜」という用語に変更すること
や、「絶縁膜」という用語を、「絶縁層」という用語に変更することが可能な場合がある
。
（実施の形態１）
本実施の形態では、本発明の一態様の入力装置または入出力装置の駆動方法、モード、
及び構成例について図面を参照して説明する。
［センサの検知方法の例］
図１（Ａ）は、相互容量方式のタッチセンサの構成を示すブロック図である。図１（Ａ
）では、パルス電圧出力回路６０１、電流検知回路６０２を示している。なお図１（Ａ）
では、一例として、パルス電圧が与えられる電極６２１、電流の変化を検知する電極６２
２をそれぞれ、Ｘ１－Ｘ６、Ｙ１－Ｙ６のそれぞれ６本の配線として示している。なお、
電極の数は、これに限定されない。また図１（Ａ）は、電極６２１および電極６２２が重
畳すること、または、電極６２１および電極６２２が近接して配置されることで形成され
る容量６０３を図示している。なお、電極６２１と電極６２２とはその機能を互いに置き
換えてもよい。
パルス電圧出力回路６０１は、一例としては、Ｘ１－Ｘ６の配線に順にパルス電圧を印
加するための回路である。Ｘ１－Ｘ６の配線にパルス電圧が印加されることで、容量６０
３を形成する電極６２１および電極６２２の間では、電界が生じる。そして、パルス電圧
により、容量６０３に電流が流れる。この電極間に生じる電界が、指やペンなどのタッチ
による遮蔽等により変化する。つまり、指やペンなどのタッチなどにより、容量６０３の
容量値が変化する。このように、指やペンなどのタッチなどにより、容量値に変化を生じ
させることを利用して、被検知体の接近、または接触を検出することができる。
電流検知回路６０２は、容量６０３の容量値の変化による、Ｙ１－Ｙ６の配線での電流
の変化を検知するための回路である。Ｙ１－Ｙ６の配線では、被検知体の接近、または接
触がないと検知される電流値に変化はないが、検出する被検知体の接近、または接触によ
り容量値が減少する場合には電流値が減少する変化を検知する。なお電流の検知は、電流
量の総和を検知してもよい。その場合には、積分回路等を用いて検知を行えばよい。また
は、電流のピーク値を検知してもよい。その場合には、電流を電圧に変換して、電圧値の
ピーク値を検知してもよい。
次いで図１（Ｂ）には、図１（Ａ）で示す相互容量方式のタッチセンサにおける入出力
波形のタイミングチャートを示す。図１（Ｂ）では、１フレーム期間で各行列での被検知
体の検出を行うものとする。また図１（Ｂ）では、被検知体を検出しない場合（非タッチ
）と被検知体を検出する場合（タッチ）との２つの場合について示している。なおＹ１－
Ｙ６の配線については、検知される電流値に対応する電圧値とした波形を示している。な
お、表示パネルにおいても、表示動作が行われている。この表示動作のタイミングと、タ
ッチセンサのタイミングとは、同期させて動作することが望ましい。なお、図１（Ｂ）で
は、表示動作とは同期させていない場合の例を示す。
Ｘ１－Ｘ６の配線には、順にパルス電圧が与えられ、該パルス電圧にしたがってＹ１－
Ｙ６の配線での波形が変化する。被検知体の接近または接触がない場合には、Ｘ１－Ｘ６
の配線の電圧の変化に応じてＹ１－Ｙ６の波形が一様に変化する。一方、被検知体が接近
または接触する箇所では、電流値が減少するため、これに対応する電圧値の波形も変化す
る。
このように、容量値の変化を検知することにより、被検知体の接近または接触を検出す
ることができる。なお、指やペンなどの被検知体は、タッチセンサやタッチパネルに接触
せず、接近した場合でも、信号が検知される場合がある。
またパルス電圧出力回路６０１及び電流検知回路６０２は、一例としては、１個のＩＣ
チップの中に、形成されていることが望ましい。そして、そのＩＣチップは、例えば、タ
ッチパネルに実装されること、若しくは電子機器の筐体内の基板に実装されることが好ま
しい。また可撓性を有するタッチパネルとする場合には、曲げた部分では寄生容量が増大
し、ノイズの影響が大きくなってしまう恐れがあるため、ノイズの影響を受けにくい駆動
方法が適用されたＩＣチップを用いることが好ましい。例えばシグナル－ノイズ比（Ｓ／
Ｎ比）を高める駆動方法が適用されたＩＣチップを用いることが好ましい。
また、図１（Ａ）ではタッチセンサとして配線の交差部に容量６０３のみを設けるパッ
シブマトリクス型のタッチセンサの構成を示したが、トランジスタと容量とを備えたアク
ティブマトリクス型のタッチセンサとしてもよい。
［インセル型のタッチパネルの構成例］
ここでは、表示素子やトランジスタ等が設けられる基板上に、タッチセンサを構成する
電極の少なくとも一方を配置する例について説明する。
以下では、複数の画素を有する表示部にタッチセンサを組み込んだタッチパネル（いわ
ゆるインセル型）の構成例について説明する。ここでは、画素に設けられる表示素子とし
て、液晶素子を適用した例を示す。ただし、本発明の一態様は、これに限定されず、様々
な表示素子を適用することができる。
図２（Ａ）は、本構成例で例示するタッチパネルの表示部に設けられる画素回路の一部
における等価回路図である。
一つの画素は少なくともトランジスタ６３と液晶素子６４を有する。なお、画素は、さ
らに、保持容量を有する場合もある。またトランジスタ６３のゲートに配線６１が、ソー
スまたはドレインの一方には配線６２が、それぞれ電気的に接続されている。
画素回路は、Ｘ方向に延在する複数の配線（例えば、配線７２＿１、配線７２＿２）と
、Ｙ方向に延在する複数の配線（例えば、配線７１＿１、配線７１＿２）を有し、これら
は互いに交差して設けられている。そして、配線の間に容量が形成される。
また、一例としては、画素回路に設けられる画素のうち、一部の隣接する複数の画素は
、それぞれに設けられる液晶素子の一方の電極が電気的に接続され、一つのブロックを形
成する。ここで、例えば、Ｙ方向に延在するライン状の複数のブロック（例えば、ブロッ
ク６５＿１、６５＿２）が形成される。なお、図２（Ａ）では、画素回路の一部のみを示
しているが、実際にはこれらのブロックがＸ方向に繰り返し配置される。ここで、液晶素
子の一方の電極としては、一例としては、コモン電極、または、対向電極などがあげられ
る。一方、液晶素子の他方の電極としては、一例としては、画素電極などがあげられる。
このような構成とすることで、タッチセンサを構成する電極と、画素回路が有する液晶
素子の一方の電極とを兼ねることができる。図２（Ａ）では、配線７１＿１、配線７１＿
２は、液晶素子の一方の電極と、タッチセンサを構成する電極とを兼ねている。一方、配
線７２＿１、配線７２＿２は、タッチセンサを構成する電極として機能している。そのた
めタッチパネルの構成を簡略化できる。なお、図２（Ａ）では、Ｙ方向に延在する複数の
配線（例えば、配線７１＿１、配線７１＿２）が、液晶素子の一方の電極と、タッチセン
サを構成する電極とを兼ねていたが、本発明の一態様は、これに限定されない。例えば、
Ｘ方向に延在する複数の配線（例えば、配線７２＿１、配線７２＿２）が、液晶素子の一
方の電極と、タッチセンサを構成する電極とを兼ねていてもよい。その場合の回路図の例
を、図３に示す。
なお、図２（Ａ）および図３では、配線が、液晶素子の一方の電極と、タッチセンサを
構成する電極とを兼ねている場合の例を示したが、本発明の一態様は、これに限定されな
い。液晶素子の一方の電極と、タッチセンサを構成する電極とは、それぞれ、別の配線で
構成してもよい。例えば、図２（Ｂ）に示すように、液晶素子６４の一方の電極と電気的
に接続する配線６６を有する構成としてもよい。このとき配線６６、液晶素子６４を構成
する一方の電極、または、液晶素子６４を構成する他方の電極の少なくとも一つと、Ｘ方
向に延在する配線またはＹ方向に延在する配線の少なくとも一つと、を同一の導電膜を加
工して同時に形成することで、タッチパネルの作製工程を簡略化できる。例えば、配線６
６と配線７１＿１及び配線７１＿２を同時に形成してもよいし、または配線６６と配線７
２＿１及び配線７２＿２などを同時に形成してもよい。
なお、図２（Ａ）、図２（Ｂ）および図３では、表示素子として、液晶素子を適用した
例を示したが、本発明の一態様は、これに限定されない。表示素子として、発光素子を適
用した場合の例を、図４および図５に示す。
図６（Ａ）は、Ｘ方向に延在する複数の配線７２と、Ｙ方向に延在する複数の配線７１
の接続構成を示した等価回路図である。なお、タッチセンサが、投影型であり、相互容量
方式である場合を示している。Ｙ方向に延在する配線７１の各々には、入力電圧（または
、選択電圧）または共通電位（または、接地電位、もしくは、基準となる電位）を入力す
ることができる。また、Ｘ方向に延在する配線７２の各々には接地電位（または、基準と
なる電位）を入力する、または配線７２と検知回路と電気的に接続することができる。な
お、配線７１と配線７２とは入れ替えることが可能である。つまり、配線７１と検知回路
とを接続してもよい。
以下、図６（Ｂ）、（Ｃ）を用いて、上述したタッチパネルの動作について説明する。
ここでは、一例として、１フレーム期間を、書き込み期間と検知期間とに分ける。書き
込み期間は画素への画像データの書き込みを行う期間であり、図２等で示す配線６１（ゲ
ート線、または走査線ともいう）が順次選択される。一方、検知期間は、タッチセンサに
よるセンシングを行う期間であり、Ｙ方向に延在する配線７１が順次選択され、入力電圧
が入力される。
図６（Ｂ）は、書き込み期間における等価回路図である。書き込み期間では、Ｘ方向に
延在する配線７２と、Ｙ方向に延在する配線７１の両方に、共通電位が入力される。
図６（Ｃ）は、検知期間のある時点における等価回路図である。検知期間では、Ｘ方向
に延在する配線７２の各々は、検知回路と導通する。また、Ｙ方向に延在する配線７１の
うち、選択されたものには入力電圧が入力され、それ以外のものには共通電位が入力され
る。
なお、ここで例示した駆動方法は、インセル方式だけでなく上記で例示したタッチパネ
ルにも適用することができる。
このように、画像の書き込み期間とタッチセンサによるセンシングを行う期間とを、独
立して設けることが好ましい。例えば、表示の帰線期間にセンシングを行うことが好まし
い。これにより、画素の書き込み時のノイズに起因するタッチセンサの感度の低下を抑制
することができる。
［タッチパネルの方式について］
以下では、本発明の一態様のタッチパネルに適用可能ないくつかの方式について説明す
る。
なお、本明細書等において、タッチパネルは表示面に画像等を表示（出力）する機能と
、表示面に指やスタイラスなどの被検知体が触れる、または接近することを検出するタッ
チセンサとしての機能と、を有する。したがってタッチパネルは入出力装置の一態様であ
る。
また、本明細書等では、タッチパネルの基板に、例えばＦＰＣ（Ｆｌｅｘｉｂｌｅ Ｐ
ｒｉｎｔ Ｃｉｒｃｕｉｔ）もしくはＴＣＰ（Ｔａｐｅ Ｃａｒｒｉｅｒ Ｐａｃｋａｇ
ｅ）などのコネクターが取り付けられたもの、または基板にＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇ
ｌａｓｓ）方式によりＩＣ（集積回路）が実装されたものを、タッチパネルモジュール、
表示モジュール、または単にタッチパネルと呼ぶ場合がある。
本発明の一態様に適用できる静電容量方式のタッチセンサは、一対の導電層を備える。
一対の導電層間には容量が形成されている。一対の導電層に被検知体が触れる、または接
近することにより一対の導電層間の容量の大きさが変化することを利用して、検出を行う
ことができる。
静電容量方式としては、表面型静電容量方式、投影型静電容量方式等がある。投影型静
電容量方式としては、主に駆動方式の違いから、自己容量方式、相互容量方式などがある
。相互容量方式を用いると、同時多点検出が可能となるため好ましい。ただし、自己容量
方式を用いることも可能である。
また、本発明の一態様のタッチパネルが有する表示素子としては、液晶素子（縦電界方
式、または、横電界方式）、ＭＥＭＳ（Ｍｉｃｒｏ Ｅｌｅｃｔｒｏ Ｍｅｃｈａｎｉｃ
ａｌ Ｓｙｓｔｅｍ）を利用した光学素子、有機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓ
ｃｅｎｃｅ）素子や発光ダイオード（ＬＥＤ：Ｌｉｇｈｔ Ｅｍｉｔｔｉｎｇ Ｄｉｏｄ
ｅ）等の発光素子、電気泳動素子など、様々な表示素子を用いることができる。
ここで、一例として、タッチパネルに表示素子として横電界方式が適用された液晶素子
を用いた透過型の液晶表示装置を適用することが好ましい。
本発明の一態様のタッチパネルは、一対の基板の間にタッチセンサを構成する一対の電
極（導電層または配線ともいう）を挟持することにより、表示パネルとタッチセンサとが
一体となった構成を有する。つまり、別の基板などにタッチセンサを形成するのではなく
、表示素子やトランジスタが設けられている一対の基板に、タッチセンサを形成する。そ
のため、タッチパネルの厚さが低減され、軽量なタッチパネルを実現できる。
また、本発明の一態様のタッチパネルは、画素を駆動する信号を供給するＦＰＣ（Ｆｌ
ｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｉｒｃｕｉｔ）と、タッチセンサを駆動するＦＰＣの両方
を、一方の基板側に配置する。これにより、電子機器に組み込みやすく、また部品点数を
削減することが可能となる。
図７（Ａ）は、本発明の一態様のタッチパネル１０の方式を説明する断面概略図である
。
タッチパネル１０は、基板１１、基板１２、ＦＰＣ１３、導電層１４、液晶素子２０、
着色層３１、導電層４１等を有する。
液晶素子２０は、導電層２１、導電層２２及び液晶２３により構成される。ここでは液
晶素子２０にＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モードが適用さ
れた液晶素子を用いた場合の例を示している。導電層２１上には絶縁層を介して導電層２
２が配置されている。導電層２２は、一例としては、櫛歯状の上面形状、またはスリット
が設けられた上面形状（平面形状ともいう）を有する。導電層２１および導電層２２は、
一方が共通電極として機能し、他方が画素電極として機能する。なお、表示素子として、
発光素子などを用いる場合には、一例としては、導電層２２は、櫛歯状の上面形状、また
は、スリットが設けられた上面形状を、有していない。
タッチセンサは、基板１２側に設けられた導電層４１と、液晶素子２０の一対の電極の
一方として機能する導電層２１との間に形成される容量を利用して検出することができる
。ここで、一例としては、導電層４１は基板１２の基板１１側の面（つまり、基板１２の
下側の面）に設けられていることが好ましい。
基板１２側に設けられた導電層４１は、接続層１５により基板１１側に設けられた導電
層１４と電気的に接続する。導電層１４は基板１１側に取り付けられたＦＰＣ１３と電気
的に接続する。このような構成とすることで、１つの基板にタッチセンサを駆動するため
のＦＰＣと、液晶素子２０を駆動するためのＦＰＣの両方を配置することができる。
ここで、タッチパネルの構成として、例えば基板１２の基板１１側とは反対側の面（つ
まり、基板１２の上側の面）にタッチセンサの電極として機能する導電層を配置した場合
、これと電気的に接続するＦＰＣを基板１２に取り付ける必要がある。また図７（Ａ）で
示した接続層１５を用いない場合であっても、導電層４１と電気的に接続するＦＰＣは、
基板１２に取り付ける必要がある。また、基板１１及び基板１２とは異なる基板に、タッ
チセンサの電極として機能する導電層を配置する場合も、当該基板にＦＰＣを取り付ける
必要がある。したがってこのような構成では部品点数が増加する、また電子機器に組み込
む際にＦＰＣの位置により制限が生じてしまう場合がある。一方、本発明の一態様では、
一対の基板の一方にのみＦＰＣを配置することが可能であるため、部品点数を低減し、電
子機器に組み込みやすい構成とすることができる。
また、液晶素子２０の一方の電極を、タッチセンサとして機能する一対の電極の少なく
とも一方と兼ねることにより、工程を簡略化することができるため歩留りの向上できまた
製造コストを低減することができる。
図７（Ｂ）では、タッチセンサの電極として機能する導電層４１を、基板１１側に配置
した例を示している。導電層４１は、導電層１４と電気的に接続する。タッチセンサは、
導電層４１と、液晶素子２０の一対の電極の一方（例えば、共通電極）として機能する導
電層２１との間に形成される容量を利用して検出することができる。このような構成とす
ることでも、ＦＰＣ１３を基板１１側に配置することができる。またこのとき、基板１１
側の面をタッチ面とすると、より検出感度を高めることができるため好ましい。
図７（Ｃ）に示す構成では、導電層４１を導電層２２と同一面上に配置した例を示して
いる。また導電層４１は図示しない領域で導電層１４と電気的に接続している。ここで、
導電層４１と導電層２２とを同一の導電膜を加工して同時に形成されていることが好まし
い。タッチセンサは、導電層４１と導電層２１の間に形成される容量を利用して検出する
ことができる。導電層２１は、例えば、液晶素子２０の共通電極としての機能と、タッチ
センサの電極としての機能とを有している。
図７（Ｄ）に示す構成は、液晶素子２０にＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉ
ｎｇ）モードを適用した場合の例を示している。
液晶素子２０を構成する導電層２１と導電層２２とは同一面上に設けられている。導電
層２１と導電層２２とは、それぞれ櫛歯状の形状を有しており、これらが噛み合うように
配置されている。タッチセンサは、導電層４１と導電層２１の間に形成される容量を利用
して検出することができる。導電層２１は、例えば、液晶素子２０の共通電極としての機
能と、タッチセンサの電極として機能とを有している。
またタッチセンサの一方の電極として機能する導電層４１は、導電層２１及び導電層２
２と同一面上に配置されている。また導電層４１は図示しない領域で導電層１４と電気的
に接続している。ここで導電層４１、導電層２１及び導電層２２は、これらが同一の導電
膜を加工して同時に形成されていることが好ましい。
図７（Ｅ）に示す構成では、ＦＦＳモードが適用された液晶素子２０を適用した他の例
を示している。タッチセンサは、導電層４１ａと導電層４１ｂとの間に形成される容量を
利用して検出することができる。導電層２１及び導電層２２は、一方が液晶素子２０の共
通電極としての機能を有し、他方が液晶素子２０の画素電極としての機能を有している。
導電層４１ａは導電層２２と同一面上に設けられている。また導電層４１ｂは導電層２
１と同一面上に設けられている。ここで導電層４１ａと導電層２２とを同一の導電膜を加
工して同時に形成することが好ましい。同様に導電層４１ｂと導電層２１とを同一の導電
膜を加工して同時に形成することが好ましい。このような構成とすることで、液晶素子２
０の一対の電極を形成する工程で、同時にタッチセンサを構成する一対の電極を形成する
ことができるため、製造工程を増やすことなくタッチセンサとしての機能を有するタッチ
パネル１０を作製することができる。
図８（Ａ）に示す構成では、ＦＦＳモードが適用された液晶素子２０を適用した他の例
を示している。タッチセンサは、導電層４１ａと導電層４１ｂとの間に形成される容量を
利用して検出することができる。導電層２１は、例えば、液晶素子２０の共通電極として
の機能を有している。
導電層４１ａおよび導電層４１ｂは導電層２２と同一面上に設けられている。ここで導
電層４１ａと導電層４１ｂと導電層２２とを同一の導電膜を加工して同時に形成すること
が好ましい。このような構成とすることで、液晶素子２０の一方の電極を形成する工程で
、同時にタッチセンサを構成する一対の電極を形成することができるため、製造工程を増
やすことなくタッチセンサとしての機能を有するタッチパネル１０を作製することができ
る。
なお、導電層４１ａは、導電層２１と重なるように設けられているが、本発明の一態様
は、これに限定されない。導電層２１は、導電層４１ａと重ならないように設けてもよい
。その結果、導電層４１ａの寄生容量を低減することができる。なお、導電層４１ｂの場
合も同様に、導電層２１は、導電層４１ｂと重ならないように設けてもよい。
図８（Ｂ）に示す構成では、ＦＦＳモードが適用された液晶素子２０を適用した他の例
を示している。タッチセンサは、導電層４１ａと導電層４１ｂとの間に形成される容量を
利用して検出することができる。導電層２１及び導電層２２は、一方が液晶素子２０の共
通電極としての機能を有し、他方が液晶素子２０の画素電極としての機能を有している。
導電層４１ａおよび導電層４１ｂは導電層２１と同一面上に設けられている。ここで導
電層４１ａと導電層４１ｂと導電層２１とを同一の導電膜を加工して同時に形成すること
が好ましい。このような構成とすることで、液晶素子２０の一方の電極を形成する工程で
、同時にタッチセンサを構成する一対の電極を形成することができるため、製造工程を増
やすことなくタッチセンサとしての機能を有するタッチパネル１０を作製することができ
る。
図８（Ｃ）に示す構成では、ＦＦＳモードが適用された液晶素子２０を適用した他の例
を示している。タッチセンサは、導電層４１と、液晶素子２０の一対の電極の一方として
機能する導電層２１との間に形成される容量を利用して検出することができる。導電層２
１は、例えば、液晶素子２０の共通電極としての機能と、タッチセンサの電極としての機
能とを有している。
導電層４１は、導電層２１と同一面上に設けられている。ここで導電層４１と導電層２
１とを同一の導電膜を加工して同時に形成することが好ましい。このような構成とするこ
とで、液晶素子２０の一方の電極を形成する工程で、同時にタッチセンサを構成する一対
の電極を形成することができるため、製造工程を増やすことなくタッチセンサとしての機
能を有するタッチパネル１０を作製することができる。
図９に示す構成は、液晶素子２０にＩＰＳモードを適用した場合の例を示している。
液晶素子２０を構成する導電層２１と導電層２２とは同一面状に設けられている。導電
層２１と導電層２２とは、それぞれ櫛歯状の形状を有しており、これらが噛み合うように
配置されている。導電層２１及び導電層２２は、一方が液晶素子２０の共通電極としての
機能を有し、他方が液晶素子２０の画素電極としての機能を有している。
またタッチセンサの電極として機能する導電層４１ａと導電層４１ｂは、導電層２１及
び導電層２２と同一面上に配置されている。ここで導電層４１ａと導電層４１ｂと導電層
２１と導電層２２とは、同一の導電膜を加工して同時に形成されていることが好ましい。
タッチセンサは、導電層４１ａと導電層４１ｂの間に形成される容量を利用して検出する
ことができる。
なお、ＦＦＳモードが適用された場合については、導電層２１を、櫛歯状、または、ス
リットが設けられた上面形状とすることにより、ＩＰＳモードに変更することが出来る。
例えば、図７（Ｃ）をＩＰＳモードに変更した場合を、図１０（Ａ）に示す。導電層２
１は、例えば、液晶素子２０の共通電極としての機能と、タッチセンサの電極としての機
能とを有している。
同様に、図７（Ｅ）をＩＰＳモードに変更した場合を、図１０（Ｂ）に示す。導電層２
１及び導電層２２は、一方が液晶素子２０の共通電極としての機能を有し、他方が液晶素
子２０の画素電極としての機能を有している。
同様に、図８（Ａ）、図８（Ｂ）をＩＰＳモードに変更した場合を、それぞれ、図１１
（Ａ）、図１１（Ｂ）に示す。導電層２１及び導電層２２は、一方が液晶素子２０の共通
電極としての機能を有し、他方が液晶素子２０の画素電極としての機能を有している。
同様に、図８（Ｃ）をＩＰＳモードに変更した場合を、図１１（Ｃ）に示す。導電層２
１は、例えば、液晶素子２０の共通電極としての機能と、タッチセンサの電極としての機
能とを有している。
なお、上側の電極が液晶素子２０の画素電極であり、下側の電極が液晶素子２０の共通
電極である場合の例を多く示したが、本発明の一態様は、これに限定されない。上側の電
極が液晶素子２０の共通電極であり、下側の電極が液晶素子２０の画素電極となる構成と
してもよい。
例えば、図７（Ｃ）において、上側の電極が液晶素子２０の共通電極となるようにした
例を、図１２に示す。導電層２１は、例えば、液晶素子２０の共通電極としての機能と、
タッチセンサの電極としての機能とを有している。
同様に、図８（Ａ）において、上側の電極が液晶素子２０の共通電極となるようにした
例を、図１３（Ａ）に示す。導電層２１は、例えば、液晶素子２０の共通電極としての機
能を有している。
同様に、図８（Ｃ）において、上側の電極が液晶素子２０の共通電極となるようにした
例を、図１３（Ｂ）に示す。導電層２１は、例えば、液晶素子２０の共通電極としての機
能と、タッチセンサの電極としての機能とを有している。
同様に、図１１（Ｃ）において、上側の電極が液晶素子２０の共通電極となるようにし
た例を、図１４に示す。導電層２１は、例えば、液晶素子２０の共通電極としての機能と
、タッチセンサの電極としての機能とを有している。
図１５（Ａ）（Ｂ）（Ｃ）は、上面から見た本発明の一態様のタッチパネルの概念図で
ある。したがって、タッチセンサ以外の部分については、大幅に省略して示している。ま
た、画素電極５１において、櫛歯状の上面形状、またはスリットが設けられた上面形状を
有している場合があるが、ここでは、省略している。
図１５（Ａ）に示す構成では、タッチセンサはセンサ電極５５とセンサ電極５６とを有
する。ここで、センサ電極５５及びセンサ電極５６は、画素電極５１と同一の導電膜によ
り形成されている。または、センサ電極５５及びセンサ電極５６は、画素電極５１と同一
面上に設けられている。Ｘ方向に配列する複数のセンサ電極５５は電気的に接続された構
成を有する。このとき、センサ電極５５は、配線５７により、接続されている。また、セ
ンサ電極５６は、Ｙ方向に延在して設けられている。つまり、図１５（Ａ）は、図８（Ａ
）の平面図を示しているとも言える。なお、センサ電極５５及びセンサ電極５６は、画素
電極ではなく、コモン電極と同一の導電膜により形成されてもよい。
図１５（Ｂ）に示す構成では、共通電極５２とセンサ電極５５が同一の導電膜により形
成されている例を示している。または、共通電極５２とセンサ電極５５は、同一面上に設
けられている。ここで共通電極５２及びセンサ電極５５はＸ方向に伸びた帯状の形状を有
し、各センサ電極５６と交差する構成を有する。つまり、図１５（Ｂ）は、図８（Ｃ）の
平面図を示しているとも言える。
図１５（Ｃ）では、図１５（Ｂ）で示した共通電極５２が、センサ電極５５を兼ねる構
成の例を示している。つまり、図１５（Ｃ）は、図７（Ｃ）の平面図を示しているとも言
える。
なお、センサ電極５６は、Ｙ方向に延在して設けられている場合の例を示したが、Ｘ方
向に延在して設けられてもよい。図１５（Ａ）、図１５（Ｂ）、図１５（Ｃ）において、
Ｘ方向に延在した場合の例を、図１６（Ａ）、図１６（Ｂ）、図１６（Ｃ）にそれぞれ示
す。
なお、図１５（Ｂ）および図１５（Ｃ）では、上側の電極（液晶層に近い側の電極、つ
まり、指やペンなどの被検知体に近い側の電極）が画素電極であり、下側の電極（液晶層
から遠い側の電極、つまり、指やペンなどの被検知体から遠い側の電極）が共通電極であ
る場合の例を示したが、本発明の一態様は、これに限定されない。上側の電極（液晶層に
近い側の電極、つまり、指やペンなどの被検知体に近い側の電極）が共通電極であり、下
側の電極（液晶層から遠い側の電極、つまり、指やペンなどの被検知体から遠い側の電極
）が画素電極となるような構成としてもよい。このような構成を図１５（Ｂ）および図１
５（Ｃ）に適用した場合の例を、それぞれ、図１７（Ａ）および図１７（Ｂ）に示す。な
お、共通電極５２において、櫛歯状の上面形状、またはスリットが設けられた上面形状を
有している場合があるが、ここでは、省略している。
以上がタッチパネルの方式についての説明である。
［構成例１］
以下では、タッチパネルのより具体的な構成例について説明する。
図１８（Ａ）は、本発明の一態様のタッチパネル３１０の斜視概略図である。また図１
８（Ｂ）は、図１８（Ａ）を展開した斜視概略図である。なお明瞭化のため、代表的な構
成要素のみを示している。また図１８（Ｂ）では、一部の構成要素（基板３７２）を破線
で輪郭のみ明示している。
タッチパネル３１０は、対向して設けられた基板３７１と基板３７２とを有する。
基板３７１上には、表示部３８１、駆動回路３８２、配線３８３、駆動回路３８４等が
設けられている。また表示部３８１には、導電層３３２が形成されている。基板３７１に
は、配線３８３と電気的に接続されるＦＰＣ３７３が設けられている。また図１８（Ａ）
（Ｂ）では、ＦＰＣ３７３上にＩＣ３７４が設けられている例を示している。
また基板３７２の基板３７１と対向する面側には、複数の導電層３３１、複数の導電層
３３５、複数の導電層３４１等が形成されている。導電層３４１は複数の導電層３３１の
いずれかと電気的に接続する。また複数の導電層３４１は接続部３８５を介して基板３７
１に設けられたＦＰＣ３７３と電気的に接続する。
導電層３３５は、２つの導電層３３１の間に配置される。導電層３３５を設けることで
導電層３３１が設けられている領域と設けられていない領域の間で透過率に差が生じるこ
とを抑制する機能を有する。また導電層３３５は電気的にフローティングであることが好
ましい。こうすることで、導電層３３５を介して、導電層３３１及び導電層３３２の一方
の電位の変化を他方に効率よく伝達することができ、検出感度を高めることができる。な
お導電層３３５は不要である場合には設けなくてもよい。
表示部３８１は、少なくとも複数の画素を有する。画素は、少なくとも一つの表示素子
を有する。また、画素は、トランジスタ及び表示素子を備えることが好ましい。表示素子
としては、代表的には有機ＥＬ素子などの発光素子や液晶素子などを用いることができる
。
駆動回路３８２は、例えば走査線駆動回路、信号線駆動回路等として機能する回路を用
いることができる。
配線３８３は、表示部３８１や駆動回路３８２に信号や電力を供給する機能を有する。
当該信号や電力は、ＦＰＣ３７３を介して外部、またはＩＣ３７４から配線３８３に入力
される。
駆動回路３８４は、導電層３３２を順次選択する機能を有する。または、導電層３３２
ではなく導電層３３１を順次選択することによりタッチセンサを駆動する場合には、駆動
回路３８４は、固定電位とセンシングに用いる信号とを切り替えて導電層３３２に供給す
る機能を有する。なお、ＩＣ３７４や外部によりタッチセンサを駆動する信号が供給され
る場合には、駆動回路３８４を設けなくてもよい。
また、図１８（Ａ）（Ｂ）では、ＦＰＣ３７３上にＣＯＦ（Ｃｈｉｐ Ｏｎ Ｆｉｌｍ
）方式により実装されたＩＣ３７４が設けられている例を示している。ＩＣ３７４は、例
えば走査線駆動回路、または信号線駆動回路などとしての機能を有するＩＣを適用できる
。なおタッチパネル３１０が走査線駆動回路及び信号線駆動回路として機能する回路を備
える場合や、走査線駆動回路や信号線駆動回路として機能する回路を外部に設け、ＦＰＣ
３７３を介して表示部３８１を駆動するための信号を入力する場合などでは、ＩＣ３７４
を設けない構成としてもよい。また、ＩＣ３７４を、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓ
ｓ）方式等により、基板３７１に直接実装してもよい。
タッチセンサは、基板３７２に設けられた導電層３３１と、基板３７１に設けられた導
電層３３２と、により構成される。導電層３３１と導電層３３２の間に形成される容量を
利用して、タッチセンサは検出することができる。
このような構成とすることで、タッチパネル３１０に接続するＦＰＣを１つの基板側（
ここでは基板３７１側）にのみ配置することができる。また、図１８（Ａ）、（Ｂ）に示
すように、タッチパネル３１０には１つのＦＰＣ３７３を設け、当該ＦＰＣ３７３が、表
示パネルとタッチセンサの両方に信号を供給する機能を有する構成とすると、より構成を
簡略化できるため好ましい。
またこのとき、ＩＣ３７４はタッチセンサを駆動する機能を有していてもよいし、タッ
チセンサを駆動するＩＣをさらに設けてもよい。または、タッチセンサを駆動するＩＣを
基板３７１上に実装してもよい。
図１９は、図１８とは異なる構成を有するタッチパネル３１０の上面概略図を示してい
る。
図１９に示すタッチパネルは、基板３７１に複数のＦＰＣ３７３ａと、ＦＰＣ３７３ｂ
とを有している場合の例を示している。ＦＰＣ３７３ａは表示部３８１を駆動するための
信号を供給する機能を有する。またＦＰＣ３７３ｂは基板３７２側に配置された導電層３
３１に信号等を供給する機能を有する。
このように、タッチパネル３１０の表示部３８１の２以上の辺に沿ってＦＰＣ３７３ａ
を配置することで、多くの信号をタッチパネル３１０に供給できる。例えば表示部３８１
が高解像度である場合には、このように表示部３８１の２以上の辺から信号を供給する構
成とすることで、配線の密度が高まることによる配線間の寄生容量を低減できる。また大
型の表示装置とする場合には、このような構成とすることで配線の長さを短くできるため
、配線抵抗を削減し、信号の遅延などの影響を抑制することができる。
［断面構成例１］
以下では、本発明の一態様のタッチパネルの断面構成の例について、図面を参照して説
明する。
〔断面構成例１－１〕
図２０はタッチパネル３１０の断面概略図である。図２０では、図１８（Ａ）における
ＦＰＣ３７３を含む領域、駆動回路３８２を含む領域、表示部３８１を含む領域のそれぞ
れの断面を示している。
基板３７１と、基板３７２とは、接着層１５１によって貼り合わされている。また基板
３７１、基板３７２、及び接着層１５１に囲まれた領域に、液晶２５３が封止されている
。
基板３７１上には、トランジスタ２０１、トランジスタ２０３、接続部２０６、導電層
２０７、液晶素子２０８を構成する導電層２５１及び導電層２５２等が設けられている。
基板３７１上には、絶縁層２１１、絶縁層２１２、絶縁層２１３、絶縁層２１４、絶縁
層２５４、スペーサ２１６等が設けられている。絶縁層２１１は、その一部が各トランジ
スタのゲート絶縁層として機能する。絶縁層２１２、絶縁層２１３、及び絶縁層２１４は
、各トランジスタ等を覆って設けられている。絶縁層２１４は、一例としては、平坦化層
としての機能を有する。なお、ここではトランジスタ等を覆う絶縁層として、絶縁層２１
２、絶縁層２１３、及び絶縁層２１４の３層を有する場合を示しているが、これに限られ
ず４層以上であってもよいし、単層、または２層であってもよい。また平坦化層として機
能する絶縁層２１４は不要であれば設けなくてもよい。
図２０では、表示部３８１の例として、１つの副画素の断面を示している。例えば、副
画素は赤色を呈する副画素、緑色を呈する副画素、青色を呈する副画素のいずれかとする
ことで、フルカラーの表示を行うことができる。例えば図２０に示す副画素は、トランジ
スタ２０３と、液晶素子２０８と、着色層２３１と、を有する。
また図２０では、駆動回路３８２の例としてトランジスタ２０１が設けられている例を
示している。
図２０では、トランジスタ２０１及びトランジスタ２０３の例として、チャネルが形成
される半導体層をゲート電極２８３及びゲート電極２８４、または、ゲート電極２８１及
びゲート電極２８２で挟持する構成を適用した例を示している。このようなトランジスタ
は、ゲート電極２８１とゲート電極２８２とが接続されている場合や、ゲート電極２８３
とゲート電極２８４とが接続されている場合には、他のトランジスタと比較して電界効果
移動度を高めることが可能であり、オン電流を増大させることができる。その結果、高速
動作が可能な回路を作製することができる。さらには回路部の占有面積を縮小することが
可能となる。オン電流の大きなトランジスタを適用することで、表示パネルまたはタッチ
パネルを大型化、または高精細化したときに配線数が増大したとしても、各配線における
信号遅延を低減することが可能であり、表示ムラを抑制することが可能である。
なお、駆動回路３８２が有するトランジスタと、表示部３８１が有するトランジスタは
、同じ構造であってもよい。また駆動回路３８２が有する複数のトランジスタは、全て同
じ構造であってもよいし、異なる構造のトランジスタを組み合わせて用いてもよい。また
、表示部３８１が有する複数のトランジスタは、全て同じ構造であってもよいし、異なる
構造のトランジスタを組み合せて用いてもよい。
各トランジスタを覆う絶縁層２１２、絶縁層２１３のうち少なくとも一方は、一例とし
ては、水や水素などの不純物が拡散しにくい材料を用いることが好ましい。すなわち、絶
縁層２１２または絶縁層２１３はバリア膜として機能させることができる。このような構
成とすることで、トランジスタに対して外部から不純物が拡散することを効果的に抑制す
ることが可能となり、信頼性の高いタッチパネルを実現できる。
図２０には、液晶素子２０８にＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎ
ｇ）モードが適用された液晶素子を用いた場合の例を示している。液晶素子２０８は、導
電層２５１、液晶２５３、及び導電層２５２を有する。導電層２５１と導電層２５２との
間に生じる電界により、液晶２５３の配向を制御することができる。
絶縁層２１４上に導電層２５２が設けられている。また導電層２５２を覆って絶縁層２
５４が設けられ、絶縁層２５４上に導電層２５１が設けられている。導電層２５１は絶縁
層２５４、絶縁層２１４、絶縁層２１３、絶縁層２１２に設けられた開口を介してトラン
ジスタ２０３のソース又はドレインの一方と電気的に接続されている。導電層２５１と導
電層２５２として透光性を有する導電性材料を用いると、タッチパネル３１０を透過型の
液晶表示装置とすることができる。
導電層２５１は、櫛歯状の上面形状、またはスリットが設けられた上面形状（平面形状
ともいう）を有する。また、導電層２５２は導電層２５１と重ねて配置されている。また
着色層２３１等と重なる領域において、導電層２５２上に導電層２５１が配置されていな
い部分を有する。
図２０では、導電層２５１が画素電極として機能し、導電層２５２が共通電極として機
能する。なお、上層に設けられ、櫛歯状またはスリット状の上面形状を有する導電層２５
１を共通電極とし、下層に設けられる導電層２５２を画素電極として用いることもできる
。その場合には、導電層２５２をトランジスタ２０３のソース又はドレインの一方と電気
的に接続すればよい。
基板３７１の端部に近い領域には、接続部２０６が設けられている。接続部２０６は、
接続層２０９を介してＦＰＣ３７３と電気的に接続されている。図２０では、導電層２０
７の一部と、導電層２５１と同一の導電膜を加工して形成した導電層とを積層することで
接続部２０６を構成している例を示している。
基板３７２の基板３７１側の面には、導電層３３１、導電層３４１、着色層２３１、遮
光層２３２、絶縁層２５５等が設けられている。
図２０では、導電層３３１と導電層３４１とが同一面上に形成されている場合を示して
いる。ここで、導電層３３１と導電層３４１とは同一の導電膜を加工して同時に形成され
ていることが好ましい。また、導電層３３１と導電層３４１とが一体であってもよい。こ
のとき、少なくとも表示部３８１と重なる部分が、タッチセンサの一方の電極として機能
する導電層３３１に相当し、それ以外の部分を導電層３４１と呼ぶこともできる。つまり
、図２０は、図７（Ａ）の場合の断面図の一例を示していると言える。
接続部３８５において、導電層３４１は絶縁層２５５に覆われない領域を有する。導電
層３４１は接続体３８６を介して、基板３７１側に設けられた導電層２０７と電気的に接
続している。これにより、ＦＰＣ３７３と導電層３３１とが電気的に接続する。図２０で
は、接続体３８６が導電層３４１に接する部分と、導電層２５１と同一面上に形成され、
導電層２０７と電気的に接続する導電層と接する部分と、を有する場合の例を示している
。
接続体３８６としては、例えば導電性の粒子を用いることができる。導電性の粒子とし
ては、有機樹脂またはシリカなどの粒子の表面を金属材料で被覆したものを用いることが
できる。金属材料としてニッケルや金を用いると接触抵抗を低減できるため好ましい。ま
たニッケルをさらに金で被覆するなど、２種類以上の金属材料を層状に被覆させた粒子を
用いることが好ましい。また接続体３８６として弾性変形、または塑性変形する材料を用
いることが好ましい。このとき導電性の粒子は図２０に示すように上下方向に潰れた形状
となる場合がある。こうすることで接続体３８６と、これと電気的に接続する導電層との
接触面積が増大し、接触抵抗が低減できるほか、接続不良などの不具合の発生を抑制でき
る。
接続体３８６は接着層１５１に覆われるように配置することが好ましい。例えば接着層
１５１となるペースト等を塗布した後に、接続部３８５に接続体３８６を配置すればよい
。例えば固体封止構造の表示装置や中空封止構造の表示装置等のような、接着層１５１を
周辺に用いる構成に、接着層１５１が設けられる部分に接続部３８５を配置する構成を適
用することができる。
着色層２３１及び遮光層２３２は、導電層３３１上に設けられている。また着色層２３
１や遮光層２３２を覆って絶縁層２５５が設けられている。
絶縁層２５５は、着色層２３１や遮光層２３２等に含まれる不純物が液晶２５３に拡散
することを防ぐオーバーコートとしての機能を有する。
スペーサ２１６は、絶縁層２５４上に設けられ、基板３７１と基板３７２との距離が一
定以上近づくことを防ぐ機能を有する。図２０ではスペーサ２１６と基板３７２側の構造
物（例えば絶縁層２５５等）とが接触している例を示すが、これらが接していなくてもよ
い。またここではスペーサ２１６が基板３７１側に設けられている例を示したが、基板３
７２側に設けてもよい。例えば、隣接する２つの副画素の間に配置すればよい。または、
スペーサ２１６として粒状のスペーサを用いてもよい。粒状のスペーサとしては、シリカ
などの材料を用いることもできるが、有機樹脂やゴムなどの弾性を有する材料を用いるこ
とが好ましい。このとき、粒状のスペーサは上下方向に潰れた形状となる場合がある。
なお、導電層２５１、絶縁層２５４、絶縁層２５５等において、液晶２５３と接する面
には液晶２５３の配向を制御するための配向膜が設けられていてもよい。
導電層３３１の、少なくとも着色層２３１と重なる部分には透光性を有する材料を用い
ることが好ましい。
また、透過型の液晶素子２０８の場合、例えば図示しない偏光板を、表示部を挟むよう
に２つ配置する。偏光板よりも外側に配置されたバックライトからの光は偏光板を介して
入射される。このとき、導電層２５１と導電層２５２の間に与える電圧によって液晶２５
３の配向を制御し、光の光学変調を制御することができる。すなわち、偏光板を介して射
出される光の強度を制御することができる。またバックライトから入射される光は着色層
２３１によって特定の波長領域以外の光が吸収され、射出される光は例えば赤色、青色、
または緑色を呈する光となる。
また偏光板に加えて、例えば円偏光板を用いることができる。円偏光板としては、例え
ば直線偏光板と１／４波長位相差板を積層したものを用いることができる。円偏光板によ
り、視野角依存を低減することができる。
なお、ここでは液晶素子２０としてＦＦＳモードが適用された素子を用いたが、これに
限られず様々なモードが適用された液晶素子を用いることができる。例えばＶＡ（Ｖｅｒ
ｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モ
ード、ＩＰＳ（Ｉｎ－Ｐｌａｎｅ－Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ
Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒ
ｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ－ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌｌｙ
Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅ
ｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒ
ｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード等が適用された液晶素子を
用いることができる。
また、タッチパネル３１０にノーマリーブラック型の液晶表示装置、例えば垂直配向（
ＶＡ）モードを採用した透過型の液晶表示装置を適用してもよい。垂直配向モードとして
は、ＭＶＡ（Ｍｕｌｔｉ－Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モー
ド、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、Ａ
ＳＶ（Ａｄｖａｎｃｅｄ Ｓｕｐｅｒ Ｖｉｅｗ）モードなどを用いることができる。
なお、液晶素子は、液晶の光学変調作用によって光の透過または非透過を制御する素子
である。なお、液晶の光学的変調作用は、液晶にかかる電界（横方向の電界、縦方向の電
界又は斜め方向の電界を含む）によって制御される。なお、液晶素子に用いる液晶として
は、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶（ＰＤＬＣ：Ｐ
ｏｌｙｍｅｒ Ｄｉｓｐｅｒｓｅｄ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）、強誘電性液晶、
反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリ
ック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、液晶材料としては、ポジ型の液晶、またはネガ型の液晶のいずれを用いてもよく
、適用するモードや設計に応じて最適な液晶材料を用いればよい。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよ
い。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリ
ック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発
現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組
成物を液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速
度が短く、光学的等方性である。また、ブルー相を示す液晶とカイラル剤とを含む液晶組
成物は、配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよい
のでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防
止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。
本構成例において、導電層３３１と、導電層２５２の間に形成される容量を利用して、
タッチ動作等を検出することができる。すなわち導電層２５２は、液晶素子２０８の一対
の電極の一方と、タッチセンサの一対の電極の一方と、の両方を兼ねる。
ここで、導電層２５１、導電層２５２、または導電層３３１として、可視光を透過する
導電性材料を用いることが好ましい。例えば金属酸化物を含む導電性材料を含んで構成さ
れる。例えば、後述する透光性を有する導電性材料のうち、金属酸化物を用いることがで
きる。
または、導電層２５１、導電層２５２、または導電層３３１は、例えば、他の導電層や
半導体層と同一の金属元素を含む金属酸化物を用いることが好ましい。特に、タッチパネ
ル３１０が有するトランジスタの半導体層に酸化物半導体を用いた場合、これに含まれる
金属元素を含む導電性酸化物を適用することが好ましい。特に、絶縁層２５４において、
水素を含む窒化珪素膜を用いてもよい。その場合には、導電層２５２として、酸化物半導
体を用いる場合、絶縁層２５４から供給される水素によって、導電率を向上させることが
できる。つまり、酸化物半導体がＮ＋化された状態とすることができる。
また、状況によっては、導電層３３１に固定電位が与えられていてもよい。その場合に
は、外部から電磁的なノイズを遮蔽することができる。例えばセンシングを行っていない
とき、導電層３３１には液晶２５３のスイッチングに影響しない定電位を供給すればよい
。例えば接地電位、共通電位、または任意の定電位を用いることができる。また例えば、
導電層３３１と導電層２５２とを同電位としてもよい。
また、導電層３３１に適切な電位を与えることにより、導電層２５１と導電層２５２と
の間に生じる電界の向き（電気力線の向き）のうち、厚さ方向の成分を低減し、より効果
的に厚さに対して概略垂直な方向（横方向）に電界が向くようにすることができる。こう
することで、液晶２５３の配向欠陥を抑制し、光漏れなどの不具合が生じることを防ぐこ
とができる。
ここで、基板３７２よりも上部に、指またはスタイラスなどの検知体が直接触れる基板
を設けてもよい。またこのとき、基板３７２と当該基板との間に偏光板または円偏光板を
設けることが好ましい。その場合、当該基板上に保護層（セラミックコート等）を設ける
ことが好ましい。保護層は、例えば酸化シリコン、酸化アルミニウム、酸化イットリウム
、イットリア安定化ジルコニア（ＹＳＺ）などの無機絶縁材料を用いることができる。ま
た、当該基板に強化ガラスを用いてもよい。強化ガラスは、イオン交換法や風冷強化法等
により物理的、または化学的な処理が施され、その表面に圧縮応力を加えたものを用いる
ことができる。
〔各構成要素について〕
以下では、上記に示す各構成要素について説明する。
｛基板｝
タッチパネルが有する基板には、平坦面を有する材料を用いることができる。表示素子
からの光を取り出す側の基板には、該光を透過する材料を用いる。例えば、ガラス、石英
、セラミック、サファイヤ、有機樹脂などの材料を用いることができる。また、シリコン
や炭化シリコンからなる単結晶半導体基板、多結晶半導体基板、シリコンゲルマニウム等
の化合物半導体基板、ＳＯＩ基板等を適用することも可能であり、これらの基板上に半導
体素子が設けられたものを、基板として用いてもよい。
なお、基板として、ガラス基板を用いる場合、第６世代（１５００ｍｍ×１８５０ｍｍ
）、第７世代（１８７０ｍｍ×２２００ｍｍ）、第８世代（２２００ｍｍ×２４００ｍｍ
）、第９世代（２４００ｍｍ×２８００ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍ
ｍ）等の大面積基板を用いることで、大型の表示装置を作製することができる。また、基
板として、可撓性基板を用い、可撓性基板上に直接、トランジスタや容量素子等を形成し
てもよい。
厚さの薄い基板を用いることで、タッチパネルの軽量化、薄型化を図ることができる。
さらに、可撓性を有する程度の厚さの基板を用いることで、可撓性を有するタッチパネル
を実現できる。
ガラスとしては、例えば、無アルカリガラス、バリウムホウケイ酸ガラス、アルミノホ
ウケイ酸ガラス等を用いることができる。
可撓性及び可視光に対する透過性を有する材料としては、例えば、可撓性を有する程度
の厚さのガラスや、ポリエチレンテレフタレート（ＰＥＴ）、ポリエチレンナフタレート
（ＰＥＮ）等のポリエステル樹脂、ポリアクリロニトリル樹脂、ポリイミド樹脂、ポリメ
チルメタクリレート樹脂、ポリカーボネート（ＰＣ）樹脂、ポリエーテルスルホン（ＰＥ
Ｓ）樹脂、ポリアミド樹脂、シクロオレフィン樹脂、ポリスチレン樹脂、ポリアミドイミ
ド樹脂、ポリ塩化ビニル樹脂、ポリテトラフルオロエチレン（ＰＴＦＥ）樹脂等が挙げら
れる。特に、熱膨張係数の低い材料を用いることが好ましく、例えば、ポリアミドイミド
樹脂、ポリイミド樹脂、ＰＥＴ等を好適に用いることができる。また、ガラス繊維に有機
樹脂を含浸した基板や、無機フィラーを有機樹脂に混ぜて熱膨張係数を下げた基板を使用
することもできる。このような材料を用いた基板は、重量が軽いため、該基板を用いたタ
ッチパネルも軽量にすることができる。
また、発光を取り出さない側の基板は、透光性を有していなくてもよいため、上記に挙
げた基板の他に、金属材料や合金材料を用いた金属基板、セラミック基板、または半導体
基板等を用いることもできる。金属材料や合金材料は熱伝導性が高く、封止基板全体に熱
を容易に伝導できるため、タッチパネルの局所的な温度上昇を抑制することができ、好ま
しい。可撓性や曲げ性を得るためには、金属基板の厚さは、１０μｍ以上２００μｍ以下
が好ましく、２０μｍ以上５０μｍ以下であることがより好ましい。
金属基板を構成する材料としては、特に限定はないが、例えば、アルミニウム、銅、ニ
ッケル、又はアルミニウム合金もしくはステンレス等の金属の合金などを好適に用いるこ
とができる。
また、導電性の基板の表面を酸化する、又は表面に絶縁膜を形成するなどにより、絶縁
処理が施された基板を用いてもよい。例えば、スピンコート法やディップ法などの塗布法
、電着法、蒸着法、又はスパッタリング法などを用いて絶縁膜を形成してもよいし、酸素
雰囲気で放置する又は加熱するほか、陽極酸化法などによって、基板の表面に酸化膜を形
成してもよい。
可撓性を有する基板としては、上記材料を用いた層が、タッチパネルの表面を傷などか
ら保護するハードコート層（例えば、窒化シリコン層など）や、押圧を分散可能な材質の
層（例えば、アラミド樹脂層など）等と積層されて構成されていてもよい。また、水分等
による表示素子の寿命の低下等を抑制するために、窒化シリコン膜、酸化窒化シリコン膜
等の窒素と珪素を含む膜や、窒化アルミニウム膜等の窒素とアルミニウムを含む膜等の透
水性の低い絶縁膜を有していてもよい。
基板は、複数の層を積層して用いることもできる。特に、ガラス層を有する構成とする
と、水や酸素に対するバリア性を向上させ、信頼性の高いタッチパネルとすることができ
る。
例えば、表示素子に近い側からガラス層、接着層、及び有機樹脂層を積層した基板を用
いることができる。当該ガラス層の厚さとしては２０μｍ以上２００μｍ以下、好ましく
は２５μｍ以上１００μｍ以下とする。このような厚さのガラス層は、水や酸素に対する
高いバリア性と可撓性を同時に実現できる。また、有機樹脂層の厚さとしては、１０μｍ
以上２００μｍ以下、好ましくは２０μｍ以上５０μｍ以下とする。このような有機樹脂
層を設けることにより、ガラス層の割れやクラックを抑制し、機械的強度を向上させるこ
とができる。このようなガラス材料と有機樹脂の複合材料を基板に適用することにより、
極めて信頼性が高いフレキシブルなタッチパネルとすることができる。
｛トランジスタ｝
トランジスタは、ゲート電極として機能する導電層と、半導体層と、ソース電極として
機能する導電層と、ドレイン電極として機能する導電層と、ゲート絶縁層として機能する
絶縁層と、を有する。上記では、ボトムゲート構造のトランジスタを適用した場合を示し
ている。
なお、本発明の一態様のタッチパネルが有するトランジスタの構造は特に限定されない
。例えば、プレーナ型のトランジスタとしてもよいし、スタガ型のトランジスタとしても
よいし、逆スタガ型のトランジスタとしてもよい。また、トップゲート型又はボトムゲー
ト型のいずれのトランジスタ構造としてもよい。または、チャネルの上下にゲート電極が
設けられていてもよい。トランジスタに用いる半導体材料は特に限定されず、例えば、酸
化物半導体、シリコン、ゲルマニウム等が挙げられる。
トランジスタに用いる半導体材料の結晶性についても特に限定されず、非晶質半導体、
結晶性を有する半導体（微結晶半導体、多結晶半導体、単結晶半導体、又は一部に結晶領
域を有する半導体）のいずれを用いてもよい。結晶性を有する半導体を用いると、トラン
ジスタ特性の劣化を抑制できるため好ましい。
また、トランジスタに用いる半導体材料としては、例えば、第１４族の元素、化合物半
導体又は酸化物半導体を半導体層に用いることができる。代表的には、シリコンを含む半
導体、ガリウムヒ素を含む半導体又はインジウムを含む酸化物半導体などを適用できる。
特に、トランジスタのチャネルが形成される半導体に、酸化物半導体を適用することが
好ましい。特にシリコンよりもバンドギャップの大きな酸化物半導体を適用することが好
ましい。シリコンよりもバンドギャップが広く、且つキャリア密度の小さい半導体材料を
用いると、トランジスタのオフ状態における電流を低減できるため好ましい。
例えば、上記酸化物半導体として、少なくともインジウム（Ｉｎ）もしくは亜鉛（Ｚｎ
）を含むことが好ましい。より好ましくは、Ｉｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇ
ａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌａ、Ｃｅ、ＨｆまたはＮｄ等の金属）で表記される酸化物
を含む。
特に、半導体層として、複数の結晶部を有し、当該結晶部はｃ軸が半導体層の被形成面
、または半導体層の上面に対し概略垂直に配向し、且つ隣接する結晶部間には粒界が確認
できない酸化物半導体膜を用いることが好ましい。
このような酸化物半導体は、結晶粒界を有さないために表示パネルを湾曲させたときの
応力によって酸化物半導体膜にクラックが生じてしまうことが抑制される。したがって、
可撓性を有し、湾曲させて用いるタッチパネルなどに、このような酸化物半導体を好適に
用いることができる。
また半導体層としてこのような結晶性を有する酸化物半導体を用いることで、電気特性
の変動が抑制され、信頼性の高いトランジスタを実現できる。
また、シリコンよりもバンドギャップの大きな酸化物半導体を用いたトランジスタは、
その低いオフ電流により、トランジスタと直列に接続された容量に蓄積した電荷を長期間
に亘って保持することが可能である。このようなトランジスタを画素に適用することで、
各表示領域に表示した画像の階調を維持しつつ、駆動回路を停止することも可能となる。
その結果、極めて消費電力の低減された表示装置を実現できる。
半導体層は、例えば少なくともインジウム（Ｉｎ）、亜鉛（Ｚｎ）及びＭ（Ａｌ、Ｔｉ
、Ｇａ、Ｙ、Ｚｒ、Ｌａ、Ｃｅ、ＳｎまたはＨｆ等の金属）を含むＩｎ－Ｍ－Ｚｎ酸化物
で表記される膜を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電
気特性のばらつきを減らすため、それらと共に、スタビライザーを含むことが好ましい。
スタビライザーとしては、上記Ｍで記載の金属を含め、例えば、ガリウム（Ｇａ）、ス
ズ（Ｓｎ）、ハフニウム（Ｈｆ）、アルミニウム（Ａｌ）、またはジルコニウム（Ｚｒ）
等がある。また、他のスタビライザーとしては、ランタノイドである、ランタン（Ｌａ）
、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、
ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（
Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム
（Ｙｂ）、ルテチウム（Ｌｕ）等がある。
半導体層を構成する酸化物半導体として、例えば、Ｉｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－
Ａｌ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｌ
ａ－Ｚｎ系酸化物、Ｉｎ－Ｃｅ－Ｚｎ系酸化物、Ｉｎ－Ｐｒ－Ｚｎ系酸化物、Ｉｎ－Ｎｄ
－Ｚｎ系酸化物、Ｉｎ－Ｓｍ－Ｚｎ系酸化物、Ｉｎ－Ｅｕ－Ｚｎ系酸化物、Ｉｎ－Ｇｄ－
Ｚｎ系酸化物、Ｉｎ－Ｔｂ－Ｚｎ系酸化物、Ｉｎ－Ｄｙ－Ｚｎ系酸化物、Ｉｎ－Ｈｏ－Ｚ
ｎ系酸化物、Ｉｎ－Ｅｒ－Ｚｎ系酸化物、Ｉｎ－Ｔｍ－Ｚｎ系酸化物、Ｉｎ－Ｙｂ－Ｚｎ
系酸化物、Ｉｎ－Ｌｕ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－
Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ａｌ－Ｇａ－Ｚｎ系酸化物、Ｉｎ－Ｓｎ－Ａｌ－Ｚｎ系酸化
物、Ｉｎ－Ｓｎ－Ｈｆ－Ｚｎ系酸化物、Ｉｎ－Ｈｆ－Ａｌ－Ｚｎ系酸化物を用いることが
できる。
なお、ここで、Ｉｎ－Ｇａ－Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有す
る酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺ
ｎ以外の金属元素が入っていてもよい。
また、半導体層と、導電層は、上記酸化物のうち、同一の金属元素を有していてもよい
。半導体層と、導電層を同一の金属元素とすることで、製造コストを低減させることがで
きる。例えば、同一の金属組成の金属酸化物ターゲットを用いることで製造コストを低減
させることができる。また同一の金属組成の金属酸化物ターゲットを用いることによって
、半導体層と、導電層を加工する際のエッチングガスまたはエッチング液を共通して用い
ることができる。ただし、半導体層と、導電層は、同一の金属元素を有していても、組成
が異なる場合がある。例えば、トランジスタ及び容量素子の作製工程中に、膜中の金属元
素が脱離し、異なる金属組成となる場合がある。
なお、半導体層がＩｎ－Ｍ－Ｚｎ酸化物であるとき、ＺｎおよびＯを除いてのＩｎとＭ
の原子数比率は、ＩｎおよびＭの和を１００ａｔｏｍｉｃ％としたとき、好ましくはＩｎ
が２５ａｔｏｍｉｃ％より高く、Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが
３４ａｔｏｍｉｃ％より高く、Ｍが６６ａｔｏｍｉｃ％未満とする。
半導体層は、エネルギーギャップが２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ま
しくは３ｅＶ以上である。このように、エネルギーギャップの広い酸化物半導体を用いる
ことで、トランジスタのオフ電流を低減することができる。
半導体層の厚さは、３ｎｍ以上２００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下
、さらに好ましくは３ｎｍ以上５０ｎｍ以下とする。
半導体層がＩｎ－Ｍ－Ｚｎ酸化物（ＭはＡｌ、Ｔｉ、Ｇａ、Ｇｅ、Ｙ、Ｚｒ、Ｓｎ、Ｌ
ａ、Ｃｅ、ＨｆまたはＮｄ）の場合、Ｉｎ－Ｍ－Ｚｎ酸化物を成膜するために用いるスパ
ッタリングターゲットの金属元素の原子数比は、Ｉｎ≧Ｍ、Ｚｎ≧Ｍを満たすことが好ま
しい。このようなスパッタリングターゲットの金属元素の原子数比として、Ｉｎ：Ｍ：Ｚ
ｎ＝１：１：１、Ｉｎ：Ｍ：Ｚｎ＝１：１：１．２、Ｉｎ：Ｍ：Ｚｎ＝３：１：２、４：
２：３が好ましい。なお、成膜される半導体層の原子数比はそれぞれ、誤差として上記の
スパッタリングターゲットに含まれる金属元素の原子数比のプラスマイナス４０％の変動
を含む。
半導体層としては、キャリア密度の低い酸化物半導体膜を用いる。例えば、半導体層は
、キャリア密度が１×１０１７個／ｃｍ３以下、好ましくは１×１０１５個／ｃｍ３以下
、さらに好ましくは１×１０１３個／ｃｍ３以下、より好ましくは１×１０１１個／ｃｍ
３以下の酸化物半導体膜を用いる。
なお、これらに限られず、必要とするトランジスタの半導体特性及び電気特性（電界効
果移動度、しきい値電圧等）に応じて適切な組成のものを用いればよい。また、必要とす
るトランジスタの半導体特性を得るために、半導体層のキャリア密度や不純物濃度、欠陥
密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好まし
い。
半導体層において、第１４族元素の一つであるシリコンや炭素が含まれると、半導体層
において酸素欠損が増加し、ｎ型化してしまう。このため、半導体層におけるシリコンや
炭素の濃度（二次イオン質量分析法により得られる濃度）を、２×１０１８ａｔｏｍｓ／
ｃｍ３以下、好ましくは２×１０１７ａｔｏｍｓ／ｃｍ３以下とする。
また、半導体層において、二次イオン質量分析法により得られるアルカリ金属またはア
ルカリ土類金属の濃度を、１×１０１８ａｔｏｍｓ／ｃｍ３以下、好ましくは２×１０１
６ａｔｏｍｓ／ｃｍ３以下にする。アルカリ金属及びアルカリ土類金属は、酸化物半導体
と結合するとキャリアを生成する場合があり、トランジスタのオフ電流が増大してしまう
ことがある。このため、半導体層のアルカリ金属またはアルカリ土類金属の濃度を低減す
ることが好ましい。
また、半導体層に窒素が含まれていると、キャリアである電子が生じ、キャリア密度が
増加し、ｎ型化しやすい。この結果、窒素が含まれている酸化物半導体を用いたトランジ
スタはノーマリーオン特性となりやすい。従って、当該酸化物半導体膜において、窒素は
できる限り低減されていることが好ましい、例えば、二次イオン質量分析法により得られ
る窒素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３以下にすることが好ましい。
また、半導体層は、例えば非単結晶構造でもよい。非単結晶構造は、例えば、後述する
ＣＡＡＣ－ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ－Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ
Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）、多結晶構造、後述する微結晶構造、または非晶質構造
を含む。非単結晶構造において、非晶質構造は最も欠陥準位密度が高く、ＣＡＡＣ－ＯＳ
は最も欠陥準位密度が低い。
半導体層は、例えば非晶質構造でもよい。非晶質構造の酸化物半導体膜は、例えば、原
子配列が無秩序であり、結晶成分を有さない。または、非晶質構造の酸化物膜は、例えば
、完全な非晶質構造であり、結晶部を有さない。
なお、半導体層が、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡ
Ｃ－ＯＳの領域、単結晶構造の領域の二種以上を有する混合膜であってもよい。また、混
合膜は、例えば、非晶質構造の領域、微結晶構造の領域、多結晶構造の領域、ＣＡＡＣ－
ＯＳの領域、単結晶構造の領域のいずれか二種以上の領域の積層構造を有する場合がある
。
または、トランジスタのチャネルが形成される半導体に、シリコンを用いることが好ま
しい。シリコンとしてアモルファスシリコンを用いてもよいが、特に結晶性を有するシリ
コンを用いることが好ましい。例えば、微結晶シリコン、多結晶シリコン、単結晶シリコ
ンなどを用いることが好ましい。特に、多結晶シリコンは、単結晶シリコンに比べて低温
で形成でき、且つアモルファスシリコンに比べて高い電界効果移動度と高い信頼性を備え
る。このような多結晶半導体を画素に適用することで画素の開口率を向上させることがで
きる。また極めて高精細に画素を有する場合であっても、ゲート駆動回路とソース駆動回
路を画素と同一基板上に形成することが可能となり、電子機器を構成する部品数を低減す
ることができる。
｛導電層｝
トランジスタのゲート、ソースおよびドレインのほか、タッチパネルを構成する各種配
線および電極などの導電層に用いることのできる材料としては、アルミニウム、チタン、
クロム、ニッケル、銅、イットリウム、ジルコニウム、モリブデン、銀、タンタル、また
はタングステンなどの金属、またはこれを主成分とする合金を単層構造または積層構造と
して用いる。例えば、シリコンを含むアルミニウム膜の単層構造、チタン膜上にアルミニ
ウム膜を積層する二層構造、タングステン膜上にアルミニウム膜を積層する二層構造、銅
－マグネシウム－アルミニウム合金膜上に銅膜を積層する二層構造、チタン膜上に銅膜を
積層する二層構造、タングステン膜上に銅膜を積層する二層構造、チタン膜または窒化チ
タン膜と、そのチタン膜または窒化チタン膜上に重ねてアルミニウム膜または銅膜を積層
し、さらにその上にチタン膜または窒化チタン膜を形成する三層構造、モリブデン膜また
は窒化モリブデン膜と、そのモリブデン膜または窒化モリブデン膜上に重ねてアルミニウ
ム膜または銅膜を積層し、さらにその上にモリブデン膜または窒化モリブデン膜を形成す
る三層構造等がある。なお、酸化インジウム、酸化錫または酸化亜鉛を含む透明導電材料
を用いてもよい。また、マンガンを含む銅を用いると、エッチングによる形状の制御性が
高まるため好ましい。
また、透光性を有する導電性材料としては、酸化インジウム、インジウム錫酸化物、イ
ンジウム亜鉛酸化物、酸化亜鉛、ガリウムを添加した酸化亜鉛などの導電性酸化物または
グラフェンを用いることができる。または、金、銀、白金、マグネシウム、ニッケル、タ
ングステン、クロム、モリブデン、鉄、コバルト、銅、パラジウム、またはチタンなどの
金属材料や、該金属材料を含む合金材料を用いることができる。または、該金属材料の窒
化物（例えば、窒化チタン）などを用いてもよい。なお、金属材料、合金材料（またはそ
れらの窒化物）を用いる場合には、透光性を有する程度に薄くすればよい。また、上記材
料の積層膜を導電層として用いることができる。例えば、銀とマグネシウムの合金とイン
ジウムスズ酸化物の積層膜などを用いると、導電性を高めることができるため好ましい。
または、導電層として、半導体層と同様の酸化物半導体を用いることが好ましい。この
とき導電層が、半導体層のチャネルが形成される領域よりも低い電気抵抗を呈するように
、形成されていることが好ましい。
例えばこのような導電層を、トランジスタの第２のゲート電極として機能する導電層に
適用することができる。または、透光性を有する他の導電層にも適用することができる。
｛酸化物半導体の抵抗率の制御方法｝
半導体層及び導電層に用いることのできる酸化物半導体膜は、膜中の酸素欠損及び／又
は膜中の水素、水等の不純物濃度によって、抵抗率を制御することができる半導体材料で
ある。そのため、半導体層及び導電層へ酸素欠損及び／又は不純物濃度が増加する処理、
または酸素欠損及び／又は不純物濃度が低減する処理を選択することによって、それぞれ
の酸化物半導体膜の抵抗率を制御することができる。
具体的には、導電層に用いる酸化物半導体膜にプラズマ処理を行い、該酸化物半導体の
膜中の酸素欠損を増加させる、および／または酸化物半導体の膜中の水素、水等の不純物
を増加させることによって、キャリア密度が高く、抵抗率が低い酸化物半導体膜とするこ
とができる。また、酸化物半導体膜に水素を含む絶縁膜を接して形成し、該水素を含む絶
縁膜から酸化物半導体膜に水素を拡散させることによって、キャリア密度が高く、抵抗率
が低い酸化物半導体膜とすることができる。
一方、トランジスタのチャネル領域として機能する半導体層は、水素を含む絶縁膜と接
しない構成とする。半導体層と接する絶縁膜の少なくとも一つに酸素を含む絶縁膜、別言
すると、酸素を放出することが可能な絶縁膜を適用することで、半導体層に酸素を供給す
ることができる。酸素が供給された半導体層は、膜中または界面の酸素欠損が補填され抵
抗率が高い酸化物半導体膜となる。なお、酸素を放出することが可能な絶縁膜としては、
例えば、酸化シリコン膜、または酸化窒化シリコン膜を用いることができる。
また、抵抗率が低い酸化物半導体膜を得るために、イオン注入法、イオンドーピング法
、プラズマイマージョンイオンインプランテーション法などを用いて、水素、ボロン、リ
ン、または窒素を酸化物半導体膜に注入してもよい。
また、抵抗率が低い酸化物半導体膜を得るために、該酸化物半導体膜にプラズマ処理を
行ってもよい。例えば、該プラズマ処理としては、代表的には、希ガス（Ｈｅ、Ｎｅ、Ａ
ｒ、Ｋｒ、Ｘｅ）、水素、及び窒素の中から選ばれた一種以上を含むガスを用いたプラズ
マ処理が挙げられる。より具体的には、Ａｒ雰囲気下でのプラズマ処理、Ａｒと水素の混
合ガス雰囲気下でのプラズマ処理、アンモニア雰囲気下でのプラズマ処理、Ａｒとアンモ
ニアの混合ガス雰囲気下でのプラズマ処理、または窒素雰囲気下でのプラズマ処理などが
挙げられる。
上記プラズマ処理によって、酸化物半導体膜は、酸素が脱離した格子（または酸素が脱
離した部分）に酸素欠損を形成する。該酸素欠損は、キャリアを発生する要因になる場合
がある。また、酸化物半導体膜の近傍、より具体的には、酸化物半導体膜の下側または上
側に接する絶縁膜から水素が供給されると、上記酸素欠損と水素が結合することで、キャ
リアである電子を生成する場合がある。
一方、酸素欠損が補填され、水素濃度が低減された酸化物半導体膜は、高純度真性化、
又は実質的に高純度真性化された酸化物半導体膜といえる。ここで、実質的に真性とは、
酸化物半導体膜のキャリア密度が、８×１０１１個／ｃｍ３未満、好ましくは１×１０１
１／ｃｍ３未満、さらに好ましくは１×１０１０個／ｃｍ３未満であることを指す。高純
度真性または実質的に高純度真性である酸化物半導体膜は、キャリア発生源が少ないため
、キャリア密度を低くすることができる。また、高純度真性または実質的に高純度真性で
ある酸化物半導体膜は、欠陥準位密度が低いため、トラップ準位密度を低減することがで
きる。
また、高純度真性または実質的に高純度真性である酸化物半導体膜は、オフ電流が著し
く小さく、チャネル幅が１×１０６μｍでチャネル長が１０μｍの素子であっても、ソー
ス電極とドレイン電極間の電圧（ドレイン電圧）が１Ｖから１０Ｖの範囲において、オフ
電流が、半導体パラメータアナライザの測定限界以下、すなわち１×１０－１３Ａ以下と
いう特性を得ることができる。したがって、上述した高純度真性または実質的に高純度真
性である酸化物半導体膜を用いる半導体層をチャネル領域に用いるトランジスタは、電気
特性の変動が小さく、信頼性の高いトランジスタとなる。
導電層として用いる酸化物半導体膜と接する絶縁膜として、例えば、水素を含む絶縁膜
、別言すると水素を放出することが可能な絶縁膜、代表的には窒化シリコン膜を用いるこ
とで、導電層に水素を供給することができる。水素を放出することが可能な絶縁膜として
は、膜中の含有水素濃度が１×１０２２ａｔｏｍｓ／ｃｍ３以上であると好ましい。この
ような絶縁膜を導電層に接して形成することで、導電層に効果的に水素を含有させること
ができる。このように、半導体層及び導電層に接する絶縁膜の構成を変えることによって
、酸化物半導体膜の抵抗率を制御することができる。
酸化物半導体膜に含まれる水素は、金属原子と結合する酸素と反応して水になると共に
、酸素が脱離した格子（または酸素が脱離した部分）に酸素欠損を形成する。該酸素欠損
に水素が入ることで、キャリアである電子が生成される場合がある。また、水素の一部が
金属原子と結合する酸素と結合することで、キャリアである電子を生成する場合がある。
したがって、水素が含まれている絶縁膜と接して設けられた導電層は、半導体層よりもキ
ャリア密度の高い酸化物半導体膜となる。
トランジスタのチャネル領域が形成される半導体層は、水素ができる限り低減されてい
ることが好ましい。具体的には、半導体層において、二次イオン質量分析法（ＳＩＭＳ：
Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）により得られる水
素濃度を、２×１０２０ａｔｏｍｓ／ｃｍ３以下、好ましくは５×１０１９ａｔｏｍｓ／
ｃｍ３以下、より好ましくは１×１０１９ａｔｏｍｓ／ｃｍ３以下、５×１０１８ａｔｏ
ｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５
×１０１７ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３
以下とする。
一方、導電層は、半導体層よりも水素濃度及び／又は酸素欠損量が多く、抵抗率が低い
酸化物半導体膜である。導電層に含まれる水素濃度は、８×１０１９ａｔｏｍｓ／ｃｍ３
以上、好ましくは１×１０２０ａｔｏｍｓ／ｃｍ３以上、より好ましくは５×１０２０ａ
ｔｏｍｓ／ｃｍ３以上である。また、半導体層と比較して、導電層に含まれる水素濃度は
２倍以上、好ましくは１０倍以上である。また、導電層の抵抗率が、半導体層の抵抗率の
１×１０－８倍以上１×１０－１倍未満であることが好ましく、代表的には１×１０－３
Ωｃｍ以上１×１０４Ωｃｍ未満、さらに好ましくは、抵抗率が１×１０－３Ωｃｍ以上
１×１０－１Ωｃｍ未満であるとよい。
｛絶縁層｝
各絶縁層、オーバーコート、スペーサ等に用いることのできる絶縁材料としては、例え
ば、アクリル、エポキシなどの樹脂、シロキサン結合を有する樹脂の他、酸化シリコン、
酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化アルミニウムなどの無機絶縁
材料を用いることもできる。
｛接着層｝
接着層としては、熱硬化樹脂や光硬化樹脂、２液混合型の硬化性樹脂などの硬化性樹脂
を用いることができる。例えば、アクリル、ウレタン、エポキシなどの樹脂、またはシリ
コーンなどのシロキサン結合を有する樹脂などの樹脂を用いることができる。
｛接続層｝
接続層としては、異方性導電フィルム（ＡＣＦ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃｏｎｄｕ
ｃｔｉｖｅ Ｆｉｌｍ）や、異方性導電ペースト（ＡＣＰ：Ａｎｉｓｏｔｒｏｐｉｃ Ｃ
ｏｎｄｕｃｔｉｖｅ Ｐａｓｔｅ）などを用いることができる。
｛着色層｝
着色層に用いることのできる材料としては、金属材料、樹脂材料、顔料または染料が含
まれた樹脂材料などが挙げられる。
以上が各構成要素についての説明である。
〔断面構成例１－２〕
図２１には、上記とは一部の構成の異なるタッチパネルの断面構成例について示してい
る。なお、上記と重複する部分については説明を省略し、相違点について説明する。
図２１では、着色層２３１が基板３７１側に配置されている例を示している。具体的に
は、着色層２３１が絶縁層２１３の上面に接して設けられている。また着色層２３１を覆
って平坦化層として機能する絶縁層２１４が設けられている。
このような構成とすることで、基板３７２の構成をより簡略化することができる。例え
ば図２１では、基板３７２上には導電層３３１及び導電層３４１のみが形成されている例
を示している。なお、基板３７２上には必要であれば配向膜等が設けられていてもよい。
〔断面構成例１－３〕
図２２では、図２０におけるトランジスタ２０１及びトランジスタ２０３に、トップゲ
ート型のトランジスタを適用した場合の例を示している。
各トランジスタは半導体層を有し、半導体層上に絶縁層２１１を介してゲート電極が設
けられている。また半導体層は低抵抗化された領域を有していていもよい。当該領域は、
ソースまたはドレインとして機能する。
トランジスタのソース電極及びドレイン電極は、絶縁層２１３上に設けられ、絶縁層２
１３、絶縁層２１２、絶縁層２１１に設けられた開口を介して、半導体層の低抵抗化され
た領域と電気的に接続している。
半導体層の低抵抗化された領域は、例えばトランジスタのチャネルが形成される領域よ
りも不純物を多く含む領域、キャリア濃度の高い領域、または結晶性が低い領域、などと
することができる。導電性を高める効果を奏する不純物は、半導体層に適用される半導体
によって異なるが、代表的にはリンなどのｎ型の導電性を付与しうる元素、ホウ素などの
ｐ型の導電性を付与しうる元素、ヘリウム、ネオン、アルゴンなどの希ガスの他、水素、
リチウム、ナトリウム、マグネシウム、アルミニウム、窒素、フッ素、カリウム、カルシ
ウムなどが挙げられる。そのほかチタン、鉄、ニッケル、銅、亜鉛、銀、インジウム、ス
ズなども、半導体の導電性に影響する不純物として機能する。例えば領域２６２や領域２
６３は、トランジスタのチャネルが形成される領域よりも上記不純物を多く含む。
〔断面構成例１－４〕
図２３では、図２０等と比較して導電層２５２の位置が異なる場合の例を示している。
具体的には導電層２５２が絶縁層２１２と絶縁層２１３の間に位置する構成の例を示して
いる。
導電層２５２には、一例としては、上述した透光性の導電性材料を用いることができる
。
また、一例としては、導電層２５２が低抵抗化された酸化物半導体を含んで構成されて
いることが好ましい。特に、タッチパネル３１０が有するトランジスタの半導体層に酸化
物半導体を用いた場合、これよりも抵抗率の低い酸化物半導体を適用することが好ましい
。
例えば、上述した酸化物半導体の抵抗率の制御方法により、導電層２５２を低抵抗化さ
せることができる。
またこのとき、導電層２５２を覆う絶縁層２１３としては、上述した水素を多く含む絶
縁層を用いることが好ましい。特に、窒化シリコンを含む絶縁膜を含むことが好ましい。
［断面構成例２］
以下では、上記断面構成例とは一部の構成が異なるタッチパネルの断面構成例について
説明する。
〔断面構成例２－１〕
図２４は、導電層３３１及び導電層３４１を基板３７１側に配置している点で、上記断
面構成例と相違している。
導電層３３１及び導電層３４１は、基板３７１上に設けられている。また導電層３３１
及び導電層３４１を覆って絶縁層２１７が設けられている。また絶縁層２１７上に、トラ
ンジスタ２０１やトランジスタ２０３等が設けられている。
また接続部３８５において、絶縁層２１７に設けられた開口を介して、導電層３４１と
導電層２０７とが電気的に接続している。
ここで、導電層３３１と導電層２５２との間に生じる容量を利用して、タッチ動作を検
出することができる。
このような構成とすることで、基板３７２の構成を簡略化することができる。
なお、このとき導電層３３１及び導電層３４１には耐熱性の高い導電性材料を用いるこ
とが好ましい。また、導電層３３１として、金属などの遮光性を有する材料を用いる場合
には、図２４に示すように着色層２３１と重なる部分に開口を設けることが好ましい。
また図２４に示すように、導電層３３１はトランジスタ２０３等と重ならないように配
置することが好ましい。または、導電層３３１のトランジスタ２０３等と重なる部分に開
口を有する構成とすることが好ましい。こうすることで、導電層３３１の電位の変化に起
因してトランジスタ２０３等が誤動作してしまうことを抑制できる。
〔断面構成例２－２〕
図２５は、図２４で示した構成に、図２１と同様に着色層２３１を基板３７１側に配置
した例を示している。
このように、導電層３３１、導電層３４１、及び着色層２３１を基板３７１側に設ける
ことで、基板３７２上になにも形成しない構成とすることができる。なお、基板３７２及
び基板３７１の液晶層と接する領域には、配向膜を設けてもよい。
［構成例２］
以下では、上記構成例１とは一部の構成が異なるタッチパネルの構成例について図面を
参照して説明する。
以下で説明する本発明の一態様のタッチパネルは、タッチセンサを構成する一対の導電
層の少なくとも一つを、液晶素子が有する一対の導電層の少なくとも一つと同一の導電膜
で形成される。タッチセンサを構成する一対の導電層の少なくとも一つと、液晶素子が有
する一対の導電層の少なくとも一つとは、同一面上に配置される。または、タッチセンサ
を構成する一対の導電層の少なくとも一つは、液晶素子が有する一対の導電層の少なくと
も一つを兼ねて設けられる。つまり、一つの導電膜が、タッチセンサを構成する一対の導
電層の少なくとも一つとしての機能と、液晶素子が有する一対の導電層の少なくとも一つ
としての機能とを、両方を併せ持つ。これにより、タッチパネルの作製工程が簡略化され
、より作製コストを低減することができる。
〔構成例２－１〕
図２６は、液晶素子の電極として機能する一対の導電層と、タッチセンサを構成する一
対の導電層のレイアウトの例を示す上面概略図である。ここでは、ＦＦＳモードが適用さ
れた液晶素子を例に挙げて説明する。
また図２７には、図２６中の切断線Ｘ１－Ｘ２に対応する部分の断面を含む、タッチパ
ネルの断面概略図を示す。図２６および図２７は、図８（Ａ）に対応している。
導電層４０１は島状の形状を有し、Ｘ方向及びＹ方向にマトリクス状に配列している。
そして、導電層４０１にスリットが設けられている。導電層４０２は各導電層４０１と重
なるように配置されている。ここで導電層４０１が画素電極として機能し、導電層４０２
が共通電極として機能する。なお、ここでは上側の導電層４０１が画素電極であり、下側
の導電層４０２が共通電極である場合について説明するが、これらの関係を逆転させても
よい。
Ｙ方向に延在する導電層４１１ａ及び導電層４１１ｂは、それぞれ隣接する２つの導電
層４０１の間に位置するように配置されている。
Ｘ方向に延在する導電層４１２ａは、導電層４０４と導電層４０５により構成されてい
る。導電層４０４は長辺方向がＸ方向と平行な帯状の形状を有し、例えば、導電層４１１
ａと導電層４１１ｂとの間に設けられている。また導電層４０５は、導電層４１１ａまた
は導電層４１１ｂと重なる部分を有し、導電層４１１ａまたは導電層４１１ｂを挟む２つ
の導電層４０４を、コンタクトホールを介して、電気的に接続する。導電層４０５と導電
層４１１ａまたは導電層４１１ｂとは、図示しない絶縁層を介して重なっている。なお、
導電層４０５は、図２８に示すように、Ｘ方向に延在して配置されていてもよい。このよ
うにすることにより、導電層４０４の配線抵抗を実質的に低減することができる。
なお、図２６または図２８において、導電層４１１ａ及び導電層４１１ｂは、Ｘ方向に
延在するように配置し、導電層４１２ａ及び導電層４１２ｂは、Ｙ方向に延在するように
配置してもよい。
ここで、導電層４１１ａ、導電層４１１ｂ、導電層４０４、及び導電層４０１は、それ
ぞれ同一の導電膜を加工することにより形成されている。したがって、導電層４１１ａ、
導電層４１１ｂ、導電層４０４、及び導電層４０１は、同一面上に配置されていることと
なる。
なお、ここでは導電層４０５としてトランジスタのソース電極及びドレイン電極２８５
と同一の導電膜を加工して形成した構成とした。この場合には、導電層４０５の下に、ゲ
ート電極などが配置されていても、問題なくレイアウトすることができる。よって、導電
層４０５は、ゲート電極や、ゲート電極と同一の導電膜を加工して形成された膜と、重ね
て配置することができる。ただし、本発明の一態様は、これに限られず、トランジスタの
ゲート電極２８１、半導体層、またはそのほかの導電層と同一の導電膜を加工して導電層
４０５を形成することができる。
一例として、導電層４０５を、ゲート電極と同一の導電膜を加工して形成した場合を図
２９に示す。この場合には、導電層４０５の上に、ソース電極及びドレイン電極２８５な
どが配置されていても、問題なくレイアウトすることができる。よって、導電層４０５は
、ソース電極及びドレイン電極２８５や、ソース電極及びドレイン電極２８５と同一の導
電膜を加工して形成された膜と、重ねたり、交差させて配置することができる。つまり、
ソース信号線（映像信号を各画素に伝達する機能を有する配線）と、導電層４１１ａまた
は導電層４１１ｂとを、重ねて配置することができる。そのため、導電層４０１のレイア
ウト面積を大きくすることができる。つまり、開口率を高くすることができる。
または、導電層４０５を、導電層４０２と同一の導電膜を加工して形成した場合を図３
０に示す。この場合には、導電層４０５の下に、ソース電極及びドレイン電極２８５やゲ
ート電極などが配置されていても、問題なくレイアウトすることができる。よって、導電
層４０５は、ゲート電極や、ソース電極及びドレイン電極２８５や、ゲート電極と同一の
導電膜を加工して形成された膜や、ソース電極及びドレイン電極２８５と同一の導電膜を
加工して形成された膜と、重ねたり、交差させて配置することができる。つまり、ソース
信号線（映像信号を各画素に伝達する機能を有する配線）と、導電層４１１ａまたは導電
層４１１ｂとを、重ねて配置することができる。そのため、導電層４０１のレイアウト面
積を大きくすることができる。つまり、開口率を高くすることができる。または、ゲート
信号線（各画素を選択する信号を伝達する機能を有する配線）と導電層４０４または導電
層４０５と、重ねて配置することができる。そのため、導電層４０１のレイアウト面積を
大きくすることができる。つまり、開口率を高くすることができる。
なお、図２６または図２８において、導電層４１１ａ及び導電層４１１ｂは、Ｘ方向に
延在するように配置し、導電層４１２ａ及び導電層４１２ｂは、Ｙ方向に延在するように
配置する場合には、配置される方向が異なるため、導電層４１２ａ及び導電層４１２ｂを
ゲート信号線と重ねて配置するのではなくソース信号線と重ねて配置し、導電層４１１ａ
及び導電層４１１ｂをソース信号線と重ねて配置するのではなくゲート信号線と重ねて配
置することとなる。
なお、導電層４１１ａ、導電層４１１ｂ、および、導電層４０４の抵抗を下げたい場合
には、導電層４１１ａ、導電層４１１ｂおよび導電層４０４の上または下に、抵抗の低い
導電層４１１ａ＿１、４１１ｂ＿１、４０４＿１を設けてもよい。例えば、アルミニウム
、銅、チタン、モリブデン、タングステン、または、それらの積層を、導電層４１１ａ、
導電層４１１ｂおよび導電層４０４の上または下に設けてもよい。または、導電層４１１
ａ＿１、４１１ｂ＿１、４０４＿１の少なくとも一つは、メッシュ状に加工された金属膜
で構成されていてもよい。または、導電層４１１ａ＿１、４１１ｂ＿１、４０４＿１の少
なくとも一つは、金属ナノワイヤ、またはカーボンナノチューブなどで構成されていても
よい。ただし、導電層４０１は、透光性を有することが望ましい。したがって、導電層４
０１の上または下には、抵抗の低い導電層を設けないことが望ましい。その場合の例を、
図３１と、図３２に示す。
なお、導電層４１１ａ、導電層４１１ｂの抵抗値を実質的に下げたい場合には、導電層
４１１ａａ、導電層４１１ｂｂを配置してもよい。導電層４１１ａ（導電層４１１ｂ）と
、導電層４１１ａａ（導電層４１１ｂｂ）とは、コンタクトホールを介して、接続されて
いる。その場合の例を、図３３と、図３４に示す。
なお、導電層４０５のみを別途形成してもよいが、他の導電層と同時に形成することが好
ましい。
〔構成例２－２〕
図３５は、導電層４１１ａ、導電層４１１ｂ及び導電層４０４を、導電層４０２と同一
の導電膜を加工して形成した場合の例を示している。したがって、導電層４１１ａ、導電
層４１１ｂ、導電層４０４、及び導電層４０２は、同一面上に配置されていることとなる
。また図３６に、図３５中の切断線Ｘ３－Ｘ４に対応する部分の断面を含む、タッチパネ
ルの断面概略図を示す。図３５および図３６は、図８（Ｂ）に対応している。
図３５に示すように、導電層４０２は島状の形状を有する。また導電層４１１ａまたは
導電層４１１ｂを挟んで隣接する２つの導電層４０２は、導電層４１２ａと同様に導電層
４０５によって電気的に接続されている。なお、ここではＹ方向に隣接する２つの導電層
４０２が電気的に接続されていない場合の例を示したが、複数の導電層４０２がＹ方向に
導電層４０５を介して電気的に接続してもよいし、Ｘ方向とＹ方向のいずれも導電層４０
５を介して電気的に接続してもよい。なお、ここでは上側の導電層４０１が画素電極であ
り、下側の導電層４０２が共通電極である場合について説明するが、これらの関係を逆転
させてもよい。
なお、導電層４０５は、図３７に示すように、Ｘ方向に延在して配置されていてもよい
。このようにすることにより、導電層４０４の配線抵抗を実質的に低減することができる
。
なお、図３５または図３７において、導電層４１１ａ及び導電層４１１ｂは、Ｘ方向に
延在するように配置し、導電層４１２ａ及び導電層４１２ｂは、Ｙ方向に延在するように
配置してもよい。
なお、図３６では導電層４０５としてトランジスタのソース電極及びドレイン電極２８
５と同一の導電膜を加工して形成した構成とした。この場合には、導電層４０５の下に、
ゲート電極などが配置されていても、問題なくレイアウトすることができる。よって、導
電層４０５は、ゲート電極や、ゲート電極と同一の導電膜を加工して形成された膜と、重
ねて配置することができる。ただし、本発明の一態様は、これに限られず、トランジスタ
のゲート電極２８１、半導体層、またはそのほかの導電層と同一の導電膜を加工して導電
層４０５を形成することができる。
一例として、導電層４０５を、ゲート電極２８１と同一の導電膜を加工して形成した場
合を図３８に示す。この場合には、導電層４０５の上に、ソース電極及びドレイン電極２
８５などが配置されていても、問題なくレイアウトすることができる。よって、導電層４
０５は、ソース電極及びドレイン電極２８５や、ソース電極及びドレイン電極２８５と同
一の導電膜を加工して形成された膜と、重ねたり、交差させて配置することができる。つ
まり、ソース信号線と、導電層４１１ａまたは導電層４１１ｂとを、重ねて配置すること
ができる。そのため、導電層４０１のレイアウト面積を大きくすることができる。つまり
、開口率を高くすることができる。
または、導電層４０５を、導電層４０１と同一の導電膜を加工して形成した場合を図３
９に示す。この場合には、導電層４０５の下に、ソース電極及びドレイン電極２８５やゲ
ート電極などが配置されていても、問題なくレイアウトすることができる。よって、導電
層４０５は、ゲート電極や、ソース電極及びドレイン電極２８５や、ゲート電極と同一の
導電膜を加工して形成された膜や、ソース電極及びドレイン電極２８５と同一の導電膜を
加工して形成された膜と、重ねたり、交差させて配置することができる。つまり、ソース
信号線と、導電層４１１ａまたは導電層４１１ｂとを、重ねて配置することができる。そ
のため、導電層４０１のレイアウト面積を大きくすることができる。つまり、開口率を高
くすることができる。または、ゲート信号線と導電層４０４または導電層４０５と、重ね
て配置することができる。そのため、導電層４０１のレイアウト面積を大きくすることが
できる。つまり、開口率を高くすることができる。
なお、図３５または図３７において、導電層４１１ａ及び導電層４１１ｂは、Ｘ方向に
延在するように配置し、導電層４１２ａ及び導電層４１２ｂは、Ｙ方向に延在するように
配置する場合には、配置される方向が異なるため、導電層４１２ａ及び導電層４１２ｂを
ゲート信号線と重ねて配置するのではなくソース信号線と重ねて配置し、導電層４１１ａ
及び導電層４１１ｂをソース信号線と重ねて配置するのではなくゲート信号線と重ねて配
置することとなる。
なお、図３６、図３８、図３９において、上側の導電層４０１が画素電極であり、下側
の導電層４０２が共通電極である場合の例を示した。ただし、本発明の一態様は、これに
限定されない。上側の導電層４０１を共通電極とし、下側の導電層４０２を画素電極とし
てもよい。その場合の例を、図４０、図４１、図４２に示す。
なお、図４０、図４１、図４２などでは、導電層４１１ａ、導電層４１１ｂ及び導電層
４０４を、導電層４０２と同一の導電膜を加工して形成した場合の例を示している。ただ
し、本発明の一態様は、これに限定されない。導電層４１１ａ、導電層４１１ｂ及び導電
層４０４を、導電層４０１と同一の導電膜を加工して形成してもよい。したがって、導電
層４１１ａ、導電層４１１ｂ、導電層４０４、及び導電層４０１は、同一面上に配置され
ていてもよい。その場合の例を、図４３、図４４、図４５に示す。
なお、導電層４１１ａ、導電層４１１ｂ、および、導電層４０４の抵抗を下げたい場合
には、導電層４１１ａ、導電層４１１ｂおよび導電層４０４の上または下に、抵抗の低い
導電層４１１ａ＿１、４１１ｂ＿１、４０４＿１を設けてもよい。例えば、アルミニウム
、銅、チタン、モリブデン、タングステン、または、それらの積層を、導電層４１１ａ、
導電層４１１ｂおよび導電層４０４の上または下に設けてもよい。または、導電層４１１
ａ＿１、４１１ｂ＿１、４０４＿１の少なくとも一つは、メッシュ状に加工された金属膜
で構成されていてもよい。または、導電層４１１ａ＿１、４１１ｂ＿１、４０４＿１の少
なくとも一つは、金属ナノワイヤ、またはカーボンナノチューブなどで構成されていても
よい。ただし、導電層４０２は、透光性を有することが望ましい。したがって、導電層４
０２の上または下には、抵抗の低い導電層を設けないことが望ましい。その場合の例を、
図４６と、図４７に示す。
なお、導電層４１１ａ、導電層４１１ｂの抵抗値を実質的に下げたい場合には、導電層
４１１ａａ、導電層４１１ｂｂを配置してもよい。導電層４１１ａ（導電層４１１ｂ）と
、導電層４１１ａａ（導電層４１１ｂｂ）とは、コンタクトホールを介して、接続されて
いる。その場合の例を、図４８と、図４９に示す。
〔構成例２－３〕
図５０は、導電層４１１ａ及び導電層４１１ｂを導電層４０１と同一の導電膜を加工し
て形成し、導電層４１２ａ及び導電層４１２ｂを導電層４０２と同一の導電膜を加工して
形成した場合の例を示している。したがって、導電層４１１ａ、導電層４１１ｂ、導電層
４０１は、同一面上に配置されていることとなる。同様に、導電層４１２ａ、導電層４１
２ｂ、導電層４０２は、同一面上に配置されていることとなる。また図５１に、図５０中
の切断線Ｘ５－Ｘ６に対応する部分の断面を含む、タッチパネルの断面概略図を示す。図
５０および図５１は、図７（Ｅ）に対応している。
このように、タッチセンサの一対の電極として機能する２つの導電層（例えば、導電層
４１１ａと導電層４１２ａ、または、導電層４１１ｂと導電層４１２ｂなど）を、それぞ
れ異なる層で形成することで、これらを交差させることができる。したがって、構成例１
や構成例２と比較して、導電層４０５を用いたブリッジ部を形成する必要がないため、よ
り構成を簡略化できる。そのため、製造歩留りを向上させることができる。また、導電層
４１１ａ、導電層４１２ａ、導電層４１１ｂ、または、導電層４１２ｂなどの下に、ソー
ス電極及びドレイン電極２８５やゲート電極２８１などが配置されていても、問題なくレ
イアウトすることができる。よって、導電層４１１ａ、導電層４１２ａ、導電層４１１ｂ
、または、導電層４１２ｂは、ゲート電極２８１や、ソース電極及びドレイン電極２８５
や、ゲート電極２８１と同一の導電膜を加工して形成された膜や、ソース電極及びドレイ
ン電極２８５と同一の導電膜を加工して形成された膜と、重ねたり、交差させて配置する
ことができる。つまり、ソース信号線と、導電層４１１ａ、導電層４１２ａ、導電層４１
１ｂ、または、導電層４１２ｂとを、重ねて配置することができる。そのため、導電層４
０１のレイアウト面積を大きくすることができる。つまり、開口率を高くすることができ
る。または、ゲート信号線と、導電層４１１ａ、導電層４１２ａ、導電層４１１ｂ、また
は、導電層４１２ｂとを、重ねて配置することができる。そのため、導電層４０１のレイ
アウト面積を大きくすることができる。つまり、開口率を高くすることができる。
なお、図５１では上側の導電層４０１が画素電極であり、下側の導電層４０２が共通電
極である場合について説明するが、これらの関係を逆転させてもよい。
なお、図５０において、導電層４１１ａ及び導電層４１１ｂは、Ｘ方向に延在するよう
に配置し、導電層４１２ａ及び導電層４１２ｂは、Ｙ方向に延在するように配置してもよ
い。
なお、図５０、図５１において、上側の導電層４０１が画素電極であり、下側の導電層
４０２が共通電極である場合の例を示した。ただし、本発明の一態様は、これに限定され
ない。上側の導電層４０１を共通電極とし、下側の導電層４０２を画素電極としてもよい
。その場合の例を、図５２、図５３に示す。
なお、導電層４１１ａ、導電層４１１ｂ、導電層４１２ａ、および、導電層４１２ｂの
抵抗を下げたい場合には、導電層４１１ａ、導電層４１１ｂ、導電層４１２ａ、および、
導電層４１２ｂの上または下に、抵抗の低い導電層４１１ａ＿１、４１１ｂ＿１、４１２
ａ＿１、４１２ｂ＿１を設けてもよい。例えば、アルミニウム、銅、チタン、モリブデン
、タングステン、または、それらの積層を、導電層４１１ａ、導電層４１１ｂ、導電層４
１２ａ、および、導電層４１２ｂの上または下に設けてもよい。または、導電層４１１ａ
＿１、４１１ｂ＿１、４１２ａ＿１、４１２ｂ＿１の少なくとも一つは、メッシュ状に加
工された金属膜で構成されていてもよい。または、導電層４１１ａ＿１、４１１ｂ＿１、
４１２ａ＿１、４１２ｂ＿１の少なくとも一つは、金属ナノワイヤ、またはカーボンナノ
チューブなどで構成されていてもよい。ただし、導電層４０１および導電層４０２は、透
光性を有することが望ましい。したがって、開口部においては、導電層４０１および導電
層４０２の上または下には、抵抗の低い導電層を設けないことが望ましい。その場合の例
を、図５４と、図５５に示す。
なお、導電層４１１ａ、導電層４１１ｂ、導電層４１２ａ、または、導電層４１２ｂの
抵抗値を実質的に下げたい場合には、導電層４１１ａａ、導電層４１１ｂｂ、導電層４１
２ａａ、または、導電層４１２ｂｂを配置してもよい。導電層４１１ａ（導電層４１１ｂ
、導電層４１２ａ、または、導電層４１２ｂ）と、導電層４１１ａａ（導電層４１１ｂｂ
、導電層４１２ａａ、または、導電層４１２ｂｂ）とは、コンタクトホールを介して、接
続されている。その場合の例を、図５６と、図５７に示す。なお、例えば、導電層４１１
ａと導電層４１１ａａとを接続する場合には、導電層４０２に設けられた穴を介して、接
続される。つまり、間に導電層４０２があって、導電層４０２などの上側の導電層と下側
の導電層とを接続する場合には、導電層４０２に穴などが設けられている。
なお、導電層４１１ａおよび導電層４１１ｂと、導電層４１２ａおよび導電層４１２ｂ
とにおいて、交差部において、容量が形成される。しかしながら、この容量の大きさは、
小さいことが望ましい場合がある。そこで、この交差容量を減らすようにするため、別の
導電層とコンタクトホールを介して、導電層同士が接続されるようにしてもよい。その場
合の例を、図５８と図５９に示す。図５８と図５９では、導電層４１２ａ同士（導電層４
１２ｂ同士）は、コンタクトホールと導電層４０５とを介して、接続されている。導電層
４０５は、例えば、ゲート電極２８１と同一の導電膜を加工して形成された膜や、ソース
電極及びドレイン電極２８５と同一の導電膜を加工して形成された膜を用いて、構成され
る。これにより、タッチセンサ電極の寄生容量を低減することができる。その結果、タッ
チセンサの感度を向上させることが出来る。
〔構成例２－４〕
上記では、液晶素子を構成する一対の導電層と、タッチセンサを構成する一対の導電層
とをそれぞれ設ける構成としたが、液晶素子の一方の導電層が、タッチセンサの一方の導
電層を兼ねる構成とすることもできる。
図６０では、導電層４０２がＸ方向に伸びた帯状の形状を有し、Ｙ方向には分断されて
いる例を示している。このとき、導電層４０２の一つは、タッチセンサの電極として機能
する導電層４１２ａ、導電層４１２ｂ、または導電層４１２ｃとして機能し、液晶素子の
一方の導電層、例えば、共通電極としても機能する。また図６１に、図６０中の切断線Ｘ
５－Ｘ６に対応する部分の断面を含む、タッチパネルの断面概略図を示す。図６０および
図６１は、図７（Ｃ）に対応している。
タッチセンサの一対の電極として機能する導電層（例えば、導電層４１２ａ、導電層４
１２ｂなど）と、導電層４０２を、それぞれ異なる層で形成することで、これらを交差さ
せることができる。したがって、構成例１や構成例２と比較して、導電層４０５を用いた
ブリッジ部を形成する必要がないため、より構成を簡略化できる。そのため、製造歩留り
を向上させることができる。また、導電層４１１ａ、導電層４１２ａ、導電層４１１ｂ、
または、導電層４１２ｂなどの下に、ソース電極及びドレイン電極２８５やゲート電極２
８１などが配置されていても、問題なくレイアウトすることができる。よって、導電層４
１１ａ、導電層４１２ａ、導電層４１１ｂ、または、導電層４１２ｂは、ゲート電極２８
１や、ソース電極及びドレイン電極２８５や、ゲート電極２８１と同一の導電膜を加工し
て形成された膜や、ソース電極及びドレイン電極２８５と同一の導電膜を加工して形成さ
れた膜と、重ねたり、交差させて配置することができる。つまり、ソース信号線と、導電
層４１１ａ、導電層４１２ａ、導電層４１１ｂ、または、導電層４１２ｂとを、重ねて配
置することができる。そのため、導電層４０１のレイアウト面積を大きくすることができ
る。つまり、開口率を高くすることができる。または、ゲート信号線と、導電層４１１ａ
、導電層４１２ａ、導電層４１１ｂ、または、導電層４１２ｂとを、重ねて配置すること
ができる。そのため、導電層４０１のレイアウト面積を大きくすることができる。つまり
、開口率を高くすることができる。
なお、図６０、図６１において、上側の導電層４０１が画素電極であり、下側の導電層
４０２が共通電極である場合の例を示した。ただし、本発明の一態様は、これに限定され
ない。上側の導電層４０１を共通電極とし、下側の導電層４０２を画素電極としてもよい
。その場合の例を、図６２、図６３に示す。
なお、導電層４１１ａ、導電層４１１ｂ、導電層４１２ａ、および、導電層４１２ｂの
抵抗を下げたい場合には、導電層４１１ａ、導電層４１１ｂ、導電層４１２ａ、および、
導電層４１２ｂの上または下に、抵抗の低い導電層４１１ａ＿１、４１１ｂ＿１、４１２
ａ＿１、４１２ｂ＿１を設けてもよい。例えば、アルミニウム、銅、チタン、モリブデン
、タングステン、または、それらの積層を、導電層４１１ａ、導電層４１１ｂ、導電層４
１２ａ、および、導電層４１２ｂの上または下に設けてもよい。または、導電層４１１ａ
＿１、４１１ｂ＿１、４１２ａ＿１、４１２ｂ＿１の少なくとも一つは、メッシュ状に加
工された金属膜で構成されていてもよい。または、導電層４１１ａ＿１、４１１ｂ＿１、
４１２ａ＿１、４１２ｂ＿１の少なくとも一つは、金属ナノワイヤ、またはカーボンナノ
チューブなどで構成されていてもよい。ただし、導電層４０１および導電層４０２は、透
光性を有することが望ましい。したがって、開口部においては、導電層４０１および導電
層４０２の上または下には、抵抗の低い導電層を設けないことが望ましい。その場合の例
を、図６４と、図６５に示す。
なお、導電層４１１ａ、導電層４１１ｂ、導電層４１２ａ、または、導電層４１２ｂの
抵抗値を実質的に下げたい場合には、導電層４１１ａａ、導電層４１１ｂｂ、導電層４１
２ａａ、または、導電層４１２ｂｂを配置してもよい。導電層４１１ａ（導電層４１１ｂ
、導電層４１２ａ、または、導電層４１２ｂ）と、導電層４１１ａａ（導電層４１１ｂｂ
、導電層４１２ａａ、または、導電層４１２ｂｂ）とは、コンタクトホールを介して、接
続されている。その場合の例を、図６６と、図６７に示す。なお、例えば、導電層４１１
ａと導電層４１１ａａとを接続する場合には、導電層４０２に設けられた穴を介して、接
続される。つまり、間に導電層４０２があって、導電層４０２などの上側の導電層と下側
の導電層とを接続する場合には、導電層４０２に穴などが設けられている。
なお、導電層４１１ａおよび導電層４１１ｂと、導電層４１２ａおよび導電層４１２ｂ
とにおいて、交差部において、容量が形成される。しかしながら、この容量の大きさは、
小さいことが望ましい場合がある。そこで、この交差容量を減らすようにするため、別の
導電層とコンタクトホールを介して、導電層同士が接続されるようにしてもよい。その場
合の例を、図６８と図６９とに示す。図６８と図６９では、導電層４０２同士は、コンタ
クトホールと導電層４０５とを介して、接続されている。導電層４０５は、例えば、ゲー
ト電極２８１と同一の導電膜を加工して形成された膜や、ソース電極及びドレイン電極２
８５と同一の導電膜を加工して形成された膜を用いて、構成される。これにより、タッチ
センサ電極の寄生容量を低減することができる。その結果、タッチセンサの感度を向上さ
せることが出来る。
なお、図６０において、導電層４１１ａ及び導電層４１１ｂは、Ｘ方向に延在するよう
に配置し、導電層４１２ａ及び導電層４１２ｂは、Ｙ方向に延在するように配置してもよ
い。
また、図７０では、導電層４０２がＹ方向に伸びた帯状の形状を有し、Ｘ方向には分断
されている例を示している。このとき、導電層４０２の一つは、タッチセンサの電極とし
て機能する導電層４１１ａ、導電層４１１ｂ、または導電層４１１ｃとして機能し、液晶
素子の一方の導電層、例えば、共通電極としても機能する。
このような構成とすることで、より構成を簡略化できるため好ましい。
なお、ここではＦＦＳモードが適用された液晶素子を用いる場合の例について説明した
が、例えばＩＰＳモードが適用された液晶素子を用いる構成としてもよい。その場合には
、導電層４０１と導電層４０２とを同一の導電膜を加工することにより形成すればよい。
または、導電層４０１と導電層４０２の両方を、櫛歯状の上面形状にすればよい。また、
このとき共通電極として機能する導電層４０２を、Ｘ方向及びＹ方向のいずれか一方に伸
びた帯状の形状とし、タッチセンサの一方の電極として機能させることが好ましい。
［構成例３］
以下では、上記構成例１及び構成例２とは一部の構成が異なるタッチパネルの構成例に
ついて図面を参照して説明する。
以下で説明する本発明の一態様のタッチパネルは、表示素子に有機ＥＬ素子が適用され
たタッチパネルである。
〔構成例３－１〕
図７１には、２つの副画素を含む領域の断面構成例を示している。図７１で例示するタ
ッチパネルは、トランジスタ２０１等が形成された基板側に光を射出するボトムエミッシ
ョン型の発光装置を含む。
タッチパネルは、発光素子２０２を有する。発光素子２０２は、導電層３２１と、ＥＬ
層３２２と、導電層３２３とが積層された構成を有する。また導電層３２１と導電層３２
３の間に、光学調整層３２４が設けられていてもよい。発光素子２０２からの光は基板３
７１側に射出される。また導電層３２１及び光学調整層３２４の端部を覆って絶縁層２１
５が設けられている。
導電層３２１は透光性を有していることが好ましい。また導電層３２３は反射性を有し
ていることが好ましい。
また、発光素子２０２よりも基板３７１側に、着色層２３１が設けられている。図７１
に示す構成では、着色層２３１が絶縁層２１３上に設けられている。
導電層３５１と導電層３５２は、一方がタッチセンサの一方の電極として機能し、他方
がタッチセンサの他方の電極として機能する。導電層３５１は、導電層３２１と同一面上
に形成されている。また導電層３５２は、トランジスタ２０１が有する２つのゲート電極
のうちの一方と同一面上に形成されている。したがって、作製工程を増やすことなくタッ
チパネルを作製することができる。
図７１に示すように、基板３７１側において、導電層３５１と導電層３５２の間に生じ
る容量を利用して検出することができる。
〔発光素子について〕
発光素子としては、自発光が可能な素子を用いることができ、電流又は電圧によって輝
度が制御される素子をその範疇に含んでいる。例えば、発光ダイオード（ＬＥＤ）、有機
ＥＬ素子、無機ＥＬ素子等を用いることができる。
発光素子は、トップエミッション型、ボトムエミッション型、デュアルエミッション型
のいずれであってもよい。光を取り出す側の電極には、可視光を透過する導電膜を用いる
。また、光を取り出さない側の電極には、可視光を反射する導電膜を用いることが好まし
い。
ＥＬ層は少なくとも発光層を有する。ＥＬ層は、発光層以外の層として、正孔注入性の
高い物質、正孔輸送性の高い物質、正孔ブロック材料、電子輸送性の高い物質、電子注入
性の高い物質、又はバイポーラ性の物質（電子輸送性及び正孔輸送性が高い物質）等を含
む層をさらに有していてもよい。
ＥＬ層には低分子系化合物及び高分子系化合物のいずれを用いることもでき、無機化合
物を含んでいてもよい。ＥＬ層を構成する層は、それぞれ、蒸着法（真空蒸着法を含む）
、転写法、印刷法、インクジェット法、塗布法等の方法で形成することができる。
陰極と陽極の間に、発光素子の閾値電圧より高い電圧を印加すると、ＥＬ層に陽極側か
ら正孔が注入され、陰極側から電子が注入される。注入された電子と正孔はＥＬ層におい
て再結合し、ＥＬ層に含まれる発光物質が発光する。
発光素子として、白色発光の発光素子を適用する場合には、ＥＬ層に２種類以上の発光
物質を含む構成とすることが好ましい。例えば２以上の発光物質の各々の発光が補色の関
係となるように、発光物質を選択することにより白色発光を得ることができる。例えば、
それぞれＲ（赤）、Ｇ（緑）、Ｂ（青）、Ｙ（黄）、Ｏ（橙）等の発光を示す発光物質、
またはＲ、Ｇ、Ｂのうち２以上の色のスペクトル成分を含む発光を示す発光物質のうち、
２以上を含むことが好ましい。また、発光素子からの発光のスペクトルが、可視光領域の
波長（例えば３５０ｎｍ～７５０ｎｍ）の範囲内に２以上のピークを有する発光素子を適
用することが好ましい。また、黄色の波長領域にピークを有する材料の発光スペクトルは
、緑色及び赤色の波長領域にもスペクトル成分を有する材料であることが好ましい。
より好ましくは、ＥＬ層は、一の色を発光する発光材料を含む発光層と、他の色を発光
する発光材料を含む発光層とが積層された構成とすることが好ましい。例えば、ＥＬ層に
おける複数の発光層は、互いに接して積層されていてもよいし、分離層を介して積層され
ていてもよい。例えば、蛍光発光層と燐光発光層との間に分離層を設ける構成としてもよ
い。
分離層は、例えば燐光発光層中で生成する燐光材料等の励起状態から蛍光発光層中の蛍
光材料等へのデクスター機構によるエネルギー移動（特に三重項エネルギー移動）を防ぐ
ために設けることができる。分離層は数ｎｍ程度の厚さがあればよい。具体的には、０．
１ｎｍ以上２０ｎｍ以下、あるいは１ｎｍ以上１０ｎｍ以下、あるいは１ｎｍ以上５ｎｍ
以下である。分離層は、単一の材料（好ましくはバイポーラ性の物質）、又は複数の材料
（好ましくは正孔輸送性材料及び電子輸送性材料）を含む。
分離層は、該分離層と接する発光層に含まれる材料を用いて形成してもよい。これによ
り、発光素子の作製が容易になり、また、駆動電圧が低減される。例えば、燐光発光層が
、ホスト材料、アシスト材料、及び燐光材料（ゲスト材料）からなる場合、分離層を、該
ホスト材料及びアシスト材料で形成してもよい。上記構成を別言すると、分離層は、燐光
材料を含まない領域を有し、燐光発光層は、燐光材料を含む領域を有する。これにより、
分離層と燐光発光層とを燐光材料の有無で蒸着し分けることが可能となる。また、このよ
うな構成とすることで、分離層と燐光発光層を同じチャンバーで成膜することが可能とな
る。これにより、製造コストを削減することができる。
また、発光素子は、ＥＬ層を１つ有するシングル素子であってもよいし、複数のＥＬ層
が電荷発生層を介して積層されたタンデム素子であってもよい。
〔構成例３－２〕
図７２は、図７１における導電層３５２の位置が異なる点で相違している。図７２にお
いて、導電層３５２及びトランジスタ２０１のゲート電極の一方は、絶縁層２１２と絶縁
層２１３の間に設けられている。
導電層３５２及びトランジスタ２０１のゲート電極の一方には、上述した低抵抗化され
た酸化物半導体を含んで構成されていることが好ましい。
また、図７３のように、導電層３５２が導電層３２１、光学調整層３２４、ＥＬ層３２
２、導電層３２３、着色層２３１の少なくとも一つと重なるように配置してもよい。また
図７４に示すように導電層３５２が導電層３２１、光学調整層３２４、ＥＬ層３２２、導
電層３２３、着色層２３１のいずれとも重ならないように配置してもよい。
〔断面構成例３－２〕
図７５は、タッチセンサを構成する導電層３５１と導電層３５２の両方が、導電層３２
１と同一面上に形成されている場合の例を示している。
このとき、一方の副画素に配置された導電層３５１と、他方の副画素に配置された導電
層３５２との間に生じる容量を利用して検出することができる。
〔断面構成例３－３〕
図７６は、基板３７２側に光を射出するトップエミッション型の発光装置を含むタッチ
パネルの断面構成例である。
ここで、発光素子２０２において、導電層３２１は反射性を有し、導電層３２３は透光
性を有する。
また導電層３２３は、少なくとも導電層３５１の一部と重なる部分に開口を有する。ま
た、導電層３２３は、スリットまたは開口を有していてもよいし、櫛歯状の形状を有して
いてもよい。
導電層３５１及び導電層３５２は、導電層３２１と同一面上に形成されている。
図７６に示す例では、一方の副画素に配置された導電層３５１と、他方の副画素に配置
された導電層３５２との間に生じる容量を利用して検出する例を示している。
また、図７７に示すように、導電層３２３をタッチセンサの電極として用いることもで
きる。すなわち、導電層３５１と導電層３２３の間に生じる容量を利用して検出する構成
としてもよい。
また、図７７では、塗り分け方式によりＥＬ層３２２を形成した例を示している。また
このとき、図７７に示すようにＥＬ層３２２の端部を導電層３２３で覆うことにより、Ｅ
Ｌ層３２２への不純物の拡散が抑制され、信頼性を高めることができる。また図７７では
、着色層２３１等が設けられていない場合の例を示している。
［他の構成例］
なお本発明の一態様は上記で例示した構成に限られず、様々な構成をとることができる
。
〔センサ電極と画素用配線との位置関係〕
例えば、画素が有するソース線（信号線）は、偶数列目と奇数列目とで、ソース線の配
置を右か左かに変えることができる。その結果、ソース線が２本隣接する形となる。また
、その上に、タッチセンサ用の導電層（電極）を置くことができる。また、画素が有する
ゲート線も同様に、上下の画素でゲート線を近接しておき、その上に、タッチセンサ用電
極を置くことができる。その場合の例を、図７８に示す。ソース線８１、８２、８３、８
４は、２本ずつ隣接されている。また、ゲート線８５、８６、８７、８８も、２本ずつ隣
接されている。
〔周辺回路〕
周辺回路は、一体形成しない構成とすることができる。すなわち、タッチセンサを駆動
する回路と、画素を駆動する回路とを、それぞれ別に形成することができる。なお、これ
らの機能を一つの回路で実現してもよい。
また、タッチセンサのＸ方向の導電層またはＹ方向の導電層（電極）のうち、一方の導
電層の選択を行うドライバ回路をＴＦＴで一体形成することもできる。
またタッチセンサを駆動する回路は、画素を駆動するゲートドライバ側、またはソース
ドライバ側のいずれに配置してもよい。
また、タッチセンサのＸ方向の導電層またはＹ方向の導電層（電極）と電気的に接続す
る２つの回路のうち、検知する機能を有する回路としてはＩＣを用いることが好ましい。
このとき、当該導電層はＦＰＣを介して当該ＩＣで制御することが好ましい。
〔タッチセンサの導電層（電極）の材質〕
タッチセンサを構成する一対の導電層の少なくとも一つは、液晶素子を構成する共通電
極や画素電極などと同じ材料を用いることが好ましい。
または、タッチセンサを構成する一対の導電層の少なくとも一つは、メッシュ状に加工
された金属膜（メタルメッシュともいう）で構成してもよい。
また、タッチセンサのＸ方向の導電層またはＹ方向の導電層（電極）の少なくとも一つ
は、その直下か直上に金属膜を付けることで、抵抗を下げることができる。このとき、金
属酸化物を含む導電膜と、金属を含む導電膜の積層構造とする場合には、ハーフトーンマ
スクを用いたパターニング技術により形成すると、工程を簡略化できるため好ましい。
〔タッチセンサの導電層（電極）を接続する配線〕
タッチセンサのＸ方向の導電層とＹ方向の導電層が交差する部分において、他の導電層
を用いてブリッジ構造を実現する場合、例えば、当該導電層をトランジスタのゲート電極
と同一面上の導電層とし、Ｘ方向の導電層をゲート線と平行に横方向に画素全体で引き回
す。または、当該導電層をトランジスタのソース電極及びドレイン電極と同一面上の導電
層とし、Ｙ方向の導電層をソース線と平行に、縦方向に画素全体で引き回す。このとき、
画素内にコンタクト部を形成することができる。または、当該導電層を共通電極として機
能する導電層と同一の導電層、または画素電極として機能する導電層と同一面上の導電層
を用いてもよい。
〔タッチセンサの導電層（電極）や液晶素子の導電層（電極）〕
上部に配置されるスリットを有する導電層（電極）を画素電極として用い、下部に配置
され、複数の画素にわたって設けられる導電層（電極）を共通電極（コモン電極ともいう
）として用いることができる。
または、上部に配置され、複数の画素にわたって設けられるスリットを有する導電層（
電極）を共通電極として用い、下部に配置され、複数の画素のそれぞれに設けられる導電
層（電極）を画素電極として用いることができる。
タッチセンサのＸ方向の導電層を、画素電極として機能する導電層、または共通電極と
して機能する導電層と兼ねる構成とすることができる。または、タッチセンサのＹ方向の
導電層を、画素電極として機能する導電層、または共通電極として機能する導電層と兼ね
る構成とすることができる。
また、タッチセンサのＸ方向の導電層をパルス電圧が与えられる導電層または電流の検
知を行う導電層のいずれとしてもよい。またこのとき、タッチセンサのＹ方向の導電層は
他方にすればよい。
また、タッチセンサのＸ方向の導電層またはＹ方向の導電層が交差する部分において、
いずれか一方の導電層の形状を、他の部分とは異なる形状とすることができる。例えば、
画素電極として機能する導電層と同一面上の導電層のみでタッチセンサの一対の導電層を
形成する場合、下部に配置される共通電極として機能する導電層をタッチセンサの導電層
の下部には配置しないようにすることができる。ただし、タッチセンサの導電層の下部に
位置する共通電極として機能する導電層を全て設けない構成とすると、当該共通電極とし
て機能する導電層が島状となってしまうため、隣接する２つの共通電極として機能する導
電層の一部がつながるように、スリットを有するような形状とすることが好ましい。
また、共通電極として機能する導電層は、複数の画素にわたって設けられる構成として
もよいし、例えばトランジスタのゲート電極と同一面上の導電層により形成された共通配
線と電気的に接続されていてもよい。このとき、１つの共通電極として機能する導電層は
島状の形状を有していてもよい。
〔対向基板〕
トランジスタ等が設けられる基板と対向して設けられる基板（対向基板ともいう）にタ
ッチセンサのＸ方向の導電層またはＹ方向の導電層を設ける場合、当該導電層よりも視認
側に遮光層を配置することが好ましい。
また、対向基板に液晶素子の一方の電極を形成する場合（ＴＮモード、ＭＶＡモード等
の場合）、対向基板に設けられるタッチセンサの導電層と重なる部分には、当該電極にス
リットを設けることが好ましい。
また、ＦＦＳモードやＩＰＳモード等のように、一対の電極をトランジスタ等が設けら
れる基板上に形成する場合であっても、対向基板に液晶の配向を制御する導電層を設けて
もよい。このときも同様に、当該導電層には、タッチセンサの導電層と重なる部分にスリ
ットを設けることが好ましい。
〔駆動方法〕
タッチセンサの駆動方法としては、例えば画素の駆動における１水平期間（１ゲート選
択期間）の隙間で、対応する行のセンシング（走査）をする方法を用いることができる。
または、１フレーム期間を２つに分け、前半で全画素の書き込みを行い、後半でセンシン
グしてもよい。
〔トランジスタ〕
例えば、本明細書等において、トランジスタとして、様々な構造のトランジスタを用い
ることが出来る。よって、用いるトランジスタの種類に限定はない。トランジスタの一例
としては、単結晶シリコンを有するトランジスタ、または、非晶質シリコン、多結晶シリ
コン、微結晶（マイクロクリスタル、ナノクリスタル、セミアモルファスとも言う）シリ
コンなどに代表される非単結晶半導体膜を有するトランジスタなどを用いることが出来る
。または、それらの半導体を薄膜化した薄膜トランジスタ（ＴＦＴ）などを用いることが
出来る。ＴＦＴを用いる場合、様々なメリットがある。例えば、単結晶シリコンの場合よ
りも低い温度で製造できるため、製造コストの削減、又は製造装置の大型化を図ることが
できる。製造装置を大きくできるため、大型基板上に製造できる。そのため、同時に多く
の個数の表示装置を製造できるため、低コストで製造できる。または、製造温度が低いた
め、耐熱性の弱い基板を用いることができる。そのため、透光性を有する基板上にトラン
ジスタを製造できる。または、透光性を有する基板上のトランジスタを用いて表示素子で
の光の透過を制御することが出来る。または、トランジスタの膜厚が薄いため、トランジ
スタを形成する膜の一部は、光を透過させることが出来る。そのため、開口率が向上させ
ることができる。
なお、多結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、
結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。そ
の結果、ゲートドライバ回路（走査線駆動回路）、ソースドライバ回路（信号線駆動回路
）、及び信号処理回路（信号生成回路、ガンマ補正回路、ＤＡ変換回路など）を基板上に
一体形成することが出来る。
なお、微結晶シリコンを製造するときに、触媒（ニッケルなど）を用いることにより、
結晶性をさらに向上させ、電気特性のよいトランジスタを製造することが可能となる。こ
のとき、レーザー照射を行うことなく、熱処理を加えるだけで、結晶性を向上させること
も可能である。その結果、ソースドライバ回路の一部（アナログスイッチなど）及びゲー
トドライバ回路（走査線駆動回路）を基板上に一体形成することが出来る。なお、結晶化
のためにレーザー照射を行わない場合は、シリコンの結晶性のムラを抑えることができる
。そのため、画質の向上した画像を表示することが出来る。ただし、触媒（ニッケルなど
）を用いずに、多結晶シリコン又は微結晶シリコンを製造することは可能である。
なお、シリコンの結晶性を、多結晶又は微結晶などへと向上させることは、パネル全体
で行うことが望ましいが、それに限定されない。パネルの一部の領域のみにおいて、シリ
コンの結晶性を向上させてもよい。選択的に結晶性を向上させることは、レーザー光を選
択的に照射することなどにより可能である。例えば、画素以外の領域である周辺回路領域
にのみ、ゲートドライバ回路及びソースドライバ回路などの領域にのみ、又はソースドラ
イバ回路の一部（例えば、アナログスイッチ）の領域にのみ、にレーザー光を照射しても
よい。その結果、回路を高速に動作させる必要がある領域にのみ、シリコンの結晶化を向
上させることができる。画素領域は、高速に動作させる必要性が低いため、結晶性が向上
されなくても、問題なく画素回路を動作させることが出来る。こうすることによって、結
晶性を向上させる領域が少なくて済むため、製造工程も短くすることが出来る。そのため
、スループットが向上し、製造コストを低減させることが出来る。または、必要とされる
製造装置の数も少ない数で製造できるため、製造コストを低減させることが出来る。
なお、トランジスタの一例としては、化合物半導体（例えば、ＳｉＧｅ、ＧａＡｓなど
）、又は酸化物半導体（例えば、Ｚｎ－Ｏ、Ｉｎ－Ｇａ－Ｚｎ－Ｏ、Ｉｎ－Ｚｎ－Ｏ、Ｉ
ｎ－Ｓｎ－Ｏ（ＩＴＯ）、Ｓｎ－Ｏ、Ｔｉ－Ｏ、Ａｌ－Ｚｎ－Ｓｎ－Ｏ（ＡＺＴＯ）、Ｉ
ｎ－Ｓｎ－Ｚｎ－Ｏなど）などを有するトランジスタを用いることが出来る。または、こ
れらの化合物半導体、又は、これらの酸化物半導体を薄膜化した薄膜トランジスタなどを
用いることが出来る。これらにより、製造温度を低くできるので、例えば、室温でトラン
ジスタを製造することが可能となる。その結果、耐熱性の低い基板、例えばプラスチック
基板又はフィルム基板などに直接トランジスタを形成することが出来る。なお、これらの
化合物半導体又は酸化物半導体を、トランジスタのチャネル部分に用いるだけでなく、そ
れ以外の用途で用いることも出来る。例えば、これらの化合物半導体又は酸化物半導体を
配線、抵抗素子、画素電極、又は透光性を有する電極などとして用いることができる。そ
れらをトランジスタと同時に成膜又は形成することが可能なため、コストを低減できる。
なお、トランジスタの一例としては、インクジェット法又は印刷法を用いて形成したト
ランジスタなどを用いることが出来る。これらにより、室温で製造、低真空度で製造、又
は大型基板上に製造することができる。よって、マスク（レチクル）を用いなくても製造
することが可能となるため、トランジスタのレイアウトを容易に変更することが出来る。
または、レジストを用いらずに製造することが可能なので、材料費が安くなり、工程数を
削減できる。または、必要な部分にのみ膜を付けることが可能なので、全面に成膜した後
でエッチングする、という製法よりも、材料が無駄にならず、低コストにできる。
なお、トランジスタの一例としては、有機半導体やカーボンナノチューブを有するトラ
ンジスタ等を用いることができる。これらにより、曲げることが可能な基板上にトランジ
スタを形成することが出来る。有機半導体やカーボンナノチューブを有するトランジスタ
を用いた装置は、衝撃に強くすることができる。
なお、トランジスタとしては、他にも様々な構造のトランジスタを用いることができる
。例えば、トランジスタとして、ＭＯＳ型トランジスタ、接合型トランジスタ、バイポー
ラトランジスタなどを用いることが出来る。トランジスタとしてＭＯＳ型トランジスタを
用いることにより、トランジスタのサイズを小さくすることが出来る。よって、多数のト
ランジスタを搭載することができる。トランジスタとしてバイポーラトランジスタを用い
ることにより、大きな電流を流すことが出来る。よって、高速に回路を動作させることが
できる。なお、ＭＯＳ型トランジスタとバイポーラトランジスタとを１つの基板に混在さ
せて形成してもよい。これにより、低消費電力、小型化、高速動作などを実現することが
出来る。
例えば、本明細書等において、トランジスタの一例としては、ゲート電極が２個以上の
マルチゲート構造のトランジスタを用いることができる。マルチゲート構造にすると、チ
ャネル領域が直列に接続されるため、複数のトランジスタが直列に接続された構造となる
。よって、マルチゲート構造により、オフ電流の低減、トランジスタの耐圧向上（信頼性
の向上）を図ることができる。または、マルチゲート構造により、飽和領域で動作する時
に、ドレインとソースとの間の電圧が変化しても、ドレインとソースとの間の電流があま
り変化せず、傾きがフラットである電圧・電流特性を得ることができる。傾きがフラット
である電圧・電流特性を利用すると、理想的な電流源回路、又は非常に高い抵抗値をもつ
能動負荷を実現することが出来る。その結果、特性のよい差動回路又はカレントミラー回
路などを実現することが出来る。
なお、トランジスタの一例としては、チャネルの上下にゲート電極が配置されている構
造のトランジスタを適用することができる。チャネルの上下にゲート電極が配置される構
造にすることにより、複数のトランジスタが並列に接続されたような回路構成となる。よ
って、チャネル領域が増えるため、電流値の増加を図ることができる。または、チャネル
の上下にゲート電極が配置されている構造にすることにより、空乏層ができやすくなるた
め、Ｓ値の改善を図ることができる。
なお、トランジスタの一例としては、チャネル領域の上にゲート電極が配置されている
構造、チャネル領域の下にゲート電極が配置されている構造、正スタガ構造、逆スタガ構
造、チャネル領域を複数の領域に分けた構造、チャネル領域を並列に接続した構造、又は
チャネル領域が直列に接続する構造などのトランジスタを用いることができる。または、
トランジスタとして、プレーナ型、ＦＩＮ型（フィン型）、ＴＲＩ－ＧＡＴＥ型（トライ
ゲート型）、トップゲート型、ボトムゲート型、ダブルゲート型（チャネルの上下にゲー
トが配置されている）、など、様々な構成をとることが出来る。
なお、トランジスタの一例としては、チャネル領域（もしくはその一部）にソース電極
やドレイン電極が重なっている構造のトランジスタを用いることができる。チャネル領域
（もしくはその一部）にソース電極やドレイン電極が重なる構造にすることによって、チ
ャネル領域の一部に電荷が溜まることにより動作が不安定になることを防ぐことができる
。
なお、トランジスタの一例としては、ＬＤＤ領域を設けた構造を適用できる。ＬＤＤ領
域を設けることにより、オフ電流の低減、又はトランジスタの耐圧向上（信頼性の向上）
を図ることができる。または、ＬＤＤ領域を設けることにより、飽和領域で動作する時に
、ドレインとソースとの間の電圧が変化しても、ドレイン電流があまり変化せず、傾きが
フラットな電圧・電流特性を得ることができる。
例えば、図６１において、トップゲート型のトランジスタを用いた場合を図７９に示す
。
〔接続とは〕
例えば、本明細書等において、ＸとＹとが接続されている、と明示的に記載されている
場合は、ＸとＹとが電気的に接続されている場合と、ＸとＹとが機能的に接続されている
場合と、ＸとＹとが直接接続されている場合とが、本明細書等に開示されているものとす
る。したがって、所定の接続関係、例えば、図または文章に示された接続関係に限定され
ず、図または文章に示された接続関係以外のものも、図または文章に記載されているもの
とする。
ここで、Ｘ、Ｙは、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜、
層、など）であるとする。
ＸとＹとが直接的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可
能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダ
イオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に接続されていない場合で
あり、ＸとＹとの電気的な接続を可能とする素子（例えば、スイッチ、トランジスタ、容
量素子、インダクタ、抵抗素子、ダイオード、表示素子、発光素子、負荷など）を介さず
に、ＸとＹとが、接続されている場合である。
ＸとＹとが電気的に接続されている場合の一例としては、ＸとＹとの電気的な接続を可
能とする素子（例えば、スイッチ、トランジスタ、容量素子、インダクタ、抵抗素子、ダ
イオード、表示素子、発光素子、負荷など）が、ＸとＹとの間に１個以上接続されること
が可能である。なお、スイッチは、オンオフが制御される機能を有している。つまり、ス
イッチは、導通状態（オン状態）、または、非導通状態（オフ状態）になり、電流を流す
か流さないかを制御する機能を有している。または、スイッチは、電流を流す経路を選択
して切り替える機能を有している。なお、ＸとＹとが電気的に接続されている場合は、Ｘ
とＹとが直接的に接続されている場合を含むものとする。
ＸとＹとが機能的に接続されている場合の一例としては、ＸとＹとの機能的な接続を可
能とする回路（例えば、論理回路（インバータ、ＮＡＮＤ回路、ＮＯＲ回路など）、信号
変換回路（ＤＡ変換回路、ＡＤ変換回路、ガンマ補正回路など）、電位レベル変換回路（
電源回路（昇圧回路、降圧回路など）、信号の電位レベルを変えるレベルシフタ回路など
）、電圧源、電流源、切り替え回路、増幅回路（信号振幅または電流量などを大きく出来
る回路、オペアンプ、差動増幅回路、ソースフォロワ回路、バッファ回路など）、信号生
成回路、記憶回路、制御回路など）が、ＸとＹとの間に１個以上接続されることが可能で
ある。なお、一例として、ＸとＹとの間に別の回路を挟んでいても、Ｘから出力された信
号がＹへ伝達される場合は、ＸとＹとは機能的に接続されているものとする。なお、Ｘと
Ｙとが機能的に接続されている場合は、ＸとＹとが直接的に接続されている場合と、Ｘと
Ｙとが電気的に接続されている場合とを含むものとする。
なお、ＸとＹとが電気的に接続されている、と明示的に記載されている場合は、ＸとＹ
とが電気的に接続されている場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟ん
で接続されている場合）と、ＸとＹとが機能的に接続されている場合（つまり、ＸとＹと
の間に別の回路を挟んで機能的に接続されている場合）と、ＸとＹとが直接接続されてい
る場合（つまり、ＸとＹとの間に別の素子又は別の回路を挟まずに接続されている場合）
とが、本明細書等に開示されているものとする。つまり、電気的に接続されている、と明
示的に記載されている場合は、単に、接続されている、とのみ明示的に記載されている場
合と同様な内容が、本明細書等に開示されているものとする。
なお、例えば、トランジスタのソース（又は第１の端子など）が、Ｚ１を介して（又は
介さず）、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子など）が、
Ｚ２を介して（又は介さず）、Ｙと電気的に接続されている場合や、トランジスタのソー
ス（又は第１の端子など）が、Ｚ１の一部と直接的に接続され、Ｚ１の別の一部がＸと直
接的に接続され、トランジスタのドレイン（又は第２の端子など）が、Ｚ２の一部と直接
的に接続され、Ｚ２の別の一部がＹと直接的に接続されている場合では、以下のように表
現することが出来る。
例えば、「ＸとＹとトランジスタのソース（又は第１の端子など）とドレイン（又は第
２の端子など）とは、互いに電気的に接続されており、Ｘ、トランジスタのソース（又は
第１の端子など）、トランジスタのドレイン（又は第２の端子など）、Ｙの順序で電気的
に接続されている。」と表現することができる。または、「トランジスタのソース（又は
第１の端子など）は、Ｘと電気的に接続され、トランジスタのドレイン（又は第２の端子
など）はＹと電気的に接続され、Ｘ、トランジスタのソース（又は第１の端子など）、ト
ランジスタのドレイン（又は第２の端子など）、Ｙは、この順序で電気的に接続されてい
る」と表現することができる。または、「Ｘは、トランジスタのソース（又は第１の端子
など）とドレイン（又は第２の端子など）とを介して、Ｙと電気的に接続され、Ｘ、トラ
ンジスタのソース（又は第１の端子など）、トランジスタのドレイン（又は第２の端子な
ど）、Ｙは、この接続順序で設けられている」と表現することができる。これらの例と同
様な表現方法を用いて、回路構成における接続の順序について規定することにより、トラ
ンジスタのソース（又は第１の端子など）と、ドレイン（又は第２の端子など）とを、区
別して、技術的範囲を決定することができる。
または、別の表現方法として、例えば、「トランジスタのソース（又は第１の端子など
）は、少なくとも第１の接続経路を介して、Ｘと電気的に接続され、前記第１の接続経路
は、第２の接続経路を有しておらず、前記第２の接続経路は、トランジスタを介した、ト
ランジスタのソース（又は第１の端子など）とトランジスタのドレイン（又は第２の端子
など）との間の経路であり、前記第１の接続経路は、Ｚ１を介した経路であり、トランジ
スタのドレイン（又は第２の端子など）は、少なくとも第３の接続経路を介して、Ｙと電
気的に接続され、前記第３の接続経路は、前記第２の接続経路を有しておらず、前記第３
の接続経路は、Ｚ２を介した経路である。」と表現することができる。または、「トラン
ジスタのソース（又は第１の端子など）は、少なくとも第１の接続経路によって、Ｚ１を
介して、Ｘと電気的に接続され、前記第１の接続経路は、第２の接続経路を有しておらず
、前記第２の接続経路は、トランジスタを介した接続経路を有し、トランジスタのドレイ
ン（又は第２の端子など）は、少なくとも第３の接続経路によって、Ｚ２を介して、Ｙと
電気的に接続され、前記第３の接続経路は、前記第２の接続経路を有していない。」と表
現することができる。または、「トランジスタのソース（又は第１の端子など）は、少な
くとも第１の電気的パスによって、Ｚ１を介して、Ｘと電気的に接続され、前記第１の電
気的パスは、第２の電気的パスを有しておらず、前記第２の電気的パスは、トランジスタ
のソース（又は第１の端子など）からトランジスタのドレイン（又は第２の端子など）へ
の電気的パスであり、トランジスタのドレイン（又は第２の端子など）は、少なくとも第
３の電気的パスによって、Ｚ２を介して、Ｙと電気的に接続され、前記第３の電気的パス
は、第４の電気的パスを有しておらず、前記第４の電気的パスは、トランジスタのドレイ
ン（又は第２の端子など）からトランジスタのソース（又は第１の端子など）への電気的
パスである。」と表現することができる。これらの例と同様な表現方法を用いて、回路構
成における接続経路について規定することにより、トランジスタのソース（又は第１の端
子など）と、ドレイン（又は第２の端子など）とを、区別して、技術的範囲を決定するこ
とができる。
なお、これらの表現方法は、一例であり、これらの表現方法に限定されない。ここで、
Ｘ、Ｙ、Ｚ１、Ｚ２は、対象物（例えば、装置、素子、回路、配線、電極、端子、導電膜
、層、など）であるとする。
なお、回路図上は独立している構成要素同士が電気的に接続しているように図示されて
いる場合であっても、１つの構成要素が、複数の構成要素の機能を併せ持っている場合も
ある。例えば配線の一部が電極としても機能する場合は、一の導電膜が、配線の機能、及
び電極の機能の両方の構成要素の機能を併せ持っている。したがって、本明細書における
電気的に接続とは、このような、一の導電膜が、複数の構成要素の機能を併せ持っている
場合も、その範疇に含める。
〔基板〕
例えば、本明細書等において、様々な基板を用いて、トランジスタを形成することが出
来る。基板の種類は、特定のものに限定されることはない。その基板の一例としては、半
導体基板（例えば単結晶基板又はシリコン基板）、ＳＯＩ基板、ガラス基板、石英基板、
プラスチック基板、サファイアガラス基板、金属基板、ステンレス・スチル基板、ステン
レス・スチル・ホイルを有する基板、タングステン基板、タングステン・ホイルを有する
基板、可撓性基板、貼り合わせフィルム、繊維状の材料を含む紙、又は基材フィルムなど
がある。ガラス基板の一例としては、バリウムホウケイ酸ガラス、アルミノホウケイ酸ガ
ラス、又はソーダライムガラスなどがある。可撓性基板、貼り合わせフィルム、基材フィ
ルムなどの一例としては、以下のものがあげられる。例えば、ポリエチレンテレフタレー
ト（ＰＥＴ）、ポリエチレンナフタレート（ＰＥＮ）、ポリエーテルサルフォン（ＰＥＳ
）、ポリテトラフルオロエチレン（ＰＴＦＥ）に代表されるプラスチックがある。または
、一例としては、アクリル等の合成樹脂などがある。または、一例としては、ポリプロピ
レン、ポリエステル、ポリフッ化ビニル、又はポリ塩化ビニルなどがある。または、一例
としては、ポリアミド、ポリイミド、アラミド、エポキシ、無機蒸着フィルム、又は紙類
などがある。特に、半導体基板、単結晶基板、又はＳＯＩ基板などを用いてトランジスタ
を製造することによって、特性、サイズ、又は形状などのばらつきが少なく、電流能力が
高く、サイズの小さいトランジスタを製造することができる。このようなトランジスタに
よって回路を構成すると、回路の低消費電力化、又は回路の高集積化を図ることができる
。
また、基板として、可撓性基板を用い、可撓性基板上に直接、トランジスタを形成して
もよい。または、基板とトランジスタの間に剥離層を設けてもよい。剥離層は、その上に
半導体装置を一部あるいは全部完成させた後、基板より分離し、他の基板に転載するため
に用いることができる。その際、トランジスタは耐熱性の劣る基板や可撓性の基板にも転
載できる。なお、上述の剥離層には、例えば、タングステン膜と酸化シリコン膜との無機
膜の積層構造の構成や、基板上にポリイミド等の有機樹脂膜が形成された構成等を用いる
ことができる。
つまり、ある基板を用いてトランジスタを形成し、その後、別の基板にトランジスタを
転置し、別の基板上にトランジスタを配置してもよい。トランジスタが転置される基板の
一例としては、上述したトランジスタを形成することが可能な基板に加え、紙基板、セロ
ファン基板、アラミドフィルム基板、ポリイミドフィルム基板、石材基板、木材基板、布
基板（天然繊維（絹、綿、麻）、合成繊維（ナイロン、ポリウレタン、ポリエステル）若
しくは再生繊維（アセテート、キュプラ、レーヨン、再生ポリエステル）などを含む）、
皮革基板、又はゴム基板などがある。これらの基板を用いることにより、特性のよいトラ
ンジスタの形成、消費電力の小さいトランジスタの形成、壊れにくい装置の製造、耐熱性
の付与、軽量化、又は薄型化を図ることができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態、または
、本実施の形態の少なくとも一部と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態では、上述の実施の形態で説明した表示装置にドライバーＩＣを適用した
際の実装例について、図８０（Ａ）、（Ｂ）を用いて説明する。
図８０（Ａ）の表示装置５００Ａは、画素部５１０、ゲートドライバー５２０＿１、ゲ
ートドライバー５２０＿２、ソースドライバー５３０を有する。画素部５１０は、ゲート
線ＧＬ、ソース線ＳＬに接続される画素５１１を有する。ソースドライバー５３０は、複
数のＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）テープ５３１、ソースド
ライバーＩＣ５３２＿１乃至５３２＿ｋ（ｋは２以上の自然数）を有する。
画素部５１０において画素５１１は、一例として、長辺側（図８０（Ａ）に図示するＸ
方向）と、短辺側（図８０（Ａ）に図示するＹ方向）とに、マトリクス状に設けられる。
従って本実施の形態の構成では、同じゲート線ＧＬに接続して短辺側に設けられる画素５
１１の数よりも、同じソース線ＳＬに接続して長辺側に設けられる画素５１１の数の方が
多くなる。
ゲートドライバー５２０＿１、ゲートドライバー５２０＿２は、長辺側の二辺に設けら
れる。ゲートドライバー５２０＿１は、奇数行のゲート線（ＧＬ１，ＧＬ３）を駆動し、
ゲートドライバー５２０＿２は、偶数行のゲート線（ＧＬ２，ＧＬ４）を駆動する。長辺
側に並んで設けられるゲート線ＧＬは、画素の数に応じて多くなる。ゲートドライバー５
２０＿１、ゲートドライバー５２０＿２を設けることで、ゲート線ＧＬ一本あたりの選択
期間を長くとることができる。
またゲートドライバー５２０＿１、ゲートドライバー５２０＿２は、ソースドライバー
５３０に比べて高速での動作が不要である。そのためまたゲートドライバー５２０＿１、
ゲートドライバー５２０＿２は、画素５１１が有するトランジスタと同様に作製したトラ
ンジスタで構成することが好ましい。表示装置５００Ａに、ゲートドライバー５２０＿１
、ゲートドライバー５２０＿２を内蔵することで、低コスト化を図ることができる。また
表示装置５００Ａの狭額縁化ができる。
ソースドライバーＩＣ５３２＿１乃至５３２＿ｋ（ｋは２以上の自然数）はＴＡＢテー
プ５３１上に異方性導電接着剤等によって実装される。表示装置５００Ａは、ソースドラ
イバーＩＣ５３２＿１乃至５３２＿ｋが実装された複数のＴＡＢテープ５３１を貼り付け
ることで、複数のソース線（ＳＬ１、ＳＬ２）の駆動を行う。
ソースドライバーＩＣ５３２＿１乃至５３２＿ｋは、ゲートドライバー５２０＿１、ゲ
ートドライバー５２０＿２より高速で動作させる。そのため、ソースドライバーＩＣ５３
２＿１乃至５３２＿ｋは、ゲートドライバー５２０＿１、ゲートドライバー５２０＿２の
ように表示装置５００Ａに内蔵させることが難しい。本実施の形態のように、ソースドラ
イバー５３０を短辺側に配置することで、ソースドライバーＩＣの数を削減でき、低コス
ト化を図ることができる。
ソースドライバーＩＣの数の削減は、特に画素数の多い表示装置、例えば画素数が８ｋ
×４ｋといった表示装置に適用することが極めて有効である。画素数の多い表示装置を低
コストで作製できることで画素の精細度を高めることができ、より臨場感のある表示装置
を低コストで作製することができる。
なお図８０（Ａ）とは異なる構成として、図８０（Ｂ）の構成としてもよい。図８０（
Ｂ）の表示装置５００Ｂは、図８０（Ａ）とは異なり、画素１行あたりのゲート線ＧＬの
数を増やし、画素一列あたりのソース線ＳＬの数を削減する構成である。
図８０（Ｂ）のゲートドライバー５２０＿１、ゲートドライバー５２０＿２は、図８０
（Ａ）と同様に、長辺側の二辺に設けられる。ゲートドライバー５２０＿１は、奇数行の
ゲート線（ＧＬ１，ＧＬ３、ＧＬ５、ＧＬ７）を駆動し、ゲートドライバー５２０＿２は
、偶数行のゲート線（ＧＬ２，ＧＬ４、ＧＬ６、ＧＬ８）を駆動する。
図８０（Ｂ）のソースドライバーＩＣ５３２＿１乃至５３２＿ｋ／２は、図８０（Ａ）
と比べて半分の数のソース線（ＳＬ１）を駆動するだけでよい。そのため、ソースドライ
バーＩＣの数をさらに削減でき、より低コスト化を図ることができる。
ここで、特に５０インチ以上、または６０インチ以上といった画面の大きな表示装置を
実現するために、各画素に設けられるトランジスタとしては、移動度の比較的高いものを
用いることが好ましい。例えばトランジスタの半導体層に多結晶シリコンなどを用いるこ
ともできるが、酸化物半導体を用いると大型基板に容易に形成できるため好ましい。また
このとき、酸化物半導体としてＩｎ－Ｍ－Ｚｎ酸化物を用いる場合、ＭよりもＩｎが多く
含有する酸化物を用いることが好ましい。例えば、Ｉｎ：Ｇａ：Ｚｎ＝４：２：３の酸化
物膜と、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１の酸化物膜を積層した酸化物半導体膜を、半導体
層に用いたトランジスタを適用することで、高い移動度を実現できる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
（実施の形態３）
本実施の形態では、上記実施の形態に示したトランジスタに置き換えて用いることがで
きるトランジスタの一例について、図面を用いて説明する。
本発明の一態様のタッチパネルは、ボトムゲート型のトランジスタや、トップゲート型
トランジスタなどの様々な形態のトランジスタを用いて作製することができる。よって、
既存の製造ラインに合わせて、使用する半導体層の材料やトランジスタ構造を容易に置き
換えることができる。
〔ボトムゲート型トランジスタ〕
図８１（Ａ１）は、ボトムゲート型のトランジスタの一種であるチャネル保護型のトラ
ンジスタ８１０の断面図である。図８１（Ａ１）において、トランジスタ８１０は基板７
７１上に形成されている。また、トランジスタ８１０は、基板７７１上に絶縁層７７２を
介して電極７４６を有する。また、電極７４６上に絶縁層７２６を介して半導体層７４２
を有する。電極７４６はゲート電極として機能できる。絶縁層７２６はゲート絶縁層とし
て機能できる。
また、半導体層７４２のチャネル形成領域上に絶縁層７４１を有する。また、半導体層
７４２の一部と接して、絶縁層７２６上に電極７４４ａおよび電極７４４ｂを有する。電
極７４４ａは、ソース電極またはドレイン電極の一方として機能できる。電極７４４ｂは
、ソース電極またはドレイン電極の他方として機能できる。電極７４４ａの一部、および
電極７４４ｂの一部は、絶縁層７４１上に形成される。
絶縁層７４１は、チャネル保護層として機能できる。チャネル形成領域上に絶縁層７４
１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導体層７４２の
露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成時に、半導体
層７４２のチャネル形成領域がエッチングされることを防ぐことができる。本発明の一態
様によれば、電気特性の良好なトランジスタを実現することができる。
また、トランジスタ８１０は、電極７４４ａ、電極７４４ｂおよび絶縁層７４１上に絶
縁層７２８を有し、絶縁層７２８の上に絶縁層７２９を有する。
本実施の形態で開示するトランジスタを構成する電極、半導体層、絶縁層などは、他の
実施の形態に開示した材料および方法を用いて形成することができる。
半導体層７４２に酸化物半導体を用いる場合、電極７４４ａおよび電極７４４ｂの、少
なくとも半導体層７４２と接する部分に、半導体層７４２の一部から酸素を奪い、酸素欠
損を生じさせることが可能な材料を用いることが好ましい。半導体層７４２中の酸素欠損
が生じた領域はキャリア濃度が増加し、当該領域はｎ型化し、ｎ型領域（ｎ＋層）となる
。したがって、当該領域はソース領域またはドレイン領域として機能することができる。
半導体層７４２に酸化物半導体を用いる場合、半導体層７４２から酸素を奪い、酸素欠損
を生じさせることが可能な材料の一例として、タングステン、チタン等を挙げることがで
きる。
半導体層７４２にソース領域およびドレイン領域が形成されることにより、電極７４４
ａおよび電極７４４ｂと半導体層７４２の接触抵抗を低減することができる。よって、電
界効果移動度や、しきい値電圧などの、トランジスタの電気特性を良好なものとすること
ができる。
半導体層７４２にシリコンなどの半導体を用いる場合は、半導体層７４２と電極７４４
ａの間、および半導体層７４２と電極７４４ｂの間に、ｎ型半導体またはｐ型半導体とし
て機能する層を設けることが好ましい。ｎ型半導体またはｐ型半導体として機能する層は
、トランジスタのソース領域またはドレイン領域として機能することができる。
絶縁層７２９は、外部からのトランジスタへの不純物の拡散を防ぐ、または低減する機
能を有する材料を用いて形成することが好ましい。なお、必要に応じて絶縁層７２９を省
略することもできる。
なお、半導体層７４２に酸化物半導体を用いる場合、絶縁層７２９の形成前または形成
後、もしくは絶縁層７２９の形成前後に加熱処理を行ってもよい。加熱処理を行うことで
、絶縁層７２９や他の絶縁層中に含まれる酸素を半導体層７４２中に拡散させ、半導体層
７４２中の酸素欠損を補填することができる。または、絶縁層７２９を加熱しながら成膜
することで、半導体層７４２中の酸素欠損を補填することができる。
なお、一般に、ＣＶＤ法は、プラズマを利用するプラズマＣＶＤ（ＰＥＣＶＤ：Ｐｌａ
ｓｍａ Ｅｎｈａｎｃｅｄ ＣＶＤ）法、熱を利用する熱ＣＶＤ（ＴＣＶＤ：Ｔｈｅｒｍ
ａｌ ＣＶＤ）法などに分類できる。さらに用いる原料ガスによって金属ＣＶＤ（ＭＣＶ
Ｄ：Ｍｅｔａｌ ＣＶＤ）法、有機金属ＣＶＤ（ＭＯＣＶＤ：Ｍｅｔａｌ Ｏｒｇａｎｉ
ｃ ＣＶＤ）法などに分類できる。
また、一般に、蒸着法は、抵抗加熱蒸着法、電子線蒸着法、ＭＢＥ（Ｍｏｌｅｃｕｌａ
ｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＰＬＤ（Ｐｕｌｓｅｄ Ｌａｓｅｒ Ｄｅｐｏｓｉ
ｔｉｏｎ）法、ＩＡＤ（Ｉｏｎ ｂｅａｍ Ａｓｓｉｓｔｅｄ Ｄｅｐｏｓｉｔｉｏｎ）
法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法などに分類できる。
プラズマＣＶＤ法は、比較的低温で高品質の膜が得られる。また、ＭＯＣＶＤ法や蒸着
法などの、成膜時にプラズマを用いない成膜方法を用いると、被形成面にダメージが生じ
にくく、また、欠陥の少ない膜が得られる。
また、一般に、スパッタリング法は、ＤＣスパッタリング法、マグネトロンスパッタリ
ング法、ＲＦスパッタリング法、イオンビームスパッタリング法、ＥＣＲ（Ｅｌｅｃｔｒ
ｏｎ Ｃｙｃｌｏｔｒｏｎ Ｒｅｓｏｎａｎｃｅ）スパッタリング法、対向ターゲットス
パッタリング法などに分類できる。
対向ターゲットスパッタリング法では、プラズマがターゲット間に閉じこめられるため
、基板へのプラズマダメージを低減することができる。また、ターゲットの傾きによって
は、スパッタリング粒子の基板への入射角度を浅くすることができるため、段差被覆性を
高めることができる。
図８１（Ａ２）に示すトランジスタ８１１は、絶縁層７２９上にバックゲート電極とし
て機能できる電極７２３を有する点が、トランジスタ８１０と異なる。電極７２３は、電
極７４６と同様の材料および方法で形成することができる。
一般に、バックゲート電極は導電層で形成され、ゲート電極とバックゲート電極で半導
体層のチャネル形成領域を挟むように配置される。よって、バックゲート電極は、ゲート
電極と同様に機能させることができる。バックゲート電極の電位は、ゲート電極と同電位
としてもよいし、接地電位（ＧＮＤ電位）や、任意の電位としてもよい。また、バックゲ
ート電極の電位をゲート電極と連動させず独立して変化させることで、トランジスタのし
きい値電圧を変化させることができる。
電極７４６および電極７２３は、どちらもゲート電極として機能することができる。よ
って、絶縁層７２６、絶縁層７２８、および絶縁層７２９は、それぞれがゲート絶縁層と
して機能することができる。なお、電極７２３は、絶縁層７２８と絶縁層７２９の間に設
けてもよい。
なお、電極７４６または電極７２３の一方を、「ゲート電極」という場合、他方を「バ
ックゲート電極」という。例えば、トランジスタ８１１において、電極７２３を「ゲート
電極」と言う場合、電極７４６を「バックゲート電極」と言う。また、電極７２３を「ゲ
ート電極」として用いる場合は、トランジスタ８１１をトップゲート型のトランジスタの
一種と考えることができる。また、電極７４６および電極７２３のどちらか一方を、「第
１のゲート電極」といい、他方を「第２のゲート電極」という場合がある。
半導体層７４２を挟んで電極７４６および電極７２３を設けることで、更には、電極７
４６および電極７２３を同電位とすることで、半導体層７４２においてキャリアの流れる
領域が膜厚方向においてより大きくなるため、キャリアの移動量が増加する。この結果、
トランジスタ８１１のオン電流が大きくなる共に、電界効果移動度が高くなる。
したがって、トランジスタ８１１は、占有面積に対して大きいオン電流を有するトラン
ジスタである。すなわち、求められるオン電流に対して、トランジスタ８１１の占有面積
を小さくすることができる。本発明の一態様によれば、トランジスタの占有面積を小さく
することができる。よって、本発明の一態様によれば、集積度の高い半導体装置を実現す
ることができる。
また、ゲート電極とバックゲート電極は導電層で形成されるため、トランジスタの外部
で生じる電界が、チャネルが形成される半導体層に作用しないようにする機能（特に静電
気などに対する電界遮蔽機能）を有する。なお、バックゲート電極を半導体層よりも大き
く形成し、バックゲート電極で半導体層を覆うことで、電界遮蔽機能を高めることができ
る。
また、電極７４６および電極７２３は、それぞれが外部からの電界を遮蔽する機能を有
するため、絶縁層７７２側もしくは電極７２３上方に生じる荷電粒子等の電荷が半導体層
７４２のチャネル形成領域に影響しない。この結果、ストレス試験（例えば、ゲートに負
の電荷を印加する－ＧＢＴ（Ｇａｔｅ Ｂｉａｓ－Ｔｅｍｐｅｒａｔｕｒｅ）ストレス試
験）による劣化が抑制される。また、ドレイン電圧の大きさにより、オン電流が流れ始め
るゲート電圧（立ち上がり電圧）が変化する現象を軽減することができる。なお、この効
果は、電極７４６および電極７２３が、同電位、または異なる電位の場合において生じる
。
なお、ＢＴストレス試験は加速試験の一種であり、長期間の使用によって起こるトラン
ジスタの特性変化（経年変化）を短時間で評価することができる。特に、ＢＴストレス試
験前後におけるトランジスタのしきい値電圧の変動量は、信頼性を調べるための重要な指
標となる。しきい値電圧の変動量が少ないほど、信頼性が高いトランジスタであるといえ
る。
また、電極７４６および電極７２３を有し、且つ電極７４６および電極７２３を同電位
とすることで、しきい値電圧の変動量が低減される。このため、複数のトランジスタにお
ける電気特性のばらつきも同時に低減される。
また、バックゲート電極を有するトランジスタは、ゲートに正の電荷を印加する＋ＧＢ
Ｔストレス試験前後におけるしきい値電圧の変動も、バックゲート電極を有さないトラン
ジスタより小さい。
また、バックゲート電極を、遮光性を有する導電膜で形成することで、バックゲート電
極側から半導体層に光が入射することを防ぐことができる。よって、半導体層の光劣化を
防ぎ、トランジスタのしきい値電圧がシフトするなどの電気特性の劣化を防ぐことができ
る。
本発明の一態様によれば、信頼性の良好なトランジスタを実現することができる。また
、信頼性の良好な半導体装置を実現することができる。
図８１（Ｂ１）に、ボトムゲート型のトランジスタの１つであるチャネル保護型のトラ
ンジスタ８２０の断面図を示す。トランジスタ８２０は、トランジスタ８１０とほぼ同様
の構造を有しているが、絶縁層７４１が半導体層７４２を覆っている点が異なる。また、
半導体層７４２と重なる絶縁層７４１の一部を選択的に除去して形成した開口部において
、半導体層７４２と電極７４４ａが電気的に接続している。また、半導体層７４２と重な
る絶縁層７４１の一部を選択的に除去して形成した他の開口部において、半導体層７４２
と電極７４４ｂが電気的に接続している。絶縁層７４１の、チャネル形成領域と重なる領
域は、チャネル保護層として機能できる。
図８１（Ｂ２）に示すトランジスタ８２１は、絶縁層７２９上にバックゲート電極とし
て機能できる電極７２３を有する点が、トランジスタ８２０と異なる。
絶縁層７４１を設けることで、電極７４４ａおよび電極７４４ｂの形成時に生じる半導
体層７４２の露出を防ぐことができる。よって、電極７４４ａおよび電極７４４ｂの形成
時に半導体層７４２の薄膜化を防ぐことができる。
また、トランジスタ８２０およびトランジスタ８２１は、トランジスタ８１０およびト
ランジスタ８１１よりも、電極７４４ａと電極７４６の間の距離と、電極７４４ｂと電極
７４６の間の距離が長くなる。よって、電極７４４ａと電極７４６の間に生じる寄生容量
を小さくすることができる。また、電極７４４ｂと電極７４６の間に生じる寄生容量を小
さくすることができる。本発明の一態様によれば、電気特性の良好なトランジスタを実現
できる。
図８１（Ｃ１）に示すトランジスタ８２５は、ボトムゲート型のトランジスタの１つで
あるチャネルエッチング型のトランジスタである。トランジスタ８２５は、絶縁層７４１
を用いずに電極７４４ａおよび電極７４４ｂを形成する。このため、電極７４４ａおよび
電極７４４ｂの形成時に露出する半導体層７４２の一部がエッチングされる場合がある。
一方、絶縁層７４１を設けないため、トランジスタの生産性を高めることができる。
図８１（Ｃ２）に示すトランジスタ８２６は、絶縁層７２９上にバックゲート電極とし
て機能できる電極７２３を有する点が、トランジスタ８２５と異なる。
〔トップゲート型トランジスタ〕
図８２（Ａ１）に、トップゲート型のトランジスタの一種であるトランジスタ８３０の
断面図を示す。トランジスタ８３０は、絶縁層７７２の上に半導体層７４２を有し、半導
体層７４２および絶縁層７７２上に、半導体層７４２の一部に接する電極７４４ａ、およ
び半導体層７４２の一部に接する電極７４４ｂを有し、半導体層７４２、電極７４４ａ、
および電極７４４ｂ上に絶縁層７２６を有し、絶縁層７２６上に電極７４６を有する。
トランジスタ８３０は、電極７４６および電極７４４ａ、並びに、電極７４６および電
極７４４ｂが重ならないため、電極７４６および電極７４４ａの間に生じる寄生容量、並
びに、電極７４６および電極７４４ｂの間に生じる寄生容量を小さくすることができる。
また、電極７４６を形成した後に、電極７４６をマスクとして用いて不純物７５５を半導
体層７４２に導入することで、半導体層７４２中に自己整合（セルフアライメント）的に
不純物領域を形成することができる（図８２（Ａ３）参照）。本発明の一態様によれば、
電気特性の良好なトランジスタを実現することができる。
なお、不純物７５５の導入は、イオン注入装置、イオンドーピング装置またはプラズマ
処理装置を用いて行うことができる。
不純物７５５としては、例えば、第１３族元素または第１５族元素のうち、少なくとも
一種類の元素を用いることができる。また、半導体層７４２に酸化物半導体を用いる場合
は、不純物７５５として、希ガス、水素、および窒素のうち、少なくとも一種類の元素を
用いることも可能である。
図８２（Ａ２）に示すトランジスタ８３１は、電極７２３および絶縁層７２７を有する
点がトランジスタ８３０と異なる。トランジスタ８３１は、絶縁層７７２の上に形成され
た電極７２３を有し、電極７２３上に形成された絶縁層７２７を有する。電極７２３は、
バックゲート電極として機能することができる。よって、絶縁層７２７は、ゲート絶縁層
として機能することができる。絶縁層７２７は、絶縁層７２６と同様の材料および方法に
より形成することができる。
トランジスタ８１１と同様に、トランジスタ８３１は、占有面積に対して大きいオン電
流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ
８３１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの
占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半
導体装置を実現することができる。
図８２（Ｂ１）に例示するトランジスタ８４０は、トップゲート型のトランジスタの１
つである。トランジスタ８４０は、電極７４４ａおよび電極７４４ｂを形成した後に半導
体層７４２を形成する点が、トランジスタ８３０と異なる。また、図８２（Ｂ２）に例示
するトランジスタ８４１は、電極７２３および絶縁層７２７を有する点が、トランジスタ
８４０と異なる。トランジスタ８４０およびトランジスタ８４１において、半導体層７４
２の一部は電極７４４ａ上に形成され、半導体層７４２の他の一部は電極７４４ｂ上に形
成される。
トランジスタ８１１と同様に、トランジスタ８４１は、占有面積に対して大きいオン電
流を有するトランジスタである。すなわち、求められるオン電流に対して、トランジスタ
８４１の占有面積を小さくすることができる。本発明の一態様によれば、トランジスタの
占有面積を小さくすることができる。よって、本発明の一態様によれば、集積度の高い半
導体装置を実現することができる。
図８３（Ａ１）に例示するトランジスタ８４２は、トップゲート型のトランジスタの１
つである。トランジスタ８４２は、絶縁層７２９を形成した後に電極７４４ａおよび電極
７４４ｂを形成する点がトランジスタ８３０やトランジスタ８４０と異なる。電極７４４
ａおよび電極７４４ｂは、絶縁層７２８および絶縁層７２９に形成した開口部において半
導体層７４２と電気的に接続する。
また、電極７４６と重ならない絶縁層７２６の一部を除去し、電極７４６と残りの絶縁
層７２６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体
層７４２中に自己整合（セルフアライメント）的に不純物領域を形成することができる（
図８３（Ａ３）参照）。トランジスタ８４２は、絶縁層７２６が電極７４６の端部を越え
て延伸する領域を有する。不純物７５５を半導体層７４２に導入する際に、半導体層７４
２の絶縁層７２６を介して不純物７５５が導入された領域の不純物濃度は、絶縁層７２６
を介さずに不純物７５５が導入された領域よりも小さくなる。よって、半導体層７４２の
電極７４６と重なる部分に隣接する領域にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａ
ｉｎ）領域が形成される。
図８３（Ａ２）に示すトランジスタ８４３は、電極７２３を有する点がトランジスタ８
４２と異なる。トランジスタ８４３は、基板７７１の上に形成された電極７２３を有し、
絶縁層７７２を介して半導体層７４２と重なる。電極７２３は、バックゲート電極として
機能することができる。
また、図８３（Ｂ１）に示すトランジスタ８４４および図８３（Ｂ２）に示すトランジ
スタ８４５のように、電極７４６と重ならない領域の絶縁層７２６を全て除去してもよい
。また、図８３（Ｃ１）に示すトランジスタ８４６および図８３（Ｃ２）に示すトランジ
スタ８４７のように、電極７４６と重ならない領域に絶縁層７２６を残してもよい。
トランジスタ８４２乃至トランジスタ８４７も、電極７４６を形成した後に、電極７４
６をマスクとして用いて不純物７５５を半導体層７４２に導入することで、半導体層７４
２中に自己整合的に不純物領域を形成することができる。本発明の一態様によれば、電気
特性の良好なトランジスタを実現することができる。また、本発明の一態様によれば、集
積度の高い半導体装置を実現することができる。
〔ｓ－ｃｈａｎｎｅｌ型トランジスタ〕
図８４に、半導体層７４２として酸化物半導体を用いたトランジスタ構造の一例を示す
。図８４に例示するトランジスタ８５０は、半導体層７４２ａの上に半導体層７４２ｂが
形成され、半導体層７４２ｂの上面並びに半導体層７４２ｂ及び半導体層７４２ａの側面
が半導体層７４２ｃに覆われた構造を有する。図８４（Ａ）はトランジスタ８５０の上面
図である。図８４（Ｂ）は、図８４（Ａ）中のＸ１－Ｘ２の一点鎖線で示した部位の断面
図（チャネル長方向の断面図）である。図８４（Ｃ）は、図８４（Ａ）中のＹ１－Ｙ２の
一点鎖線で示した部位の断面図（チャネル幅方向の断面図）である。
また、トランジスタ８５０は、ゲート電極として機能する電極７４３を有する。電極７
４３は、電極７４６と同様の材料および方法で形成することができる。本実施の形態では
、電極７４３を２層の導電層の積層としている。
半導体層７４２ａ、半導体層７４２ｂ、および半導体層７４２ｃは、ＩｎもしくはＧａ
の一方、または両方を含む材料で形成する。代表的には、Ｉｎ－Ｇａ酸化物（ＩｎとＧａ
を含む酸化物）、Ｉｎ－Ｚｎ酸化物（ＩｎとＺｎを含む酸化物）、Ｉｎ－Ｍ－Ｚｎ酸化物
（Ｉｎと、元素Ｍと、Ｚｎを含む酸化物。元素Ｍは、Ａｌ、Ｔｉ、Ｇａ、Ｙ、Ｚｒ、Ｌａ
、Ｃｅ、ＮｄまたはＨｆから選ばれた１種類以上の元素で、Ｉｎよりも酸素との結合力が
強い金属元素である。）がある。
半導体層７４２ａおよび半導体層７４２ｃは、半導体層７４２ｂを構成する金属元素の
うち、１種類以上の同じ金属元素を含む材料により形成されることが好ましい。このよう
な材料を用いると、半導体層７４２ａおよび半導体層７４２ｂとの界面、ならびに半導体
層７４２ｃおよび半導体層７４２ｂとの界面に界面準位を生じにくくすることができる。
よって、界面におけるキャリアの散乱や捕獲が生じにくく、トランジスタの電界効果移動
度を向上させることが可能となる。また、トランジスタのしきい値電圧のばらつきを低減
することが可能となる。よって、良好な電気特性を有する半導体装置を実現することが可
能となる。
半導体層７４２ａおよび半導体層７４２ｃの厚さは、３ｎｍ以上１００ｎｍ以下、好ま
しくは３ｎｍ以上５０ｎｍ以下とする。また、半導体層７４２ｂの厚さは、３ｎｍ以上７
００ｎｍ以下、好ましくは３ｎｍ以上１００ｎｍ以下、さらに好ましくは３ｎｍ以上５０
ｎｍ以下とする。
また、半導体層７４２ｂがＩｎ－Ｍ－Ｚｎ酸化物であり、半導体層７４２ａおよび半導
体層７４２ｃもＩｎ－Ｍ－Ｚｎ酸化物であるとき、半導体層７４２ａおよび半導体層７４
２ｃをＩｎ：Ｍ：Ｚｎ＝ｘ１：ｙ１：ｚ１［原子数比］、半導体層７４２ｂをＩｎ：Ｍ：
Ｚｎ＝ｘ２：ｙ２：ｚ２［原子数比］とすると、ｙ１／ｘ１がｙ２／ｘ２よりも大きくな
るように半導体層７４２ａ、半導体層７４２ｃ、および半導体層７４２ｂを選択すること
ができる。好ましくは、ｙ１／ｘ１がｙ２／ｘ２よりも１．５倍以上大きくなるように半
導体層７４２ａ、半導体層７４２ｃ、および半導体層７４２ｂを選択する。さらに好まし
くは、ｙ１／ｘ１がｙ２／ｘ２よりも２倍以上大きくなるように半導体層７４２ａ、半導
体層７４２ｃ、および半導体層７４２ｂを選択する。より好ましくは、ｙ１／ｘ１がｙ２
／ｘ２よりも３倍以上大きくなるように半導体層７４２ａ、半導体層７４２ｃおよび半導
体層７４２ｂを選択する。ｙ１がｘ１以上であるとトランジスタに安定した電気特性を付
与できるため好ましい。ただし、ｙ１がｘ１の３倍以上になると、トランジスタの電界効
果移動度が低下してしまうため、ｙ１はｘ１の３倍未満であると好ましい。半導体層７４
２ａおよび半導体層７４２ｃを上記構成とすることにより、半導体層７４２ａおよび半導
体層７４２ｃを、半導体層７４２ｂよりも酸素欠損が生じにくい層とすることができる。
なお、半導体層７４２ａおよび半導体層７４２ｃがＩｎ－Ｍ－Ｚｎ酸化物であるとき、
ＺｎおよびＯを除いてのＩｎと元素Ｍの含有率は、好ましくはＩｎが５０ａｔｏｍｉｃ％
未満、元素Ｍが５０ａｔｏｍｉｃ％以上、さらに好ましくはＩｎが２５ａｔｏｍｉｃ％未
満、元素Ｍが７５ａｔｏｍｉｃ％以上とする。また、半導体層７４２ｂがＩｎ－Ｍ－Ｚｎ
酸化物であるとき、ＺｎおよびＯを除いてのＩｎと元素Ｍの含有率は好ましくはＩｎが２
５ａｔｏｍｉｃ％以上、元素Ｍが７５ａｔｏｍｉｃ％未満、さらに好ましくはＩｎが３４
ａｔｏｍｉｃ％以上、元素Ｍが６６ａｔｏｍｉｃ％未満とする。
例えば、ＩｎまたはＧａを含む半導体層７４２ａ、およびＩｎまたはＧａを含む半導体
層７４２ｃとしてＩｎ：Ｇａ：Ｚｎ＝１：３：２、１：３：４、１：３：６、１：６：４
、または１：９：６などの原子数比のターゲットを用いて形成したＩｎ－Ｇａ－Ｚｎ酸化
物や、Ｉｎ：Ｇａ＝１：９などの原子数比のターゲットを用いて形成したＩｎ－Ｇａ酸化
物や、酸化ガリウムなどを用いることができる。また、半導体層７４２ｂとしてＩｎ：Ｇ
ａ：Ｚｎ＝３：１：２、１：１：１、５：５：６、または４：２：４．１などの原子数比
のターゲットを用いて形成したＩｎ－Ｇａ－Ｚｎ酸化物を用いることができる。なお、半
導体層７４２ａ、半導体層７４２ｂ、および半導体層７４２ｃの原子数比はそれぞれ、誤
差として上記の原子数比のプラスマイナス２０％の変動を含む。
半導体層７４２ｂを用いたトランジスタに安定した電気特性を付与するためには、半導
体層７４２ｂ中の不純物および酸素欠損を低減して高純度真性化し、半導体層７４２ｂを
真性または実質的に真性と見なせる酸化物半導体層とすることが好ましい。また、少なく
とも半導体層７４２ｂ中のチャネル形成領域が真性または実質的に真性と見なせる酸化物
半導体層とすることが好ましい。
なお、実質的に真性と見なせる酸化物半導体層とは、酸化物半導体層中のキャリア密度
が、８×１０１１個／ｃｍ３未満、好ましくは１×１０１１／ｃｍ３未満、さらに好まし
くは１×１０１０個／ｃｍ３未満であり、１×１０－９個／ｃｍ３以上である酸化物半導
体層をいう。
図８５に、半導体層７４２として酸化物半導体を用いたトランジスタ構造の一例を示す
。図８５に例示するトランジスタ８２２は、半導体層７４２ａの上に半導体層７４２ｂが
形成されている。トランジスタ８２２は、バックゲート電極を有するボトムゲート型のト
ランジスタの一種である。図８５（Ａ）はトランジスタ８２２の上面図である。図８５（
Ｂ）は、図８５（Ａ）中のＸ１－Ｘ２の一点鎖線で示した部位の断面図（チャネル長方向
の断面図）である。図８５（Ｃ）は、図８５（Ａ）中のＹ１－Ｙ２の一点鎖線で示した部
位の断面図（チャネル幅方向の断面図）である。
絶縁層７２９上に設けられた電極７２３は、絶縁層７２６、絶縁層７２８、および絶縁
層７２９に設けられた開口７４７ａおよび開口７４７ｂにおいて、電極７４６と電気的に
接続されている。よって、電極７２３と電極７４６には、同じ電位が供給される。また、
開口７４７ａおよび開口７４７ｂは、どちらか一方を設けなくてもよい。また、開口７４
７ａおよび開口７４７ｂの両方を設けなくてもよい。開口７４７ａおよび開口７４７ｂの
両方を設けない場合は、電極７２３と電極７４６に異なる電位を供給することができる。
［酸化物半導体のエネルギーバンド構造］
ここで、半導体層７４２ａ、半導体層７４２ｂ、および半導体層７４２ｃの積層により
構成される半導体層７４２の機能およびその効果について、図８９（Ａ）および図８９（
Ｂ）に示すエネルギーバンド構造図を用いて説明する。図８９（Ａ）は、図８４（Ｂ）に
Ｄ１－Ｄ２の一点鎖線で示す部位のエネルギーバンド構造図である。図８９（Ａ）は、ト
ランジスタ８５０のチャネル形成領域のエネルギーバンド構造を示している。
図８９（Ａ）中、Ｅｃ８８２、Ｅｃ８８３ａ、Ｅｃ８８３ｂ、Ｅｃ８８３ｃ、Ｅｃ８８
６は、それぞれ、絶縁層７７２、半導体層７４２ａ、半導体層７４２ｂ、半導体層７４２
ｃ、絶縁層７２６の伝導帯下端のエネルギーを示している。
ここで、真空準位と伝導帯下端のエネルギーとの差（「電子親和力」ともいう。）は、
真空準位と価電子帯上端のエネルギーとの差（イオン化ポテンシャルともいう。）からエ
ネルギーギャップを引いた値となる。なお、エネルギーギャップは、分光エリプソメータ
（例えば、ＨＯＲＩＢＡ ＪＯＢＩＮ ＹＶＯＮ社 ＵＴ－３００）を用いて測定できる
。また、真空準位と価電子帯上端のエネルギー差は、紫外線光電子分光分析（ＵＰＳ：Ｕ
ｌｔｒａｖｉｏｌｅｔ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ）装置
（例えば、ＰＨＩ社 ＶｅｒｓａＰｒｏｂｅ）を用いて測定できる。
なお、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：２のターゲットを用いて形成したＩｎ－
Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．５ｅＶであ
る。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：４のターゲットを用いて形成したＩｎ
－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．４ｅＶ、電子親和力は約４．５ｅＶで
ある。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：３：６のターゲットを用いて形成したＩ
ｎ－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．３ｅＶ、電子親和力は約４．５ｅＶ
である。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：２のターゲットを用いて形成した
Ｉｎ－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．９ｅＶ、電子親和力は約４．３ｅ
Ｖである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：８のターゲットを用いて形成し
たＩｎ－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４．４
ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：６：１０のターゲットを用いて形
成したＩｎ－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．５ｅＶ、電子親和力は約４
．５ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝１：１：１のターゲットを用いて
形成したＩｎ－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約３．２ｅＶ、電子親和力は約
４．７ｅＶである。また、原子数比がＩｎ：Ｇａ：Ｚｎ＝３：１：２のターゲットを用い
て形成したＩｎ－Ｇａ－Ｚｎ酸化物のエネルギーギャップは約２．８ｅＶ、電子親和力は
約５．０ｅＶである。
絶縁層７７２と絶縁層７２６は絶縁物であるため、Ｅｃ８８２とＥｃ８８６は、Ｅｃ８
８３ａ、Ｅｃ８８３ｂ、およびＥｃ８８３ｃよりも真空準位に近い（電子親和力が小さい
）。
また、Ｅｃ８８３ａは、Ｅｃ８８３ｂよりも真空準位に近い。具体的には、Ｅｃ８８３
ａは、Ｅｃ８８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または
０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下
真空準位に近いことが好ましい。
また、Ｅｃ８８３ｃは、Ｅｃ８８３ｂよりも真空準位に近い。具体的には、Ｅｃ８８３
ｃは、Ｅｃ８８３ｂよりも０．０５ｅＶ以上、０．０７ｅＶ以上、０．１ｅＶ以上または
０．１５ｅＶ以上、かつ２ｅＶ以下、１ｅＶ以下、０．５ｅＶ以下または０．４ｅＶ以下
真空準位に近いことが好ましい。
また、半導体層７４２ａと半導体層７４２ｂとの界面近傍、および、半導体層７４２ｂ
と半導体層７４２ｃとの界面近傍では、混合領域が形成されるため、伝導帯下端のエネル
ギーは連続的に変化する。即ち、これらの界面において、準位は存在しないか、ほとんど
ない。
従って、当該エネルギーバンド構造を有する積層構造において、電子は半導体層７４２
ｂを主として移動することになる。そのため、半導体層７４２ａと絶縁層７７２との界面
、または、半導体層７４２ｃと絶縁層７２６との界面に準位が存在したとしても、当該準
位は電子の移動にほとんど影響しない。また、半導体層７４２ａと半導体層７４２ｂとの
界面、および半導体層７４２ｃと半導体層７４２ｂとの界面に準位が存在しないか、ほと
んどないため、当該領域において電子の移動を阻害することもない。従って、上記酸化物
半導体の積層構造を有するトランジスタは、高い電界効果移動度を実現することができる
。
なお、図８９（Ａ）に示すように、半導体層７４２ａと絶縁層７７２の界面、および半
導体層７４２ｃと絶縁層７２６の界面近傍には、不純物や欠陥に起因したトラップ準位８
９０が形成され得るものの、半導体層７４２ａ、および半導体層７４２ｃがあることによ
り、半導体層７４２ｂと当該トラップ準位とを遠ざけることができる。
特に、本実施の形態に例示するトランジスタは、半導体層７４２ｂの上面と側面が半導
体層７４２ｃと接し、半導体層７４２ｂの下面が半導体層７４２ａと接して形成されてい
る。このように、半導体層７４２ｂを半導体層７４２ａと半導体層７４２ｃで覆う構成と
することで、上記トラップ準位の影響をさらに低減することができる。
ただし、Ｅｃ８８３ａまたはＥｃ８８３ｃと、Ｅｃ８８３ｂとのエネルギー差が小さい
場合、半導体層７４２ｂの電子が該エネルギー差を越えてトラップ準位に達することがあ
る。トラップ準位に電子が捕獲されることで、絶縁層の界面にマイナスの固定電荷が生じ
、トランジスタのしきい値電圧はプラス方向にシフトしてしまう。
従って、Ｅｃ８８３ａ、およびＥｃ８８３ｃと、Ｅｃ８８３ｂとのエネルギー差を、そ
れぞれ０．１ｅＶ以上、好ましくは０．１５ｅＶ以上とすると、トランジスタのしきい値
電圧の変動が低減され、トランジスタの電気特性を良好なものとすることができるため、
好ましい。
また、半導体層７４２ａ、および半導体層７４２ｃのバンドギャップは、半導体層７４
２ｂのバンドギャップよりも広いほうが好ましい。
図８９（Ｂ）は、図８５（Ｂ）にＤ３－Ｄ４の一点鎖線で示す部位のエネルギーバンド
構造図である。図８９（Ｂ）は、トランジスタ８２２のチャネル形成領域のエネルギーバ
ンド構造を示している。
図８９（Ｂ）中、Ｅｃ８８７は、絶縁層７２８の伝導帯下端のエネルギーを示している
。半導体層７４２を半導体層７４２ａと半導体層７４２ｂの２層とすることで、トランジ
スタの生産性を高めることができる。なお、半導体層７４２ｃを設けない分、トラップ準
位８９０の影響を受けやすくなるが、半導体層７４２を単層構造とした場合よりも高い電
界効果移動度を実現することができる。
本発明の一態様によれば、電気特性のばらつきが少ないトランジスタを実現することが
できる。よって、電気特性のばらつきが少ない半導体装置を実現することができる。本発
明の一態様によれば、信頼性の良好なトランジスタを実現することができる。よって、信
頼性の良好な半導体装置を実現することができる。
また、酸化物半導体は、エネルギーギャップが３．０ｅＶ以上と大きく、可視光に対す
る透過率が大きい。また、酸化物半導体を適切な条件で加工して得られたトランジスタに
おいては、オフ電流を使用時の温度条件下（例えば、２５℃）において、１００ｚＡ（１
×１０－１９Ａ）以下、もしくは１０ｚＡ（１×１０－２０Ａ）以下、さらには１ｚＡ（
１×１０－２１Ａ）以下とすることができる。このため、消費電力の少ない半導体装置を
提供することができる。
本発明の一態様によれば、消費電力が少ないトランジスタを実現することができる。よ
って、消費電力が少ない表示素子や表示装置などの半導体装置を実現することができる。
または、信頼性の良好な表示素子や表示装置などの半導体装置を実現することができる。
図８４に示すトランジスタ８５０の説明にもどる。絶縁層７７２に設けた凸部上に半導
体層７４２ｂを設けることによって、半導体層７４２ｂの側面も電極７４３で覆うことが
できる。すなわち、トランジスタ８５０は、電極７４３の電界によって、半導体層７４２
ｂを電気的に取り囲むことができる構造を有している。このように、導電膜の電界によっ
て、チャネルが形成される半導体層を電気的に取り囲むトランジスタの構造を、ｓｕｒｒ
ｏｕｎｄｅｄ ｃｈａｎｎｅｌ（ｓ－ｃｈａｎｎｅｌ）構造とよぶ。また、ｓ－ｃｈａｎ
ｎｅｌ構造を有するトランジスタを、「ｓ－ｃｈａｎｎｅｌ型トランジスタ」もしくは「
ｓ－ｃｈａｎｎｅｌトランジスタ」ともいう。
ｓ－ｃｈａｎｎｅｌ構造では、半導体層７４２ｂの全体（バルク）にチャネルを形成す
ることもできる。ｓ－ｃｈａｎｎｅｌ構造では、トランジスタのドレイン電流を大きくす
ることができ、さらに大きいオン電流を得ることができる。また、電極７４３の電界によ
って、半導体層７４２ｂに形成されるチャネル形成領域の全領域を空乏化することができ
る。したがって、ｓ－ｃｈａｎｎｅｌ構造では、トランジスタのオフ電流をさらに小さく
することができる。
なお、絶縁層７７２の凸部を高くし、また、チャネル幅を小さくすることで、ｓ－ｃｈ
ａｎｎｅｌ構造によるオン電流の増大効果、オフ電流の低減効果などをより高めることが
できる。また、半導体層７４２ｂの形成時に、露出する半導体層７４２ａを除去してもよ
い。この場合、半導体層７４２ａと半導体層７４２ｂの側面が揃う場合がある。
また、図８６に示すトランジスタ８５１のように、半導体層７４２の下方に、絶縁層を
介して電極７２３を設けてもよい。図８６（Ａ）はトランジスタ８５１の上面図である。
図８６（Ｂ）は、図８６（Ａ）中のＸ１－Ｘ２の一点鎖線で示した部位の断面図である。
図８６（Ｃ）は、図８６（Ａ）中のＹ１－Ｙ２の一点鎖線で示した部位の断面図である。
また、図８７に示すトランジスタ８５２のように、電極７４３の上方に絶縁層７７５を
設け、絶縁層７７５上に層７２５を設けてもよい。図８７（Ａ）はトランジスタ８５２の
上面図である。図８７（Ｂ）は、図８７（Ａ）中のＸ１－Ｘ２の一点鎖線で示した部位の
断面図である。図８７（Ｃ）は、図８７（Ａ）中のＹ１－Ｙ２の一点鎖線で示した部位の
断面図である。
なお、図８７では、層７２５を絶縁層７７５上に設けているが、絶縁層７２８上、また
は絶縁層７２９上に設けてもよい。層７２５を、遮光性を有する材料で形成することで、
光照射によるトランジスタの特性変動や、信頼性の低下などを防ぐことができる。なお、
層７２５を少なくとも半導体層７４２ｂよりも大きく形成し、層７２５で半導体層７４２
ｂを覆うことで、上記の効果を高めることができる。層７２５は、有機物材料、無機物材
料、又は金属材料を用いて作製することができる。また、層７２５を導電性材料で作製し
た場合、層７２５に電圧を供給してもよいし、電気的に浮遊した（フローティング）状態
としてもよい。
図８８に、ｓ－ｃｈａｎｎｅｌ構造を有するトランジスタの一例を示す。図８８に例示
するトランジスタ８４８は、前述したトランジスタ８４７とほぼ同様の構成を有する。ト
ランジスタ８４８は、絶縁層７７２に設けた凸部上に半導体層７４２が形成されている。
トランジスタ８４８はバックゲート電極を有するトップゲート型のトランジスタの一種で
ある。図８８（Ａ）はトランジスタ８４８の上面図である。図８８（Ｂ）は、図８８（Ａ
）中のＸ１－Ｘ２の一点鎖線で示した部位の断面図である。図８８（Ｃ）は、図８８（Ａ
）中のＹ１－Ｙ２の一点鎖線で示した部位の断面図である。
絶縁層７２９上に設けられた電極７４４ａは、絶縁層７２６、絶縁層７２８、および絶
縁層７２９に設けられた開口７４７ｃにおいて、半導体層７４２と電気的に接続されてい
る。また、絶縁層７２９上に設けられた電極７４４ｂは、絶縁層７２６、絶縁層７２８、
および絶縁層７２９に設けられた開口７４７ｄにおいて、半導体層７４２と電気的に接続
されている。
絶縁層７２６上に設けられた電極７４３は、絶縁層７２６、および絶縁層７７２に設け
られた開口７４７ａおよび開口７４７ｂにおいて、電極７２３と電気的に接続されている
。よって、電極７４６と電極７２３には、同じ電位が供給される。また、開口７４７ａお
よび開口７４７ｂは、どちらか一方を設けなくてもよい。また、開口７４７ａおよび開口
７４７ｂの両方を設けなくてもよい。開口７４７ａおよび開口７４７ｂの両方を設けない
場合は、電極７２３と電極７４６に異なる電位を供給することができる。
なお、ｓ－ｃｈａｎｎｅｌ構造を有するトランジスタに用いる半導体層は、酸化物半導
体に限定されるものではない。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可
能である。
（実施の形態４）
本実施の形態では、本発明の一態様の表示装置、またはタッチパネルを有する表示モジ
ュール及び電子機器について、図９０乃至図９２を用いて説明を行う。
図９０に示す表示モジュール８０００は、上部カバー８００１と下部カバー８００２と
の間に、ＦＰＣ８００３に接続されたタッチパネル８００４、フレーム８００９、プリン
ト基板８０１０、バッテリ８０１１を有する。
本発明の一態様のタッチパネルは、例えば、タッチパネル８００４に用いることができ
る。
上部カバー８００１及び下部カバー８００２は、タッチパネル８００４のサイズに合わ
せて、形状や寸法を適宜変更することができる。
タッチパネル８００４は、抵抗膜方式または静電容量方式のタッチパネルを表示パネル
に重畳して用いることができる。また、タッチパネル８００４の対向基板（封止基板）に
、タッチパネル機能を持たせるようにすることも可能である。また、タッチパネル８００
４の各画素内に光センサを設け、光学式のタッチパネルとすることも可能である。
また、透過型の液晶素子を用いた場合には、図９０に示すようにバックライト８００７
を設けてもよい。バックライト８００７は、光源８００８を有する。なお、図９０におい
て、バックライト８００７上に光源８００８を配置する構成について例示したが、これに
限定さない。例えば、バックライト８００７の端部に光源８００８を配置し、さらに光拡
散板を用いる構成としてもよい。なお、有機ＥＬ素子等の自発光型の発光素子を用いる場
合、または反射型パネル等の場合においては、バックライト８００７を設けない構成とし
てもよい。
フレーム８００９は、タッチパネル８００４の保護機能の他、プリント基板８０１０の
動作により発生する電磁波を遮断するための電磁シールドとしての機能を有する。またフ
レーム８００９は、放熱板としての機能を有していてもよい。
プリント基板８０１０は、電源回路、ビデオ信号及びクロック信号を出力するための信
号処理回路を有する。電源回路に電力を供給する電源としては、外部の商用電源であって
も良いし、別途設けたバッテリ８０１１による電源であってもよい。バッテリ８０１１は
、商用電源を用いる場合には、省略可能である。
また、タッチパネル８００４は、偏光板、位相差板、プリズムシートなどの部材を追加
して設けてもよい。
図９１（Ａ）～（Ｈ）及び図９２は、電子機器を示す図である。これらの電子機器は、
筐体５０００、表示部５００１、スピーカ５００３、ＬＥＤランプ５００４、操作キー５
００５（電源スイッチ、又は操作スイッチを含む）、接続端子５００６、センサ５００７
（力、変位、位置、速度、加速度、角速度、回転数、距離、光、液、磁気、温度、化学物
質、音声、時間、硬度、電場、電流、電圧、電力、放射線、流量、湿度、傾度、振動、に
おい又は赤外線を測定する機能を含むもの）、マイクロフォン５００８、等を有すること
ができる。
図９１（Ａ）はモバイルコンピュータであり、上述したものの他に、スイッチ５００９
、赤外線ポート５０１０、等を有することができる。図９１（Ｂ）は記録媒体を備えた携
帯型の画像再生装置（たとえば、ＤＶＤ再生装置）であり、上述したものの他に、第２表
示部５００２、記録媒体読込部５０１１、等を有することができる。図９１（Ｃ）はテレ
ビジョン装置であり、上述したものの他に、スタンド５０１２等を有することができる。
また、テレビジョン装置の操作は、筐体５０００が備える操作スイッチや、別体のリモコ
ン操作機５０１３により行うことができる。リモコン操作機５０１３が備える操作キーに
より、チャンネルや音量の操作を行うことができ、表示部５００１に表示される映像を操
作することができる。また、リモコン操作機５０１３に、当該リモコン操作機５０１３か
ら出力する情報を表示する表示部を設ける構成としてもよい。図９１（Ｄ）は携帯型遊技
機であり、上述したものの他に、記録媒体読込部５０１１、等を有することができる。図
９１（Ｅ）はテレビ受像機能付きデジタルカメラであり、上述したものの他に、アンテナ
５０１４、シャッターボタン５０１５、受像部５０１６、等を有することができる。図９
１（Ｆ）は携帯型遊技機であり、上述したものの他に、第２表示部５００２、記録媒体読
込部５０１１、等を有することができる。図９１（Ｇ）は持ち運び型テレビ受像器であり
、上述したものの他に、信号の送受信が可能な充電器５０１７、等を有することができる
。図９１（Ｈ）は腕時計型情報端末であり、上述したもののほかに、バンド５０１８、留
め金５０１９、等を有することができる。ベゼル部分を兼ねる筐体５０００に搭載された
表示部５００１は、非矩形状の表示領域を有している。表示部５００１は、時刻を表すア
イコン５０２０、その他のアイコン５０２１等を表示することができる。図９２（Ａ）は
デジタルサイネージ（Ｄｉｇｉｔａｌ Ｓｉｇｎａｇｅ：電子看板）である。図９２（Ｂ
）は円柱状の柱に取り付けられたデジタルサイネージである。
図９１（Ａ）～（Ｈ）及び図９２に示す電子機器は、様々な機能を有することができる
。例えば、様々な情報（静止画、動画、テキスト画像など）を表示部に表示する機能、タ
ッチパネル機能、カレンダー、日付又は時刻などを表示する機能、様々なソフトウェア（
プログラム）によって処理を制御する機能、無線通信機能、無線通信機能を用いて様々な
コンピュータネットワークに接続する機能、無線通信機能を用いて様々なデータの送信又
は受信を行う機能、記録媒体に記録されているプログラム又はデータを読み出して表示部
に表示する機能、等を有することができる。さらに、複数の表示部を有する電子機器にお
いては、一つの表示部を主として画像情報を表示し、別の一つの表示部を主として文字情
報を表示する機能、又は、複数の表示部に視差を考慮した画像を表示することで立体的な
画像を表示する機能、等を有することができる。さらに、受像部を有する電子機器におい
ては、静止画を撮影する機能、動画を撮影する機能、撮影した画像を自動又は手動で補正
する機能、撮影した画像を記録媒体（外部又はカメラに内蔵）に保存する機能、撮影した
画像を表示部に表示する機能、等を有することができる。なお、図９１（Ａ）～（Ｈ）及
び図９２に示す電子機器が有することのできる機能はこれらに限定されず、様々な機能を
有することができる。
本実施の形態の電子機器は、何らかの情報を表示するための表示部を有することを特徴
とする。該表示部に、本発明の一態様のタッチパネルを適用することができる。
本実施の形態は、少なくともその一部を本明細書中に記載する他の実施の形態と適宜組
み合わせて実施することができる。
１０ タッチパネル
１１ 基板
１２ 基板
１３ ＦＰＣ
１４ 導電層
１５ 接続層
２０ 液晶素子
２１ 導電層
２２ 導電層
２３ 液晶
３１ 着色層
４１ 導電層
４１ａ 導電層
４１ｂ 導電層
５１ 画素電極
５２ 共通電極
５５ センサ電極
５６ センサ電極
５７ 配線
６１ 配線
６２ 配線
６３ トランジスタ
６４ 液晶素子
６５＿１ ブロック
６５＿２ ブロック
６６ 配線
７１ 配線
７１＿１ 配線
７１＿２ 配線
７２ 配線
７２＿１ 配線
７２＿２ 配線
８１ ソース線
８２ ソース線
８３ ソース線
８４ ソース線
８５ ゲート線
８６ ゲート線
８７ ゲート線
８８ ゲート線
１５１ 接着層
２０１ トランジスタ
２０２ 発光素子
２０３ トランジスタ
２０６ 接続部
２０７ 導電層
２０８ 液晶素子
２０９ 接続層
２１１ 絶縁層
２１２ 絶縁層
２１３ 絶縁層
２１４ 絶縁層
２１５ 絶縁層
２１６ スペーサ
２１７ 絶縁層
２３１ 着色層
２３２ 遮光層
２５１ 導電層
２５２ 導電層
２５３ 液晶
２５４ 絶縁層
２５５ 絶縁層
２６２ 領域
２６３ 領域
２８１ ゲート電極
２８２ ゲート電極
２８３ ゲート電極
２８４ ゲート電極
２８５ ドレイン電極
３１０ タッチパネル
３２１ 導電層
３２２ ＥＬ層
３２３ 導電層
３２４ 光学調整層
３３１ 導電層
３３２ 導電層
３３５ 導電層
３４１ 導電層
３５１ 導電層
３５２ 導電層
３７１ 基板
３７２ 基板
３７３ ＦＰＣ
３７３ａ ＦＰＣ
３７３ｂ ＦＰＣ
３７４ ＩＣ
３８１ 表示部
３８２ 駆動回路
３８３ 配線
３８４ 駆動回路
３８５ 接続部
３８６ 接続体
４０１ 導電層
４０２ 導電層
４０４ 導電層
４０５ 導電層
４１１ａ 導電層
４１１ａ＿１ 導電層
４１１ａａ 導電層
４１１ｂ 導電層
４１１ｂ＿１ 導電層
４１１ｂｂ 導電層
４１１ｃ 導電層
４１２ａ 導電層
４１２ａａ 導電層
４１２ｂ 導電層
４１２ｂｂ 導電層
４１２ｃ 導電層
５００Ａ 表示装置
５００Ｂ 表示装置
５１０ 画素部
５１１ 画素
５２０＿１ ゲートドライバー
５２０＿２ ゲートドライバー
５３０ ソースドライバー
５３１ ＴＡＢテープ
５３２＿ｋ ソースドライバーＩＣ
５３２＿１ ソースドライバーＩＣ
６０１ パルス電圧出力回路
６０２ 電流検知回路
６０３ 容量
６２１ 電極
６２２ 電極
７２３ 電極
７２５ 層
７２６ 絶縁層
７２７ 絶縁層
７２８ 絶縁層
７２９ 絶縁層
７４１ 絶縁層
７４２ 半導体層
７４２ａ 半導体層
７４２ｂ 半導体層
７４２ｃ 半導体層
７４３ 電極
７４４ａ 電極
７４４ｂ 電極
７４６ 電極
７４７ａ 開口
７４７ｂ 開口
７４７ｃ 開口
７４７ｄ 開口
７５５ 不純物
７７１ 基板
７７２ 絶縁層
７７５ 絶縁層
８１０ トランジスタ
８１１ トランジスタ
８２０ トランジスタ
８２１ トランジスタ
８２２ トランジスタ
８２５ トランジスタ
８２６ トランジスタ
８３０ トランジスタ
８３１ トランジスタ
８４０ トランジスタ
８４１ トランジスタ
８４２ トランジスタ
８４３ トランジスタ
８４４ トランジスタ
８４５ トランジスタ
８４６ トランジスタ
８４７ トランジスタ
８４８ トランジスタ
８５０ トランジスタ
８５１ トランジスタ
８５２ トランジスタ
８８２ Ｅｃ
８８３ａ Ｅｃ
８８３ｂ Ｅｃ
８８３ｃ Ｅｃ
８８６ Ｅｃ
８８７ Ｅｃ
８９０ トラップ準位
５０００ 筐体
５００１ 表示部
５００２ 表示部
５００３ スピーカ
５００４ ＬＥＤランプ
５００５ 操作キー
５００６ 接続端子
５００７ センサ
５００８ マイクロフォン
５００９ スイッチ
５０１０ 赤外線ポート
５０１１ 記録媒体読込部
５０１２ スタンド
５０１３ リモコン操作機
５０１４ アンテナ
５０１５ シャッターボタン
５０１６ 受像部
５０１７ 充電器
５０１８ バンド
５０１９ 留め金
５０２０ アイコン
５０２１ アイコン
８０００ 表示モジュール
８００１ 上部カバー
８００２ 下部カバー
８００３ ＦＰＣ
８００４ タッチパネル
８００７ バックライト
８００８ 光源
８００９ フレーム
８０１０ プリント基板
８０１１ バッテリ

Claims (2)

  1. 第１の基板と、
    トランジスタと、
    絶縁層と、
    第１の導電層と、
    第２の導電層と、
    第３の導電層と、
    ソース信号線と、を有し、
    前記トランジスタは、前記第１の基板の上方の領域を有し、
    前記絶縁層は、前記トランジスタの上方の領域を有し、
    前記第１の導電層は、前記絶縁層の上方の領域を有し、
    前記第２の導電層は、前記トランジスタの上方の領域を有し、
    前記第３の導電層は、前記トランジスタの上方の領域を有し、
    前記第１の導電層は、画素電極として機能する領域を有し、
    前記第１の導電層は、スリットを有し、
    前記第２の導電層は、タッチセンサの一方の電極として機能する領域を有し、
    前記第１の導電層は、前記絶縁層の上面と接する領域を有し、
    前記第１の導電層は、前記絶縁層が有する第１のコンタクト部を介して前記トランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第２の導電層は、前記絶縁層が有する第２のコンタクト部を介して前記第３の導電層と電気的に接続され、
    前記第３の導電層は、前記ソース信号線と重なる領域を有する表示装置。
  2. 請求項１において、
    前記第１の導電層と前記第２の導電層と前記第３の導電層とは、前記第１の基板上に設けられている表示装置。
JP2022111226A 2015-03-27 2022-07-11 表示装置 Pending JP2022166856A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024010968A JP2024050709A (ja) 2015-03-27 2024-01-29 表示装置

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP2015066887 2015-03-27
JP2015066887 2015-03-27
JP2015081398 2015-04-13
JP2015081398 2015-04-13
JP2019223464A JP2020074093A (ja) 2015-03-27 2019-12-11 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2019223464A Division JP2020074093A (ja) 2015-03-27 2019-12-11 表示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024010968A Division JP2024050709A (ja) 2015-03-27 2024-01-29 表示装置

Publications (1)

Publication Number Publication Date
JP2022166856A true JP2022166856A (ja) 2022-11-02

Family

ID=56975276

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016058073A Withdrawn JP2016189190A (ja) 2015-03-27 2016-03-23 タッチパネル
JP2019223464A Withdrawn JP2020074093A (ja) 2015-03-27 2019-12-11 表示装置
JP2022111226A Pending JP2022166856A (ja) 2015-03-27 2022-07-11 表示装置
JP2024010968A Pending JP2024050709A (ja) 2015-03-27 2024-01-29 表示装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2016058073A Withdrawn JP2016189190A (ja) 2015-03-27 2016-03-23 タッチパネル
JP2019223464A Withdrawn JP2020074093A (ja) 2015-03-27 2019-12-11 表示装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024010968A Pending JP2024050709A (ja) 2015-03-27 2024-01-29 表示装置

Country Status (5)

Country Link
US (5) US10067621B2 (ja)
JP (4) JP2016189190A (ja)
KR (4) KR20240070725A (ja)
TW (4) TWI765634B (ja)
WO (1) WO2016157012A1 (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5792348B1 (ja) * 2014-04-16 2015-10-07 シャープ株式会社 位置入力装置およびタッチパネル
TWI765634B (zh) * 2015-03-27 2022-05-21 日商半導體能源研究所股份有限公司 觸控面板
US10671204B2 (en) 2015-05-04 2020-06-02 Semiconductor Energy Laboratory Co., Ltd. Touch panel and data processor
DE102016206922A1 (de) 2015-05-08 2016-11-10 Semiconductor Energy Laboratory Co., Ltd. Touchscreen
US10684500B2 (en) 2015-05-27 2020-06-16 Semiconductor Energy Laboratory Co., Ltd. Touch panel
US10613690B2 (en) 2015-05-28 2020-04-07 Semiconductor Energy Laboratory Co., Ltd. Touch panel
KR102619052B1 (ko) 2015-06-15 2023-12-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치
CN105094488B (zh) * 2015-08-18 2018-10-23 京东方科技集团股份有限公司 触控显示面板及其制作方法、驱动方法和触控显示装置
KR102055740B1 (ko) * 2015-12-28 2019-12-13 도판 인사츠 가부시키가이샤 액정 표시 장치
KR20180103107A (ko) 2016-01-20 2018-09-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입력 장치, 입출력 장치, 및 정보 처리 장치
WO2017208243A1 (en) * 2016-05-31 2017-12-07 Clinicare Ltd. Breast pump or other medical devices with dynamically adaptive pump configuration providing error detection and distinctive suction profile
US10795225B2 (en) * 2016-06-09 2020-10-06 Sharp Kabushiki Kaisha Display device and method for producing same
JP6813967B2 (ja) * 2016-06-30 2021-01-13 株式会社ジャパンディスプレイ 入力機能付き表示装置
TWI588710B (zh) * 2016-07-05 2017-06-21 速博思股份有限公司 具有透明網格觸控電極之嵌入式觸控顯示裝置
KR102365490B1 (ko) 2016-07-13 2022-02-18 가부시키가이샤 한도오따이 에네루기 켄큐쇼 입출력 패널, 입출력 장치, 반도체 장치
US10345977B2 (en) 2016-10-14 2019-07-09 Semiconductor Energy Laboratory Co., Ltd. Input/output panel and semiconductor device having a current sensing circuit
JP2018063669A (ja) * 2016-10-14 2018-04-19 株式会社ジャパンディスプレイ 表示装置
KR20180051692A (ko) * 2016-11-07 2018-05-17 삼성디스플레이 주식회사 지문 센서, 표시 장치 및 표시 장치의 제조 방법
CN109906405B (zh) * 2016-11-09 2022-04-26 株式会社半导体能源研究所 显示装置、显示模块、电子设备以及显示装置的制造方法
CN106527813B (zh) * 2016-11-22 2019-05-10 厦门天马微电子有限公司 一种触控显示面板及触控显示面板的驱动方法
JP7011149B2 (ja) * 2016-11-22 2022-01-26 天馬微電子有限公司 表示装置及びその製造方法
KR102686294B1 (ko) * 2016-12-23 2024-07-22 삼성디스플레이 주식회사 조향 핸들 및 이를 포함하는 차량 제어 시스템
CN107980113A (zh) * 2016-12-26 2018-05-01 深圳市柔宇科技有限公司 显示装置及电子装置及显示装置的制造方法
US11353754B2 (en) 2017-02-21 2022-06-07 Semiconductor Energy Laboratory Co., Ltd. Display panel, display device, input/output device, and data processing device
CN107195665B (zh) * 2017-06-23 2019-12-03 京东方科技集团股份有限公司 一种阵列基板、其制作方法、显示面板及显示装置
US10409120B2 (en) * 2017-08-01 2019-09-10 Xiamen Tianma Micro-Electronics Co., Ltd. Display panel and display device
CN107623042A (zh) * 2017-09-21 2018-01-23 深圳市华星光电半导体显示技术有限公司 薄膜晶体管结构及其制作方法
KR102502201B1 (ko) * 2017-11-17 2023-02-22 삼성디스플레이 주식회사 지문 센서 및 이를 포함한 표시 장치
CN110515481B (zh) * 2018-05-22 2023-05-26 鸿富锦精密工业（深圳）有限公司 电子装置及电子装置的制造方法
CN109683752A (zh) * 2019-01-15 2019-04-26 深圳市华科创智技术有限公司 一种电容式触摸屏及终端设备
US11595557B2 (en) * 2019-01-23 2023-02-28 Canon Kabushiki Kaisha Electronic module, electronic equipment, imaging sensor module, imaging apparatus, and display apparatus
CN109817089A (zh) * 2019-01-29 2019-05-28 信利光电股份有限公司 一种显示装置、电子装置以及显示装置的制造方法
CN109976597B (zh) * 2019-04-11 2022-04-22 业成科技（成都）有限公司 触控模组及其制造方法
KR20200137079A (ko) * 2019-05-28 2020-12-09 삼성디스플레이 주식회사 지문 센서 및 이를 포함하는 표시 장치
CN111198454B (zh) * 2020-03-03 2022-04-08 Oppo广东移动通信有限公司 液晶显示模组以及液晶显示屏
CN114442831A (zh) * 2020-11-04 2022-05-06 宸鸿科技(厦门)有限公司 触控模块及其电子装置
TWI803405B (zh) * 2020-11-09 2023-05-21 大陸商宸鴻科技（廈門）有限公司 觸控模組及其電子裝置
TWI776273B (zh) * 2020-11-09 2022-09-01 大陸商宸鴻科技（廈門）有限公司 觸控模組及其電子裝置
CN112596638B (zh) * 2020-12-30 2023-03-21 深圳市华星光电半导体显示技术有限公司 显示面板及其驱动方法、显示装置
US11930565B1 (en) * 2021-02-05 2024-03-12 Mainstream Engineering Corporation Carbon nanotube heater composite tooling apparatus and method of use
CN113625904B (zh) * 2021-08-09 2023-10-17 深圳市华星光电半导体显示技术有限公司 触控模组以及触控显示装置
TWI779905B (zh) * 2021-10-26 2022-10-01 香港商冠捷投資有限公司 觸控模組
CN114415854B (zh) * 2021-12-16 2023-09-22 深圳市华星光电半导体显示技术有限公司 mini LED触控面板及其驱动方法和制备方法
CN114597229B (zh) * 2022-03-22 2023-06-27 业成科技（成都）有限公司 触控式微型发光二极体显示器及其制造方法
TWI808720B (zh) * 2022-04-13 2023-07-11 凌巨科技股份有限公司 太陽能觸控面板、太陽能觸控裝置的製造方法以及包括其的太陽能觸控裝置

Family Cites Families (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3384397B2 (ja) * 2000-05-25 2003-03-10 セイコーエプソン株式会社 液晶装置、その製造方法および電子機器
JP3384398B2 (ja) * 2000-05-25 2003-03-10 セイコーエプソン株式会社 液晶装置、その製造方法および電子機器
JP4165478B2 (ja) 2003-11-07 2008-10-15 セイコーエプソン株式会社 発光装置及び電子機器
JP5064747B2 (ja) 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
EP1995787A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method therof
JP5078246B2 (ja) 2005-09-29 2012-11-21 株式会社半導体エネルギー研究所 半導体装置、及び半導体装置の作製方法
JP4797740B2 (ja) * 2006-03-27 2011-10-19 ソニー株式会社 液晶表示装置
US8259078B2 (en) * 2006-06-09 2012-09-04 Apple Inc. Touch screen liquid crystal display
CN104965621B (zh) * 2006-06-09 2018-06-12 苹果公司 触摸屏液晶显示器及其操作方法
US7920129B2 (en) 2007-01-03 2011-04-05 Apple Inc. Double-sided touch-sensitive panel with shield and drive combined layer
JP5008026B2 (ja) * 2007-01-30 2012-08-22 ソニーモバイルディスプレイ株式会社 入力機能付表示装置
JP2008281616A (ja) * 2007-05-08 2008-11-20 Seiko Epson Corp 液晶装置及び電子機器
JP4957597B2 (ja) * 2007-05-18 2012-06-20 セイコーエプソン株式会社 センシング回路、その駆動方法、表示装置および電子機器
JP4816668B2 (ja) 2008-03-28 2011-11-16 ソニー株式会社 タッチセンサ付き表示装置
US9128568B2 (en) * 2008-07-30 2015-09-08 New Vision Display (Shenzhen) Co., Limited Capacitive touch panel with FPC connector electrically coupled to conductive traces of face-to-face ITO pattern structure in single plane
US8217913B2 (en) 2009-02-02 2012-07-10 Apple Inc. Integrated touch screen
US7995041B2 (en) 2009-02-02 2011-08-09 Apple Inc. Integrated touch screen
JP5203291B2 (ja) * 2009-05-18 2013-06-05 株式会社ジャパンディスプレイウェスト 表示装置および電子機器
CN101989003A (zh) 2009-07-31 2011-03-23 群康科技(深圳)有限公司 触控液晶显示装置
US9201259B2 (en) 2010-03-19 2015-12-01 Lg Display Co., Ltd. Touch sensing type liquid crystal display device and method of fabricating the same
JP2011237489A (ja) 2010-05-06 2011-11-24 Toshiba Mobile Display Co Ltd 有機ｅｌ表示装置
JP5615647B2 (ja) * 2010-09-24 2014-10-29 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置および電子機器
KR101706242B1 (ko) * 2011-04-27 2017-02-14 엘지디스플레이 주식회사 인셀 터치 패널
JP5713856B2 (ja) 2011-09-26 2015-05-07 株式会社東芝 光透過型金属電極、電子装置及び光学素子
JP2013171369A (ja) * 2012-02-20 2013-09-02 Panasonic Liquid Crystal Display Co Ltd エンベディッド型タッチスクリーン
KR20130115621A (ko) 2012-04-12 2013-10-22 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR101391243B1 (ko) 2012-07-17 2014-05-02 삼성디스플레이 주식회사 터치 인식 기능을 가지는 표시장치
JP5971708B2 (ja) 2012-08-27 2016-08-17 株式会社ジャパンディスプレイ タッチパネル内蔵型表示装置
TWI627483B (zh) * 2012-11-28 2018-06-21 半導體能源研究所股份有限公司 顯示裝置及電視接收機
JP5778119B2 (ja) 2012-11-30 2015-09-16 株式会社ジャパンディスプレイ タッチ検出機能付き表示装置及び電子機器
KR102037361B1 (ko) * 2013-01-29 2019-10-28 엘지디스플레이 주식회사 터치표시장치
JP6074287B2 (ja) * 2013-02-26 2017-02-01 株式会社ジャパンディスプレイ 表示装置
JP6131071B2 (ja) 2013-03-14 2017-05-17 株式会社ジャパンディスプレイ タッチパネル内蔵型表示装置
JP2014202959A (ja) 2013-04-05 2014-10-27 大日本印刷株式会社 カラーフィルタおよび表示装置
KR102089607B1 (ko) * 2013-05-28 2020-03-17 삼성디스플레이 주식회사 표시장치
TWI510988B (zh) * 2013-07-17 2015-12-01 Chunghwa Picture Tubes Ltd 內嵌式觸控顯示面板
JP6613044B2 (ja) * 2014-04-22 2019-11-27 株式会社半導体エネルギー研究所 表示装置、表示モジュール、及び電子機器
CN104035640B (zh) * 2014-05-30 2017-10-27 京东方科技集团股份有限公司 一种内嵌式触摸屏及显示装置
TWI765634B (zh) * 2015-03-27 2022-05-21 日商半導體能源研究所股份有限公司 觸控面板

Also Published As

Publication number Publication date
US11048111B2 (en) 2021-06-29
US20230085132A1 (en) 2023-03-16
TW201640303A (zh) 2016-11-16
TWI723984B (zh) 2021-04-11
TWI803287B (zh) 2023-05-21
JP2016189190A (ja) 2016-11-04
US10067621B2 (en) 2018-09-04
KR20170129215A (ko) 2017-11-24
US20180321769A1 (en) 2018-11-08
US20210373372A1 (en) 2021-12-02
KR102553625B1 (ko) 2023-07-11
KR20220109479A (ko) 2022-08-04
US11835810B2 (en) 2023-12-05
TW202129372A (zh) 2021-08-01
US20240094574A1 (en) 2024-03-21
KR20230107393A (ko) 2023-07-14
TWI765634B (zh) 2022-05-21
WO2016157012A1 (en) 2016-10-06
TW202232204A (zh) 2022-08-16
US11803074B2 (en) 2023-10-31
KR102667929B1 (ko) 2024-05-23
KR20240070725A (ko) 2024-05-21
TW202340820A (zh) 2023-10-16
US20160282990A1 (en) 2016-09-29
JP2020074093A (ja) 2020-05-14
JP2024050709A (ja) 2024-04-10

Similar Documents

Publication Publication Date Title
JP2022166856A (ja) 表示装置
JP7465907B2 (ja) 表示装置及び発光装置
JP2022109287A (ja) 表示装置
JP2022028702A (ja) 表示装置
JP6728152B2 (ja) タッチパネル
JP6742808B2 (ja) 表示装置及び電子機器
TW202305478A (zh) 顯示裝置
JP6738681B2 (ja) 半導体装置、電子部品、及び電子機器
JP7044495B2 (ja) 半導体装置
JP2018107334A (ja) 半導体装置、表示装置および電子機器
JP2018072462A (ja) 表示装置
JP2017207601A (ja) 表示装置および電子機器
JP2018049208A (ja) 表示装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220725

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230920

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20231121

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240129

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20240207

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20240322

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240925