JP6793674B2 - セラミック回路基板及びその製造方法 - Google Patents

セラミック回路基板及びその製造方法 Download PDF

Info

Publication number
JP6793674B2
JP6793674B2 JP2018041726A JP2018041726A JP6793674B2 JP 6793674 B2 JP6793674 B2 JP 6793674B2 JP 2018041726 A JP2018041726 A JP 2018041726A JP 2018041726 A JP2018041726 A JP 2018041726A JP 6793674 B2 JP6793674 B2 JP 6793674B2
Authority
JP
Japan
Prior art keywords
layer
ceramic
composite material
material layer
powder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018041726A
Other languages
English (en)
Other versions
JP2019129306A (ja
Inventor
メン‐シュウ，シェ
Original Assignee
メン‐シュウ，シェ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by メン‐シュウ，シェ filed Critical メン‐シュウ，シェ
Publication of JP2019129306A publication Critical patent/JP2019129306A/ja
Application granted granted Critical
Publication of JP6793674B2 publication Critical patent/JP6793674B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00—Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B22F1/14—Treatment of metallic powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Laminated Bodies (AREA)

Description

本発明はセラミック回路基板及びその製造方法に関する。
セラミック放熱回路基板は一般に直接銅メッキ基板（ＤＰＣ）技術を採用しており、これは真空スパッタリング技術（Ｓｐｕｔｔｅｒｉｎｇ）と露光現像方式を利用してセラミック基板上に回路パターンを形成するもので、具体的なプロセスは特許文献１（米国特許公開第２０１１００７９４１８号）を参照することができる。
米国特許公開第２０１１００７９４１８号
本発明の目的は、真空スパッタリング技術を使用する必要がない、セラミック回路基板及びその製造方法を提供することにある。
本発明のセラミック回路基板の製造方法は、基板を用意する工程と、該基板上に金属酸化物粉末とセラミック粉末を成分として含む複合材料層を形成する工程と、該複合材料層にレーザー光線を照射し、該レーザー光線が照射された該複合材料層の区域内の金属酸化物粉末を還元して、該複合材料層の表面に露出された界面層を形成する工程と、を含む。該界面層は、該金属酸化物粉末から還元された金属を含む、または該金属酸化物粉末から還元された金属、低原子価金属酸化物及びその共晶構造を含む。
一実施例において、本発明の前記基板を用意する工程は、金属板である底板を用意する工程と、該底板上にセラミック層を形成する工程と、を含み、該複合材料層が該セラミック層上に形成される。
一実施例において、本発明の前記製造方法は、該界面層上に導電金属層を形成する工程を含む。
本発明のセラミック回路基板は、基板と、複合材料層を含み、該複合材料層が該基板上に形成され、かつ成分が金属酸化物粉末とセラミック粉末を含む。該複合材料層の表面に界面層が露出される。該界面層が、該複合材料層の金属酸化物粉末から還元された金属を含む、または該金属酸化物粉末から還元された金属、低原子価金属酸化物及びその共晶構造を含むことができる。
一実施例において、本発明のセラミック回路基板の前記基板は、底板と、セラミック層を含み、該底板が金属板であり、該セラミック層が該底板上に形成され、該複合材料層が該セラミック層上に形成される。
一実施例において、本発明のセラミック回路基板は、該界面層上に形成された導電金属層を含む。
本発明の別のセラミック回路基板は、底板と、上セラミック層と、下セラミック層と、孔内セラミック層と、上複合材料層と、下複合材料層と、孔内複合材料層と、上導電金属層と、下導電金属層と、孔内導電金属層と、を含み、該底板が金属板であり、貫通孔を備える。上セラミック層が該底板の上表面に形成され、該下セラミック層が該底板の下表面に形成され、該孔内セラミック層が該貫通孔の壁面に形成され、かつ該上セラミック層と該下セラミック層に連接される。該上複合材料層が該上セラミック層の表面に形成され、かつ成分が金属酸化物粉末とセラミック粉末を含み、該上複合材料層の表面に上界面層が露出され、該上界面層が、該上複合材料層の金属酸化物粉末から還元された金属を含む。該下複合材料層が該下セラミック層の表面に形成され、かつ成分が金属酸化物粉末と、セラミック粉末を含み、該下複合材料層の表面に下界面層が露出され、該下界面層が、該下複合材料層の金属酸化物粉末から還元された金属を含む。該孔内複合材料層が該孔内セラミック層の表面に形成され、かつ成分が金属酸化物粉末と、セラミック粉末を含み、該孔内複合材料層が該上複合材料層と該下複合材料層に連接され、かつ該孔内複合材料層の表面に孔内界面層が露出され、該孔内界面層が該孔内複合材料層の金属酸化物粉末から還元された金属を含み、かつ該上界面層と該下界面層に連接される。該上導電金属層が該上界面層の表面に形成され、該下導電金属層が該下界面層の表面に形成され、該孔内導電金属層が該孔内界面層の表面に形成され、かつ該上導電金属層と該下導電金属層に連接される。
一実施例において、本発明の前記金属酸化物粉末（前記上複合材料層、前記下複合材料層及び前記孔内複合材料層の少なくとも１つの金属酸化物粉末）は、酸化銀、酸化銅、または酸化ニッケルから選択されたいずれか１つ、または複数とすることができる。
先行技術と比較して、本発明の上述の製造方法を利用すると前記セラミック回路基板を迅速に製造でき、かつ製作過程でレーザー光線を前記複合材料層に照射するだけで導電金属の電気めっきに供することができる界面層を得ることができ、設備コストが高く、製作速度が遅い真空スパッタリング技術を使用する必要がない。
本発明のセラミック回路基板１００の製造方法の最良の実施例を示す断面図（Ａ）〜（Ｄ）である。 図１（Ｃ）の平面図である。 図１（Ｄ）の平面図である。 本発明のセラミック回路基板の製造方法の別の最良の実施例を示す断面図（Ａ）〜（Ｃ）である。 図４（Ａ）の平面図である。 図４（Ｃ）の平面図である。 本発明の別のセラミック回路基板１００ａの部分断面図である。 本発明のさらに別のセラミック回路基板１００ｂの部分断面図である。
図１（Ａ）〜（Ｄ）の部分断面図は、本発明のセラミック回路基板１００の製造方法の一実施例を説明するためのものであり、該製造方法は、次の工程を含む。
まず、図１（Ａ）に示すように、基板１０を用意する。基板１０の材料は、例えば金属板、非金属板、セラミック板、多層板など、制限はない。本実施例において、基板１０は、底板１と、底板１上に形成されたセラミック層２を含むが、これに限らない。底板１の厚さは約０.３ｍｍ〜１.５ｍｍが好ましく、底板１としては、金属板や樹脂板等がある。金属板には、アルミ板、アルミ合金板、銅板、銅合金板等があり、樹脂板には、プラスチック板、フェノール樹脂板、ポリエステル板（Ｐｏｌｙｅｓｔｅｒ、ＰＥＴ）、ポリアミド板（Ｐｏｌｙｉｍｉｄｅ、ＰＩ）等がある。セラミック層２の材料は、窒化ホウ素、窒化アルミニウム、酸化アルミニウム、炭化ケイ素のいずれか１つまたは複数を選択でき、その厚さは約１０μｍ〜３０μｍの間であり、必要に応じて無機熱伝導粉末（例：カーボングラファイト）をセラミック層２に添加し、その放熱性を高めることができる。本実施例において、セラミック粉末と液体樹脂（例：シリコン樹脂、シリコンベース樹脂またはエポキシ樹脂）を均一に混合した後、底板１の表面（例えば上面）にスプレーコーティングまたはフローコーティングし、さらに加熱（約２００℃）して前述のセラミック層２を形成する。このセラミック層２は高電圧耐性、電気絶縁性、放熱性等の特性を備えている。
続いて、図１（Ｂ）に示すように、基板１０上（すなわち、セラミック層２上）に複合材料層３ａを形成する。複合材料層３ａの成分は、金属酸化物粉末と、セラミック粉末を含む。本実施例においては、金属酸化物粉末とセラミック粉末を混合した後、噴霧乾燥でナノレベルの混合粉末としてから、該ナノレベルの混合粉末と液体樹脂（例：シリコン樹脂、シリコンベース樹脂またはエポキシ樹脂）を均一に混合し、基板１０のセラミック層２の表面（例えば上面）にスプレーコーティングまたはフローコーティングした後、加熱（約２００℃）して前述の複合材料層３ａを形成する。前記金属酸化物は、酸化銀、酸化銅、または酸化ニッケルのうちのいずれか、または複数を選択できるが、これらに限らない。複合材料層３ａに使用するセラミック粉末は、上述のセラミック層２に使用するセラミック粉末と同じまたは類似したものとすることができる。
続いて、図１（Ｃ）に示すように、レーザー光を複合材料層３ａに照射し、該レーザー光線が照射された該複合材料層３ａの区域内の金属酸化物粉末を還元して導電金属でめっき可能な界面層３を形成し、かつ該界面層３が該複合材料層３ａの表面に露出される。該レーザー光線が照射される区域は、複合材料層３ａの全部の表面、または一部の表面を含むことができる。本実施例において、複合材料層３ａは、一部の表面のみ該レーザー光線の照射を受けて還元されて界面層３を形成し、残りの表面は該レーザー光線の照射を受けず、複合材料層３ａのままとなる。この複合材料層３ａはセラミック粉末を含有するため、高電圧耐性、電気絶縁性、放熱性等の特性を備えており、上述のセラミック層２にしっかりと接合できる。
本実施例において、該レーザー光線の波長は１０６４ｎｍであるが、金属酸化物粉末の材料によっては、例えば波長が２６６ｎｍ、５３２ｎｍ、１０.６μｍのレーザー光線など、その他異なる波長のレーザー光線を選択できる。このほか、該レーザー光線はスキャン方式で複合材料層３ａに照射してもよく、例えば、予め設計されたパターン（例えば回路パターン）に基づき該レーザー光線を制御して複合材料層３ａをスキャンし、形状が該パターンと同じ界面層３を得ることができる。例えば図２に示す形状の界面層３を２つ備えてもよい。
該レーザー光線が照射される区域内の金属酸化物は、該レーザー光線によって励起され、還元されて金属、低原子価金属酸化物及びその共晶構造を形成し、これが即ち前述の界面層３となる。前記金属酸化物の還元反応は主に、特定のナノレベルの金属原子が具備する光による励起と脱酸素還元の特性を利用している。例えば、複合材料層３ａ中の金属酸化物に酸化銅（ＣｕＯ）を選択した場合、ナノ銅原子は光による励起還元の特性を備えているため、酸化銅が光によって励起された後、脱酸素還元されてゼロ原子価の銅（Ｃｕ）、酸化第一銅（ＣｕＯ２）及びその共晶構造になる。
好ましくは、図１（Ｄ）及び図３に示すように、本発明の製造方法はさらに上述の界面層３上に導電金属層４を形成する工程を含む。導電金属層４の材料は、銅、銀、インジウム、ニッケルまたは、それらの２種以上の合金から選択できる。本実施例において、導電金属層４は電気めっき方式で形成される。
別の一実施例において、図４（Ａ）及び図５に示すように、複合材料層３ａの全部の表面が該レーザー光線の照射を受ける場合、複合材料層３ａの表面の全部が上述の界面層３になる。続いて、図４（Ｂ）に示すように、電気めっきを経た後、界面層３の全部の表面に１層の導電金属層４が形成される。その後、図４（Ｃ）及び図６に示すように、公知のプリント配線板の製造技術を利用して、導電金属層４に所望のパターン（例えば回路パターン）を製作する。図４（Ｃ）では、図４（Ｂ）に示す導電金属層４の一部（所望のパターン以外の部分）が除去される。
図１から図６に示す実施例において、本発明の製造方法は底板１の上表面（下表面であってもよい）に実施されているため、得られるセラミック回路基板１００は片面回路基板であり、上述の導電金属層４は該片面回路基板上の回路となる。
しかしながら、図７に示すように、本発明の製造方法を底板１の該上表面と該下表面に実施する場合、得られるセラミック回路基板１００ａは、上述の底板１、上セラミック層２０と下セラミック層２１（いずれも上述のセラミック層２と同じ）、上複合材料層３０ａと下複合材料層３１ａ（いずれも上述の複合材料層３ａと同じ）、上界面層３００と下界面層３０１（いずれも上述の界面層３と同じ）を含み、好ましくはさらに上導電金属層４００と下導電金属層４０１（いずれも上述の導電金属層４と同じ）を含む。つまり、セラミック回路基板１００ａは両面回路基板であり、上導電金属層４００と下導電金属層４０１がそれぞれ該両面回路基板の上面と下面の回路となる。
さらに、図８に示すように、底板１が少なくとも１つの貫通孔５を備え、かつ本発明の製造方法を底板１の上表面、下表面及び貫通孔５に実施した場合、得られるセラミック回路基板１００ｂは図７に示す層構造を備えるだけでなく、さらに該貫通孔５、貫通孔５の壁面上に形成された孔内セラミック層２２（上述のセラミック層２と同じ）、及び孔内セラミック層２２上に形成された孔内複合材料層３２ａ（上述の複合材料層３ａと同じ）を含む。孔内セラミック層２２は上セラミック層２０と下セラミック層２１に連接され、孔内複合材料層３２ａは上複合材料層３０ａと下複合材料層３１ａに連接される。孔内複合材料層３２ａの表面に孔内界面層３０２（上述の界面層３と同じ）が露出される。孔内界面層３０２は孔内複合材料層３２ａの金属酸化物粉末から還元され、かつ該上界面層３００と下界面層３０１に連接される。セラミック回路基板１００ｂは、好ましくはさらに、孔内界面層３０２上に形成され、かつ上導電金属層４００と下導電金属層４０１に連接された少なくとも１つの孔内導電金属層４０２（上述の導電金属層４と同じ）を含む。つまり、セラミック回路基板１００ｂは導電貫通孔を備えた両面回路基板であり、上導電金属層４００と下導電金属層４０１がそれぞれ該両面回路基板の上面と下面の回路となり、該２つの回路が孔内導電金属層４０２により電気的に接続される。
このほか、底板１の底面及び（または）上面に１つまたは複数のプレカット溝（Ｖ−ＣＵＴ、図示しない）を形成してもよく、それにより後続で製作したセラミック回路基板１００、１００ａまたは１００ｂを複数個に分割する際により便利となる。
上述の説明から分かるように、本発明の方法を利用することで片面または両面のセラミック回路基板を迅速に製作でき、かつその製作過程でレーザー光線を前記複合材料層３ａに照射するだけで導電金属の電気めっきに供することができる界面層３を得ることができ、設備コストが高く、製作速度が遅い真空スパッタリング技術を使用する必要がない。
１ 底板
１００、１００ａ、１００ｂ セラミック回路基板
１０ 基板
２ セラミック層
２０ 上セラミック層
２１ 下セラミック層
２２ 孔内セラミック層
３ 界面層
３ａ 複合材料層
３００ 上界面層
３０１ 下界面層
３０ａ 上複合材料層
３１ａ 下複合材料層
３２ａ 孔内複合材料層
４ 導電金属層
４００ 上導電金属層
４０１ 下導電金属層
４０２ 孔内導電金属層
５ 貫通孔

Claims (12)

  1. セラミック回路基板の製造方法であって、
    アルミニウム、アルミニウム合金、銅、銅合金を含む金属、フェノール、ポリエステル、ポリイミドを含む樹脂からなる群から選択された材料で形成された基板を用意する工程と、
    前記基板上に、セラミック粉末及び樹脂を含むセラミック層を形成する工程と、
    前記セラミック層上に、金属酸化物粉末、セラミック粉末及び樹脂を含む複合材料層を形成する工程と、
    前記複合材料層が、レーザー光線が照射されて前記複合材料層の表面から前記複合材料層の内部までの領域に形成される界面層と、前記レーザー光線が照射されていない部分とを有するように、前記複合材料層に前記レーザー光線を照射する工程と、
    前記界面層上に導電金属層を形成する工程と、
    を有し、
    前記セラミック層の前記セラミック粉末及び前記複合材料層の前記セラミック粉末は、窒化ホウ素、窒化アルミニウム、酸化アルミニウム、または炭化ケイ素から選択されたいずれか１つ、または複数であり、
    前記界面層の成分は、前記金属酸化物粉末から還元された金属を含み、
    前記レーザー光線が照射されていない部分は、前記セラミック層の全体を覆うとともに、前記複合材料層と同じ成分を有することを特徴とする、セラミック回路基板の製造方法。
  2. 前記複合材料層の金属酸化物粉末が、酸化銀、酸化銅、または酸化ニッケルから選択されたいずれか１つ、または複数であることを特徴とする、請求項１に記載のセラミック回路基板の製造方法。
  3. 前記界面層が、低原子価金属酸化物及びその共晶構造を含むことを特徴とする、請求項２に記載のセラミック回路基板の製造方法。
  4. セラミック回路基板であって、
    アルミニウム、アルミニウム合金、銅、銅合金を含む金属、フェノール、ポリエステル、ポリイミドを含む樹脂からなる群から選択された材料で形成された基板と、
    前記基板上に形成され、セラミック粉末及び樹脂を含むセラミック層と、
    前記セラミック層上に形成され、かつ金属酸化物粉末、樹脂及びセラミック粉末を含む複合材料層と、を有し、
    前記複合材料層は、レーザー光線の照射によって、前記複合材料層の表面から前記複合材料層の内部までの領域に形成された界面層と、前記レーザー光線が照射されていない部分とを有し、
    前記セラミック層の前記セラミック粉末及び前記複合材料層の前記セラミック粉末は、窒化ホウ素、窒化アルミニウム、酸化アルミニウム、または炭化ケイ素から選択されたいずれか１つ、または複数であり、
    前記セラミック回路基板は、前記界面層上に形成された導電金属層を更に有し、
    前記界面層の成分は、前記金属酸化物粉末から還元された金属を含むとともに、前記レーザー光線が照射されていない部分は、前記セラミック層の全体を覆うとともに、前記複合材料層と同じ成分を有することを特徴とする、セラミック回路基板。
  5. 前記複合材料層の金属酸化物粉末が、酸化銀、酸化銅、または酸化ニッケルから選択されたいずれか１つ、または複数であることを特徴とする、請求項４に記載のセラミック回路基板。
  6. 前記界面層が、低原子価金属酸化物及びその共晶構造を含むことを特徴とする、請求項４又は５に記載のセラミック回路基板。
  7. セラミック回路基板であって、底板と、上セラミック層と、下セラミック層と、孔内セラミック層と、上複合材料層と、下複合材料層と、孔内複合材料層と、上導電金属層と、
    下導電金属層と、孔内導電金属層と、を含み、
    前記底板が金属板であって、かつ貫通孔を備え、
    前記上セラミック層が前記底板の上表面に形成され、
    前記下セラミック層が前記底板の下表面に形成され、
    前記孔内セラミック層が前記貫通孔の壁面に形成され、かつ前記上セラミック層と前記下セラミック層に連接され、
    前記上複合材料層が、前記上セラミック層の表面に形成され、かつ成分が金属酸化物粉末とセラミック粉末を含み、前記上複合材料層の表面に上界面層が露出され、前記上界面層が前記上複合材料層の金属酸化物粉末から還元された金属を含み、
    前記下複合材料層が、前記下セラミック層の表面に形成され、かつ成分が金属酸化物粉末とセラミック粉末を含み、前記下複合材料層の表面に下界面層が露出され、前記下界面層が前記下複合材料層の金属酸化物粉末から還元された金属を含み、
    前記孔内複合材料層が、前記孔内セラミック層の表面に形成され、かつ成分が金属酸化物粉末とセラミック粉末を含み、前記孔内複合材料層が前記上複合材料層と前記下複合材料層に連接され、かつ前記孔内複合材料層の表面に孔内界面層が露出され、前記孔内界面層が前記孔内複合材料層の金属酸化物粉末から還元された金属を含み、かつ前記上界面層と前記下界面層に連接され、
    前記上導電金属層が、前記上界面層の表面に形成され、
    前記下導電金属層が、前記下界面層の表面に形成され、
    前記孔内導電金属層が、前記孔内界面層の表面に形成され、かつ前記上導電金属層と前記下導電金属層に連接されることを特徴とする、セラミック回路基板。
  8. 前記上複合材料層、前記下複合材料層及び前記孔内複合材料層の少なくとも１つの前記金属酸化物粉末が、酸化銀、酸化銅、または酸化ニッケルから選択されたいずれか１つ、または複数であることを特徴とする、請求項７に記載のセラミック回路基板。
  9. 貫通孔を備え、アルミニウム、アルミニウム合金、銅、銅合金を含む金属、フェノール、ポリエステル、ポリイミドを含む樹脂からなる群から選択された材料で形成された基板と、
    前記基板の上表面に形成され、セラミック粉末及び樹脂を含む上セラミック層と、
    前記基板の下表面に形成され、セラミック粉末及び樹脂を含む下セラミック層と、
    前記基板の前記貫通孔の壁面に形成されて、前記上セラミック層と前記下セラミック層に連接され、セラミック粉末及び樹脂を含む孔内セラミック層と、
    前記上セラミック層の上表面に形成され、金属酸化物粉末、樹脂及びセラミック粉末を含み、レーザー光線が照射された上界面層と、レーザー光線が照射されていない上部分とを備えた上複合材料層と、
    前記下セラミック層の下表面に形成され、金属酸化物粉末、樹脂及びセラミック粉末を含み、レーザー光線が照射された下界面層と、レーザー光線が照射されていない下部分とを備えた下複合材料層と、
    前記孔内セラミック層上に形成されて、前記上複合材料層と前記下複合材料層に連接され、金属酸化物粉末、樹脂及びセラミック粉末を含み、レーザー光線が照射された孔内界面層と、レーザー光線が照射されていない内部分とを備えた孔内複合材料層と、を有し、
    前記上界面層、前記孔内界面層及び前記下界面層は、それぞれの前記金属酸化物粉末から還元された金属を含み、
    前記上部分は、前記上セラミック層の全体を覆い、前記上複合材料層と同じ成分を有し、
    前記内部分は、前記孔内セラミック層の全体を覆い、前記孔内複合材料層と同じ成分を有し、
    前記下部分は、前記下セラミック層の全体を覆い、前記下複合材料層と同じ成分を有することを特徴とする、セラミック回路基板。
  10. 前記上界面層は、前記上複合材料層の金属酸化物粉末から還元された低原子価金属酸化物及び共晶構造を有し、
    前記下界面層は、前記下複合材料層の金属酸化物粉末から還元された低原子価金属酸化物及び共晶構造を有し、
    前記孔内界面層は、前記孔内複合材料層の金属酸化物粉末から還元された低原子価金属酸化物及び共晶構造を有することを特徴とする、請求項９に記載のセラミック回路基板。
  11. 前記上複合材料層、前記下複合材料層及び前記孔内複合材料層のそれぞれの前記金属酸化物粉末は、酸化銀、酸化銅及び酸化ニッケルからなる群から選択された材料を有することを特徴とする、請求項９に記載のセラミック回路基板。
  12. 前記上界面層の上表面に形成された上導電金属層と、
    前記下界面層の下表面に形成された下導電金属層と、
    前記孔内界面層上に形成され、前記上導電金属層と前記下導電金属層に連接された孔内導電金属層と、
    を有することを特徴とする、請求項９に記載のセラミック回路基板。
JP2018041726A 2018-01-26 2018-03-08 セラミック回路基板及びその製造方法 Active JP6793674B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107103007A TWI662872B (zh) 2018-01-26 2018-01-26 陶瓷電路板及其製法
TW107103007 2018-01-26

Publications (2)

Publication Number Publication Date
JP2019129306A JP2019129306A (ja) 2019-08-01
JP6793674B2 true JP6793674B2 (ja) 2020-12-02

Family

ID=62001942

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018041726A Active JP6793674B2 (ja) 2018-01-26 2018-03-08 セラミック回路基板及びその製造方法

Country Status (6)

Country Link
US (2) US10506711B2 (ja)
EP (1) EP3518279A1 (ja)
JP (1) JP6793674B2 (ja)
KR (1) KR102161340B1 (ja)
CN (1) CN110087400B (ja)
TW (1) TWI662872B (ja)

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3330695A (en) * 1962-05-21 1967-07-11 First Safe Deposit Nat Bank Of Method of manufacturing electric circuit structures
JPS5936993A (ja) * 1982-08-26 1984-02-29 株式会社日立製作所 配線回路基板とその製造方法
JPS62136897A (ja) * 1985-12-11 1987-06-19 株式会社東芝 セラミツク回路基板の製造方法
DE3629474A1 (de) * 1986-08-29 1988-03-03 Licentia Gmbh Verfahren zum aufbringen erhabener strukturen und danach hergestellter verzoegerungsleitungstraeger einer lauffeldroehre
JPH0537126A (ja) * 1991-07-30 1993-02-12 Toshiba Corp 金属酸化物を用いた配線基板および情報記録媒体
JPH05308190A (ja) * 1992-05-01 1993-11-19 Nec Corp スルーホールメタルコア基板
US5618611A (en) * 1994-06-30 1997-04-08 Lucent Technologies Inc. Metallization of ferrites through surface reduction
DE69531980T2 (de) * 1994-08-23 2004-07-29 At & T Corp. Metallisierung von keramischen Materialien durch Auftrag einer haftenden reduzierbaren Schicht
JPH10107395A (ja) * 1996-09-30 1998-04-24 Taiyo Yuden Co Ltd 回路基板とその製造方法
US6388230B1 (en) * 1999-10-13 2002-05-14 Morton International, Inc. Laser imaging of thin layer electronic circuitry material
JP4008782B2 (ja) * 2002-08-23 2007-11-14 日本特殊陶業株式会社 多層配線基板の製造方法
JP2004179291A (ja) * 2002-11-26 2004-06-24 Ibiden Co Ltd 配線板および配線板の製造方法
JP4416080B2 (ja) * 2003-01-29 2010-02-17 富士フイルム株式会社 プリント配線基板形成用インク、プリント配線基板の形成方法及びプリント配線基板
US20060000641A1 (en) * 2004-06-30 2006-01-05 Salama Islam A Laser metallization for ceramic device
US7381633B2 (en) * 2005-01-27 2008-06-03 Hewlett-Packard Development Company, L.P. Method of making a patterned metal oxide film
KR101124102B1 (ko) * 2009-08-24 2012-03-21 삼성전기주식회사 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지
JP2011097038A (ja) 2009-10-02 2011-05-12 Ibiden Co Ltd セラミック配線基板およびその製造方法
WO2012155811A1 (en) * 2011-05-13 2012-11-22 Byd Company Limited Method for selectively metallizing surface of ceramic substrate, ceramic product and use of ceramic product
US20140097003A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
US20140097002A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
JP6474018B2 (ja) * 2013-09-30 2019-02-27 日本電気硝子株式会社 セラミック配線基板、セラミック配線基板用セラミックグリーンシート及びセラミック配線基板用ガラスセラミックス粉末
TWI498061B (zh) * 2013-12-20 2015-08-21 Luxshare Ict Co Ltd And a method of manufacturing a conductor line on an insulating substrate
JP2017110278A (ja) * 2015-12-18 2017-06-22 株式会社村田製作所 金属層の形成方法
CN107493660A (zh) * 2016-06-12 2017-12-19 品翔电通股份有限公司 导电配线的制造方法

Also Published As

Publication number Publication date
JP2019129306A (ja) 2019-08-01
KR20200067992A (ko) 2020-06-15
CN110087400A (zh) 2019-08-02
US20190239346A1 (en) 2019-08-01
US10506711B2 (en) 2019-12-10
US10757806B2 (en) 2020-08-25
TWI662872B (zh) 2019-06-11
KR102161340B1 (ko) 2020-10-05
EP3518279A1 (en) 2019-07-31
US20200107438A1 (en) 2020-04-02
CN110087400B (zh) 2021-04-16
TW201933962A (zh) 2019-08-16

Similar Documents

Publication Publication Date Title
US20080248596A1 (en) Method of making a circuitized substrate having at least one capacitor therein
CN1714608A (zh) 多层布线基板及其制造方法、纤维强化树脂基板制造方法
KR102371134B1 (ko) 프린트 배선판 및 그 제조 방법
JP2009088474A (ja) 印刷回路基板の層間導通方法
JP2009260370A (ja) 陽極酸化による微細回路パターン付きパッケージ基板の製造方法
US20140174793A1 (en) Printed circuit board and method for manufacturing the same
US8607445B1 (en) Substrate having internal capacitor and method of making same
JP3670487B2 (ja) 配線基板の製造方法
JP6793674B2 (ja) セラミック回路基板及びその製造方法
JP5165723B2 (ja) 回路基板およびその製造方法
JP2005191100A (ja) 半導体基板及びその製造方法
JP4582938B2 (ja) 絶縁シートの製造方法および配線基板の製造方法
JP4683758B2 (ja) 配線基板の製造方法
JP3554171B2 (ja) 回路基板の製造方法
JP4802402B2 (ja) 高密度多層ビルドアップ配線板及びその製造方法
JP2005123397A (ja) 多層プリント配線板の製造方法
JP2003229662A (ja) 配線基板の製造方法
US11711885B2 (en) Method of manufacturing printed circuit board assemblies with engineered thermal paths
JP2019207928A (ja) プリント配線板およびその製造方法
JP2013187458A (ja) 多層プリント配線基板の製造方法及び多層プリント配線基板
JP5303532B2 (ja) プリント配線板、その製造方法、多層プリント配線板、及びその製造方法
TWI687531B (zh) 陶瓷電路板及其製法
JP2008181915A (ja) 多層プリント配線板及びその製造方法
KR20090070117A (ko) 아노다이징을 이용한 금속 기판 및 이의 제조방법
KR20050098579A (ko) 인쇄회로기판의 비아홀 형성방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180315

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190108

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20190404

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190605

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191120

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20200317

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200703

C60 Trial request (containing other claim documents, opposition documents)

Free format text: JAPANESE INTERMEDIATE CODE: C60

Effective date: 20200703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20200703

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20200803

C21 Notice of transfer of a case for reconsideration by examiners before appeal proceedings

Free format text: JAPANESE INTERMEDIATE CODE: C21

Effective date: 20200804

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201013

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20201110

R150 Certificate of patent or registration of utility model

Ref document number: 6793674

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150