JP2009260370A - 陽極酸化による微細回路パターン付きパッケージ基板の製造方法 - Google Patents

陽極酸化による微細回路パターン付きパッケージ基板の製造方法 Download PDF

Info

Publication number
JP2009260370A
JP2009260370A JP2009173288A JP2009173288A JP2009260370A JP 2009260370 A JP2009260370 A JP 2009260370A JP 2009173288 A JP2009173288 A JP 2009173288A JP 2009173288 A JP2009173288 A JP 2009173288A JP 2009260370 A JP2009260370 A JP 2009260370A
Authority
JP
Japan
Prior art keywords
circuit pattern
metal core
fine circuit
substrate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009173288A
Other languages
English (en)
Other versions
JP5285525B2 (ja
Inventor
Duck-Young Maeng
メン、ドク−ヨン
Byung-Kook Sun
ソン、ビョン−グク
Tae-Hoon Kim
キム、テ−フン
Jee-Soo Mok
モク、ジ−ス
Jong Suk Bae
べ、ゾン−ソク
Yoong Oh
オ、ユン
Chang-Kyu Song
ソン、チャン−ギュ
Suk-Hyeon Cho
ゾ、ソク−ヒョン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2009260370A publication Critical patent/JP2009260370A/ja
Application granted granted Critical
Publication of JP5285525B2 publication Critical patent/JP5285525B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

【課題】より微細な回路を既存の設備で実現することができるうえ、層間剥離現象の発生しないパッケージ基板を製作することができる、陽極酸化による微細回路パターン付きパッケージ基板の製造方法を提供する。
【解決手段】メタルコアの一面に対するマスキング工程を行ってオープン領域を形成するステップと、前記メタルコアに対する陽極酸化を行い、オープン領域を介して酸化層を成長させるステップと、前記酸化層の間に導電層を形成して微細回路パターンを形成するステップと、前記微細回路パターンの形成されたメタルコアの一面上に樹脂層を形成するステップと、前記メタルコアの他面に対する選択エッチングを行ってパッケージ用ベース基板を製作するステップとを含んでなる。
【選択図】図２ｊ

Description

本発明は、陽極酸化による微細回路パターン付きパッケージ基板の製造方法に関し、より具体的には、メタルコア（Metal Core）に対するマスキング工程によって設けられたオープン領域に陽極酸化を介して酸化層を形成し、前記酸化層の間に前記銅メッキおよびペースト充填を行って微細回路パターンを実現させたパッケージ基板の製造方法に関する。
プリント回路基板（Printed Circuit Board：ＰＣＢ）は、フェノール樹脂絶縁板やエポキシ樹脂絶縁板などの一面に銅などの薄板を付着させた後、回路の配線パターンに従ってエッチング（線上の回路のみを残して腐食させて製造する）して必要な回路を構成し、部品を付着搭載させるためのホールを穿孔して製造する。
すなわち、前記プリント回路基板は、配線パターンを介して実装部品を相互電気的に連結し、電源などを供給し且つ部品を機械的に固定させる役割を行う。
最近、プリント回路基板の技術分野において、移動通信機器とデジタル家電市場を中心として産業用機器、事務用機器、通信機器、放送機器、携帯型コンピュータなどいろいろの分野に小型化および薄型化が急激に拡散するにつれて、マイクロＢＧＡ（Ball Grid Array）、ＴＣＰ（Tape Carrier Package）、ＣＳＰ（Chip Size Package）などのパッケージ技術が発展してきた。このようなパッケージ技術の発展に伴い、チップが実装されるパッケージ基板に対する製造方法が注目を浴びている。
以下、図１ａ〜図１ｋを参照して従来のビルドアップ方式によって形成されるパッケージ基板の製造工程を詳細に説明する。
ここで、ビルドアップ方式とは、回路パターンが形成される内層を形成し、その上に追加的に外層を１層ずつ積み上げる方式の製造方法をいう。
まず、絶縁層１１を介して両面に薄膜の銅箔層１２が形成された銅張積層板（Copper Clad Laminate：ＣＣＬ）１０を提供する（図１ａ参照）。
ここで、銅張積層板１０は、一般的にプリント回路基板が製造される原板であって、絶縁層１１に銅を薄く張った構造を有するもので、主にガラス／エポキシ銅張積層板が用いられる。
その後、前記銅張積層板１０に対するドリリング加工により、層間の電気的接続を行うビアホール１３を形成し（図１ｂ参照）、前記銅張積層板を構成する銅箔層１２およびビアホール１３に対する無電解銅メッキおよび電解銅メッキを行って銅メッキ層１４を形成する（図１ｃ参照）。
上述したように無電解および電解銅メッキを行った後、前記ビアホール１３の内壁に形成された無電解および電解銅メッキ層１４を保護するためにビアホールの内部領域にペースト２０を充填する（図１ｄ参照）。
ここで、ペースト２０は、絶縁性のインク材質を使用することが一般的であるが、プリント回路基板の使用目的に応じて導電性ペーストも使用できる。
上述したようにビアホールの内部領域をペーストで充填させた後、銅張積層板１０の銅メッキ層１４上に内層回路パターンを形成するためにエッチングレジストパターン３０を形成する（図１ｅ参照）。
ここで、エッチングレジストパターン３０を形成するためには、アークワークフィルムにプリントされた回路パターンを基板上に転写しなければならない。転写方法にはいろいろの方法があるが、最も多く用いられる方法は、紫外線によって、アートワークフィルムにプリントされた回路パターンをドライフィルムに転写する方式である。
この際、回路パターンが転写されたドライフィルムはエッチングレジストとしての役割を行う。よって、エッチング処理を行う場合、エッチングレジストパターン非形成領域の銅メッキ層１４が除去されて所定の内層回路パターン１５が形成されたベース基板を製作する（図１ｆ参照）。
その後、前記内層回路パターン１５の形成されたベース基板上に所定のビルドアップ層を実現するために、層間絶縁を行う樹脂層４０を積層させた後（図１ｇ参照）、前記ベース基板に形成された内層回路パターン１５と後述の外層回路パターンとの電気的接続を行うブラインドビアホール５０を樹脂層４０に形成する（図１ｈ参照）。
この際、前記ブラインドビアホール５０の加工は、機械的ドリリングを使用することもできるが、貫通孔の加工時よりも精密な加工を要するので、ＹＡＧ（Yttrium Aluminum Garnet）レーザまたはＣＯ2レーザを用いることが好ましい。
上述したようにブラインドビアホール５０を加工した後、前記加工されたブラインドビアホール５０に対する銅メッキを行うと同時に、所定の外層回路パターンの形成されるメッキ層６０を形成する（図１ｉ参照）。
その後、前記メッキ層に対する所定のマスキング工程を行って外層回路パターン６１を形成し（図１ｊ参照）、前記メッキ層６０に形成された外層回路パターン６１を保護し且つはんだ付け工程で外層回路パターン６１の間に半田ブリッジ現象を防止するためにＰＳＲインク（Photo Imageable Solder Resist Mask Ink）７０を塗布させて最終的なパッケージ基板を完成した（図１ｋ参照）。
上述した銅張積層板１０をコア層として用いて上・下層にビルドアップ（build-up）層を形成するセミアディティブ（Semi-additive）方式を用いたパッケージ基板の製造方法では、銅張積層板１０の使用によって必然的にパッケージ基板の厚さが厚くなり、これにより高速化、高密度、小型化の対応が不可能であるうえ、システムの集積化（system in packaging）を実現することが難しい。
また、上述したように、特許文献１に開示されている従来のパッケージ基板の製造方法は、無電解メッキによるシード層（seed-layer）として電解銅を積み上げた後、ドライフィルムを用いて微細回路を実現するため、一般に５０μｍ以下の微細回路パターンを実現することができないうえ、微細回路パターンに行くほどドライフィルムの層間剥離（delamination）現象が著しくなって不良が発生するという問題点があった。
大韓民国出願公開第２００３−７３９１９号明細書
本発明は、かかる問題点を解決するためのもので、その目的は、陽極酸化によってメタルコア（Metal Core）のオープン領域に酸化層を形成し、前記酸化層の間に電気銅メッキおよびペースト充填を行って微細回路パターンを実現させたパッケージ基板の製造方法を提供することにある。
上記目的を達成するために、本発明は、メタルコアの一面に対するマスキング工程を行ってオープン領域を形成するステップと、前記メタルコアに対する陽極酸化を行い、オープン領域を介して酸化層を成長させるステップと、前記酸化層の間に導電層を形成して微細回路パターンを形成するステップと、前記微細回路パターンの形成されたメタルコアの一面上に樹脂層を形成するステップと、前記メタルコアの他面に対する選択エッチングを行ってパッケージ用ベース基板を製作するステップとを含んでなる、陽極酸化による微細回路パターン付きパッケージ基板の製造方法を提供する。
また、本発明は、メタルコアの一面に対するマスキング工程を行ってオープン領域を形成するステップと、前記メタルコアに対する陽極酸化を行い、オープン領域を介して酸化層を成長させるステップと、前記酸化層の間に導電層を形成して微細回路パターンを形成するステップと、前記酸化層に対するマスキング工程を行って酸化層に対する選択エッチングを行うステップと、前記微細回路パターンの形成されたメタルコアの一面上に樹脂層を形成するステップと、前記メタルコアの他面に対する選択エッチングを行ってパッケージ用ベース基板を製作するステップとを含んでなる、陽極酸化による微細回路パターン付きパッケージ基板の製造方法を提供する。
また、本発明は、メタルコアの一面に対するマスキング工程を行ってオープン領域を形成するステップと、前記メタルコアに対する陽極酸化を行い、オープン領域を介して酸化層を成長させるステップと、前記酸化層の形成されたメタルコアの一面上に樹脂層を形成するステップと、前記メタルコアの他面に対する選択エッチングを行うステップと、前記選択エッチングされた酸化層内に導電層を形成し、微細回路パターンの形成されたパッケージ用ベース基板を製作するステップとを含んでなる、陽極酸化による微細回路パターン付きパッケージ基板の製造方法を提供する。
また、本発明は、メタルコアの一面に対するマスキング工程を行ってオープン領域を形成するステップと、前記メタルコアに対する陽極酸化を行い、オープン領域を介して酸化層を成長させるステップと、前記酸化層の間に導電層を形成して微細回路パターンを形成するステップと、前記回路パターンの形成されたメタルコアの一面上に、層間の電気的接続を行うメッキポストを形成するステップと、前記メッキポストの形成されたメタルコアの一面上に樹脂層を形成するステップと、前記メタルコアの他面に対する選択エッチングを行ってパッケージ用ベース基板を製作するステップと、前記パッケージ用ベース基板を積層および加圧して多層のパッケージ用ベース基板を製作するステップとを含んでなる、陽極酸化による微細回路パターン付きパッケージ基板の製造方法を提供する。
ここで、本発明は、前記層間の電気的接続を行うメッキポストを形成した後、前記酸化層に対するマスキング工程を行い、酸化層に対する選択エッチングを行うステップをさらに含んで構成することもできる。
本発明に係る陽極酸化による微細回路パターン付きパッケージ基板の製造方法によれば、メタルコアのオープン領域に対する陽極酸化を行って酸化層を形成し、前記酸化層の間に電気銅メッキおよびペースト充填を行って微細回路パターンを実現することにより、より微細な回路を既存の設備で実現することができるうえ、層間剥離現象の発生しないパッケージ基板を製作することができるという効果を奏する。
また、本発明は、コアレス（coreless）パッケージ基板を実現することにより、パッケージ基板の軽薄短小化、多機能化およびシステムの集積度を向上させてシステムインパッケージング（system in packaging）を実現することができるという効果も奏する。
従来のビルドアップ方式によるパッケージ基板の製造工程を示す工程図である。 従来のビルドアップ方式によるパッケージ基板の製造工程を示す工程図である。 従来のビルドアップ方式によるパッケージ基板の製造工程を示す工程図である。 従来のビルドアップ方式によるパッケージ基板の製造工程を示す工程図である。 従来のビルドアップ方式によるパッケージ基板の製造工程を示す工程図である。 従来のビルドアップ方式によるパッケージ基板の製造工程を示す工程図である。 従来のビルドアップ方式によるパッケージ基板の製造工程を示す工程図である。 従来のビルドアップ方式によるパッケージ基板の製造工程を示す工程図である。 従来のビルドアップ方式によるパッケージ基板の製造工程を示す工程図である。 従来のビルドアップ方式によるパッケージ基板の製造工程を示す工程図である。 従来のビルドアップ方式によるパッケージ基板の製造工程を示す工程図である。 本発明の第１実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第１実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第１実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第１実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第１実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第１実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第１実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第１実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第１実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第１実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第１実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第２実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第２実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第２実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第２実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第２実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第２実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第２実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第２実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第２実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第２実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第２実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第２実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第３実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第３実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第３実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第３実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第３実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第３実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第３実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第３実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第３実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第３実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第３実施例に係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第４実施例係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第４実施例係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第４実施例係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第４実施例係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第４実施例係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第４実施例係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第４実施例係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第４実施例係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第４実施例係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第４実施例係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第４実施例係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第４実施例係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第４実施例係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第４実施例係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第４実施例係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第４実施例係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第４実施例係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。 本発明の第４実施例係る陽極酸化を用いた微細回路パターン付きパッケージ基板の製造工程を示す工程図である。
以下、添付図面に基づいて本発明を詳細に説明する。
図２ａ〜図２ｋを参照して、本発明の第１実施例に係る陽極酸化による微細回路パターン付きパッケージ基板の製造方法について説明する。
まず、コアレスパッケージ基板の中心コアとしての役割を行うメタルコア１００を提供する（図２ａ参照）。
ここで、前記メタルコア１００は、厚さ０.２ｍｍ〜１.０ｍｍのアルミニウム（Ａｌ）、ニッケル（Ｎｉ）、マグネシウム（Ｍｇ）、チタニウム（Ｔｉ）、亜鉛（Ｚｎ）、タンタリウム（Ｔａ）などの金属から構成されている。
上述したようにメタルコア１００を提供した後、前記メタルコアに対するマスキング工程を行い、陽極酸化による酸化層が成長するオープン領域を形成する。
これをより具体的に説明すると、前記メタルコア１００上に、硬化処理されるドライフィルム（Ｄ／Ｆ）２００を被覆させ、所定形状の回路パターンを有するアートワークフィルム３００を整合させる（図２ｂ）。
その後、前記アートワークフィルム３００を介してドライフィルム２００に対する紫外線照射を行って、前記オープン領域形成部分を除いた残りの領域に形成されたドライフィルムに対する硬化処理を行い（図２ｃ参照）、前記オープン領域に形成された未硬化処理のドライフィルム２００に対するエッチングを行って、酸化層が成長するオープン領域４００を形成する（図２ｄ参照）。
上述したようにメタルコア１００に酸化層の成長するオープン領域４００を形成した後、前記メタルコアに対する陽極酸化（Anodizing）を行って前記オープン領域に回路パターン間絶縁のための酸化層５００を成長させる。
これをより具体的に説明すると、メタルコア１００を硼酸、リン酸、硫酸、クロム酸などの電解液に浸漬した後、メタルコア１００に陽極を印加し電解液に陰極を印加することにより、前記メタルコア１００の一面に形成されたオープン領域４００を介して回路パターン間の電気的絶縁を行う酸化皮膜層（Ａｌ2Ｏ3）を成長させる（すなわち、アルミニウム（Ａｌ）のコアに対する酸化処理を行って成長させる（図２ｅ参照））。
この際、前記成長した酸化層５００は、硬度および硬質皮膜の特性を考慮して最大１００ミクロン程度の厚さに成長させることが好ましい。
その後、前記メタルコア１００のオープン領域４００を除いた残りのメタルコア１００領域を被覆しているドライフィルム２００を剥がすことにより、メタルコア１００上に形成される回路パターン間の電気的絶縁を行う酸化層５００を最終的に形成する（図２ｆ参照）。
ここで、前記酸化層５００は、メタルコア１００に対して所定の深さ浸透した溝状に形成され、これにより層間剥離現象の発生を防止することができる。
また、前記酸化層５００は、最終的に製造されたパッケージ基板から生成される熱を外部に発生させるヒートシンクとしての役割も行う。
上述したようにメタルコア１００のオープン領域４００を介して酸化層５００を形成した後、前記酸化層５００の間に導電層を形成して所定形状の微細回路パターン６００を形成する。
すなわち、前記メタルコア１００の一面に成長した酸化層５００の間に銅などの導電性金属を電気メッキさせて導電層を形成させることにより、電気的信号を伝達する所定形状の微細回路パターンを実現させることができる（図２ｇ参照）。
この際、前記微細回路パターン６００は、酸化層５００の間にスクリーンを用いて導電性ペーストを充填および乾燥させて導電層を形成して実現することができるという点に留意すべきである（図２ｈ参照）。
上述したようにメタルコア１００の一面上に微細回路パターン６００を形成した後、前記メタルコア１００の一面上に形成された微細回路パターン６００を被覆して外部環境から微細回路パターンを保護する樹脂層７００を形成する（図２ｉ参照）。
この際、前記樹脂層７００は、一般にエポキシ基の重合によって生じた熱硬化性樹脂のエポキシ樹脂が主に用いられるが、前記エポキシ樹脂は、１.２３０〜１.１８９範囲の比重、曲げ強度、硬度など機械的性質に優れるうえ、硬化時に揮発性物質の発生および体積の収縮が発生しない。
上述したようにメタルコア１００の一面上に形成される微細回路パターン６００を被覆する樹脂層７００を形成した後、前記メタルコア１００の他面に対する選択エッチングを行うことにより、最終的なパッケージ用ベース基板を完成する（図２ｊおよび図２ｋ参照）。
ここで、図２ｊは酸化層５００の間に銅などの導電性金属を用いた電気銅メッキによって微細回路パターン６００を実現したパッケージ基板の断面図、図２ｋは酸化層５００の間にスクリーンを用いた導電性ペーストを充填および乾燥させて微細回路パターン６００を実現したパッケージ基板の断面図である。
次に、図３ａ〜図３ｌを参照して、本発明の第２実施例に係る陽極酸化による微細回路パターン付きパッケージ基板の製造方法について説明する。
まず、コアレスパッケージ基板の中心コアとしての役割を行い、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、マグネシウム（Ｍｇ）、チタニウム（Ｔｉ）、亜鉛（Ｚｎ）、タンタリウム（Ｔａ）などの金属から構成されるメタルコア１００を提供する（図３ａ参照）。
上述したようにメタルコア１００を提供した後、前記メタルコア１００に対するマスキング工程を行い、陽極酸化による酸化層が成長されるオープン領域を形成する。
これをより具体的に説明すると、前記メタルコア１００上に、硬化処理されるドライフィルム（Ｄ／Ｆ）２００を被覆させ、所定形状の回路パターンが形成されたアートワークフィルム３００を整合させる（図３ｂ）。
その後、前記アークワークフィルム３００を介してドライフィルムに対する紫外線照射を行って、前記オープン領域形成部分を除いた残りの領域に形成されたドライフィルム２００に対する硬化処理を行い（図３ｃ参照）、前記オープン領域に形成された未硬化処理のドライフィルム２００に対するエッチングを行って、酸化層が成長するオープン領域４００を形成する（図３ｄ参照）。
上述したようにメタルコア１００に、酸化層の成長するオープン領域４００を形成した後、前記メタルコア１００に対する陽極酸化を行って前記オープン領域４００を介して酸化層を成長させた後（図３ｅ参照）、前記オープン領域４００を除いた残りのメタルコア１００を被覆しているドライフィルム２００を剥がすことにより、回路パターン間の電気的絶縁を行う酸化層５００を最終的に形成する（図３ｆ参照）。
この際、前記オープン領域を介して成長する酸化層は、硬度および硬質皮膜の特性を考慮して２０〜１００ミクロン程度の厚さに成長させることが好ましい。
上述したようにメタルコア１００のオープン領域４００を介して酸化層５００を形成した後、前記酸化層５００の間に導電層を形成して所定形状の微細回路パターンを形成する。
すなわち、前記メタルコア１００の一面に成長した酸化層５００の間に銅などの導電性金属を電気メッキさせて導電層を形成することにより、電気的信号を伝達する所定形状の微細回路パターンを実現することができる（図３ｇ参照）。
この際、前記微細回路パターン６００は、酸化層５００の間にスクリーンを用いて導電性ペーストを充填および乾燥させて導電層を形成することにより実現することもできるという点に留意すべきである（図３ｈ参照）。
上述したようにメタルコアの一面上に微細回路パターン６００を形成した後、前記酸化層に対するマスキング工程によって酸化層を選択エッチングして除去し（図３ｉ参照）、前記メタルコア１００の一面上に形成された微細回路パターン６００を保護する役割をする樹脂層７００を形成する（図３ｊ参照）。
その後、前記メタルコア１００の他面に対する選択エッチングを行うことにより、最終的なパッケージ用ベース基板を完成させる（図３ｋおよび図３ｌ参照）。
ここで、図３ｋは酸化層５００の間に銅などの導電性金属を用いた電気銅メッキによって微細回路パターン６００を実現したパッケージ基板の断面図、図３ｌは酸化層５００の間にスクリーンを用いた導電性ペーストを充填および乾燥させて微細回路パターン６００を実現したパッケージ基板の断面図である。
以下、図４に基づいて、本発明の第３実施例に係る陽極酸化による微細回路パターン付きパッケージ基板の製造方法について説明する。
まず、コアレスパッケージ基板の中心コアとしての役割を果たし、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、マグネシウム（Ｍｇ）、チタニウム（Ｔｉ）、亜鉛（Ｚｎ）、タンタリウム（Ｔａ）などの金属から構成されるメタルコア１００を設ける（図４ａ参照）。
上述したようにメタルコア１００を設けた後、前記メタルコア１００に対するマスキングを行い、陽極酸化による酸化層が成長するオープン領域を形成する。
これをより具体的に説明すると、前記メタルコア１００上に、硬化処理されるドライフィルム（Ｄ／Ｆ）２００を被覆させ、所定形状の回路パターンを有するアートワークフィルム３００を整合させる（図４ｂ）。
その後、前記アークワークフィルム３００を介してドライフィルム２００に対する紫外線照射を行って、前記オープン領域形成部分を除いた残りの領域に形成されたドライフィルムに対する硬化処理を行い（図４ｃ参照）、前記オープン領域に形成された未効果処理のドライフィルム２００に対するエッチングを行って、酸化層が成長するオープン領域４００を形成する（図４ｄ参照）。
上述したようにメタルコア１００に、酸化層の成長するオープン領域４００を形成した後、前記メタルコア１００に対する陽極酸化を行って前記オープン領域４００を介して酸化層を成長させた後（図４ｅ参照）、前記オープン領域４００を除いた残りのメタルコア１００を被覆しているドライフィルム２００を剥がすことにより、回路パターン間の電気的絶縁を行う酸化層５００を最終的に形成する（図４ｆ参照）。
この際、前記オープン領域を介して成長する酸化層は、硬度および硬質皮膜の特性を考慮して２０〜１００ミクロン程度の厚さに成長させることが好ましい。
上述したようにメタルコア１００のオープン領域４００を介して酸化層５００を形成した後、前記メタルコア１００の一面上に形成される微細回路パターン６００を外部環境から保護する役割をする樹脂層７００を形成する（図４ｇ参照）。
以後、前記メタルコア１００の他面に対する選択エッチングを行ってメタルコア１００を除去する（図４ｈ参照）。
上述したようにメタルコアに対する選択エッチングを行った後、前記酸化層５００に対するマスキング工程を行うことにより、酸化層５００を選択エッチングして除去する（図４ｉ参照）。
その後、前記酸化層５００の間に導電層を形成し、所定形状の微細回路パターン６００が形成されたパッケージ基板を製作する。
この際、前記微細回路パターン６００は、選択エッチングされた酸化層５００の間に銅などの導電性金属を電気メッキさせて導電層を形成することにより実現する（図４ｊ参照）。
また、前記微細回路パターン６００は、酸化層５００の間にスクリーンを用いて導電性ペーストを充填および乾燥させて導電層を形成することにより実現することもできる（図４ｋ参照）。
ここで、図４ｊは選択エッチングされた酸化層５００の間に銅などの導電性金属を用いた電気銅メッキによって微細回路パターン６００を実現したパッケージ基板の断面図、図４ｋは酸化層５００の間にスクリーンを用いた導電性ペーストを充填および乾燥させて微細回路パターン６００を実現したパッケージ基板の断面図である。
次に、図５に基づいて、本発明の第４実施例に係る陽極酸化による微細回路パターン付きパッケージ基板の製造方法について説明する。
まず、コアレスパッケージ基板の中心コアとしての役割を果たし、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、マグネシウム（Ｍｇ）、チタニウム（Ｔｉ）、亜鉛（Ｚｎ）、タンタリウム（Ｔａ）などの金属から構成されるメタルコア１００を設ける（図５ａ参照）。
上述したようにメタルコア１００を提供した後、前記メタルコア１００に対するマスキングを行い、陽極酸化による酸化層の成長するオープン領域を形成する。
これをより具体的に説明すると、前記メタルコア１００上に、硬化処理されるドライフィルム（Ｄ／Ｆ）２００を被覆させ、所定形状の回路パターンが形成されたアートワークフィルム３００を整合させる（図５ｂ）。
その後、前記アークワークフィルムを介してドライフィルムに対する紫外線照射を行って、前記オープン領域形成部分を除いた残りの領域に形成されたドライフィルムに対する硬化処理を行い（図５ｃ参照）、前記オープン領域に形成された未効果処理のドライフィルム２００に対するエッチングを行って、酸化層の成長するオープン領域４００を形成する（図５ｄ参照）。
上述したようにメタルコア１００に、酸化層の成長するオープン領域４００を形成した後、前記メタルコア１００に対する陽極酸化を行って前記オープン領域４００を介して酸化層を成長させた後（図５ｅ参照）、前記オープン領域４００を除いた残りのメタルコア１００を被覆しているドライフィルム２００を剥がすことにより、回路パターン間の電気的絶縁を行う酸化層５００を最終的に形成する（図５ｆ参照）。
この際、前記オープン領域４００を介して成長する酸化層５００は、硬度および硬質皮膜の特性を考慮して２０〜１００ミクロン程度の厚さに成長させることが好ましい。
上述したようにメタルコア１００のオープン領域４００を介して酸化層５００を形成した後、前記酸化層５００の間に導電層を形成して所定形状の微細回路パターンを形成する。
すなわち、前記メタルコア１００の一面上に成長した酸化層５００の間に銅などの導電性金属を電気メッキさせて導電層を形成することにより、電気的信号を伝達する所定形状の微細回路パターンを実現することができる（図５ｇ参照）。
この際、前記微細回路パターン６００は、酸化層５００の間にスクリーンを用いて導電性ペーストを充填および乾燥させて導電層を形成することにより実現することもできるという点に留意すべきである（図５ｈ参照）。
上述したようにメタルコア１００の一面上に微細回路パターン６００を形成した後、前記微細回路パターン６００の形成されたメタルコア１００の一面上に層間の電気的接続のためのメッキポストを施す。
以下、説明の便宜上、電気メッキによって微細回路パターン付きパッケージ基板の工程を参照してプテーリングポストの形成過程を説明する。
まず、微細回路パターン６００が形成されたメタルコア１００の一面上に、硬化処理されるドライフィルム（Ｄ／Ｆ）２００’を被覆させ（図５ｉ参照）、アートワークフィルムを介してドライフィルムに対する紫外線照射による硬化処理を行うことにより、メッキポストの形成されるオープン領域４００’を形成する（図５ｊ参照）。
その後、前記メッキポストオープン領域４００’に対する電気銅メッキを行って導電層を形成し、前記メッキポスト形成領域を除いた残りの領域に被覆されたドライフィルム２００’を剥がすことにより、層間の電気的信号を伝達するメッキポスト８００を形成する（図５ｋ参照）。
ここで、前記メッキポスト８００は、オープン領域４００’の間にスクリーンを用いた導電性ペーストを充填および乾燥させて実現することもできる。
この際、微細回路パターン６００間の電気的絶縁を行う前記酸化層５００に対するマスキング工程による選択エッチングを行って酸化層５００を除去する工程をさらに含むこともできる（図５ｌ参照）。
上述したように層間の電気的接続を行うメッキポスト８００を形成した後、前記メタルコア１００の一面に形成された微細回路パターン６００を被覆し、外部環境から保護する役割を行う樹脂層７００を形成する（図５ｍ参照）。
その後、前記メタルコア１００の他面に対する選択エッチングを行って、メタルコア１００の除去されたパッケージ用ベース基板を製作した後（図５ｎ参照）、前記パッケージ用ベース基板に、層間の電気的接続を行うメッキポスト８００を整合させた状態で積層および加圧して多層のパッケージ用ベース基板を製作する（図５ｏ〜図５ｒ参照）。
ここで、図５ｏは本発明に係る電気メッキによって微細回路パターン６００およびメッキポスト８００が形成されたベース基板を積層して形成された多層のパッケージ基板の断面図、図５ｐは本発明に係るスクリーン印刷によって微細回路パターン６００およびメッキポスト８００が形成されたベース基板を積層して形成された多層のパッケージ基板の断面図である。
また、図５ｑは本発明に係る選択エッチングによって除去された酸化層５００の間に電気メッキによる微細回路パターン６００およびメッキポスト８００が形成されたベース基板を積層して形成された多層のパッケージ基板の断面図、図５ｒは本発明に係る選択エッチングによって除去された酸化層５００の間にスクリーン印刷による微細回路パターン６００およびメッキポスト８００が形成されたベース基板を積層して形成された多層のパッケージ基板の断面図である。
ここで、上述した本明細書では好適な実施例を挙げて説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲によって定義された本発明の思想および領域から逸脱することなく、本発明を様々に修正および変更することが可能であることを理解できよう。
１００ メタルコア
２００、２００’ ドライフィルム
３００ アートワークフィルム
４００、４００’ オープン領域
５００ 酸化層
６００ 微細回路パターン
７００、７００’ 樹脂層
８００ メッキポスト

Claims (7)

  1. メタルコアの一面に対するマスキング工程を行ってオープン領域を形成するステップと、
    前記メタルコアに対する陽極酸化を行い、オープン領域を介して酸化層を成長させるステップと、
    前記酸化層の形成されたメタルコアの一面上に樹脂層を形成するステップと、
    前記メタルコアの他面に対する選択エッチングを行うステップと、
    前記酸化層に対するマスキング工程を行って酸化層に対する選択エッチングを行うステップと、
    前記選択エッチングされた酸化層内に導電層を形成し、微細回路パターンの形成されたパッケージ用ベース基板を製作するステップとを含んでなることを特徴とするパッケージ基板の製造方法。
  2. 前記メタルコアの一面上にオープン領域を形成するステップは、
    前記メタルコアの一面上に、硬化処理されるドライフィルムを被覆させるステップと、
    前記ドライフィルム上に、オープン領域を形成させるための回路パターンが形成されたアートワークフィルムを整合させるステップと、
    前記アートワークフィルムを介してドライフィルムに対する紫外線照射を行って前記ドライフィルムに対する硬化処理を行うステップと、
    前記オープン領域に被覆された未硬化処理のドライフィルムに対するエッチングを行って、酸化層が成長するオープン領域を形成するステップとを含んでなることを特徴とする請求項１記載のパッケージ基板の製造方法。
  3. 前記メタルコアがアルミニウム、ニッケル、マグネシウム、チタニウム、亜鉛、タンタリウムのいずれか一つから構成されたことを特徴とする請求項１記載のパッケージ基板の製造方法。
  4. 前記酸化層が、メタルコアの所定の深さまで浸透した溝状であることを特徴とする請求項１記載のパッケージ基板の製造方法。
  5. 前記微細回路パターンが、前記酸化層の間に導電性金属を用いた電気メッキ方式によって形成されたことを特徴とする請求項１記載のパッケージ基板の製造方法。
  6. 前記導電性金属が銅であることを特徴とする請求項５記載のパッケージ基板の製造方法。
  7. 前記微細回路パターンが、前記酸化層の間にスクリーンを用いた導電性ペーストを充填および乾燥させて形成されたことを特徴とする請求項１記載のパッケージ基板の製造方法。
JP2009173288A 2004-08-24 2009-07-24 陽極酸化による微細回路パターン付きパッケージ基板の製造方法 Expired - Fee Related JP5285525B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040066799A KR100601506B1 (ko) 2004-08-24 2004-08-24 양극 산화에 의한 미세 회로패턴이 형성된 패키지 기판의제조 방법
KR2004-066799 2004-08-24

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004371950A Division JP4402581B2 (ja) 2004-08-24 2004-12-22 陽極酸化による微細回路パターン付きパッケージ基板の製造方法

Publications (2)

Publication Number Publication Date
JP2009260370A true JP2009260370A (ja) 2009-11-05
JP5285525B2 JP5285525B2 (ja) 2013-09-11

Family

ID=36093888

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2004371950A Expired - Fee Related JP4402581B2 (ja) 2004-08-24 2004-12-22 陽極酸化による微細回路パターン付きパッケージ基板の製造方法
JP2009173288A Expired - Fee Related JP5285525B2 (ja) 2004-08-24 2009-07-24 陽極酸化による微細回路パターン付きパッケージ基板の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2004371950A Expired - Fee Related JP4402581B2 (ja) 2004-08-24 2004-12-22 陽極酸化による微細回路パターン付きパッケージ基板の製造方法

Country Status (4)

Country Link
US (1) US7169707B2 (ja)
JP (2) JP4402581B2 (ja)
KR (1) KR100601506B1 (ja)
CN (1) CN100479631C (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764386B1 (ko) * 2006-03-20 2007-10-08 삼성전기주식회사 고온공정에 적합한 절연구조체 및 그 제조방법
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
KR100860533B1 (ko) * 2007-03-23 2008-09-26 (주)웨이브닉스이에스피 금속 인쇄회로기판 제조방법
KR100917028B1 (ko) * 2007-12-26 2009-09-10 삼성전기주식회사 아노다이징을 이용한 금속 기판 및 이의 제조방법
KR101039772B1 (ko) 2009-04-03 2011-06-09 대덕전자 주식회사 초박형 메탈 인쇄회로기판 제조 방법
KR101055501B1 (ko) * 2010-02-12 2011-08-08 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 제조방법
KR101140890B1 (ko) * 2010-09-14 2012-05-03 삼성전기주식회사 인쇄회로기판용 코어 제조방법
KR101356984B1 (ko) * 2012-02-23 2014-02-03 주식회사 이피지 연성 인쇄회로 기판의 배선 형성 방법
US9397017B2 (en) * 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
TWI550744B (zh) * 2014-12-04 2016-09-21 矽品精密工業股份有限公司 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
EP3035125B1 (fr) * 2014-12-19 2018-01-10 Rolex Sa Procédé de fabrication d'un composant horloger multi-niveaux
US20180142373A1 (en) * 2015-05-26 2018-05-24 Metalmembranes.Com B.V. Method to produce electrically isolated or insulated areas in a metal, and a product comprising such area
CN106548952B (zh) * 2015-09-21 2019-06-28 深南电路股份有限公司 一种精细线路的制作方法
US11637060B2 (en) 2019-07-18 2023-04-25 Unimicron Technology Corp. Wiring board and method of manufacturing the same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06202309A (ja) * 1992-08-27 1994-07-22 Dainippon Printing Co Ltd 微細パターン形成用原版
JPH1168294A (ja) * 1997-08-22 1999-03-09 Toppan Printing Co Ltd 電着金属パターン転写用基板およびこれを使用して形成した多層プリント配線板
JP2000216547A (ja) * 1999-01-24 2000-08-04 Pcb Ltd チップキャリヤ基板
JP2002299779A (ja) * 2001-03-30 2002-10-11 Hitachi Metals Ltd 配線形成用帯材及びそれを用いたバンプ付き配線を有する配線板並びに配線形成用帯材を用いた転写配線板の製造方法

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5585097A (en) * 1978-12-22 1980-06-26 Fujitsu Ltd Method of fabricating multilayer circuit board
JPS56160096A (en) * 1980-05-13 1981-12-09 Ricoh Kk Method of forming thin film pattern
JP2894528B2 (ja) * 1992-04-13 1999-05-24 エヌ・イーケムキャット株式会社 金属が表面に転写されている重合体および金属多孔体の製造方法
JPH118471A (ja) * 1997-06-18 1999-01-12 Hitachi Ltd 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法
US6300686B1 (en) * 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
JP2003086735A (ja) * 2001-06-27 2003-03-20 Shinko Electric Ind Co Ltd 位置情報付配線基板及びその製造方法並びに半導体装置の製造方法
KR20030050396A (ko) * 2001-12-18 2003-06-25 오리온전기 주식회사 저온 동시 소성 세라믹 모듈 제조 방법
KR100499003B1 (ko) * 2002-12-12 2005-07-01 삼성전기주식회사 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
US7029971B2 (en) * 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06202309A (ja) * 1992-08-27 1994-07-22 Dainippon Printing Co Ltd 微細パターン形成用原版
JPH1168294A (ja) * 1997-08-22 1999-03-09 Toppan Printing Co Ltd 電着金属パターン転写用基板およびこれを使用して形成した多層プリント配線板
JP2000216547A (ja) * 1999-01-24 2000-08-04 Pcb Ltd チップキャリヤ基板
JP2002299779A (ja) * 2001-03-30 2002-10-11 Hitachi Metals Ltd 配線形成用帯材及びそれを用いたバンプ付き配線を有する配線板並びに配線形成用帯材を用いた転写配線板の製造方法

Also Published As

Publication number Publication date
JP2006066859A (ja) 2006-03-09
JP4402581B2 (ja) 2010-01-20
US20060046485A1 (en) 2006-03-02
JP5285525B2 (ja) 2013-09-11
CN1741710A (zh) 2006-03-01
KR20060018435A (ko) 2006-03-02
KR100601506B1 (ko) 2006-07-19
CN100479631C (zh) 2009-04-15
US7169707B2 (en) 2007-01-30

Similar Documents

Publication Publication Date Title
JP5285525B2 (ja) 陽極酸化による微細回路パターン付きパッケージ基板の製造方法
US7681310B2 (en) Method for fabricating double-sided wiring board
US8236690B2 (en) Method for fabricating semiconductor package substrate having different thicknesses between wire bonding pad and ball pad
KR101067091B1 (ko) 방열기판 및 그 제조방법
JP2007142403A (ja) プリント基板及びその製造方法
JP5313202B2 (ja) ビルドアップ型多層プリント配線板及びその製造方法
KR20120067968A (ko) 다층배선기판 및 그의 제조방법
JP2006093650A (ja) 無電解ニッケルメッキを用いたパッケージ基板の製造方法
US20090236130A1 (en) Multilayered printed circuit board and method of manufacturing the same
US9497853B2 (en) Printed circuit board and method for manufacturing the same
KR101055558B1 (ko) 방열기판 및 그 제조방법
KR101177651B1 (ko) 인쇄회로기판 및 그 제조방법
KR101765906B1 (ko) 아노다이징을 이용한 회로기판 및 그 제조 방법
KR20090070699A (ko) 코어리스 패키지 기판 및 제조 방법
JP2006165242A (ja) プリント配線板およびその製造方法
JP2008078487A (ja) Ｖｏｐ用銅張積層板の製造方法
KR100917028B1 (ko) 아노다이징을 이용한 금속 기판 및 이의 제조방법
KR19990082699A (ko) 다층배선기판의제조방법
JP2004111578A (ja) ヒートスプレッダー付きビルドアップ型の配線基板の製造方法とヒートスプレッダー付きビルドアップ型の配線基板
JP4466169B2 (ja) 半導体装置用基板の製造方法
JP4736251B2 (ja) フィルムキャリア及びその製造方法
JP2010182927A (ja) プリント配線板の製造方法及びその方法で製造されたプリント配線板
JP2004296481A (ja) 多層配線回路基板
JPH1168291A (ja) プリント配線板及びその製造方法
KR100722606B1 (ko) Ｖｏｐ용 동박적층판의 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090724

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20100625

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120618

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120626

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120823

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121030

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130118

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130531

LAPS Cancellation because of no payment of annual fees