CN100479631C - 使用阳极氧化来制造具有精细电路图形的封装基板的方法 - Google Patents

使用阳极氧化来制造具有精细电路图形的封装基板的方法 Download PDF

Info

Publication number
CN100479631C
CN100479631C CNB2004100985993A CN200410098599A CN100479631C CN 100479631 C CN100479631 C CN 100479631C CN B2004100985993 A CNB2004100985993 A CN B2004100985993A CN 200410098599 A CN200410098599 A CN 200410098599A CN 100479631 C CN100479631 C CN 100479631C
Authority
CN
China
Prior art keywords
metal
oxide layer
open area
cored
dry film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2004100985993A
Other languages
English (en)
Other versions
CN1741710A (zh
Inventor
孟德永
宣炳国
金泰勋
睦智秀
裵宗硕
吴隆
宋昌奎
曹硕铉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1741710A publication Critical patent/CN1741710A/zh
Application granted granted Critical
Publication of CN100479631C publication Critical patent/CN100479631C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/207—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a prefabricated paste pattern, ink pattern or powder pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0147—Carriers and holders
    • H05K2203/0152—Temporary metallic carrier, e.g. for transferring material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0315—Oxidising metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4647—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer around previously made via studs

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Insulated Metal Substrates For Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

在此公开了一种使用阳极氧化来制造具有精细电路图形的封装基板的方法。通过阳极化通过掩模工艺而打开的金属芯，氧化层被形成于金属芯的开口区域中以使电路图形的部分彼此绝缘。此外，通过用铜来电镀在氧化层之间提供的部分或使用丝网在氧化层之间填充导电糊而实现了具有精细电路图形的封装基板。

Description

使用阳极氧化来制造具有精细电路图形的封装基板的方法
技术领域
本发明通常涉及一种使用阳极氧化来制造具有精细电路图形的封装基板的方法。更具体而言，本发明涉及一种制造具有精细电路图形的封装基板的方法，它是通过以下来实现的：通过掩模工艺(masking process)在金属芯上形成开口区域，并通过阳极氧化在所述开口区域上形成氧化层，并且在所述氧化层之间形成电镀铜部分或者在氧化层之间填充糊(paste)。
背景技术
通常，印刷电路板(PCB)是通过以下过程来制造的。就是说，由铜等制成的薄膜被附着于由酚或环氧树脂制成的绝缘板的表面。接下来，具有薄膜的绝缘板根据电路的布线图形而被蚀刻以使除了电路以外的部分被去除，从而获得所需电路。之后，钻孔以便于安装部件。
就是说，PCB用来电互连根据布线图形安装的部件。此外，PCB用来向所述部件供电并且在机械上支持该部件。
最近，随着PCB的小型化和薄度在包括工业设备、办公室设备、通信设备、广播设备和便携计算机，特别是移动通信设备和数字家用电器的各种领域中日益增加的需要，已开发了诸如微球栅阵列(BGA)、带式载体封装(TCP)和芯片尺寸封装(CSP)的封装技术。这样，本领域的技术人员对使用上述封装技术来制造其上安装芯片的封装基板的方法发生了日益增长的兴趣。
将参照图1a到1k来详述通过常规堆积(build-up)方法来制造封装基板的方法。
在此情况下，所述堆积方法被限定为这样一种方法，其中具有电路图形的内层被形成，并且外层被逐一放置在内层上。
首先，如图1a中所示，绝缘层11被提供，并且铜箔层12被放置在绝缘层11的两个表面上以使绝缘层11被插入在铜箔层12之间。由此准备了覆铜积层10。
覆铜积层10是用于制造PCB的基板，并且被配置成使铜12被薄薄地涂敷在绝缘层11的两个表面上。玻璃/环氧覆铜积层被用作覆铜积层10。
接下来，如图1b中所示，通路孔13通过钻孔过程而形成于覆铜积层10上。通路孔13用来将几个层彼此电连接。随后，无电镀铜或电解镀铜被实施以在铜箔层12和通路孔13上形成镀层，如图1c中所示。
在无电镀铜或电解镀铜被实施之后，糊20被填充在通路孔13中以保护在通路孔13的内壁上形成的镀层14，如图1d中所示。
在此情况下，绝缘墨材料通常被用作糊20。然而，可根据PCB的预期目的而使用导电糊。
在糊20被填充在通路孔13之后，抗蚀剂图形30被形成以在覆铜积层10的镀层14上形成内层电路图形，如图1e中所示。
为了形成抗蚀剂图形30，在图形膜(artwork film)上印刷的电路图形必须被传递到覆铜积层10。迄今为止已使用了几种传递方法。然而，使用光致抗蚀剂(photoresist)干膜的传递方法是最广泛使用的。依照该方法，在图形膜上印刷的电路图形通过紫外线而传递到干膜。
在此情况下，被传递了电路图形的干膜用作抗蚀剂。这样，当蚀刻过程被实施时，没有抗蚀剂图形30的镀层14的一部分被去除。由此获得具有预定内层电路图形15的基础基板，如图1f中所示。
之后，为了在具有内层电路图形15的基础基板上形成预定堆积层，树脂层40被层积以提供层间电绝缘，如图1g中所示。随后，如图1h中所示，盲通路孔50被形成于树脂层40上以电连接在基础基板上形成的内层电路图形15和将在稍后描述的外层电路图形。
在此情况下，盲通路孔50可通过机械钻孔方法来形成。然而，由于与通孔相比，盲通路孔50必须被更精确地加工，因而优选的是使用钇铝石榴石(YAG)激光或CO2激光来形成盲通路孔50。
在盲通路孔50被形成之后，盲通路孔50被镀以铜。同时，其上形成了预定外层电路图形的镀层60被提供，如图1i中所示。
之后，掩模工艺被实施以在镀层60上形成外层电路图形，如图1j中所示。最后，感光阻焊掩模(photo imageable solder resist mask)(PSR)墨如图1k中所示而被涂敷，由此保护在镀层60上形成的外层电路图形61，并且在焊接过程中防止在外部电路图形61上形成焊桥。因此完成了最终的封装板。
如以上所述，在使用半添加(semi-additive)方法来制造封装基板的方法中，覆铜积层10被用作芯层并且堆积层被放置在覆铜积层10的上和下表面上，该方法具有以下问题。就是说，由于覆铜积层10被使用，封装基板的厚度不可避免地被增加，从而不可能遵循对信号处理速度和封装密度的增加和系统的小型化的要求，并且难以实现封装中的系统。
此外，依照韩国公开出版物No.2003-73919制造封装基板的常规方法具有以下问题。就是说，由于电解铜通过无电镀而放置在种子层(seed layer)上，然后使用干膜来形成精细电路，不可能实现50微米或以下的精细电路图形。此外，随着电路图形的精细度变高，干膜的脱层频繁发生，由此导致有缺陷的产品。
发明内容
因此，已考虑到本领域中出现的以上问题而进行了本发明，并且本发明的目的是提供一种制造具有精细电路图形的封装基板的方法，其是通过以下来实现的：通过阳极氧化在金属芯的开口区域上形成氧化层，并且对氧化层之间的部分进行电镀铜或者在氧化层之间填充糊。
为了实现以上目的，本发明提供了一种制造封装基板的方法，包括：通过掩模工艺在金属芯的表面上形成开口区域；通过阳极化金属芯经过所述开口区域而生长氧化层；通过在被提供于金属芯的表面上的氧化层之间形成导电层来形成精细电路图形；在具有所述精细电路图形的金属芯的表面上形成树脂层；以及选择性地蚀刻金属芯的相反表面。
此外，本发明提供了一种制造封装基板的方法，包括：通过掩模工艺在金属芯的表面上形成开口区域；通过阳极化金属芯经过所述开口区域而生长氧化层；通过在被提供于金属芯的表面上的氧化层之间形成导电层来形成精细电路图形；通过掩模工艺选择性地蚀刻氧化层；在具有所述精细电路图形的金属芯的表面上形成树脂层；以及选择性地蚀刻金属芯的相反表面，由此提供用于封装的基础基板。
而且，本发明提供了一种制造封装基板的方法，包括：通过掩模工艺在金属芯的表面上形成开口区域；通过阳极化金属芯经过所述开口区域而生长氧化层；在具有氧化层的金属芯的表面上形成树脂层；选择性地蚀刻金属芯的相反表面；通过掩模工艺选择性地蚀刻氧化层；以及在选择性地蚀刻氧化层之后剩下的部分中形成导电层，由此提供具有精细电路图形的用于封装的基础基板。
本发明提供了一种制造封装基板的方法，包括：通过掩模工艺在金属芯的表面上形成开口区域；通过阳极化金属芯经过所述开口区域而生长氧化层；通过在被提供于金属芯的表面上的氧化层之间形成导电层来形成精细电路图形；在具有所述电路图形的金属芯的表面上形成镀柱(platingpost)，该镀柱提供层间电连接；在具有镀柱的金属芯的表面上形成树脂层；选择性地蚀刻金属芯的相反表面，由此提供用于封装的基础基板；以及使几个基础基板层积并压在一起，由此提供用于封装的多层基础基板。
本发明还提供了一种制造封装基板的方法，包括：通过掩模工艺在金属芯的一表面上形成开口区域；通过阳极化金属芯经过所述开口区域生长氧化层；通过在被提供于金属芯的表面上的所述氧化层之间的空间中形成与所述氧化层的侧部相接触的导电层来形成精细电路图形；在具有所述精细电路图形的金属芯的表面上形成树脂层；以及选择性地蚀刻金属芯的相反表面。
本发明还提供了一种制造封装基板的方法，包括：通过掩模工艺在金属芯的表面上形成开口区域；通过阳极化金属芯经过所述开口区域而生长氧化层；通过在被提供于金属芯的表面上的氧化层之间的空间中形成与所述氧化层的侧部相接触的导电层来形成精细电路图形；通过掩模工艺选择性地蚀刻氧化层；在具有所述精细电路图形的金属芯的表面上形成树脂层；以及选择性地蚀刻金属芯的相反表面，由此提供用于封装的基础基板。
在此情况下，本发明可进一步包括在形成镀柱之后通过掩模工艺选择性地蚀刻氧化层。
附图说明
从结合附图进行的以下详述将较为清楚地理解本发明的以上和其它目的、特点和其它优点，在附图中：
图1a到1k是示出通过常规堆积方法来制造封装基板的过程的视图；
图2a到2k是示出依照本发明第一实施例使用阳极化氧化来制造具有精细电路图形的封装基板的过程的视图；
图3a到3l是示出依照本发明第二实施例使用阳极化氧化来制造具有精细电路图形的封装基板的过程的视图；
图4a到4k是示出依照本发明第三实施例使用阳极化氧化来制造具有精细电路图形的封装基板的过程的视图；并且
图5a到5r是示出依照本发明第四实施例使用阳极化氧化来制造具有精细电路图形的封装基板的过程的视图。
具体实施方式
以下将参照附图来详述依照本发明使用阳极氧化来制造具有精细电路图形的封装基板的方法。
将参照图2a到2k来描述依照本发明第一实施例使用阳极氧化来制造具有精细电路图形的封装基板的方法。
首先，如图2a中所示，用作无芯封装基板的芯的金属芯100被准备。
在此情况下，金属芯100具有0.2mm到1.0mm的厚度，并且由诸如铝(Al)、镍(Ni)、镁(Mg)、钛(Ti)、锌(Zn)或钽(Ta)的金属制成。
在金属芯100被提供之后，掩模工艺被实施以在金属芯100上形成开口区域。在该开口区域中，使用阳极氧化来生长氧化层。
详细说来，待固化的干膜200被成层于金属芯100上，并且具有预定电路图形的图形膜300被与干膜200对准，如图2b中所示。
随后，紫外线经过图形膜300而照射到干膜200，从而使干膜200被固化，除了对应于开口区域的部分以外，如图2c中所示。干膜200的非固化部分被蚀刻，由此形成其中生长了氧化层的开口区域400，如图2d中所示。
在其中生长了氧化层的开口区域400被形成于金属芯100上之后，通过阳极化金属芯100，使电路图形的部分彼此绝缘的氧化层500被生长于开口区域400中。
详细说来，金属芯100被浸泡在诸如硼酸、磷酸、硫酸或铬酸的电解液中。接下来，阳极被施加给金属芯100，而阴极被施加给电解液，从而使电绝缘电路图形的氧化层，例如Al2O3被生长经过在金属芯100的表面上形成的开口区域400，如图2e中所示。在此情况下，氧化层Al2O3是通过使铝芯氧化而生长的。
考虑到硬阳极化涂层的硬度和特性，氧化层500被生长得具有大约100微米的厚度是优选的。
接下来，如图2f中所示，除了开口区域400以外覆盖金属芯100的干膜200被剥离，从而完成氧化层500，其电绝缘在金属芯100上形成的电路图形的部分。
在此情况下，氧化层500以预定深度穿过金属芯100的部分以具有槽的形状，由此防止发生脱层。
此外，氧化层亦用作热沉以将在最终封装基板中生成的热耗散到外部。
在氧化层500被形成经过金属芯100的开口区域400之后，导电层被形成于氧化层500之间，由此提供具有预定形状的精细电路图形。
就是说，在从金属芯100的表面生长的氧化层500之间提供的部分被电镀了导电金属，如铜，由此形成导电层。由此获得具有预定形状并传送电信号的精细电路图形，如图2g中所示。
可替换的是，可从通过使用丝网在氧化层500之间填充导电糊并干燥该导电糊而形成的导电层来获得精细电路图形600，如图2h中所示。
在精细电路图形600被形成于金属芯100的表面上之后，树脂层700如图2i中所示而被形成。树脂层700覆盖在金属芯100的表面上形成的精细电路图形600，由此保护精细电路图形不受外部环境的影响。
在此情况下，树脂层700通常由环氧树脂制成，其是通过对环氧基(epoxy group)的聚合作用而产生的并且是一种热固性树脂。环氧树脂具有1.230到1.189的比重，并且在机械特性，例如弯曲强度和硬度上是优良的。此外，即使当环氧树脂被固化时，挥发性物质不被产生并且环氧树脂不收缩。
同样，在树脂层700被形成以覆盖在金属芯100的表面上形成的精细电路图形之后，金属芯100的相反表面被选择性地蚀刻。由此实现用于封装的最终基础基板，如图2j和2k中所示。
在此情况下，图2j是示出具有精细电路图形600的封装基板的断面图，该电路图形是用诸如铜的导电金属来电镀氧化层500之间的部分而获得的。图2k是示出具有精细电路图形600的封装基板的断面图，该电路图形是通过使用丝网在氧化层500之间填充导电糊并干燥该导电糊而形成的导电层来获得的。
以下将参照图3a到3l来描述依照本发明第二实施例使用阳极氧化来制造具有精细电路图形的封装基板的方法。
首先，如图3a中所示，用作无芯封装基板的芯的金属芯100被准备。金属芯100由诸如铝(Al)、镍(Ni)、镁(Mg)、钛(Ti)、锌(Zn)或钽(Ta)的金属制成。
在金属芯100被提供之后，掩模工艺被实施以在金属芯100上形成开口区域。在该开口区域中，使用阳极氧化来生长氧化层。
详细说来，待固化的干膜200被覆盖于金属芯100上，并且具有预定电路图形的图形膜300被与干膜200对准，如图3b中所示。
随后，紫外线经过图形膜300而照射到干膜200，从而使干膜200被固化，除了对应于开口区域的部分以外，如图3c中所示。干膜200的非固化部分被蚀刻，由此形成其中生长了氧化层的开口区域400，如图3d中所示。
在其中生长了氧化层的开口区域400被形成于金属芯100上之后，如图3e中所示，通过阳极化金属芯100，氧化层500被经过开口区域400生长。接下来，如图3f中所示，除了开口区域400以外的覆盖金属芯100的干膜200被剥离，从而完成氧化层500，其使电路图形的部分彼此电绝缘。
在此情况下，考虑到硬阳极化涂层的硬度和特性，氧化层500被生长经过开口区域以具有大约20到100微米的厚度是优选的。
在氧化层500被形成经过金属芯100的开口区域400之后，导电层被形成于氧化层500之间，由此提供具有预定形状的精细电路图形。
就是说，在从金属芯100的表面生长的氧化层500之间提供的部分被电镀了导电金属，如铜，由此形成导电层。由此获得具有预定形状并传送电信号的精细电路图形，如图3g中所示。
可替换的是，可从通过使用丝网在氧化层500之间填充导电糊并干燥该导电糊而形成的导电层来获得精细电路图形600，如图3h中所示。
在精细电路图形600被形成于金属芯100的表面上之后，氧化层通过掩模工艺来选择性地蚀刻和去除，如图3i中所示。接下来，树脂层700被形成以保护在金属芯100的表面上形成的精细电路图形600，如图3j中所示。
随后，金属芯100的相反表面被选择性地蚀刻。由此实现用于封装的最终基础基板，如图3k和3l中所示。
在此情况下，图3k是示出具有精细电路图形600的封装基板的断面图，该电路图形是用诸如铜的导电金属来电镀氧化层500之间的部分而获得的。图3l是示出具有精细电路图形600的封装基板的断面图，该电路图形是通过使用丝网在氧化层500之间填充导电糊并干燥该导电糊而形成的导电层来获得的。
同时，将参照图4a到4k来描述依照本发明第三实施例使用阳极氧化来制造具有精细电路图形的封装基板的方法。
首先，如图4a中所示，用作无芯封装基板的芯的金属芯100被准备。金属芯100由诸如铝(Al)、镍(Ni)、镁(Mg)、钛(Ti)、锌(Zn)或钽(Ta)的金属制成。
在金属芯100被提供之后，掩模工艺被实施以在金属芯100上形成开口区域。在该开口区域中，使用阳极氧化来生长氧化层。
详细说来，待固化的干膜200被成层于金属芯100上，并且具有预定电路图形的图形膜300被与干膜200对准，如图4b中所示。
随后，紫外线经过图形膜300而照射到干膜200，从而使干膜200被固化，除了对应于开口区域的部分以外，如图4c中所示。干膜200的非固化部分被蚀刻，由此形成其中生长了氧化层的开口区域400，如图4d中所示。
在其中生长了氧化层的开口区域400被形成于金属芯100上之后，通过阳极化金属芯100，氧化层500被生长于开口区域400中，如图4e中所示。接下来，如图4f中所示，覆盖除了开口区域400以外的金属芯100的干膜200被剥离，从而完成氧化层500，其使电路图形的部分彼此电绝缘。
在此情况下，考虑到硬阳极化涂层的硬度和特性，氧化层500被生长经过开口区域以具有大约20到100微米的厚度是优选的。
在氧化层500被形成经过金属芯100的开口区域400之后，树脂层700被形成以保护在金属芯100的表面上形成的精细电路图形600不受外部环境的影响，如图4g中所示。
之后，金属芯100的相反表面被选择性地蚀刻和去除，如图4h中所示。
在金属芯100被选择性地蚀刻之后，氧化层500通过掩模工艺来选择性地蚀刻和去除，如图4i中所示。
之后，导电层被形成于在选择性地蚀刻氧化层500之后剩下的部分中，从而制造了具有精细电路图形600的封装基板，所述电路图形具有预定形状。
在此情况下，如图4j中所示，精细电路图形600是通过导电层来实现的，该导电层是通过用诸如铜的导电金属来电镀在选择性地蚀刻氧化层500之后剩下的部分而形成的。
可替换的是，可从通过使用丝网在选择性地蚀刻氧化层500之后剩下的部分中填充导电糊然后干燥该导电糊而形成的导电层来获得精细电路图形600，如图4k中所示。
在此情况下，图4j是示出具有精细电路图形600的封装基板的断面图，该电路图形是用诸如铜的导电金属来电镀在选择性地蚀刻氧化层500之后剩下的部分而获得的。图4k是示出具有精细电路图形600的封装基板的断面图，该电路图形是通过使用丝网在选择性地蚀刻氧化层500之后剩下的部分中填充导电糊然后干燥该导电糊而形成的导电层来获得的。
此外，将参照图5a到5r来描述依照本发明第四实施例使用阳极氧化来制造具有精细电路图形的封装基板的方法。
首先，如图5a中所示，用作无芯封装基板的芯的金属芯100被准备。金属芯100由诸如铝(Al)、镍(Ni)、镁(Mg)、钛(Ti)、锌(Zn)或钽(Ta)的金属制成。
在金属芯100被提供之后，掩模工艺被实施以在金属芯100上形成开口区域。在该开口区域中，使用阳极氧化来生长氧化层。
详细说来，待固化的干膜200被成层于金属芯100上，并且具有预定电路图形的图形膜300被与干膜200对准，如图5b中所示。
随后，紫外线经过图形膜300而照射到干膜200，从而使干膜200被固化，除了对应于开口区域的部分以外，如图5c中所示。干膜200的非固化部分被蚀刻，由此形成其中生长了氧化层的开口区域400，如图5d中所示。
在其中生长了氧化层的开口区域400被形成于金属芯100上之后，通过阳极化金属芯100，氧化层500被生长经过开口区域400，如图5e中所示。接下来，如图5f中所示，覆盖除了开口区域400以外的金属芯100的干膜200被剥离，从而完成氧化层500，其使电路图形的部分彼此电绝缘。
在此情况下，考虑到硬阳极化涂层的硬度和特性，氧化层500被生长经过开口区域以具有大约20到100微米的厚度是优选的。
在氧化层500经过金属芯100的开口区域400被形成之后，导电层被形成于氧化层500之间，由此提供具有预定形状的精细电路图形。
就是说，在从金属芯100的表面生长的氧化层500之间提供的部分被电镀了导电金属，如铜，由此形成导电层。由此获得具有预定形状并传送电信号的精细电路图形，如图5g中所示。
可替换的是，可从通过使用丝网在氧化层500之间填充导电糊并干燥该导电糊而形成的导电层来获得精细电路图形600，如图5h中所示。
在精细电路图形600被形成于金属芯100的表面上之后，在具有精细电路图形600的金属芯100的表面上形成镀柱。该镀柱提供层间电连接。
为了容易地理解本发明，以下将参照通过电镀来制造具有精细电路图形的封装基板的过程来描述镀柱。
首先，待固化的干膜200’被覆盖于具有精细电路图形600的金属芯100的表面上，如图5i中所示。紫外线经过图形膜而照射到干膜200以固化干膜200’，由此形成其上形成了镀柱的开口区域400’，如图5j中所示。
接下来，开口区域400’被电镀铜，由此形成导电层。干膜200’被剥离，除了形成镀柱的部分以外。之后，镀柱800被提供在预定位置上以在层之间传送电信号，如图5k中所示。
在这个情况下，可通过使用丝网在开口区域400’中填充导电糊并干燥该导电糊来获得镀柱800。
此外，可添加氧化层除去过程，如图5l中所示。该过程是通过以下来进行的：通过掩模工艺选择性地蚀刻使精细电路图形600的部分彼此电绝缘的氧化层500。
在具有电连接功能的镀柱800被形成之后，树脂层700被提供以覆盖在金属芯100的表面上形成的精细电路图形600，由此保护精细电路图形600不受外部环境的影响，如图5m中所示。
接下来，金属芯100的相反表面被选择性地蚀刻，由此制造了没有金属芯100的用于封装的基础基板，如图5n中所示。许多基础基板被相互叠加以使提供层间电连接的镀柱800被相互对准。在这样的状态下，基板被压在一起，由此制造用于封装的多层基础基板，如图5o到5r中所示。
在此情况下，图5o是多层封装基板的断面图，该封装基板是通过层积具有精细电路图形600的基础基板和通过电镀形成的镀柱800来制造的。图5p是多层封装基板的断面图，该封装基板是通过层积具有精细电路图形600的基础基板和通过丝网印刷方法形成的镀柱800来制造的。
此外，图5q是多层封装基板的断面图，该封装基板是通过层积具有精细电路图形600的基础基板和镀柱800来制造的，所述镀柱是通过电镀通过选择性地蚀刻氧化层500而去除的部分来形成的。图5r是多层封装基板的断面图，该封装基板是通过层积具有精细电路图形600的基础基板和镀柱800来制造的，所述镀柱是通过丝网印刷方法来处理通过选择性地蚀刻氧化层500而去除的部分来形成的。
如以上所述，本发明提供了一种使用阳极氧化来制造具有精细电路图形的封装基板的方法，其通过阳极化金属芯的开口区域来形成氧化层，并且通过电镀在氧化层之间提供的部分或在被提供于氧化层之间的部分中填充糊来实现精细电路图形，由此使较为精细的电路能被应用于现有设备，并且防止发生脱层。
此外，本发明提供了一种无芯的封装基板，由此实现封装基板的轻、薄、紧凑、小规模和多功能性，并且提高系统的集成度，因此实现封装中的系统。
尽管已为了说明性目的而公开了本发明的优选实施例，本领域的技术人员将理解，如被公开于所附权利要求中的本发明的精神和范围内的各种修改、添加和替换是可能的。

Claims (33)

1.一种制造封装基板的方法，包括：
通过掩模工艺在金属芯的一表面上形成开口区域；
通过阳极化金属芯经过所述开口区域生长氧化层；
通过在被提供于金属芯的表面上的所述氧化层之间的空间中形成与所述氧化层的侧部相接触的导电层来形成精细电路图形；
在具有所述精细电路图形的金属芯的表面上形成树脂层；以及
选择性地蚀刻金属芯的相反表面。
2.权利要求1的方法，其中在金属芯的表面上形成开口区域包括：
在金属芯的表面上使待固化的干膜成层；
对准图形膜与干膜，所述图形膜具有预定电路图形以在干膜上形成开口区域；
通过将紫外线经过图形膜照射到干膜来固化干膜；以及
通过蚀刻覆盖开口区域的干膜的非固化部分来形成其中生长了氧化层的开口区域。
3.权利要求1的方法，其中金属芯包括从由铝、镍、镁、钛、锌和钽组成的组中选择的金属。
4.权利要求1的方法，其中氧化层被形成为以预定深度穿过金属芯，由此产生槽的形状。
5.权利要求1的方法，其中精细电路图形是通过用导电金属来电镀在氧化层之间提供的部分而形成的。
6.权利要求5的方法，其中所述导电金属是铜。
7.权利要求1的方法，其中精细电路图形是通过使用丝网在氧化层之间填充导电糊并干燥该导电糊而形成的。
8.一种制造封装基板的方法，包括：
通过掩模工艺在金属芯的表面上形成开口区域；
通过阳极化金属芯经过所述开口区域而生长氧化层；
通过在被提供于金属芯的表面上的氧化层之间的空间中形成与所述氧化层的侧部相接触的导电层来形成精细电路图形；
通过掩模工艺选择性地蚀刻氧化层；
在具有所述精细电路图形的金属芯的表面上形成树脂层；以及
选择性地蚀刻金属芯的相反表面，由此提供用于封装的基础基板。
9.权利要求8的方法，其中在金属芯的表面上形成开口区域包括：
在金属芯的表面上使待固化的干膜成层；
对准图形膜与干膜，所述图形膜具有预定电路图形以在干膜上形成开口区域；
通过将紫外线经过图形膜照射到干膜来固化干膜；以及
通过蚀刻覆盖开口区域的干膜的非固化部分来形成其中生长了氧化层的开口区域。
10.权利要求8的方法，其中金属芯包括从由铝、镍、镁、钛、锌和钽组成的组中选择的金属。
11.权利要求8的方法，其中氧化层被形成为以预定深度穿过金属芯，由此产生槽的形状。
12.权利要求8的方法，其中精细电路图形是通过用导电金属来电镀在氧化层之间提供的部分而形成的。
13.权利要求12的方法，其中所述导电金属是铜。
14.权利要求8的方法，其中精细电路图形是通过使用丝网在氧化层之间填充导电糊并干燥该导电糊而形成的。
15.一种制造封装基板的方法，包括：
通过掩模工艺在金属芯的一表面上形成开口区域；
通过阳极化金属芯经过所述开口区域而生长氧化层；
在具有氧化层的金属芯的所述表面上形成树脂层；
选择性地蚀刻金属芯的相反表面；
通过掩模工艺选择性地蚀刻氧化层；以及
在选择性地蚀刻氧化层之后剩下的部分中形成导电层，由此提供具有精细电路图形的用于封装的基础基板。
16.权利要求15的方法，其中在金属芯的表面上形成开口区域包括：
在金属芯的一表面上使待固化的干膜成层；
对准图形膜与干膜，所述图形膜具有预定电路图形以在干膜上形成开口区域；
通过经过图形膜将紫外线照射到干膜来固化干膜；以及
通过蚀刻覆盖开口区域的干膜的非固化部分来形成其中生长了氧化层的开口区域。
17.权利要求15的方法，其中金属芯包括从由铝、镍、镁、钛、锌和钽组成的组中选择的金属。
18.权利要求15的方法，其中氧化层被形成为以预定深度穿过金属芯，由此产生槽的形状。
19.权利要求15的方法，其中精细电路图形是通过用导电金属来电镀提供在氧化层之间的部分而形成的。
20.权利要求19的方法，其中所述导电金属是铜。
21.权利要求15的方法，其中精细电路图形是通过使用丝网在氧化层之间填充导电糊并干燥该导电糊而形成的。
22.一种制造封装基板的方法，包括：
通过掩模工艺在金属芯的一表面上形成开口区域；
通过阳极化金属芯经过所述开口区域而生长氧化层；
通过在被提供于金属芯的所述表面上的氧化层之间形成导电层来形成精细电路图形；
在具有所述电路图形的金属芯的所述表面上形成镀柱，该镀柱提供层间电连接；
在具有镀柱的金属芯的所述表面上形成树脂层；
选择性地蚀刻金属芯的相反表面，由此提供用于封装的基础基板；以及
将几个基础基板层积并压在一起，由此提供用于封装的多层基础基板。
23.权利要求22的方法，进一步包括：
在形成镀柱之后，通过掩模工艺选择性地蚀刻氧化层。
24.权利要求22的方法，其中在金属芯的表面上形成开口区域包括：
在金属芯的表面上使待固化的干膜成层；
对准图形膜与干膜，所述图形膜具有预定电路图形以在干膜上形成开口区域；
通过经过图形膜将紫外线照射到干膜来固化干膜；以及
通过蚀刻覆盖开口区域的干膜的非固化部分来形成其中生长了氧化层的开口区域。
25.权利要求22的方法，其中金属芯包括从由铝、镍、镁、钛、锌和钽组成的组中选择的金属。
26.权利要求22的方法，其中氧化层被形成为以预定深度穿过金属芯，由此产生槽的形状。
27.权利要求22的方法，其中精细电路图形是通过用导电金属来电镀在氧化层之间提供的部分而形成的。
28.权利要求27的方法，其中所述导电金属是铜。
29.权利要求22的方法，其中精细电路图形是通过使用丝网在氧化层之间填充导电糊并干燥该导电糊而形成的。
30.权利要求22的方法，其中在金属芯的表面上形成用于层间电连接的镀柱包括：
在具有所述精细电路图形的金属芯的表面上使待固化的干膜成层；
对准图形膜与干膜，所述图形膜具有在形成镀柱的区域处开口的电路图形；
通过将紫外线经过图形膜照射到干膜来固化干膜；
通过蚀刻覆盖形成镀柱的区域的干膜的非固化部分来形成用于镀柱的开口区域；以及
在用于镀柱的开口区域上形成导电层以提供层间电连接。
31.权利要求30的方法，其中在用于镀柱的开口区域中被形成以提供层间电连接的导电层是通过使用导电金属来电镀而形成的。
32.权利要求31的方法，其中所述导电金属是铜。
33.权利要求30的方法，其中在用于镀柱的开口区域中被形成以提供层间电连接的导电层是通过使用丝网来填充导电糊并干燥该导电糊而形成的。
CNB2004100985993A 2004-08-24 2004-12-14 使用阳极氧化来制造具有精细电路图形的封装基板的方法 Expired - Fee Related CN100479631C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040066799A KR100601506B1 (ko) 2004-08-24 2004-08-24 양극 산화에 의한 미세 회로패턴이 형성된 패키지 기판의제조 방법
KR1020040066799 2004-08-24

Publications (2)

Publication Number Publication Date
CN1741710A CN1741710A (zh) 2006-03-01
CN100479631C true CN100479631C (zh) 2009-04-15

Family

ID=36093888

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100985993A Expired - Fee Related CN100479631C (zh) 2004-08-24 2004-12-14 使用阳极氧化来制造具有精细电路图形的封装基板的方法

Country Status (4)

Country Link
US (1) US7169707B2 (zh)
JP (2) JP4402581B2 (zh)
KR (1) KR100601506B1 (zh)
CN (1) CN100479631C (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103179783A (zh) * 2010-02-12 2013-06-26 三星电机株式会社 印刷电路板

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100764386B1 (ko) * 2006-03-20 2007-10-08 삼성전기주식회사 고온공정에 적합한 절연구조체 및 그 제조방법
US7682972B2 (en) * 2006-06-01 2010-03-23 Amitec-Advanced Multilayer Interconnect Technoloiges Ltd. Advanced multilayer coreless support structures and method for their fabrication
KR100860533B1 (ko) * 2007-03-23 2008-09-26 (주)웨이브닉스이에스피 금속 인쇄회로기판 제조방법
KR100917028B1 (ko) * 2007-12-26 2009-09-10 삼성전기주식회사 아노다이징을 이용한 금속 기판 및 이의 제조방법
KR101039772B1 (ko) 2009-04-03 2011-06-09 대덕전자 주식회사 초박형 메탈 인쇄회로기판 제조 방법
KR101140890B1 (ko) * 2010-09-14 2012-05-03 삼성전기주식회사 인쇄회로기판용 코어 제조방법
KR101356984B1 (ko) * 2012-02-23 2014-02-03 주식회사 이피지 연성 인쇄회로 기판의 배선 형성 방법
US9397017B2 (en) * 2014-11-06 2016-07-19 Semiconductor Components Industries, Llc Substrate structures and methods of manufacture
TWI550744B (zh) * 2014-12-04 2016-09-21 矽品精密工業股份有限公司 單層線路式封裝基板及其製法、單層線路式封裝結構及其製法
EP3035125B1 (fr) * 2014-12-19 2018-01-10 Rolex Sa Procédé de fabrication d'un composant horloger multi-niveaux
US20180142373A1 (en) * 2015-05-26 2018-05-24 Metalmembranes.Com B.V. Method to produce electrically isolated or insulated areas in a metal, and a product comprising such area
CN106548952B (zh) * 2015-09-21 2019-06-28 深南电路股份有限公司 一种精细线路的制作方法
US11637060B2 (en) 2019-07-18 2023-04-25 Unimicron Technology Corp. Wiring board and method of manufacturing the same

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5585097A (en) * 1978-12-22 1980-06-26 Fujitsu Ltd Method of fabricating multilayer circuit board
JPS56160096A (en) * 1980-05-13 1981-12-09 Ricoh Kk Method of forming thin film pattern
JP2894528B2 (ja) * 1992-04-13 1999-05-24 エヌ・イーケムキャット株式会社 金属が表面に転写されている重合体および金属多孔体の製造方法
JP3381977B2 (ja) * 1992-08-27 2003-03-04 大日本印刷株式会社 微細パターン形成用原版
JPH118471A (ja) * 1997-06-18 1999-01-12 Hitachi Ltd 多層配線基板の製造方法、および、多層配線基板を用いた電子部品の実装方法
JPH1168294A (ja) * 1997-08-22 1999-03-09 Toppan Printing Co Ltd 電着金属パターン転写用基板およびこれを使用して形成した多層プリント配線板
US6300686B1 (en) * 1997-10-02 2001-10-09 Matsushita Electric Industrial Co., Ltd. Semiconductor chip bonded to a thermal conductive sheet having a filled through hole for electrical connection
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
IL128200A (en) * 1999-01-24 2003-11-23 Amitec Advanced Multilayer Int Chip carrier substrate
JP2002299779A (ja) * 2001-03-30 2002-10-11 Hitachi Metals Ltd 配線形成用帯材及びそれを用いたバンプ付き配線を有する配線板並びに配線形成用帯材を用いた転写配線板の製造方法
JP2003086735A (ja) * 2001-06-27 2003-03-20 Shinko Electric Ind Co Ltd 位置情報付配線基板及びその製造方法並びに半導体装置の製造方法
KR20030050396A (ko) * 2001-12-18 2003-06-25 오리온전기 주식회사 저온 동시 소성 세라믹 모듈 제조 방법
KR100499003B1 (ko) * 2002-12-12 2005-07-01 삼성전기주식회사 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
US7029971B2 (en) * 2003-07-17 2006-04-18 E. I. Du Pont De Nemours And Company Thin film dielectrics for capacitors and methods of making thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103179783A (zh) * 2010-02-12 2013-06-26 三星电机株式会社 印刷电路板

Also Published As

Publication number Publication date
KR20060018435A (ko) 2006-03-02
KR100601506B1 (ko) 2006-07-19
US7169707B2 (en) 2007-01-30
JP2009260370A (ja) 2009-11-05
JP2006066859A (ja) 2006-03-09
JP5285525B2 (ja) 2013-09-11
CN1741710A (zh) 2006-03-01
JP4402581B2 (ja) 2010-01-20
US20060046485A1 (en) 2006-03-02

Similar Documents

Publication Publication Date Title
JP5285525B2 (ja) 陽極酸化による微細回路パターン付きパッケージ基板の製造方法
CN105679682B (zh) 具有矩形空腔阵列的聚合物框架的制造方法
CN104332414A (zh) 嵌入式芯片的制造方法
KR101067091B1 (ko) 방열기판 및 그 제조방법
CN104269384A (zh) 嵌入式芯片
CN102299126A (zh) 散热基底以及制造该散热基底的方法
KR100728855B1 (ko) 회로 장치의 제조 방법
CN101192542A (zh) 电路板结构及其制造方法
CN1980523A (zh) 金属芯子、封装板、及其制造方法
US7543375B2 (en) Process for filling via hole in a substrate
CN101364581A (zh) 嵌埋有芯片的承载板结构及其制作方法
EP3799540A1 (en) Component carrier with through hole extending through multiple dielectric layers
CN112103268B (zh) 一种嵌入式封装结构及其制造方法
KR20090094983A (ko) 메탈코어 패키지와 이를 포함하는 다층 인쇄회로기판 및 그제조방법
CN105321896B (zh) 嵌入式芯片封装技术
KR101055558B1 (ko) 방열기판 및 그 제조방법
JP4899775B2 (ja) 固体電解コンデンサの製造方法と固体電解コンデンサ内蔵基板の製造方法
CN101364582A (zh) 嵌埋有芯片的承载板结构及其制造方法
JP4123637B2 (ja) フィルムキャリアの製造方法
CN104270885A (zh) 具有聚合物基质的插件框架及其制造方法
JP2018101776A (ja) プリント回路基板及びパッケージ
EP4376558A1 (en) Manufacturing a component carrier with hole to be filled by a filling medium and protected by a protection layer
TW200926377A (en) Aluminum oxide-based substrate and method for manufacturing the same
TWI355725B (en) Multilayer module of stacked aluminum oxide-based
JP2002141674A (ja) 配線基板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090415

Termination date: 20141214

EXPY Termination of patent right or utility model