KR102161340B1 - 세라믹 회로판 및 그 제조 방법 - Google Patents

세라믹 회로판 및 그 제조 방법 Download PDF

Info

Publication number
KR102161340B1
KR102161340B1 KR1020180064789A KR20180064789A KR102161340B1 KR 102161340 B1 KR102161340 B1 KR 102161340B1 KR 1020180064789 A KR1020180064789 A KR 1020180064789A KR 20180064789 A KR20180064789 A KR 20180064789A KR 102161340 B1 KR102161340 B1 KR 102161340B1
Authority
KR
South Korea
Prior art keywords
layer
composite material
ceramic
material layer
hole
Prior art date
Application number
KR1020180064789A
Other languages
English (en)
Other versions
KR20200067992A (ko
Inventor
멍-슈 셰
Original Assignee
멍-슈 셰
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 멍-슈 셰 filed Critical 멍-슈 셰
Publication of KR20200067992A publication Critical patent/KR20200067992A/ko
Application granted granted Critical
Publication of KR102161340B1 publication Critical patent/KR102161340B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/027—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed by irradiation, e.g. by photons, alpha or beta particles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/05—Insulated conductive substrates, e.g. insulated metal substrate
    • H05K1/053—Insulated conductive substrates, e.g. insulated metal substrate the metal substrate being covered by an inorganic insulating layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/105—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by conversion of non-conductive material on or in the support into conductive material, e.g. by using an energy beam
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/44—Manufacturing insulated metal core circuits or other insulated electrically conductive core circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B22—CASTING; POWDER METALLURGY
    • B22F—WORKING METALLIC POWDER; MANUFACTURE OF ARTICLES FROM METALLIC POWDER; MAKING METALLIC POWDER; APPARATUS OR DEVICES SPECIALLY ADAPTED FOR METALLIC POWDER
    • B22F1/00—Metallic powder; Treatment of metallic powder, e.g. to facilitate working or to improve properties
    • B22F1/14—Treatment of metallic powder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/10—Using electric, magnetic and electromagnetic fields; Using laser light
    • H05K2203/107—Using laser light
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H05K3/188—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material by direct electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/423—Plated through-holes or plated via connections characterised by electroplating method
    • H05K3/424—Plated through-holes or plated via connections characterised by electroplating method by direct electroplating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Dispersion Chemistry (AREA)
  • Manufacturing Of Printed Wiring (AREA)
  • Laminated Bodies (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

본 발명은 세라믹 회로판 및 그 제조 방법에 관한 것으로, 상기 세라믹 회로판은 기판 및 복합재료층을 포함한다. 상기 복합재료층은 상기 기판 상에 형성되고, 성분은 금속 산화물 분체 및 세라믹 분체를 포함한다. 여기서 상기 복합재료층의 표면은 계면층을 더 노출시키고, 상기 계면층은 상기 금속 산화물 분체로부터 환원된 금속, 저가 금속산화물 및 그 공정구조를 포함한다.

Description

세라믹 회로판 및 그 제조 방법{CERAMIC CIRCUIT BOARD AND MANUFACTURING METHOD THEREOF}
본 발명은 세라믹 회로판 및 그 제조 방법에 관한 것이다.
기존의 세라믹 방열 회로판은 보통 직접 구리도금 기판(DPC) 기술을 적용하며, 이는 진공 스퍼터링 기술(Sputtering) 및 노광 현상 방법을 이용하여 세라믹 기판 상에 회로 패턴을 식각하고 구리그 구체적인 제조 과정은 미국공개특허 제20110079418호를 참조할 수 있다.
본 발명은 세라믹 회로판의 제조 방법을 제공하는데, 기판을 제공하는 단계; 상기 기판 상에 복합재료층을 형성하는 단계 - 상기 복합재료층의 성분은 금속 산화물 분체 및 세라믹 분체를 포함함 -; 및 레이저 광을 상기 복합재료층에 조사하여 상기 복합재료층이 상기 레이저 광에 의해 조사되는 영역 내의 금속 산화물 분체를 환원시켜 계면층을 형성하고, 상기 계면층은 상기 복합재료층의 표면에 노출되는 단계를 포함한다. 여기서, 상기 계면층은 상기 금속 산화물 분체로부터 환원된 금속 또는 상기 금속산화물 분체로부터 환원된 금속, 저가(low-valence) 금속산화물 및 그 공정(eutectic) 구조를 포함한다.
일 실시예에서, 본 발명의 상기 기판을 제공하는 단계는, 금속판인 베이스판을 제공하는 단계; 및 상기 베이스판 상에 세라믹층을 형성하는 단계를 포함하고, 여기서 상기 복합재료층은 상기 세라믹층 상에 형성된다.
일 실시예에서, 본 발명의 상기 제조 방법은 상기 계면층 상에 전도성 금속층을 형성하는 단계를 포함한다.
본 발명은 또한 세라믹 회로판을 제공하는데, 기판 및 복합재료층을 포함하고, 상기 복합재료층은 상기 기판 상에 형성되고 성분은 금속 산화물 분체 및 세라믹 분체를 포함한다. 여기서 상기 복합재료층의 표면은 계면층을 더 노출시키고, 상기 계면층은 상기 복합재료층의 금속 산화물 분체로부터 환원되어 형성된다. 여기서, 상기 계면층은 상기 금속 산화물 분체로부터 환원된 금속, 또는 상기 금속 산화물 분체로부터 환원된 금속, 저가 금속산화물 및 그 공정구조를 포함할 수 있다.
일 실시예에서, 본 발명의 세라믹 회로판의 상기 기판은 베이스판 및 세라믹층을 포함하고, 상기 베이스판은 금속판이며; 상기 세라믹층은 상기 베이스판 상에 형성되고; 여기서 상기 복합재료층은 상기 세라믹층 상에 형성된다.
일 실시예에서, 본 발명의 세라믹 회로판은 상기 계면층 상에 형성되는 전도성 금속층을 포함한다.
본 발명은 다른 세라믹 회로판을 제공하며, 금속판이고 관통홀을 구비하는 베이스판; 상기 베이스판의 상부 표면에 형성되는 상부 세라믹층; 상기 베이스판의 하부 표면에 형성되는 하부 세라믹층; 상기 관통홀의 벽면에 형성되고 상기 상부, 하부 세라믹층을 연결하는 홀 내부 세라믹층; 상기 상부 세라믹층의 표면에 형성되고, 성분은 금속 산화물 분체 및 세라믹 분체를 포함하는 상부 복합재료층 - 상기 상부 복합재료층의 표면은 상부 계면층을 더 노출시키고, 상기 상부 계면층은 상기 상부 복합재료층의 금속 산화물 분체로부터 환원되어 형성되고 상기 상부 복합재료층의 금속산화물로부터 환원된 금속을 포함함 -; 상기 하부 세라믹층의 표면에 형성되고, 성분은 금속 산화물 분체 및 세라믹 분체를 포함하는 하부 복합재료층 - 상기 하부 복합재료층의 표면은 하부 계면층을 더 노출시키고, 상기 하부 계면층은 상기 하부 복합재료층의 금속 산화물 분체로부터 환원되어 형성되고 상기 하부 복합재료층의 금속 산화물 분체로부터 환원된 금속을 포함함-; 상기 홀 내부 세라믹층의 표면에 형성되고, 성분은 금속 산화물 분체 및 세라믹 분체를 포함하는 홀 내부 복합재료층 - 상기 홀 내부 복합재료층은 상기 상부, 하부 복합재료층을 연결하고, 상기 홀 내부 복합재료층의 표면은 홀 내부 계면층을 더 노출시키며, 상기 홀 내부 계면층은 상기 홀 내부 복합재료층의 금속 산화물 분체로부터 환원되어 형성되고 상기 홀 내부 복합재료층의 금속 산화물 분체로부터 환원된 금속을 포함하며, 상기 상부, 하부 계명층을 연결함 -; 상기 상부 계면층의 표면에 형성되는 상부 전도성 금속층; 상기 하부 계면층의 표면에 형성되는 하부 전도성 금속층; 및 상기 홀 내부 계면층의 표면에 형성되고 상기 상부, 하부 전도성 금속층을 연결하는 홀 내부 전도성 금속층을 포함한다.
일 실시예에서, 본 발명의 상기 금속 산화물 분체는 모두 산화은, 산화구리 또는 산화니켈 중의 하나 또는 복수개에서 선택될 수 있다.
종래 기술에 비해 본 발명의 상기 제조 방법은 상기 세라믹 회로판을 신속하게 제조할 수 있고 또한 그 제조 과정은 레이저 광을 사용하여 단지 상기 복합재료층을 조사함으로써 전도성 금속을 플레이팅할 수 있는 계면층을 얻을 수 있으며, 설비 비용이 비싸고 제조 속도가 느린 진공 스퍼터링 기술이 필요없다.
도 1은 본 발명의 세라믹 회로판 (100) 및 그 제조 방법의비교적 바람직한 일 실시예를 도시하는 단면 개략도이다.
도 2는 도 1 (C)를 도시하는 평면도이다.
도 3은 도 1 (D)의 평면도이다.
도 4는 본 발명의 세라믹 회로판의 제조 방법의 다른 비교적 바람직한 일 실시예를 도시하는 단면 개략도이다.
도 5는 도 4 (A)의 평면도이다.
도 6은 도 4 (C)의 평면도이다.
도 7은 본 발명의 다른 세라믹 회로판(100a)을 도시하는 부분 단면 개략도이다.
도 8은 본 발명의 또 다른 세라믹 회로판 (100b)을 도시하는 부분 단면 개략도이다.
도 1의 부분 단면 개략도는 본 발명의 세라믹 회로판(100)의 제조 방법의 일 실시예를 설명하기 위한 것으로, 상기 제조 방법은 하기 단계를 포함한다.
우선, 도 1 (A)에 도시된 바와 같이, 기판(10)을 제공한다. 기판(10)의 재료는 한정되지 않으며, 예를 들어, 기판(10)은 금속판, 비금속판, 세라믹판, 또는 다층판일 수 있다. 본 실시예에서, 기판(10)은 베이스판(1) 및 베이스판(1) 상에 형성된 세라믹층(2)을 포함하나 이에 한정되지 않는다. 여기서, 베이스판(1)의 두께는 대략 0.3 mm ~ 1.5 mm인 것이 비교적 바람직하고, 금속판, 알루미늄판, 알루미늄 합금판, 구리판, 구리 합금판, 플라스틱판, 베이클라이트판(bakelite), 폴리에스테르판(Polyester, PET), 폴리이미드판(Polyimide, PI) 등일 수 있다. 세라믹층(2)의 재료는 질화 붕소, 질화 알루미늄, 알루미나 및 탄화 규소 중의 하나 또는 복수개가 선택될 수 있고, 그 두께는 대략 10μm 내지 30μm사이일 수 있으며, 또한 필요에 따라 유무기 열 전도성 분체(예를 들어: 흑연질 탄소)를 첨가하여 방열성을 향상시킬 수 있다. 본 실시예에서는 세라믹 분체와 액상 수지(예를 들어: 실리콘 수지, 규소 수지 또는 에폭시 수지)를 균일하게 혼합한 후, 다시 베이스판(1)의 표면(예를 들어 천정면)에 스프레이 코팅 또는 커튼 코팅(curtain coating)을 수행한 후 가열(약 200°C)시켜 전술한 세라믹층(2)을 형성하는데, 이 세라믹층(2)은 내고전압성, 전기 절연성 및 방열 등 특성을 가진다.
이어서, 도 1 (B)에 도시된 바와 같이, 기판(10) 상에 복합재료층(3a)을 형성하고, 복합재료층(3a)의 성분은 금속 산화물 분체 및 세라믹 분체를 포함한다. 본 실시예에서는 금속 산화물 분체와 세라믹 분체를 혼합한 후, 분무 건조를 거쳐 나노 레벨의 혼합 분체를 제조한 후 상기 나노 레벨 혼합 분체와 액상 수지(예를 들어 실리콘 수지, 규소 수지 또는 에폭시 수지)를 균일하게 혼합한 후, 다시 기판(10)의 세라믹층(2) 표면(예를 들어 천정면)에 스프레이 코팅 또는 커튼 코팅 수행 후 가열(약200°C)시켜 상기 복합재료층(3a)을 형성시킨다. 여기서, 금속 산화물은 산화은, 산화구리 또는 산화니켈 중의 하나 또는 복수개가 선택될 수 있으나 이에 한정되지 않는다. 복합재료층(3a)에 사용되는 세라믹 분체는 상기 세라믹층(2)에 사용되는 세라믹 분체와 동일하거나 유사할 수 있다.
도 1 (C)을 참조하면, 복합재료층(3a)에 레이저 광을 조사함으로써 상기 복합재료층(3a)이 상기 레이저 광에 의해 조사되는 영역 내의 금속 산화물 분체가 환원되어 전도성 금속이 플레이트될 수 있는 계면층(3)이 형성되며, 상기 계면층(3)은 상기 복합재료층(3a) 표면에 노출된다. 여기서, 상기 레이저 광에 의해 조사된 영역은 복합재료층(3a)의 전체 표면을 커버할 수도 있고 일부분 표면만 커버할 수도 있다. 본 실시예에서, 복합재료층(3a)은 단지 일부 표면만 상기 레이저 광에 의해 조사되어 계면층(3)으로 환원되고, 나머지 표면은 상기 레이저 광에 의해 조사되지 않았으므로 여전히 복합재료층(3a)인 것이다. 상기 복합재료층(3a)은 여전히 세라믹 성분을 함유하므로 내고전압, 전기 절연성, 및 방열 등 특성을 가지고 상기 세라믹층(2)에 견고히 접합될 수 있다.
본 실시예에서, 상기 레이저 광의 파장은 1064nm이나, 그외 다른 금속 산화물 재료는 예를 들어 파장이 266nm, 532nm, 10.6μm인 다른 파장 대역의 레이저 광을 선택하여야 한다. 그 밖에, 상기 레이저 광은 스캔 방식으로 복합재료층(3a)을 조사할 수 있는데, 예를 들어, 미리 설계된 패턴(예를 들어, 회로 패턴)에 따라 상기 레이저 광이 복합재료층(3a)을 스캔하도록 제어하여, 예를 들어 도 2에 도시된 형상을 가지는 두 개의 계면층(3)과 같이, 상기 패턴의 계면층(3)의 형상과 동일하게 할 수 있다.
상기 레이저 광에 의해 조사된 영역에서, 금속 산화물은 상기 레이저 광에 의해 여기 환원되어 금속, 저가 금속산화물 및 그 공정 구조 즉 상기 계면층(3)으로 형성된다. 여기서, 상기 금속 환원 현상은 광 여기되어 산소 해리 및 환원되는 일부 나노 레벨의 금속 원자 특성을 주로 이용한다. 예를 들어, 복합재료층(3a) 중의 금속 산화물로 산화구리(CuO)를 선택한 경우, 나노 구리 원자가 수광 여기에 의해 환원되는 특성을 가지므로 산화구리는 수광 여기 후 산소가 해리되어 0가 구리(Cu), 아산화구리(CuO2) 및 그 공정 구조로 환원된다.
도 1 (D) 및 도 3에 도시된 바와 같이, 본 발명의 제조 방법은 상기 계면층(3) 상에 전도성 금속층(4)을 형성하는 단계를 더 포함하는 것이 바람직하다. 여기서, 전도성 금속층(4)의 재료는 구리, 은, 인듐, 니켈 또는 그 합금으로부터 선택될 수 있다. 본 실시예에서, 전도성 금속층(4)은 플레이팅 방식으로 형성된다.
다른 실시예에서, 도 4 (A) 및 도 5에 도시된 바와 같이, 복합재료층(3a)의 전체 표면이 상기 레이저 광에 의해 조사될 때, 복합재료층(3a)의 표면이 전부 상기 계면층(3)으로 변한다. 이어서, 도 4 (B)에 도시된 바와 같이, 플레이팅을 거친 후 계면층(3)의 전체 표면은 전도성 금속층(4)을 형성한다. 다음, 도 4 (C) 및 도 6에 도시된 바와 같이, 기존의 인쇄회로판 제조 기술을 이용하여 전도성 금속층(4)을 원하는 패턴(예를 들어, 회로 패턴)으로 제조할 수 있다.
도 1 내지 도 6에 도시된 실시예에서, 본 발명의 제조 방법은 베이스판(1)의 상부 표면(또는 하부 표면)에 실시되므로 획득된 세라믹 회로판 (100)은 단면 회로판이고, 상기 전도성 금속층(4)은 상기 일면 회로판 상의 회로이다.
하지만 도 7에 도시된 바와 같이, 본 발명의 제조 방법이 베이스판(1)의 상기 상부 표면 및 하부 표면에 적용될 때, 획득된 세라믹 회로판(100a)은 상기 베이스판(1), 상부 세라믹층(20) 및 하부 세라믹층(21), 상부 복합재료층(30a) 및 하부 복합재료층(31a)(양자는 상기 복합재료층(3a)과 동일함), 상부 계면층(300) 및 하부 계면층((301))(양자는 상기 계면층(3)과 동일함)을 포함하고, 비교적 바람직하게는 상부 전도성 금속층(400) 및 하부 전도성 금속층(401)을 더 포함한다. 요약하면, 세라믹 회로판(100a)은 양면 회로판이고, 상부 전도성 금속층(400) 및 하부 전도성 금속층(401)은 각각 상기 양면 회로판의 상면 및 하면 회로이다.
또한, 도 8에 도시된 바와 같이, 베이스판(1)이 적어도 하나의 관통홀(5)을 구비하고 또한 본 발명의 제조 방법이 베이스판(1)의 상부, 하부 표면 및 관통홀(5)에 실시될 때, 획득된 세라믹 회로판 (100b)은 도 7에 도시된 계층 구조를 구비할 뿐만 아니라, 상기 관통홀(5), 관통홀(5)의 벽면에 형성된 홀 내부 세라믹층(22) 및 홀 내부 세라믹층(22) 상에 형성된 홀 내부 복합재료층(32a)(상기 복합재료층(3a)과 동일함)을 더 포함한다. 홀 내부 세라믹층(22)은 상부 세라믹층(20)과 하부 세라믹층(21)을 연결하고, 홀 내부 복합재료층(32a)은 상부 복합재료층(30a)과 하부 복합재료층(31a)을 연결한다. 홀 내부 복합재료층(32a)의 표면에는 홀 내부 계면층(302)이 더 형성된다. 홀 내부 계면층(302)은 홀 내부 복합재료층(32a)의 금속 산화물 분체로부터 환원되고, 상기 상부 계면층(300)과 하부 계면층(301)을 연결한다. 홀 내부 계면층(302) 상에 형성되고 상부 전도성 금속층(400)과 하부 전도성 금속층(401)을 연결하는, 적어도 홀 내부 전도성 금속층(402)을 더 포함하는 것이 비교적 바람직하다. 요약하면, 세라믹 회로판 (100b)은 전도성 관통홀을 구비한 양면 회로판이고, 상부 전도성 금속층(400) 및 하부 전도성 금속층(401)은 각각 상기 양면 회로판의 상면 및 하면 회로이며, 상기 두 회로는 홀 내부 전도성 금속층(402)을 통하여 전기적으로 연결된다.
이 밖에, 베이스판(1)의 바닥면 및/또는 천정면에 하나 또는 복수의 미리 절단된 그루브(V-CUT, 미도시)를 형성하여 후속적으로 제조되는 세라믹 회로판 (100, 100a 또는 100b)을 여러 개의 블록들로 쉽게 분할할 수 있다.
상기 설명으로부터 알 수 있는 바와 같이, 본 발명의 방법을 이용하여 단면 또는 양면의 세라믹 회로판을 신속하게 제조할 수 있고, 또한 그 제조 과정은 단지 상기 복합재료층(3a)에 레이저 광을 조사하여 전도성 금속을 플레이팅할 수 있는 계면층(3)을 얻을 수 있으며, 설비 비용이 비싸고 제조 속도가 느린 진공 스퍼터링 기술이 필요 없다.

Claims (12)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 세라믹 회로판으로서,
    관통홀(5)을 구비하는 베이스판(1) - 상기 베이스판(1)의 재료는 금속판, 알루미늄판, 알루미늄 합금판, 구리판, 구리 합금판, 플라스틱판, 베이클라이트판, 폴리에스테르판(Polyester, PET) 및 폴리이미드판(Polyimide, PI)으로 구성된 그룹에서 선택됨 -;
    상기 베이스판의 상부 표면에 형성되고 세라믹 분체 및 수지를 성분으로 포함하는 상부 세라믹층(20);
    상기 베이스판의 하부 표면에 형성되고 세라믹 분체 및 수지를 성분으로 포함하는 하부 세라믹층(21);
    상기 관통홀의 벽면에 형성되고, 상기 상부, 하부 세라믹층을 연결하며, 세라믹 분체 및 수지를 성분으로 포함하는 홀 내부 세라믹층(22);
    상기 상부 세라믹층(20)의 표면에 형성되고, 금속 산화물 분체, 세라믹 분체 및 수지를 성분으로 포함하는 상부 복합재료층(30a) - 상기 상부 복합재료층(30a)은 레이저 광에 의해 조사되는 상부 계면층(300) 및 상기 레이저 광에 의해 조사되지 않는 상부 부분을 구비하며, 상기 상부 계면층(300)은 상기 상부 복합재료층(30a)의 표면에 노출되며, 상기 상부 계면층(300)은 상기 상부 복합재료층(30a)의 금속 산화물 분체로부터 환원된 금속을 포함함 -;
    상기 하부 세라믹층(21)의 표면에 형성되고, 금속 산화물 분체, 세라믹 분체 및 수지를 성분으로 포함하는 하부 복합재료층(31a) - 상기 하부 복합재료층(31a)은 상기 레이저 광에 의해 조사되는 하부 계면층(301) 및 상기 레이저 광에 의해 조사되지 않는 하부 부분을 구비하고, 상기 하부 계면층(301)은 하부 복합재료층(31a)의 표면에 노출되며, 상기 하부 계면층(301)은 상기 하부 복합재료층(31a)의 금속 산화물 분체로부터 환원된 금속을 포함함 -;
    상기 홀 내부 세라믹층(22)의 표면에 형성되고, 금속 산화물 분체, 세라믹 분체 및 수지를 성분으로 포함하는 홀 내부 복합재료층(32a) - 상기 홀 내부 복합재료층(32a)은 상기 상부, 하부 복합재료층을 연결하고, 상기 홀 내부 복합재료층(32a)은 상기 레이저 광에 의해 조사되는 홀 내부 계면층(302) 및 상기 레이저 광에 의해 조사되지 않는 내부 부분을 구비하며, 상기 홀 내부 계면층(302)은 상기 홀 내부 복합재료층(32a)의 표면에 노출되며, 상기 홀 내부 계면층(302)은 상기 홀 내부 복합재료층(32a)의 금속 산화물 분체로부터 환원된 금속을 포함하고, 상기 상부, 하부 계면층을 연결함 -;
    상기 상부 계면층(300)의 표면에 형성되는 상부 전도성 금속층(400);
    상기 하부 계면층(301)의 표면에 형성되는 하부 전도성 금속층(401); 및
    상기 홀 내부 계면층(302)의 표면에 형성되고, 상기 상부, 하부 전도성 금속층을 연결하는 홀 내부 전도성 금속층(402)
    을 포함하되,
    상기 세라믹 분체의 재료는 질화 붕소, 질화 알루미늄, 알루미나 및 탄화 규소 중의 하나 또는 복수개로부터 선택될 수 있고, 상기 상부 부분은 상부 세라믹층(20)의 전체 표면을 커버하고 상기 상부 복합재료층(30a)과 성분이 서로 동일하며, 상기 내부 부분은 홀 내부 세라믹층(22)의 전체 표면을 커버하고 상기 홀 내부 복합재료층(32a)과 성분이 서로 동일하며, 상기 하부 부분은 상기 하부 세라믹층(21)의 전체 표면을 커버하고 상기 하부 복합재료층(31a)과 성분이 서로 동일한, 세라믹 회로판.
  6. 제5항에 있어서,
    상기 금속 산화물 분체는 모두 산화은, 산화구리 또는 산화니켈 중의 하나 또는 복수개로부터 선택되는, 세라믹 회로판.
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
KR1020180064789A 2018-01-26 2018-06-05 세라믹 회로판 및 그 제조 방법 KR102161340B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107103007A TWI662872B (zh) 2018-01-26 2018-01-26 陶瓷電路板及其製法
TW107103007 2018-01-26

Publications (2)

Publication Number Publication Date
KR20200067992A KR20200067992A (ko) 2020-06-15
KR102161340B1 true KR102161340B1 (ko) 2020-10-05

Family

ID=62001942

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020180064789A KR102161340B1 (ko) 2018-01-26 2018-06-05 세라믹 회로판 및 그 제조 방법

Country Status (6)

Country Link
US (2) US10506711B2 (ko)
EP (1) EP3518279A1 (ko)
JP (1) JP6793674B2 (ko)
KR (1) KR102161340B1 (ko)
CN (1) CN110087400B (ko)
TW (1) TWI662872B (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087624A (ja) * 2002-08-23 2004-03-18 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2004179291A (ja) * 2002-11-26 2004-06-24 Ibiden Co Ltd 配線板および配線板の製造方法
JP2004253794A (ja) * 2003-01-29 2004-09-09 Fuji Photo Film Co Ltd プリント配線基板形成用インク、プリント配線基板の形成方法及びプリント配線基板

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3330695A (en) * 1962-05-21 1967-07-11 First Safe Deposit Nat Bank Of Method of manufacturing electric circuit structures
JPS5936993A (ja) * 1982-08-26 1984-02-29 株式会社日立製作所 配線回路基板とその製造方法
JPS62136897A (ja) * 1985-12-11 1987-06-19 株式会社東芝 セラミツク回路基板の製造方法
DE3629474A1 (de) * 1986-08-29 1988-03-03 Licentia Gmbh Verfahren zum aufbringen erhabener strukturen und danach hergestellter verzoegerungsleitungstraeger einer lauffeldroehre
JPH0537126A (ja) * 1991-07-30 1993-02-12 Toshiba Corp 金属酸化物を用いた配線基板および情報記録媒体
JPH05308190A (ja) * 1992-05-01 1993-11-19 Nec Corp スルーホールメタルコア基板
US5618611A (en) * 1994-06-30 1997-04-08 Lucent Technologies Inc. Metallization of ferrites through surface reduction
DE69531980T2 (de) * 1994-08-23 2004-07-29 At & T Corp. Metallisierung von keramischen Materialien durch Auftrag einer haftenden reduzierbaren Schicht
JPH10107395A (ja) * 1996-09-30 1998-04-24 Taiyo Yuden Co Ltd 回路基板とその製造方法
US6388230B1 (en) * 1999-10-13 2002-05-14 Morton International, Inc. Laser imaging of thin layer electronic circuitry material
US20060000641A1 (en) * 2004-06-30 2006-01-05 Salama Islam A Laser metallization for ceramic device
US7381633B2 (en) * 2005-01-27 2008-06-03 Hewlett-Packard Development Company, L.P. Method of making a patterned metal oxide film
KR101124102B1 (ko) * 2009-08-24 2012-03-21 삼성전기주식회사 발광 소자 패키지용 기판 및 이를 포함하는 발광 소자 패키지
JP2011097038A (ja) 2009-10-02 2011-05-12 Ibiden Co Ltd セラミック配線基板およびその製造方法
EP2707344A4 (en) * 2011-05-13 2015-03-11 Byd Co Ltd METHOD FOR SELECTIVELY METALLIZING THE SURFACE OF A CERAMIC SUBSTRATE, CERAMIC PRODUCT AND USE OF THE CERAMIC PRODUCT
US20140097002A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
US20140097003A1 (en) * 2012-10-05 2014-04-10 Tyco Electronics Amp Gmbh Electrical components and methods and systems of manufacturing electrical components
JP6474018B2 (ja) * 2013-09-30 2019-02-27 日本電気硝子株式会社 セラミック配線基板、セラミック配線基板用セラミックグリーンシート及びセラミック配線基板用ガラスセラミックス粉末
TWI498061B (zh) * 2013-12-20 2015-08-21 Luxshare Ict Co Ltd And a method of manufacturing a conductor line on an insulating substrate
JP2017110278A (ja) * 2015-12-18 2017-06-22 株式会社村田製作所 金属層の形成方法
CN107493660A (zh) * 2016-06-12 2017-12-19 品翔电通股份有限公司 导电配线的制造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004087624A (ja) * 2002-08-23 2004-03-18 Ngk Spark Plug Co Ltd 多層配線基板の製造方法
JP2004179291A (ja) * 2002-11-26 2004-06-24 Ibiden Co Ltd 配線板および配線板の製造方法
JP2004253794A (ja) * 2003-01-29 2004-09-09 Fuji Photo Film Co Ltd プリント配線基板形成用インク、プリント配線基板の形成方法及びプリント配線基板

Also Published As

Publication number Publication date
US20200107438A1 (en) 2020-04-02
US10757806B2 (en) 2020-08-25
CN110087400A (zh) 2019-08-02
JP2019129306A (ja) 2019-08-01
JP6793674B2 (ja) 2020-12-02
CN110087400B (zh) 2021-04-16
EP3518279A1 (en) 2019-07-31
TWI662872B (zh) 2019-06-11
TW201933962A (zh) 2019-08-16
US10506711B2 (en) 2019-12-10
US20190239346A1 (en) 2019-08-01
KR20200067992A (ko) 2020-06-15

Similar Documents

Publication Publication Date Title
JP3745653B2 (ja) ポリマー／セラミック複合電子基板
CN1201642C (zh) 印刷电路板及其制造方法
US20100212946A1 (en) Wiring board and method for manufacturing the same
US10685931B2 (en) Method and apparatus for forming contacts on an integrated circuit die using a catalytic adhesive
CN1396800A (zh) 电路基片的制造方法及电路基片和其电力转换模块
KR20090037801A (ko) 코어 기판 및 그 제조 방법
CN101032194A (zh) 多层布线板及其制造方法
TW201715921A (zh) 絕緣膠體材料與多層線路結構
KR20110078835A (ko) 인쇄회로기판 제조방법
Sundaram et al. Next-generation microvia and global wiring technologies for SOP
KR102161340B1 (ko) 세라믹 회로판 및 그 제조 방법
JPWO2003009660A1 (ja) 回路形成基板の製造方法と回路形成基板の製造用材料
JP6275903B1 (ja) 金属皮膜形成品及び金属皮膜形成品の製造方法
US11477893B2 (en) Catalytic laminate with conductive traces formed during lamination
TWI687531B (zh) 陶瓷電路板及其製法
JPH11103165A (ja) 多層配線基板及びその製造方法
KR101206882B1 (ko) 이온빔 믹싱층을 포함하는 금속 인쇄 배선 회로기판 및 이의 제조방법
JPS63219562A (ja) セラミツクコ−ト積層板の製造方法
JP2005311349A (ja) 配線基板
JP2016204522A (ja) プリプレグおよびその製造方法ならびに印刷配線板およびその製造方法
JP2023031643A (ja) 配線基板およびその製造方法
TW202102719A (zh) 具有在積層期間形成的導電跡線之催化性積層板
JP2005307156A (ja) 樹脂組成物、多層配線板および多層配線板の製造方法
JP2004080027A (ja) 片面積層配線基板およびその製造方法
JPH0256991A (ja) 印刷配線板の製造方法

Legal Events

Date Code Title Description
E701 Decision to grant or registration of patent right
GRNT Written decision to grant