JP6680404B2 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP6680404B2
JP6680404B2 JP2019530956A JP2019530956A JP6680404B2 JP 6680404 B2 JP6680404 B2 JP 6680404B2 JP 2019530956 A JP2019530956 A JP 2019530956A JP 2019530956 A JP2019530956 A JP 2019530956A JP 6680404 B2 JP6680404 B2 JP 6680404B2
Authority
JP
Japan
Prior art keywords
signal
conductor
strip
wiring
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019530956A
Other languages
English (en)
Other versions
JPWO2019017206A1 (ja
Inventor
吉朗 前田
吉朗 前田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of JPWO2019017206A1 publication Critical patent/JPWO2019017206A1/ja
Application granted granted Critical
Publication of JP6680404B2 publication Critical patent/JP6680404B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10696—Single-in-line [SIL] package

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

この発明は、絶縁層、第１の信号導体、第２の信号導体、接地導体および接地導体層を含む回路基板と、第１の信号端子、第２の信号端子および接地端子を含む電子部品とを備えた回路モジュールに関するものである。
絶縁層、第１の信号導体、第２の信号導体および接地導体を含む回路基板の一例として、特開２０１７−４５８１４号公報（特許文献１）に記載の回路基板が挙げられる。図１０は、特許文献１に記載の回路基板の上面図および断面図である。図１０（Ａ）には、回路基板５１０の上面図が示されている。図１０（Ｂ）には、回路基板５１０を、図１０（Ａ）に示されているＡ−Ａ線を含む面で切断した場合の矢視断面図が示されている。
回路基板５１０は、絶縁層５１１と、第１の信号導体５１２と、第２の信号導体５１３と、接地導体５１４とを備えている。第１の信号導体５１２と第２の信号導体５１３とは、絶縁層５１１の主面上に配置され、互いに並行する部分を有する帯状の導体である。
接地導体５１４は、絶縁層５１１の主面上に配置され、平面部５１４ａと帯状部５１４ｂとを含んでいる。平面部５１４ａは、上記の２つの信号導体と接触することなく絶縁層５１１の主面を被覆するように形成された平面状の導体である。帯状部５１４ｂは、上記の２つの信号導体の間に延在し、一端が平面部５１４ａに接続され、他端が２つの信号導体の互いに並行する部分の間にある帯状の導体である。
絶縁層５１１における帯状部５１４ｂの直下の任意の箇所には、窪み部５１１ｄが形成されている。この窪み部５１１ｄ内には、帯状部５１４ｂの一部が充填されている。なお、窪み部５１１ｄは、その下に導体層５１６があったとしても、充填された帯状部５１４ｂの一部と電気的に短絡することがないように形成されている。
特開２０１７−４５８１４号公報
ここで、特許文献１に記載の回路基板５１０に電子部品（不図示）を接続して回路モジュールを形成した場合を考える。この回路モジュールにおいては、第１の信号導体５１２と電子部品の第１の信号端子（不図示）とで、第１の信号配線が形成される。また、第２の信号導体５１３と電子部品の第２の信号端子（不図示）とで、第２の信号配線が形成される。そして、帯状部５１４ｂと電子部品の接地端子（不図示）とで、接地配線が形成される。
この場合、上記の第１の信号配線と第２の信号配線との間の、絶縁層５１１の主面上における信号漏洩は、接地配線により抑制される。一方、絶縁層５１１の内部における信号漏洩は、この構造では抑制されないため、第１の信号配線と第２の信号配線との間のアイソレーションが不十分となる虞がある。
すなわち、この発明の目的は、上記の第１の信号配線と第２の信号配線との間の、絶縁層の主面および内部における信号漏洩が共に抑制され、高いアイソレーションが得られる回路モジュールを提供することである。
この発明に係る回路モジュールでは、第１の信号配線と第２の信号配線との間の、絶縁層の内部における信号漏洩の抑制のために、接地配線の構造についての改良が図られる。
この発明に係る回路モジュールは、絶縁層、第１の信号導体、第２の信号導体、接地導体および接地導体層を含む回路基板と、第１の信号端子、第２の信号端子および第１の接地端子を含む電子部品とを備える。
第１の信号導体および第２の信号導体は、絶縁層の主面上に配置され、互いに並行する部分を有する帯状の導体である。接地導体は、絶縁層の主面上に配置され、第１の信号導体と第２の信号導体との間で、第１の信号導体および第２の信号導体と並行する第１の帯状部を含む。第１の信号導体は、第１の信号端子と接続され、第２の信号導体は、第２の信号端子と接続され、第１の帯状部は、第１の接地端子と接続されている。
第１の信号導体の第２の信号導体に並行する部分と第１の信号端子との接続体を第１の信号配線とする。第２の信号導体の第１の信号導体に並行する部分と第２の信号端子との接続体を第２の信号配線とする。また、第１の帯状部と第１の接地端子との接続体を第１の接地配線とする。その場合、第１の接地配線は、第１の信号配線と第２の信号配線とが互いに並行する領域において、第１の信号配線と第２の信号配線との間にある。
そして、回路基板は、第１の信号配線と第２の信号配線とが互いに並行する領域内で、第１の帯状部と接地導体層とを接続する少なくとも１つの第１の帯状部接続ビア導体を含む。
上記の回路モジュールでは、第１の信号配線と第２の信号配線との間の、絶縁層の主面上における信号漏洩は、第１の接地配線により抑制される。さらに、第１の信号配線と第２の信号配線との間の、絶縁層の内部における信号漏洩は、第１の帯状部接続ビア導体により抑制される。すなわち、第１の信号配線と第２の信号配線との間で、高いアイソレーションが得られる。
この発明に係る回路モジュールは、以下の特徴を備えることが好ましい。すなわち、第１の帯状部接続ビア導体は、第１の接地配線の、第１の信号配線と第２の信号配線とが互いに並行する領域の中央部に配置されている。
上記の回路モジュールでは、第１の信号配線と第２の信号配線との間の、絶縁層の内部における信号漏洩がさらに効果的に抑制される。すなわち、第１の信号配線と第２の信号配線との間で、さらに高いアイソレーションが得られる。
この発明に係る回路モジュールおよびその好ましい実施形態は、以下の特徴を備えるようにしてもよい。すなわち、接地導体は、第２の信号導体と並行して隣接する第２の帯状部をさらに含む。電子部品は、第２の接地端子をさらに含む。第２の帯状部は、第２の接地端子と接続されている。第２の帯状部と第２の接地端子との接続体を第２の接地配線としたときに、第２の接地配線は、第２の信号配線を第１の接地配線と共に挟むようにして隣接している。
そして、回路基板は、第２の帯状部と接地導体層とを接続する少なくとも１つの第２の帯状部接続ビア導体をさらに含む。
上記の回路モジュールでは、第２の信号配線からの絶縁層の内部における信号漏洩がさらに効果的に抑制される。すなわち、第１の信号配線と第２の信号配線との間で、さらに高いアイソレーションが得られる。
この発明に係る回路モジュールおよび好ましい実施形態は、以下の特徴を備えるようにしてもよい。すなわち、回路基板は、第３の信号導体と第４の信号導体とをさらに含む。第３の信号導体および第４の信号導体は、絶縁層の主面上に配置され、互いに並行する部分を有する帯状の導体である。第３の信号導体は、第１の信号導体が延伸する軸線上において、第１の信号導体と対向して延伸している。第４の信号導体は、第２の信号導体が延伸する軸線上において、第２の信号導体と対向して延伸している。
接地導体は、第３の信号導体と第４の信号導体との間で、第３の信号導体および第４の信号導体と並行する第３の帯状部をさらに含む。第３の帯状部は、第１の帯状部が延伸する軸線上において、第１の帯状部と対向して延伸している。
電子部品は、第３の信号端子、第４の信号端子および第３の接地端子をさらに含む。第３の信号導体は、第３の信号端子と接続され、第４の信号導体は、第４の信号端子と接続され、第３の帯状部は、第３の接地端子と接続されている。
第３の信号導体の第４の信号導体に並行する部分と第３の信号端子との接続体を第３の信号配線とする。第４の信号導体の第３の信号導体に並行する部分と第４の信号端子との接続体を第４の信号配線とする。第３の帯状部と第３の接地端子との接続体を第３の接地配線とする。その場合、第３の接地配線は、第３の信号配線と第４の信号配線とが互いに並行する領域において、第３の信号配線と第４の信号配線との間にある。
そして、回路基板は、第３の信号配線と第４の信号配線とが互いに並行する領域内で、第３の帯状部と接地導体層とを接続する少なくとも１つの第３の帯状部接続ビア導体をさらに含む。
上記の回路モジュールでは、第３の信号配線と第４の信号配線との間の、絶縁層の主面上における信号漏洩は、第３の接地配線により抑制される。さらに、第３の信号配線と第４の信号配線との間の、絶縁層の内部における信号漏洩は、第３の帯状部接続ビア導体により抑制される。すなわち、多端子の電子部品が用いられ、第１ないし第４の信号配線が形成された場合であっても、第１の信号配線と第２の信号配線との間、および第３の信号配線と第４の信号配線との間で、高いアイソレーションが得られる。なお、信号配線の数がさらに増えても、上記の構成を敷衍することにより、同様の効果が得られる。
この発明に係る回路モジュールおよび好ましい実施形態のうち、接地導体が第３の帯状部をさらに含む回路モジュールは、以下の特徴を備えるようにしてもよい。すなわち、第３の帯状部接続ビア導体は、第３の接地配線の、第３の信号配線と第４の信号配線とが互いに並行する領域の中央部に配置されている。
上記の回路モジュールでは、第３の信号配線と第４の信号配線との間の、絶縁層の内部における信号漏洩がさらに効果的に抑制される。すなわち、第３の信号配線と第４の信号配線との間で、さらに高いアイソレーションが得られる。
この発明に係る回路モジュールおよび好ましい実施形態のうち、接地導体が第３の帯状部をさらに含む回路モジュールは、以下の特徴を備えるようにしてもよい。すなわち、接地導体は、第４の信号導体と並行して隣接する第４の帯状部をさらに含む。電子部品は、第４の接地端子をさらに含む。第４の帯状部は、第４の接地端子と接続されている。第４の帯状部と第４の接地端子との接続体を第４の接地配線としたときに、第４の接地配線は、第４の信号配線を第３の接地配線と共に挟むようにして隣接している。
そして、回路基板は、第４の帯状部と接地導体層とを接続する少なくとも１つの第４の帯状部接続ビア導体をさらに含む。
上記の回路モジュールでは、第４の信号配線からの絶縁層の内部における信号漏洩がさらに効果的に抑制される。すなわち、第３の信号配線と第４の信号配線との間で、さらに高いアイソレーションが得られる。
この発明に係る回路モジュールおよび好ましい実施形態のうち、接地導体が第３の帯状部をさらに含む回路モジュールは、以下の特徴を備えるようにしてもよい。すなわち、接地導体は、第１の帯状部および第３の帯状部と直交する方向に延伸する第５の帯状部をさらに含む。第１の帯状部および第３の帯状部は、第５の帯状部と接続されている。
そして、回路基板は、第５の帯状部と接地導体層とを接続する少なくとも１つの第５の帯状部接続ビア導体をさらに含む。
上記の回路モジュールでは、多端子の電子部品が用いられ、第１ないし第４の信号配線が形成された場合であっても、第１の信号配線と第３の信号配線との間、および第２の信号配線と第４の信号配線との間で、高いアイソレーションが得られる。なお、信号配線の数がさらに増えても、上記の構成を敷衍することにより、同様の効果が得られる。
この発明に係る回路モジュールでは、第１の信号配線と第２の信号配線との間の、絶縁層の主面および内部における信号漏洩が共に抑制され、高いアイソレーションが得られる。
この発明の第１の実施形態に係る回路モジュールの上面図および断面図である。 この発明の第１の実施形態に係る回路モジュールを構成する回路基板の上面図および断面図、ならびに電子部品の上面図である。 この発明の第１の実施形態に係る回路モジュールにおいて、第１の帯状部接続ビア導体の好ましい位置を明らかにした実験例を説明するための上面図である。 この発明の第２の実施形態に係る回路モジュールの上面図である。 この発明の第２の実施形態に係る回路モジュールに対する比較例に係る回路モジュールの上面図である。 この発明の第２の実施形態に係る回路モジュールにおける第１の信号配線と第２の信号配線との間のアイソレーションの周波数特性と、比較例に係る回路モジュールにおける同じ２つの信号配線の間のアイソレーションの周波数特性との、比較図と測定値の表である。 この発明の第２の実施形態に係る回路モジュールにおける第１の信号配線と第３の信号配線との間のアイソレーションの周波数特性と、比較例に係る回路モジュールにおける同じ２つの信号配線の間のアイソレーションの周波数特性との、比較図と測定値の表である。 この発明の第２の実施形態に係る回路モジュールにおける第２の信号配線と第４の信号配線との間のアイソレーションの周波数特性と、比較例に係る回路モジュールにおける同じ２つの信号配線の間のアイソレーションの周波数特性との、比較図と測定値の表である。 この発明の第３の実施形態に係る回路モジュールの上面図である。 特許文献１に記載の回路基板の上面図および断面図である。
以下にこの発明の実施形態を示して、この発明の特徴とするところをさらに詳しく説明する。この発明は、たとえば多極コネクタが回路基板に接続されてなる回路モジュールなどに適用される。ただし、この発明は、それ以外の回路モジュールにも適用可能である。
−回路モジュールの第１の実施形態−
この発明に係る回路モジュールの第１の実施形態である回路モジュールの構造について、図１および図２を用いて説明する。
なお、各図面は模式図であり、実際の製品の寸法は必ずしも反映されていない。また、製造工程上で発生する各構成要素の形状のばらつきなども、各図面に必ずしも反映されていない。すなわち、以後、この明細書中で説明のために用いられる図面は、たとえ実際の製品と異なる部分があったとしても、本質的な面で実際の製品を表わすものと言うことができる。
図１は、この発明の第１の実施形態に係る回路モジュールの上面図および断面図である。図１（Ａ）には、回路モジュール１００の上面図が示されている。図１（Ｂ）には、回路モジュール１００を、図１（Ａ）に示されているＡ−Ａ線を含む面で切断した場合の矢視断面図が示されている。図２は、この発明の第１の実施形態に係る回路モジュールを構成する回路基板の上面図および断面図、ならびに電子部品の上面図である。図２（Ａ）には、回路モジュール１００を構成する回路基板１０の上面図が示されている。図２（Ｂ）には、回路基板１０を、図２（Ａ）に示されているＡ−Ａ線を含む面で切断した場合の矢視断面図が示されている。図２（Ｃ）には、電子部品２０の上面図が示されている。すなわち、図２には、回路モジュール１００の各構成要素の形状を理解しやすくするため、回路モジュール１００の組み立て前の各要素が示されている。
回路モジュール１００は、回路基板１０と電子部品２０とを備える。回路基板１０は、絶縁層１１、第１の信号導体１２、第２の信号導体１３、接地導体１４、ビア導体１５および接地導体層１６を含む。電子部品２０は、部品素体２１、第１の信号端子２２、第２の信号端子２３および第１の接地端子２４を含む。
第１の信号導体１２および第２の信号導体１３は、絶縁層１１の主面上に配置され、互いに並行する部分を有する帯状の導体である。接地導体１４は、絶縁層１１の主面上に配置され、平面部１４ａと第１の帯状部１４ｂとを含む。
平面部１４ａは、上記の２つの信号導体と接触することなく絶縁層１１の主面を被覆するように形成された平面状の導体である。第１の帯状部１４ｂは、一端が平面部１４ａの所定の箇所に接続され、他端が平面部１４ａの別の箇所に接続されている。また、第１の帯状部１４ｂは、第１の信号導体１２と第２の信号導体１３との間で、第１の信号導体１２および第２の信号導体１３と並行して配置されている。
第１の信号導体１２は、第１の信号端子２２と接続され、第２の信号導体１３は、第２の信号端子２３と接続され、第１の帯状部１４ｂは、第１の接地端子２４と接続されている。また、接地導体層１６は、２つの絶縁層１１の間に設けられており、不図示の接地電極に接続されている。
第１の信号導体１２の第２の信号導体１３に並行する部分と第１の信号端子２２との接続体を第１の信号配線Ｌａとする。第２の信号導体１３の第１の信号導体１２に並行する部分と第２の信号端子２３との接続体を第２の信号配線Ｌｂとする。また、第１の帯状部１４ｂと第１の接地端子２４との接続体を第１の接地配線Ｌｃとする。その場合、第１の接地配線Ｌｃは、第１の信号配線Ｌａと第２の信号配線Ｌｂとが互いに並行する領域において、第１の信号配線Ｌａと第２の信号配線Ｌｂとの間にある。
ビア導体１５は、少なくとも１つの平面部接続ビア導体１５ａと、少なくとも１つの第１の帯状部接続ビア導体１５ｂとを含む。平面部接続ビア導体１５ａは、平面部１４ａと接地導体層１６とを接続している。そして、第１の帯状部接続ビア導体１５ｂは、第１の帯状部１４ｂと接地導体層１６とを接続している。
回路モジュール１００では、第１の信号導体１２と第２の信号導体１３との間の、絶縁層１１の主面上における信号漏洩は、第１の接地配線Ｌｃがシールド効果を奏することにより抑制される。さらに、第１の信号配線Ｌａと第２の信号配線Ｌｂとの間の、絶縁層１１の内部における信号漏洩は、第１の帯状部接続ビア導体１５ｂがシールド効果を奏することにより抑制される。すなわち、第１の接地配線Ｌｃに第１の帯状部接続ビア導体１５ｂが接続されることにより、第１の信号配線Ｌａと第２の信号配線Ｌｂとの間で、高いアイソレーションが得られる。
回路モジュール１００において、第１の帯状部接続ビア導体１５ｂの好ましい位置を明らかにした実験例について、図３を用いて説明する。図３は、この発明の第１の実施形態に係る回路モジュールにおいて、第１の帯状部接続ビア導体の好ましい位置を明らかにした実験例を説明するための上面図である。図３（Ａ）には、回路モジュール１００において、第１の帯状部接続ビア導体１５ｂの位置を種々変更した場合を模式的に示した上面図の一部が示されている。それ以外の構成要素については、前述の回路モジュール１００と同様であるため、ここではそれらについてのさらなる説明を省略する。
図３（Ａ）において、（１）は、第１の帯状部接続ビア導体１５ｂが第１の信号配線Ｌａと第２の信号配線Ｌｂとが互いに並行する領域における第１の接地配線Ｌｃの一端にある場合を示す。（５）は、第１の帯状部接続ビア導体１５ｂが上記の領域における第１の接地配線Ｌｃの他端にある場合を示す。（３）は、第１の帯状部接続ビア導体１５ｂが上記の領域における第１の接地配線Ｌｃの中央部にある場合を示す。（２）は、第１の帯状部接続ビア導体１５ｂが（１）と（３）との中間の位置にある場合を示す。（４）は、第１の帯状部接続ビア導体１５ｂが（３）と（５）との中間の位置にある場合を示す。
上記のそれぞれの場合における、第１の信号導体１２と第２の信号導体１３との間のアイソレーションについてまとめたものを表１に示す。なお、表１は、第１の帯状部接続ビア導体１５ｂが設けられておらず、絶縁層の内部における信号漏洩が抑制されていない回路モジュールにおけるアイソレーションを基準として、それからの差分を示している。
表１の結果から、第１の帯状部接続ビア導体１５ｂは、図３（Ｂ）に示されるように、第１の接地配線Ｌｃの、第１の信号配線Ｌａと第２の信号配線Ｌｂとが互いに並行する領域の中央部に配置されることが好ましい。この場合、第１の信号配線Ｌａと第２の信号配線Ｌｂとの間の、絶縁層１１の内部における信号漏洩がさらに効果的に抑制される。すなわち、第１の信号配線Ｌａと第２の信号配線Ｌｂとの間で、さらに高いアイソレーションが得られる。
−回路モジュールの第２の実施形態−
この発明に係る回路モジュールの第２の実施形態である回路モジュールの構造について、図４を用いて説明する。
図４は、この発明の第２の実施形態に係る回路モジュールの上面図である。回路モジュール２００は、回路基板１０Ａと電子部品２０Ａとを備える。回路基板１０Ａは、絶縁層１１、第１の信号導体１２、第２の信号導体１３、第３の信号導体１７、第４の信号導体１８、接地導体１４、ビア導体１５および接地導体層１６を含む。電子部品２０Ａは、部品素体２１、第１の信号端子２２、第２の信号端子２３、第３の信号端子２６、第４の信号端子２７、第１の接地端子２４、第２の接地端子２５、第３の接地端子２８および第４の接地端子２９を含む。
第３の信号導体１７および第４の信号導体１８は、絶縁層１１の主面上に配置され、互いに並行する部分を有する帯状の導体である。第３の信号導体１７は、第１の信号導体１２が延伸する軸線上において、第１の信号導体１２と対向して延伸している。第４の信号導体１８は、第２の信号導体１３が延伸する軸線上において、第２の信号導体１３と対向して延伸している。
接地導体１４は、絶縁層１１の主面上に配置され、平面部１４ａと第１の帯状部１４ｂとに加え、第２の帯状部１４ｃと、第３の帯状部１４ｄと、第４の帯状部１４ｅと、第５の帯状部１４ｆをさらに含む。
第２の帯状部１４ｃは、第２の信号導体１３と並行して隣接している。第３の帯状部１４ｄは、第３の信号導体１７と第４の信号導体１８との間で、第３の信号導体１７および第４の信号導体１８と並行して配置されている。第４の帯状部１４ｅは、第４の信号導体１８と並行して隣接している。
第３の信号導体１７は、第３の信号端子２６と接続され、第４の信号導体１８は、第４の信号端子２７と接続されている。第２の帯状部１４ｃは、第２の接地端子２５と接続され、第３の帯状部１４ｄは、第３の接地端子２８と接続され、第４の帯状部１４ｅは、第４の接地端子２９と接続されている。
また、第２の帯状部１４ｃと第２の接地端子２５との接続体を第２の接地配線Ｌｄとしたときに、第２の接地配線Ｌｄは、第２の信号配線Ｌｂを第１の接地配線Ｌｃと共に挟むようにして隣接している。
第３の信号導体１７の第４の信号導体１８に並行する部分と第３の信号端子２６との接続体を第３の信号配線Ｌｅとする。第４の信号導体１８の第３の信号導体１７に並行する部分と第４の信号端子２７との接続体を第４の信号配線Ｌｆとする。第３の帯状部１４ｄと第３の接地端子２８との接続体を第３の接地配線Ｌｇとする。その場合、第３の接地配線Ｌｇは、第３の信号配線Ｌｅと第４の信号配線Ｌｆとが互いに並行する領域において、第３の信号配線Ｌｅと第４の信号配線Ｌｆとの間にある。
また、第４の帯状部１４ｅと第４の接地端子２９との接続体を第４の接地配線Ｌｈとしたときに、第４の接地配線Ｌｈは、第４の信号配線Ｌｆを第３の接地配線Ｌｇと共に挟むようにして隣接している。
第５の帯状部１４ｆは、第１の帯状部１４ｂ、第２の帯状部１４ｃ、第３の帯状部１４ｄおよび第４の帯状部１４ｅと直交する方向に延伸している。そして、第１の帯状部１４ｂ、第２の帯状部１４ｃ、第３の帯状部１４ｄおよび第４の帯状部１４ｅは、それぞれ第５の帯状部１４ｆと接続されている。
ビア導体１５は、前述の各ビア導体に加えて、第２の帯状部接続ビア導体１５ｃ、第３の帯状部接続ビア導体１５ｄ、第４の帯状部接続ビア導体１５ｅおよび第５の帯状部接続ビア導体１５ｆを含む。第２の帯状部接続ビア導体１５ｃは、第２の帯状部１４ｃと接地導体層１６とを接続している。第３の帯状部接続ビア導体１５ｄは、第３の帯状部１４ｄと接地導体層１６とを接続している。第４の帯状部接続ビア導体１５ｅは、第４の帯状部１４ｅと接地導体層１６とを接続している。そして、第５の帯状部接続ビア導体１５ｆは、第５の帯状部１４ｆと接地導体層１６とを接続している。
回路モジュール２００では、第１の信号配線Ｌａと第２の信号配線Ｌｂとの間、および第３の信号配線Ｌｅと第４の信号配線Ｌｆとの間の、絶縁層１１の主面上および内部における信号漏洩が抑制される。また、第１の信号配線Ｌａと第３の信号配線Ｌｅとの間、および第２の信号配線Ｌｂと第４の信号配線Ｌｆとの間の信号漏洩が抑制される。
図５は、この発明の第２の実施形態に係る回路モジュールに対する比較例に係る回路モジュールの上面図である。上記の信号漏洩の違いについて、回路モジュール２００のアイソレーションと、図５に示されている前述の各帯状部接続ビア導体が設けられていない回路モジュール３００のアイソレーションとを比較することにより確認した。回路モジュール３００において、前述の各帯状部接続ビア導体が設けられていないこと以外の構成要素は、回路モジュール２００と同様である。
図６は、この発明の第２の実施形態に係る回路モジュールにおける第１の信号配線と第２の信号配線との間のアイソレーションの周波数特性と、比較例に係る回路モジュールにおける同じ２つの信号配線の間のアイソレーションの周波数特性との、比較図と測定値の表である。図６における「ＲＦ信号１とＲＦ信号２との間のアイソレーション特性」とは、第１の信号配線Ｌａと第２の信号配線Ｌｂとの間のアイソレーションの周波数特性を意味する。
また、図６（Ａ）に示された比較図において、実線が回路モジュール２００における上記の信号配線間のアイソレーションの周波数特性であり、点線が回路モジュール３００における上記の信号配線間のアイソレーションの周波数特性である。そして、図６（Ｂ）に示された表は、それぞれの回路モジュールにおける３ＧＨｚおよび６ＧＨｚでの上記の信号配線間のアイソレーションの測定値である。
図６には、第１の接地配線Ｌｃに第１の帯状部接続ビア導体１５ｂが接続されることの効果が示されている。すなわち、上記の帯状部接続ビア導体により、第１の信号配線Ｌａと第２の信号配線Ｌｂとの間のアイソレーションが改善されていることがわかる。
図７は、この発明の第２の実施形態に係る回路モジュールにおける第１の信号配線と第３の信号配線との間のアイソレーションの周波数特性と、比較例に係る回路モジュールにおける同じ２つの信号配線の間のアイソレーションの周波数特性との、比較図と測定値の表である。図７における「ＲＦ信号１とＲＦ信号３との間のアイソレーション特性」とは、第１の信号配線Ｌａと第３の信号配線Ｌｅとの間のアイソレーションの周波数特性を意味する。
図６と同様に、図７（Ａ）に示された比較図において、実線が回路モジュール２００における上記の信号配線間のアイソレーションの周波数特性であり、点線が回路モジュール３００における上記の信号配線間のアイソレーションの周波数特性である。そして、図７（Ｂ）に示された表は、それぞれの回路モジュールにおける３ＧＨｚおよび６ＧＨｚでの上記の信号配線間のアイソレーションの測定値である。
図７には、第１の接地配線Ｌｃに第１の帯状部接続ビア導体１５ｂが、第３の接地配線Ｌｇに第３の帯状部接続ビア導体１５ｄが、第５の帯状部１４ｆに第５の帯状部接続ビア導体１５ｆがそれぞれ接続されることの効果が示されている。すなわち、上記の帯状部接続ビア導体により、第１の信号配線Ｌａと第３の信号配線Ｌｅとの間のアイソレーションが大きく改善されていることがわかる。
図８は、この発明の第２の実施形態に係る回路モジュールにおける第２の信号配線と第４の信号配線との間のアイソレーションの周波数特性と、比較例に係る回路モジュールにおける同じ２つの信号配線の間のアイソレーションの周波数特性との、比較図と測定値の表である。図８における「ＲＦ信号２とＲＦ信号４との間のアイソレーション特性」とは、第２の信号配線Ｌｂと第４の信号配線Ｌｆとの間のアイソレーションの周波数特性を意味する。
図６および図７と同様に、図８（Ａ）に示された比較図において、実線が回路モジュール２００における上記の信号配線間のアイソレーションの周波数特性であり、点線が回路モジュール３００における上記の信号配線間のアイソレーションの周波数特性である。そして、図８（Ｂ）に示された表は、それぞれの回路モジュールにおける３ＧＨｚおよび６ＧＨｚでの上記の信号配線間のアイソレーションの測定値である。
図８には、第１の接地配線Ｌｃに第１の帯状部接続ビア導体１５ｂが、第２の接地配線Ｌｄに第２の帯状部接続ビア導体１５ｃが、第３の接地配線Ｌｇに第３の帯状部接続ビア導体１５ｄが、第４の接地配線Ｌｈに第４の帯状部接続ビア導体１５ｅが、第５の帯状部１４ｆに第５の帯状部接続ビア導体１５ｆがそれぞれ接続されることの効果が示されている。すなわち、上記の帯状部接続ビア導体により、第２の信号配線Ｌｂと第４の信号配線Ｌｆとの間のアイソレーションがより大きく改善されていることが分かる。
−回路モジュールの第３の実施形態−
この発明に係る回路モジュールの第３の実施形態である回路モジュールの構造について、図９を用いて説明する。
図９は、この発明の第３の実施形態に係る回路モジュールの上面図である。回路モジュール４００は、回路基板１０Ｂと電子部品２０Ａとを備える。回路基板１０Ｂは、図４に示された回路基板１０Ａと類似しており、絶縁層１１、第１の信号導体１２、第２の信号導体１３、第３の信号導体１７、第４の信号導体１８、接地導体１４、ビア導体１５および接地導体層１６を含む。ただし、接地導体１４に第５の帯状部１４ｆが含まれていない。また、第１の帯状部１４ｂと第３の帯状部１４ｄとが接続されておらず、第２の帯状部１４ｃと第４の帯状部１４ｅとが接続されていない。電子部品２０Ａは、図４に示されたものと同様である。
回路モジュール４００のような構造の場合であっても、前述のように各帯状部に接続されている各帯状部接続ビア導体の効果が得られる。すなわち、第１の信号配線Ｌａと第２の信号配線Ｌｂとの間、および第３の信号配線Ｌｅと第４の信号配線Ｌｆとの間の、絶縁層１１の主面上および内部における信号漏洩が抑制される。
なお、今回開示した上記実施形態はすべての点で例示であって、限定的な解釈の根拠となるものではない。したがって、本発明の技術的範囲は、上記した実施形態のみによって解釈されるものではなく、請求の範囲の記載に基づいて画定される。また、請求の範囲と均等の意味および範囲内でのすべての変更が含まれる。
１０，１０Ａ，１０Ｂ，５１０ 回路基板、１１，５１１ 絶縁層、１２，５１２ 第１の信号導体、１３，５１３ 第２の信号導体、１４，５１４ 接地導体、１４ａ，５１４ａ 平面部、１４ｂ 第１の帯状部、１４ｃ 第２の帯状部、１４ｄ 第３の帯状部、１４ｅ 第４の帯状部、１４ｆ 第５の帯状部、１５ ビア導体、１５ａ 平面部接続ビア導体、１５ｂ 第１の帯状部接続ビア導体、１５ｃ 第２の帯状部接続ビア導体、１５ｄ 第３の帯状部接続ビア導体、１５ｅ 第４の帯状部接続ビア導体、１５ｆ 第５の帯状部接続ビア導体、１６ 接地導体層、１７ 第３の信号導体、１８ 第４の信号導体、２０，２０Ａ 電子部品、２１ 部品素体、２２ 第１の信号端子、２３ 第２の信号端子、２４ 第１の接地端子、２５ 第２の接地端子、２６ 第３の信号端子、２７ 第４の信号端子、２８ 第３の接地端子、２９ 第４の接地端子、１００，２００，３００，４００ 回路モジュール、５１１ｄ 窪み部、５１４ｂ 帯状部、５１６ 導体層、Ｌａ 第１の信号配線、Ｌｂ 第２の信号配線、Ｌｃ 第１の接地配線、Ｌｄ 第２の接地配線、Ｌｅ 第３の信号配線、Ｌｆ 第４の信号配線、Ｌｇ 第３の接地配線、Ｌｈ 第４の接地配線。

Claims (6)

  1. 絶縁層、第１の信号導体、第２の信号導体、接地導体および接地導体層を含む回路基板と、第１の信号端子、第２の信号端子および第１の接地端子を含む電子部品とを備える回路モジュールであって、
    前記第１の信号導体および前記第２の信号導体は、前記絶縁層の主面上に配置され、互いに並行する部分を有する帯状の導体であり、
    前記接地導体は、前記絶縁層の主面上に配置され、前記第１の信号導体と前記第２の信号導体との間で、前記第１の信号導体および前記第２の信号導体と並行する第１の帯状部を含み、
    前記第１の信号導体は、前記第１の信号端子と接続され、前記第２の信号導体は、前記第２の信号端子と接続され、前記第１の帯状部は、前記第１の接地端子と接続されており、
    前記第１の信号導体の前記第２の信号導体に並行する部分と前記第１の信号端子との接続体を第１の信号配線とし、前記第２の信号導体の前記第１の信号導体に並行する部分と前記第２の信号端子との接続体を第２の信号配線とし、前記第１の帯状部と前記第１の接地端子との接続体を第１の接地配線としたときに、前記第１の接地配線は、前記第１の信号配線と前記第２の信号配線とが互いに並行する領域において、前記第１の信号配線と前記第２の信号配線との間にあり、
    前記回路基板は、前記第１の信号配線と前記第２の信号配線とが互いに並行する領域内で、前記第１の帯状部と前記接地導体層とを接続する少なくとも１つの第１の帯状部接続ビア導体を含み、
    前記接地導体は、前記第２の信号導体と並行して隣接する第２の帯状部をさらに含み、
    前記電子部品は、第２の接地端子をさらに含み、
    前記第２の帯状部は、前記第２の接地端子と接続されており、
    前記第２の帯状部と前記第２の接地端子との接続体を第２の接地配線としたときに、前記第２の接地配線は、前記第２の信号配線を前記第１の接地配線と共に挟むようにして隣接しており、
    前記回路基板は、前記第２の帯状部と前記接地導体層とを接続する少なくとも１つの第２の帯状部接続ビア導体をさらに含む、回路モジュール。
  2. 前記第１の帯状部接続ビア導体は、前記第１の接地配線の、前記第１の信号配線と前記第２の信号配線とが互いに並行する領域の中央部に配置されていることを特徴とする、請求項１に記載の回路モジュール。
  3. 前記回路基板は、第３の信号導体と第４の信号導体とをさらに含み、
    前記第３の信号導体および前記第４の信号導体は、前記絶縁層の主面上に配置され、互いに並行する部分を有する帯状の導体であり、
    前記第３の信号導体は、前記第１の信号導体が延伸する軸線上において、前記第１の信号導体と対向して延伸しており、
    前記第４の信号導体は、前記第２の信号導体が延伸する軸線上において、前記第２の信号導体と対向して延伸しており、
    前記接地導体は、前記第３の信号導体と前記第４の信号導体との間で、前記第３の信号導体および前記第４の信号導体と並行する第３の帯状部をさらに含み、
    前記第３の帯状部は、前記第１の帯状部が延伸する軸線上において、前記第１の帯状部と対向して延伸しており、
    前記電子部品は、第３の信号端子、第４の信号端子および第３の接地端子をさらに含み、
    前記第３の信号導体は、前記第３の信号端子と接続され、前記第４の信号導体は、前記第４の信号端子と接続され、前記第３の帯状部は、前記第３の接地端子と接続されており、
    前記第３の信号導体の前記第４の信号導体に並行する部分と前記第３の信号端子との接続体を第３の信号配線とし、前記第４の信号導体の前記第３の信号導体に並行する部分と前記第４の信号端子との接続体を第４の信号配線とし、前記第３の帯状部と前記第３の接地端子との接続体を第３の接地配線としたときに、前記第３の接地配線は、前記第３の信号配線と前記第４の信号配線とが互いに並行する領域において、前記第３の信号配線と前記第４の信号配線との間にあり、
    前記回路基板は、前記第３の信号配線と前記第４の信号配線とが互いに並行する領域内で、前記第３の帯状部と前記接地導体層とを接続する少なくとも１つの第３の帯状部接続ビア導体をさらに含むことを特徴とする、請求項１または請求項２に記載の回路モジュール。
  4. 前記第３の帯状部接続ビア導体は、前記第３の接地配線の、前記第３の信号配線と前記第４の信号配線とが互いに並行する領域の中央部に配置されていることを特徴とする、請求項３に記載の回路モジュール。
  5. 前記接地導体は、前記第４の信号導体と並行して隣接する第４の帯状部をさらに含み、
    前記電子部品は、第４の接地端子をさらに含み、
    前記第４の帯状部は、前記第４の接地端子と接続されており、
    前記第４の帯状部と前記第４の接地端子との接続体を第４の接地配線としたときに、前記第４の接地配線は、前記第４の信号配線を前記第３の接地配線と共に挟むようにして隣接しており、
    前記回路基板は、前記第４の帯状部と前記接地導体層とを接続する少なくとも１つの第４の帯状部接続ビア導体をさらに含むことを特徴とする、請求項３または請求項４に記載の回路モジュール。
  6. 前記接地導体は、前記第１の帯状部および前記第３の帯状部と直交する方向に延伸する第５の帯状部をさらに含み、
    前記第１の帯状部および前記第３の帯状部は、前記第５の帯状部と接続されており、
    前記回路基板は、前記第５の帯状部と前記接地導体層とを接続する少なくとも１つの第５の帯状部接続ビア導体をさらに含むことを特徴とする、請求項３から請求項５のいずれか１項に記載の回路モジュール。
JP2019530956A 2017-07-20 2018-07-05 回路モジュール Active JP6680404B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017141313 2017-07-20
JP2017141313 2017-07-20
PCT/JP2018/025437 WO2019017206A1 (ja) 2017-07-20 2018-07-05 回路モジュール

Publications (2)

Publication Number Publication Date
JPWO2019017206A1 JPWO2019017206A1 (ja) 2020-03-19
JP6680404B2 true JP6680404B2 (ja) 2020-04-15

Family

ID=65016268

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019530956A Active JP6680404B2 (ja) 2017-07-20 2018-07-05 回路モジュール

Country Status (5)

Country Link
US (1) US11322429B2 (ja)
JP (1) JP6680404B2 (ja)
KR (1) KR102365872B1 (ja)
CN (1) CN110914976B (ja)
WO (1) WO2019017206A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7245947B1 (ja) * 2022-08-15 2023-03-24 Ｆｃｎｔ株式会社 印刷配線基板及び無線通信端末

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645473A (ja) * 1992-07-23 1994-02-18 Fujitsu Ltd 半導体装置
DE10205450A1 (de) * 2002-02-08 2003-08-28 Infineon Technologies Ag Schaltungsträger und Herstellung desselben
JP2006147676A (ja) * 2004-11-17 2006-06-08 Nec Corp 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置
JP4774920B2 (ja) 2005-10-31 2011-09-21 ソニー株式会社 光送受信装置
JP4790558B2 (ja) * 2006-10-02 2011-10-12 日東電工株式会社 配線回路基板の製造方法
CN102959797A (zh) * 2010-07-16 2013-03-06 株式会社村田制作所 天线装置
JP5621951B1 (ja) * 2012-12-19 2014-11-12 株式会社村田製作所 チップ部品の実装構造およびモジュール部品
JP6249648B2 (ja) * 2013-06-28 2017-12-20 キヤノン株式会社 プリント回路板及び電子機器
JP6442215B2 (ja) * 2014-09-30 2018-12-19 日本オクラロ株式会社 光モジュール、光送受信モジュール、プリント基板、及びフレキシブル基板
JP2017045814A (ja) 2015-08-26 2017-03-02 京セラ株式会社 配線基板
US9936571B2 (en) * 2015-09-02 2018-04-03 Sae Magnetics (H.K.) Ltd. Printed circuit board
WO2018101104A1 (ja) * 2016-11-29 2018-06-07 株式会社村田製作所 アンテナ装置
CN210840269U (zh) * 2017-02-16 2020-06-23 株式会社村田制作所 多层基板

Also Published As

Publication number Publication date
WO2019017206A1 (ja) 2019-01-24
CN110914976B (zh) 2023-12-08
US20200152552A1 (en) 2020-05-14
KR20200010375A (ko) 2020-01-30
KR102365872B1 (ko) 2022-02-22
US11322429B2 (en) 2022-05-03
JPWO2019017206A1 (ja) 2020-03-19
CN110914976A (zh) 2020-03-24

Similar Documents

Publication Publication Date Title
JP6540847B2 (ja) 伝送線路および電子機器
US7443272B2 (en) Signal transmission structure, circuit board and connector assembly structure
JP6013298B2 (ja) 高周波伝送線路
JP4730424B2 (ja) 積層コンデンサ
US10756462B2 (en) Resin multilayer substrate and an electronic device and a joint structure of a resin multilayer substrate
JP5790907B1 (ja) アンテナ装置、無線通信端末
US10588215B2 (en) Inter-board connection structure
JP6680404B2 (ja) 回路モジュール
JP4877791B2 (ja) 配線回路基板
WO2013186927A1 (ja) プリント基板
US20220384998A1 (en) Shielded flat cable and shielded flat cable with circuit board
JP7060171B2 (ja) 伝送線路及び回路基板
JP4339819B2 (ja) ハイパスフィルタ
JP5384395B2 (ja) 分布定数型ノイズフィルタ
JP5031650B2 (ja) 積層コンデンサ
JP5152307B2 (ja) 交差回路及びそれを用いた１８０度ハイブリッド回路
US9601874B2 (en) Connector and transmission line structure
JP5454991B2 (ja) ランド構造
JP2015026747A (ja) 樹脂多層基板
JP4748177B2 (ja) 積層コンデンサ
JP6745743B2 (ja) 高周波整合回路
WO2018061938A1 (ja) 回路モジュール
JP6054449B2 (ja) 半導体ｉｃ用パッケージ、マザーボード及び電気信号処理装置
US20170257942A1 (en) Multilayer circuit board
JP2012142511A (ja) 高速信号伝送用基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191122

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191122

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20191122

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200128

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20200130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200218

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200302

R150 Certificate of patent or registration of utility model

Ref document number: 6680404

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150