KR102365872B1 - 회로 모듈 - Google Patents

회로 모듈 Download PDF

Info

Publication number
KR102365872B1
KR102365872B1 KR1020197037446A KR20197037446A KR102365872B1 KR 102365872 B1 KR102365872 B1 KR 102365872B1 KR 1020197037446 A KR1020197037446 A KR 1020197037446A KR 20197037446 A KR20197037446 A KR 20197037446A KR 102365872 B1 KR102365872 B1 KR 102365872B1
Authority
KR
South Korea
Prior art keywords
signal
conductor
ground
band
wiring
Prior art date
Application number
KR1020197037446A
Other languages
English (en)
Other versions
KR20200010375A (ko
Inventor
요시로 마에다
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20200010375A publication Critical patent/KR20200010375A/ko
Application granted granted Critical
Publication of KR102365872B1 publication Critical patent/KR102365872B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10696—Single-in-line [SIL] package

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

회로 모듈(100)은 절연층(11), 제 1 신호 도체(12), 제 2 신호 도체(13), 접지 도체 및 접지 도체층(16)을 포함하는 회로 기판(10)과, 제 1 신호 단자(22), 제 2 신호 단자(23) 및 제 1 접지 단자(24)를 포함하는 전자 부품(20)을 구비한다.접지 도체는 제 1 신호 도체(12) 및 제 2 신호 도체(13)와 병행하는 제 1 띠형상부 (14b)를 포함한다. 제 1 신호 도체(12)의 제 2 신호 도체(13)에 병행하는 부분과 제 1 신호 단자(22)를 제 1 신호 배선(La)으로 하고, 제 2 신호 도체(13)의 제 1 신호 도체(12)에 병행하는 부분과 제 2 신호 단자(23)를 제 2 신호 배선(Lb)으로 했을 때에, 회로 기판(10)은 제 1 신호 배선(La)과 제 2 신호 배선(Lb)이 병행하는 영역 내에서, 제 1 띠형상부(14b)와 접지 도체층(16)을 접속하는 제 1 띠형상부 접속 비아 도체(15b)를 포함한다.

Description

회로 모듈
본 발명은 절연층, 제 1 신호 도체, 제 2 신호 도체, 접지 도체 및 접지 도체층을 포함하는 회로 기판과, 제 1 신호 단자, 제 2 신호 단자 및 접지 단자를 포함하는 전자 부품을 구비한 회로 모듈에 관한 것이다.
절연층, 제 1 신호 도체, 제 2 신호 도체 및 접지 도체를 포함하는 회로 기판의 일례로서, 일본 특허공개 2017-45814호 공보(특허문헌 1)에 기재된 회로 기판이 열거된다. 도 10은 특허문헌 1에 기재된 회로 기판의 상면도 및 단면도이다. 도 10(A)에는 회로 기판(510)의 상면도가 나타내어져 있다. 도 10(B)에는 회로 기판(510)을, 도 10(A)에 나타나 있는 A-A선을 포함하는 면에서 절단한 경우의 화살표 방향에서 본 단면도를 나타내고 있다.
회로 기판(510)은 절연층(511)과, 제 1 신호 도체(512)와, 제 2 신호 도체(513)와, 접지 도체(514)를 구비하고 있다. 제 1 신호 도체(512)와 제 2 신호 도체(513)는 절연층(511)의 주면 상에 배치되고, 서로 병행하는 부분을 갖는 띠형상의 도체이다.
접지 도체(514)는 절연층(511)의 주면 상에 배치되고, 평면부(514a)와 띠형상부(514b)를 포함하고 있다. 평면부(514a)는 상기의 2개의 신호 도체와 접촉하지 않고 절연층(511)의 주면을 피복하도록 형성된 평면 형상의 도체이다. 띠형상부(514b)는 상기의 2개의 신호 도체 사이를 연장하고, 일단이 평면부(514a)에 접속되고, 타단이 2개의 신호 도체의 서로 병행하는 부분 사이에 있는 띠형상의 도체이다.
절연층(511)에 있어서의 띠형상부(514b)의 직하의 임의의 개소에는 오목부(511d)가 형성되어 있다. 이 오목부(511d) 내에는 띠형상부(514b)의 일부가 충전되어 있다. 또, 오목부(511d)는 그 아래에 도체층(516)이 있다고 하여도, 충전된 띠형상부(514b)의 일부와 전기적으로 단락하는 경우가 없도록 형성되어 있다.
일본 특허공개 2017-45814호 공보
여기서, 특허문헌 1에 기재된 회로 기판(510)에 전자 부품(도면에 나타내지 않는다)을 접속해서 회로 모듈을 형성한 경우를 생각한다. 이 회로 모듈에 있어서는 제 1 신호 도체(512)와 전자 부품의 제 1 신호 단자(도면에 나타내지 않는다)로, 제 1 신호 배선이 형성된다. 또한, 제 2 신호 도체(513)와 전자 부품의 제 2 신호 단자(도면에 나타내지 않는다)로 제 2 신호 배선이 형성된다. 그리고, 띠형상부(514b)와 전자 부품의 접지 단자(도면에 나타내지 않는다)로 접지 배선이 형성된다.
이 경우, 상기의 제 1 신호 배선과 제 2 신호 배선 사이의 절연층(511)의 주면 상에 있어서의 신호 누설은 접지 배선에 의해 억제된다. 한편, 절연층(511)의 내부에 있어서의 신호 누설은 이 구조에서는 억제되지 않기 때문에, 제 1 신호 배선과 제 2 신호 배선 사이의 아이솔레이션(isolation)이 불충분하게 될 우려가 있다.
즉, 본 발명의 목적은 상기의 제 1 신호 배선과 제 2 신호 배선 사이의 절연층의 주면 및 내부에 있어서의 신호 누설이 함께 억제되어, 높은 아이솔레이션이 얻어지는 회로 모듈을 제공하는 것이다.
이 발명에 따른 회로 모듈에서는 제 1 신호 배선과 제 2 신호 배선 사이의 절연층의 내부에 있어서의 신호 누설의 억제를 위해 접지 배선의 구조에 관한 개량이 도모된다.
본 발명에 따른 회로 모듈은 절연층, 제 1 신호 도체, 제 2 신호 도체, 접지 도체 및 접지 도체층을 포함하는 회로 기판과, 제 1 신호 단자, 제 2 신호 단자 및 제 1 접지 단자를 포함하는 전자 부품을 구비한다.
제 1 신호 도체 및 제 2 신호 도체는 절연층의 주면 상에 배치되고 서로 병행하는 부분을 갖는 띠형상의 도체이다. 접지 도체는 절연층의 주면 상에 배치되고, 제 1 신호 도체와 제 2 신호 도체 사이에서, 제 1 신호 도체 및 제 2 신호 도체와 병행하는 제 1 띠형상부를 포함한다. 제 1 신호 도체는 제 1 신호 단자와 접속되고, 제 2 신호 도체는 제 2 신호 단자와 접속되고, 제 1 띠형상부는 제 1 접지 단자와 접속되어 있다.
제 1 신호 도체의 제 2 신호 도체에 병행하는 부분과 제 1 신호 단자의 접속체를 제 1 신호 배선으로 한다. 제 2 신호 도체의 제 1 신호 도체에 병행하는 부분과 제 2 신호 단자의 접속체를 제 2 신호 배선으로 한다. 또한, 제 1 띠형상부와 제 1 접지 단자의 접속체를 제 1 접지 배선으로 한다. 그 경우, 제 1 접지 배선은 제 1 신호 배선과 제 2 신호 배선이 서로 병행하는 영역에 있어서, 제 1 신호 배선과 제 2 신호 배선 사이에 있다.
그리고, 회로 기판은 제 1 신호 배선과 제 2 신호 배선이 서로 병행하는 영역 내에서, 제 1 띠형상부와 접지 도체층을 접속하는 적어도 1개의 제 1 띠형상부 접속 비아 도체를 포함한다.
상기의 회로 모듈에서는 제 1 신호 배선과 제 2 신호 배선 사이의 절연층의 주면 상에 있어서의 신호 누설은 제 1 접지 배선에 의해 억제된다. 또한, 제 1 신호 배선과 제 2 신호 배선 사이의 절연층의 내부에 있어서의 신호 누설은 제 1 띠형상부 접속 비아 도체에 의해 억제된다. 즉, 제 1 신호 배선과 제 2 신호 배선 사이에서, 높은 아이솔레이션이 얻어진다.
본 발명에 따른 회로 모듈은 이하의 특징을 구비하는 것이 바람직하다. 즉, 제 1 띠형상부 접속 비아 도체는 제 1 접지 배선의 제 1 신호 배선과 제 2 신호 배선이 서로 병행하는 영역의 중앙부에 배치되어 있다.
상기의 회로 모듈에서는 제 1 신호 배선과 제 2 신호 배선 사이의 절연층의 내부에 있어서의 신호 누설이 더욱 효과적으로 억제된다. 즉, 제 1 신호 배선과 제 2 신호 배선 사이에서, 더욱 높은 아이솔레이션이 얻어진다.
본 발명에 따른 회로 모듈 및 그 바람직한 실시형태는 이하의 특징을 구비하도록 하여도 좋다. 즉, 접지 도체는 제 2 신호 도체와 병행하여 인접하는 제 2 띠형상부를 더 포함한다. 전자 부품은 제 2 접지 단자를 더 포함한다. 제 2 띠형상부는 제 2 접지 단자와 접속되어 있다. 제 2 띠형상부와 제 2 접지 단자의 접속체를 제 2 접지 배선으로 했을 때에, 제 2 접지 배선은 제 2 신호 배선을 제 1 접지 배선과 함께 끼우도록 하여 인접하고 있다.
그리고, 회로 기판은 제 2 띠형상부와 접지 도체층을 접속하는 적어도 1개의 제 2 띠형상부 접속 비아 도체를 더 포함한다.
상기의 회로 모듈에서는 제 2 신호 배선으로부터의 절연층의 내부에 있어서의 신호 누설이 더욱 효과적으로 억제된다. 즉, 제 1 신호 배선과 제 2 신호 배선 사이에서, 더욱 높은 아이솔레이션이 얻어진다.
본 발명에 따른 회로 모듈 및 바람직한 실시형태는 이하의 특징을 구비하도록 하여도 좋다. 즉, 회로 기판은 제 3 신호 도체와 제 4 신호 도체를 더 포함한다. 제 3 신호 도체 및 제 4 신호 도체는 절연층의 주면 상에 배치되고, 서로 병행하는 부분을 갖는 띠형상의 도체이다. 제 3 신호 도체는 제 1 신호 도체가 연신하는 축선 상에 있어서, 제 1 신호 도체와 대향하여 연신하고 있다. 제 4 신호 도체는 제 2 신호 도체가 연신하는 축선 상에 있어서, 제 2 신호 도체와 대향해서 연신하고 있다.
접지 도체는 제 3 신호 도체와 제 4 신호 도체 사이에서, 제 3 신호 도체 및 제 4 신호 도체와 병행하는 제 3 띠형상부를 더 포함한다. 제 3 띠형상부는 제 1 띠형상부가 연신하는 축선 상에 있어서, 제 1 띠형상부와 대향해서 연신하고 있다.
전자 부품은 제 3 신호 단자, 제 4 신호 단자 및 제 3 접지 단자를 더 포함한다. 제 3 신호 도체는 제 3 신호 단자와 접속되고, 제 4 신호 도체는 제 4 신호 단자와 접속되고, 제 3 띠형상부는 제 3 접지 단자와 접속되어 있다.
제 3 신호 도체의 제 4 신호 도체에 병행하는 부분과 제 3 신호 단자의 접속체를 제 3 신호 배선으로 한다. 제 4 신호 도체의 제 3 신호 도체에 병행하는 부분과 제 4 신호 단자의 접속체를 제 4 신호 배선으로 한다. 제 3 띠형상부와 제 3 접지 단자의 접속체를 제 3 접지 배선으로 한다. 그 경우, 제 3 접지 배선은 제 3 신호 배선과 제 4 신호 배선이 서로 병행하는 영역에 있어서, 제 3 신호 배선과 제 4 신호 배선 사이에 있다.
그리고, 회로 기판은 제 3 신호 배선과 제 4 신호 배선이 서로 병행하는 영역 내에서, 제 3 띠형상부와 접지 도체층을 접속하는 적어도 1개의 제 3 띠형상부 접속 비아 도체를 더 포함한다.
상기의 회로 모듈에서는 제 3 신호 배선과 제 4 신호 배선 사이의 절연층의 주면 상에 있어서의 신호 누설은 제 3 접지 배선에 의해 억제된다. 또한, 제 3 신호 배선과 제 4 신호 배선 사이의 절연층의 내부에 있어서의 신호 누설은 제 3 띠형상부 접속 비아 도체에 의해 억제된다. 즉, 다단자의 전자 부품이 사용되고, 제 1 내지 제 4 신호 배선이 형성된 경우라도, 제 1 신호 배선과 제 2 신호 배선 사이 및 제 3 신호 배선과 제 4 신호 배선 사이에서, 높은 아이솔레이션이 얻어진다. 또한, 신호 배선의 수가 더욱 증가하여도, 상기의 구성을 부연함으로써, 동일한 효과가 얻어진다.
본 발명에 따른 회로 모듈 및 바람직한 실시형태 중, 접지 도체가 제 3 띠형상부를 더 포함하는 회로 모듈은 이하의 특징을 구비하도록 하여도 좋다. 즉, 제 3 띠형상부 접속 비아 도체는 제 3 접지 배선의 제 3 신호 배선과 제 4 신호 배선이 서로 병행하는 영역의 중앙부에 배치되어 있다.
상기의 회로 모듈에서는 제 3 신호 배선과 제 4 신호 배선 사이의 절연층의 내부에 있어서의 신호 누설이 더욱 효과적으로 억제된다. 즉, 제 3 신호 배선과 제 4 신호 배선 사이에서, 더욱 높은 아이솔레이션이 얻어진다.
본 발명에 따른 회로 모듈 및 바람직한 실시형태 중, 접지 도체가 제 3 띠형상부를 더 포함하는 회로 모듈은 이하의 특징을 구비하도록 하여도 좋다. 즉, 접지 도체는 제 4 신호 도체와 병행하여 인접하는 제 4 띠형상부를 더 포함한다. 전자 부품은 제 4 접지 단자를 더 포함한다. 제 4 띠형상부는 제 4 접지 단자와 접속되어 있다. 제 4 띠형상부와 제 4 접지 단자의 접속체를 제 4 접지 배선으로 했을 때에, 제 4 접지 배선은 제 4 신호 배선을 제 3 접지 배선과 함께 끼우도록 하여 인접하고 있다.
그리고, 회로 기판은 제 4 띠형상부와 접지 도체층을 접속하는 적어도 1개의 제 4 띠형상부 접속 비아 도체를 더 포함한다.
상기의 회로 모듈에서는 제 4 신호 배선으로부터의 절연층의 내부에 있어서의 신호 누설이 더욱 효과적으로 억제된다. 즉, 제 3 신호 배선과 제 4 신호 배선 사이에서, 더욱 높은 아이솔레이션이 얻어진다.
본 발명에 따른 회로 모듈 및 바람직한 실시형태 중, 접지 도체가 제 3 띠형상부를 더 포함하는 회로 모듈은 이하의 특징을 구비하도록 하여도 좋다. 즉, 접지 도체는 제 1 띠형상부 및 제 3 띠형상부와 직교하는 방향으로 연신하는 제 5 띠형상부를 더 포함한다. 제 1 띠형상부 및 제 3 띠형상부는 제 5 띠형상부와 접속되어 있다.
그리고, 회로 기판은 제 5 띠형상부와 접지 도체층을 접속하는 적어도 1개의 제 5 띠형상부 접속 비아 도체를 더 포함한다.
상기의 회로 모듈에서는 다단자의 전자 부품이 사용되고 제 1 내지 제 4 신호 배선이 형성된 경우라도, 제 1 신호 배선과 제 3 신호 배선 사이 및 제 2 신호 배선과 제 4 신호 배선 사이에서, 높은 아이솔레이션이 얻어진다. 또한, 신호 배선의 수가 더욱 증가하여도, 상기의 구성을 부연함으로써, 동일한 효과가 얻어진다.
이 발명에 따른 회로 모듈에서는 제 1 신호 배선과 제 2 신호 배선 사이의 절연층의 주면 및 내부에 있어서의 신호 누설이 함께 억제되어, 높은 아이솔레이션이 얻어진다.
도 1은 본 발명의 제 1 실시형태에 따른 회로 모듈의 상면도 및 단면도이다.
도 2는 본 발명의 제 1 실시형태에 따른 회로 모듈을 구성하는 회로 기판의 상면도 및 단면도, 그리고 전자 부품의 상면도이다.
도 3은 본 발명의 제 1 실시형태에 따른 회로 모듈에 있어서, 제 1 띠형상부 접속 비아 도체의 바람직한 위치를 명확하게 한 실험예를 설명하기 위한 상면도이다.
도 4는 본 발명의 제 2 실시형태에 따른 회로 모듈의 상면도이다.
도 5는 본 발명의 제 2 실시형태에 따른 회로 모듈에 대한 비교예에 따른 회로 모듈의 상면도이다.
도 6은 본 발명의 제 2 실시형태에 따른 회로 모듈에 있어서의 제 1 신호 배선과 제 2 신호 배선 사이의 아이솔레이션의 주파수 특성과, 비교예에 따른 회로 모듈에 있어서의 동일한 2개의 신호 배선 사이의 아이솔레이션의 주파수 특성의 비교도와 측정치의 표이다.
도 7은 본 발명의 제 2 실시형태에 따른 회로 모듈에 있어서의 제 1 신호 배선과 제 3 신호 배선 사이의 아이솔레이션의 주파수 특성과, 비교예에 따른 회로 모듈에 있어서의 동일한 2개의 신호 배선 사이의 아이솔레이션의 주파수 특성의 비교도와 측정치의 표이다.
도 8은 본 발명의 제 2 실시형태에 따른 회로 모듈에 있어서의 제 2 신호 배선과 제 4 신호 배선 사이의 아이솔레이션의 주파수 특성과, 비교예에 따른 회로 모듈에 있어서의 동일한 2개의 신호 배선 사이의 아이솔레이션의 주파수 특성의 비교도와 측정치의 표이다.
도 9는 본 발명의 제 3 실시형태에 따른 회로 모듈의 상면도이다.
도 10은 특허문헌 1에 기재된 회로 기판의 상면도 및 단면도이다.
이하에 본 발명의 실시형태를 나타내고, 본 발명의 특징으로 하는 바를 더욱 상세하게 설명한다. 본 발명은 예를 들면 다극 커넥터가 회로 기판에 접속되어 이루어지는 회로 모듈 등에 적용된다. 단, 본 발명은 그 이외의 회로 모듈에도 적용 가능하다.
-회로 모듈의 제 1 실시형태-
본 발명에 따른 회로 모듈의 제 1 실시형태인 회로 모듈의 구조에 대해서, 도 1 및 도 2를 사용하여 설명한다.
또한, 각 도면은 모식도이고, 실제 제품의 치수는 반드시 반영되어 있는 것은 아니다. 또한, 제조 공정 상에서 발생하는 각 구성 요소의 형상의 변형 등도, 각 도면에 반드시 반영되어 있는 것은 아니다. 즉, 이후, 본 명세서 중에서 설명을 위해 사용되는 도면은 예를 들면, 실제의 제품과 다른 부분이 있었다고 하여도, 본질적인 면에서 실제의 제품을 나타내는 것으로 말할 수 있다.
도 1은 본 발명의 제 1 실시형태에 따른 회로 모듈의 상면도 및 단면도이다. 도 1(A)에는 회로 모듈(100)의 상면도가 나타내어져 있다. 도 1(B)에는 회로 모듈(100)을, 도 1(A)에 나타내고 있는 A-A선을 포함하는 면으로 절단한 경우의 화살표 방향에서 본 단면도가 나타내어져 있다. 도 2는 본 발명의 제 1 실시형태에 따른 회로 모듈을 구성하는 회로 기판의 상면도 및 단면도, 그리고 전자 부품의 상면도이다. 도 2(A)에는 회로 모듈(100)을 구성하는 회로 기판(10)의 상면도가 나타내어져 있다. 도 2(B)에는 회로 기판(10)을, 도 2(A)에 나타내고 있는 A-A선을 포함하는 면으로 절단한 경우의 화살표 방향에서 본 단면도가 나타내어져 있다. 도 2(C)에는 전자 부품(20)의 상면도가 나타내어져 있다. 즉, 도 2에는 회로 모듈(100)의 각 구성 요소의 형상을 이해하기 쉽게 하기 위해서, 회로 모듈(100)의 조립 전의 각 요소가 나타내어져 있다.
회로 모듈(100)은 회로 기판(10)과 전자 부품(20)을 구비한다. 회로 기판(10)은 절연층(11), 제 1 신호 도체(12), 제 2 신호 도체(13), 접지 도체(14), 비아 도체(15) 및 접지 도체층(16)을 포함한다. 전자 부품(20)은 부품소체(21), 제 1 신호 단자(22), 제 2 신호 단자(23) 및 제 1 접지 단자(24)를 포함한다.
제 1 신호 도체(12) 및 제 2 신호 도체(13)는 절연층(11)의 주면 상에 배치되고, 서로 병행하는 부분을 갖는 띠형상의 도체이다. 접지 도체(14)는 절연층(11)의 주면 상에 배치되고, 평면부(14a)와 제 1 띠형상부(14b)를 포함한다.
평면부(14a)는 상기의 2개의 신호 도체와 접촉하지 않고 절연층(11)의 주면을 피복하도록 형성된 평면 형상의 도체이다. 제 1 띠형상부(14b)는 일단이 평면부(14a)의 소정의 개소에 접속되고, 타단이 평면부(14a)의 다른 개소에 접속되어 있다. 또한, 제 1 띠형상부(14b)는 제 1 신호 도체(12)와 제 2 신호 도체(13) 사이에서, 제 1 신호 도체(12) 및 제 2 신호 도체(13)와 병행하여 배치되어 있다.
제 1 신호 도체(12)는 제 1 신호 단자(22)와 접속되고, 제 2 신호 도체(13)는 제 2 신호 단자(23)와 접속되고, 제 1 띠형상부(14b)는 제 1 접지 단자(24)와 접속되어 있다. 또한, 접지 도체층(16)은 2개의 절연층(11) 사이에 설치되어 있고, 도면에 나타내지 않는 접지 전극에 접속되어 있다.
제 1 신호 도체(12)의 제 2 신호 도체(13)에 병행하는 부분과 제 1 신호 단자(22)의 접속체를 제 1 신호 배선(La)으로 한다. 제 2 신호 도체(13)의 제 1 신호 도체(12)에 병행하는 부분과 제 2 신호 단자(23)의 접속체를 제 2 신호 배선(Lb)으로 한다. 또한, 제 1 띠형상부(14b)와 제 1 접지 단자(24)의 접속체를 제 1 접지 배선(Lc)으로 한다. 그 경우, 제 1 접지 배선(Lc)은 제 1 신호 배선(La)과 제 2 신호 배선(Lb)이 서로 병행하는 영역에 있어서, 제 1 신호 배선(La)과 제 2 신호 배선(Lb) 사이에 있다.
비아 도체(15)는 적어도 1개의 평면부 접속 비아 도체(15a)와, 적어도 1개의 제 1 띠형상부 접속 비아 도체(15b)를 포함한다. 평면부 접속 비아 도체(15a)는 평면부(14a)와 접지 도체층(16)을 접속하고 있다. 그리고, 제 1 띠형상부 접속 비아 도체(15b)는 제 1 띠형상부(14b)와 접지 도체층(16)을 접속하고 있다.
회로 모듈(100)에서는 제 1 신호 도체(12)와 제 2 신호 도체(13) 사이의 절연층(11)의 주면 상에 있어서의 신호 누설은 제 1 접지 배선(Lc)이 실드 효과를 발휘함으로써 억제된다. 또한, 제 1 신호 배선(La)과 제 2 신호 배선(Lb) 사이의 절연층(11)의 내부에 있어서의 신호 누설은 제 1 띠형상부 접속 비아 도체(15b)가 실드 효과를 발휘함으로써 억제된다. 즉, 제 1 접지 배선(Lc)에 제 1 띠형상부 접속 비아 도체(15b)가 접속됨으로써, 제 1 신호 배선(La)과 제 2 신호 배선(Lb) 사이에서, 높은 아이솔레이션이 얻어진다.
회로 모듈(100)에 있어서, 제 1 띠형상부 접속 비아 도체(15b)의 바람직한 위치를 명백하게 한 실험예에 대해서, 도 3을 사용하여 설명한다. 도 3은 본 발명의 제 1 실시형태에 따른 회로 모듈에 있어서, 제 1 띠형상부 접속 비아 도체의 바람직한 위치를 명백하게 한 실험예를 설명하기 위한 상면도이다. 도 3(A)에는 회로 모듈(100)에 있어서, 제 1 띠형상부 접속 비아 도체(15b)의 위치를 여러 가지로 변경한 경우를 모식적으로 나타낸 상면도의 일부가 나타내어져 있다. 그 이외의 구성 요소에 대해서는 상술의 회로 모듈(100)과 동일하므로, 여기에서는 그들에 관한 더욱 설명을 생략한다.
도 3(A)에 있어서, (1)은 제 1 띠형상부 접속 비아 도체(15b)가 제 1 신호 배선(La)과 제 2 신호 배선(Lb)이 서로 병행하는 영역에 있어서의 제 1 접지 배선(Lc)의 일단에 있는 경우를 나타낸다. (5)는 제 1 띠형상부 접속 비아 도체(15b)가 상기의 영역에 있어서의 제 1 접지 배선(Lc)의 타단에 있는 경우를 나타낸다. (3)은 제 1 띠형상부 접속 비아 도체(15b)가 상기의 영역에 있어서의 제 1 접지 배선(Lc)의 중앙부에 있는 경우를 나타낸다. (2)는 제 1 띠형상부 접속 비아 도체(15b)가 (1)과 (3)의 중간의 위치에 있는 경우를 나타낸다. (4)는 제 1 띠형상부 접속 비아 도체(15b)가 (3)과 (5)의 중간 위치에 있는 경우를 나타낸다.
상기의 각각의 경우에 있어서의 제 1 신호 도체(12)와 제 2 신호 도체(13) 사이의 아이솔레이션에 대해서 정리한 것을 표 1에 나타낸다. 또한, 표 1은 제 1 띠형상부 접속 비아 도체(15b)가 형성되어 있지 않고, 절연층의 내부에 있어서의 신호 누설이 억제되어 있지 않은 회로 모듈에 있어서의 아이솔레이션을 기준으로서, 그로부터의 차분을 나타내고 있다.
아이솔레이션 특성
비아 도체 위치 비아 도체 없음 ① ② ③ ④ ⑤
개선량 -(기준) 1.7dB 3.4dB 3.6dB 2.7dB 1.7dB
표 1의 결과로부터, 제 1 띠형상부 접속 비아 도체(15b)는 도 3(B)에 나타내는 바와 같이, 제 1 접지 배선(Lc)의 제 1 신호 배선(La)와 제 2 신호 배선(Lb)가 서로 병행하는 영역의 중앙부에 배치되는 것이 바람직하다. 이 경우, 제 1 신호 배선(La)과 제 2 신호 배선(Lb) 사이의 절연층(11)의 내부에 있어서의 신호 누설이 더욱 효과적으로 억제된다. 즉, 제 1 신호 배선(La)과 제 2 신호 배선(Lb) 사이에서, 더욱 높은 아이솔레이션이 얻어진다.
-회로 모듈의 제 2 실시형태-
본 발명에 따른 회로 모듈의 제 2 실시형태인 회로 모듈의 구조에 대해서, 도 4를 사용하여 설명한다.
도 4는 본 발명의 제 2 실시형태에 따른 회로 모듈의 상면도이다. 회로 모듈(200)은 회로 기판(10A)과 전자 부품(20A)을 구비한다. 회로 기판(10A)은 절연층(11), 제 1 신호 도체(12), 제 2 신호 도체(13), 제 3 신호 도체(17), 제 4 신호 도체(18), 접지 도체(14), 비아 도체(15) 및 접지 도체층(16)을 포함한다. 전자 부품(20A)은 부품소체(21), 제 1 신호 단자(22), 제 2 신호 단자(23), 제 3 신호 단자(26), 제 4 신호 단자(27), 제 1 접지 단자(24), 제 2 접지 단자(25), 제 3 접지 단자(28) 및 제 4 접지 단자(29)를 포함한다.
제 3 신호 도체(17) 및 제 4 신호 도체(18)는 절연층(11)의 주면 상에 배치되고, 서로 병행하는 부분을 갖는 띠형상의 도체이다. 제 3 신호 도체(17)는 제 1 신호 도체(12)가 연신하는 축선 상에 있어서, 제 1 신호 도체(12)와 대향해서 연신하고 있다. 제 4 신호 도체(18)는 제 2 신호 도체(13)가 연신하는 축선 상에 있어서, 제 2 신호 도체(13)와 대향해서 연신하고 있다.
접지 도체(14)는 절연층(11)의 주면 상에 배치되고, 평면부(14a)와 제 1 띠형상부(14b)에 더해, 제 2 띠형상부(14c)과, 제 3 띠형상부(14d)와, 제 4 띠형상부(14e)와, 제 5 띠형상부(14f)를 더 포함한다.
제 2 띠형상부(14c)는 제 2 신호 도체(13)와 병행하여 인접하고 있다. 제 3 띠형상부(14d)는 제 3 신호 도체(17)와 제 4 신호 도체(18) 사이에서, 제 3 신호 도체(17) 및 제 4 신호 도체(18)와 병행하여 배치되어 있다. 제 4 띠형상부(14e)는 제 4 신호 도체(18)와 병행하여 인접하고 있다.
제 3 신호 도체(17)는 제 3 신호 단자(26)와 접속되고, 제 4 신호 도체(18)는 제 4 신호 단자(27)와 접속되어 있다. 제 2 띠형상부(14c)는 제 2 접지 단자(25)와 접속되고, 제 3 띠형상부(14d)는 제 3 접지 단자(28)와 접속되고, 제 4 띠형상부(14e)는 제 4 접지 단자(29)와 접속되어 있다.
또한, 제 2 띠형상부(14c)와 제 2 접지 단자(25)의 접속체를 제 2 접지 배선(Ld)으로 했을 때에, 제 2 접지 배선(Ld)은 제 2 신호 배선(Lb)을 제 1 접지 배선(Lc)과 함께 끼우도록 하여 인접하고 있다.
제 3 신호 도체(17)의 제 4 신호 도체(18)에 병행하는 부분과 제 3 신호 단자(26)의 접속체를 제 3 신호 배선(Le)으로 한다. 제 4 신호 도체(18)의 제 3 신호 도체(17)에 병행하는 부분과 제 4 신호 단자(27)의 접속체를 제 4 신호 배선(Lf)으로 한다. 제 3 띠형상부(14d)와 제 3 접지 단자(28)의 접속체를 제 3 접지 배선(Lg)으로 한다. 그 경우, 제 3 접지 배선(Lg)은 제 3 신호 배선(Le)과 제 4 신호 배선(Lf)이 서로 병행하는 영역에 있어서, 제 3 신호 배선(Le)과 제 4 신호 배선(Lf) 사이에 있다.
또한, 제 4 띠형상부(14e)와 제 4 접지 단자(29)의 접속체를 제 4 접지 배선(Lh)으로 했을 때에, 제 4 접지 배선(Lh)은 제 4 신호 배선(Lf)을 제 3 접지 배선(Lg)과 함께 끼우도록 하여 인접하고 있다.
제 5 띠형상부(14f)는 제 1 띠형상부(14b), 제 2 띠형상부(14c), 제 3 띠형상부(14d) 및 제 4 띠형상부(14e)와 직교하는 방향으로 연신하고 있다. 그리고, 제 1 띠형상부(14b), 제 2 띠형상부(14c), 제 3 띠형상부(14d) 및 제 4 띠형상부(14e)는 각각 제 5 띠형상부(14f)와 접속되어 있다.
비아 도체(15)는 상술의 각 비아 도체에 더해서, 제 2 띠형상부 접속 비아 도체(15c), 제 3 띠형상부 접속 비아 도체(15d), 제 4 띠형상부 접속 비아 도체(15e) 및 제 5 띠형상부 접속 비아 도체(15f)를 포함한다. 제 2 띠형상부 접속 비아 도체(15c)는 제 2 띠형상부(14c)와 접지 도체층(16)을 접속하고 있다. 제 3 띠형상부 접속 비아 도체(15d)는 제 3 띠형상부(14d)와 접지 도체층(16)을 접속하고 있다. 제 4 띠형상부 접속 비아 도체(15e)는 제 4 띠형상부(14e)와 접지 도체층(16)을 접속하고 있다. 그리고, 제 5 띠형상부 접속 비아 도체(15f)는 제 5 띠형상부(14f)와 접지 도체층(16)을 접속하고 있다.
회로 모듈(200)에서는 제 1 신호 배선(La)과 제 2 신호 배선(Lb) 사이 및 제 3 신호 배선(Le)과 제 4 신호 배선(Lf) 사이의 절연층(11)의 주면 상 및 내부에 있어서의 신호 누설이 억제된다. 또한, 제 1 신호 배선(La)과 제 3 신호 배선(Le)의 사이 및 제 2 신호 배선(Lb)과 제 4 신호 배선(Lf) 사이의 신호 누설이 억제된다.
도 5는 본 발명의 제 2 실시형태에 따른 회로 모듈에 대한 비교예에 따른 회로 모듈의 상면도이다. 상기의 신호 누설의 차이에 대해서, 회로 모듈(200)의 아이솔레이션과, 도 5에 나타내고 있는 상술의 각 띠형상부 접속 비아 도체가 설치되어 있지 않은 회로 모듈(300)의 아이솔레이션을 비교함으로써 확인했다. 회로 모듈(300)에 있어서, 상술의 각 띠형상부 접속 비아 도체가 형성되어 있지 않은 것이 외의 구성 요소는 회로 모듈(200)과 동일하다.
도 6은 본 발명의 제 2 실시형태에 따른 회로 모듈에 있어서의 제 1 신호 배선과 제 2 신호 배선 사이의 아이솔레이션의 주파수 특성과, 비교예에 따른 회로 모듈에 있어서의 동일한 2개의 신호 배선 사이의 아이솔레이션의 주파수 특성의 비교 도와 측정치의 표이다. 도 6에 있어서의 「RF 신호 1과 RF 신호 2 사이의 아이솔레이션 특성」이란 제 1 신호 배선(La)과 제 2 신호 배선(Lb) 사이의 아이솔레이션의 주파수 특성을 의미한다.
또한, 도 6(A)에 나타낸 비교도에 있어서, 실선이 회로 모듈(200)에 있어서의 상기의 신호 배선 사이의 아이솔레이션의 주파수 특성이고, 점선이 회로 모듈(300)에 있어서의 상기의 신호 배선 사이의 아이솔레이션의 주파수 특성이다. 그리고, 도 6(B)에 나타내어진 표는 각각의 회로 모듈에 있어서의 3GHz 및 6GHz에서의 상기의 신호 배선 사이의 아이솔레이션의 측정치이다.
도 6에는 제 1 접지 배선(Lc)에 제 1 띠형상부 접속 비아 도체(15b)가 접속되는 것의 효과가 나타내어져 있다. 즉, 상기의 띠형상부 접속 비아 도체에 의해, 제 1 신호 배선(La)과 제 2 신호 배선(Lb) 사이의 아이솔레이션이 개선되어 있는 것이 확인된다.
도 7은 본 발명의 제 2 실시형태에 따른 회로 모듈에 있어서의 제 1 신호 배선과 제 3 신호 배선 사이의 아이솔레이션의 주파수 특성과, 비교예에 따른 회로 모듈에 있어서의 동일한 2개의 신호 배선 사이의 아이솔레이션의 주파수 특성의 비교도와 측정치의 표이다. 도 7에 있어서의 「RF 신호 1과 RF 신호 3 사이의 아이솔레이션 특성」이란 제 1 신호 배선(La)과 제 3 신호 배선(Le) 사이의 아이솔레이션의 주파수 특성을 의미한다.
도 6과 마찬가지로, 도 7(A)에 나타내어진 비교도에 있어서, 실선이 회로 모듈(200)에 있어서의 상기의 신호 배선 사이의 아이솔레이션의 주파수 특성이고, 점선이 회로 모듈(300)에 있어서의 상기의 신호 배선 사이의 아이솔레이션의 주파수 특성이다. 그리고, 도 7(B)에 나타내어진 표는 각각의 회로 모듈에 있어서의 3GHz 및 6GHz에서의 상기의 신호 배선 사이의 아이솔레이션의 측정치이다.
도 7에는 제 1 접지 배선(Lc)에 제 1 띠형상부 접속 비아 도체(15b)가, 제 3 접지 배선(Lg)에 제 3 띠형상부 접속 비아 도체(15d)가, 제 5 띠형상부(14f)에 제 5 띠형상부 접속 비아 도체(15f)가 각각 접속되는 것의 효과가 나타내어져 있다. 즉, 상기의 띠형상부 접속 비아 도체에 의해, 제 1 신호 배선(La)와 제 3 신호 배선(Le) 사이의 아이솔레이션이 크게 개선되어 있는 것이 확인된다.
도 8은 본 발명의 제 2 실시형태에 따른 회로 모듈에 있어서의 제 2 신호 배선과 제 4 신호 배선 사이의 아이솔레이션의 주파수 특성과, 비교예에 따른 회로 모듈에 있어서의 동일한 2개의 신호 배선 사이의 아이솔레이션의 주파수 특성의 비교 도와 측정치의 표이다. 도 8에 있어서의 「RF 신호 2와 RF 신호 4 사이의 아이솔레이션 특성」이란 제 2 신호 배선(Lb)과 제 4 신호 배선(Lf) 사이의 아이솔레이션의 주파수 특성을 의미한다.
도 6 및 도 7과 마찬가지로, 도 8(A)에 나타낸 비교도에 있어서, 실선이 회로 모듈(200)에 있어서의 상기의 신호 배선 사이의 아이솔레이션의 주파수 특성이고, 점선이 회로 모듈(300)에 있어서의 상기의 신호 배선 사이의 아이솔레이션의 주파수특성이다. 그리고, 도 8(B)에 나타낸 표는 각각의 회로 모듈에 있어서의 3GHz 및 6GHz에서의 상기의 신호 배선 사이의 아이솔레이션의 측정치이다.
도 8에는 제 1 접지 배선(Lc)에 제 1 띠형상부 접속 비아 도체(15b)가, 제 2 접지 배선(Ld)에 제 2 띠형상부 접속 비아 도체(15c)가, 제 3 접지 배선(Lg)에 제 3 띠형상부 접속 비아 도체(15d)가, 제 4 접지 배선(Lh)에 제 4 띠형상부 접속 비아 도체(15e)가, 제 5 띠형상부(14f)에 제 5 띠형상부 접속 비아 도체(15f)가 각각 접속되는 것의 효과가 나타내어져 있다. 즉, 상기의 띠형상부 접속 비아 도체에 의해, 제 2 신호 배선(Lb)과 제 4 신호 배선(Lf) 사이의 아이솔레이션이 보다 크게 개선되어 있는 것이 확인된다.
-회로 모듈의 제 3 실시형태-
본 발명에 따른 회로 모듈의 제 3 실시형태인 회로 모듈의 구조에 대해서, 도 9를 사용하여 설명한다.
도 9는 본 발명의 제 3 실시형태에 따른 회로 모듈의 상면도이다. 회로 모듈(400)은 회로 기판(10B)과 전자 부품(20A)을 구비한다. 회로 기판(10B)은 도 4에 나타낸 회로 기판(10A)과 유사하고 있고, 절연층(11), 제 1 신호 도체(12), 제 2 신호 도체(13), 제 3 신호 도체(17), 제 4 신호 도체(18), 접지 도체(14), 비아 도체(15) 및 접지 도체층(16)을 포함한다. 단, 접지 도체(14)에 제 5 띠형상부(14f)가 포함되어 있지 않다. 또한, 제 1 띠형상부(14b)와 제 3 띠형상부(14d)가 접속되어 있지 않고, 제 2 띠형상부(14c)와 제 4 띠형상부(14e)가 접속되어 있지 않다. 전자 부품(20A)은 도 4에 나타낸 것과 같다.
회로 모듈(400)과 같은 구조의 경우이어도, 상술한 바와 같이 각 띠형상부에 접속되어 있는 각 띠형상부 접속 비아 도체의 효과가 얻어진다. 즉, 제 1 신호 배선(La)과 제 2 신호 배선(Lb) 사이 및 제 3 신호 배선(Le)과 제 4 신호 배선(Lf) 사이의 절연층(11)의 주면 상 및 내부에 있어서의 신호 누설이 억제된다.
또한, 금회 개시된 상기 실시형태는 모든 점에서 예시이며, 한정적인 해석의 근거가 되는 것은 아니다. 따라서, 본 발명의 기술적 범위는 상기한 실시형태만에 의해 해석되는 것은 아니고, 청구범위의 기재에 기초하여 획정된다. 또한, 청구범위와 균등한 의미 및 범위 내에서의 모든 변경이 포함된다.
10, 10A, 10B, 510 회로 기판, 11, 511 절연층, 12, 512 제 1 신호 도체, 13, 513 제 2 신호 도체, 14, 514 접지 도체, 14a, 514a 평면부, 14b 제 1 띠형상부, 14c 제 2 띠형상부, 14d 제 3 띠형상부, 14e 제 4 띠형상부, 14f 제 5 띠형상부, 15 비아 도체, 15a 평면부 접속 비아 도체, 15b 제 1 띠형상부 접속 비아 도체, 15c 제 2 띠형상부 접속 비아 도체, 15d 제 3 띠형상부 접속 비아 도체, 15e 제 4 띠형상부 접속 비아 도체, 15f 제 5 띠형상부 접속 비아 도체, 16 접지 도체층, 17 제 3 신호 도체, 18 제 4 신호 도체, 20, 20A 전자 부품, 21 부품소체, 22제 1 신호 단자, 23 제 2 신호 단자, 24 제 1 접지 단자, 25 제 2 접지 단자, 26 제 3 신호 단자, 27 제 4 신호 단자, 28 제 3 접지 단자, 29 제 4 접지 단자, 100, 200, 300, 400 회로 모듈, 511d 오목부, 514b 띠형상부, 516 도체층, La 제 1 신호 배선, Lb 제 2 신호 배선, Lc 제 1 접지 배선, Ld 제 2 접지 배선, Le 제 3 신호 배선, Lf 제 4 신호 배선, Lg 제 3 접지 배선, Lh 제 4 접지 배선.

Claims (7)

  1. 절연층, 제 1 신호 도체, 제 2 신호 도체, 접지 도체 및 접지 도체층을 포함하는 회로 기판과, 제 1 신호 단자, 제 2 신호 단자 및 제 1 접지 단자를 포함하는 전자 부품을 구비하는 회로 모듈로서,
    상기 제 1 신호 도체 및 상기 제 2 신호 도체는 상기 절연층의 주면 상에 배치되고, 서로 병행하는 부분을 갖는 띠형상의 도체이고,
    상기 접지 도체는 상기 절연층의 주면 상에 배치되고, 상기 제 1 신호 도체와 상기 제 2 신호 도체 사이에서, 상기 제 1 신호 도체 및 상기 제 2 신호 도체와 병행하는 제 1 띠형상부를 포함하고,
    상기 제 1 신호 도체는 상기 제 1 신호 단자와 접속되고, 상기 제 2 신호 도체는 상기 제 2 신호 단자와 접속되고, 상기 제 1 띠형상부는 상기 제 1 접지 단자와 접속되어 있고,
    상기 제 1 신호 도체의 상기 제 2 신호 도체에 병행하는 부분과 상기 제 1 신호 단자의 접속체를 제 1 신호 배선으로 하고, 상기 제 2 신호 도체의 상기 제 1 신호 도체에 병행하는 부분과 상기 제 2 신호 단자의 접속체를 제 2 신호 배선으로 하고, 상기 제 1 띠형상부와 상기 제 1 접지 단자의 접속체를 제 1 접지 배선으로 했을 때에, 상기 제 1 접지 배선은 상기 제 1 신호 배선과 상기 제 2 신호 배선이 서로 병행하는 영역에 있어서, 상기 제 1 신호 배선과 상기 제 2 신호 배선 사이에 있고,
    상기 회로 기판은 상기 제 1 신호 배선과 상기 제 2 신호 배선이 서로 병행하는 영역 내에서, 상기 제 1 띠형상부와 상기 접지 도체층을 접속하는 적어도 1개의 제 1 띠형상부 접속 비아 도체를 포함하고,
    상기 접지 도체는 상기 제 2 신호 도체와 병행하여 인접하는 제 2 띠형상부를 더 포함하고,
    상기 전자 부품은 제 2 접지 단자를 더 포함하고,
    상기 제 2 띠형상부는 상기 제 2 접지 단자와 접속되어 있고,
    상기 제 2 띠형상부와 상기 제 2 접지 단자의 접속체를 제 2 접지 배선으로 했을 때에, 상기 제 2 접지 배선은 상기 제 2 신호 배선을 상기 제 1 접지 배선과 함께 끼우도록 하여 인접하고 있고,
    상기 회로 기판은 상기 제 2 띠형상부와 상기 접지 도체층을 접속하는 적어도 1개의 제 2 띠형상부 접속 비아 도체를 더 포함하고,
    상기 접지 도체는 상기 절연층의 주면 상에 배치되고, 상기 제 1 띠형상부와 상기 제 2 띠형상부와 접속하는 평면부를 더 포함하고,
    상기 회로 기판은 상기 평면부와 상기 접지 도체층을 접속하는 평면부 접속 비아 도체를 더 포함하고,
    상기 평면부 접속 비아 도체는 평면상에서 상기 평면부 전체에 걸쳐 상기 제 1 신호 배선과 상기 제 2 신호 배선이 서로 병행하는 제 1 방향 및 상기 제 1 방향에 교차하는 제 2 방향으로 배열되는 것을 특징으로 하는 회로 모듈.
  2. 제 1 항에 있어서,
    상기 제 1 띠형상부 접속 비아 도체는 상기 제 1 접지 배선의 상기 제 1 신호 배선과 상기 제 2 신호 배선이 서로 병행하는 영역의 중앙부에 배치되어 있는 것을 특징으로 하는 회로 모듈.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 회로 기판은 제 3 신호 도체와 제 4 신호 도체를 더 포함하고,
    상기 제 3 신호 도체 및 상기 제 4 신호 도체는 상기 절연층의 주면 상에 배치되고, 서로 병행하는 부분을 갖는 띠형상의 도체이고,
    상기 제 3 신호 도체는 상기 제 1 신호 도체가 연신하는 축선 상에 있어서, 상기 제 1 신호 도체와 대향해서 연신하고 있고,
    상기 제 4 신호 도체는 상기 제 2 신호 도체가 연신하는 축선 상에 있어서, 상기 제 2 신호 도체와 대향해서 연신하고 있고,
    상기 접지 도체는 상기 제 3 신호 도체와 상기 제 4 신호 도체 사이에서, 상기 제 3 신호 도체 및 상기 제 4 신호 도체와 병행하는 제 3 띠형상부를 더 포함하고,
    상기 제 3 띠형상부는 상기 제 1 띠형상부가 연신하는 축선 상에 있어서, 상기 제 1 띠형상부와 대향해서 연신하고 있고,
    상기 전자 부품은 제 3 신호 단자, 제 4 신호 단자 및 제 3 접지 단자를 더 포함하고,
    상기 제 3 신호 도체는 상기 제 3 신호 단자와 접속되고, 상기 제 4 신호 도체는 상기 제 4 신호 단자와 접속되고, 상기 제 3 띠형상부는 상기 제 3 접지 단자와 접속되어 있고,
    상기 제 3 신호 도체의 상기 제 4 신호 도체에 병행하는 부분과 상기 제 3 신호 단자의 접속체를 제 3 신호 배선으로 하고, 상기 제 4 신호 도체의 상기 제 3 신호 도체에 병행하는 부분과 상기 제 4 신호 단자의 접속체를 제 4 신호 배선으로 하고, 상기 제 3 띠형상부와 상기 제 3 접지 단자의 접속체를 제 3 접지 배선으로 했을 때에, 상기 제 3 접지 배선은 상기 제 3 신호 배선과 상기 제 4 신호 배선이 서로 병행하는 영역에 있어서, 상기 제 3 신호 배선과 상기 제 4 신호 배선 사이에 있고,
    상기 회로 기판은 상기 제 3 신호 배선과 상기 제 4 신호 배선이 서로 병행하는 영역 내에서, 상기 제 3 띠형상부와 상기 접지 도체층을 접속하는 적어도 1개의 제 3 띠형상부 접속 비아 도체를 더 포함하는 것을 특징으로 하는 회로 모듈.
  4. 제 3 항에 있어서,
    상기 제 3 띠형상부 접속 비아 도체는 상기 제 3 접지 배선의 상기 제 3 신호 배선과 상기 제 4 신호 배선이 서로 병행하는 영역의 중앙부에 배치되어 있는 것을 특징으로 하는 회로 모듈.
  5. 제 3 항에 있어서,
    상기 접지 도체는 상기 제 4 신호 도체와 병행하여 인접하는 제 4 띠형상부를 더 포함하고,
    상기 전자 부품은 제 4 접지 단자를 더 포함하고,
    상기 제 4 띠형상부는 상기 제 4 접지 단자와 접속되어 있고,
    상기 제 4 띠형상부와 상기 제 4 접지 단자의 접속체를 제 4 접지 배선으로 했을 때에, 상기 제 4 접지 배선은 상기 제 4 신호 배선을 상기 제 3 접지 배선과 함께 끼우도록 하여 인접하고 있고,
    상기 회로 기판은 상기 제 4 띠형상부와 상기 접지 도체층을 접속하는 적어도 1개의 제 4 띠형상부 접속 비아 도체를 더 포함하는 것을 특징으로 하는 회로 모듈.
  6. 제 3 항에 있어서,
    상기 접지 도체는 상기 제 1 띠형상부 및 상기 제 3 띠형상부와 직교하는 방향으로 연신하는 제 5 띠형상부를 더 포함하고,
    상기 제 1 띠형상부 및 상기 제 3 띠형상부는 상기 제 5 띠형상부와 접속되어 있고,
    상기 회로 기판은 상기 제 5 띠형상부와 상기 접지 도체층을 접속하는 적어도 1개의 제 5 띠형상부 접속 비아 도체를 더 포함하는 것을 특징으로 하는 회로 모듈.
  7. 삭제
KR1020197037446A 2017-07-20 2018-07-05 회로 모듈 KR102365872B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017141313 2017-07-20
JPJP-P-2017-141313 2017-07-20
PCT/JP2018/025437 WO2019017206A1 (ja) 2017-07-20 2018-07-05 回路モジュール

Publications (2)

Publication Number Publication Date
KR20200010375A KR20200010375A (ko) 2020-01-30
KR102365872B1 true KR102365872B1 (ko) 2022-02-22

Family

ID=65016268

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020197037446A KR102365872B1 (ko) 2017-07-20 2018-07-05 회로 모듈

Country Status (5)

Country Link
US (1) US11322429B2 (ko)
JP (1) JP6680404B2 (ko)
KR (1) KR102365872B1 (ko)
CN (1) CN110914976B (ko)
WO (1) WO2019017206A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7245947B1 (ja) * 2022-08-15 2023-03-24 Ｆｃｎｔ株式会社 印刷配線基板及び無線通信端末

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645473A (ja) * 1992-07-23 1994-02-18 Fujitsu Ltd 半導体装置
DE10205450A1 (de) * 2002-02-08 2003-08-28 Infineon Technologies Ag Schaltungsträger und Herstellung desselben
JP2006147676A (ja) * 2004-11-17 2006-06-08 Nec Corp 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置
JP4774920B2 (ja) * 2005-10-31 2011-09-21 ソニー株式会社 光送受信装置
JP4790558B2 (ja) * 2006-10-02 2011-10-12 日東電工株式会社 配線回路基板の製造方法
JPWO2012008177A1 (ja) * 2010-07-16 2013-09-05 株式会社村田製作所 アンテナ装置
WO2014097836A1 (ja) * 2012-12-19 2014-06-26 株式会社村田製作所 チップ部品の実装構造およびモジュール部品
JP6249648B2 (ja) * 2013-06-28 2017-12-20 キヤノン株式会社 プリント回路板及び電子機器
JP6442215B2 (ja) * 2014-09-30 2018-12-19 日本オクラロ株式会社 光モジュール、光送受信モジュール、プリント基板、及びフレキシブル基板
JP2017045814A (ja) 2015-08-26 2017-03-02 京セラ株式会社 配線基板
US9936571B2 (en) * 2015-09-02 2018-04-03 Sae Magnetics (H.K.) Ltd. Printed circuit board
JP6447798B2 (ja) * 2016-11-29 2019-01-09 株式会社村田製作所 アンテナ装置
JP6841287B2 (ja) * 2017-02-16 2021-03-10 株式会社村田製作所 多層基板

Also Published As

Publication number Publication date
JPWO2019017206A1 (ja) 2020-03-19
WO2019017206A1 (ja) 2019-01-24
CN110914976A (zh) 2020-03-24
US20200152552A1 (en) 2020-05-14
KR20200010375A (ko) 2020-01-30
US11322429B2 (en) 2022-05-03
JP6680404B2 (ja) 2020-04-15
CN110914976B (zh) 2023-12-08

Similar Documents

Publication Publication Date Title
US10575394B2 (en) PCB based semiconductor package with impedance matching network elements integrated therein
US8536956B2 (en) Directional coupler
TWI510143B (zh) High frequency circuit module
US20170271733A1 (en) High-frequency transmission line and electronic device
US9949368B2 (en) Resin substrate and electronic device
US20190165464A1 (en) Electronic device, and radio-frequency device and signal transmission component thereof
DE102015212233A1 (de) Leistungscombiner mit symmetrisch angeordnetem Kühlkörper und Leistungscombineranordnung
US20140293566A1 (en) Circuit board and electronic device
KR102365872B1 (ko) 회로 모듈
KR20160112119A (ko) 연성회로기판
US7782157B2 (en) Resonant circuit, filter circuit, and multilayered substrate
US12119591B2 (en) Shielded flat cable and shielded flat cable with circuit board
CN110797314A (zh) 组件
US20220029265A1 (en) Transmission line and method for manufacturing transmission line
US10827603B2 (en) Printed circuit substrate
US8847699B2 (en) Composite component
US20220159825A1 (en) Module
DE112010005175T5 (de) Elektronisches Modul und Kommunikationsvorrichtung
US20220407489A1 (en) High frequency filter
US12033778B2 (en) Coil component and circuit board having the same
US20220159834A1 (en) Module
JP4329702B2 (ja) 高周波デバイス装置
US20040061219A1 (en) Semiconductor device
JP2020161312A (ja) 多芯ケーブル及び多芯ケーブルの製造方法
CN112703593A (zh) 布线基板

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant