CN110914976A - 电路模块 - Google Patents

电路模块 Download PDF

Info

Publication number
CN110914976A
CN110914976A CN201880047474.8A CN201880047474A CN110914976A CN 110914976 A CN110914976 A CN 110914976A CN 201880047474 A CN201880047474 A CN 201880047474A CN 110914976 A CN110914976 A CN 110914976A
Authority
CN
China
Prior art keywords
signal
conductor
ground
wiring
strip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201880047474.8A
Other languages
English (en)
Other versions
CN110914976B (zh
Inventor
前田吉朗
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN110914976A publication Critical patent/CN110914976A/zh
Application granted granted Critical
Publication of CN110914976B publication Critical patent/CN110914976B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/525—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body with adaptable interconnections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60—Protection against electrostatic charges or discharges, e.g. Faraday shields
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0215—Grounding of printed circuits by connection to external grounding means
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0263—High current adaptations, e.g. printed high current conductors or using auxiliary non-printed means; Fine and coarse circuit patterns on one circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00—Constructional details common to different types of electric apparatus
    • H05K7/02—Arrangements of circuit components or wiring on supporting structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09609—Via grid, i.e. two-dimensional array of vias or holes in a single plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09618—Via fence, i.e. one-dimensional array of vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10696—Single-in-line [SIL] package

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Electromagnetism (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

电路模块(100)具备包含绝缘层(11)、第一信号导体(12)、第二信号导体(13)、接地导体以及接地导体层(16)的电路基板(10)、和包含第一信号端子(22)、第二信号端子(23)以及第一接地端子(24)的电子部件(20)。接地导体包含与第一信号导体(12)以及第二信号导体(13)并行的第一带状部(14b)。在将第一信号导体(12)的与第二信号导体(13)并行的部分和第一信号端子(22)作为第一信号布线(La)，并将第二信号导体(13)的与第一信号导体(12)并行的部分和第二信号端子(23)作为第二信号布线(Lb)时，电路基板(10)在第一信号布线(La)与第二信号布线(Lb)并行的区域内，包含将第一带状部(14b)与接地导体层(16)连接的第一带状部连接通孔导体(15b)。

Description

电路模块
技术领域
本发明涉及具备包含绝缘层、第一信号导体、第二信号导体、接地导体以及接地导体层的电路基板、和包含第一信号端子、第二信号端子以及接地端子的电子部件的电路模块。
背景技术
作为包含绝缘层、第一信号导体、第二信号导体以及接地导体的电路基板的一个例子，能够列举日本特开2017－45814号公报(专利文献1)所记载的电路基板。图10是专利文献1所记载的电路基板的俯视图以及剖视图。在图10(A)示出电路基板510的俯视图。在图10(B)示出在包含图10(A)所示的A－A线的面切断电路基板510的情况下的箭头方向的剖视图。
电路基板510具备绝缘层511、第一信号导体512、第二信号导体513以及接地导体514。第一信号导体512和第二信号导体513是配置在绝缘层511的主面上，且具有相互并行的部分的带状的导体。
接地导体514配置在绝缘层511的主面上，包含平面部514a和带状部514b。平面部514a是形成为不与上述的两个信号导体接触地覆盖绝缘层511的主面的平面状的导体。带状部514b是在上述的两个信号导体之间延伸，且一端与平面部514a连接，另一端位于两个信号导体的相互并行的部分之间的带状的导体。
在绝缘层511的带状部514b的正下的任意的位置形成有凹陷部511d。在该凹陷部511d内填充有带状部514b的一部分。此外，凹陷部511d形成为即使在其下有导体层516，也不会与填充的带状部514b的一部分电短路。
专利文献1：日本特开2017－45814号公报
这里，考虑在专利文献1所记载的电路基板510连接电子部件(未图示)形成电路模块的情况。在该电路模块中，由第一信号导体512与电子部件的第一信号端子(未图示)形成第一信号布线。另外，由第二信号导体513和电子部件的第二信号端子(未图示)形成第二信号布线。而且，由带状部514b和电子部件的接地端子(未图示)形成接地布线。
该情况下，通过接地布线抑制上述的第一信号布线与第二信号布线之间的绝缘层511的主面上的信号泄漏。另一方面，以该结构中不能够抑制绝缘层511的内部的信号泄漏，所以有第一信号布线与第二信号布线之间的隔离度不充分的担忧。
发明内容
即，本发明的目的在于提供能够一并抑制上述的第一信号布线与第二信号布线之间的绝缘层的主面以及内部的信号泄漏，得到较高的隔离度的电路模块。
在本发明所涉及的电路模块中，为了抑制第一信号布线与第二信号布线之间的绝缘层的内部的信号泄漏，实现对接地布线的结构的改进。
本发明所涉及的电路模块具备包含绝缘层、第一信号导体、第二信号导体、接地导体以及接地导体层的电路基板、和包含第一信号端子、第二信号端子以及第一接地端子的电子部件。
第一信号导体以及第二信号导体是配置在绝缘层的主面上，且具有相互并行的部分的带状的导体。接地导体配置在绝缘层的主面上，在第一信号导体与第二信号导体中间，包含与第一信号导体以及第二信号导体并行的第一带状部。第一信号导体与第一信号端子连接，第二信号导体与第二信号端子连接，第一带状部与第一接地端子连接。
将第一信号导体的与第二信号导体并行的部分和第一信号端子的连接体作为第一信号布线。将第二信号导体的与第一信号导体并行的部分和第二信号端子的连接体作为第二信号布线。另外，将第一带状部和第一接地端子的连接体作为第一接地布线。该情况下，第一接地布线在第一信号布线与第二信号布线相互并行的区域，位于第一信号布线与第二信号布线之间。
而且，电路基板在第一信号布线与第二信号布线相互并行的区域内，包含将第一带状部与接地导体层连接的至少一个第一带状部连接通孔导体。
在上述的电路模块中，能够通过第一接地布线抑制第一信号布线与第二信号布线之间的绝缘层的主面上的信号泄漏。并且，能够通过第一带状部连接通孔导体抑制第一信号布线与第二信号布线之间的绝缘层的内部的信号泄漏。即，在第一信号布线与第二信号布线之间，能够得到较高的隔离度。
优选本发明所涉及的电路模块具备以下的特征。即，第一带状部连接通孔导体配置在第一接地布线的、第一信号布线与第二信号布线相互并行的区域的中央部。
在上述的电路模块中，能够更有效地抑制第一信号布线与第二信号布线之间的绝缘层的内部的信号泄漏。即，在第一信号布线与第二信号布线之间，能够得到更高的隔离度。
也可以本发明所涉及的电路模块及其优选的实施方式具备以下的特征。即，接地导体还包含与第二信号导体并行地相邻的第二带状部。电子部件还包含第二接地端子。第二带状部与第二接地端子连接。在将第二带状部与第二接地端子的连接体作为第二接地布线时，第二接地布线与第二信号布线相邻以与第一接地布线一起夹着第二信号布线。
而且，电路基板还包含将第二带状部与接地导体层连接的至少一个第二带状部连接通孔导体。
在上述的电路模块中，能够更有效地抑制从第二信号布线的绝缘层的内部的信号泄漏。即，在第一信号布线与第二信号布线之间，能够得到更高的隔离度。
也可以本发明所涉及的电路模块及优选的实施方式具备以下的特征。即，电路基板还包含第三信号导体和第四信号导体。第三信号导体以及第四信号导体是配置在绝缘层的主面上，且具有相互并行的部分的带状的导体。第三信号导体在第一信号导体延伸的轴线上，与第一信号导体对置地延伸。第四信号导体在第二信号导体延伸的轴线上，与第二信号导体对置地延伸。
接地导体还包含在第三信号导体与第四信号导体之间，与第三信号导体以及第四信号导体并行的第三带状部。第三带状部在第一带状部延伸的轴线上，与第一带状部对置地延伸。
电子部件还包含第三信号端子、第四信号端子以及第三接地端子。第三信号导体与第三信号端子连接，第三信号导体与第三信号端子连接，第三带状部与第三接地端子连接。
将第三信号导体的与第四信号导体并行的部分和第三信号端子的连接体作为第三信号布线。将第四信号导体的与第三信号导体并行的部分和第四信号端子的连接体作为第四信号布线。将第三带状部与第三接地端子的连接体作为第三接地布线。该情况下，第三接地布线在第三信号布线与第四信号布线相互并行的区域，位于第三信号布线与第四信号布线之间。
而且，电路基板还在第三信号布线与第四信号布线相互并行的区域内，包含将第三带状部与接地导体层连接的至少一个第三带状部连接通孔导体。
在上述的电路模块中，能够通过第三接地布线抑制第三信号布线与第四信号布线之间的绝缘层的主面上的信号泄漏。并且，能够通过第三带状部连接通孔导体抑制第三信号布线与第四信号布线之间的绝缘层的内部的信号泄漏。即，即使在使用多端子的电子部件，形成了第一～第四信号布线的情况下，也能够在第一信号布线与第二信号布线之间、以及第三信号布线与第四信号布线之间，得到较高的隔离度。此外，即使信号布线的数目进一步增加，也能够通过扩展上述的构成，得到相同的效果。
也可以本发明所涉及的电路模块及优选的实施方式中接地导体还包含第三带状部的电路模块具备以下的特征。即，第三带状部连接通孔导体配置在第三接地布线的、第三信号布线与第四信号布线相互并行的区域的中央部。
在上述的电路模块中，能够更有效地抑制第三信号布线与第四信号布线之间的绝缘层的内部的信号泄漏。即，在第三信号布线与第四信号布线之间，能够得到更高的隔离度。
也可以本发明所涉及的电路模块及优选的实施方式中接地导体还包含第三带状部的电路模块具备以下的特征。即，接地导体还包含与第四信号导体并行地相邻的第四带状部。电子部件还包含第四接地端子。第四带状部与第四接地端子连接。在将第四带状部与第四接地端子的连接体作为第四接地布线时，第四接地布线与第四信号布线相邻以与第三接地布线一起夹着第四信号布线。
而且，电路基板还包含将第四带状部与接地导体层连接的至少一个第四带状部连接通孔导体。
在上述的电路模块中，能够更有效地抑制从第四信号布线的绝缘层的内部的信号泄漏。即，在第三信号布线与第四信号布线之间，能够得到更高的隔离度。
也可以本发明所涉及的电路模块及优选的实施方式中接地导体还包含第三带状部的电路模块具备以下的特征。即，接地导体还包含向与第一带状部以及第三带状部正交的方向延伸的第五带状部。第一带状部以及第三带状部与第五带状部连接。
而且，电路基板还包含将第四带状部与接地导体层连接的至少一个第五带状部连接通孔导体。
在上述的电路模块中，即使在使用多端子的电子部件，形成了第一～第四信号布线的情况下，也能够在第一信号布线与第三信号布线之间、以及第二信号布线与第四信号布线之间得到较高的隔离度。此外，即使信号布线的数目进一步增加，也能够通过扩展上述的构成，得到相同的效果。
在本发明的电路模块中，能够一并抑制第一信号布线与第二信号布线之间的绝缘层的主面以及内部的信号泄漏，得到较高的隔离度。
附图说明
图1是本发明的第一实施方式所涉及的电路模块的俯视图以及剖视图。
图2是构成本发明的第一实施方式所涉及的电路模块的电路基板的俯视图以及剖视图、及电子部件的俯视图。
图3是用于说明在本发明的第一实施方式所涉及的电路模块中，明确了第一带状部连接通孔导体的优选的位置的实验例的俯视图。
图4是本发明的第二实施方式所涉及的电路模块的俯视图。
图5是相对于本发明的第二实施方式所涉及的电路模块的比较例所涉及的电路模块的俯视图。
图6是本发明的第二实施方式所涉及的电路模块中的第一信号布线与第二信号布线之间的隔离的频率特性与比较例所涉及的电路模块中的相同的两个信号布线之间的隔离的频率特性的比较图和测定值的表。
图7是本发明的第二实施方式所涉及的电路模块中的第一信号布线与第三信号布线之间的隔离的频率特性与比较例所涉及的电路模块中的相同的两个信号布线之间的隔离的频率特性的比较图和测定值的表。
图8是本发明的第二实施方式所涉及的电路模块中的第二信号布线与第四信号布线之间的隔离的频率特性与比较例所涉及的电路模块中的相同的两个信号布线之间的隔离的频率特性的比较图和测定值的表。
图9是本发明的第三实施方式所涉及的电路模块的俯视图。
图10是专利文献1所记载的电路基板的俯视图以及剖视图。
具体实施方式
以下示出本发明的实施方式，并对本发明的特征之处进行详细的说明。本发明例如应用于在电路基板连接多极连接器而成的电路模块等。但是，本发明也能够应用于其他的电路模块。
－电路模块的第一实施方式－
使用图1以及图2对作为本发明所涉及的电路模块的第一实施方式的电路模块的结构进行说明。
此外，各附图是示意图，并不一定反映实际的产品的尺寸。另外，在制造工序上产生的各构成要素的形状的偏差等也并不一定反映在各附图。即，以后，在该说明书中为了说明所使用的附图即使有与实际的产品不同的部分，也可以说在本质方面表示实际的产品。
图1是本发明的第一实施方式所涉及的电路模块的俯视图以及剖视图。在图1(A)示出电路模块100的俯视图。在图1(B)示出在包含图1(A)所示的A－A线的面切断电路模块100的情况下的箭头方向的剖视图。图2是构成本发明的第一实施方式所涉及的电路模块的电路基板的俯视图以及剖视图、及电子部件的俯视图。在图2(A)示出构成电路模块100的电路基板10的俯视图。在图2(B)示出在包含图2(A)所示的A－A线的面切断电路基板10的情况下的箭头方向的剖视图。在图2(C)示出电子部件20的俯视图。即，在图2，为了容易理解电路模块100的各构成要素的形状，示出电路模块100的组装前的各要素。
电路模块100具备电路基板10和电子部件20。电路基板10包含绝缘层11、第一信号导体12、第二信号导体13、接地导体14、通孔导体15以及接地导体层16。电子部件20包含部件素体21、第一信号端子22、第二信号端子23以及第一接地端子24。
第一信号导体12以及第二信号导体13是配置在绝缘层11的主面上，且具有相互并行的部分的带状的导体。接地导体14配置在绝缘层11的主面上，包含平面部14a和第一带状部14b。
平面部14a是形成为不与上述的两个信号导体接触地覆盖绝缘层11的主面的平面状的导体。第一带状部14b的一端与平面部14a的规定的位置连接，另一端与平面部14a的其它的位置连接。另外，第一带状部14b在第一信号导体12与第二信号导体13之间，与第一信号导体12以及第二信号导体13并行地配置。
第一信号导体12与第一信号端子22连接，第二信号导体13与第二信号端子23连接，第一带状部14b与第一接地端子24连接。另外，接地导体层16设置在两个绝缘层11之间，并与未图示的接地电极连接。
将第一信号导体12的与第二信号导体13并行的部分和第一信号端子22的连接体作为第一信号布线La。将第二信号导体13的与第一信号导体12并行的部分和第二信号端子23的连接体作为第二信号布线Lb。另外，将第一带状部14b与第一接地端子24的连接体作为第一接地布线Lc。该情况下，第一接地布线Lc在第一信号布线La与第二信号布线Lb相互并行的区域，位于第一信号布线La与第二信号布线Lb之间。
通孔导体15包含至少一个平面部连接通孔导体15a、和至少一个第一带状部连接通孔导体15b。平面部连接通孔导体15a将平面部14a与接地导体层16连接。而且，第一带状部连接通孔导体15b将第一带状部14b与接地导体层16连接。
在电路模块100中，通过第一接地布线Lc起到屏蔽效果从而抑制第一信号导体12与第二信号导体13之间的绝缘层11的主面上的信号泄漏。并且，通过第一带状部连接通孔导体15b起到屏蔽效果从而抑制第一信号布线La与第二信号布线Lb之间的绝缘层11的内部的信号泄漏。即，通过在第一接地布线Lc连接第一带状部连接通孔导体15b，能够在第一信号布线La与第二信号布线Lb之间得到较高的隔离度。
在电路模块100中，使用图3对明确了第一带状部连接通孔导体15b的优选的位置的实验例进行说明。图3是用于说明在本发明的第一实施方式所涉及的电路模块中，明确了第一带状部连接通孔导体的优选的位置的实验例的俯视图。在图3(A)示出示意地表示在电路模块100中，对第一带状部连接通孔导体15b的位置进行各种变更的情况的俯视图的一部分。其以外的构成要素与上述的电路模块100相同，所以这里省略它们的进一步的说明。
在图3(A)中，(1)表示第一带状部连接通孔导体15b位于第一信号布线La与第二信号布线Lb相互并行的区域内的第一接地布线Lc的一端的情况。(5)表示第一带状部连接通孔导体15b位于上述的区域内的第一接地布线Lc的另一端的情况。(3)表示第一带状部连接通孔导体15b位于上述的区域内的第一接地布线Lc的中央部的情况。(2)表示第一带状部连接通孔导体15b位于(1)与(3)的中间的位置的情况。(4)表示第一带状部连接通孔导体15b位于(3)与(5)的中间的位置的情况。
将上述的各个情况下的第一信号导体12与第二信号导体13之间的隔离度总结后的结果如表1所示。此外，表1以不设置第一带状部连接通孔导体15b，而未抑制绝缘层的内部的信号泄漏的电路模块中的隔离为基准，示出与该基准的差分。
[表1]
Figure BDA0002369613010000081
根据表1的结果，如图3(B)所示，优选第一带状部连接通孔导体15b配置在第一接地布线Lc的、第一信号布线La与第二信号布线Lb相互并行的区域的中央部。该情况下，能够更有效地抑制第一信号布线La与第二信号布线Lb之间的绝缘层11的内部的信号泄漏。即，能够在第一信号布线La与第二信号布线Lb之间得到更高的隔离度。
－电路模块的第二实施方式－
使用图4对作为本发明所涉及的电路模块的第二实施方式的电路模块的结构进行说明。
图4是本发明的第二实施方式所涉及的电路模块的俯视图。电路模块200具备电路基板10A和电子部件20A。电路基板10A包含绝缘层11、第一信号导体12、第二信号导体13、第三信号导体17、第四信号导体18、接地导体14、通孔导体15以及接地导体层16。电子部件20A包含部件素体21、第一信号端子22、第二信号端子23、第三信号端子26、第四信号端子27、第一接地端子24、第二接地端子25、第三接地端子28以及第四接地端子29。
第三信号导体17以及第四信号导体18是配置在绝缘层11的主面上，且具有相互并行的部分的带状的导体。第三信号导体17在第一信号导体12延伸的轴线上，与第一信号导体12对置地延伸。第四信号导体18在第二信号导体13延伸的轴线上，与第二信号导体13对置地延伸。
接地导体14配置在绝缘层11的主面上，除了平面部14a和第一带状部14b之外，还包含第二带状部14c、第三带状部14d、第四带状部14e以及第五带状部14f。
第二带状部14c与第二信号导体13并行地相邻。第三带状部14d在第三信号导体17与第四信号导体18之间，与第三信号导体17以及第四信号导体18并行地配置。第四带状部14e与第四信号导体18并行地相邻。
第三信号导体17与第三信号端子26连接，第四信号导体18与第四信号端子27连接。第二带状部14c与第二接地端子25连接，第三带状部14d与第三接地端子28连接，第四带状部14e与第四接地端子29连接。
另外，在将第二带状部14c与第二接地端子25的连接体作为第二接地布线Ld时，第二接地布线Ld与第二信号布线Lb相邻以与第一接地布线Lc一起夹着第二信号布线Lb。
将第三信号导体17的与第四信号导体18并行的部分和第三信号端子26的连接体作为第三信号布线Le。将第四信号导体18的与第三信号导体17并行的部分和第四信号端子27的连接体作为第四信号布线Lf。将第三带状部14d与第三接地端子28的连接体作为第三接地布线Lg。该情况下，第三接地布线Lg在第三信号布线Le与第四信号布线Lf相互并行的区域，位于第三信号布线Le与第四信号布线Lf之间。
另外，在将第四带状部14e与第四接地端子29的连接体作为第四接地布线Lh时，第四接地布线Lh与第四信号布线Lf相邻以与第三接地布线Lg一起夹着第四信号布线Lf。
第五带状部14f向与第一带状部14b、第二带状部14c、第三带状部14d以及第四带状部14e正交的方向延伸。而且，第一带状部14b、第二带状部14c、第三带状部14d以及第四带状部14e分别与第五带状部14f连接。
通孔导体15除了上述的各通孔导体之外，还包含第二带状部连接通孔导体15c、第三带状部连接通孔导体15d、第四带状部连接通孔导体15e以及第五带状部连接通孔导体15f。第二带状部连接通孔导体15c将第二带状部14c与接地导体层16连接。第三带状部连接通孔导体15d将第三带状部14d与接地导体层16连接。第四带状部连接通孔导体15e将第四带状部14e与接地导体层16连接。而且，第五带状部连接通孔导体15f将第五带状部14f与接地导体层16连接。
在电路模块200中，能够抑制第一信号布线La与第二信号布线Lb之间、以及第三信号布线Le与第四信号布线Lf之间的绝缘层11的主面上以及内部的信号泄漏。另外，能够抑制第一信号布线La与第三信号布线Le之间、以及第二信号布线Lb与第四信号布线Lf之间的信号泄漏。
图5是相对于本发明的第二实施方式所涉及的电路模块的比较例所涉及的电路模块的俯视图。对于上述的信号泄漏的不同，通过对电路模块200的隔离度与图5所示的未设置上述的各带状部连接通孔导体的电路模块300的隔离度进行比较进行了确认。在电路模块300中，除了未设置上述的各带状部连接通孔导体以外的构成要素与电路模块200相同。
图6是本发明的第二实施方式所涉及的电路模块中的第一信号布线与第二信号布线之间的隔离的频率特性、和比较例所涉及的电路模块中的相同的两个信号布线之间的隔离的频率特性的比较图和测定值的表。图6中的“RF信号1与RF信号2之间的隔离特性”是指第一信号布线La与第二信号布线Lb之间的隔离的频率特性。
另外，在图6(A)所示的比较图中，实线是电路模块200中的上述的信号布线间的隔离的频率特性，虚线是电路模块300中的上述的信号布线间的隔离的频率特性。而且，图6(B)所示的表是各个电路模块中的3GHz以及6GHz时的上述的信号布线间的隔离度的测定值。
在图6示出在第一接地布线Lc连接第一带状部连接通孔导体15b的效果。即，可知通过上述的带状部连接通孔导体，改善第一信号布线La与第二信号布线Lb之间的隔离度。
图7是本发明的第二实施方式所涉及的电路模块中的第一信号布线与第三信号布线之间的隔离的频率特性、和比较例所涉及的电路模块中的相同的两个信号布线之间的隔离的频率特性的比较图和测定值的表。图7中的“RF信号1与RF信号3之间的隔离特性”是指第一信号布线La与第三信号布线Le之间的隔离的频率特性。
与图6相同，在图7(A)所示的比较图中，实线是电路模块200中的上述的信号布线间的隔离的频率特性，虚线是电路模块300中的上述的信号布线间的隔离的频率特性。而且，图7(B)所示的表是各个电路模块中的3GHz以及6GHz时的上述的信号布线间的隔离度的测定值。
在图7示出在第一接地布线Lc连接第一带状部连接通孔导体15b，在第三接地布线Lg连接第三带状部连接通孔导体15d，并在第五带状部14f连接第五带状部连接通孔导体15f的效果。即，可知通过上述的带状部连接通孔导体，较大地改善了第一信号布线La与第三信号布线Le之间的隔离度。
图8是本发明的第二实施方式所涉及的电路模块中的第二信号布线与第四信号布线之间的隔离的频率特性、和比较例所涉及的电路模块中的相同的两个信号布线之间的隔离的频率特性的比较图和测定值的表。图8中的“RF信号2与RF信号4之间的隔离特性”是指第二信号布线Lb与第四信号布线Lf之间的隔离的频率特性。
与图6以及图7相同，在图8(A)所示的比较图中，实线是电路模块200中的上述的信号布线间的隔离的频率特性，虚线是电路模块300中的上述的信号布线间的隔离的频率特性。而且，图8(B)所示的表是各个电路模块中的3GHz以及6GHz时的上述的信号布线间的隔离度的测定值。
在图8示出在第一接地布线Lc连接第一带状部连接通孔导体15b，在第二接地布线Ld连接第二带状部连接通孔导体15c，在第三接地布线Lg连接第三带状部连接通孔导体15d，在第四接地布线Lh连接第四带状部连接通孔导体15e，并在第五带状部14f连接第五带状部连接通孔导体15f的效果。即，可知通过上述的带状部连接通孔导体，更大地改善了第二信号布线Lb与第四信号布线Lf之间的隔离度。
－电路模块的第三实施方式－
使用图9对作为本发明所涉及的电路模块的第三实施方式的电路模块的结构进行说明。
图9是本发明的第三实施方式所涉及的电路模块的俯视图。电路模块400具备电路基板10B和电子部件20A。电路基板10B与图4所示的电路基板10A相似，包含绝缘层11、第一信号导体12、第二信号导体13、第三信号导体17、第四信号导体18、接地导体14、通孔导体15以及接地导体层16。但是，接地导体14不包含第五带状部14f。另外，第一带状部14b与第三带状部14d未连接，第二带状部14c与第四带状部14e未连接。电子部件20A与图4所示的部件相同。
即使是电路模块400那样的结构的情况下，也能够如上述那样得到与各带状部连接的各带状部连接通孔导体的效果。即，能够抑制第一信号布线La与第二信号布线Lb之间、以及第三信号布线Le与第四信号布线Lf之间的绝缘层11的主面上以及内部的信号泄漏。
此外，这次公开的上述实施方式在全部的点为例示，并不成为限定的解释的依据。因此，本发明的技术范围并不仅根据上述的实施方式进行解释，而基于权利要求书的记载划定。另外，包含与权利要求书等同的意思以及范围内的全部的变更。
附图标记说明
10、10A、10B、510…电路基板，11、511…绝缘层，12、512…第一信号导体，13、513…第二信号导体，14、514…接地导体，14a、514a…平面部，14b…第一带状部，14c…第二带状部，14d…第三带状部，14e…第四带状部，14f…第五带状部，15…通孔导体，15a…平面部连接通孔导体，15b…第一带状部连接通孔导体，15c…第二带状部连接通孔导体，15d…第三带状部连接通孔导体，15e…第四带状部连接通孔导体，15f…第五带状部连接通孔导体，16…接地导体层，17…第三信号导体，18…第四信号导体，20、20A…电子部件，21…部件素体，22…第一信号端子，23…第二信号端子，24…第一接地端子，25…第二接地端子，26…第三信号端子，27…第四信号端子，28…第三接地端子，29…第四接地端子，100、200、300、400…电路模块，511d…凹陷部，514b…带状部，516…导体层，La…第一信号布线，Lb…第二信号布线，Lc…第一接地布线，Ld…第二接地布线，Le…第三信号布线，Lf…第四信号布线，Lg…第三接地布线，Lh…第四接地布线。

Claims (7)

1.一种电路模块，是具备电路基板和电子部件的电路模块，上述电路基板包含绝缘层、第一信号导体、第二信号导体、接地导体以及接地导体层，上述电子部件包含第一信号端子、第二信号端子以及第一接地端子，其特征在于，
上述第一信号导体以及上述第二信号导体是配置在上述绝缘层的主面上，且具有相互并行的部分的带状的导体，
上述接地导体配置在上述绝缘层的主面上，在上述第一信号导体与上述第二信号导体之间包含与上述第一信号导体以及上述第二信号导体并行的第一带状部，
上述第一信号导体与上述第一信号端子连接，上述第二信号导体与上述第二信号端子连接，上述第一带状部与上述第一接地端子连接，
在将上述第一信号导体的和上述第二信号导体并行的部分与上述第一信号端子的连接体作为第一信号布线，将上述第二信号导体的和上述第一信号导体并行的部分与上述第二信号端子的连接体作为第二信号布线，并将上述第一带状部与上述第一接地端子的连接体作为第一接地布线时，上述第一接地布线在上述第一信号布线与上述第二信号布线相互并行的区域，位于上述第一信号布线与上述第二信号布线之间，
上述电路基板在上述第一信号布线与上述第二信号布线相互并行的区域内，包含将上述第一带状部与上述接地导体层连接的至少一个第一带状部连接通孔导体。
2.根据权利要求1所述的电路模块，其特征在于，
上述第一带状部连接通孔导体配置在上述第一接地布线的、上述第一信号布线与上述第二信号布线相互并行的区域的中央部。
3.根据权利要求1或者权利要求2所述的电路模块，其特征在于，
上述接地导体还包含与上述第二信号导体并行地相邻的第二带状部，
上述电子部件还包含第二接地端子，
上述第二带状部与上述第二接地端子连接，
在将上述第二带状部与上述第二接地端子的连接体作为第二接地布线时，上述第二接地布线与上述第二信号布线相邻以与上述第一接地布线一起夹着上述第二信号布线，
上述电路基板还包含将上述第二带状部与上述接地导体层连接的至少一个第二带状部连接通孔导体。
4.根据权利要求1～3中任意一项所述的电路模块，其特征在于，
上述电路基板还包含第三信号导体和第四信号导体，
上述第三信号导体以及上述第四信号导体是配置在上述绝缘层的主面上，且具有相互并行的部分的带状的导体，
上述第三信号导体在上述第一信号导体延伸的轴线上，与上述第一信号导体对置地延伸，
上述第四信号导体在上述第二信号导体延伸的轴线上，与上述第二信号导体对置地延伸，
上述接地导体还在上述第三信号导体与上述第四信号导体之间，包含与上述第三信号导体以及上述第四信号导体并行的第三带状部，
上述第三带状部在上述第一带状部延伸的轴线上，与上述第一带状部对置地延伸，
上述电子部件还包含第三信号端子、第四信号端子以及第三接地端子，
上述第三信号导体与上述第三信号端子连接，上述第三信号导体与上述第三信号端子连接，上述第三带状部与上述第三接地端子连接，
在将上述第三信号导体的和上述第四信号导体并行的部分与上述第三信号端子的连接体作为第三信号布线，将上述第四信号导体的和上述第三信号导体并行的部分与上述第四信号端子的连接体作为第四信号布线，并将上述第三带状部与上述第三接地端子的连接体作为第三接地布线时，上述第三接地布线在上述第三信号布线与上述第四信号布线相互并行的区域，位于上述第三信号布线与上述第四信号布线之间，
上述电路基板还在上述第三信号布线与上述第四信号布线相互并行的区域内，包含将上述第三带状部与上述接地导体层连接的至少一个第三带状部连接通孔导体。
5.根据权利要求4所述的电路模块，其特征在于，
上述第三带状部连接通孔导体配置在上述第三接地布线的、上述第三信号布线与上述第四信号布线相互并行的区域的中央部。
6.根据权利要求4或者权利要求5所述的电路模块，其特征在于，
上述接地导体还包含与上述第四信号导体并行地相邻的第四带状部，
上述电子部件还包含第四接地端子，
上述第四带状部与上述第四接地端子连接，
在将上述第四带状部与上述第四接地端子的连接体作为第四接地布线时，上述第四接地布线与上述第四信号布线相邻以与上述第三接地布线一起夹着上述第四信号布线，
上述电路基板还包含将上述第四带状部与上述接地导体层连接的至少一个第四带状部连接通孔导体。
7.根据权利要求4～6中任意一项所述的电路模块，其特征在于，
上述接地导体还包含向与上述第一带状部以及上述第三带状部正交的方向延伸的第五带状部，
上述第一带状部以及上述第三带状部与上述第五带状部连接，
上述电路基板还包含将上述第五带状部与上述接地导体层连接的至少一个第五带状部连接通孔导体。
CN201880047474.8A 2017-07-20 2018-07-05 电路模块 Active CN110914976B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2017-141313 2017-07-20
JP2017141313 2017-07-20
PCT/JP2018/025437 WO2019017206A1 (ja) 2017-07-20 2018-07-05 回路モジュール

Publications (2)

Publication Number Publication Date
CN110914976A true CN110914976A (zh) 2020-03-24
CN110914976B CN110914976B (zh) 2023-12-08

Family

ID=65016268

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201880047474.8A Active CN110914976B (zh) 2017-07-20 2018-07-05 电路模块

Country Status (5)

Country Link
US (1) US11322429B2 (zh)
JP (1) JP6680404B2 (zh)
KR (1) KR102365872B1 (zh)
CN (1) CN110914976B (zh)
WO (1) WO2019017206A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7245947B1 (ja) * 2022-08-15 2023-03-24 Ｆｃｎｔ株式会社 印刷配線基板及び無線通信端末

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1972558A (zh) * 2005-10-31 2007-05-30 索尼株式会社 柔性印刷电路板以及具有其的模块和器件
CN101160016A (zh) * 2006-10-02 2008-04-09 日东电工株式会社 布线电路基板
US20150257266A1 (en) * 2012-12-19 2015-09-10 Murata Manufacturing Co., Ltd. Chip component mounting structure, and module component

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0645473A (ja) * 1992-07-23 1994-02-18 Fujitsu Ltd 半導体装置
DE10205450A1 (de) * 2002-02-08 2003-08-28 Infineon Technologies Ag Schaltungsträger und Herstellung desselben
JP2006147676A (ja) * 2004-11-17 2006-06-08 Nec Corp 半導体集積回路パッケージ用配線基板とその配線基板を用いた半導体集積回路装置
JPWO2012008177A1 (ja) * 2010-07-16 2013-09-05 株式会社村田製作所 アンテナ装置
JP6249648B2 (ja) * 2013-06-28 2017-12-20 キヤノン株式会社 プリント回路板及び電子機器
JP6442215B2 (ja) * 2014-09-30 2018-12-19 日本オクラロ株式会社 光モジュール、光送受信モジュール、プリント基板、及びフレキシブル基板
JP2017045814A (ja) 2015-08-26 2017-03-02 京セラ株式会社 配線基板
US9936571B2 (en) * 2015-09-02 2018-04-03 Sae Magnetics (H.K.) Ltd. Printed circuit board
WO2018101104A1 (ja) * 2016-11-29 2018-06-07 株式会社村田製作所 アンテナ装置
CN210840269U (zh) * 2017-02-16 2020-06-23 株式会社村田制作所 多层基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1972558A (zh) * 2005-10-31 2007-05-30 索尼株式会社 柔性印刷电路板以及具有其的模块和器件
CN101160016A (zh) * 2006-10-02 2008-04-09 日东电工株式会社 布线电路基板
US20150257266A1 (en) * 2012-12-19 2015-09-10 Murata Manufacturing Co., Ltd. Chip component mounting structure, and module component

Also Published As

Publication number Publication date
JP6680404B2 (ja) 2020-04-15
KR20200010375A (ko) 2020-01-30
WO2019017206A1 (ja) 2019-01-24
KR102365872B1 (ko) 2022-02-22
CN110914976B (zh) 2023-12-08
JPWO2019017206A1 (ja) 2020-03-19
US11322429B2 (en) 2022-05-03
US20200152552A1 (en) 2020-05-14

Similar Documents

Publication Publication Date Title
US9812750B2 (en) High frequency band pass filter with coupled surface mount transition
US9935352B2 (en) Composite transmission line and electronic device
US10790245B2 (en) High-frequency ceramic board and high-frequency semiconductor element package
US10122124B2 (en) Three dimensional lead-frames for reduced crosstalk
US8536956B2 (en) Directional coupler
US10916938B2 (en) ESD-protective surface-mount composite component
KR101560476B1 (ko) 전자 회로 및 전자 기기
US9590288B2 (en) Multilayer circuit substrate
US10588215B2 (en) Inter-board connection structure
US20100085130A1 (en) Manufacturable tunable matching network for wire and ribbon bond compensation
US20170077578A1 (en) Transmission line
CN110914976B (zh) 电路模块
US10395844B2 (en) Capacitor component
US20180006624A1 (en) Wiring board with filter circuit and electronic device
CN109936913B (zh) 印刷电路板、存储器模块和包括存储器模块的存储器系统
JP2013197435A (ja) 配線基板
US9526165B2 (en) Multilayer circuit substrate
US10827603B2 (en) Printed circuit substrate
US20140346653A1 (en) Electronic device
US9089053B2 (en) Method for manufacturing wiring substrate
US9601874B2 (en) Connector and transmission line structure
WO2016167089A1 (ja) 回路基板
JPS61261912A (ja) 電波雑音防止装置
JP2009302721A (ja) 高周波モジュール装置
JP2009283797A (ja) 分布定数回路内蔵基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant