JP6620656B2 - 集積回路 - Google Patents

集積回路 Download PDF

Info

Publication number
JP6620656B2
JP6620656B2 JP2016084659A JP2016084659A JP6620656B2 JP 6620656 B2 JP6620656 B2 JP 6620656B2 JP 2016084659 A JP2016084659 A JP 2016084659A JP 2016084659 A JP2016084659 A JP 2016084659A JP 6620656 B2 JP6620656 B2 JP 6620656B2
Authority
JP
Japan
Prior art keywords
ground
amplification stage
ground plane
integrated circuit
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016084659A
Other languages
English (en)
Other versions
JP2017195510A (ja
JP2017195510A5 (ja
Inventor
拓海 杉谷
拓海 杉谷
整 久留須
整 久留須
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2016084659A priority Critical patent/JP6620656B2/ja
Priority to US15/387,755 priority patent/US10027282B2/en
Priority to DE102017204654.6A priority patent/DE102017204654B4/de
Priority to KR1020170050169A priority patent/KR101909815B1/ko
Priority to CN201710263586.4A priority patent/CN107305880B/zh
Publication of JP2017195510A publication Critical patent/JP2017195510A/ja
Publication of JP2017195510A5 publication Critical patent/JP2017195510A5/ja
Application granted granted Critical
Publication of JP6620656B2 publication Critical patent/JP6620656B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/186—Indexing scheme relating to amplifiers the ground, reference potential being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits

Description

本発明は集積回路に係り、高周波数帯での利用に好適な多段増幅器を備えた集積回路に関する。
一般に、複数の増幅段が縦続接続された多段増幅器において、増幅段を接地するためのグランドプレーンを介して信号の帰還が生じる場合がある。この帰還により発振が発生し、多段増幅器の動作が不安定化することがある。特許文献１には、帰還による発振を抑制する方法として、増幅素子ごとにチップ積載パターンを分離した構成が開示されている。
特開２００１−１５６２４２号公報
特許文献１に開示される方法では、分離したチップ積載パターンをワイヤで接続する必要がある。この構成では、高周波数帯においてワイヤのインダクタンスが特性に大きく影響する。このため、回路を安定に動作させることが困難な場合がある。
本発明は、上述の問題点を解決するためになされたもので、その目的は、多段増幅器を備え、グランドプレーンを介した帰還を抑制することが可能な集積回路を得ることである。
本発明に係る集積回路は、第１増幅段と、第２増幅段と、前記第１増幅段の出力と前記第２増幅段の入力を接続する第１信号線路と、前記第１増幅段と平面視で重なり、前記第１増幅段に接続された第１グランドプレーンと、前記第２増幅段と平面視で重なり、前記第２増幅段に接続された第２グランドプレーンと、前記第１グランドプレーンと前記第２グランドプレーンの平面視で互いに対向する辺を接続する１つまたは複数のグランドラインと、を備え、前記グランドラインは中心線の長さが１０μｍ以上１ｍｍ以下であり、前記１つまたは複数のグランドラインの幅の和である幅の総和は前記第１グランドプレーンの幅の３分の１以下であり、前記中心線の長さを前記幅の総和で除した値であるパターン比は１以上であり、前記第１グランドプレーンの幅は、前記グランドラインの取り出し方向に対して垂直方向の最大寸法である。
本発明に係る集積回路では、第１増幅段に第１グランドプレーンが接続され、第２増幅段に第２グランドプレーンが接続される。従って、増幅段ごとにグランドプレーンが分離された構造を備える。多段増幅器において、各増幅器とグランドプレーンとの間のリアクタンス成分が１つのグランドプレーンに作用すると、動作が不安定化する。このため、各増幅段に接続されたグランドプレーンを分離することで、動作を安定化することが可能になる。さらに、グランドプレーン間のインピーダンス成分を調整することで、グランドプレーン間をグランドラインによって接続した構成においても、多段増幅器の動作を安定化することが可能になる。本発明において、グランドプレーン間のインダクタンス成分は、グランドラインの長さおよび幅で決まる。グランドラインの中心線の長さが１０μｍ〜１ｍｍであり、幅の総和が第１グランドプレーンの幅の３分の１以下であり、中心線の長さを幅の総和で除した値であるパターン比が１以上の場合に、多段増幅器を安定に動作させることが可能になる。この構成では、チップ積載パターンを分離せずに、グランドプレーンを介した帰還を抑制することが可能になる。
本発明の実施の形態１に係る集積回路の平面図である。 本発明の実施の形態１に係る集積回路の平面図である。 図３Ａは、本発明の実施の形態１に係る集積回路の断面図である。図３Ｂは、本発明の実施の形態１に係る集積回路の実装時の断面図である。 本発明の実施の形態１に係る集積回路の断面図である。 比較例に係る集積回路の実装時の断面図である。 図６Ａは、比較例に係る集積回路の平面図である。図６Ｂは、比較例に係る集積回路の等価回路図である。 比較例に係る集積回路の反射係数Ｓ１１を示す図である。 比較例に係る集積回路のゲインを示す図である。 比較例に係る集積回路の安定係数Ｋを示す図である。 図１０Ａは、本発明の実施の形態１に係る集積回路の平面図である。図１０Ｂは、本発明の実施の形態１に係る集積回路の等価回路図である。 本発明の実施の形態１に係る集積回路の反射係数Ｓ１１を示す図である。 本発明の実施の形態１に係る集積回路のゲインを示す図である。 本発明の実施の形態１に係る集積回路の安定係数Ｋを示す図である。 本発明の実施の形態１に係る集積回路の反射係数Ｓ１１を示す図である。 本発明の実施の形態１に係る集積回路のゲインを示す図である。 本発明の実施の形態１に係る集積回路の安定係数Ｋを示す図である。 比較例に係る集積回路の平面図である。 本発明の実施の形態１に係る集積回路の反射係数Ｓ１１を示す図である。 本発明の実施の形態１の変形例に係る集積回路の平面図である。 本発明の実施の形態１の変形例に係る集積回路の平面図である。 本発明の実施の形態１の変形例に係る集積回路の平面図である。 図２２Ａは、本発明の実施の形態２に係る集積回路の平面図である。図２２Ｂは、本発明の実施の形態２に係る集積回路の等価回路図である。 図２３Ａは、本発明の実施の形態３に係る集積回路の平面図である。図２３Ｂは、本発明の実施の形態３に係る集積回路の等価回路図である。 本発明の実施の形態３に係る集積回路の断面図である。 図２５Ａは、本発明の実施の形態４に係る集積回路の平面図である。図２５Ｂは、本発明の実施の形態４に係る集積回路の等価回路図である。 本発明の実施の形態４に係る集積回路の反射係数Ｓ１１を示す図である。 本発明の実施の形態４に係る集積回路のゲインを示す図である。 本発明の実施の形態４に係る集積回路の安定係数Ｋを示す図である。
本発明の実施の形態に係る集積回路について図面を参照して説明する。同じ又は対応する構成要素には同じ符号を付し、説明の繰り返しを省略する場合がある。
実施の形態１．
図１および図２は、本発明の実施の形態１に係る集積回路の平面図である。図１に示すように、本実施の形態に係る集積回路１００は、入力パッド３２を備える。入力パッド３２は、第１増幅段４０ａの入力と接続される。第１増幅段４０ａの入力は、第１入力整合回路２８ａの入力と接続される。第１入力整合回路２８ａの出力は、増幅素子である第１トランジスタ１２ａに入力される。第１トランジスタ１２ａの出力は、第１出力整合回路３６ａと接続される。第１出力整合回路３６ａとの出力は、第１増幅段４０ａの出力と接続される。第１増幅段４０ａの出力は、第１信号線路４２ａと接続される。
第１増幅段４０ａは、第１入力整合回路２８ａ、第１トランジスタ１２ａおよび第１出力整合回路３６ａを備える。第１増幅段４０ａの出力は、第１信号線路４２ａを介して、第２増幅段４０ｂの入力と接続される。第２増幅段４０ｂは、第１増幅段４０ａと同様の構造である。第２増幅段４０ｂは、第２入力整合回路２８ｂ、第２トランジスタ１２ｂおよび第２出力整合回路３６ｂを備える。第２増幅段４０ｂの出力は、第２信号線路４２ｂを介して、第３増幅段４０ｃの入力と接続される。第３増幅段４０ｃも、第１増幅段４０ａと同様の構造である。第３増幅段４０ｃは、第３入力整合回路２８ｃ、第３トランジスタ１２ｃおよび第３出力整合回路３６ｃを備える。第３増幅段４０ｃの出力は、出力パッド３４と接続される。
第１増幅段４０ａ、第２増幅段４０ｂおよび第３増幅段４０ｃは、単相入力および単相出力の増幅段である。第１増幅段４０ａ、第２増幅段４０ｂおよび第３増幅段４０ｃは、３段の増幅段を備えた多段増幅器を構成している。ここで、集積回路１００は３段以外の多段増幅器を備えるものとしても良く、増幅段は２段以上であれば何段でもよい。また、第１増幅段４０ａ、第２増幅段４０ｂおよび第３増幅段４０ｃは、第１〜第３トランジスタ１２ａ〜１２ｃの代わりに、トランジスタが２段接続されているカスコード接続を備えても良い。また、第１増幅段４０ａ、第２増幅段４０ｂおよび第３増幅段４０ｃは、それぞれが多段増幅器であっても良い。
第１増幅段４０ａ、第２増幅段４０ｂおよび第３増幅段４０ｃは、半導体基板１０の表面に配置される。また、第１増幅段４０ａには、第１増幅段４０ａを接地するための第１グランドプレーン２０ａが接続されている。第１グランドプレーン２０ａは、第１増幅段４０ａと重なるように第１増幅段４０ａの上部に配置される。同様に、第２増幅段４０ｂには、第２グランドプレーン２０ｂが接続されている。また、第３増幅段４０ｃには、第３グランドプレーン２０ｃが接続されている。
第１グランドプレーン２０ａと第２グランドプレーン２０ｂとの間は第１グランドライン３０ａで接続されている。また、第２グランドプレーン２０ｂと第３グランドプレーン２０ｃとの間は第２グランドライン３０ｂで接続されている。
また、集積回路１００は、はんだバンプ１８を備える。はんだバンプ１８ははんだボールとも呼ばれる。はんだバンプ１８は、実装時に集積回路１００と外部との信号の入出力を行う機能を備える。また、はんだバンプ１８は、実装時に第１グランドプレーン２０ａ、第２グランドプレーン２０ｂおよび第３グランドプレーン２０ｃを実装基板のグランドと接続する機能を備える。図２は、はんだバンプ１８を図示しない場合の集積回路１００の平面図である
図３Ａは、本発明の実施の形態１に係る集積回路の断面図である。集積回路１００は、半導体回路形成層２２を備える。半導体回路形成層２２は、上述した半導体基板１０、第１増幅段４０ａ、第２増幅段４０ｂ、第３増幅段４０ｃ、第１信号線路４２ａおよび第２信号線路４２ｂを含む。半導体回路形成層２２の表面には、第１グランドプレーン２０ａ、第２グランドプレーン２０ｂ、第３グランドプレーン２０ｃ、第１グランドライン３０ａおよび第２グランドライン３０ｂが配置される。第１グランドプレーン２０ａ、第２グランドプレーン２０ｂおよび第３グランドプレーン２０ｃの表面には、それぞれはんだバンプ１８ａ、１８ｂ、１８ｃが配置される。ここで、図３Ａおよび図３Ｂでは、はんだバンプ１８のうち接地のためのはんだバンプ１８ａ、１８ｂ、１８ｃのみを図示している。
また、第１グランドプレーン２０ａの表面には、入力パッド３２が配置される。第３グランドプレーン２０ｃの表面には、出力パッド３４が配置される。オンウエハ測定時には、入力パッド３２および出力パッド３４から信号の入出力を行い、測定を実施する。図３Ａは、プローブヘッド２４、２６を入力パッド３２および出力パッド３４に接触させた状態である。この時、集積回路１００とプローブヘッド２４、２６が備えるシグナル部との間で信号の入出力が行われる。
図３Ｂは、本発明の実施の形態１に係る集積回路の実装時の断面図である。図３Ｂにおいて、集積回路１００は、実装基板８２に実装されている。実装時において、はんだバンプ１８ａ、１８ｂ、１８ｃは、実装基板８２が備えるグランド８０と接続される。実装方法は、フリップチップ実装である。実装時には、はんだバンプ１８ａ、１８ｂ、１８ｃを介して第１グランドプレーン２０ａ、第２グランドプレーン２０ｂおよび第３グランドプレーン２０ｃは、実装基板８２のグランド８０に共通接地される。ここで、図３Ａおよび図３Ｂでは、１つのグランドプレーンに対して１つのはんだバンプが接続されている。これに対し、各グランドプレーンは複数のはんだバンプに接続されているものとしても良い。
図４は、本発明の実施の形態１に係る集積回路の断面図である。集積回路１００は、チップスケールパッケージ型のＭＭＩＣ（Ｍｏｎｏｌｉｔｈｉｃ Ｍｉｃｒｏｗａｖｅ Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）である。集積回路１００は、半導体基板１０を備える。半導体基板１０は、ＧａＡｓで形成される。半導体基板１０の表面には、３層の多層配線構造が形成される。なお、図４は、集積回路１００を第１グランドライン３０ａおよび第２グランドライン３０ｂを結んだ線に沿って切断することで得られる断面図である。
多層配線構造において、半導体基板１０の表面に配置される最下層には、トランジスタ１２が配置される。ここで、断面図において、集積回路１００が備える第１〜第３トランジスタ１２ａ〜１２ｃのうち一部が図示されている。また、最下層にはトランジスタ１２間を接続する信号線路４２が配置される。また、最下層には、図示しないＭＩＭ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａｌ）キャパシタおよびスパイラルインダクタも形成される。最下層の表面に配置される中間層には、トランジスタ１２に電源を供給するための電源配線４３が配置される。中間層の表面に配置される最上層には、グランドプレーン層１２０が配置される。グランドプレーン層１２０は、第１〜第３グランドプレーン２０ａ〜２０ｃ、第１グランドライン３０ａおよび第２グランドライン３０ｂを備える。信号線路４２および電源配線４３は、配線層１４を構成する。
多層配線構造の層間および最上層の表面には、誘電体膜５０ａ、５０ｂ、５０ｃが配置される。最下層に配置されるトランジスタ１２、信号線路４２、図示しないＭＩＭキャパシタおよびスパイラルインダクタは誘電体膜５０ａによって覆われている。電源配線４３は、誘電体膜５０ｂによって覆われている。グランドプレーン層１２０は、誘電体膜５０ｃによって覆われている。誘電体膜５０ａ、５０ｂ、５０ｃの材料は、ポリイミドなどの誘電体である。なお、図３Ａ、図３Ｂにおいて、便宜上、グランドプレーン層１２０の表面に配置される誘電体膜５０ｃは省略されている。
誘電体膜５０ｃは、複数の開口を備える。この開口は、グランドプレーン層１２０が備える第１〜第３グランドプレーン２０ａ〜２０ｃを露出させる。誘電体膜５０ｃの表面には、開口を埋めるようにアンダーバンプメタル１６が配置される。アンダーバンプメタル１６は、開口において第１〜第３グランドプレーン２０ａ〜２０ｃと接触する。アンダーバンプメタル１６の表面には、はんだバンプ１８が設けられている。従って、第１〜第３グランドプレーン２０ａ〜２０ｃは、それぞれアンダーバンプメタル１６を介してはんだバンプ１８と接続される。ここで、図４において、アンダーバンプメタル１６およびはんだバンプ１８のうち一部が図示されている。
集積回路１００はグランドプレーン層１２０とトランジスタ１２を接続する接続構造１７を備える。集積回路１００において、誘電体膜５０ａ、５０ｂが開口を備える。開口は、トランジスタ１２を露出させる。開口をグランドプレーン層１２０が埋め込むことで、接続構造１７が形成されている。ここで、図４では便宜上１つの接続構造１７のみが図示されているが、集積回路１００は第１接続構造、第２接続構造および第３接続構造の３つの接続構造を備える。
多層配線構造において、第１増幅段４０ａと第１グランドプレーン２０ａは第１接続構造によって接続される。同様に、第２増幅段４０ｂと第２グランドプレーン２０ｂは第２接続構造によって接続される。また、第３増幅段４０ｃと第３グランドプレーン２０ｃは第３接続構造によって接続される。以上から、はんだバンプ１８、グランドプレーン層１２０およびトランジスタ１２が接続される。半導体基板１０、最下層および中間層は半導体回路形成層２２を形成する。
図４に示す多層配線構造において、第１〜第３グランドプレーン２０ａ〜２０ｃ、第１グランドライン３０ａおよび第２グランドライン３０ｂは同層に配置される。これにより、グランドプレーンとグランドラインは、一枚のメタル層から、パターン比の調整により形成することが出来る。
集積回路１００は、チップスケールパッケージ型のＭＭＩＣであり、予め定められたピッチではんだバンプが配置されている。ここで、本発明に係る集積回路１００は、チップスケールパッケージに限定されない。集積回路１００は、はんだバンプ１８の位置に制限がないフリップチップ実装のパッケージにも適用できる。また、図４では３層の多層配線構造を示したが、集積回路１００において多層配線構造は３層以外でも良い。
次に、集積回路１００の動作について説明する。ここでは、オンウエハ測定時の動作について説明する。まず、プローブヘッド２４のシグナル部から、入力パッド３２に高周波信号が入力される。この高周波信号は、第１増幅段４０ａによって増幅される。従って、入力パッド３２に入力された信号よりも、電力が増幅された信号が第１増幅段４０ａから出力される。次に、第１増幅段４０ａから出力された信号は、第１信号線路４２ａを介して第２増幅段４０ｂに入力される。第２増幅段４０ｂによって、更に信号の電力が増幅される。以下、同様にして、第３増幅段４０ｃによって信号の電力が更に増幅される。これにより、第１増幅段４０ａへの入力信号の高周波信号電力は、後段になるに従って徐々に大きくなる。出力電力レベルまで増幅された信号は出力パッド３４から出力される。この出力信号は、プローブヘッド２６によって測定される。
本実施の形態では、各増幅段が別個のグランドプレーンを介して接地される。また、グランドプレーン間はグランドラインによって接続されている。これに対し、多段増幅器を接地する方法として、各増幅段に共通のグランドプレーンを形成する方法が考えられる。しかし、複数の増幅段に共通のグランドプレーンが接続された構造では、グランドプレーンを介した帰還によって発振が生じる可能性がある。この現象について、図５〜６を用いて説明する。
図５は、比較例に係る集積回路の実装時の断面図である。比較例に係る集積回路８００は、グランドプレーン８２０が分離されていない点で集積回路１００と異なる。図５において、集積回路８００は、実装基板８２に実装されている。図３Ｂと同様に、集積回路８００は、複数のはんだバンプ１８ａ、１８ｂ、１８ｃによって実装基板８２の予め定められた場所にフリップチップ実装される。この結果、はんだバンプ１８ａ、１８ｂ、１８ｃは実装基板８２が備えるグランド８０と接続される。従って、グランドプレーン８２０とグランド８０が共通接地される。
図６Ａは、比較例に係る集積回路の平面図である。比較例に係る集積回路８００において、第１増幅段４０ａ、第２増幅段４０ｂおよび第３増幅段４０ｃは、共通のグランドプレーン８２０と接続される。ここで、第１増幅段４０ａ、第２増幅段４０ｂおよび第３増幅段４０ｃは、便宜上、三角形で表されている。以下の図においても同様に表現している。
図６Ｂは、比較例に係る集積回路の等価回路図である。比較例に係る集積回路８００の等価回路では、第１増幅段４０ａはインダクタＬ１の一端と接続される。インダクタＬ１の他端は、グランドプレーン８２０において接地される。同様に、第２増幅段４０ｂはインダクタＬ２の一端と接続される。インダクタＬ２の他端は、グランドプレーン８２０において接地される。第３増幅段４０ｃはインダクタＬ３の一端と接続される。インダクタＬ３の他端は、グランドプレーン８２０において接地される。
インダクタＬ１は、第１増幅段４０ａとグランドプレーン８２０との間のインダクタンス成分である第１インダクタンス４４ａを示す。同様に、インダクタＬ２は、第２増幅段４０ｂとグランドプレーン８２０との間のインダクタンス成分である第２インダクタンス４４ｂを示す。また、インダクタＬ３は、第３増幅段４０ｃとグランドプレーン８２０との間のインダクタンス成分である第３インダクタンス４４ｃを示す。グランドプレーン８２０は、すべての増幅段に共通に接続されている。このため、等価回路において、インダクタＬ１、Ｌ２、Ｌ３の一端は、短絡されている。
以上から、集積回路８００は各増幅段が共通のグランドと接続される。また、各増幅段はインダクタンスを介してグランドと接続されている。このような構造の多段増幅器では、動作が不安定化する場合がある。この現象について、簡易化されたモデルを用いて説明する。
増幅器のモデルのＳパラメータを次式のように定義する。ここで、増幅器は集積回路８００における各増幅段に対応する。
Figure 0006620656
このとき、増幅器のＺパラメータは次式のようになる。
Figure 0006620656
但し、式（２）はＺｏ（５０Ω）で規格化されている。また、グランドにリアクタンスｊＸが装荷されたＺパラメータＺｉｎｄは次式のようになる。ここで、リアクタンスｊＸはＺｏで規格化されている。
Figure 0006620656
ここから、安定係数ＫはＺパラメータＺｉｎｄを用いて次式のように求められる。
Figure 0006620656
ここで、式（４）に式（３）を代入すると、安定係数ＫはゲインＧとリアクタンスＸで表すことができる。ここで、安定係数ＫはゲインＧの位相条件によって振舞いが異なる。安定係数Ｋは、ゲインＧが負の純虚数の場合に最も不安定になる。この負の純虚数をＧ＝−ｊａで表す。ａは、正の実数である。ゲインＧ＝−ｊａを用いると、安定係数Ｋは次式のようになる。
Figure 0006620656
一般に、マイクロ波およびミリ波帯の増幅路の場合、ａ＞＞Ｘが成立する。従って、式（５）は式（６）のように近似できる。式（６）はゲインＧ＝−ｊａの増幅器に対してリアクタンス成分が大きくなるほど安定係数Ｋが減少し、不安定性が増すことを示している。ここで、安定係数が１より大きい場合に、増幅器の動作は安定と見なされる。式（６）より、安定係数Ｋが１以下となるリアクタンスの条件式は次式のようになる。
Figure 0006620656
ここでは安定係数Ｋについて説明したが、リアクタンスＸが大きくなると反射利得（｜Ｓ１１｜＞１）が発生する。反射利得（｜Ｓ１１｜＞１）の発生によっても、増幅器の動作は不安定化する。ここで、グランドプレーンに装荷されたリアクタンス成分は、貫通孔であるバイアホールプロセスを備えた裏面プロセスにおいては、バイアホールのインダクタンスに起因する。また、表面プロセスにおいては、ワイヤおよびはんだバンプのインダクタンスが、リアクタンスの主な成分である。以上から、周波数ｆおよびインダクタンスＬを用いて、Ｘ＝２πｆＬ／Ｚｏと表すことができる。従って、式（６）の安定係数Ｋが１以下となるインダクタンスの条件は次式のようになる。
Figure 0006620656
式（８）が示す現象について説明する。２０ｄＢのゲインＧを持つ増幅器がインダクタンスＬを持っていると仮定する。この増幅器を２つ直列に接続した場合、トータルゲインは４０ｄＢとなる。また、インダクタンスはＬ／２となる。ここで、式（８）より、トータルゲインが４０ｄＢの場合に、トータルゲインが２０ｄＢである場合と同じ安定係数Ｋを得るためには、インダクタンスを１／１０にしなければならない。しかし、一般にインダクタンスは１／２にしか減少しない。従って、式（８）から、増幅器を２つ直列に接続すると、増幅器が１つの場合よりも動作が不安定となることが分かる。従って、トータルゲインが高い複数の増幅器が１つのグランドプレーンを持つ構造では、動作が不安定になる。
以上から、集積回路８００のように縦続接続された複数の増幅段が１つのグランドプレーンに接続された構造では、動作が不安定になる。これは、各増幅段とグランドプレーンとの間のリアクタンス成分が共通に作用することに起因する。このとき、帰還による発振が発生する場合がある。
次に、図６Ｂに示す等価回路についてのシミュレーション結果について説明する。表１は、シミュレーションに用いた各インダクタンスの設定値を示している。表１において、インダクタＬ１〜Ｌ３のインダクタンスの単位はｐＨで示している。また、集積回路のトータルゲインは４０ｄＢ、周波数は７７ＧＨｚとした。さらに、増幅器のモデルは式（１）を使用し、ゲインＧの位相条件は負の純虚数とした。以下の実施例におけるシミュレーションも同様である。
Figure 0006620656
図７〜９は、集積回路８００の反射係数Ｓ１１、ゲインＧ及び安定係数Ｋについてのシミュレーション結果を示す。図７は、比較例に係る集積回路の反射係数Ｓ１１を示す図である。図８は、比較例に係る集積回路のゲインを示す図である。図９は、比較例に係る集積回路の安定係数Ｋを示す図である。図７に示すように、周波数ｆが７７ＧＨｚ付近で反射利得が発生している。また、図８に示すように、ゲインＧが急峻となっている。さらに、図９に示すように、周波数ｆの増加と共に安定係数Ｋは減少し、２０ＧＨｚ付近で安定係数Ｋが１以下となる。ここで、式（６）にパラメータ値ａ＝１００およびＬ＝２．３ｐＨを代入し、安定係数Ｋを求めると、周波数ｆがおよそ２０ＧＨｚ以上で安定係数Ｋが１以下となる。従って、式（６）においても、シミュレーション結果と同様の結果が得られる。
以上から、１つのグランドプレーン８２０が、すべての増幅段に共通に接続された集積回路では、安定係数Ｋが減少し、反射利得｜Ｓ１１｜が発生する。従って、集積回路の動作が不安定化する。これは、共通のグランドプレーン８２０に作用するインダクタンス成分によって、複数の増幅段でグランドプレーン８２０を介した帰還が起こることに起因する。
ここで、差動増幅回路では、グランドが高周波信号から見て仮想グランドとなる。このため、高周波信号の特性は、グランドに装荷されたインピーダンスによって影響を受け難い。従って、グランドプレーンを介した帰還は、差動増幅回路においては影響が少ない。これに対し、単相入力および単相出力の増幅回路では、グランドに装荷されたインピーダンスよって、高周波信号の特性が影響を大きく受ける。このため、グランドプレーンを介した帰還は、単相入力および単相出力の増幅回路において問題となる現象である。さらに、ミリ波帯で動作する増幅段を同一チップ上に搭載した集積回路のうち、トータルゲインが３０ｄＢ以上の場合に発生し易い現象である。
次に、本実施の形態に係る集積回路１００についてのシミュレーション結果について説明する。図１０Ａは、本発明の実施の形態１に係る集積回路の平面図である。図１０Ｂは、本発明の実施の形態１に係る集積回路の等価回路図である。図１０Ｂに示すように、集積回路１００の等価回路では、第１増幅段４０ａはインダクタＬ１の一端と接続される。インダクタＬ１の他端は、第１グランドプレーン２０ａにおいて接地される。同様に、第２増幅段４０ｂはインダクタＬ２の一端と接続される。インダクタＬ２の他端は、第２グランドプレーン２０ｂにおいて接地される。第３増幅段４０ｃはインダクタＬ３の一端と接続される。インダクタＬ３の他端は、第３グランドプレーン２０ｃにおいて接地される。
インダクタＬ１は、等価回路において第１増幅段４０ａと第１グランドプレーン２０ａとの間のインダクタンス成分である第１インダクタンス４４ａを示す。同様に、インダクタＬ２は、第２増幅段４０ｂと第２グランドプレーン２０ｂとの間のインダクタンス成分である第２インダクタンス４４ｂを示す。また、インダクタＬ３は、第３増幅段４０ｃと第３グランドプレーン２０ｃとの間のインダクタンス成分である第３インダクタンス４４ｃを示す。
本実施の形態において、各増幅段に接続されるグランドプレーンは分離されている。さらに、グランドプレーン間はグランドラインによって接続されている。このため、集積回路１００の等価回路において、インダクタＬ１、Ｌ２、Ｌ３の一端は、有限のインピーダンスを備えたグランドラインによって接続される。インダクタＬ１とインダクタＬ２の一端は、第１グランドライン３０ａによって接続される。インダクタＬ２とインダクタＬ３の一端は、第２グランドライン３０ｂによって接続される。ここで、等価回路において、第１グランドライン３０ａおよび第２グランドライン３０ｂはインダクタＬ４およびＬ５として表記されている。
次に、グランドラインのインピーダンスについて説明する。図６Ｂに示すように、グランドプレーンが共通の場合は、グランドプレーン間はショートしていると見なされる。従って、グランドラインのインピーダンスは０Ωとなる。また、信号の帰還を抑制する別の方法として、増幅素子毎にチップ積載パターンを分離した構造が考えられる。この構造では、グランドプレーン間はオープンと見なされる。この時、グランドラインのインピーダンスは∞Ωとなる。
ここで、増幅素子毎にチップ積載パターンを分離した構造では、帰還による発振を抑制することが可能になる。一方で、チップ積載パターン間をワイヤで接続する必要がある。マイクロ波およびミリ波帯においては、ワイヤのインダクタンスによって特性が大きく影響を受ける。従って、この構造では、増幅素子の動作を安定化させることが難しい。また、周波数が高くなると、個々の増幅器のサイズが小さくなる。チップ積載パターンを分離した構造では、パターンの分離のためにスペースが必要とされる。このため、増幅器が小型化する一方で、集積回路全体の小型化が妨げられる場合がある。
以上から、グランドラインのインピーダンスが０Ωの場合には帰還が発生し、∞Ωの場合には帰還を抑制することが可能になる。従って、多段増幅器の動作が安定化する条件と不安定化する条件の境界は、グランドラインのインピーダンスが０Ωと∞Ωの間に存在する事が分かる。つまり、グランドプレーン間を、使用周波数において十分高いインピーダンスを有するインダクタンス成分を介して接続することで、多段増幅器を安定に動作させることが可能になる。このとき、チップ積載パターンを分離せずに、帰還による発振を抑制することが可能になる。
次に、集積回路１００を安定に動作させるために、第１グランドライン３０ａおよび第２グランドライン３０ｂが満たすべき条件について検討する。本実施の形態では、各グランドラインのインピーダンスが多段増幅器の動作が安定化する条件を満たすように、各グランドラインの形状を調整する。１本のグランドラインのインダクタンス成分は、グランドラインの長さＬｇと幅Ｗで決まる。一般に、フリップチップ実装型のミリ波帯ＭＭＩＣのサイズは数ｍｍ程度である。このため、各増幅段を接続する信号線路の長さは数μｍ〜数ｍｍ程度となる。これを前提に、第１グランドライン３０ａおよび第２グランドライン３０ｂに好適なサイズを求めるために、反射係数Ｓ１１、ゲインＧ及び安定係数Ｋについてのシミュレーションを行った。シミュレーションでは、図１０Ｂに示す等価回路を用いた。
図１１〜１３は、集積回路１００の反射係数Ｓ１１、ゲインＧ及び安定係数Ｋについてのシミュレーション結果を示す。図１１は、本発明の実施の形態１に係る集積回路の反射係数Ｓ１１を示す図である。図１２は、本発明の実施の形態１に係る集積回路のゲインを示す図である。図１３は、本発明の実施の形態１に係る集積回路の安定係数Ｋを示す図である。図１１〜１３では、第１グランドライン３０ａおよび第２グランドライン３０ｂの幅Ｗを１０μｍに固定し、長さＬｇを１μｍ〜１０ｍｍの範囲で変化させている。
図１１に示すように、長さＬｇが１０μｍ以上の場合には、反射係数Ｓ１１が小さい。また、図１２に示すように、ゲインＧは、長さＬｇが１ｍｍ以上の場合に、７７ＧＨｚのゲインが１０ｄＢ程度低下していることが分かる。さらに、図１３に示すように、安定係数Ｋは、長さＬｇ＝１０μｍで７７ＧＨｚの安定係数Ｋが１以上である。ここで、長さＬｇが１００μｍ以上の場合については、安定係数Ｋが１以上であることは明らかであるため省略している。
図１４は、本発明の実施の形態１に係る集積回路の反射係数Ｓ１１を示す図である。図１５は、本発明の実施の形態１に係る集積回路のゲインを示す図である。図１６は、本発明の実施の形態１に係る集積回路の安定係数Ｋを示す図である。図１４〜１６は、第１グランドライン３０ａおよび第２グランドライン３０ｂの長さＬｇを１ｍｍに固定し、幅Ｗを１０μｍ〜１０ｍｍの範囲で変化させている。
図１４に示すように、幅Ｗが１０ｍｍ以上の場合の反射係数は、１ｍｍ以下の場合と比較して大きい。また、図１５に示すように、幅Ｗが１０μｍ以下の場合、７７ＧＨｚにおけるゲインＧが１０ｄＢ程度低下している。さらに、図１６に示すように、幅Ｗが１０ｍｍ以上の場合の安定係数Ｋは、１ｍｍ以下の場合と比較して小さい。
以上のシミュレーションから、第１グランドライン３０ａおよび第２グランドライン３０ｂのパターン比Ｌｇ／Ｗが１以上で、長さＬｇが１０μｍ〜１ｍｍである場合に、集積回路１００は動作を安定化させることが可能になることが分かった。ここで、パターン比Ｌｇ／Ｗは長さＬｇを幅Ｗで除した値である。また、集積回路１００の動作を安定化させるための幅Ｗの下限値は１μｍとなる。
図１１〜１６に示すシミュレーション結果では、第１〜第３グランドプレーン２０ａ〜２０ｃの面積を無限大と仮定している。しかし、実際の第１〜第３グランドプレーン２０ａ〜２０ｃは有限のサイズを有している。図１７は、比較例に係る集積回路の平面図である。図１７に示す集積回路９００では、第１グランドライン９３０ａは、第１グランドプレーン９２０ａおよび第２グランドプレーン９２０ｂの幅Ｓと同等の幅Ｗを備える。このような構造では、グランドラインが両側のグランドプレーンに対してラインと見なされない。この時、グランドラインが図１１〜１６で示した条件を満たしても、本発明の効果は得られない。ここで、グランドラインが隣接するグランドプレーンに対して、ラインと見なされる為の条件について説明する。
図１８は、本発明の実施の形態１に係る集積回路の反射係数Ｓ１１を示す図である。本実施の形態では、グランドラインが隣接するグランドプレーンに対してラインと見なされる為の条件について、実験により検証した。図１８において、実線は本実施の形態に係る集積回路１００の反射係数Ｓ１１についての評価結果を示す。ここで、第１グランドライン３０ａおよび第２グランドライン３０ｂの幅Ｗは、対向するグランドプレーンの幅Ｓに対して３分の１に設定されている。対向するグランドプレーンとは、各グランドラインの両端のグランドプレーンのうち入力側のものを指す。従って、第１グランドライン３０ａの幅Ｗは第１グランドプレーン２０ａの幅Ｓの３分の１に設定されている。また、第２グランドライン３０ｂの幅Ｗは第２グランドプレーン２０ｂの幅Ｓの３分の１に設定されている。評価は、Ｑ帯（３３〜５０ＧＨｚ）の周波数帯域で行った。また、図１８において、破線は比較例に係る集積回路８００の反射係数Ｓ１１ついての評価結果を示す。
図１８に示す評価結果では、比較例と比較して本実施の形態における周波数特性の反射係数Ｓ１１が小さい。従って、本実施の形態の周波数特性が安定していることが分かる。評価結果から、グランドラインの幅Ｗが、グランドプレーンの幅Ｓの３分の１以下の場合に、本実施の形態による効果が得られることが分かった。このとき、グランドラインが両側のグランドプレーンに対してラインと見なされる。
ここで、実際のレイアウトではグランドラインが一直線状ではない可能性がある。この場合は、グランドラインの長さＬｇは、グランドラインの両端をつなぐ、グランドラインの中心線の長さとなる。
図１９は、本発明の実施の形態１の変形例に係る集積回路の平面図である。集積回路１００において、第１グランドプレーン２０ａおよび第２グランドプレーン２０ｂは、一定の幅Ｓを備えた。これに対し、図１９に示す集積回路２００のように、グランドプレーンは幅が一定でなくても良い。図１９に示す集積回路２００では、第１グランドプレーン２２０ａは縁部に凹凸を備える。このように、グランドプレーンの幅が一定では無い場合、グランドプレーンの幅Ｓは、グランドラインの取り出し方向に対して垂直方向の最大寸法で定義される。図１９に示す例では、矢印２２１で示す幅がグランドプレーンの幅Ｓとなる。
図２０は、本発明の実施の形態１の変形例に係る集積回路の平面図である。集積回路１００では、第１グランドプレーン２０ａおよび第２グランドプレーン２０ｂの間を１本のグランドラインが接続した。これに対し、グランドプレーン間を接続するグランドラインは、１本でなくても良い。図２０に示す集積回路４００では、グランドプレーン間を２本のグランドラインが接続する。第１グランドプレーン４２０ａと第２グランドプレーン４２０ｂは２本のグランドライン４３０ａ、４３０ｂによって接続される。同様に、第２グランドプレーン４２０ｂと第３グランドプレーン４２０ｃは２本のグランドライン４３０ｃ、４３０ｄによって接続される。
図２０ではグランドプレーン間を接続するグランドラインが２本の構造を示したが、２本以上でも良い。この構造では、低周波でのグランドプレーンの変動に強くなる効果がある。低周波でのグランドプレーンの変動は、例えば電位差の変動である。
図２０に示すように、グランプレーン間を接続するグランドラインが複数の場合は、等価回路においてインダクタが並列に接続されると見なされる。このとき、シミュレーションにより設定したグランドラインの幅Ｗは、幅の総和Ｗａに置き換わる。幅の総和とは、連続する２つの増幅段に接続されたグランドプレーン間を接続する全てのグランドラインの幅の和である。集積回路４００において、第１グランドプレーン４２０ａと第２グランドプレーン４２０ｂを接続するグランドラインの幅の総和Ｗａは、グランドライン４３０ａ、４３０ｂの幅Ｗの和である。
従って、グランドプレーン間を接続するグランドラインが複数の場合、パターン比Ｌｇ／Ｗａが１以上、長さＬｇが１０μｍ〜１ｍｍ、幅の総和Ｗａがグランドプレーンの幅Ｓの３分の１以下となる場合に、多段増幅器の動作を安定化させることが可能になる。ここで、パターン比Ｌｇ／Ｗａはグランドラインの長さＬｇを幅の総和Ｗａで除した値である。
本実施の形態では、各増幅段にそれぞれ別個のグランドプレーンが接続され、グランドプレーン間はグランドラインで接続されている。これに対し、集積回路が備える増幅段のうち、２つ以上の増幅段が共通のグランドプレーンに接続されても良い。共通のグランドプレーンに接続される増幅段は、レイアウトの制約によって、連続した増幅段であっても良く、連続しない増幅段であっても良い。
図２１は、本発明の実施の形態１の変形例に係る集積回路の平面図である。本実施の形態では、グランドラインで接続された２つのグランドプレーンは、連続する増幅段に接続されるものとした。これに対し、図２１に示すように、連続していない増幅段に接続されたグランドプレーン間が、グランドラインによって接続されていても良い。図２１に示す変形例において、集積回路３００は、第１〜第６増幅段４０ａ〜４０ｆを備える。第１〜第６増幅段４０ａ〜４０ｆには、それぞれ第１〜第６グランドプレーン３２０ａ〜３２０ｆが接続される。連続しない増幅段である第１増幅段４０ａと第６増幅段４０ｆは第６グランドライン３３０ｆによって接続されている。この構造では、第６グランドライン３３０ｆが無い場合と比較して、回路動作の安定化の効果は弱まるが、本発明による効果を得ることが出来る。なお、図２０および図２１に示す変形は、他の実施の形態についても同様に適用することができる。
以上から、本実施の形態に係る集積回路１００、２００、３００、４００では、グランドプレーン間を接続するグランドラインのインダクタンスを調整することで、高周波出力信号を安定して増幅することができる。ここで、グランドラインの長さＬｇが１０μｍ〜１ｍｍであり、幅の総和Ｗａが対向するグランドプレーンの幅Ｓの３分の１以下であり、パターン比Ｌｇ／Ｗａが１以上である場合に、ゲインを低下させることなく、集積回路の動作を安定化させることが可能になる。
本実施の形態では、グランドプレーンを分離し、グランドプレーン間をグランドラインで接続する。この構成では、全ての増幅段が１つのグランドプレーンに接続される構成と比較して、１つのグランドプレーンに接続される増幅段のゲインが小さい。このため、グランドプレーンを介した帰還の発生が抑制される。従って、高周波出力信号を安定して増幅することができる。
また、半導体基板上に作製された集積回路は、一般にウエハ状態での検査であるウエハテストが実施される場合がある。ここで、ＧａＡｓ系の半導体基板上に作製された単相入力および単相出力の増幅回路のウエハテストでは、一般に汎用のＧＳＧ（ＧＮＤ−Ｓｉｇｎａｌ−ＧＮＤ）プローブが使用される。ウエハテスト時には、ＧＳＧプローブを入出力パッドに接触させ、測定を行う。ゲインが高い複数の増幅段が１つのグランドプレーンに接続された集積回路では、プローブヘッドが備えるＧＮＤ針のインダクタンス成分により回路動作が不安定化する可能性があった。また、フリップチップ実装時では、はんだボール７が有するインダクタンス成分により動作が不安定となる可能性があった。
これに対し、本実施の形態では、グランドラインのインダクタンスを調整することで、グランドに装荷されたインダクタンス成分による動作の不安定化を抑制できる。従って、グランドに接続されたプローブヘッドまたははんだボールのインダクタンス成分による動作の不安定化を抑制できる。このため、ウエハテスト時および実装時の動作を安定化させることが可能になる。
本実施の形態では、ベタ状のグランドプレーンが形成されている。これに対し、グランドプレーンに開口またはスリットを設けた構造を備えても良い。グランドプレーンに開口またはスリットを設けることで、グランドラインと見なされる構造が形成される場合は、本発明による効果を得ることが出来る。但し、開口またはスリットによって形成された構造が、図１８で示したグランドラインがグランドプレーンに対してラインと見なされるための条件を満たすことが必要となる。
また、Ｓｉプロセスでは、一般にメッシュ構造のグランドによって複数の増幅段全体を覆う構造が用いられることがある。このようなメッシュ構造のグランドにおいても、増幅段同士の接続部分において、グランドをラインと見なされるように細くした場合には、本発明による効果を得ることが可能になる。
ただし、本発明は、平面視において信号線路を挟むようにグランドプレーンに２つの開口が設けられ、開口の幅が信号波長の１／４であり、２つの開口の間を通る信号と開口を迂回した信号が打ち消し合うことで、信号の帰還が抑制される構造を含まない。
上述したように、グランドプレーンを介した帰還は単相入力および単相出力の増幅段を備えた多段増幅器において、特に問題となる。ここで、単相入力の増幅段とは、増幅段への入力信号が１つであるものを指す。また、単相出力の増幅段とは、増幅段からの出力信号が１つのものを指す。本実施の形態では、第１〜第３増幅段４０ａ〜４０ｃにおいて、第１〜第３トランジスタ１２ａ〜１２ｃのゲートに信号が入力され、ドレインから出力される。従って、第１〜第３増幅段４０ａ〜４０ｃは単相入力および単相出力となる。このため、本実施の形態では、グランドラインを備えることによる動作の安定化の効果が有効に働くこととなる。
本実施の形態に係る集積回路１００、２００、３００、４００は、信号を増幅させる複数の増幅段が縦続接続され、同一チップに集積された回路であるものとした。ここで、本実施の形態は、このような多段増幅器以外にも適用できる。本実施の形態は、前段からの入力信号を処理して次段に出力する機能回路を複数搭載した回路であって、大きなトータルゲインがあるものに適用することが出来る。この場合、機能回路ごとに別個のグランドプレーンを接続する。グランドプレーン間は、本実施の形態と同様にグランドラインによって接続する。
実施の形態２．
図２２Ａは、本発明の実施の形態２に係る集積回路の平面図である。本実施の形態に係る集積回路５００は、グランドプレーン間がグランドラインの代わりにスパイラルインダクタによって接続される。第１増幅段４０ａには第１グランドプレーン５２０ａが接続される。第２増幅段４０ｂには第２グランドプレーン５２０ｂが接続される。第３増幅段４０ｃには第３グランドプレーン５２０ｃが接続される。第１グランドプレーン５２０ａと第２グランドプレーン５２０ｂの間は第１スパイラルインダクタ４６ａによって接続される。第２グランドプレーン５２０ｂと第３グランドプレーン５２０ｃの間は第２スパイラルインダクタ４６ｂによって接続される。
図２２Ｂは、本発明の実施の形態２に係る集積回路の等価回路図である。第１スパイラルインダクタ４６ａおよび第２スパイラルインダクタ４６ｂは、実施の形態１で示したグランドラインについての条件を満たす。従って、各スパイラルインダクタについて、長さＬｇが１０μｍ〜１ｍｍであり、幅の総和Ｗａがグランドプレーンの幅Ｓの３分の１以下であり、パターン比Ｌｇ／Ｗａが１以上である場合に、集積回路５００の動作を安定化させることが可能になる。
第１スパイラルインダクタ４６ａおよび第２スパイラルインダクタ４６ｂは、第１〜第３グランドプレーン５２０ａ〜５２０ｃと同層に配置される。また、各スパイラルインダクタおよびグランドプレーンは、１つのメタル層をパターン化して作製される。ここで、各スパイラルインダクタの中央における端からの配線の取り出しは、別層の金属配線を用いる。
実施の形態１に示す集積回路１００において、使用周波数が低い場合には、動作を安定させるためにインダクタＬ４、Ｌ５が大きなインダクタンス値を備えることが必要とされる場合がある。このとき、グランドラインの長さＬｇを長くする必要が生じる。従って、チップサイズが大きくなる。本実施の形態では、インダクタＬ４およびＬ５をスパイラルインダクタで構成する。このため、グランドプレーン間の間隔を短縮することが可能になる。従って、集積回路５００を小型化することが可能になる。
実施の形態３．
図２３Ａは、本発明の実施の形態３に係る集積回路の平面図である。図２３Ｂは、本発明の実施の形態３に係る集積回路の等価回路図である。本実施の形態に係る集積回路６００は、グランドラインが信号線路と重なるように配置される。第１グランドライン６３０ａは、第１信号線路４２ａと重なるように配置される。第２グランドライン６３０ｂは、第２信号線路４２ｂと重なるように配置される。
図２４は、本発明の実施の形態３に係る集積回路の断面図である。集積回路１００と同様に、集積回路６００では配線層６１４とグランドプレーン層６２０の層間に誘電体膜５０ａ、５０ｂが挟まれた構造を備える。グランドプレーン層６２０は、第１〜第３グランドプレーン６２０ａ〜６２０ｃ、第１グランドライン６３０ａおよび第２グランドライン６３０ｂを備える。配線層６１４は、第１信号線路４２ａおよび第２信号線路４２ｂを含む。この構造では、信号線路と重なるようにグランドラインが配置される箇所において、マイクロストリップ線路５２が形成される。
図２３Ａおよび図２３Ｂにおいて、第１グランドライン６３０ａと第１信号線路４２ａと、その間の誘電体膜によって第１マイクロストリップ線路６５２ａが形成される。同様に、第２グランドライン６３０ｂと第２信号線路４２ｂと、その間の誘電体膜によって第２マイクロストリップ線路６５２ｂが形成される。
本実施の形態では、第１マイクロストリップ線路６５２ａおよび第２マイクロストリップ線路６５２ｂが形成されることで、第１信号線路４２ａおよび第２信号線路４２ｂの特性インピーダンスを特定することが可能になる。実施の形態１において、各信号線路は大きいインダクタンス成分を持つ。このため、各信号線路は、高インピーダンスとなる。このとき、信号線路長が長くなると、増幅段の間の整合を取ることが困難となる。これに対し、本実施の形態では、各信号線路は特性インピーダンスを持つ伝送線路となる。このため、信号線路長が長くても増幅段間の整合設計が容易となる。従って、レイアウトの自由度を高めることが可能になる。
実施の形態４．
図２５Ａは、本発明の実施の形態４に係る集積回路の平面図である。本実施の形態では、グランドラインの代わりに、グランドプレーン間が抵抗素子で接続される。第１グランドプレーン７２０ａと第２グランドプレーン７２０ｂの間は第１抵抗素子７３０ａによって接続される。第２グランドプレーン７２０ｂと第３グランドプレーン７２０ｃの間は第２抵抗素子７３０ｂによって接続される。
図２５Ｂは、本発明の実施の形態４に係る集積回路の等価回路図である。実施の形態１では、使用周波数において十分高いインピーダンスを有するグランドラインを介して、グランドプレーン間を接続することで、多段増幅器を安定に動作させることが可能になった。本実施の形態では、グランドラインの代わりに使用周波数において十分高いインピーダンスを有する抵抗素子を用いて、動作を安定化させる。集積回路７００の動作を安定化させるために抵抗素子が満たすべき条件を得るために、図２５Ｂに示す等価回路を用いてシミュレーションを行った。
図２６〜２８は、集積回路７００の反射係数Ｓ１１、ゲインＧ及び安定係数Ｋについてのシミュレーション結果を示している。図２６は、本発明の実施の形態４に係る集積回路の反射係数Ｓ１１を示す図である。図２７は、本発明の実施の形態４に係る集積回路のゲインを示す図である。図２８は、本発明の実施の形態４に係る集積回路の安定係数Ｋを示す図である。図２６〜２８に示すように、第１抵抗素子７３０ａおよび第２抵抗素子７３０ｂの抵抗値が１０Ω以上の場合において、反射利得が抑制され、安定係数Ｋが１以上となる。このため、第１抵抗素子７３０ａおよび第２抵抗素子７３０ｂの抵抗値が１０Ω以上の場合に、安定した回路動作が実現できる。
また、グランドプレーン間の接続に抵抗素子を用いることで、グランドラインで接続する場合と比較して、集積回路７００の小型化が可能になる。
１００、２００、３００、４００、５００、６００、７００ 集積回路、４０ａ 第１増幅段、４０ｂ 第２増幅段、４２ａ 第１信号線路、２０ａ 第１グランドプレーン、２０ｂ 第２グランドプレーン、３０ａ 第１グランドライン、１０ 半導体基板、５０ａ、５０ｂ 誘電体膜、６５２ａ 第１マイクロストリップ線路、４６ａ 第１スパイラルインダクタ、７３０ａ 第１抵抗素子

Claims (7)

  1. 第１増幅段と、
    第２増幅段と、
    前記第１増幅段の出力と前記第２増幅段の入力を接続する第１信号線路と、
    前記第１増幅段と平面視で重なり、前記第１増幅段に接続された第１グランドプレーンと、
    前記第２増幅段と平面視で重なり、前記第２増幅段に接続された第２グランドプレーンと、
    前記第１グランドプレーンと前記第２グランドプレーンの平面視で互いに対向する辺を接続する１つまたは複数のグランドラインと、
    を備え、
    前記グランドラインは中心線の長さが１０μｍ以上１ｍｍ以下であり、前記１つまたは複数のグランドラインの幅の和である幅の総和は前記第１グランドプレーンの幅の３分の１以下であり、前記中心線の長さを前記幅の総和で除した値であるパターン比は１以上であり、
    前記第１グランドプレーンの幅は、前記グランドラインの取り出し方向に対して垂直方向の最大寸法であることを特徴とする集積回路。
  2. 前記第１増幅段および前記第２増幅段は、単相入力および単相出力であることを特徴とする請求項１に記載の集積回路。
  3. 前記第１増幅段、前記第２増幅段および前記第１信号線路が前記第１グランドプレーンおよび第２グランドプレーンと対向する表面に配置された半導体基板と、
    前記第１増幅段、前記第２増幅段および前記第１信号線路と、前記第１グランドプレーンおよび前記第２グランドプレーンとの間に配置された誘電体膜と、
    前記誘電体膜を貫通して前記第１増幅段と前記第１グランドプレーンを接続する第１接続構造と、前記誘電体膜を貫通して前記第２増幅段と前記第２グランドプレーンを接続する第２接続構造と、
    を備えることを特徴とする請求項１または２に記載の集積回路。
  4. 前記誘電体膜上に、前記第１グランドプレーンと前記第２グランドプレーンが、前記第１増幅段及び前記第２増幅段とを覆うように、前記半導体基板に対して最表面側に配置されたことを特徴とする請求項３に記載の集積回路。
  5. 前記グランドラインは、前記第１信号線路に重なるように配置され、
    前記グランドラインと前記第１信号線路の間には誘電体膜が配置され、
    前記グランドライン、前記誘電体膜および前記第１信号線路は第１マイクロストリップ線路を形成することを特徴とする請求項１〜４の何れか１項に記載の集積回路。
  6. 前記グランドラインは、第１スパイラルインダクタを備えることを特徴とする請求項１〜４の何れか１項に記載の集積回路。
  7. 前記グランドラインは、抵抗値が１０Ω以上である第１抵抗素子を備えることを特徴とする請求項１〜４の何れか１項に記載の集積回路。
JP2016084659A 2016-04-20 2016-04-20 集積回路 Active JP6620656B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016084659A JP6620656B2 (ja) 2016-04-20 2016-04-20 集積回路
US15/387,755 US10027282B2 (en) 2016-04-20 2016-12-22 Integrated circuit
DE102017204654.6A DE102017204654B4 (de) 2016-04-20 2017-03-21 Integrierte schaltung
KR1020170050169A KR101909815B1 (ko) 2016-04-20 2017-04-19 집적 회로
CN201710263586.4A CN107305880B (zh) 2016-04-20 2017-04-20 集成电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016084659A JP6620656B2 (ja) 2016-04-20 2016-04-20 集積回路

Publications (3)

Publication Number Publication Date
JP2017195510A JP2017195510A (ja) 2017-10-26
JP2017195510A5 JP2017195510A5 (ja) 2018-08-16
JP6620656B2 true JP6620656B2 (ja) 2019-12-18

Family

ID=60021410

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016084659A Active JP6620656B2 (ja) 2016-04-20 2016-04-20 集積回路

Country Status (5)

Country Link
US (1) US10027282B2 (ja)
JP (1) JP6620656B2 (ja)
KR (1) KR101909815B1 (ja)
CN (1) CN107305880B (ja)
DE (1) DE102017204654B4 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088468A (ja) * 2018-11-19 2020-06-04 富士通株式会社 増幅器及び増幅装置
JP7424157B2 (ja) * 2020-03-25 2024-01-30 Tdk株式会社 電子部品及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5632754A (en) * 1979-08-24 1981-04-02 Nec Corp Hybrid integrated circuit
US5010588A (en) * 1988-03-10 1991-04-23 Bell Communications Research, Inc. Ultrawide-bandwidth low-noise optical receiver
JPH11284401A (ja) * 1998-03-30 1999-10-15 Matsushita Electric Ind Co Ltd 高周波回路装置
JP2001156242A (ja) 1999-11-25 2001-06-08 Mitsubishi Electric Corp 多段増幅装置
JP4018312B2 (ja) * 2000-02-21 2007-12-05 株式会社ルネサステクノロジ 無線通信装置
TW200518345A (en) * 2003-08-08 2005-06-01 Renesas Tech Corp Semiconductor device
CN101322240B (zh) * 2005-12-02 2011-12-14 国立大学法人东北大学 半导体装置
JP2009200119A (ja) 2008-02-19 2009-09-03 Hitachi Kokusai Electric Inc 高周波モジュール
JP2010273117A (ja) 2009-05-21 2010-12-02 Nec Corp 増幅器
CN104410373B (zh) * 2012-06-14 2016-03-09 西凯渥资讯处理科技公司 包含相关系统、装置及方法的功率放大器模块
US9300260B2 (en) * 2013-03-15 2016-03-29 Rf Micro Devices, Inc. Transformer-based power amplifier stabilization and reference distortion reduction
JP6439241B2 (ja) * 2013-10-15 2018-12-19 富士通株式会社 半導体装置
JP6293639B2 (ja) 2014-10-28 2018-03-14 三協立山株式会社 手すり

Also Published As

Publication number Publication date
JP2017195510A (ja) 2017-10-26
US10027282B2 (en) 2018-07-17
CN107305880A (zh) 2017-10-31
DE102017204654B4 (de) 2022-05-12
KR20170120036A (ko) 2017-10-30
US20170310279A1 (en) 2017-10-26
DE102017204654A1 (de) 2017-10-26
KR101909815B1 (ko) 2018-10-18
CN107305880B (zh) 2020-01-17

Similar Documents

Publication Publication Date Title
JP6168943B2 (ja) Ｅｂｇ構造体、半導体デバイスおよび回路基板
US8907757B2 (en) Common mode choke coil and high-frequency electronic device
JP5852929B2 (ja) インターポーザ、プリント基板及び半導体装置
JP6620656B2 (ja) 集積回路
JP2011120105A (ja) 半導体装置
US20150381134A1 (en) Electronic component
US10483937B2 (en) Transceiver circuit and configuration method thereof
KR101422950B1 (ko) 하나의 권선으로 구현되는 직렬 인덕터 어레이 및 이를 포함하는 필터
JP7098822B2 (ja) 無線通信モジュール
JPWO2019155601A1 (ja) 増幅器
JP5974421B1 (ja) 半導体装置
US8653907B2 (en) Resonated bypass capacitor for enhanced performance of a microwave circuit
WO2015040727A1 (ja) 半導体集積回路装置
TWI656732B (zh) 可調式濾波器
JP5402887B2 (ja) 高周波増幅器
JP6734099B2 (ja) 高周波回路基板
JP5506719B2 (ja) フィルタ回路
JP4423281B2 (ja) 安定化回路、高周波フィルタ
JP3185175U (ja) 電源供給回路
JP6532618B2 (ja) 高周波回路及び高周波電力増幅器
JP2024035168A (ja) 半導体製造を用いて微細加工された内部を有する筐体を有するｒｆモジュール
JP2014203846A (ja) 高周波半導体モジュール
JP2020150388A (ja) マイクロ波集積回路
JP5027287B2 (ja) 電圧制御発振器
JP2020150104A (ja) マイクロ波集積回路

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180704

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180704

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190319

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190320

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190509

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191023

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191105

R150 Certificate of patent or registration of utility model

Ref document number: 6620656

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250