JP2009200119A - 高周波モジュール - Google Patents

高周波モジュール Download PDF

Info

Publication number
JP2009200119A
JP2009200119A JP2008037810A JP2008037810A JP2009200119A JP 2009200119 A JP2009200119 A JP 2009200119A JP 2008037810 A JP2008037810 A JP 2008037810A JP 2008037810 A JP2008037810 A JP 2008037810A JP 2009200119 A JP2009200119 A JP 2009200119A
Authority
JP
Japan
Prior art keywords
dielectric substrate
layer dielectric
layer
metal electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008037810A
Other languages
English (en)
Inventor
Hidekazu Hase
英一 長谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Kokusai Electric Inc
Original Assignee
Hitachi Kokusai Electric Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Kokusai Electric Inc filed Critical Hitachi Kokusai Electric Inc
Priority to JP2008037810A priority Critical patent/JP2009200119A/ja
Priority to US12/366,933 priority patent/US7999640B2/en
Publication of JP2009200119A publication Critical patent/JP2009200119A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01P—WAVEGUIDES; RESONATORS, LINES, OR OTHER DEVICES OF THE WAVEGUIDE TYPE
    • H01P1/00—Auxiliary devices
    • H01P1/20—Frequency-selective devices, e.g. filters
    • H01P1/201—Filters for transverse electromagnetic waves
    • H01P1/203—Strip line filters
    • H01P1/20327—Electromagnetic interstage coupling
    • H01P1/20336—Comb or interdigital filters
    • H01P1/20345—Multilayer filters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1903—Structure including wave guides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/093—Layout of power planes, ground planes or power supply conductors, e.g. having special clearance holes therein
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09336—Signal conductors in same plane as power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09481—Via in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10969—Metallic case or integral heatsink of component electrically connected to a pad on PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/049—Wire bonding

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】本発明の課題は、分布定数素子による伝送線路を形成する接地用金属電極と半導体を含む搭載部品を収納する複数のキャビティ構造の凹みの底面に形成した接地用金属電極の少なくとも１個以上を電気的に分離する高周波モジュールを提供することにある。
【解決手段】本発明は、分布定数素子による伝送線路を入出力端子の一部とし、半導体を含む搭載部品１６を収納するキャビティ構造の凹み１５と接地用金属電極を有し、少なくとも２層以上の誘電体基板と半導体を用いた高周波モジュールにおいて、前記分布定数素子による伝送線路を形成する接地用金属電極と半導体を含む搭載部品１６を収納する複数のキャビティ構造の凹み１５の底面に形成した接地用金属電極の少なくとも１個以上を電気的に分離したことを特徴とする。
【選択図】 図１

Description

本発明は例えばマイクロ波帯以上の移動無線端末や画像伝送装置等に用いられる高周波モジュールに関するものである。
マイクロ波帯以上の移動無線端末や画像伝送装置等に用いられる高周波モジュールの高周波パッケージでは搭載性や簡素化の観点から装置の小型化、気密構造化、高周波化が重要な要素と成っている。
従来のマイクロ波帯以上の移動無線端末や画像伝送装置等に用いられる高周波パッケージで、金属筐体と多層の誘電体基板を用いた第一の例は、非特許文献１に示すように、伝送線路による分布定数素子を形成した多層の誘電体基板を接地用金属筐体の面上に配置している。この例では、接地用金属筐体の面上に配置した多層の誘電体基板に、半導体を含む搭載部品を収納するキャビティ構造の凹みと接地用金属電極を有し、キャビティ構造の凹みの端面まで伝送線路による分布定数素子を形成し、半導体を含む搭載部品に高周波信号を伝送する構造としている。
同様に、金属筐体と多層の誘電体基板を用いた第二の例は、非特許文献１に示すように、同一面上に接地用金属電極を有する伝送線路による分布定数素子を形成した多層の誘電体基板を接地用金属筐体の面上に配置している。この例では、接地用金属筐体の面上に配置した多層の誘電体基板に、半導体を含む搭載部品を収納するキャビティ構造の凹みと接地用金属電極を有し、キャビティ構造の凹みの端面まで同一面上に接地用金属電極を有する伝送線路による分布定数素子を形成し、半導体を含む搭載部品に高周波信号を伝送する構造としている。
同様に、多層の誘電体基板のみを用いた第三の例は、非特許文献２に示すように、同一面上に接地用金属電極を有する伝送線路による分布定数素子を形成した誘電体基板は接地用金属電極を配置した多層の誘電体基板の面上に配置している。
この例では、接地用金属電極の面上に配置した多層の誘電体基板に、半導体を含む搭載部品を収納するキャビティ構造の凹みと接地用金属電極を有し、キャビティ構造の凹みの端面まで同一面上に接地用金属電極を有する伝送線路による分布定数素子を形成し、半導体を含む搭載部品に高周波信号を伝送する構造としている。
これらの構造は伝送線路による分布定数素子を形成した誘電体基板により半導体を含む搭載部品を収納するキャビティ構造の凹みの端面まで、あるいは、半導体を含む搭載部品を収納するキャビティ構造の空洞の端面まで高周波信号を伝播することが出来る利点と、前記伝送線路による分布定数素子の構造が簡単であるため小型化出来る利点が有る。
２００３年３月のＭｉｃｒｏｗａｖｅ Ａｐｐｌｉｃａｔｉｏｎ Ｌａｂ．：「ＲＦ ａｎｄ Ｍｉｃｒｏｗａｖｅ Ｐａｃｋａｇｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ」でＤｉｅｌｅｃｔｒｉｃ Ｌａｂｏｒａｔｏｒｉｅｓ．のカタログ ２００１年のＥｕｒｏｐｅａｎ Ｍｉｃｒｏｗａｖｅ Ｃｏｎｆｅｒｅｎｃｅ．３１ｓｔ．：「６０ＧＨｚ−Ｂａｎｄ Ｆｌｉｐ−Ｃｈｉｐ ＭＭＩＣ Ｍｏｄｕｌｅｓ ｆｏｒ ＩＥＥＥＥ １３９４ Ｗｉｒｅｌｅｓｓ Ａｄａｐｔｅｒｓ．」
上記の従来技術で示した第一の例では、２層以上の誘電体基板を用いており、伝送線路による分布定数素子を形成した誘電体基板により半導体を含む搭載部品を収納するキャビティ構造の凹みの端面まで、あるいは、半導体を含む搭載部品を収納するキャビティ構造の空洞の端面まで高周波信号が伝播する伝送線路による分布定数素子を形成している。この構造では、誘電体基板の同一面上に接地用導体が形成されない伝送線路による分布定数素子が用いられており、半導体を含む搭載部品を収納するキャビティ構造の凹みが複数ある場合、半導体を含む搭載部品の接地を共通にするため、キャビティ構造の凹みに形成した接地用金属電極は金属板で形成する必要があり、すべて多層の誘電体基板で形成することは難しい。
上記の従来技術で示した第二の例では、２層以上の誘電体基板を用いており、誘電体基板の同一面上に設けた接地電極と伝送線路による分布定数素子を形成した誘電体基板により半導体を含む搭載部品を収納するキャビティ構造の凹みの端面まで、あるいは、半導体を含む搭載部品を収納するキャビティ構造の空洞の端面まで高周波信号が伝播する伝送線路による分布定数素子を形成している。このため、誘電体基板の同一面上に接地用導体を形成した伝送線路による分布定数素子では、半導体を含む搭載部品を収納するキャビティ構造の凹みが複数ある場合、キャビティ構造の凹みに形成した接地用金属電極に、上記、誘電体基板の同一面上に設けた接地電極を接続するためと、半導体を含む搭載部品の接地を共通にするため、キャビティ構造の凹みに形成した接地用金属電極は金属板で形成する必要があり、すべて多層の誘電体基板で形成することは難しい。
上記の従来技術で示した第三の例では、２層以上の誘電体基板を用いており、誘電体基板の同一面上に設けた接地電極と伝送線路による分布定数素子を形成した誘電体基板により半導体を含む搭載部品の端面まで、高周波信号が伝播する伝送線路による分布定数素子を形成している。このため、誘電体基板の同一面上に接地用導体を形成した伝送線路による分布定数素子では、高周波信号を扱う半導体を含む搭載部品が複数ある場合、誘電体基板の同一面上に形成した接地用導体を、多層の誘電体基板に配置した接地用金属電極に接続する必要がある。この場合、上記、誘電体基板の同一面上に設けた接地用電極と接続する多層の誘電体基板に配置した接地用金属電極は、さらに最下部の共通となる接地用金属電極に接続する必要があり、高周波信号を扱う半導体を含む搭載部品を最下部の共通となる接地電極に直接接続することは難しい。
図９は、４層の誘電体基板を用い、誘電体基板上に高周波信号が伝播する伝送線路による分布定数素子を形成し、半導体を含む搭載部品を収納する少なくとも複数のキャビティ構造の凹みの端面まで高周波信号が伝播し、複数のキャビティ構造の凹みに形成した接地用金属電極を接続した高周波モジュールの一般的な構造概略図である。
図９において、第一層目の誘電体基板１０１、第二層目の誘電体基板１０２、第三層目の誘電体基板１０３、第四層目の誘電体基板１０４、第一層目の誘電体基板１０１の表面に形成した高周波信号が伝播する伝送線路による分布定数素子の金属導体１０５、第二層目の誘電体基板１０２に形成した伝送線路による分布定数素子を構成する接地用金属電極１０６、第三層目の誘電体基板１０３に形成した接地用金属電極１０７、１０８、第四層目の誘電体基板１０４に形成した接地用金属電極１０９、１１０、１１１、１１２、１１３、第四層目の誘電体基板１０４の裏面に形成した接地用金属電極１１４、第一層目の誘電体基板１０１に形成したキャビティ構造の凹み１１５、キャビティ構造の凹み１１５に収納する半導体を含む搭載部品１１６で構成する。
第一層目の誘電体基板１０１の表面に形成した直流信号用電極１１７、１１８、１１９は、第二層目の誘電体基板１０２、第四層目の誘電体基板１０４に形成した導電性スルーホールと第三層目の誘電体基板１０３に形成した配線用金属電極１２０、１２１、第四層目の誘電体基板１０４に形成した配線用金属電極１２２により、第四層目の誘電体基板１０４の裏面に形成した金属電極１２３、１２４、１２５に接続され、第一層目の誘電体基板１０１の表面に形成した直流信号用電極１２６、１２７、１２８は、第二層目の誘電体基板１０２、第三層目の誘電体基板１０３、第四層目の誘電体基板１０４に形成した導電性スルーホールにより、第四層目の誘電体基板１０４の裏面に形成した金属電極１２９、１３０、１３１に接続される。
また、第一層目の誘電体基板１０１に配置したバイパスコンデンサ１３２は、第一層目の誘電体基板１０１の表面に形成した接地用金属電極１３３と接続し、第二層目の誘電体基板１０２、第三層目の誘電体基板１０３、第四層目の誘電体基板１０４に形成した導電性スルーホールにより、第二層目の誘電体基板１０２に形成した接地用金属電極１０６、第三層目の誘電体基板１０３に形成した接地用金属電極１０７、１０８、第四層目の誘電体基板１０４に形成した接地用金属電極１０９、第四層目の誘電体基板１０４の裏面に形成した金属用金属電極１１４に接続される。
さらに、第一層目の誘電体基板１０１の表面に形成した高周波信号が伝播する伝送線路による分布定数素子の金属導体１０５は、第二層目の誘電体基板１０２、第三層目の誘電体基板１０３、第四層目の誘電体基板１０４に形成した導電性スルーホールにより、第四層目の誘電体基板１０４の裏面に形成した金属電極１３４、１３５に接続され、外部と接続できる構造となっている。第一層目の誘電体基板１０１に形成したキャビティ構造の凹み１１５に収納する半導体を含む搭載部品１１６は、第二層目の誘電体基板１０２に形成した接地用金属電極１０６に接続され、半導体を含む搭載部品１１６の直下は多数の導電性スルーホール１３６で第三層目の誘電体基板１０３に形成した接地用金属電極１０７、１０８、第四層目の誘電体基板１０４に形成した接地用金属電極１０９、第四層目の誘電体基板１０４の裏面に形成した接地用金属電極１１４に接続される。
図９の構造では、伝送線路による分布定数素子を形成する第一層目の誘電体基板１０１の導体１０５、第二層目の誘電体基板１０２に形成した接地用金属電極１０６により、半導体を含む搭載部品１１６を収納するキャビティ構造の凹み１１５の端面まで高周波信号を伝播することが出来る利点と、前記伝送線路による分布定数素子の構造が簡単であるため小型化出来る利点が有るものの、半導体を含む搭載部品を収納する複数のキャビティ構造の凹み１１５の直下に形成した接地用金属電極１０６は、多数の導電性スルーホール１３６で第三層目の誘電体基板１０３に形成した接地用金属電極１０７、１０８、第四層目の誘電体基板１０４に形成した接地用金属電極１０９、第四層目の誘電体基板１０４の裏面に形成した接地用金属電極１１４に接続されるため、第四層目の誘電体基板１０４の裏面に形成した接地用金属電極１１４と半導体を含む搭載部品１１６の間には微小のインダクタンスが残留し、共振や高周波信号の損失が増加してしまうことがある。
図１０は、従来技術による高周波モジュールの一般的な例である図９の断面概略図である。
図１０において、第一層目の誘電体基板１０１、第二層目の誘電体基板１０２、第三層目の誘電体基板１０３、第四層目の誘電体基板１０４、第一層目の誘電体基板１０１の表面に形成した高周波信号が伝播する伝送線路による分布定数素子の金属導体１０５、第二層目の誘電体基板１０２に形成した伝送線路による分布定数素子を構成する接地用金属電極１０６、第三層目の誘電体基板１０３に形成した接地用金属電極１０７、１０８、第四層目の誘電体基板１０４に形成した接地用金属電極１０９、第四層目の誘電体基板１０４の裏面に形成した接地用金属電極１１４、第一層目の誘電体基板１０１に形成したキャビティ構造の凹み１１５に収納する半導体を含む搭載部品１１６、第三層目の誘電体基板１０３に形成した配線用金属電極１２０、１２１、第四層目の誘電体基板１０４に形成した配線用金属電極１２２で構成され、第一層目の誘電体基板１０１の表面に形成した高周波信号が伝播する伝送線路による分布定数素子の金属導体１０５は、第二層目の誘電体基板１０２、第三層目の誘電体基板１０３、第四層目の誘電体基板１０４に形成した導電性スルーホールにより、第四層目の誘電体基板１０４の裏面に形成した金属電極１３４、１３５に接続され、外部と接続できる構造となっている。
図１１は、従来技術による高周波モジュールの一般的な例である図９において、第一層目の誘電体基板１０１、第二層目の誘電体基板１０２、第三層目の誘電体基板１０３、第四層目の誘電体基板１０４の比誘電率を５．６、厚さを０．１５ｍｍ、伝送線路による分布定数素子の金属導体１０５の金属導体幅を０．２２ｍｍ、第一層目の誘電体基板１０１の表面に形成した直流信号用電極１１７、１１８、１１９、１２６、１２７、１２８の金属導体幅を１．２ｍｍ、第三層目の誘電体基板１０３に形成した配線用金属電極１２０、１２１、第四層目の誘電体基板１０４に形成した配線用金属電極１２２の金属導体幅を１．２ｍｍ、第一層目の誘電体基板１０１の表面に形成した直流信号用電極１１７、１１８、１１９と第三層目の誘電体基板１０３に形成した配線用金属電極１２０、１２１、第四層目の誘電体基板１０４に形成した配線用金属電極１２２を経由して第四層目の誘電体基板１０４の裏面に形成した金属電極１２３、１２４、１２５に接続する導電性スルーホールの直径を０．２ｍｍ、第一層目の誘電体基板１０１の表面に形成した直流信号用電極１２６、１２７、１２８と第四層目の誘電体基板１０４の裏面に形成した金属電極１２９、１３０、１３１に接続する導電性スルーホールの直径を０．２ｍｍ、第二層目の誘電体基板１０２に形成した接地用金属電極１０６、第三層目の誘電体基板１０３に形成した接地用金属電極１０７、１０８、第四層目の誘電体基板１０４に形成した接地用金属電極１０９、第四層目の誘電体基板１０４の裏面に形成した接地用金属電極１１４を接続する導電性スルーホール１３６の直径を０．２ｍｍ、半導体を含む搭載部品１１６を収納する第一層目の誘電体基板１０１に形成したキャビティ構造の凹み１１５を２．８×２．２ｍｍ、半導体を含む搭載部品１１６の直下に形成した多数の導電性スルーホールの直径を０．２ｍｍ、半導体を含む搭載部品１１６を市販の増幅用モノリシックＩＣとした時のＡ−Ｂ間の曲線１が伝送特性、曲線２が入力側反射特性、曲線３が出力側反射特性を示す図である。
図１１において、曲線１の伝送特性では１４ＧＨｚと２０ＧＨｚに急激な増加があり、３ＧＨｚから２０ＧＨｚの範囲において約１１ｄＢの変動を示しており、曲線３の出力側反射特性では２０ＧＨｚに急激な劣化があり不安定になっていることを示している。
本発明は上記の事情に鑑みてなされたもので、分布定数素子による伝送線路を形成する接地用金属電極と半導体を含む搭載部品を収納する複数のキャビティ構造の凹みの底面に形成した接地用金属電極の少なくとも１個以上を電気的に分離することにより、共振や高周波信号の損失が増加しない構造とすることができる高周波モジュールを提供することを目的とする。
上記目的を達成するために本発明は、分布定数素子による伝送線路を入出力端子の一部とし、半導体を含む搭載部品を収納するキャビティ構造の凹みと接地用金属電極を有し、少なくとも２層以上の誘電体基板と半導体を用いた高周波モジュールにおいて、前記分布定数素子による伝送線路を形成する接地用金属電極と半導体を含む搭載部品を収納する複数のキャビティ構造の凹みの底面に形成した接地用金属電極を電気的に分離したことを特徴とするものである。
また本発明は、分布定数素子による伝送線路を入出力端子の一部とし、半導体を含む搭載部品を収納するキャビティ構造の凹みと接地用金属電極を有し、少なくとも２層以上の誘電体基板と伝送線路による分布定数素子および抵抗、容量、インダクタの集中定数素子による整合回路を有する半導体を用いた高周波モジュールにおいて、前記伝送線路による分布定数素子および抵抗、容量、インダクタの集中定数素子による整合回路を形成する接地用金属電極と半導体を含む搭載部品を収納する複数のキャビティ構造の凹みの底面に形成した接地用金属電極を電気的に分離したことを特徴とするものである。
本発明の高周波モジュールは、分布定数素子による伝送線路を入出力端子の一部とし、半導体を含む搭載部品を収納する複数のキャビティ構造の凹みと接地用金属電極を有し、少なくとも２層以上の誘電体基板を用いた高周波モジュールの高周波パッケージにおいて、前記分布定数素子による伝送線路を形成する接地用金属電極と半導体を含む搭載部品を収納する複数のキャビティ構造の凹みの底面に形成した接地用金属電極の少なくとも１個以上を電気的に分離する構造、あるいは、分布定数素子による伝送線路を入出力端子の一部とし、半導体を含む搭載部品を収納する複数のキャビティ構造の凹みと接地用金属電極を有し、少なくとも２層以上の誘電体基板を用いた高周波モジュールの高周波パッケージにおいて、前記分布定数素子による伝送線路を形成する接地用金属電極と半導体を含む搭載部品を収納する複数のキャビティ構造の凹みの底面に形成した接地用金属電極のすべてを電気的に分離する構造とすることにより、分布定数素子による伝送線路を入出力端子の一部とし、半導体を含む搭載部品を収納する複数のキャビティ構造の凹みと接地用金属電極を有し、少なくとも２層以上の誘電体基板を用いた高周波モジュールの高周波パッケージにおいて、少なくとも２層以上の誘電体基板の各面上、および、裏面に設けた接地用金属電極を導電性スルーホールで接続しても、半導体を含む搭載部品を収納する複数のキャビティ構造の凹みの底面に形成した接地用金属電極に流れる半導体を含む搭載部品の高周波信号の成分が、前記誘電体基板の各面上に形成した接地用金属電極に流れることがなくなり、共振や高周波信号の損失が増加し周波数特性の急激な変化を起こしにくい構造とすることができる。
さらに、本発明では、誘電体基板の材料としてガラス、セラミック等を用いることにより、誘電体基板の一部を除去して設けた空洞のある誘電体基板を上部に接着して密閉し、気密構造とすることが容易となる。
以下図面を参照して本発明の実施の形態を詳細に説明する。
最初に、本発明の第一の実施形態について詳細に説明する。図１は本発明を適用した高周波モジュールの構造図である。図１において、４層の誘電体基板を用い、第一層目の誘電体基板１、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４で構成し、第一層目の誘電体基板１の表面に形成した高周波信号が伝播する伝送線路による分布定数素子の金属導体５、第二層目の誘電体基板２に形成した伝送線路による分布定数素子を構成する接地用金属電極６、第三層目の誘電体基板３に形成した接地用金属電極７、８、第四層目の誘電体基板４に形成した接地用金属電極９、１０、１１、１２、１３、第四層目の誘電体基板４の裏面に形成した接地用金属電極１４、第一層目の誘電体基板１に形成したキャビティ構造の凹み１５、キャビティ構造の凹み１５に収納する半導体を含む搭載部品１６で構成する。
第一層目の誘電体基板１の表面に形成した直流信号用電極１７、１８、１９は、第二層目の誘電体基板２、第四層目の誘電体基板４に形成した導電性スルーホールと第三層目の誘電体基板３に形成した配線用金属電極２０、２１、第四層目の誘電体基板４に形成した配線用金属電極２２により、第四層目の誘電体基板４の裏面に形成した金属電極２３、２４、２５に接続され、第一層目の誘電体基板１の表面に形成した直流信号用電極２６、２７、２８は、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４に形成した導電性スルーホールにより、第四層目の誘電体基板４の裏面に形成した金属電極２９、３０、３１に接続される。
また、第一層目の誘電体基板１に配置したチップコンデンサよりなるバイパスコンデンサ３２は、第一層目の誘電体基板１の表面に形成した接地用金属電極３３と接続し、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４に形成した導電性スルーホールにより、第二層目の誘電体基板２に形成した接地用金属電極６、第三層目の誘電体基板３に形成した接地用金属電極７、８、第四層目の誘電体基板４に形成した接地用金属電極９、第四層目の誘電体基板４の裏面に形成した接地用金属電極１４に接続される。
さらに、第一層目の誘電体基板１の表面に形成した高周波信号が伝播する伝送線路による分布定数素子の金属導体５は、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４に形成した導電性スルーホールにより、第四層目の誘電体基板４の裏面に形成した金属電極３４、３５に接続され、外部と接続できる入出力端子構造となっている。
第一層目の誘電体基板１に形成したキャビティ構造の凹み１５に収納する半導体を含む搭載部品１６の一部は、第二層目の誘電体基板２に形成した接地用金属電極６に接続され、半導体を含む搭載部品１６の直下は多数の導電性スルーホール３６で第三層目の誘電体基板３に形成した接地用金属電極７、第四層目の誘電体基板４に形成した接地用金属電極９、第四層目の誘電体基板４の裏面に形成した接地用金属電極１４に接続される。
ここで、第一層目の誘電体基板１に形成したキャビティ構造の凹み１５に収納する半導体を含む搭載部品１６は、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４に形成した多数の導電性スルーホール３６で第四層目の誘電体基板４の裏面に形成した接地用金属電極１４に直接接続されるが、第一層目の誘電体基板１に形成したキャビティ構造の凹み１５に収納する半導体を含む搭載部品１６の他の一部は、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４に形成した所定幅の空隙３７により、第二層目の誘電体基板２に形成した接地用金属電極６、第三層目の誘電体基板３に形成した接地用金属電極８、第四層目の誘電体基板４に形成した接地用金属電極９には接続されない。
図１では、第一層目の誘電体基板１、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４の比誘電率を５．６、厚さを０．１５ｍｍ、伝送線路による分布定数素子５の金属導体幅を０．２２ｍｍ、第一層目の誘電体基板１の表面に形成した直流信号用電極１７、１８、１９、２６、２７、２８の金属導体幅を１．２ｍｍ、第三層目の誘電体基板３に形成した配線用金属電極２０、２１、第四層目の誘電体基板４に形成した配線用金属電極２２の金属導体幅を１．２ｍｍ、第一層目の誘電体基板１の表面に形成した直流信号用電極１７、１８、１９と第三層目の誘電体基板３に形成した配線用金属電極２０、２１、第四層目の誘電体基板４に形成した配線用金属電極２２を経由して第四層目の誘電体基板４の裏面に形成した金属電極２３、２４、２５に接続する導電性スルーホールの直径を０．２ｍｍ、第一層目の誘電体基板１の表面に形成した直流信号用電極２６、２７、２８と第四層目の誘電体基板４の裏面に形成した金属電極２９、３０、３１に接続する導電性スルーホールの直径を０．２ｍｍ、伝送線路による分布定数素子を形成する第二層目の誘電体基板２に形成した接地用金属電極６、第三層目の誘電体基板３に形成した接地用金属電極７、第四層目の誘電体基板４に形成した接地用金属電極９、第四層目の誘電体基板４の裏面に形成した接地用金属電極１４を接続する導電性スルーホールの直径を０．２ｍｍ、半導体を含む搭載部品１６を収納する第一層目の誘電体基板１に形成したキャビティ構造の凹み１５を２．８×２．２ｍｍとする。
第一層目の誘電体基板１に形成したキャビティ構造の凹み１５に収納する半導体を含む搭載部品１６の一部の底面に形成した接地用金属電極は、第二層目の誘電体基板２に形成した接地用金属電極６、第三層目の誘電体基板３に形成した接地用金属電極７、８、第四層目の誘電体基板４に形成した接地用金属電極９と０．２ｍｍの空隙３７で接続されないように電気的に分離する。
図２は、本発明を適用した高周波モジュールの第一の実施形態である図１の断面概略図である。
図２において、第一層目の誘電体基板１、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４、第一層目の誘電体基板１の表面に形成した高周波信号が伝播する伝送線路による分布定数素子の金属導体５、第二層目の誘電体基板２に形成した伝送線路による分布定数素子を構成する接地用金属電極６、第三層目の誘電体基板３に形成した接地用金属電極７、８、第四層目の誘電体基板４に形成した接地用金属電極９、第四層目の誘電体基板４の裏面に形成した接地用金属電極１４、第一層目の誘電体基板１に形成したキャビティ構造の凹み１５に収納する半導体を含む搭載部品１６、第三層目の誘電体基板３に形成した配線用金属電極２０、２１、第四層目の誘電体基板４に形成した配線用金属電極２２で構成され、第一層目の誘電体基板１の表面に形成した高周波信号が伝播する伝送線路による分布定数素子の金属導体５は、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４に形成した導電性スルーホールにより、第四層目の誘電体基板４の裏面に形成した金属電極３４、３５に接続され、外部と接続できる構造となっている。
本発明の第一の実施形態では、キャビティ構造の凹み１５を形成した第一層目の誘電体基板１の下部に接地用金属電極を形成した第二層目の誘電体基板２、配線用金属電極２０、２１を形成した第三層目の誘電体基板３、配線用金属電極２２を形成した第四層目の誘電体基板４を重ね、接地用金属電極１４を第四層目の誘電体基板４の裏面に形成する誘電体基板の４層構造としたが、誘電体基板の層数を特に限定するものではない。
図３は、本発明を適用した高周波モジュールの第一の実施形態である図１におけるＡ−Ｂ間の曲線１が伝送特性、曲線２が入力側反射特性、曲線３が出力側反射特性を示す図である。図３において、曲線１の伝送特性では３ＧＨｚから２０ＧＨｚまで急激な増加はなく約４ｄＢ以下の変動であり、曲線２の入力側反射特性、曲線３の出力側反射特性も３ＧＨｚから２０ＧＨｚまで急激な劣化はなく安定に動作することを示している。
次に、本発明の第二の実施形態について詳細に説明する。図４は本発明を適用した高周波モジュールの構造図である。図４において、４層の誘電体基板を用い、第一層目の誘電体基板１、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４で構成し、第一層目の誘電体基板１の表面に形成した高周波信号が伝播する伝送線路による分布定数素子の金属導体５、第二層目の誘電体基板２に形成した伝送線路による分布定数素子を構成する接地用金属電極６、第三層目の誘電体基板３に形成した接地用金属電極７、８、第四層目の誘電体基板４に形成した接地用金属電極９、１０、１１、１２、１３、第四層目の誘電体基板４の裏面に形成した接地用金属電極１４、第一層目の誘電体基板１に形成したキャビティ構造の凹み１５、キャビティ構造の凹み１５に収納する半導体を含む搭載部品１６で構成する。
第一層目の誘電体基板１の表面に形成した直流信号用電極１７、１８、１９は、第二層目の誘電体基板２、第四層目の誘電体基板４に形成した導電性スルーホールと第三層目の誘電体基板３に形成した配線用金属電極２０、２１、第四層目の誘電体基板４に形成した配線用金属電極２２により、第四層目の誘電体基板４の裏面に形成した金属電極２３、２４、２５に接続され、第一層目の誘電体基板１の表面に形成した直流信号用電極２６、２７、２８は、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４に形成した導電性スルーホールにより、第四層目の誘電体基板４の裏面に形成した金属電極２９、３０、３１に接続される。
また、第一層目の誘電体基板１に配置したチップコンデンサよりなるバイパスコンデンサ３２は、第一層目の誘電体基板１の表面に形成した接地用金属電極３３と接続し、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４に形成した導電性スルーホールにより、第二層目の誘電体基板２に形成した接地用金属電極６、第三層目の誘電体基板３に形成した接地用金属電極７、８、第四層目の誘電体基板４に形成した接地用金属電極９、第四層目の誘電体基板４の裏面に形成した接地用金属電極１４に接続される。
さらに、第一層目の誘電体基板１の表面に形成した高周波信号が伝播する伝送線路による分布定数素子の金属導体５は、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４に形成した導電性スルーホールにより、第四層目の誘電体基板４の裏面に形成した金属電極３４、３５に接続され、外部と接続できる入出力端子構造となっている。
第一層目の誘電体基板１に形成したキャビティ構造の凹み１５に収納する半導体を含む搭載部品１６は、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４に形成した多数の導電性スルーホール３６で第四層目の誘電体基板４の裏面に形成した接地用金属電極１４に直接接続されるが、第一層目の誘電体基板１に形成したキャビティ構造の凹み１５に収納する半導体を含む搭載部品１６は、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４に形成した所定幅の空隙３７により、第二層目の誘電体基板２に形成した接地用金属電極６、第三層目の誘電体基板３に形成した接地用金属電極７、８、第四層目の誘電体基板４に形成した接地用金属電極９には接続されない。
図４では、第一層目の誘電体基板１、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４の比誘電率を５．６、厚さを０．１５ｍｍ、伝送線路による分布定数素子の金属導体５の金属導体幅を０．２２ｍｍ、第一層目の誘電体基板１の表面に形成した直流信号用電極１７、１８、１９、２６、２７、２８の金属導体幅を１．２ｍｍ、第三層目の誘電体基板３に形成した配線用金属電極２０、２１、第四層目の誘電体基板４に形成した配線用金属電極２２の金属導体幅を１．２ｍｍ、第一層目の誘電体基板１の表面に形成した直流信号用電極１７、１８、１９と第三層目の誘電体基板３に形成した配線用金属電極２０、２１、第四層目の誘電体基板４に形成した配線用金属電極２２を経由して第四層目の誘電体基板４の裏面に形成した金属電極２３、２４、２５に接続する導電性スルーホールの直径を０．２ｍｍ、第一層目の誘電体基板１の表面に形成した直流信号用電極２６、２７、２８と第四層目の誘電体基板４の裏面に形成した金属電極２９、３０、３１に接続する導電性スルーホールの直径を０．２ｍｍ、伝送線路による分布定数素子を形成する第二層目の誘電体基板２に形成した接地用金属電極６、第三層目の誘電体基板３に形成した接地用金属電極７、８、第四層目の誘電体基板４に形成した接地用金属電極９、１０、１１、１２、１３、第四層目の誘電体基板４の裏面に形成した接地用金属電極１４を接続する導電性スルーホールの直径を０．２ｍｍ、半導体を含む搭載部品１６を収納する第一層目の誘電体基板１に形成したキャビティ構造の凹み１５を２．８×２．２ｍｍとする。
第一層目の誘電体基板１に形成したキャビティ構造の凹み１５に収納する半導体を含む搭載部品１６の底面に形成した接地用金属電極は、第二層目の誘電体基板２に形成した接地用金属電極６、第三層目の誘電体基板３に形成した接地用金属電極７、８、第四層目の誘電体基板４に形成した接地用金属電極９と０．２ｍｍの空隙３７で接続されないように電気的に分離される。
図５は、本発明を適用した高周波モジュールの第二の実施形態である図４の断面概略図である。
図５において、第一層目の誘電体基板１、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４、第一層目の誘電体基板１の表面に形成した高周波信号が伝播する伝送線路による分布定数素子の金属導体５、第二層目の誘電体基板２に形成した伝送線路による分布定数素子を構成する接地用金属電極６、第三層目の誘電体基板３に形成した接地用金属電極７、８、第四層目の誘電体基板４に形成した接地用金属電極９、第四層目の誘電体基板４の裏面に形成した接地用金属電極１４、第一層目の誘電体基板１に形成したキャビティ構造の凹み１５、キャビティ構造の凹み１５に収納する半導体を含む搭載部品１６、第三層目の誘電体基板３に形成した配線用金属電極２０、２１、第四層目の誘電体基板４に形成した配線用金属電極２２で構成され、第一層目の誘電体基板１の表面に形成した高周波信号が伝播する伝送線路による分布定数素子の金属導体５は、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４に形成した導電性スルーホールにより、第四層目の誘電体基板４の裏面に形成した金属電極３４、３５に接続され、外部と接続できる入出力端子構造となっている。
本発明の第二の実施形態では、キャビティ構造の凹み１５を形成した第一層目の誘電体基板１の下部に接地用金属電極を形成した第二層目の誘電体基板２、配線用金属電極２０、２１を形成した第三層目の誘電体基板３、配線用金属電極２２を形成した第四層目の誘電体基板４を重ね、接地用金属電極１４を第四層目の誘電体基板４の裏面に形成する誘電体基板の４層構造としたが、誘電体基板の層数を特に限定するものではない。
図６は、本発明を適用した高周波パッケージの第二の実施形態である図４におけるＡ−Ｂ間の曲線１が伝送特性、曲線２が入力側反射特性、曲線３が出力側反射特性を示す図である。図６において、曲線１の伝送特性では３ＧＨｚから２０ＧＨｚまで急激な変化はなく約２ｄＢ以下の変動であり、曲線２の入力側反射特性、曲線３の出力側反射特性も３ＧＨｚから２０ＧＨｚまで急激な劣化はなく安定に動作することを示している。
次に、本発明の第三の実施形態について詳細に説明する。図７は本発明を適用した高周波モジュールの構造図である。図７において、４層の誘電体基板を用い、第一層目の誘電体基板１、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４で構成し、第一層目の誘電体基板１の表面に形成した高周波信号が伝播する伝送線路による分布定数素子の金属導体５及び抵抗、容量、インダクタンスの集中定数素子による整合回路３８、第二層目の誘電体基板２に形成した伝送線路による分布定数素子を構成する接地用金属電極６、第三層目の誘電体基板３に形成した接地用金属電極７、８、第四層目の誘電体基板４に形成した接地用金属電極９、１０、１１、１２、１３、第四層目の誘電体基板４の裏面に形成した接地用金属電極１４、第一層目の誘電体基板１に形成したキャビティ構造の凹み１５、キャビティ構造の凹み１５に収納する半導体を含む搭載部品１６で構成する。
第一層目の誘電体基板１の表面に形成した直流信号用電極１７、１８、１９は、第二層目の誘電体基板２、第四層目の誘電体基板４に形成した導電性スルーホールと第三層目の誘電体基板３に形成した配線用金属電極２０、２１、第四層目の誘電体基板４に形成した配線用金属電極２２により、第四層目の誘電体基板４の裏面に形成した金属電極２３、２４、２５に接続され、第一層目の誘電体基板１の表面に形成した直流信号用電極２６、２７、２８は，第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４に形成した導電性スルーホールにより、第四層目の誘電体基板４の裏面に形成した金属電極２９、３０、３１に接続される。
また、第一層目の誘電体基板１に配置したチップコンデンサよりなるバイパスコンデンサ３２は、第一層目の誘電体基板１の表面に形成した接地用金属電極３３と接続し、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４に形成した導電性スルーホールにより、第二層目の誘電体基板２に形成した接地用金属電極６、第三層目の誘電体基板３に形成した接地用金属電極７、８、第四層目の誘電体基板４に形成した接地用金属電極９、第四層目の誘電体基板４の裏面に形成した接地用金属電極１４に接続される。
さらに、第一層目の誘電体基板１の表面に形成した高周波信号が伝播する伝送線路による分布定数素子の金属導体５は、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４に形成した導電性スルーホールにより、第四層目の誘電体基板４の裏面に形成した金属電極３４、３５に接続され、外部と接続できる入出力端子構造となっている。
第一層目の誘電体基板１に形成したキャビティ構造の凹み１５に収納する半導体を含む搭載部品１６は、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４に形成した多数の導電性スルーホール３６で第四層目の誘電体基板４の裏面に形成した接地用金属電極１４に直接接続されるが、第一層目の誘電体基板１に形成したキャビティ構造の凹み１５に収納する半導体を含む搭載部品１６は、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４に形成した所定幅の空隙３７により、第二層目の誘電体基板２に形成した接地用金属電極６、第三層目の誘電体基板３に形成した接地用金属電極７、８、第四層目の誘電体基板４に形成した接地用金属電極９には接続されない。
図７では、第一層目の誘電体基板１、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４の比誘電率を５．６、厚さを０．１５ｍｍ、伝送線路による分布定数素子の金属導体５の金属導体幅を０．２２ｍｍ、第一層目の誘電体基板１の表面に形成した直流信号用電極１７、１８、１９、２６、２７、２８の金属導体幅を１．２ｍｍ、第三層目の誘電体基板３に形成した配線用金属電極２０、２１、第四層目の誘電体基板４に形成した配線用金属電極２２の金属導体幅を１．２ｍｍ、第一層目の誘電体基板１の表面に形成した直流信号用電極１７、１８、１９と第三層目の誘電体基板３に形成した配線用金属電極２０、２１、第四層目の誘電体基板４に形成した配線用金属電極２２を経由して第四層目の誘電体基板４の裏面に形成した金属電極２３、２４、２５に接続する導電性スルーホールの直径を０．２ｍｍ、第一層目の誘電体基板１の表面に形成した直流信号用電極２６、２７、２８と第四層目の誘電体基板４の裏面に形成した金属電極２９、３０、３１に接続する導電性スルーホールの直径を０．２ｍｍ、伝送線路による分布定数素子を形成する第二層目の誘電体基板２に形成した接地用金属電極６、第三層目の誘電体基板３に形成した接地用金属電極７、８、第四層目の誘電体基板４に形成した接地用金属電極９、１０、１１、１２、１３、第四層目の誘電体基板４の裏面に形成した接地用金属電極１４を接続する導電性スルーホールの直径を０．２ｍｍ、半導体を含む搭載部品１６を収納する第一層目の誘電体基板１に形成したキャビティ構造の凹み１５を２．８×２．２ｍｍとする。整合回路３８は、半導体を含む搭載部品１６と伝送線路による分布定数素子の金属導体５、あるいは、半導体を含む搭載部品１６と半導体を含む搭載部品１６を整合させるための任意の整合回路である。
また、第一層目の誘電体基板１に形成したキャビティ構造の凹み１５に収納する半導体を含む搭載部品１６の底面に形成した接地用金属電極は、第二層目の誘電体基板２に形成した接地用金属電極６、第三層目の誘電体基板３に形成した接地用金属電極７、８、第四層目の誘電体基板４に形成した接地用金属電極９と０．２ｍｍの空隙３７で接続されない。したがって、伝送線路による分布定数素子および抵抗、容量、インダクタの集中定数素子による整合回路を形成する接地用金属電極と半導体を含む搭載部品を収納する複数のキャビティ構造の凹みの底面に形成した接地用金属電極は電気的に分離される。
図８は、本発明を適用した高周波モジュールの第二の実施形態である図７の断面概略図である。
図８において、第一層目の誘電体基板１、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４、第一層目の誘電体基板１の表面に形成した高周波信号が伝播する伝送線路による分布定数素子の金属導体５及び整合回路３８、第二層目の誘電体基板２に形成した伝送線路による分布定数素子を構成する接地用金属電極６、第三層目の誘電体基板３に形成した接地用金属電極７、８、第四層目の誘電体基板４に形成した接地用金属電極９、第四層目の誘電体基板４の裏面に形成した接地用金属電極１４、第一層目の誘電体基板１に形成したキャビティ構造の凹み１５に収納する半導体を含む搭載部品１６、第三層目の誘電体基板３に形成した配線用金属電極２０、２１、第四層目の誘電体基板４に形成した配線用金属電極２２で構成され、第一層目の誘電体基板１の表面に形成した高周波信号が伝播する伝送線路による分布定数素子の金属導体５は、第二層目の誘電体基板２、第三層目の誘電体基板３、第四層目の誘電体基板４に形成した導電性スルーホールにより、第四層目の誘電体基板４の裏面に形成した金属電極３４、３５に接続され、外部と接続できる構造となっている。
本発明の第三の実施形態では、キャビティ構造の凹み１５を形成した第一層目の誘電体基板１の下部に接地用金属電極を形成した第二層目の誘電体基板２、配線用金属電極２０、２１を形成した第三層目の誘電体基板３、配線用金属電極２２を形成した第四層目の誘電体基板４を重ね、接地用金属電極１４を第四層目の誘電体基板４の裏面に形成する誘電体基板の４層構造としたが、誘電体基板の層数を特に限定するものではない。
尚、上記各実施形態において、誘電体基板１〜４の材料としてガラス、セラミック等を用いることができる。
以上のように本発明の実施形態は、分布定数素子による伝送線路を入出力端子の一部とし、半導体を含む搭載部品を収納する複数のキャビティ構造の凹みと接地用金属電極を有し、少なくとも２層以上の誘電体基板を用いた高周波モジュールの高周波パッケージにおいて、前記分布定数素子による伝送線路を形成する接地用金属電極と半導体を含む搭載部品を収納する複数のキャビティ構造の凹みの底面に形成した接地用金属電極の少なくとも１個以上を電気的に分離する構造、あるいは、分布定数素子による伝送線路を入出力端子の一部とし、半導体を含む搭載部品を収納する複数のキャビティ構造の凹みと接地用金属電極を有し、少なくとも２層以上の誘電体基板を用いた高周波モジュールの高周波パッケージにおいて、前記分布定数素子による伝送線路を形成する接地用金属電極と半導体を含む搭載部品を収納する複数のキャビティ構造の凹みの底面に形成した接地用金属電極のすべてを電気的に分離する構造とした。
これにより、分布定数素子による伝送線路を入出力端子の一部とし、半導体を含む搭載部品を収納する複数のキャビティ構造の凹みと接地用金属電極を有し、少なくとも２層以上の誘電体基板を用いた高周波モジュールの高周波パッケージにおいて、少なくとも２層以上の誘電体基板の各面上、および、裏面に設けた接地用金属電極を導電性スルーホールで接続しても、半導体を含む搭載部品を収納する複数のキャビティ構造の凹みの底面に形成した接地用金属電極に流れる半導体を含む搭載部品の高周波信号の成分が、前記誘電体基板の各面上に形成した接地用金属電極に流れることがなくなり、共振や高周波信号の損失が増加しない構造とすることができる。
なお、本発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。更に、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
本発明の第一の実施形態に係る高周波モジュールを示す分解斜視図である。 本発明の第一の実施形態に係る高周波モジュールを示す断面図である。 本発明の第一の実施形態に係る高周波モジュールの伝送特性を示す特性曲線図である。 本発明の第二の実施形態に係る高周波モジュールを示す分解斜視図である。 本発明の第二の実施形態に係る高周波モジュールを示す断面図である。 本発明の第二の実施形態に係る高周波モジュールの伝送特性を示す特性曲線図である。 本発明の第三の実施形態に係る高周波モジュールを示す分解斜視図である。 本発明の第三の実施形態に係る高周波モジュールを示す断面図である。 従来の高周波モジュールを示す分解斜視図である。 従来の高周波モジュールを示す断面図である。 従来の高周波モジュールの伝送特性を示す特性曲線図である。
符号の説明
１…誘電体基板、２…誘電体基板、３…誘電体基板、４…誘電体基板、５…伝送線路による分布定数素子を形成する導体、６…接地用金属電極、７…接地用金属電極、８…接地用金属電極、９…接地用金属電極、１０…接地用金属電極、１１…接地用金属電極、１２…接地用金属電極、１３…接地用金属電極、１４…接地用金属電極、１５…誘電体基板を除去したキャビティ構造の凹み、１６…半導体を含む搭載部品、１７…直流信号用電極、１８…直流信号用電極、１９…直流信号用電極、２０…配線用金属電極、２１…配線用金属電極、２２…配線用金属電極、２３…金属電極、２４…金属電極、２５…金属電極、２６…直流信号用電極、２７…直流信号用電極、２８…直流信号用電極、２９…金属電極、３０…金属電極、３１…金属電極、３２…チップコンデンサよりなるバイパスコンデンサ、３３…金属電極、３４…金属電極、３５…金属電極、３６…導電性のスルーホール、３７…接地用金属電極の空隙、３８…整合回路。

Claims (2)

  1. 分布定数素子による伝送線路を入出力端子の一部とし、半導体を含む搭載部品を収納するキャビティ構造の凹みと接地用金属電極を有し、少なくとも２層以上の誘電体基板と半導体を用いた高周波モジュールにおいて、
    前記分布定数素子による伝送線路を形成する接地用金属電極と半導体を含む搭載部品を収納する複数のキャビティ構造の凹みの底面に形成した接地用金属電極を電気的に分離したことを特徴とする高周波モジュール。
  2. 分布定数素子による伝送線路を入出力端子の一部とし、半導体を含む搭載部品を収納するキャビティ構造の凹みと接地用金属電極を有し、少なくとも２層以上の誘電体基板と伝送線路による分布定数素子および抵抗、容量、インダクタの集中定数素子による整合回路を有する半導体を用いた高周波モジュールにおいて、
    前記伝送線路による分布定数素子および抵抗、容量、インダクタの集中定数素子による整合回路を形成する接地用金属電極と半導体を含む搭載部品を収納する複数のキャビティ構造の凹みの底面に形成した接地用金属電極を電気的に分離したことを特徴とする高周波モジュール。
JP2008037810A 2008-02-19 2008-02-19 高周波モジュール Pending JP2009200119A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008037810A JP2009200119A (ja) 2008-02-19 2008-02-19 高周波モジュール
US12/366,933 US7999640B2 (en) 2008-02-19 2009-02-06 RF module

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008037810A JP2009200119A (ja) 2008-02-19 2008-02-19 高周波モジュール

Publications (1)

Publication Number Publication Date
JP2009200119A true JP2009200119A (ja) 2009-09-03

Family

ID=40954589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008037810A Pending JP2009200119A (ja) 2008-02-19 2008-02-19 高周波モジュール

Country Status (2)

Country Link
US (1) US7999640B2 (ja)
JP (1) JP2009200119A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017195510A (ja) * 2016-04-20 2017-10-26 三菱電機株式会社 集積回路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079450A (ja) * 1996-09-03 1998-03-24 Mitsubishi Electric Corp マイクロ波半導体集積回路、及びその製造方法
JP2000151306A (ja) * 1998-11-06 2000-05-30 Toshiba Corp 半導体装置
JP2001196501A (ja) * 2000-11-07 2001-07-19 Mitsubishi Electric Corp マイクロ波回路基板

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008159862A (ja) 2006-12-25 2008-07-10 Hitachi Kokusai Electric Inc 高周波電子部品のパッケージ構造

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1079450A (ja) * 1996-09-03 1998-03-24 Mitsubishi Electric Corp マイクロ波半導体集積回路、及びその製造方法
JP2000151306A (ja) * 1998-11-06 2000-05-30 Toshiba Corp 半導体装置
JP2001196501A (ja) * 2000-11-07 2001-07-19 Mitsubishi Electric Corp マイクロ波回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017195510A (ja) * 2016-04-20 2017-10-26 三菱電機株式会社 集積回路

Also Published As

Publication number Publication date
US7999640B2 (en) 2011-08-16
US20090206959A1 (en) 2009-08-20

Similar Documents

Publication Publication Date Title
US7978031B2 (en) High frequency module provided with power amplifier
JP4778228B2 (ja) 多層基板を備えた電子部品
KR100463092B1 (ko) 세라믹 적층 소자
US7443268B2 (en) Bandpass filter within a multilayered low temperature co-fired ceramic substrate
US6917259B2 (en) High-frequency module substrate device
US8143968B2 (en) Thin film balun
JP3612031B2 (ja) 高周波モジュール
US8170629B2 (en) Filter having impedance matching circuits
US7613009B2 (en) Electrical transition for an RF component
JP2009182277A (ja) 高周波モジュール
US7324796B2 (en) Low temperature co-fired ceramic sub-harmonic mixer
JP5630697B2 (ja) 電子部品
JP4492708B2 (ja) 高周波モジュール
JP2008159862A (ja) 高周波電子部品のパッケージ構造
JP2001102511A (ja) 高周波回路モジュールおよび通信装置
US20090008134A1 (en) Module
JP2009200119A (ja) 高周波モジュール
KR101633643B1 (ko) 필터 모듈
KR20000064229A (ko) 길이가 다른 비결합선로와 다중 결합선로를 이용한방향성결합기
Weng et al. Development of a compact low-temperature co-fired ceramic antenna front-end module
TWI636663B (zh) 濾波器
JP2004259960A (ja) 配線基板
KR101700844B1 (ko) 필터 모듈
JP2001210752A (ja) 高周波半導体装置
JP2008160153A (ja) 高周波電子部品のパッケージ構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110131

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111017

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111025

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111222

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120904