CN107305880A - 集成电路 - Google Patents

集成电路 Download PDF

Info

Publication number
CN107305880A
CN107305880A CN201710263586.4A CN201710263586A CN107305880A CN 107305880 A CN107305880 A CN 107305880A CN 201710263586 A CN201710263586 A CN 201710263586A CN 107305880 A CN107305880 A CN 107305880A
Authority
CN
China
Prior art keywords
ground plane
integrated circuit
amplifying stage
ground
ground wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710263586.4A
Other languages
English (en)
Other versions
CN107305880B (zh
Inventor
杉谷拓海
久留须整
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN107305880A publication Critical patent/CN107305880A/zh
Application granted granted Critical
Publication of CN107305880B publication Critical patent/CN107305880B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/186—Indexing scheme relating to amplifiers the ground, reference potential being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low-frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low-frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Amplifiers (AREA)

Abstract

本发明涉及一种集成电路，涉及具有适合在高频带进行利用的多级放大器的集成电路，目的在于得到一种具有多级放大器、能够抑制经由接地面的反馈的集成电路。本发明涉及的集成电路具有：第1放大级；第2放大级；第1信号线路，其将所述第1放大级的输出和所述第2放大级的输入连接；第1接地面，其与所述第1放大级连接；第2接地面，其与所述第2放大级连接；以及至少1个接地线，其将所述第1接地面和所述第2接地面连接，所述接地线的中心线的长度为10μm～1mm，所述接地线的宽度的总和小于或等于所述第1接地面的宽度的3分之1，将所述中心线的长度除以所述宽度的总和得到的值即图案比大于或等于1。

Description

集成电路
技术领域
本发明涉及一种集成电路，特别涉及具有适合在高频带进行利用的多级放大器的集成电路。
背景技术
通常，在级联连接有多个放大级的多级放大器中，有时经由用于将放大级接地的接地面(ground plane)产生信号的反馈。有时由于该反馈而产生振荡，多级放大器的动作变得不稳定。在专利文献1中，作为抑制因反馈引起的振荡的方法，公开了针对每个放大元件而将芯片装载图案进行分离的结构。
专利文献1：日本特开2001－156242号公报。
对于专利文献1公开的方法，需要将分离的芯片装载图案用导线进行连接。在该结构中，在高频带时导线的电感对特性影响很大。因此，有时难以使电路稳定地动作。
发明内容
本发明就是为了解决上述问题而提出的，其目的在于得到一种集成电路，该集成电路具有多级放大器，能够抑制经由接地面的反馈。
本发明涉及的集成电路具有：第1放大级；第2放大级；第1信号线路，其将所述第1放大级的输出和所述第2放大级的输入连接；第1接地面，其与所述第1放大级连接；第2接地面，其与所述第2放大级连接；以及至少1个接地线，其将所述第1接地面和所述第2接地面连接，所述接地线的中心线的长度为10μm～1mm，所述接地线的宽度的总和小于或等于所述第1接地面的宽度的3分之1，将所述中心线的长度除以所述宽度的总和得到的值即图案比大于或等于1。
发明的效果
在本发明涉及的集成电路处，第1接地面与第1放大级连接，第2接地面与第2放大级连接。因此，具有针对每个放大级将接地面进行分离的构造。就多级放大器而言，如果各放大器和接地面之间的电抗成分作用于1个接地面，则动作变得不稳定。因此，通过将与各放大级连接的接地面进行分离，从而能够使动作稳定化。并且，通过对接地面之间的阻抗成分进行调整，从而即使在将接地面之间通过接地线进行连接的结构中，也能够使多级放大器的动作稳定化。在本发明中，接地面之间的电感成分由接地线的长度以及宽度决定。在接地线的中心线的长度为10μm～1mm，宽度的总和小于或等于第1接地面的宽度的3分之1，将中心线的长度除以宽度的总和得到的值即图案比大于或等于1的情况下，能够使多级放大器稳定地动作。在该结构中，能够抑制经由接地面的反馈，而不将芯片装载图案进行分离。
附图说明
图1是本发明的实施方式1涉及的集成电路的俯视图。
图2是本发明的实施方式1涉及的集成电路的俯视图。
图3A是本发明的实施方式1涉及的集成电路的剖视图。图3B是本发明的实施方式1涉及的集成电路的安装时的剖视图。
图4是本发明的实施方式1涉及的集成电路的剖视图。
图5是对比例涉及的集成电路的安装时的剖视图。
图6A是对比例涉及的集成电路的俯视图。图6B是对比例涉及的集成电路的等效电路图。
图7是表示对比例涉及的集成电路的反射系数S11的图。
图8是表示对比例涉及的集成电路的增益的图。
图9是表示对比例涉及的集成电路的稳定系数K的图。
图10A是本发明的实施方式1涉及的集成电路的俯视图。图10B是本发明的实施方式1涉及的集成电路的等效电路图。
图11是表示本发明的实施方式1涉及的集成电路的反射系数S11的图。
图12是表示本发明的实施方式1涉及的集成电路的增益的图。
图13是表示本发明的实施方式1涉及的集成电路的稳定系数K的图。
图14是表示本发明的实施方式1涉及的集成电路的反射系数S11的图。
图15是表示本发明的实施方式1涉及的集成电路的增益的图。
图16是表示本发明的实施方式1涉及的集成电路的稳定系数K的图。
图17是对比例涉及的集成电路的俯视图。
图18是表示本发明的实施方式1涉及的集成电路的反射系数S11的图。
图19是本发明的实施方式1的变形例涉及的集成电路的俯视图。
图20是本发明的实施方式1的变形例涉及的集成电路的俯视图。
图21是本发明的实施方式1的变形例涉及的集成电路的俯视图。
图22A是本发明的实施方式2涉及的集成电路的俯视图。图22B是本发明的实施方式2涉及的集成电路的等效电路图。
图23A是本发明的实施方式3涉及的集成电路的俯视图。图23B是本发明的实施方式3涉及的集成电路的等效电路图。
图24是本发明的实施方式3涉及的集成电路的剖视图。
图25A是本发明的实施方式4涉及的集成电路的俯视图。图25B是本发明的实施方式4涉及的集成电路的等效电路图。
图26是表示本发明的实施方式4涉及的集成电路的反射系数S11的图。
图27是表示本发明的实施方式4涉及的集成电路的增益的图。
图28是表示本发明的实施方式4涉及的集成电路的稳定系数K的图。
标号的说明
100、200、300、400、500、600、700集成电路，40a第1放大级，40b第2放大级，42a第1信号线路，20a第1接地面，20b第2接地面，30a第1接地线(ground line)，10半导体基板，50a、50b电介质膜，652a第1微带线路，46a第1螺旋电感器，730a第1电阻元件。
具体实施方式
参照附图对本发明的实施方式涉及的集成电路进行说明。对相同或者相对应的结构要素标注相同的标号，有时省略重复说明。
实施方式1.
图1以及图2是本发明的实施方式1涉及的集成电路的俯视图。如图1所示，本实施方式涉及的集成电路100具有输入焊盘32。输入焊盘32与第1放大级40a的输入连接。第1放大级40a的输入与第1输入匹配电路28a的输入连接。第1输入匹配电路28a的输出被输入至作为放大元件的第1晶体管12a。第1晶体管12a的输出与第1输出匹配电路36a连接。第1输出匹配电路36a的输出与第1放大级40a的输出连接。第1放大级40a的输出与第1信号线路42a连接。
第1放大级40a具有第1输入匹配电路28a、第1晶体管12a以及第1输出匹配电路36a。第1放大级40a的输出经由第1信号线路42a与第2放大级40b的输入连接。第2放大级40b呈与第1放大级40a相同的构造。第2放大级40b具有第2输入匹配电路28b、第2晶体管12b以及第1输出匹配电路36b。第2放大级40b的输出经由第2信号线路42b与第3放大级40c的输入连接。第3放大级40c也呈与第1放大级40a相同的构造。第3放大级40c具有第3输入匹配电路28c、第3晶体管12c以及第3输出匹配电路36c。第3放大级40c的输出与输出焊盘34连接。
第1放大级40a、第2放大级40b以及第3放大级40c是单相输入以及单相输出的放大级。第1放大级40a、第2放大级40b以及第3放大级40c构成具有3级放大级的多级放大器。这里，集成电路100也可以具有级数为3以外的多级放大器，放大级只要大于或等于2级即可，可以为任意级。另外，第1放大级40a、第2放大级40b以及第3放大级40c也可以具有将晶体管2级连接的共源共栅连接来取代第1～第3晶体管12a～12c。另外，第1放大级40a、第2放大级40b以及第3放大级40c也可以分别为多级放大器。
第1放大级40a、第2放大级40b以及第3放大级40c配置于半导体基板10的表面。另外，用于将第1放大级40a接地的第1接地面20a与第1放大级40a连接。第1接地面20a以与第1放大级40a重叠的方式配置于第1放大级40a的上部。同样地，第2接地面20b与第2放大级40b连接。另外，第3接地面20c与第3放大级40c连接。
第1接地面20a和第2接地面20b之间由第1接地线30a连接。另外，第2接地面20b和第3接地面20c之间由第2接地线30b连接。
另外，集成电路100具有焊料凸块18。焊料凸块18也称为焊球。焊料凸块18具有在安装时进行集成电路100和外部之间的信号的输入输出的功能。另外，焊料凸块18具有在安装时将第1接地面20a、第2接地面20b以及第3接地面20c与安装基板的接地部连接的功能。图2是未图示出焊料凸块18的情况下的集成电路100的俯视图。
图3A是本发明的实施方式1涉及的集成电路的剖视图。集成电路100具有半导体电路形成层22。半导体电路形成层22包含上述的半导体基板10、第1放大级40a、第2放大级40b、第3放大级40c、第1信号线路42a以及第2信号线路42b。在半导体电路形成层22的表面，配置第1接地面20a、第2接地面20b、第3接地面20c、第1接地线30a以及第2接地线30b。在第1接地面20a、第2接地面20b以及第3接地面20c的表面分别配置焊料凸块18a、18b、18c。这里，在图3A以及图3B中，仅图示出焊料凸块18中的用于接地的焊料凸块18a、18b、18c。
另外，在第1接地面20a的表面配置输入焊盘32。在第3接地面20c的表面配置输出焊盘34。在片上测定(on-wafer test)时从输入焊盘32以及输出焊盘34进行信号的输入输出，实施测定。图3A是使探针头24、26与输入焊盘32以及输出焊盘34接触的状态。此时，在集成电路100和探针头24、26所具有的信号部之间进行信号的输入输出。
图3B是本发明的实施方式1涉及的集成电路的安装时的剖视图。在图3B中，集成电路100安装于安装基板82。在安装时，焊料凸块18a、18b、18c与安装基板82所具有的接地部80连接。安装方法为倒装芯片安装。在安装时，经由焊料凸块18a、18b、18c将第1接地面20a、第2接地面20b以及第3接地面20c共同接地至安装基板82的接地部80。这里，在图3A以及图3B中，针对1个接地面连接有1个焊料凸块。与此相对，也可以是各接地面与多个焊料凸块连接。
图4是本发明的实施方式1涉及的集成电路的剖视图。集成电路100是芯片级封装型的MMIC(Monolithic Microwave Integrated Circuit)。集成电路100具有半导体基板10。半导体基板10由GaAs形成。在半导体基板10的表面形成3层的多层配线构造。此外，图4是通过将集成电路100沿着对第1接地线30a以及第2接地线30b进行连结的线切断而得到的剖视图。
在多层配线构造中，在配置于半导体基板10的表面处的最下层配置晶体管12。这里，在剖视图中，图示出集成电路100所具有的第1～第3晶体管12a～12c中的一部分。另外，在最下层配置将晶体管12之间连接的信号线路42。另外，在最下层还形成未图示的MIM(Metal－Insulator－Metal)电容器以及螺旋电感器。在配置于最下层的表面处的中间层配置用于对晶体管12供给电源的电源配线43。在配置于中间层的表面处的最上层配置接地面层120。接地面层120具有第1～第3接地面20a～20c、第1接地线30a以及第2接地线30b。信号线路42以及电源配线43构成配线层14。
在多层配线构造的层间以及最上层的表面配置电介质膜50a、50b、50c。配置于最下层的晶体管12、信号线路42、未图示的MIM电容器以及螺旋电感器由电介质膜50a覆盖。电源配线43由电介质膜50b覆盖。接地面层120由电介质膜50c覆盖。电介质膜50a、50b、50c的材料为聚酰亚胺等电介质。此外，在图3A、图3B中，为了方便，省略了在接地面层120的表面配置的电介质膜50c。
电介质膜50c具有多个开口。该开口使接地面层120所具有的第1～第3接地面20a～20c露出。在电介质膜50c的表面以将开口填埋的方式配置凸块下金属16。凸块下金属16在开口处与第1～第3接地面20a～20c接触。在凸块下金属16的表面设置有焊料凸块18。因此，第1～第3接地面20a～20c分别经由凸块下金属16与焊料凸块18连接。这里，在图4中图示出凸块下金属16以及焊料凸块18中的一部分。
集成电路100具有将接地面层120和晶体管12连接的连接构造17。在集成电路100处，电介质膜50a、50b具有开口。开口使晶体管12露出。通过由接地面层120将开口掩埋，从而形成了连接构造17。这里，在图4中为了方便仅图示出1个连接构造17，但集成电路100具有第1连接构造、第2连接构造以及第3连接构造这3个连接构造。
在多层配线构造中，第1放大级40a和第1接地面20a通过第1连接构造而连接。同样地，第2放大级40b和第2接地面20b通过第2连接构造而连接。另外，第3放大级40c和第3接地面20c通过第3连接构造而连接。由此，将焊料凸块18、接地面层120以及晶体管12连接。半导体基板10、最下层以及中间层形成半导体电路形成层22。
在图4所示的多层配线构造中，第1～第3接地面20a～20c、第1接地线30a以及第2接地线30b配置于相同层。由此，接地面和接地线能够由一张金属层通过图案比的调整而形成。
集成电路100是芯片级封装型的MMIC，以预定的间距配置有焊料凸块。这里，本发明涉及的集成电路100并不限定于芯片级封装。集成电路100还能够适用于对焊料凸块18的位置没有限制的倒装芯片安装的封装。另外，在图4中示出了3层的多层配线构造，但在集成电路100处，多层配线构造也可以为3层以外的层数。
下面，说明集成电路100的动作。这里，对片上测定时的动作进行说明。首先，从探针头24的信号部向输入焊盘32输入高频信号。该高频信号通过第1放大级40a而放大。因此，与输入至输入焊盘32的信号相比功率得到了放大的信号从第1放大级40a输出。然后，从第1放大级40a输出的信号经由第1信号线路42a输入至第2放大级40b。通过第2放大级40b进一步将信号的功率放大。下面，同样地，通过第3放大级40c将信号的功率进一步放大。由此，向第1放大级40a输入的输入信号的高频信号功率随着到达后级而逐渐变大。被放大至输出功率水平的信号从输出焊盘34输出。该输出信号由探针头26进行测定。
在本实施方式中，各放大级经由独立的接地面而接地。另外，接地面之间通过接地线而连接。与此相对，作为将多级放大器接地的方法，想到在各放大级形成共同的接地面的方法。但是，对于共同的接地面与多个放大级连接的构造，有可能由于经由接地面的反馈而产生振荡。对于该现象，使用图5～6进行说明。
图5是对比例涉及的集成电路的安装时的剖视图。对比例涉及的集成电路800在接地面820未被分离这点与集成电路100不同。在图5中，集成电路800安装于安装基板82。与图3B同样地，集成电路800通过多个焊料凸块18a、18b、18c而在安装基板82的预定的部位进行倒装芯片安装。其结果，焊料凸块18a、18b、18c与安装基板82所具有的接地部80连接。因此，接地面820和接地部80被共同地接地。
图6A是对比例涉及的集成电路的俯视图。在对比例涉及的集成电路800处，第1放大级40a、第2放大级40b以及第3放大级40c与共同的接地面820连接。这里，为了方便，第1放大级40a、第2放大级40b以及第3放大级40c以三角形表示。在以下的图中也同样地表示。
图6B是对比例涉及的集成电路的等效电路图。在对比例涉及的集成电路800的等效电路中，第1放大级40a与电感器L1的一端连接。电感器L1的另一端在接地面820处接地。同样地，第2放大级40b与电感器L2的一端连接。电感器L2的另一端在接地面820处接地。第3放大级40c与电感器L3的一端连接。电感器L3的另一端在接地面820处接地。
电感器L1表示第1放大级40a和接地面820之间的电感成分即第1电感44a。同样地，电感器L2表示第2放大级40b和接地面820之间的电感成分即第2电感44b。另外，电感器L3表示第3放大级40c和接地面820之间的电感成分即第3电感44c。接地面820与全部的放大级共同地连接。因此，在等效电路中，电感器L1、L2、L3的一端被短路。
由此，集成电路800的各放大级与共同的接地部连接。另外，各放大级经由电感与接地部连接。就上述构造的多级放大器而言，有时动作变得不稳定。对于该现象，使用简化后的模型进行说明。
将放大器的模型的S参数定义为下式。这里，放大器与集成电路800的各放大级相对应。
【算式1】
此时，放大器的Z参数如下式。
【算式2】
其中，式(2)通过Zo(50Ω)进行了标准化。另外，向接地部加载了电抗jX后的Z参数Zind如下式。这里，电抗jX通过Zo进行了标准化。
【算式3】
据此，使用Z参数Zind而如下式那样求出稳定系数K。
【算式4】
K＝(2Re(Zind11)Re(Zind22)-Re(Zind12Zind21))/|Zind12Zind21| (4)
这里，如果向式(4)代入式(3)，则稳定系数K能够由增益G和电抗X表示。这里，稳定系数K根据增益G的相位条件的不同而表现出不同的行为。稳定系数K在增益G为负的纯虚数的情况下变得最不稳定。该负的纯虚数由G＝﹣ja表示。a为正的实数。如果使用增益G＝﹣ja，则稳定系数K如下式。
【算式5】
K＝1/X(a-X/2)-1 (5)
≈1/Xa-1 (6)
通常，在微米波以及毫米波段的放大电路的情况下，a＞＞X成立。因此，式(5)能够近似为式(6)。式(6)表示出的是，相对于增益G＝﹣ja的放大器，电抗成分越大则稳定系数K越减小，不稳定性越增大。这里，在稳定系数大于1的情况下，放大器的动作被视为稳定。根据式(6)，稳定系数K变得小于或等于1的电抗的条件式如下式。
【算式6】
X≥1/2a (7)
这里，对稳定系数K进行了说明，如果电抗X变大，则产生反射增益(|S11|＞1)。由于反射增益(|S11|＞1)的产生，放大器的动作也变得不稳定。这里，加载于接地面的电抗成分是在具有通孔即通路孔工艺的背面工艺中因通路孔的电感引起的。另外，在表面工艺中，导线以及焊料凸块的电感是电抗的主要成分。由此，能够使用频率f以及电感L表示为X＝2πfL/Zo。因此，式(6)的稳定系数K变得小于或等于1的电感的条件如下式。
【算式7】
L≥50/4πfa (8)
对式(8)所表示的现象进行说明。假设具有20dB的增益G的放大器带有电感L。在将该放大器串联地连接2个的情况下，总增益成为40dB。另外，电感成为L/2。这里，根据式(8)，在总增益为40dB的情况下，为了得到与总增益为20dB的情况相同的稳定系数K，必须使电感为1/10。但是，通常，电感仅减少至1/2。因此，根据式(8)可知，如果将放大器串联连接2个，则与放大器为1个的情况相比，动作变得不稳定。因此，在总增益高的多个放大器具有1个接地面的构造中，动作变得不稳定。
由此，在如集成电路800那样级联连接的多个放大级与1个接地面连接的构造中，动作变得不稳定。其原因在于，各放大级和接地面之间的电抗成分共同地发挥作用。此时，有时产生因反馈引起的振荡。
下面，说明针对图6B所示的等效电路的模拟结果。表1示出在模拟中使用的各电感的设定值。在表1中，电感器L1～L3的电感的单位由pH表示。另外，集成电路的总增益为40dB、频率为77GHz。并且，放大器的模型使用式(1)，增益G的相位条件为负的纯虚数。下面的实施例中的模拟也是同样的。
【表1】
电感器 L1 L2 L3
pH 6.9 6.9 6.9
图7～9表示针对集成电路800的反射系数S11、增益G以及稳定系数K的模拟结果。图7是表示对比例涉及的集成电路的反射系数S11的图。图8是表示对比例涉及的集成电路的增益的图。图9是表示对比例涉及的集成电路的稳定系数K的图。如图7所示，在频率f为77GHz附近产生了反射增益。另外，如图8所示，增益G变得陡峭。并且，如图9所示，随着频率f的增加，稳定系数K减少，在20GHz附近稳定系数K变得小于或等于1。这里，如果向式(6)代入参数值a＝100以及L＝2.3pH，求出稳定系数K，则在频率f大于或等于大约20GHz的情况下，稳定系数K变得小于或等于1。因此，在式(6)中也得到与模拟结果相同的结果。
由此，在1个接地面820与全部的放大级共同地连接的集成电路中，稳定系数K减少，产生反射增益|S11|。因此，集成电路的动作变得不稳定。其原因在于，由于作用于共同的接地面820的电感成分而在多个放大级引起经由接地面820的反馈。
这里，在差动放大电路中，从高频信号来看，接地部成为虚拟接地部。因此，高频信号的特性不易由于加载于接地部的阻抗而受到影响。因此，经由接地面的反馈在差动放大电路中影响小。与此相对，在单相输入以及单相输出的放大电路中，高频信号的特性由于加载于接地部的阻抗而大幅受到影响。因此，是经由接地面的反馈在单相输入以及单相输出的放大电路中成为问题的现象。并且，是将在毫米波段进行动作的放大级搭载于同一芯片之上的集成电路中的总增益大于或等于30dB的情况下容易产生的现象。
下面，说明针对本实施方式涉及的集成电路100的模拟结果。图10A是本发明的实施方式1涉及的集成电路的俯视图。图10B是本发明的实施方式1涉及的集成电路的等效电路图。如图10B所示，在集成电路100的等效电路中，第1放大级40a与电感器L1的一端连接。电感器L1的另一端在第1接地面20a处接地。同样地，第2放大级40b与电感器L2的一端连接。电感器L2的另一端在第2接地面20b处接地。第3放大级40c与电感器L3的一端连接。电感器L3的另一端在第3接地面20c处接地。
电感器L1在等效电路中表示第1放大级40a和第1接地面20a之间的电感成分即第1电感44a。同样地，电感器L2表示第2放大级40b和第2接地面20b之间的电感成分即第2电感44b。另外，电感器L3表示第3放大级40c和第3接地面20c之间的电感成分即第3电感44c。
在本实施方式中，与各放大级连接的接地面被分离开。并且，接地面之间通过接地线而连接。因此，在集成电路100的等效电路中，电感器L1、L2、L3的一端通过具有有限的阻抗的接地线而连接。电感器L1和电感器L2的一端通过第1接地线30a而连接。电感器L2和电感器L3的一端通过第2接地线30b而连接。这里，在等效电路中，第1接地线30a以及第2接地线30b标记为电感器L4以及L5。
下面，对接地线的阻抗进行说明。如图6B所示，在共同的接地面的情况下，将接地面之间视为短路。因此，接地线的阻抗成为0Ω。另外，作为对信号的反馈进行抑制的其他方法，想到针对每个放大元件将芯片装载图案进行分离的构造。在该构造中，接地面之间视为开路。此时，接地线的阻抗成为∞Ω。
这里，在针对每个放大元件将芯片装载图案进行分离的构造中，能够抑制因反馈引起的振荡。另一方面，需要将芯片装载图案之间通过导线进行连接。在微米波以及毫米波段，由于导线的电感而使得特性大幅受到影响。因此，在该构造中，难以使放大元件的动作稳定化。另外，如果频率变高，则各个放大器的尺寸变小。在将芯片装载图案进行分离的构造中，为了进行图案的分离而需要空间。因此，虽然放大器小型化，但另一方面，有时集成电路整体的小型化会受到阻碍。
由此，在接地线的阻抗为0Ω的情况下产生反馈，在接地线的阻抗为∞Ω的情况下能够抑制反馈。因此可知，多级放大器的动作稳定化的条件和变得不稳定的条件的边界存在于接地线的阻抗为0Ω和∞Ω之间。即，通过将接地面之间经由在使用频率时具有充分高的阻抗的电感成分进行连接，从而能够使多级放大器稳定地动作。此时，能够抑制由反馈引起的振荡，而不将芯片装载图案进行分离。
下面，研究为了使集成电路100稳定地动作，第1接地线30a以及第2接地线30b应当满足的条件。在本实施方式中，为了使各接地线的阻抗满足多级放大器的动作稳定化的条件，对各接地线的形状进行调整。1根接地线的电感成分由接地线的长度Lg和宽度W决定。通常，倒装芯片安装型的毫米波段MMIC的尺寸为几mm左右。因此，将各放大级连接的信号线路的长度为几μm～几mm左右。以此为前提，为了求出适于第1接地线30a以及第2接地线30b的尺寸，进行了针对反射系数S11、增益G以及稳定系数K的模拟。在模拟中，使用了图10B所示的等效电路。
图11～13表示针对集成电路100的反射系数S11、增益G以及稳定系数K的模拟结果。图11是表示本发明的实施方式1涉及的集成电路的反射系数S11的图。图12是表示本发明的实施方式1涉及的集成电路的增益的图。图13是表示本发明的实施方式1涉及的集成电路的稳定系数K的图。在图11～13中，将第1接地线30a以及第2接地线30b的宽度W固定为10μm，使长度Lg在1μm～10mm的范围变化。
如图11所示，在长度Lg大于或等于10μm的情况下，反射系数S11小。另外，如图12所示可知，增益G在长度Lg大于或等于1mm的情况下，77GHz的增益下降10dB左右。并且，如图13所示，对于稳定系数K，在长度Lg＝10μm的情况下，77GHz的稳定系数K大于或等于1。这里，对于长度Lg大于或等于100μm的情况，由于稳定系数K显然大于或等于1，因此省略。
图14是表示本发明的实施方式1涉及的集成电路的反射系数S11的图。图15是表示本发明的实施方式1涉及的集成电路的增益的图。图16是表示本发明的实施方式1涉及的集成电路的稳定系数K的图。图14～16中，将第1接地线30a以及第2接地线30b的长度Lg固定为1mm，使宽度W在10μm～10mm的范围变化。
如图14所示，与宽度W小于或等于1mm的情况相比，宽度W大于或等于10mm的情况下的反射系数大。另外，如图15所示，在宽度W小于或等于10μm的情况下，77GHz处的增益G下降10dB左右。并且，如图16所示，与宽度W小于或等于1mm的情况相比，宽度W大于或等于10mm的情况下的稳定系数K小。
根据上面的模拟可知，在第1接地线30a以及第2接地线30b的图案比Lg/W大于或等于1且长度Lg为10μm～1mm的情况下，集成电路100能够使动作稳定化。这里，图案比Lg/W是将长度Lg除以宽度W得到的值。另外，用于使集成电路100的动作稳定化的宽度W的下限值成为1μm。
在图11～16所示的模拟结果中，假定第1～第3接地面20a～20c的面积无限大。但是，实际的第1～第3接地面20a～20c具有有限的尺寸。图17是对比例涉及的集成电路的俯视图。在图17所示的集成电路900处，第1接地线930a具有与第1接地面920a以及第2接地面920b的宽度S同等的宽度W。在上述构造中，相对于两侧的接地面，接地线不能视作线。此时，即使接地线满足图11～16所示的条件，也得不到本发明的效果。这里，说明相对于与接地线相邻的接地面而将接地线视作线所需的条件。
图18是表示本发明的实施方式1涉及的集成电路的反射系数S11的图。在本实施方式中，通过实验来验证相对于与接地线相邻的接地面而将接地线视作线所需的条件。在图18中，实线表示针对本实施方式涉及的集成电路100的反射系数S11的评价结果。这里，将第1接地线30a以及第2接地线30b的宽度W相对于相对的接地面的宽度S设定为3分之1。相对的接地面是指，各接地线的两端的接地面中的输入侧的接地面。因此，第1接地线30a的宽度W设定为第1接地面20a的宽度S的3分之1。另外，第2接地线30b的宽度W设定为第2接地面20b的宽度S的3分之1。评价是在Q带(33～50GHz)的频带进行的。另外，在图18中，虚线表示针对对比例涉及的集成电路800的反射系数S11的评价结果。
在图18所示的评价结果中，与对比例相比，本实施方式的频率特性的反射系数S11小。因此，可知本实施方式的频率特性稳定。根据评价结果可知，在接地线的宽度W小于或等于接地面的宽度S的3分之1的情况下，得到本实施方式所实现的效果。此时，相对于两侧的接地面，接地线被视作线。
这里，在实际的布局中，接地线有可能不是直线状的。在该情况下，接地线的长度Lg成为将接地线的两端连接的接地线的中心线的长度。
图19是本发明的实施方式1的变形例涉及的集成电路的俯视图。在集成电路100处，第1接地面20a以及第2接地面20b具有恒定的宽度S。与此相对，如图19所示的集成电路200那样，接地面的宽度也可以不是恒定的。在图19所示的集成电路200处，第1接地面220a在边缘部具有凹凸。这样，在接地面的宽度不恒定的情况下，接地面的宽度S被定义为与接地线的引出方向垂直的方向的最大尺寸。在图19所示的例子中，由箭头221所示的宽度成为接地面的宽度S。
图20是本发明的实施方式1的变形例涉及的集成电路的俯视图。在集成电路100处，在第1接地面20a以及第2接地面20b之间连接有1根接地线。与此相对，将接地面之间连接的接地线也可以不是1根。在图20所示的集成电路400处，在接地面之间连接2根接地线。第1接地面420a和第2接地面420b通过2根接地线430a、430b连接。同样地，第2接地面420b和第3接地面420c通过2根接地线430c、430d连接。
在图20中，示出了将接地面之间连接的接地线为2根的构造，但也可以是大于或等于2根。在该构造中，具有针对低频时的接地面的变动的耐受性变强的效果。低频时的接地面的变动例如是电位差的变动。
如图20所示，在将接地面之间连接的接地线为多个的情况下，在等效电路中被视作为将电感器并联连接。此时，将通过模拟而设定的接地线的宽度W置换为宽度的总和Wa。宽度的总和是对与连续的2个放大级连接的接地面之间进行连接的全部的接地线的宽度之和。在集成电路400处，将第1接地面420a和第2接地面420b连接的接地线的宽度的总和Wa是接地线430a、430b的宽度W之和。
因此，在对接地面之间进行连接的接地线为多个的情况下，在图案比Lg/Wa大于或等于1、长度Lg为10μm～1mm、宽度的总和Wa小于或等于接地面的宽度S的3分之1的情况下，能够使多级放大器的动作稳定化。这里，图案比Lg/Wa是将接地线的长度Lg除以宽度的总和Wa得到的值。
在本实施方式中，独立的接地面分别与各放大级连接，接地面之间由接地线连接。与此相对，也可以是集成电路所具有的放大级中的大于或等于2个放大级与共同的接地面连接。对于与共同的接地面连接的放大级，根据布局的限制，既可以是连续的放大级，也可以是不连续的放大级。
图21是本发明的实施方式1的变形例涉及的集成电路的俯视图。在本实施方式中，通过接地线而连接的2个接地面是与连续的放大级连接的接地面。与此相对，也可以如图21所示，使得与不连续的放大级连接的接地面之间通过接地线而连接。在图21所示的变形例中，集成电路300具有第1～第6放大级40a～40f。第1～第6接地面320a～320f分别与第1～第6放大级40a～40f连接。不连续的放大级即第1放大级40a和第6放大级40f通过第6接地线330f而连接。在该构造中，与没有第6接地线330f的情况相比，电路动作稳定化的效果减弱，但能够得到本发明所实现的效果。此外，图20以及图21所示的变形对于其他实施方式也同样能够适用。
由此，对于本实施方式涉及的集成电路100、200、300、400，通过对将接地面之间连接的接地线的电感进行调整，从而能够稳定地放大高频输出信号。这里，在接地线的长度Lg为10μm～1mm、宽度的总和Wa小于或等于相对的接地面的宽度S的3分之1、图案比Lg/Wa大于或等于1的情况下，能够使集成电路的动作稳定化，而不会使增益下降。
在本实施方式中，将接地面进行分离，将接地面之间通过接地线进行连接。在该结构中，相比于全部的放大级与1个接地面连接的结构，与1个接地面连接的放大级的增益小。因此，抑制了经由接地面的反馈的产生。因此，能够稳定地放大高频输出信号。
另外，对于在半导体基板之上制作的集成电路，通常来说，有时会实施晶片状态下的检查即晶片测试。这里，对于在GaAs类的半导体基板之上制作的单相输入以及单相输出的放大电路的晶片测试，通常使用通用的GSG(GND－Signal－GND)探针。在晶片测试时，使GSG探针与输入输出焊盘接触，进行测定。对于使增益高的多个放大级与1个接地面连接的集成电路，有可能由于探针头所具有的GND针的电感成分而使电路动作变得不稳定。另外，在倒装芯片安装时，有可能由于焊球7所具有的电感成分而使动作变得不稳定。
与此相对，在本实施方式中，通过对接地线的电感进行调整，从而能够抑制由于加载于接地部的电感成分引起的动作的不稳定化。因此，能够抑制因与接地部连接的探针头或者焊球的电感成分引起的动作的不稳定化。因此，能够使晶片测试时以及安装时的动作稳定化。
在本实施方式中，形成有实心状的接地面。与此相对，也可以具备在接地面设置有开口或者狭缝的构造。在通过向接地面设置开口或者狭缝，从而形成被视作接地线的构造的情况下，能够得到本发明所实现的效果。但是，通过开口或者狭缝形成的构造需要满足相对于接地面使图18所示的接地线被视作线所需的条件。
另外，在Si工序中，通常来说，有时会使用通过网构造的接地部将多个放大级整体覆盖的构造。对于这样的网构造的接地部，在放大级彼此的连接部分处使接地部细到被视作线的情况下，也能够得到本发明所实现的效果。
但是，本发明不包含下述构造，即，俯视观察时以夹着信号线路的方式在接地面设置2个开口，开口的宽度为信号波长的1/4，从2个开口之间通过的信号和绕过开口的信号相互抵消，由此抑制信号的反馈。
如上所述，经由接地面的反馈在具有单相输入以及单相输出的放大级的多级放大器中特别成为问题。这里，单相输入的放大级是指，向放大级输入的输入信号的数量是一个。另外，单相输出的放大级是指，来自放大级的输出信号的数量是一个。在本实施方式中，在第1～第3放大级40a～40c处，信号被输入至第1～第3晶体管12a～12c的栅极，被从漏极输出。因此，第1～第3放大级40a～40c成为单相输入以及单相输出。因此，在本实施方式中，有效地实现通过具有接地线而产生的动作稳定化的效果。
本实施方式涉及的集成电路100、200、300、400是下述电路，即，将使信号放大的多个放大级进行级联连接，集成于同一芯片。这里，本实施方式还能够应用于这种多级放大器以外的情况。本实施方式能够应用于搭载有多个对来自前级的输入信号进行处理而输出至下一级的功能电路的、具有大的总增益的电路。在该情况下，将单独的接地面分别与每个功能电路连接。接地面之间与本实施方式同样地是通过接地线进行连接的。
实施方式2.
图22A是本发明的实施方式2涉及的集成电路的俯视图。本实施方式涉及的集成电路500构成为，接地面之间通过螺旋电感进行连接而并非通过接地线进行连接。第1接地面520a与第1放大级40a连接。第2接地面520b与第2放大级40b连接。第3接地面520c与第3放大级40c连接。第1接地面520a和第2接地面520b之间通过第1螺旋电感器46a进行连接。第2接地面520b和第3接地面520c之间通过第2螺旋电感46b进行连接。
图22B是本发明的实施方式2涉及的集成电路的等效电路图。第1螺旋电感器46a以及第2螺旋电感46b满足实施方式1所示的针对接地线的条件。因此，对于各螺旋电感器，在长度Lg为10μm～1mm、宽度的总和Wa小于或等于接地面的宽度S的3分之1、图案比Lg/Wa大于或等于1的情况下，能够使集成电路500的动作稳定化。
第1螺旋电感器46a以及第2螺旋电感46b与第1～第3接地面520a～520c配置在相同层。另外，各螺旋电感器以及接地面是将1个金属层进行图案化而制作的。这里，从各螺旋电感器的中央处的端部进行的配线的引出是使用其他层的金属配线实施的。
对于实施方式1所示的集成电路100，在使用频率低的情况下，为了使动作稳定，有时电感器L4、L5需要具有大的电感值。此时，需要使接地线的长度Lg变长。因此，芯片尺寸变大。在本实施方式中，由螺旋电感器构成电感器L4以及L5。因此，能够缩短接地面之间的间隔。因此，能够将集成电路500小型化。
实施方式3.
图23A是本发明的实施方式3涉及的集成电路的俯视图。图23B是本发明的实施方式3涉及的集成电路的等效电路图。关于本实施方式涉及的集成电路600，接地线配置为与信号线路重叠。第1接地线630a配置为与第1信号线路42a重叠。第2接地线630b配置为与第2信号线路42b重叠。
图24是本发明的实施方式3涉及的集成电路的剖视图。与集成电路100同样地，集成电路600具有在配线层614和接地面层620之间夹着电介质膜50a、50b的构造。接地面层620具有第1～第3接地面620a～620c、第1接地线630a以及第2接地线630b。配线层614包含第1信号线路42a以及第2信号线路42b。在该构造中，在以与信号线路重叠的方式配置接地线的部位形成微带线路52。
在图23A以及图23B中，通过第1接地线630a、第1信号线路42a和其间的电介质膜而形成第1微带线路652a。同样地，通过第2接地线630b、第2信号线路42b和其间的电介质膜而形成第2微带线路652b。
在本实施方式中，通过形成第1微带线路652a以及第2微带线路652b，从而能够确定第1信号线路42a以及第2信号线路42b的特性阻抗。在实施方式1中，各信号线路具有大的电感成分。因此，各信号线路成为高阻抗。此时，如果信号线路长度变长，则难以取得放大级之间的匹配。与此相对，在本实施方式中，各信号线路成为具有特性阻抗的传送线路。因此，即使信号线路长度大也易于进行放大级之间的匹配设计。因此，能够提高布局的自由度。
实施方式4.
图25A是本发明的实施方式4涉及的集成电路的俯视图。在本实施方式中，取代接地线，将接地面之间通过电阻元件连接。第1接地面720a和第2接地面720b之间通过第1电阻元件730a而连接。第2接地面720b和第3接地面720c之间通过第2电阻元件730b而连接。
图25B是本发明的实施方式4涉及的集成电路的等效电路图。在实施方式1中，通过经由在使用频率时具有充分高的阻抗的接地线将接地面之间连接，从而能够使多级放大器稳定地动作。在本实施方式中，取代接地线而使用在使用频率时具有充分高的阻抗的电阻元件，使动作稳定化。为了得到使集成电路700的动作稳定化而电阻元件应当满足的条件，使用图25B所示的等效电路进行了模拟。
图26～28表示针对集成电路700的反射系数S11、增益G以及稳定系数K的模拟结果。图26是表示本发明的实施方式4涉及的集成电路的反射系数S11的图。图27是表示本发明的实施方式4涉及的集成电路的增益的图。图28是表示本发明的实施方式4涉及的集成电路的稳定系数K的图。如图26～28所示，在第1电阻元件730a以及第2电阻元件730b的电阻值大于或等于10Ω的情况下，抑制了反射增益，稳定系数K大于或等于1。因此，在第1电阻元件730a以及第2电阻元件730b的电阻值大于或等于10Ω的情况下，能够实现稳定的电路动作。
另外，通过将电阻元件用于接地面之间的连接，从而与通过接地线进行连接的情况相比，能够实现集成电路700的小型化。

Claims (7)

1.一种集成电路，其特征在于，具有：
第1放大级；
第2放大级；
第1信号线路，其将所述第1放大级的输出和所述第2放大级的输入连接；
第1接地面，其与所述第1放大级连接；
第2接地面，其与所述第2放大级连接；以及
至少1个接地线，其将所述第1接地面和所述第2接地面连接，
所述接地线的中心线的长度为10μm～1mm，所述接地线的宽度的总和小于或等于所述第1接地面的宽度的3分之1，将所述中心线的长度除以所述宽度的总和得到的值即图案比大于或等于1。
2.根据权利要求1所述的集成电路，其特征在于，
所述第1放大级以及所述第2放大级是单相输入以及单相输出。
3.根据权利要求1或2所述的集成电路，其特征在于，具有：
半导体基板，在其表面配置有所述第1放大级、所述第2放大级以及所述第1信号线路；
电介质膜，其配置于所述第1放大级、所述第2放大级以及所述第1信号线路与所述第1接地面以及所述第2接地面之间；
第1连接构造，其将所述第1放大级和所述第1接地面连接；以及
第2连接构造，其将所述第2放大级和所述第2接地面连接。
4.根据权利要求3所述的集成电路，其特征在于，
在所述电介质膜之上，所述第1接地面和所述第2接地面以将所述第1放大级以及所述第2放大级覆盖的方式，相对于所述半导体基板而配置于最表面侧。
5.根据权利要求1至4中任一项所述的集成电路，其特征在于，
所述接地线配置为与所述第1信号线路重叠，
在所述接地线和所述第1信号线路之间配置电介质膜，
所述接地线、所述电介质膜以及所述第1信号线路形成第1微带线路。
6.根据权利要求1至4中任一项所述的集成电路，其特征在于，
所述接地线具有第1螺旋电感器。
7.根据权利要求1至4中任一项所述的集成电路，其特征在于，
所述接地线具有电阻值大于或等于10Ω的第1电阻元件。
CN201710263586.4A 2016-04-20 2017-04-20 集成电路 Active CN107305880B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016084659A JP6620656B2 (ja) 2016-04-20 2016-04-20 集積回路
JP2016-084659 2016-04-20

Publications (2)

Publication Number Publication Date
CN107305880A true CN107305880A (zh) 2017-10-31
CN107305880B CN107305880B (zh) 2020-01-17

Family

ID=60021410

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710263586.4A Active CN107305880B (zh) 2016-04-20 2017-04-20 集成电路

Country Status (5)

Country Link
US (1) US10027282B2 (zh)
JP (1) JP6620656B2 (zh)
KR (1) KR101909815B1 (zh)
CN (1) CN107305880B (zh)
DE (1) DE102017204654B4 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088468A (ja) * 2018-11-19 2020-06-04 富士通株式会社 増幅器及び増幅装置
JP7424157B2 (ja) * 2020-03-25 2024-01-30 Tdk株式会社 電子部品及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116175B2 (en) * 2003-08-08 2006-10-03 Renesas Technology Corp. Semiconductor device
JP2015080018A (ja) * 2013-10-15 2015-04-23 富士通株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5632754A (en) * 1979-08-24 1981-04-02 Nec Corp Hybrid integrated circuit
US5010588A (en) * 1988-03-10 1991-04-23 Bell Communications Research, Inc. Ultrawide-bandwidth low-noise optical receiver
JPH11284401A (ja) * 1998-03-30 1999-10-15 Matsushita Electric Ind Co Ltd 高周波回路装置
JP2001156242A (ja) 1999-11-25 2001-06-08 Mitsubishi Electric Corp 多段増幅装置
JP4018312B2 (ja) * 2000-02-21 2007-12-05 株式会社ルネサステクノロジ 無線通信装置
WO2007063963A1 (ja) * 2005-12-02 2007-06-07 Tohoku University 半導体装置
JP2009200119A (ja) * 2008-02-19 2009-09-03 Hitachi Kokusai Electric Inc 高周波モジュール
JP2010273117A (ja) 2009-05-21 2010-12-02 Nec Corp 増幅器
EP3567629A3 (en) * 2012-06-14 2020-01-22 Skyworks Solutions, Inc. Power amplifier modules including related systems, devices, and methods
WO2014145623A1 (en) * 2013-03-15 2014-09-18 Rf Micro Devices, Inc. Transformer-based power amplifier stabilization and reference distortion reduction
JP6293639B2 (ja) 2014-10-28 2018-03-14 三協立山株式会社 手すり

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7116175B2 (en) * 2003-08-08 2006-10-03 Renesas Technology Corp. Semiconductor device
JP2015080018A (ja) * 2013-10-15 2015-04-23 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
DE102017204654B4 (de) 2022-05-12
KR101909815B1 (ko) 2018-10-18
KR20170120036A (ko) 2017-10-30
US20170310279A1 (en) 2017-10-26
CN107305880B (zh) 2020-01-17
JP6620656B2 (ja) 2019-12-18
DE102017204654A1 (de) 2017-10-26
JP2017195510A (ja) 2017-10-26
US10027282B2 (en) 2018-07-17

Similar Documents

Publication Publication Date Title
DE10297355B4 (de) Breitbandhochfrequenz-Signalverstärker
EP3637462B1 (en) Transistor with non-circular via connections in two orientations
JP5165912B2 (ja) 低ノイズ半導体装置
DE69934717T2 (de) Leistungstransistoranordnung höher frequenz
DE102007027047A1 (de) Hochfrequenzleistungsverstärker
CN107305880A (zh) 集成电路
DE102016105742A1 (de) Multi-Hohlraum-Package mit einem einzigen Metallflansch
US20220148985A1 (en) Microwave integrated circuit
DE102013223500B4 (de) Hochfrequenzvorrichtung
DE60104470T2 (de) Elektronisches Bauteil bei dem hochfrequente Ströme unterdrückt werden und Bonddraht dafür
DE69834499T2 (de) Rauscharme Verstärkerstufe mit Anpassungsschaltung
EP2549644A1 (en) A resonated bypass capacitor for enhanced performance of a microwave circuit
KR100819561B1 (ko) 반도체 장치 및 이 장치의 신호 종단 방법
DE102016216650B4 (de) Halbleitervorrichtung
US6320468B2 (en) Method and system for suppressing oscillations in a multi-stage amplifier
JP3255287B2 (ja) 半導体集積回路
DE102005027945B4 (de) Verlustarmes elektrisches Bauelement mit einem Verstärker
US6559733B2 (en) Reducing effects of electrical impedance
JPH02288409A (ja) 抵抗帰還型増幅器
EP1472732B1 (de) Vorrichtung zur verbindung eines ic-anschlusses mit einem bezugspotential
JP7305918B2 (ja) マイクロ波集積回路
WO2022138087A1 (ja) 広帯域伝送線路配線基板
JP2020150104A (ja) マイクロ波集積回路
Heimer et al. Methodology for creating embedded transmission line 90/spl deg/bend and shunt capacitor models
Roullard et al. Quality factor and frequency bandwidth of 2D self-inductors in 3D integration stacks

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant