KR101909815B1 - 집적 회로 - Google Patents

집적 회로 Download PDF

Info

Publication number
KR101909815B1
KR101909815B1 KR1020170050169A KR20170050169A KR101909815B1 KR 101909815 B1 KR101909815 B1 KR 101909815B1 KR 1020170050169 A KR1020170050169 A KR 1020170050169A KR 20170050169 A KR20170050169 A KR 20170050169A KR 101909815 B1 KR101909815 B1 KR 101909815B1
Authority
KR
South Korea
Prior art keywords
ground
ground plane
integrated circuit
amplification stage
line
Prior art date
Application number
KR1020170050169A
Other languages
English (en)
Other versions
KR20170120036A (ko
Inventor
다쿠미 스기타니
히토시 구루스
Original Assignee
미쓰비시덴키 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 미쓰비시덴키 가부시키가이샤 filed Critical 미쓰비시덴키 가부시키가이샤
Publication of KR20170120036A publication Critical patent/KR20170120036A/ko
Application granted granted Critical
Publication of KR101909815B1 publication Critical patent/KR101909815B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60—Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602—Combinations of several amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5227—Inductive arrangements or effects of, or between, wiring layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/645—Inductive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/647—Resistive arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/083—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/56—Modifications of input or output impedances, not otherwise provided for
    • H03F1/565—Modifications of input or output impedances, not otherwise provided for using inductive elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/195—High frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/68—Combinations of amplifiers, e.g. multi-channel amplifiers for stereophonics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6605—High-frequency electrical connections
    • H01L2223/6627—Waveguides, e.g. microstrip line, strip line, coplanar line
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6644—Packaging aspects of high-frequency amplifiers
    • H01L2223/6655—Matching arrangements, e.g. arrangement of inductive and capacitive components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6683—High-frequency adaptations for monolithic microwave integrated circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1032—III-V
    • H01L2924/10329—Gallium arsenide [GaAs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/141—Analog devices
    • H01L2924/1423—Monolithic Microwave Integrated Circuit [MMIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance
    • H01L2924/30111—Impedance matching
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/186—Indexing scheme relating to amplifiers the ground, reference potential being controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/387—A circuit being added at the output of an amplifier to adapt the output impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/408—Indexing scheme relating to amplifiers the output amplifying stage of an amplifier comprising three power stages
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/181—Low frequency amplifiers, e.g. audio preamplifiers
    • H03F3/183—Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only
    • H03F3/187—Low frequency amplifiers, e.g. audio preamplifiers with semiconductor devices only in integrated circuits

Abstract

본 발명은 집적 회로에 관한 것으로, 고주파수 대역에서의 이용에 적합한 다단 증폭기를 구비한 집적 회로에 관계되어, 다단 증폭기를 구비하고, 그라운드 플레인을 거친 귀환을 억제하는 것이 가능한 집적 회로를 얻는 것을 목적으로 한다.
발명에 따른 집적 회로는, 제 1 증폭단과, 제 2 증폭단과, 상기 제 1 증폭단의 출력과 상기 제 2 증폭단의 입력을 접속하는 제 1 신호 선로와, 상기 제 1 증폭단에 접속된 제 1 그라운드 플레인과, 상기 제 2 증폭단에 접속된 제 2 그라운드 플레인과, 상기 제 1 그라운드 플레인과 상기 제 2 그라운드 플레인을 접속하는 적어도 1개의 그라운드 라인을 구비하며, 상기 그라운드 라인은 중심선의 길이가 10㎛~1㎜이고, 상기 그라운드 라인의 폭의 총합은 상기 제 1 그라운드 플레인의 폭의 3분의 1 이하이며, 상기 중심선의 길이를 상기 폭의 총합으로 나눈 값인 패턴비는 1 이상이다.

Description

집적 회로{INTEGRATED CIRCUIT}
본 발명은 집적 회로에 관한 것으로, 고주파수대에서의 이용에 적합한 다단 증폭기를 구비한 집적 회로에 관한 것이다.
일반적으로, 복수의 증폭단이 종속 접속된 다단 증폭기에서, 증폭단을 접지하기 위한 그라운드 플레인(plane for ground)를 거쳐서 신호의 귀환이 생기는 경우가 있다. 이 귀환에 의해 발진이 생겨, 다단 증폭기의 동작이 불안정화되는 일이 있다. 특허문헌 1에는, 귀환에 의한 발진을 억제하는 방법으로서, 증폭 소자마다 칩 적재 패턴을 분리한 구성이 개시되어 있다.
특허문헌 1: 일본 특허 공개 제2001-156242호 공보
특허문헌 1에 개시되는 방법에서는, 분리한 칩 적재 패턴을 와이어로 접속할 필요가 있다. 이 구성에서는, 고주파수대에서 와이어의 인덕턴스가 특성에 크게 영향을 준다. 이 때문에, 회로를 안정하게 동작시키는 것이 곤란한 경우가 있다.
본 발명은 상술한 문제점을 해결하기 위해서 이루어진 것으로, 그 목적은 다단 증폭기를 구비하고, 그라운드 플레인을 거친 귀환을 억제하는 것이 가능한 집적 회로를 얻는 것이다.
본 발명에 따른 집적 회로는 제 1 증폭단과, 제 2 증폭단과, 상기 제 1 증폭단의 출력과 상기 제 2 증폭단의 입력을 접속하는 제 1 신호 선로와, 상기 제 1 증폭단에 접속된 제 1 그라운드 플레인과, 상기 제 2 증폭단에 접속된 제 2 그라운드 플레인과, 상기 제 1 그라운드 플레인과 상기 제 2 그라운드 플레인을 접속하는 적어도 1개의 그라운드 라인(line of ground)을 구비하고, 상기 그라운드 라인은 중심선의 길이가 10㎛~1㎜이고, 상기 그라운드 라인의 폭의 총합은 상기 제 1 그라운드 플레인의 폭의 3분의 1 이하이며, 상기 중심선의 길이를 상기 폭의 총합으로 나눈 값인 패턴비는 1 이상이다.
본 발명에 따른 집적 회로에서는, 제 1 증폭단에 제 1 그라운드 플레인이 접속되고, 제 2 증폭단에 제 2 그라운드 플레인이 접속된다. 따라서, 증폭단마다 그라운드 플레인이 분리된 구조를 구비한다. 다단 증폭기에서, 각 증폭기와 그라운드 플레인 사이의 리액턴스 성분이 1개의 그라운드 플레인에 작용하면, 동작이 불안정화된다. 이 때문에, 각 증폭단에 접속된 그라운드 플레인을 분리함으로써, 동작을 안정화하는 것이 가능하게 된다. 또, 그라운드 플레인간의 임피던스 성분을 조정함으로써, 그라운드 플레인간을 그라운드 라인에 의해 접속한 구성에서도, 다단 증폭기의 동작을 안정화하는 것이 가능하게 된다. 본 발명에 있어서, 그라운드 플레인간의 인덕턴스 성분은 그라운드 라인의 길이 및 폭으로 정해진다. 그라운드 라인의 중심선의 길이가 10㎛~1㎜이고, 폭의 총합이 제 1 그라운드 플레인의 폭의 3분의 1 이하이며, 중심선의 길이를 폭의 총합으 나눈 값인 패턴비가 1 이상인 경우에, 다단 증폭기를 안정하게 동작시키는 것이 가능하게 된다. 이 구성에서는, 칩 적재 패턴을 분리하지 않고, 그라운드 플레인을 거친 귀환을 억제하는 것이 가능하게 된다.
도 1은 본 발명의 실시 형태 1에 따른 집적 회로의 평면도이다.
도 2는 본 발명의 실시 형태 1에 따른 집적 회로의 평면도이다.
도 3(a)는 본 발명의 실시 형태 1에 따른 집적 회로의 단면도이다.
도 3(b)는 본 발명의 실시 형태 1에 따른 집적 회로의 실장시의 단면도이다.
도 4는 본 발명의 실시 형태 1에 따른 집적 회로의 단면도이다.
도 5는 비교예에 따른 집적 회로의 실장시의 단면도이다.
도 6(a)는 비교예에 따른 집적 회로의 평면도이다.
도 6(b)는 비교예에 따른 집적 회로의 등가 회로도이다.
도 7은 비교예에 따른 집적 회로의 반사 계수 S11을 나타내는 도면이다.
도 8은 비교예에 따른 집적 회로의 이득을 나타내는 도면이다.
도 9는 비교예에 따른 집적 회로의 안정 계수 K를 나타내는 도면이다.
도 10(a)는 본 발명의 실시 형태 1에 따른 집적 회로의 평면도이다.
도 10(b)는 본 발명의 실시 형태 1에 따른 집적 회로의 등가 회로도이다.
도 11은 본 발명의 실시 형태 1에 따른 집적 회로의 반사 계수 S11을 나타내는 도면이다.
도 12는 본 발명의 실시 형태 1에 따른 집적 회로의 이득을 나타내는 도면이다.
도 13은 본 발명의 실시 형태 1에 따른 집적 회로의 안정 계수 K를 나타내는 도면이다.
도 14는 본 발명의 실시 형태 1에 따른 집적 회로의 반사 계수 S11을 나타내는 도면이다.
도 15는 본 발명의 실시 형태 1에 따른 집적 회로의 이득을 나타내는 도면이다.
도 16은 본 발명의 실시 형태 1에 따른 집적 회로의 안정 계수 K를 나타내는 도면이다.
도 17은 비교예에 따른 집적 회로의 평면도이다.
도 18은 본 발명의 실시 형태 1에 따른 집적 회로의 반사 계수 S11을 나타내는 도면이다.
도 19는 본 발명의 실시 형태 1의 변형예에 따른 집적 회로의 평면도이다.
도 20은 본 발명의 실시 형태 1의 변형예에 따른 집적 회로의 평면도이다.
도 21은 본 발명의 실시 형태 1의 변형예에 따른 집적 회로의 평면도이다.
도 22(a)는 본 발명의 실시 형태 2에 따른 집적 회로의 평면도이다.
도 22(b)는 본 발명의 실시 형태 2에 따른 집적 회로의 등가 회로도이다.
도 23(a)는 본 발명의 실시 형태 3에 따른 집적 회로의 평면도이다.
도 23(b)는 본 발명의 실시 형태 3에 따른 집적 회로의 등가 회로도이다.
도 24는 본 발명의 실시 형태 3에 따른 집적 회로의 단면도이다.
도 25(a)는 본 발명의 실시 형태 4에 따른 집적 회로의 평면도이다.
도 25(b)는 본 발명의 실시 형태 4에 따른 집적 회로의 등가 회로도이다.
도 26은 본 발명의 실시 형태 4에 따른 집적 회로의 반사 계수 S11을 나타내는 도면이다.
도 27은 본 발명의 실시 형태 4에 따른 집적 회로의 이득을 나타내는 도면이다.
도 28은 본 발명의 실시 형태 4에 따른 집적 회로의 안정 계수 K를 나타내는 도면이다.
본 발명의 실시 형태에 따른 집적 회로에 대해 도면을 참조하여 설명한다. 동일하거나 또는 대응하는 구성요소에는 동일한 부호를 부여하고, 설명의 반복을 생략하는 경우가 있다.
(실시 형태 1)
도 1 및 도 2는 본 발명의 실시 형태 1에 따른 집적 회로의 평면도이다. 도 1에 나타내는 바와 같이, 본 실시 형태에 따른 집적 회로(100)는 입력 패드(32)를 구비한다. 입력 패드(32)는 제 1 증폭단(40a)의 입력과 접속된다. 제 1 증폭단(40a)의 입력은 제 1 입력 정합 회로(28a)의 입력과 접속된다. 제 1 입력 정합 회로(28a)의 출력은 증폭 소자인 제 1 트랜지스터(12a)에 입력된다. 제 1 트랜지스터(12a)의 출력은 제 1 출력 정합 회로(36a)와 접속된다. 제 1 출력 정합 회로(36a)의 출력은 제 1 증폭단(40a)의 출력과 접속된다. 제 1 증폭단(40a)의 출력은 제 1 신호 선로(42a)와 접속된다.
제 1 증폭단(40a)은 제 1 입력 정합 회로(28a), 제 1 트랜지스터(12a) 및 제 1 출력 정합 회로(36a)를 구비한다. 제 1 증폭단(40a)의 출력은 제 1 신호 선로(42a)를 거쳐서 제 2 증폭단(40b)의 입력과 접속된다. 제 2 증폭단(40b)은 제 1 증폭단(40a)과 동일한 구조이다. 제 2 증폭단(40b)은 제 2 입력 정합 회로(28b), 제 2 트랜지스터(12b) 및 제 2 출력 정합 회로(36b)를 구비한다. 제 2 증폭단(40b)의 출력은 제 2 신호 선로(42b)를 거쳐서 제 3 증폭단(40c)의 입력과 접속된다. 제 3 증폭단(40c)도 제 1 증폭단(40a)과 동일한 구조이다. 제 3 증폭단(40c)은 제 3 입력 정합 회로(28c), 제 3 트랜지스터(12c) 및 제 3 출력 정합 회로(36c)를 구비한다. 제 3 증폭단(40c)의 출력은 출력 패드(34)와 접속된다.
제 1 증폭단(40a), 제 2 증폭단(40b) 및 제 3 증폭단(40c)은 단상 입력 및 단상 출력의 증폭단이다. 제 1 증폭단(40a), 제 2 증폭단(40b) 및 제 3 증폭단(40c)은 3단의 증폭단을 구비한 다단 증폭기를 구성하고 있다. 여기서, 집적 회로(100)는 3단 이외의 다단 증폭기를 구비하는 것으로 하여도 좋고, 증폭단은 2단 이상이면 몇단이라도 좋다. 또한, 제 1 증폭단(40a), 제 2 증폭단(40b) 및 제 3 증폭단(40c)은 제 1~제 3 트랜지스터(12a~12c) 대신에, 트랜지스터가 2단 접속되어 있는 캐스케이드 접속을 구비하여도 좋다. 또한, 제 1 증폭단(40a), 제 2 증폭단(40b) 및 제 3 증폭단(40c)은 각각이 다단 증폭기여도 좋다.
제 1 증폭단(40a), 제 2 증폭단(40b) 및 제 3 증폭단(40c)은 반도체 기판(10)의 표면에 배치된다. 또한, 제 1 증폭단(40a)에는, 제 1 증폭단(40a)을 접지하기 위한 제 1 그라운드 플레인(20a)이 접속되어 있다. 제 1 그라운드 플레인(20a)은 제 1 증폭단(40a)과 겹치도록 제 1 증폭단(40a)의 상부에 배치된다. 마찬가지로, 제 2 증폭단(40b)에는, 제 2 그라운드 플레인(20b)이 접속되어 있다. 또한, 제 3 증폭단(40c)에는, 제 3 그라운드 플레인(20c)이 접속되어 있다.
제 1 그라운드 플레인(20a)과 제 2 그라운드 플레인(20b)의 사이는 제 1 그라운드 라인(30a)으로 접속되어 있다. 또한, 제 2 그라운드 플레인(20b)과 제 3 그라운드 플레인(20c)의 사이는 제 2 그라운드 라인(30b)으로 접속되어 있다.
또한, 집적 회로(100)는 땜납 범프(solder bump)(18)를 구비한다. 땜납 범프(18)는 땜납 볼(solder ball)이라고도 불린다. 땜납 범프(18)는 실장시에 집적 회로(100)와 외부의 신호의 입출력을 행하는 기능을 구비한다. 또한, 땜납 범프(18)는 실장시에 제 1 그라운드 플레인(20a), 제 2 그라운드 플레인(20b) 및 제 3 그라운드 플레인(20c)을 실장 기판의 그라운드와 접속하는 기능을 구비한다. 도 2는 땜납 범프(18)를 도시하지 않은 경우의 집적 회로(100)의 평면도이다.
도 3(a)는 본 발명의 실시 형태 1에 따른 집적 회로의 단면도이다. 집적 회로(100)는 반도체 회로 형성층(22)을 구비한다. 반도체 회로 형성층(22)은 상술한 반도체 기판(10), 제 1 증폭단(40a), 제 2 증폭단(40b), 제 3 증폭단(40c), 제 1 신호 선로(42a) 및 제 2 신호 선로(42b)를 포함한다. 반도체 회로 형성층(22)의 표면에는 제 1 그라운드 플레인(20a), 제 2 그라운드 플레인(20b), 제 3 그라운드 플레인(20c), 제 1 그라운드 라인(30a) 및 제 2 그라운드 라인(30b)이 배치된다. 제 1 그라운드 플레인(20a), 제 2 그라운드 플레인(20b) 및 제 3 그라운드 플레인(20c)의 표면에는, 각각 땜납 범프(18a, 18b, 18c)가 배치된다. 여기서, 도 3(a) 및 도 3(b)에서는, 땜납 범프(18) 중 접지를 위한 땜납 범프(18a, 18b, 18c)만을 도시하고 있다.
또한, 제 1 그라운드 플레인(20a)의 표면에는 입력 패드(32)가 배치된다. 제 3 그라운드 플레인(20c)의 표면에는 출력 패드(34)가 배치된다. 온 웨이퍼 측정시에는, 입력 패드(32) 및 출력 패드(34)로부터 신호의 입출력을 행하고, 측정을 실시한다. 도 3(a)는 프로브 헤드(24, 26)를 입력 패드(32) 및 출력 패드(34)에 접촉시킨 상태이다. 이 때, 집적 회로(100)와 프로브 헤드(24, 26)가 구비하는 시그널부의 사이에서 신호의 입출력이 행해진다.
도 3(b)는 본 발명의 실시 형태 1에 따른 집적 회로의 실장시의 단면도이다. 도 3(b)에서, 집적 회로(100)는 실장 기판(82)에 실장되어 있다. 실장시에서, 땜납 범프(18a, 18b, 18c)는 실장 기판(82)이 구비하는 그라운드(80)와 접속된다. 실장 방법은 플립 칩 실장이다. 실장시에는, 땜납 범프(18a, 18b, 18c)를 거쳐서 제 1 그라운드 플레인(20a), 제 2 그라운드 플레인(20b) 및 제 3 그라운드 플레인(20c)이 실장 기판(82)의 그라운드(80)에 공통 접지된다. 여기서, 도 3(a) 및 도 3(b)에서는, 1개의 그라운드 플레인에 대해 1개의 땜납 범프가 접속되어 있다. 이에 반해, 각 그라운드 플레인은 복수의 땜납 범프에 접속되어 있는 것으로 하여도 좋다.
도 4는 본 발명의 실시 형태 1에 따른 집적 회로의 단면도이다. 집적 회로(100)는 칩 스케일 패키지형의 MMIC(Monolithic Microwave Integrated Circuit)이다. 집적 회로(100)는 반도체 기판(10)을 구비한다. 반도체 기판(10)은 GaAs로 형성된다. 반도체 기판(10)의 표면에는 3층의 다층 배선 구조가 형성된다. 또, 도 4는 집적 회로(100)를 제 1 그라운드 라인(30a) 및 제 2 그라운드 라인(30b)을 연결한 선을 따라 절단함으로써 얻어지는 단면도이다.
다층 배선 구조에서, 반도체 기판(10)의 표면에 배치되는 최하층에는 트랜지스터(12)가 배치된다. 여기서, 단면도에 있어, 집적 회로(100)가 구비하는 제 1~제 3 트랜지스터(12a~12c) 중 일부가 도시되어 있다. 또한, 최하층에는 트랜지스터(12) 사이를 접속하는 신호 선로(42)가 배치된다. 또한, 최하층에는, 도시하지 않은 MIM(Metal-Insulator-Metal) 캐패시터 및 스파이럴 인덕터도 형성된다. 최하층의 표면에 배치되는 중간층에는, 트랜지스터(12)에 전원을 공급하기 위한 전원 배선(43)이 배치된다. 중간층의 표면에 배치되는 최상층에는, 그라운드 플레인층(120)이 배치된다. 그라운드 플레인층(120)은 제 1~제 3 그라운드 플레인(20a~20c), 제 1 그라운드 라인(30a) 및 제 2 그라운드 라인(30b)을 구비한다. 신호 선로(42) 및 전원 배선(43)은 배선층(14)을 구성한다.
다층 배선 구조의 층간 및 최상층의 표면에는 유전체막(50a, 50b, 50c)이 배치된다. 최하층에 배치되는 트랜지스터(12), 신호 선로(42), 도시하지 않은 MIM 캐패시터 및 스파이럴 인덕터는 유전체막(50a)으로 덮여 있다. 전원 배선(43)은 유전체막(50b)으로 덮여 있다. 그라운드 플레인층(120)은 유전체막(50c)으로 덮여 있다. 유전체막(50a, 50b, 50c)의 재료는 폴리이미드 등의 유전체이다. 또, 도 3(a), 도 3(b)에서, 편의상, 그라운드 플레인층(120)의 표면에 배치되는 유전체막(50c)은 생략되어 있다.
유전체막(50c)은 복수의 개구를 구비한다. 이 개구는 그라운드 플레인층(120)이 구비하는 제 1~제 3 그라운드 플레인(20a~20c)을 노출시킨다. 유전체막(50c)의 표면에는 개구를 묻도록 언더 범프 메탈(16)이 배치된다. 언더 범프 메탈(16)은 개구에서 제 1~제 3 그라운드 플레인(20a~20c)과 접촉한다. 언더 범프 메탈(16)의 표면에는 땜납 범프(18)가 마련되어 있다. 따라서, 제 1~제 3 그라운드 플레인(20a~20c)은 각각 언더 범프 메탈(16)을 거쳐서 땜납 범프(18)와 접속된다. 여기서, 도 4에서, 언더 범프 메탈(16) 및 땜납 범프(18) 중 일부가 도시되어 있다.
집적 회로(100)는 그라운드 플레인층(120)과 트랜지스터(12)를 접속하는 접속 구조(17)를 구비한다. 집적 회로(100)에서, 유전체막(50a, 50b)이 개구를 구비한다. 개구는 트랜지스터(12)를 노출시킨다. 개구를 그라운드 플레인층(120)이 매립함으로써, 접속 구조(17)가 형성되어 있다. 여기서, 도 4에서는 편의상 1개의 접속 구조(17)만이 도시되어 있지만, 집적 회로(100)는 제 1 접속 구조, 제 2 접속 구조 및 제 3 접속 구조의 3개의 접속 구조를 구비한다.
다층 배선 구조에서, 제 1 증폭단(40a)과 제 1 그라운드 플레인(20a)은 제 1 접속 구조에 의해 접속된다. 마찬가지로, 제 2 증폭단(40b)과 제 2 그라운드 플레인(20b)은 제 2 접속 구조에 의해 접속된다. 또한, 제 3 증폭단(40c)과 제 3 그라운드 플레인(20c)은 제 3 접속 구조에 의해 접속된다. 이상으로부터, 땜납 범프(18), 그라운드 플레인층(120) 및 트랜지스터(12)가 접속된다. 반도체 기판(10), 최하층 및 중간층은 반도체 회로 형성층(22)을 형성한다.
도 4에 나타내는 다층 배선 구조에서, 제 1~제 3 그라운드 플레인(20a~20c), 제 1 그라운드 라인(30a) 및 제 2 그라운드 라인(30b)은 동층에 배치된다. 이것에 의해, 그라운드 플레인과 그라운드 라인은 1매의 메탈층으로 패턴비의 조정에 의해 형성할 수 있다.
집적 회로(100)는 칩 스케일 패키지형의 MMIC이며, 미리 정해진 피치로 땜납 범프가 배치되어 있다. 여기서, 본 발명에 따른 집적 회로(100)는 칩 스케일 패키지에 한정되지 않는다. 집적 회로(100)는 땜납 범프(18)의 위치에 제한이 없는 플립 칩 실장의 패키지에도 적용할 수 있다. 또한, 도 4에서는 3층의 다층 배선 구조를 나타냈지만, 집적 회로(100)에서 다층 배선 구조는 3층 이외에도 좋다.
다음에, 집적 회로(100)의 동작에 대해 설명한다. 여기서는, 온 웨이퍼 측정시의 동작에 대해 설명한다. 우선, 프로브 헤드(24)의 시그널부로부터 입력 패드(32)로 고주파 신호가 입력된다. 이 고주파 신호는 제 1 증폭단(40a)에 의해 증폭된다. 따라서, 입력 패드(32)에 입력된 신호보다 전력이 증폭된 신호가 제 1 증폭단(40a)으로부터 출력된다. 다음에, 제 1 증폭단(40a)으로부터 출력된 신호는 제 1 신호 선로(42a)를 거쳐서 제 2 증폭단(40b)에 입력된다. 제 2 증폭단(40b)에 의해, 신호의 전력이 더 증폭된다. 이하, 마찬가지로 해서 제 3 증폭단(40c)에 의해 신호의 전력이 더 증폭된다. 이것에 의해, 제 1 증폭단(40a)에의 입력 신호의 고주파 신호 전력은 후단으로 됨에 따라 서서히 커진다. 출력 전력 레벨까지 증폭된 신호는 출력 패드(34)로부터 출력된다. 이 출력 신호는 프로브 헤드(26)에 의해 측정된다.
본 실시 형태에서는, 각 증폭단이 개별의 그라운드 플레인을 거쳐서 접지된다. 또한, 그라운드 플레인간은 그라운드 라인에 의해 접속되어 있다. 이에 반해, 다단 증폭기를 접지하는 방법으로서, 각 증폭단에 공통의 그라운드 플레인을 형성하는 방법이 생각된다. 그러나, 복수의 증폭단에 공통의 그라운드 플레인이 접속된 구조에서는, 그라운드 플레인을 거친 귀환에 의해 발진이 생길 가능성이 있다. 이 현상에 대해 도 5~6을 이용하여 설명한다.
도 5는 비교예에 따른 집적 회로의 실장시의 단면도이다. 비교예에 따른 집적 회로(800)는 그라운드 플레인(820)이 분리되어 있지 않다는 점에서 집적 회로(100)와 상이하다. 도 5에서, 집적 회로(800)는 실장 기판(82)에 실장되어 있다. 도 3(b)와 마찬가지로, 집적 회로(800)는 복수의 땜납 범프(18a, 18b, 18c)에 의해 실장 기판(82)의 미리 정해진 장소에 플립 칩 실장된다. 이 결과, 땜납 범프(18a, 18b, 18c)는 실장 기판(82)이 구비하는 그라운드(80)와 접속된다. 따라서, 그라운드 플레인(820)과 그라운드(80)가 공통 접지된다.
도 6(a)는 비교예에 따른 집적 회로의 평면도이다. 비교예에 따른 집적 회로(800)에서, 제 1 증폭단(40a), 제 2 증폭단(40b) 및 제 3 증폭단(40c)은 공통의 그라운드 플레인(820)과 접속된다. 여기서, 제 1 증폭단(40a), 제 2 증폭단(40b) 및 제 3 증폭단(40c)은 편의상 삼각형으로 나타내어져 있다. 이하의 도면에서도 마찬가지로 표현하고 있다.
도 6(b)는 비교예에 따른 집적 회로의 등가 회로도이다. 비교예에 따른 집적 회로(800)의 등가 회로에서는, 제 1 증폭단(40a)은 인덕터 L1의 일단과 접속된다. 인덕터 L1의 타단은 그라운드 플레인(820)에서 접지된다. 마찬가지로, 제 2 증폭단(40b)은 인덕터 L2의 일단과 접속된다. 인덕터 L2의 타단은 그라운드 플레인(820)에서 접지된다. 제 3 증폭단(40c)은 인덕터 L3의 일단과 접속된다. 인덕터 L3의 타단은 그라운드 플레인(820)에서 접지된다.
인덕터 L1은 제 1 증폭단(40a)과 그라운드 플레인(820)의 사이의 인덕턴스 성분인 제 1 인덕턴스(44a)를 나타낸다. 마찬가지로, 인덕터 L2는 제 2 증폭단(40b)과 그라운드 플레인(820)의 사이의 인덕턴스 성분인 제 2 인덕턴스(44b)를 나타낸다. 또한, 인덕터 L3은 제 3 증폭단(40c)과 그라운드 플레인(820)의 사이의 인덕턴스 성분인 제 3 인덕턴스(44c)를 나타낸다. 그라운드 플레인(820)은 모든 증폭단에 공통으로 접속되어 있다. 이 때문에, 등가 회로에서, 인덕터 L1, L2, L3의 일단은 단락되어 있다.
이상으로부터, 집적 회로(800)는 각 증폭단이 공통의 그라운드와 접속된다. 또한, 각 증폭단은 인덕턴스를 거쳐서 그라운드와 접속되어 있다. 이러한 구조의 다단 증폭기에서는, 동작이 불안정화되는 경우가 있다. 이 현상에 대해, 간이화된 모델을 이용하여 설명한다.
증폭기의 모델의 S파라미터를 다음 식과 같이 정의한다. 여기서, 증폭기는 집적 회로(800)에서의 각 증폭단에 대응한다.
Figure 112017038106864-pat00001
이 때, 증폭기의 Z파라미터는 다음 식과 같이 된다.
Figure 112017038106864-pat00002
단, 식 (2)는 Zo(50Ω)로 규격화되어 있다. 또한, 그라운드에 리액턴스 jX가 걸린 Z파라미터 Zind는 다음 식과 같이 된다. 여기서, 리액턴스 jX는 Zo로 규격화되어 있다.
Figure 112017038106864-pat00003
이로부터, 안정 계수 K는 Z파라미터 Zind를 이용하여 다음 식과 같이 구해진다.
Figure 112017038106864-pat00004
여기서, 식 (4)에 식 (3)을 대입하면, 안정 계수 K는 이득 G와 리액턴스 X로 나타낼 수 있다. 여기서, 안정 계수 K는 이득 G의 위상 조건에 따라 동작이 상이하다. 안정 계수 K는 이득 G가 음의 순허수인 경우에 가장 불안정하게 된다. 이 음의 순허수를 G=-ja로 나타낸다. a는 양의 실수이다. 이득 G=-ja를 이용하면, 안정 계수 K는 다음 식과 같이 된다.
Figure 112017038106864-pat00005
일반적으로, 마이크로파 및 밀리파대의 증폭로의 경우, a≫X가 성립한다. 따라서, 식 (5)는 식 (6)과 같이 근사될 수 있다. 식 (6)은 이득 G=-ja의 증폭기에 대해 리액턴스 성분이 커질수록 안정 계수 K가 감소하고, 불안정성이 증가하는 것을 나타내고 있다. 여기서, 안정 계수가 1보다 큰 경우에, 증폭기의 동작은 안정하다고 보여진다. 식 (6)으로부터, 안정 계수 K가 1 이하로 되는 리액턴스의 조건식은 다음 식과 같이 된다.
Figure 112017038106864-pat00006
여기서는 안정 계수 K에 대해 설명했지만, 리액턴스 X가 커지면 반사 이득(｜S11｜>1)이 발생한다. 반사 이득(｜S11｜>1)의 발생에 의해서도, 증폭기의 동작은 불안정화된다. 여기서, 그라운드 플레인에 걸린 리액턴스 성분은 관통 구멍인 비아 홀 프로세스를 구비한 이면 프로세스에서는, 비아 홀의 인덕턴스에 기인한다. 또한, 표면 프로세스에서는, 와이어 및 땜납 범프의 인덕턴스가 리액턴스의 주된 성분이다. 이상으로부터, 주파수 f 및 인덕턴스 L을 이용하여, X=2πfL/Zo로 나타낼 수 있다. 따라서, 식 (6)의 안정 계수 K가 1 이하로 되는 인덕턴스의 조건은 다음 식과 같이 된다.
Figure 112017038106864-pat00007
식 (8)이 나타내는 현상에 대해 설명한다. 20㏈의 이득 G를 가지는 증폭기가 인덕턴스 L을 가지고 있다고 가정한다. 이 증폭기를 2개 직렬로 접속한 경우, 토탈 이득은 40㏈로 된다. 또한, 인덕턴스는 L/2로 된다. 여기서, 식 (8)로부터, 토탈 이득이 40㏈인 경우에, 토탈 이득이 20㏈인 경우와 동일한 안정 계수 K를 얻기 위해서는, 인덕턴스를 1/10로 하지 않으면 안된다. 그러나, 일반적으로 인덕턴스는 1/2밖에 감소하지 않는다. 따라서, 식 (8)로부터, 증폭기를 2개 직렬로 접속하면, 증폭기가 1개인 경우보다 동작을 불안정해지는 것을 알 수 있다. 따라서, 토탈 이득이 높은 복수의 증폭기가 1개의 그라운드 플레인을 가지는 구조에서는, 동작이 불안정하게 된다.
이상으로부터, 집적 회로(800)와 같이 종속 접속된 복수의 증폭단이 1개의 그라운드 플레인에 접속된 구조에서는, 동작이 불안정하게 된다. 이것은 각 증폭단과 그라운드 플레인의 사이의 리액턴스 성분이 공통으로 작용하는 것에 기인한다. 이 때, 귀환에 의한 발진이 발생하는 경우가 있다.
다음에, 도 6(b)에 나타내는 등가 회로에 대한 시뮬레이션 결과에 대해 설명한다. 표 1은 시뮬레이션에 이용한 각 인덕턴스의 설정값을 나타내고 있다. 표 1에서, 인덕터 L1~L3의 인덕턴스의 단위는 pH로 나타내고 있다. 또한, 집적 회로의 토탈 이득은 40㏈, 주파수는 77㎓로 하였다. 또, 증폭기의 모델은 식 (1)을 사용하여, 이득 G의 위상 조건은 음의 순허수로 하였다. 이하의 실시예에서의 시뮬레이션도 마찬가지이다.
Figure 112017038106864-pat00008
도 7~9는 집적 회로(800)의 반사 계수 S11, 이득 G 및 안정 계수 K에 대한 시뮬레이션 결과를 나타낸다. 도 7은 비교예에 따른 집적 회로의 반사 계수 S11을 나타내는 도면이다. 도 8은 비교예에 따른 집적 회로의 이득을 나타내는 도면이다. 도 9는 비교예에 따른 집적 회로의 안정 계수 K를 나타내는 도면이다. 도 7에 나타내는 바와 같이, 주파수 f가 77㎓ 부근에서 반사 이득이 발생하고 있다. 또한, 도 8에 나타내는 바와 같이, 이득 G가 가파르게 되어 있다. 또, 도 9에 나타내는 바와 같이, 주파수 f의 증가와 함께 안정 계수 K는 감소하고, 20㎓ 부근에서 안정 계수 K가 1 이하로 된다. 여기서, 식 (6)에 파라미터치 a=100 및 L=2.3pH를 대입하여, 안정 계수 K를 구하면, 주파수 f가 대략 20㎓ 이상에서 안정 계수 K가 1 이하로 된다. 따라서, 식 (6)에서도, 시뮬레이션 결과와 동일한 결과가 얻어진다.
이상으로부터, 1개의 그라운드 플레인(820)이 모든 증폭단에 공통으로 접속된 집적 회로에서는, 안정 계수 K가 감소하고, 반사 이득 ｜S11｜가 발생한다. 따라서, 집적 회로의 동작이 불안정화된다. 이것은 공통의 그라운드 플레인(820)에 작용하는 인덕턴스 성분에 의해, 복수의 증폭단에서 그라운드 플레인(820)을 거친 귀환이 일어나는 것에 기인한다.
여기서, 차동 증폭 회로에서는, 그라운드가 고주파 신호에서 보아 가상 그라운드로 된다. 이 때문에, 고주파 신호의 특성은 그라운드에 걸린 임피던스에 의해 영향을 받기 어렵다. 따라서, 그라운드 플레인을 거친 귀환은 차동 증폭 회로에서는 영향이 적다. 이에 반해, 단상 입력 및 단상 출력의 증폭 회로에서는, 그라운드에 걸린 임피던스에 의해서, 고주파 신호의 특성이 영향을 크게 받는다. 이 때문에, 그라운드 플레인을 거친 귀환은 단상 입력 및 단상 출력의 증폭 회로에서 문제로 되는 현상이다. 또, 밀리파대에서 동작하는 증폭단을 동일 칩 상에 탑재한 집적 회로 중, 토탈 이득이 30㏈ 이상인 경우에 발생하기 쉬운 현상이다.
다음에, 본 실시 형태에 따른 집적 회로(100)에 대한 시뮬레이션 결과에 대해 설명한다. 도 10(a)는 본 발명의 실시 형태 1에 따른 집적 회로의 평면도이다. 도 10(b)는 본 발명의 실시 형태 1에 따른 집적 회로의 등가 회로도이다. 도 10(b)에 나타내는 바와 같이, 집적 회로(100)의 등가 회로에서는, 제 1 증폭단(40a)은 인덕터 L1의 일단과 접속된다. 인덕터 L1의 타단은 제 1 그라운드 플레인(20a)에서 접지된다. 마찬가지로, 제 2 증폭단(40b)은 인덕터 L2의 일단과 접속된다. 인덕터 L2의 타단은 제 2 그라운드 플레인(20b)에서 접지된다. 제 3 증폭단(40c)은 인덕터 L3의 일단과 접속된다. 인덕터 L3의 타단은 제 3 그라운드 플레인(20c)에서 접지된다.
인덕터 L1은 등가 회로에서 제 1 증폭단(40a)과 제 1 그라운드 플레인(20a)의 사이의 인덕턴스 성분인 제 1 인덕턴스(44a)를 나타낸다. 마찬가지로, 인덕터 L2는 제 2 증폭단(40b)과 제 2 그라운드 플레인(20b)의 사이의 인덕턴스 성분인 제 2 인덕턴스(44b)를 나타낸다. 또한, 인덕터 L3은 제 3 증폭단(40c)과 제 3 그라운드 플레인(20c)의 사이의 인덕턴스 성분인 제 3 인덕턴스(44c)를 나타낸다.
본 실시 형태에서, 각 증폭단에 접속되는 그라운드 플레인은 분리되어 있다. 또, 그라운드 플레인간은 그라운드 라인에 의해 접속되어 있다. 이 때문에, 집적 회로(100)의 등가 회로에서, 인덕터 L1, L2, L3의 일단은 유한의 임피던스를 구비한 그라운드 라인에 의해 접속된다. 인덕터 L1과 인덕터 L2의 일단은 제 1 그라운드 라인(30a)에 의해 접속된다. 인덕터 L2와 인덕터 L3의 일단은 제 2 그라운드 라인(30b)에 의해 접속된다. 여기서, 등가 회로에서, 제 1 그라운드 라인(30a) 및 제 2 그라운드 라인(30b)은 인덕터 L4 및 L5로서 표기되어 있다.
다음에, 그라운드 라인의 임피던스에 대해 설명한다. 도 6(b)에 나타내는 바와 같이, 그라운드 플레인이 공통인 경우는, 그라운드 플레인간은 쇼트되어 있다고 보여진다. 따라서, 그라운드 라인의 임피던스는 0Ω으로 된다. 또한, 신호의 귀환을 억제하는 다른 방법으로서, 증폭 소자마다 칩 적재 패턴을 분리한 구조가 생각된다. 이 구조에서는, 그라운드 플레인간은 오픈이라고 보여진다. 이 때, 그라운드 라인의 임피던스는 ∞Ω으로 된다.
여기서, 증폭 소자마다 칩 적재 패턴을 분리한 구조에서는, 귀환에 의한 발진을 억제하는 것이 가능하게 된다. 한편, 칩 적재 패턴간을 와이어로 접속할 필요가 있다. 마이크로파 및 밀리파대에서는, 와이어의 인덕턴스에 의해 특성이 크게 영향을 받는다. 따라서, 이 구조에서는, 증폭 소자의 동작을 안정화시키는 것이 어렵다. 또한, 주파수가 높아지면, 개개의 증폭기의 사이즈가 작아진다. 칩 적재 패턴을 분리한 구조에서는, 패턴의 분리를 위해서 스페이스가 필요하게 된다. 이 때문에, 증폭기가 소형화되는 한편, 집적 회로 전체의 소형화를 방해할 수 있는 경우가 있다.
이상으로부터, 그라운드 라인의 임피던스가 0Ω인 경우에는 귀환이 발생하고, ∞Ω인 경우에는 귀환을 억제하는 것이 가능하게 된다. 따라서, 다단 증폭기의 동작이 안정화되는 조건과 불안정화되는 조건의 경계는 그라운드 라인의 임피던스가 0Ω과 ∞Ω의 사이에 존재하는 것을 알 수 있다. 즉, 그라운드 플레인간을, 사용 주파수에서 충분히 높은 임피던스를 가지는 인덕턴스 성분을 거쳐서 접속함으로써, 다단 증폭기를 안정하게 동작시키는 것이 가능하게 된다. 이 때, 칩 적재 패턴을 분리하지 않고, 귀환에 의한 발진을 억제하는 것이 가능하게 된다.
다음에, 집적 회로(100)를 안정에 동작시키기 위해서, 제 1 그라운드 라인(30a) 및 제 2 그라운드 라인(30b)가 만족해야 할 조건에 대해 검토한다. 본 실시 형태에서는, 각 그라운드 라인의 임피던스가 다단 증폭기의 동작이 안정화되는 조건을 만족하도록, 각 그라운드 라인의 형상을 조정한다. 1개의 그라운드 라인의 인덕턴스 성분은 그라운드 라인의 길이 Lg와 폭 W로 정해진다. 일반적으로, 플립 칩 실장형의 밀리파대 MMIC의 사이즈는 수㎜ 정도이다. 이 때문에, 각 증폭단을 접속하는 신호 선로의 길이는 수㎛~수㎜ 정도가 된다. 이것을 전제로, 제 1 그라운드 라인(30a) 및 제 2 그라운드 라인(30b)에 적합한 사이즈를 구하기 위해서, 반사 계수 S11, 이득 G 및 안정 계수 K에 대한 시뮬레이션을 행하였다. 시뮬레이션에서는, 도 10(b)에 나타내는 등가 회로를 이용하였다.
도 11~13은 집적 회로(100)의 반사 계수 S11, 이득 G 및 안정 계수 K에 대한 시뮬레이션 결과를 나타낸다. 도 11은 본 발명의 실시 형태 1에 따른 집적 회로의 반사 계수 S11을 나타내는 도면이다. 도 12는 본 발명의 실시 형태 1에 따른 집적 회로의 이득을 나타내는 도면이다. 도 13은 본 발명의 실시 형태 1에 따른 집적 회로의 안정 계수 K를 나타내는 도면이다. 도 11~13에서는, 제 1 그라운드 라인(30a) 및 제 2 그라운드 라인(30b)의 폭 W를 10㎛로 고정하고, 길이 Lg를 1㎛~10㎜의 범위에서 변화시키고 있다.
도 11에 나타내는 바와 같이, 길이 Lg가 10㎛ 이상인 경우에는, 반사 계수 S11이 작다. 또한, 도 12에 나타내는 바와 같이, 이득 G는 길이 Lg가 1㎜ 이상인 경우에, 77㎓의 이득이 10㏈ 정도 저하하고 있는 것을 안 수 있다. 또, 도 13에 나타내는 바와 같이, 안정 계수 K는 길이 Lg=10㎛에서 77㎓의 안정 계수 K가 1 이상이다. 여기서, 길이 Lg가 100㎛ 이상인 경우에 대해서는, 안정 계수 K가 1 이상인 것은 분명하기 때문에 생략하고 있다.
도 14는 본 발명의 실시 형태 1에 따른 집적 회로의 반사 계수 S11을 나타내는 도면이다. 도 15는 본 발명의 실시 형태 1에 따른 집적 회로의 이득을 나타내는 도면이다. 도 16은 본 발명의 실시 형태 1에 따른 집적 회로의 안정 계수 K를 나타내는 도면이다. 도 14~16은 제 1 그라운드 라인(30a) 및 제 2 그라운드 라인(30b)의 길이 Lg를 1㎜로 고정하고, 폭 W를 10㎛~10㎜의 범위에서 변화시키고 있다.
도 14에 나타내는 바와 같이, 폭 W가 10㎜ 이상인 경우의 반사 계수는 1㎜ 이하인 경우와 비교하여 크다. 또한, 도 15에 나타내는 바와 같이, 폭 W가 10㎛ 이하인 경우, 77㎓에서의 이득 G가 10㏈ 정도 저하하고 있다. 또 도 16에 나타내는 바와 같이, 폭 W가 10㎜ 이상인 경우의 안정 계수 K는 1㎜ 이하인 경우와 비교하여 작다.
이상의 시뮬레이션으로부터, 제 1 그라운드 라인(30a) 및 제 2 그라운드 라인(30b)의 패턴비 Lg/W가 1 이상이고, 길이 Lg가 10㎛~1㎜인 경우에, 집적 회로(100)는 동작을 안정화시키는 것이 가능하게 되는 것을 알았다. 여기서, 패턴비 Lg/W는 길이 Lg를 폭 W로 나눈 값이다. 또한, 집적 회로(100)의 동작을 안정화시키기 위한 폭 W의 하한값은 1㎛로 된다.
도 11~16에 나타내는 시뮬레이션 결과에서는, 제 1~제 3 그라운드 플레인(20a~20c)의 면적을 무한대라고 가정하고 있다. 그러나, 실제의 제 1~제 3 그라운드 플레인(20a~20c)은 유한의 사이즈를 가지고 있다. 도 17은 비교예에 따른 집적 회로의 평면도이다. 도 17에 나타내는 집적 회로(900)에서는, 제 1 그라운드 라인(930a)은 제 1 그라운드 플레인(920a) 및 제 2 그라운드 플레인(920b)의 폭 S와 동등한 폭 W를 구비한다. 이러한 구조에서는, 그라운드 라인이 양측의 그라운드 플레인에 대해 라인으로 보여지지 않는다. 이 때, 그라운드 라인이 도 11~16에서 나타낸 조건을 만족하여도, 본 발명의 효과는 얻어지지 않는다. 여기서, 그라운드 라인이 인접하는 그라운드 플레인에 대해, 라인으로 보여지기 위한 조건에 대해 설명한다.
도 18은 본 발명의 실시 형태 1에 따른 집적 회로의 반사 계수 S11을 나타내는 도면이다. 본 실시 형태에서는, 그라운드 라인이 인접하는 그라운드 플레인에 대해 라인이라고 보여지기 위한 조건에 대해 실험에 의해 검증하였다. 도 18에서, 실선은 본 실시 형태에 따른 집적 회로(100)의 반사 계수 S11에 대한 평가 결과를 나타낸다. 여기서, 제 1 그라운드 라인(30a) 및 제 2 그라운드 라인(30b)의 폭 W는 대향하는 그라운드 플레인의 폭 S에 대해 3분의 1로 설정되어 있다. 대향하는 그라운드 플레인이란, 각 그라운드 라인의 양단의 그라운드 플레인 중 입력측의 것을 나타낸다. 따라서, 제 1 그라운드 라인(30a)의 폭 W는 제 1 그라운드 플레인(20a)의 폭 S의 3분의 1로 설정되어 있다. 또한, 제 2 그라운드 라인(30b)의 폭 W는 제 2 그라운드 플레인(20b)의 폭 S의 3분의 1로 설정되어 있다. 평가는 Q대(33~50㎓)의 주파수 대역에서 행하였다. 또한, 도 18에서, 파선은 비교예에 따른 집적 회로(800)의 반사 계수 S11 대한 평가 결과를 나타낸다.
도 18에 나타내는 평가 결과에서는, 비교예와 비교하여 본 실시 형태에서의 주파수 특성의 반사 계수 S11이 작다. 따라서, 본 실시 형태의 주파수 특성이 안정되어 있는 것을 알 수 있다. 평가 결과로부터, 그라운드 라인의 폭 W가 그라운드 플레인의 폭 S의 3분의 1 이하인 경우에, 본 실시 형태에 의한 효과가 얻어지는 것을 알았다. 이 때, 그라운드 라인이 양측의 그라운드 플레인에 대해 라인이라고 보여진다.
여기서, 실제의 레이아웃에서는 그라운드 라인이 일직선 형상이 아닐 가능성이 있다. 이 경우는, 그라운드 라인의 길이 Lg는 그라운드 라인의 양단을 연결하는 그라운드 라인의 중심선의 길이로 된다.
도 19는 본 발명의 실시 형태 1의 변형예에 따른 집적 회로의 평면도이다. 집적 회로(100)에서, 제 1 그라운드 플레인(20a) 및 제 2 그라운드 플레인(20b)은 일정한 폭 S를 구비하였다. 이에 대해, 도 19에 나타내는 집적 회로(200)와 같이, 그라운드 플레인은 폭이 일정하지 않아도 좋다. 도 19에 나타내는 집적 회로(200)에서는, 제 1 그라운드 플레인(220a)은 에지에 요철을 구비한다. 이와 같이, 그라운드 플레인의 폭이 일정하지 않은 경우, 그라운드 플레인의 폭 S는 그라운드 라인의 취출 방향에 대해 수직 방향의 최대 치수로 정의된다. 도 19에 나타내는 예에서는, 화살표 221로 나타내는 폭이 그라운드 플레인의 폭 S로 된다.
도 20은 본 발명의 실시 형태 1의 변형예에 따른 집적 회로의 평면도이다. 집적 회로(100)에서는, 제 1 그라운드 플레인(20a) 및 제 2 그라운드 플레인(20b)의 사이를 1개의 그라운드 라인이 접속하였다. 이에 반해, 그라운드 플레인간을 접속하는 그라운드 라인은 1개가 아니어도 좋다. 도 20에 나타내는 집적 회로(400)에서는, 그라운드 플레인간을 2개의 그라운드 라인이 접속한다. 제 1 그라운드 플레인(420a)과 제 2 그라운드 플레인(420b)은 2개의 그라운드 라인(430a, 430b)에 의해 접속된다. 마찬가지로, 제 2 그라운드 플레인(420b)과 제 3 그라운드 플레인(420c)은 2개의 그라운드 라인(430c, 430d)에 의해 접속된다.
도 20에서는 그라운드 플레인간을 접속하는 그라운드 라인이 2개의 구조를 나타냈지만, 2개 이상이어도 좋다. 이 구조에서는, 저주파에서의 그라운드 플레인의 변동에 강해지는 효과가 있다. 저주파에서의 그라운드 플레인의 변동은, 예를 들면 전위차의 변동이다.
도 20에 나타내는 바와 같이, 그라운드 플레인간을 접속하는 그라운드 라인이 복수인 경우는 등가 회로에서 인덕터가 병렬로 접속된다고 보여진다. 이 때, 시뮬레이션에 의해 설정한 그라운드 라인의 폭 W는 폭의 총합 Wa로 치환된다. 폭의 총합이란, 연속하는 2개의 증폭단에 접속된 그라운드 플레인간을 접속하는 모든 그라운드 라인의 폭의 합이다. 집적 회로(400)에서, 제 1 그라운드 플레인(420a)과 제 2 그라운드 플레인(420b)을 접속하는 그라운드 라인의 폭의 총합 Wa는 그라운드 라인(430a, 430b)의 폭 W의 합이다.
따라서, 그라운드 플레인간을 접속하는 그라운드 라인이 복수인 경우, 패턴비 Lg/Wa가 1 이상, 길이 Lg가 10㎛~1㎜, 폭의 총합 Wa가 그라운드 플레인의 폭 S의 3분의 1 이하로 되는 경우에, 다단 증폭기의 동작을 안정화시키는 것이 가능하게 된다. 여기서, 패턴비 Lg/Wa는 그라운드 라인의 길이 Lg를 폭의 총합 Wa로 나눈 값이다.
본 실시 형태에서는, 각 증폭단에 각각 개별의 그라운드 플레인이 접속되고, 그라운드 플레인간은 그라운드 라인으로 접속되어 있다. 이에 반해, 집적 회로가 구비하는 증폭단 중, 2개 이상의 증폭단이 공통의 그라운드 플레인에 접속되어도 좋다. 공통의 그라운드 플레인에 접속되는 증폭단은 레이아웃의 제약에 의해, 연속한 증폭단이어도 좋고, 연속하지 않는 증폭단이어도 좋다.
도 21은 본 발명의 실시 형태 1의 변형예에 따른 집적 회로의 평면도이다. 본 실시 형태에서는, 그라운드 라인으로 접속된 2개의 그라운드 플레인은 연속하는 증폭단에 접속되는 것으로 하였다. 이에 반해, 도 21에 나타내는 바와 같이, 연속하지 않은 증폭단에 접속된 그라운드 플레인간이 그라운드 라인에 의해 접속되어 있어도 좋다. 도 21에 나타내는 변형예에서, 집적 회로(300)는 제 1~제 6 증폭단(40a~40f)를 구비한다. 제 1~제 6 증폭단(40a~40f)에는, 각각 제 1~제 6 그라운드 플레인(320a~320f)이 접속된다. 연속하지 않는 증폭단인 제 1 증폭단(40a)과 제 6 증폭단(40f)은 제 6 그라운드 라인(330f)에 의해 접속되어 있다. 이 구조에서는, 제 6 그라운드 라인(330f)이 없는 경우와 비교하여, 회로 동작의 안정화의 효과는 약해지지만, 본 발명에 의한 효과를 얻을 수 있다. 또, 도 20 및 도 21에 나타내는 변형은 다른 실시 형태에 대해서도 마찬가지로 적용할 수 있다.
이상으로부터, 본 실시 형태에 따른 집적 회로(100, 200, 300, 400)에서는, 그라운드 플레인간을 접속하는 그라운드 라인의 인덕턴스를 조정함으로써, 고주파 출력 신호를 안정하게 증폭할 수 있다. 여기서, 그라운드 라인의 길이 Lg가 10㎛~1㎜이며, 폭의 총합 Wa가 대향하는 그라운드 플레인의 폭 S의 3분의 1 이하이며, 패턴비 Lg/Wa가 1 이상인 경우에, 이득을 저하시키는 일없이, 집적 회로의 동작을 안정화시키는 것이 가능하게 된다.
본 실시 형태에서는, 그라운드 플레인을 분리하고, 그라운드 플레인간을 그라운드 라인으로 접속한다. 이 구성에서는, 모든 증폭단이 1개의 그라운드 플레인에 접속되는 구성과 비교하여, 1개의 그라운드 플레인에 접속되는 증폭단의 이득이 작다. 이 때문에, 그라운드 플레인을 거친 귀환의 발생이 억제된다. 따라서, 고주파 출력 신호를 안정하게 증폭할 수 있다.
또한, 반도체 기판 상에 제작된 집적 회로는 일반적으로 웨이퍼 상태에서의 검사인 웨이퍼 테스트가 실시되는 경우가 있다. 여기서, GaAs계의 반도체 기판 상에 제작된 단상 입력 및 단상 출력의 증폭 회로의 웨이퍼 테스트에서는, 일반적으로 범용의 GSG(GND-Signal-GND) 프로브가 사용된다. 웨이퍼 테스트시에는, GSG 프로브를 입출력 패드에 접촉시켜 측정을 행한다. 이득이 높은 복수의 증폭단이 1개의 그라운드 플레인에 접속된 집적 회로에서는, 프로브 헤드가 구비하는 GND 침의 인덕턴스 성분에 의해 회로 동작이 불안정화될 가능성이 있었다. 또한, 플립 칩 실장시에서는, 땜납 볼(7)이 가지는 인덕턴스 성분에 의해 동작이 불안정하게 될 가능성이 있었다.
이에 반해, 본 실시 형태에서는, 그라운드 라인의 인덕턴스를 조정함으로써, 그라운드에 걸린 인덕턴스 성분에 의한 동작의 불안정화를 억제할 수 있다. 따라서, 그라운드에 접속된 프로브 헤드 또는 땜납 볼의 인덕턴스 성분에 의한 동작의 불안정화를 억제할 수 있다. 이 때문에, 웨이퍼 테스트시 및 실장시의 동작을 안정화시키는 것이 가능하게 된다.
본 실시 형태에서는, 편평한 형상의 그라운드 플레인이 형성되어 있다. 이에 반해, 그라운드 플레인에 개구 또는 슬릿을 마련한 구조를 구비하여도 좋다. 그라운드 플레인에 개구 또는 슬릿을 마련함으로써, 그라운드 라인이라고 보여지는 구조가 형성되는 경우는 본 발명에 의한 효과를 얻을 수 있다. 단, 개구 또는 슬릿에 의해 형성된 구조가, 도 18에서 나타낸 그라운드 라인이 그라운드 플레인에 대해 라인이라고 보여지기 위한 조건을 만족하는 것이 필요하다.
또한, Si 프로세스에서는, 일반적으로 메쉬 구조의 그라운드에 의해 복수의 증폭단 전체를 덮는 구조가 이용되는 일이 있다. 이러한 메쉬 구조의 그라운드에서도, 증폭단끼리의 접속 부분에서, 그라운드를 라인이라고 보여지도록 가늘게 한 경우에는, 본 발명에 의한 효과를 얻는 것이 가능하게 된다.
다만, 본 발명은, 평면에서 보아 신호 선로를 사이에 두도록 그라운드 플레인에 2개의 개구가 마련되고, 개구의 폭이 신호 파장의 1/4이며, 2개의 개구의 사이를 지나는 신호와 개구를 우회한 신호가 서로 상쇄함으로써, 신호의 귀환이 억제되는 구조를 포함하지 않는다.
상술한 바와 같이, 그라운드 플레인을 거친 귀환은 단상 입력 및 단상 출력의 증폭단을 구비한 다단 증폭기에서, 특히 문제로 된다. 여기서, 단상 입력의 증폭단이란, 증폭단에의 입력 신호가 1개인 것을 나타낸다. 또한, 단상 출력의 증폭단이란, 증폭단으로부터의 출력 신호가 1개의 것을 나타낸다. 본 실시 형태에서는, 제 1~제 3 증폭단(40a~40c)에서, 제 1~제 3 트랜지스터(12a~12c)의 게이트에 신호가 입력되고, 드레인으로부터 출력된다. 따라서, 제 1~제 3 증폭단(40a~40c)은 단상 입력 및 단상 출력이 된다. 이 때문에, 본 실시 형태에서는, 그라운드 라인을 구비하는 것에 의한 동작의 안정화의 효과가 유효하게 작용하게 된다.
본 실시 형태에 따른 집적 회로(100), 200, 300, 400)는, 신호를 증폭시키는 복수의 증폭단이 종속 접속되고, 동일 칩에 집적된 회로인 것으로 하였다. 여기서, 본 실시 형태는 이러한 다단 증폭기 이외에도 적용할 수 있다. 본 실시 형태는 전단으로부터의 입력 신호를 처리하여 다음단에 출력하는 기능 회로를 복수 탑재한 회로이며, 큰 토탈 이득이 있는 것에 적용할 수 있다. 이 경우, 기능 회로마다 별개의 그라운드 플레인을 접속한다. 그라운드 플레인간은 본 실시 형태와 같이 그라운드 라인에 의해 접속한다.
(실시 형태 2)
도 22(a)는 본 발명의 실시 형태 2에 따른 집적 회로의 평면도이다. 본 실시 형태에 따른 집적 회로(500)는 그라운드 플레인간이 그라운드 라인 대신에 스파이럴 인덕터에 의해 접속된다. 제 1 증폭단(40a)에는 제 1 그라운드 플레인(520a)이 접속된다. 제 2 증폭단(40b)에는 제 2 그라운드 플레인(520b)이 접속된다. 제 3 증폭단(40c)에는 제3 그라운드 플레인(520c)이 접속된다. 제 1 그라운드 플레인(520a)과 제 2 그라운드 플레인(520b)의 사이는 제 1 스파이럴 인덕터(46a)에 의해 접속된다. 제 2 그라운드 플레인(520b)과 제3 그라운드 플레인(520c)의 사이는 제 2 스파이럴 인덕터(46b)에 의해 접속된다.
도 22(b)는 본 발명의 실시 형태 2에 따른 집적 회로의 등가 회로도이다. 제 1 스파이럴 인덕터(46a) 및 제 2 스파이럴 인덕터(46b)는 실시 형태 1에서 나타낸 그라운드 라인에 대한 조건을 만족한다. 따라서, 각 스파이럴 인덕터에서, 길이 Lg가 10㎛~1㎜이며, 폭의 총합 Wa가 그라운드 플레인의 폭 S의 3분의 1 이하이고, 패턴비 Lg/Wa가 1 이상인 경우에, 집적 회로(500)의 동작을 안정화시키는 것이 가능하게 된다.
제 1 스파이럴 인덕터(46a) 및 제 2 스파이럴 인덕터(46b)는 제 1~제 3 그라운드 플레인(520a~520c)와 동층에 배치된다. 또한, 각 스파이럴 인덕터 및 그라운드 플레인은 1개의 메탈층을 패턴화하여 제작된다. 여기서, 각 스파이럴 인덕터의 중앙에서의 단으로부터의 배선의 취출은 다른 층의 금속 배선을 이용한다.
실시 형태 1에 나타내는 집적 회로(100)에서, 사용 주파수가 낮은 경우에는, 동작을 안정시키기 위해서 인덕터 L4, L5가 큰 인덕턴스값을 구비하는 것이 필요하게 되는 경우가 있다. 이 때, 그라운드 라인의 길이 Lg를 길게 할 필요가 생긴다. 따라서, 칩 사이즈가 커진다. 본 실시 형태에서는, 인덕터 L4 및 L5를 스파이럴 인덕터로 구성한다. 이 때문에, 그라운드 플레인간의 간격을 단축하는 것이 가능하게 된다. 따라서, 집적 회로(500)를 소형화하는 것이 가능하게 된다.
(실시 형태 3)
도 23(a)는 본 발명의 실시 형태 3에 따른 집적 회로의 평면도이다. 도 23(b)는 본 발명의 실시 형태 3에 따른 집적 회로의 등가 회로도이다. 본 실시 형태에 따른 집적 회로(600)는 그라운드 라인이 신호 선로와 겹치도록 배치된다. 제 1 그라운드 라인(630a)은 제 1 신호 선로(42a)와 겹치도록 배치된다. 제 2 그라운드 라인(630b)은 제 2 신호 선로(42b)와 겹치도록 배치된다.
도 24는 본 발명의 실시 형태 3에 따른 집적 회로의 단면도이다. 집적 회로(100)와 마찬가지로, 집적 회로(600)에서는 배선층(614)과 그라운드 플레인층(620)의 층간에 유전체막(50a, 50b)이 끼워진 구조를 구비한다. 그라운드 플레인층(620)은 제 1~제 3 그라운드 플레인(620a~620c), 제 1 그라운드 라인(630a) 및 제 2 그라운드 라인(630b)을 구비한다. 배선층(614)은 제 1 신호 선로(42a) 및 제 2 신호 선로(42b)를 포함한다. 이 구조에서는, 신호 선로와 겹치도록 그라운드 라인이 배치되는 개소에서, 마이크로 스트립선로(52)이 형성된다.
도 23(a) 및 도 23(b)에서, 제 1 그라운드 라인(630a)과 제 1 신호 선로(42a)와, 그 사이의 유전체막에 의해 제 1 마이크로 스트립선로(652a)가 형성된다. 마찬가지로, 제 2 그라운드 라인(630b)과 제 2 신호 선로(42b)와, 그 사이의 유전체막에 의해 제 2 마이크로 스트립선로(652b)가 형성된다.
본 실시 형태에서는, 제 1 마이크로 스트립선로(652a) 및 제 2 마이크로 스트립선로(652b)가 형성됨으로써, 제 1 신호 선로(42a) 및 제 2 신호 선로(42b)의 특성 임피던스를 특정하는 것이 가능하게 된다. 실시 형태 1에서, 각 신호 선로는 큰 인덕턴스 성분을 가진다. 이 때문에, 각 신호 선로는 고임피던스로 된다. 이 때, 신호 선로 길이가 길어지면, 증폭단의 사이의 정합을 취하는 것이 곤란해진다. 이에 반해, 본 실시 형태에서는, 각 신호 선로는 특성 임피던스를 가지는 전송 선로로 된다. 이 때문에, 신호 선로 길이가 길어도 증폭단간의 정합 설계가 용이해진다. 따라서, 레이아웃의 자유도를 높이는 것이 가능하게 된다.
실시 형태 4
도 25(a)는 본 발명의 실시 형태 4에 따른 집적 회로의 평면도이다. 본 실시 형태에서는, 그라운드 라인 대신에, 그라운드 플레인간이 저항 소자로 접속된다. 제 1 그라운드 플레인(720a)과 제 2 그라운드 플레인(720b)의 사이는 제 1 저항 소자(730a)에 의해 접속된다. 제 2 그라운드 플레인(720b)과 제 3 그라운드 플레인(720c)의 사이는 제 2 저항 소자(730b)에 의해 접속된다.
도 25(b)는 본 발명의 실시 형태 4에 따른 집적 회로의 등가 회로도이다. 실시 형태 1에서는, 사용 주파수에서 충분히 높은 임피던스를 가지는 그라운드 라인을 거쳐서, 그라운드 플레인간을 접속함으로써, 다단 증폭기를 안정하게 동작시키는 것이 가능하게 되었다. 본 실시 형태에서는, 그라운드 라인 대신에 사용 주파수에서 충분히 높은 임피던스를 가지는 저항 소자를 이용하여, 동작을 안정화시킨다. 집적 회로(700)의 동작을 안정화시키기 위해서 저항 소자가 만족해야 할 조건을 얻기 위해서, 도 25(b)에 나타내는 등가 회로를 이용하여 시뮬레이션을 행하였다.
도 26~28은 집적 회로(700)의 반사 계수 S11, 이득 G 및 안정 계수 K에 대한 시뮬레이션 결과를 나타내고 있다. 도 26은 본 발명의 실시 형태 4에 따른 집적 회로의 반사 계수 S11을 나타내는 도면이다. 도 27은 본 발명의 실시 형태 4에 따른 집적 회로의 이득을 나타내는 도면이다. 도 28은 본 발명의 실시 형태 4에 따른 집적 회로의 안정 계수 K를 나타내는 도면이다. 도 26~28에 나타내는 바와 같이, 제 1 저항 소자(730a) 및 제 2 저항 소자(730b)의 저항값이 10Ω 이상인 경우에서, 반사 이득이 억제되어 안정 계수 K가 1 이상으로 된다. 이 때문에, 제 1 저항 소자(730a) 및 제 2 저항 소자(730b)의 저항값이 10Ω 이상인 경우에, 안정된 회로 동작을 실현될 수 있다.
또한, 그라운드 플레인간의 접속에 저항 소자를 이용함으로써, 그라운드 라인으로 접속하는 경우와 비교하여, 집적 회로(700)의 소형화가 가능하게 된다.
100, 200, 300, 400, 500, 600, 700: 집적 회로
40a: 제 1 증폭단
40b: 제 2 증폭단
42a: 제 1 신호 선로
20a: 제 1 그라운드 플레인
20A: 제 2 그라운드 플레인
30a: 제 1 그라운드 라인
10: 반도체 기판
50a, 50b: 유전체막
652: 제 1 마이크로 스트립 선로
46a: 제 1 스파이럴 인덕
730a: 제 1 저항 소자

Claims (7)

  1. 제 1 증폭단과,
    제 2 증폭단과,
    상기 제 1 증폭단의 출력과 상기 제 2 증폭단의 입력을 접속하는 제 1 신호 선로와,
    상기 제 1 증폭단에 접속된 제 1 그라운드 플레인(a first plane of ground)과,
    상기 제 2 증폭단에 접속된 제 2 그라운드 플레인과,
    상기 제 1 그라운드 플레인과 상기 제 2 그라운드 플레인을 접속하는 1개만의 그라운드 라인
    을 구비하며,
    상기 그라운드 라인은 중심선의 길이가 10㎛~1㎜이고, 상기 그라운드 라인의 폭은 상기 제 1 그라운드 플레인의 폭의 3분의 1 이하이며, 상기 중심선의 길이를 상기 그라운드 라인의 폭으로 나눈 값인 패턴비는 1이상인
    것을 특징으로 하는 집적 회로.
  2. 제 1 항에 있어서,
    상기 제 1 증폭단 및 상기 제 2 증폭단은 단상 입력 및 단상 출력인 것을 특징으로 하는 집적 회로.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 증폭단, 상기 제 2 증폭단 및 상기 제 1 신호 선로가 표면에 배치된 반도체 기판과,
    상기 제 1 증폭단, 상기 제 2 증폭단 및 상기 제 1 신호 선로와, 상기 제 1 그라운드 플레인 및 상기 제 2 그라운드 플레인의 사이에 배치된 유전체막과,
    상기 제 1 증폭단과 상기 제 1 그라운드 플레인을 접속하는 제 1 접속 구조와, 상기 제 2 증폭단과 상기 제 2 그라운드 플레인을 접속하는 제 2 접속 구조를 구비하는 것을 특징으로 하는 집적 회로.
  4. 제 3 항에 있어서,
    상기 유전체막 상에, 상기 제 1 그라운드 플레인과 상기 제 2 그라운드 플레인이, 상기 제 1 증폭단 및 상기 제 2 증폭단을 덮도록, 상기 반도체 기판에 대해 최표면측에 배치된 것을 특징으로 하는 집적 회로.
  5. 제 1 항 또는 제 2 항에 있어서,
    상기 그라운드 라인은 상기 제 1 신호 선로와 겹쳐지도록 배치되고,
    상기 그라운드 라인과 상기 제 1 신호 선로의 사이에는 유전체막이 배치되고,
    상기 그라운드 라인, 상기 유전체막 및 상기 제 1 신호 선로는 제 1 마이크로 스트립 선로를 형성하는 것을 특징으로 하는 집적 회로.
  6. 제 1 항 또는 제 2 항에 있어서,
    상기 그라운드 라인은 제 1 스파이럴 인덕터를 구비하는 것을 특징으로 하는 집적 회로.
  7. 제 1 항 또는 제 2 항에 있어서,
    상기 그라운드 라인은 저항값이 10Ω 이상인 제 1 저항 소자를 구비하는 것을 특징으로 하는 집적 회로.
KR1020170050169A 2016-04-20 2017-04-19 집적 회로 KR101909815B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2016-084659 2016-04-20
JP2016084659A JP6620656B2 (ja) 2016-04-20 2016-04-20 集積回路

Publications (2)

Publication Number Publication Date
KR20170120036A KR20170120036A (ko) 2017-10-30
KR101909815B1 true KR101909815B1 (ko) 2018-10-18

Family

ID=60021410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170050169A KR101909815B1 (ko) 2016-04-20 2017-04-19 집적 회로

Country Status (5)

Country Link
US (1) US10027282B2 (ko)
JP (1) JP6620656B2 (ko)
KR (1) KR101909815B1 (ko)
CN (1) CN107305880B (ko)
DE (1) DE102017204654B4 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2020088468A (ja) * 2018-11-19 2020-06-04 富士通株式会社 増幅器及び増幅装置
JP7424157B2 (ja) * 2020-03-25 2024-01-30 Tdk株式会社 電子部品及びその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010273117A (ja) 2009-05-21 2010-12-02 Nec Corp 増幅器
JP2015080018A (ja) * 2013-10-15 2015-04-23 富士通株式会社 半導体装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5632754A (en) * 1979-08-24 1981-04-02 Nec Corp Hybrid integrated circuit
US5010588A (en) * 1988-03-10 1991-04-23 Bell Communications Research, Inc. Ultrawide-bandwidth low-noise optical receiver
JPH11284401A (ja) * 1998-03-30 1999-10-15 Matsushita Electric Ind Co Ltd 高周波回路装置
JP2001156242A (ja) 1999-11-25 2001-06-08 Mitsubishi Electric Corp 多段増幅装置
JP4018312B2 (ja) * 2000-02-21 2007-12-05 株式会社ルネサステクノロジ 無線通信装置
TW200518345A (en) * 2003-08-08 2005-06-01 Renesas Tech Corp Semiconductor device
CN101322240B (zh) * 2005-12-02 2011-12-14 国立大学法人东北大学 半导体装置
JP2009200119A (ja) 2008-02-19 2009-09-03 Hitachi Kokusai Electric Inc 高周波モジュール
CN104410373B (zh) * 2012-06-14 2016-03-09 西凯渥资讯处理科技公司 包含相关系统、装置及方法的功率放大器模块
US9300260B2 (en) * 2013-03-15 2016-03-29 Rf Micro Devices, Inc. Transformer-based power amplifier stabilization and reference distortion reduction
JP6293639B2 (ja) 2014-10-28 2018-03-14 三協立山株式会社 手すり

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010273117A (ja) 2009-05-21 2010-12-02 Nec Corp 増幅器
JP2015080018A (ja) * 2013-10-15 2015-04-23 富士通株式会社 半導体装置

Also Published As

Publication number Publication date
JP2017195510A (ja) 2017-10-26
US10027282B2 (en) 2018-07-17
JP6620656B2 (ja) 2019-12-18
CN107305880A (zh) 2017-10-31
DE102017204654B4 (de) 2022-05-12
KR20170120036A (ko) 2017-10-30
US20170310279A1 (en) 2017-10-26
DE102017204654A1 (de) 2017-10-26
CN107305880B (zh) 2020-01-17

Similar Documents

Publication Publication Date Title
US6806789B2 (en) Quadrature hybrid and improved vector modulator in a chip scale package using same
US20050285234A1 (en) High-frequency circuit
US9711466B2 (en) Electronic apparatus operable in high frequencies
KR101909815B1 (ko) 집적 회로
JP5852929B2 (ja) インターポーザ、プリント基板及び半導体装置
US8334730B2 (en) Connection method and substrate
US20030173640A1 (en) Semiconductor device
US20090101396A1 (en) Electronic device
JPWO2019065313A1 (ja) 高周波フィルタ
JP5674363B2 (ja) ノイズ抑制構造を有する回路基板
US7242266B2 (en) Distributed interconnect
US6989726B2 (en) High-frequency filter circuit and high-frequency communication device
DE102016216650B4 (de) Halbleitervorrichtung
US20200381376A1 (en) Electronic circuit
Tischler et al. Via arrays for grounding in multilayer packaging-frequency limits and design rules
JP7233271B2 (ja) 回路基板および高周波回路装置
Seler et al. Comparative analysis of high-frequency transitions in Embedded Wafer Level BGA (eWLB) and Quad Flat no Leads (VQFN) Packages
JP5506719B2 (ja) フィルタ回路
JP2024035168A (ja) 半導体製造を用いて微細加工された内部を有する筐体を有するｒｆモジュール
WO2022138087A1 (ja) 広帯域伝送線路配線基板
US20240106123A1 (en) Rf modules with an enclosure having a micromachined interior using semiconductor fabrication
US20090002101A1 (en) High-pass filter
JP2010206084A (ja) Ｉｃモジュール装置
JP4329702B2 (ja) 高周波デバイス装置
WO2006019336A2 (en) Impedance controlled interconnect substrate and package for high-frequency electronic device

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right