JP6596860B2 - 電子デバイス、および、電子デバイスの製造方法 - Google Patents

電子デバイス、および、電子デバイスの製造方法 Download PDF

Info

Publication number
JP6596860B2
JP6596860B2 JP2015057122A JP2015057122A JP6596860B2 JP 6596860 B2 JP6596860 B2 JP 6596860B2 JP 2015057122 A JP2015057122 A JP 2015057122A JP 2015057122 A JP2015057122 A JP 2015057122A JP 6596860 B2 JP6596860 B2 JP 6596860B2
Authority
JP
Japan
Prior art keywords
wiring
bonding resin
driving
underlayer
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015057122A
Other languages
English (en)
Other versions
JP2016175273A (ja
Inventor
剛秀 松尾
政史 吉池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2015057122A priority Critical patent/JP6596860B2/ja
Priority to US15/054,413 priority patent/US9553064B2/en
Priority to CN201610145036.8A priority patent/CN105984219B/zh
Publication of JP2016175273A publication Critical patent/JP2016175273A/ja
Application granted granted Critical
Publication of JP6596860B2 publication Critical patent/JP6596860B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/015—Ink jet characterised by the jet generation process
    • B41J2/04—Ink jet characterised by the jet generation process generating single droplets or particles on demand
    • B41J2/045—Ink jet characterised by the jet generation process generating single droplets or particles on demand by pressure, e.g. electromechanical transducers
    • B41J2/04501—Control methods or devices therefor, e.g. driver circuits, control circuits
    • B41J2/04541—Specific driving circuit
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14201—Structure of print heads with piezoelectric elements
    • B41J2/14233—Structure of print heads with piezoelectric elements of film type, deformed by bending and disposed on a diaphragm
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1607—Production of print heads with piezoelectric elements
    • B41J2/161—Production of print heads with piezoelectric elements of film type, deformed by bending and disposed on a diaphragm
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1626—Manufacturing processes etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/16—Production of nozzles
    • B41J2/1621—Manufacturing processes
    • B41J2/1631—Manufacturing processes photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/27—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2/14201—Structure of print heads with piezoelectric elements
    • B41J2/14233—Structure of print heads with piezoelectric elements of film type, deformed by bending and disposed on a diaphragm
    • B41J2002/14241—Structure of print heads with piezoelectric elements of film type, deformed by bending and disposed on a diaphragm having a cover around the piezoelectric thin film element
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B41—PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41J—TYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/005—Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by bringing liquid or particles selectively into contact with a printing material
    • B41J2/01—Ink jet
    • B41J2/135—Nozzles
    • B41J2/14—Structure thereof only for on-demand ink jet heads
    • B41J2002/14491—Electrical connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02313—Subtractive methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0235—Shape of the redistribution layers
    • H01L2224/02351—Shape of the redistribution layers comprising interlocking features
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0239—Material of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05541—Structure
    • H01L2224/05548—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05555—Shape in top view being circular or elliptic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1161—Physical or chemical etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/11618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive bump material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/116—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/1162—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/11622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13008—Bump connector integrally formed with a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/1319—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1356—Disposition
    • H01L2224/13562—On the entire exposed surface of the core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/1357—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/1354—Coating
    • H01L2224/13599—Material
    • H01L2224/136—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13644—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/27618—Manufacturing methods by patterning a pre-deposited material with selective exposure, development and removal of a photosensitive layer material, e.g. of a photosensitive conductive resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/276—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/2762—Manufacturing methods by patterning a pre-deposited material using masks
    • H01L2224/27622—Photolithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/27—Manufacturing methods
    • H01L2224/279—Methods of manufacturing layer connectors involving a specific sequence of method steps
    • H01L2224/27901—Methods of manufacturing layer connectors involving a specific sequence of method steps with repetition of the same manufacturing step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29005—Structure
    • H01L2224/29007—Layer connector smaller than the underlying bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29011—Shape comprising apertures or cavities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29024—Disposition the layer connector being disposed on a redistribution layer on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H01L2224/29191—The principal constituent being an elastomer, e.g. silicones, isoprene, neoprene
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/301—Disposition
    • H01L2224/3012—Layout
    • H01L2224/3014—Circular array, i.e. array with radial symmetry
    • H01L2224/30143—Circular array, i.e. array with radial symmetry covering only portions of the surface to be connected
    • H01L2224/30145—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32237—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/731—Location prior to the connecting process
    • H01L2224/73101—Location prior to the connecting process on the same surface
    • H01L2224/73103—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/81139—Guiding structures on the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8112—Aligning
    • H01L2224/81136—Aligning involving guiding structures, e.g. spacers or supporting members
    • H01L2224/81138—Aligning involving guiding structures, e.g. spacers or supporting members the guiding structures being at least partially left in the finished device
    • H01L2224/8114—Guiding structures outside the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812—Applying energy for connecting
    • H01L2224/81201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8138—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/81399—Material
    • H01L2224/814—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/81438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/81444—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/819—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector with the bump connector not providing any mechanical bonding
    • H01L2224/81901—Pressing the bump connector against the bonding areas by means of another connector
    • H01L2224/81903—Pressing the bump connector against the bonding areas by means of another connector by means of a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83191—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/832—Applying energy for connecting
    • H01L2224/83201—Compression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83438—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/83455—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83466—Titanium [Ti] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8338—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/83399—Material
    • H01L2224/834—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/83463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/83471—Chromium [Cr] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H01L2224/83855—Hardening the adhesive by curing, i.e. thermosetting
    • H01L2224/83856—Pre-cured adhesive, i.e. B-stage adhesive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9211—Parallel connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/921—Connecting a surface with connectors of different types
    • H01L2224/9212—Sequential connecting processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)

Description

本発明は、駆動素子および当該駆動素子の駆動に係る配線が形成された駆動基板に積層体が接合された電子デバイス、および、電子デバイスの製造方法に関するものである。
電子デバイスは、電圧の印加により変形する圧電素子等の駆動素子を備えたデバイスであり、各種の装置やセンサー等に応用されている。例えば、液体噴射装置では、電子デバイスを利用した液体噴射ヘッドから各種の液体を噴射している。この液体噴射装置としては、例えば、インクジェット式プリンターやインクジェット式プロッター等の画像記録装置があるが、最近ではごく少量の液体を所定位置に正確に着弾させることができるという特長を生かして各種の製造装置にも応用されている。例えば、液晶ディスプレイ等のカラーフィルターを製造するディスプレイ製造装置，有機ＥＬ（Electro Luminescence）ディスプレイやＦＥＤ（面発光ディスプレイ）等の電極を形成する電極形成装置，バイオチップ（生物化学素子）を製造するチップ製造装置に応用されている。そして、画像記録装置用の記録ヘッドでは液状のインクを噴射し、ディスプレイ製造装置用の色材噴射ヘッドではＲ（Red）・Ｇ（Green）・Ｂ（Blue）の各色材の溶液を噴射する。また、電極形成装置用の電極材噴射ヘッドでは液状の電極材料を噴射し、チップ製造装置用の生体有機物噴射ヘッドでは生体有機物の溶液を噴射する。
上記の液体噴射ヘッドは、ノズルに連通する圧力室が形成された流路基板、圧力室内の液体に圧力変動を生じさせる圧電素子（駆動素子の一種）、及び、当該圧電素子に対して間隔を空けて配置された封止板（あるいは保護基板とも呼ばれる）等が積層された電子デバイスを備えている。近年、圧電素子等のアクチュエーターの駆動に係る駆動回路を封止板に設ける技術も開発されている。そして、このような基板同士が、間に空間を空けた状態で感光性樹脂からなる接着剤（接着樹脂）により接合されたものが提案されている。このほか、各種センサー等のＭＥＭＳ（Micro Electro Mechanical Systems）における半導体パッケージでは、配線の高密度化や小型化に対応するべく基板同士を感光性樹脂により積層した構造が採用される。また、この種のＭＥＭＳでは、パッケージの小型化に加えて、高精度化や低消費電力化等の要請があるため、駆動回路の駆動に係る配線に関し、電気抵抗がより低く、延性に優れた金（Ａｕ）が材料として好適に採用されている。例えば、特許文献１に開示されているインクジェットプリンターにおいては、駆動素子としての圧電素子の駆動に係る配線として金が用いられている。そして、圧電素子や配線等が形成された基板に対して、封止板が接着剤により接合されている。
特開２０１４−３４１１４号公報
ところで、接着剤により基板同士を接合する構成において金が配線として採用されている場合、この配線部分において接着剤による接着強度が弱くなり、剥離し易いという問題があった。この点に関し、上記特許文献１の構成は、配線以外の部分で接着剤による有効な接着面積を稼ぐことで接着強度を確保している。しかしながら、配線部分での接合強度が弱い以上、接合信頼性が十分ではなく、特に、基板上において配線が高密度化されて多くの面積を占める構成においては、十分な接着強度が得られていなかった。
本発明は、このような事情に鑑みてなされたものであり、その目的は、配線に金やその合金が用いられた構成において接着信頼性をより高めることが可能な電子デバイス、および、電子デバイスの製造方法を提供することにある。
〔手段１〕
本発明の電子デバイスは、上記目的を達成するために提案されたものであり、駆動素子および当該駆動素子の駆動に係る配線が設けられた駆動基板と、
前記駆動素子、前記配線、および接合樹脂を介在させて前記駆動基板と間隔を空けて設けられた積層体と、
を備える電子デバイスであって、
前記配線は、金（Ａｕ）を含む配線金属が前記駆動基板に下地層を介して形成されてなり、
前記配線金属の一部を除去することで露出した前記下地層の一部において、前記露出した下地層は、前記接合樹脂で覆われた部分と前記接合樹脂で覆われない部分とを有することを特徴とする。
手段１の構成によれば、接合樹脂との接着性が劣るＡｕを含む配線金属が除去されて露出した下地層に接合樹脂が接合されることで、駆動基板と積層体との接合強度をより強固にすることができ、接着信頼性を高めることが可能となる。特に、Ａｕを主とする配線金属からなる配線がより高い密度で形成された構成に本発明は好適である。
〔手段２〕
また、手段１の構成において、前記接合樹脂で覆われた部分と前記接合樹脂で覆われない部分とからなる前記下地層の一部である配線金属除去領域は、平面視において、前記配線金属に囲まれている構成を採用することが望ましい。
手段２の構成によれば、配線金属除去領域が、平面視において、配線金属に囲まれていることで、この部分における電気抵抗が上昇することが抑制され、導通を確保することができる。
〔手段３〕
また、手段１または手段２の構成において、前記配線金属除去領域の配線方向の寸法は、前記接合樹脂が当該下地層と接合した部分の前記配線方向の幅よりも大きい構成を採用することが望ましい。
手段３の構成によれば、配線金属除去領域の配線方向の寸法が、接合樹脂が下地層と接合した部分の配線方向の幅よりも大きく設定されることで、接合樹脂と下地層との接合をより確実にすることができる。
〔手段４〕
また、上記手段１から手段３の何れか一の構成に関し、前記配線金属除去領域が、前記接合樹脂と化学結合する官能基を有する有機分子により表面処理されている構成を採用することが望ましい。
手段４の構成によれば、配線金属除去領域を表面処理することにより、当該部分における単位面積当たりの結合サイトが増加し、接合樹脂に対する接着強度をより増加させることができる。
〔手段５〕
また、上記手段１から手段４の何れか一の構成に関し、前記接合樹脂がエポキシ基を有し、前記有機分子がアミノ基を有する構成を採用することができる。
〔手段６〕
また、上記手段１から手段５の何れか一の構成に関し、前記下地層が、Ａｕとは異なる金属である構成を採用することが望ましい。
手段６の構成によれば、下地層がＡｕと異なる金属であれば、接合樹脂との接合強度を確保することができることに加え、配線材料としても機能するため、導電性を確保して電気抵抗を低く抑えることができる。
〔手段７〕
そして、本発明の電子デバイスの製造方法は、駆動素子および当該駆動素子の駆動に係る配線が形成された駆動基板と、前記駆動素子、前記配線、および接合樹脂を介在させて前記駆動基板と間隔を空けて接合された積層体と、を備える電子デバイスの製造方法であって、
前記駆動基板に下地層を形成する工程と、
前記下地層に重ねて、金（Ａｕ）を含む配線金属を形成し配線を形成する工程と、
前記配線金属の一部を除去し前記下地層を露出する工程と、
前記駆動基板と前記積層体との間に前記接合樹脂を挟み、前記下地層が露出した部分に該接合樹脂が接着される状態で、前記駆動基板と前記積層体とを接合する工程と、
を含むことを特徴とする。
また、上記目的を達成するために提案される本発明の電子デバイスは、以下の構成を備えたものであってもよい。
すなわち、駆動素子および当該駆動素子の駆動に係る第１の配線が設けられた駆動基板と、
前記駆動素子、前記第１の配線、および接合樹脂を介在させて前記駆動基板と間隔を空けて設けられ、前記駆動素子の駆動に係る第２の配線が設けられた積層体と、
を備える電子デバイスであって、
前記第１の配線は、金（Ａｕ）を含む第１の配線金属が前記駆動基板に第１の下地層を介して形成されてなり、
前記第２の配線は、金（Ａｕ）を含む第２の配線金属が前記積層体に第２の下地層を介して形成されてなり、
前記第１の配線金属は、前記第１の下地層が露出した第１の除去部を有し、
前記露出した第１の下地層は、前記接合樹脂で覆われた部分と、前記接合樹脂で覆われていない部分とを有し、
前記第２の配線金属の一部は、前記第２の下地層が露出した第２の除去部を有し、
前記露出した第２の下地層は、前記接合樹脂で覆われた部分と、前記接合樹脂で覆われていない部分とを有し、
前記第１の除去部及び前記第２の除去部は、それぞれ前記接合樹脂がパターニングされた位置に形成されたことを特徴とする。
上記構成によれば、接合樹脂との接着性が劣るＡｕを含む配線金属が除去されて露出した下地層に接合樹脂が接合されることで、駆動基板と積層体との接合強度をより強固にすることができ、接着信頼性を高めることが可能となる。特に、Ａｕを主とする配線金属からなる配線がより高い密度で形成された構成に本発明は好適である。
上記構成において、平面視において、前記第１の除去部は前記第１の配線金属で囲まれ、前記第２の除去部は前記第２の配線金属で囲まれている構成を採用することが望ましい。
この構成によれば、平面視において、第１の除去部は第１の配線金属で囲まれ、第２の除去部は第２の配線金属で囲まれていることで、この部分における電気抵抗が上昇することが抑制され、導通を確保することができる。
また、上記何れかの構成において、前記第１の除去部の配線方向の寸法は、前記接合樹脂が前記第１の下地層と接合した部分の前記配線方向の幅よりも大きく、前記第２の除去部の配線方向の寸法は、前記接合樹脂が前記第２の下地層と接合した部分の前記配線方向の幅よりも大きい構成を採用することが望ましい。
この構成によれば、第１の除去部の配線方向の寸法は、接合樹脂が第１の下地層と接合した部分の配線方向の幅よりも大きく、第２の除去部の配線方向の寸法は、接合樹脂が第２の下地層と接合した部分の配線方向の幅よりも大きく設定されることで、接合樹脂と各下地層との接合をより確実にすることができる。
さらに、何れか一の構成に関し、前記第１の除去部及び前記第２の除去部が、前記接合樹脂と化学結合する官能基を有する有機分子により表面処理されている構成を採用することが望ましい。
この構成によれば、第１の除去部及び第２の除去部を表面処理することにより、当該部分における単位面積当たりの結合サイトが増加し、接合樹脂に対する接着強度をより増加させることができる。
また、何れか一の構成に関し、前記接合樹脂がエポキシ基を有し、前記有機分子がアミノ基を有する構成を採用することができる。
また、上記何れか一の構成に関し、前記第１の下地層及び前記第２の下地層が、Ａｕとは異なる金属である構成を採用することが望ましい。
この構成によれば、第１の下地層及び第２の下地層がＡｕと異なる金属であれば、接合樹脂との接合強度を確保することができることに加え、配線材料としても機能するため、導電性を確保して電気抵抗を低く抑えることができる。
そして、本発明の電子デバイスの製造方法は、駆動素子および当該駆動素子の駆動に係る第１の配線が形成された駆動基板と、前記駆動素子、前記第１の配線、および接合樹脂を介在させて前記駆動基板と間隔を空けて接合され、前記駆動素子の駆動に係る第２の配線が設けられた積層体と、を備える電子デバイスの製造方法であって、
前記駆動基板に第１の下地層を形成する工程と、
前記第１の下地層に重ねて金（Ａｕ）を含む配線金属を形成し第１の配線を形成する工程と、
前記配線金属の一部を除去し前記第１の下地層を露出する工程と、
前記積層体に第２の下地層を形成する工程と、
前記第２の下地層に重ねて金（Ａｕ）を含む配線金属を形成し第２の配線を形成する工程と、
前記配線金属の一部を除去し前記第２の下地層を露出する工程と、
前記駆動基板と前記積層体との間にパターニングされた前記接合樹脂を挟み、前記第１の下地層及び前記第２の下地層が露出した部分に該接合樹脂が接着される状態で、前記駆動基板と前記積層体とを接合する工程と、
を含むことを特徴とする。
プリンターの構成を説明する斜視図である。 記録ヘッドの構成を説明する断面図である。 電子デバイスの要部を拡大した断面図である。 駆動基板の平面図である。 配線の要部拡大図である。 電子デバイスの製造工程を説明する模式図である。 電子デバイスの製造工程を説明する模式図である。 第２の実施形態における電子デバイスの製造工程を説明する模式図である。 第２の実施形態における電子デバイスの製造工程を説明する模式図である。
以下、本発明を実施するための形態を、添付図面を参照して説明する。なお、以下に述べる実施の形態では、本発明の好適な具体例として種々の限定がされているが、本発明の範囲は、以下の説明において特に本発明を限定する旨の記載がない限り、これらの態様に限られるものではない。また、以下においては、本発明に係る電子デバイスを備えた液体噴射ヘッドの一種であるインクジェット式記録ヘッド（以下、記録ヘッド）を搭載した液体噴射装置の一種であるインクジェット式プリンター（以下、プリンター）を例に挙げて説明する。
プリンター１の構成について、図１を参照して説明する。プリンター１は、記録紙等の記録媒体２の表面に対してインク（液体の一種）を噴射（吐出）して画像等の記録を行う装置である。このプリンター１は、記録ヘッド３、この記録ヘッド３が取り付けられるキャリッジ４、キャリッジ４を主走査方向に移動させるキャリッジ移動機構５、記録媒体２を副走査方向に移送する搬送機構６等を備えている。ここで、上記のインクは、液体供給源としてのインクカートリッジ７に貯留されている。このインクカートリッジ７は、記録ヘッド３に対して着脱可能に装着される。なお、インクカートリッジがプリンターの本体側に配置され、当該インクカートリッジからインク供給チューブを通じて記録ヘッドに供給される構成を採用することもできる。
上記のキャリッジ移動機構５はタイミングベルト８を備えている。そして、このタイミングベルト８はＤＣモーター等のパルスモーター９により駆動される。したがってパルスモーター９が作動すると、キャリッジ４は、プリンター１に架設されたガイドロッド１０に案内されて、主走査方向（記録媒体２の幅方向）に往復移動する。キャリッジ４の主走査方向の位置は、図示しないリニアエンコーダーによって検出される。リニアエンコーダーは、その検出信号、即ち、エンコーダーパルスをプリンター１の制御部に送信する。
また、キャリッジ４の移動範囲内における記録領域よりも外側の端部領域には、キャリッジ４の走査の基点となるホームポジションが設定されている。このホームポジションには、端部側から順に、記録ヘッド３のノズル面（ノズルプレート２１）に形成されたノズル２２を封止するキャップ１１、及び、ノズル面を払拭するためのワイピングユニット１２が配置されている。
次に記録ヘッド３について説明する。図２は、記録ヘッド３の構成を説明する断面図である。図３は、図２における領域Ａの拡大図であり、記録ヘッド３に組み込まれた電子デバイス１４の要部を拡大した断面図である。また、図４は、記録ヘッド３の構成を説明する平面図であり、主に、振動板３１の上面（封止板３３との接合面）における構成を示している。さらに、図５は、図４における領域Ｂの拡大平面図である。本実施形態における記録ヘッド３は、図２に示すように、電子デバイス１４および流路ユニット１５が積層された状態でヘッドケース１６に取り付けられている。なお、便宜上、各部材の積層方向を上下方向として説明する。
ヘッドケース１６は、合成樹脂製の箱体状部材であり、その内部には各圧力室３０にインクを供給する第１リザーバー１８が形成されている。この第１リザーバー１８は、複数並設された圧力室３０に共通なインクが貯留される空間であり、ノズル列方向に沿って形成されている。なお、ヘッドケース１６の上方には、インクカートリッジ７側からのインクを第１リザーバー１８に導入するインク導入路（図示せず）が形成されている。また、ヘッドケース１６の下面側には、当該下面からヘッドケース１６の高さ方向の途中まで直方体状に窪んだ収容空間１７が形成されている。後述する流路ユニット１５がヘッドケース１６の下面に位置決めされた状態で接合されると、流路基板２８上に積層された電子デバイス１４（圧力室基板２９、振動板３１、封止板３３等）が収容空間１７内に収容されるように構成されている。
ヘッドケース１６の下面に接合される流路ユニット１５は、流路基板２８およびノズルプレート２１を有している。本実施形態における流路基板２８は、シリコン単結晶基板から作製されている。この流路基板２８には、図２に示すように、第１リザーバー１８と連通し、各圧力室３０に共通なインクが貯留される第２リザーバー２５と、この第２リザーバー２５を介して第１リザーバー１８からのインクを各圧力室３０に個別に供給する個別連通路２６とが、エッチングにより形成されている。第２リザーバー２５は、ノズル列方向（圧力室３０の並設方向）に沿った長尺な空部である。個別連通路２６は、各圧力室３０に対応して当該圧力室３０の並設方向に沿って複数形成されている。この個別連通路２６は、流路基板２８と圧力室基板２９とが接合された状態で、対応する圧力室３０の長手方向における一側の端部と連通する。
また、流路基板２８の各ノズル２２に対応する位置には、流路基板２８の板厚方向を貫通したノズル連通路２７が形成されている。すなわち、ノズル連通路２７は、ノズル列に対応して当該ノズル列方向に沿って複数形成されている。このノズル連通路２７を介して圧力室３０とノズル２２とが連通する。本実施形態におけるノズル連通路２７は、対応する圧力室３０の長手方向における他側（個別連通路２６とは反対側）の端部と連通する。
ノズルプレート２１は、流路基板２８の下面（電子デバイス１４側とは反対側の面）に接合されたシリコン製あるいはステンレス鋼等の金属製の基板である。このノズルプレート２１には、複数のノズル２２が列状に開設されている。この列設された複数のノズル２２（ノズル列）は、一端側のノズル２２から他端側のノズル２２までドット形成密度に対応したピッチで、主走査方向に直交する副走査方向に沿って設けられている。本実施形態においては、ノズルプレート２１に２条のノズル列が並設されている。
本実施形態における電子デバイス１４は、各圧力室３０内のインクに圧力変動を生じさせるアクチュエーターとして機能する薄板状の構成部材を積層してなるデバイスである。この電子デバイス１４は、図２および図３に示すように、圧力室基板２９、振動板３１、圧電素子３２および封止板３３が積層されてユニット化されている。なお、電子デバイス１４は、収容空間１７内に収容可能なように、収容空間１７よりも小さく形成されている。
本実施形態における圧力室基板２９は、シリコン単結晶基板から作製されている。この圧力室基板２９には、エッチングにより一部が板厚方向に完全に除去されて、圧力室３０となるべき空間が形成されている。この空間、すなわち圧力室３０は、各ノズル２２に対応して複数並設されている。各圧力室３０は、ノズル列方向に直交する方向に長尺な空部であり、長手方向の一側の端部に個別連通路２６が連通し、他側の端部にノズル連通路２７が連通している。
振動板３１は、弾性を有する薄膜状の部材であり、圧力室基板２９の上面（流路基板２８側とは反対側の面）に積層されている。この振動板３１によって、圧力室３０となるべき空間の上部開口が封止されている。換言すると、振動板３１によって、圧力室３０が区画されている。この振動板３１における圧力室３０（詳しくは、圧力室３０の上部開口）に対応する部分は、圧電素子３２の撓み変形に伴ってノズル２２から遠ざかる方向あるいは近接する方向に変位する変位部として機能する。すなわち、振動板３１における圧力室３０の上部開口に対応する領域が、撓み変形が許容される駆動領域となる。一方、振動板３１における圧力室３０の上部開口から外れた領域が、撓み変形が阻害される非駆動領域となる。
上記振動板３１は、例えば、圧力室基板２９の上面に形成された二酸化シリコン（ＳｉＯ２）からなる弾性膜と、この弾性膜上に形成された酸化ジルコニウム（ＺｒＯ２）からなる絶縁体膜と、から成る。そして、この絶縁膜上（振動板３１の圧力室基板２９側とは反対側の面）における各圧力室３０に対応する領域、すなわち駆動領域に圧電素子３２がそれぞれ積層されている。なお、圧力室基板２９及びこれに積層された振動板３１が本発明における駆動基板に相当する。また、振動板３１において圧電素子３２が形成された面が、封止板３３が接合される接合面である。
本実施形態の圧電素子３２は、所謂撓み振動モードの圧電素子である。図３に示すように、この圧電素子３２は、例えば、振動板３１上に、下電極層３７、圧電体層３８および上電極層３９が順次積層されてなる。本実施形態においては、上電極層３９が、圧電素子３２毎に個別の電極として機能し、下電極層３７が、各圧電素子３２に共通な電極として機能する。このように構成された圧電素子３２は、下電極層３７と上電極層３９との間に両電極の電位差に応じた電界が付与されると、ノズル２２から遠ざかる方向あるいは近接する方向に撓み変形する。圧電素子３２は、各ノズル２２に対応してノズル列方向に沿って複数並設されており、図４に示すように、２条のノズル列に対応して２つの圧電素子群が、後述する共通電極膜３６を間に挟んで振動板３１上にそれぞれ形成されている。
上電極層３９および下電極層３７としては、イリジウム（Ｉｒ）、白金（Ｐｔ）、チタン（Ｔｉ）、タングステン（Ｗ）、タンタル（Ｔａ）、モリブデン（Ｍｏ）等の各種金属や、これらの合金等が用いられる。また、圧電体層３８としては、チタン酸ジルコン酸鉛（ＰＺＴ）等の強誘電性圧電性材料や、これにニオブ、ニッケル、マグネシウム、ビスマス又はイットリウム等の金属を添加したリラクサ強誘電体等が用いられる。その他、チタン酸バリウムなどの非鉛材料も用いることが可能である。
図３に示すように、上電極層３９の他側（図３における左側、若しくは図４における共通電極膜３６側とは反対側）の端部は、圧力室３０の上部開口縁を超えて非駆動領域に対応する振動板３１上まで延在している。この上電極層３９の上には、密着層５０（本発明における第１の下地層に相当）を介して個別電極配線４４（本発明における第１の配線に相当）が積層されている。個別電極配線４４および密着層５０は、個別電極である上電極層３９毎に対応してパターニングされており、それぞれ対応する上電極層３９に導通されている。また、図４に示すように、下電極層３７の一側（図４における共通電極膜３６側）の端部も同様に、駆動領域から圧力室３０の上部開口縁を超えて、上電極層３９が積層された非駆動領域とは反対側の非駆動領域に対応する振動板３１上まで延在している。この延在された下電極層３７の上にも密着層５０介して共通電極配線４５（本発明における第１の配線に相当）が積層されている。振動板３１において圧電素子群に挟まれた領域である中央部分には、共通電極の端子として機能する共通電極膜３６が形成されており、共通電極配線４５は、この共通電極膜３６に導通されている。
上記個別電極配線４４および共通電極配線４５の材料（本発明における配線金属）としては、金（Ａｕ）若しくはＡｕの合金が用いられる。また、密着層５０としては、金以外の金属、例えば、チタン、ニッケル、クロム、及び、これらの合金（Ａｕを含まず）等が用いられる。本実施形態における密着層５０は、ニッケルクロム（ＮｉＣｒ）から作製されている。そして、密着層５０も導電性を有し、配線材の一部として機能する。そして、これらの個別電極配線４４および共通電極配線４５に、それぞれ対応するバンプ電極４０が電気的に接合されている。このバンプ電極４０については後述する。
封止板３３（本発明における積層体に相当）は、平板状に形成されたシリコン製の板材である。図３に示すように、この封止板３３の圧電素子３２と対向する領域には、各圧電素子３２の駆動に係る駆動回路４６が形成されている。駆動回路４６は、封止板３３となるシリコン単結晶基板の表面に、半導体プロセス（即ち、成膜工程、フォトリソグラフィー工程及びエッチング工程等）を用いて作成される。また、封止板３３の圧電素子３２側の面における駆動回路４６上には、当該駆動回路４６に接続される配線層４７（本発明における第２の配線に相当）が、封止板３３における振動板３１側の表面、すなわち、振動板３１との接合面に露出した状態で密着層４８（本発明における第２の下地層に相当）を介して形成されている。配線層４７は、上記駆動基板側の電極配線４４，４５と同様にＡｕからなり、駆動回路４６よりも外側であって、非駆動領域に延設された下電極層３７及び上電極層３９に対応する位置まで引き回されている。密着層４８は、上記密着層５０と同様にＮｉＣｒ等の金以外の金属からなる下地層である。なお、配線層４７は、図３において便宜上一体的に表されているが、複数の配線を含んでいる。具体的には、圧電素子３２の個別電極配線４４（上電極層３９）用の配線層４７と、各圧電素子３２の共通電極配線４５（下電極層３７）用の配線層４７が、密着層５０を介して封止板３３の表面にパターニングされている。各配線層４７は、駆動回路４６内の対応する配線端子と電気的に接続されている。
振動板３１及び圧電素子３２が積層された圧力室基板２９からなる駆動基板と、圧電素子３２の駆動に係る駆動回路が設けられた封止板３３とは、バンプ電極４０を介在させて接合樹脂４３により接合されている。この接合樹脂４３は、基板同士の間隔を確保するスペーサーとしての機能、基板同士の間における圧電素子３２等を収容する空間を封止する封止材としての機能、および、基板同士を接合する接着剤としての機能を有する。接合樹脂４３としては、例えば、エポキシ樹脂、アクリル樹脂、フェノール樹脂、ポリイミド樹脂、シリコーン樹脂、スチレン樹脂等を主成分として光重合開始剤等を含む樹脂が好適に用いられ、本実施形態においてはエポキシ樹脂を主成分としたものが採用される。本実施形態においては、図４に示すように、振動板３１および封止板３３の外周縁に沿って平面視で枠状に形成された第１の接合樹脂４３ａと、これよりも内側であって、圧電素子群を囲む枠状に形成された第２の接合樹脂４３ｂが形成されている。この２重に形成された接合樹脂４３ａ，４３ｂにより、振動板３１と封止板３３が隔てられている。振動板３１と封止板３３との間隙は、圧電素子３２の歪み変形を阻害しない程度に設定されている。さらに、第２の接合樹脂４３ｂの内側の領域であって、圧電素子３２の駆動領域と共通電極膜３６との間の共通電極配線４５上には、第３の接合樹脂４３ｃが形成されている。
バンプ電極４０は、駆動回路４６と各圧電素子３２の個別電極配線４４（上電極層３９）および共通電極配線４５（下電極層３７）とを接続するための電極であり、非駆動領域上の個別電極配線４４、および、共通電極膜３６にそれぞれ接触して電気的に接続し得るように配置されている。このバンプ電極４０は、圧力室の並設方向（ノズル列方向）に沿って延びる突条としての内部樹脂（樹脂コア）４１と、この内部樹脂４１の表面に部分的に形成された導電膜４２とから構成されている。内部樹脂４１は、例えば、ポリイミド樹脂等の弾性を有する樹脂からなり、封止板３３の接合面において振動板３１の個別電極配線４４が形成された非駆動領域に対向する領域（図４における左右両側）、および、共通電極膜３６が形成された中央領域と対向する領域の合計３個所に形成されている。また、導電膜４２は、配線層４７の一部分であり、個別電極配線４４に対向する位置にそれぞれ形成されている。このため、導電膜４２は、ノズル列方向に沿って複数形成されている。同様に、共通電極膜３６に対応する導電膜４２は、ノズル列方向に沿って複数形成されている。
図５は、図４における領域Ｂの拡大平面図である。同図や図４に示すように、接合樹脂４３は、個別電極配線４４および共通電極配線４５、あるいは、封止板３３の配線層４７にも接合される。しかしながら、これらの電極配線４４，４５および配線層４７の表層がＡｕであるため、接合樹脂４３が接着されにくく、そのままでは接合樹脂４３の接着強度が十分に得られない。このため、本発明に係る電子デバイス１４では、図５に示すように個別電極配線４４および共通電極配線４５に関し、接合樹脂４３と接合される部分のＡｕが除去されて下層である密着層５０が露出され、この露出された部分に接合樹脂４３が接合されることで、接着強度が確保されている。より具体的には、接合樹脂４３と接合される部分を含み、この部分よりも少し広い領域の配線金属であるＡｕ（本発明における第１の配線金属に相当）の一部が除去されて下地層である密着層５０が露出した除去部４９（本発明における第１の除去部に相当。換言すると、配線金属除去領域。）が電極配線４４，４５にそれぞれ形成されている。同様に、封止板３３側の配線層４７においても、接合樹脂４３と接合される部分のＡｕ（本発明における第２の配線金属に相当）が除去されて、下層である密着層４８が露出された除去部４７ａ（本発明における第２の除去部に相当。換言すると、配線金属除去領域。）が形成されている（図３参照）。配線層４７における除去部４７ａは、電極配線４４，４５における除去部４９と同様な構成であるため、以下においては主に電極配線４４，４５側の除去部４９について説明する。
本実施形態における除去部４９は、エッチングにより平面視において楕円形状にＡｕがくりぬかれた（周囲を残して中抜きされた）部分である。この除去部４９の配線方向（配線延在方向）の寸法（長径）Ｌ１は、除去部４９において接合樹脂４３が密着層５０と接合された部分の幅Ｌ２よりも長くなっている。つまり、除去部４９に露出した密着層５０は、接合樹脂４３で覆われた部分と、接合樹脂４３で覆われていない部分とを有する。これにより、接合樹脂４３と密着層５０との接合領域をより確実に確保することができる。また、除去部４９の配線幅方向の寸法（短径）Ｗ１は、電極配線４４，４５の幅Ｗ２よりも短くなっている。このため、除去部４９は、Ａｕに囲まれている。換言すると、電極配線４４，４５は、除去部４９が形成された部分において分断されることなく連続している。これにより、この部分における電気抵抗が著しく上昇することが抑制され、導通を確保することができる。なお、除去部４９の形状に関し、楕円状に限られず、矩形状等であってもよい。
次に、電子デバイス１４の製造工程、特に、圧電素子３２および振動板３１が積層された駆動基板としての圧力室基板２９と、積層体としての封止板３３との接合工程について説明する。なお、本実施形態における電子デバイス１４は、封止板３３となる領域が複数形成されたシリコン単結晶基板と、振動板３１及び圧電素子３２が積層されて圧力室基板２９となる領域が複数形成されたシリコン単結晶基板とを接合した後で、切断して個片化することで得られる。
図６および図７は、電子デバイス１４の製造工程を説明する模式図であり、個別電極配線４４に接合されるバンプ電極４０および接合樹脂４３の近傍の構成を示している。まず、圧力室基板２９に対して、表面（封止板３３との接合面）に振動板３１が積層され、その上に下電極層３７、圧電体層３８及び上電極層３９等が順次積層およびパターニングされて、圧電素子３２が形成される。
ここで、図６（ａ）に示すように、上電極層３９および下電極層３７が非駆動領域上に形成された状態で、図６（ｂ）に示すように、密着層５０（ＮｉＣｒの層）および電極配線４４，４５の配線金属（Ａｕの層）が順に成膜される。続いて、密着層５０および電極配線４４，４５が所定の形状にパターニングされる。このパターニングの際に除去部４９が形成される。具体的には、レジストの塗布、マスクを介した露光、および現像を経て、図６（ｃ）に示すように、レジスト層５１が、電極配線４４，４５のＡｕ層上に形成される。このレジスト層５１において除去部４９に対応する部分に開口５２が形成される。そして、電極配線４４，４５のＡｕの層に対しては例えばヨウ化カリウムを含む溶液（あるいは王水系溶液またはＮａＣＮ系溶液）等のエッチング溶液によるウェットエッチング、密着層５０に対しては例えば硝酸セリウムアンモニウムを含むエッチング溶液によるウェットエッチングによって、電極配線４４，４５および密着層５０がパターニングされる。これにより、図６（ｄ）に示すように、除去部４９に対応する部分のＡｕ層が除去されて、密着層５０が露出する。
次に、この除去部４９に露出した密着層５０に対し、官能基を有する有機分子により表面処理が行われる。本実施形態における接合樹脂４３がエポキシ基を有するため、表面処理ではこの接合樹脂４３と化学結合する官能基を有する有機分子としてのアミノ基を有するシランカップリング剤が用いられる。具体的には、例えば、除去部４９が形成された段階でシリコン単結晶基板が、上記シランカップリング剤が溶解された処理用溶液に所定の時間浸漬された後、乾燥されることにより処理が施される。この場合、除去部４９に露出した密着層５０を含め駆動基板の表面全体が処理される。また、例えば、除去部４９に露出した密着層５０に水酸基を配置し、これに対して、ＣＶＤ法を用いてシランカップリング剤を結合反応させる方法を採用することもできる。このように表面処理が施されることにより、当該部分における単位面積当たりの結合サイトが増加し、接合樹脂４３に対する接着強度をより増加させることができる。また、その分、密着層５０の配線方向と交差する方向の寸法Ｗ１を狭くすることも可能となり、除去部４９を形成することによる配線抵抗の増加を抑制することもできる。
以上の工程を経て、シリコン単結晶基板に、駆動基板となる領域が複数形成される。一方、封止板３３側のシリコン単結晶基板では、まず、半導体プロセスにより振動板３１との接合面に駆動回路４６が形成される。駆動回路４６が形成されたならば、封止板３３の接合面上にバンプ電極４０の内部樹脂４１が形成される。具体的には、材料である樹脂（例えばポリイミド樹脂）が所定の厚さで塗布された後、プリベーク処理、フォトリソグラフィー処理、およびエッチング処理を経て所定の位置に突条を呈する内部樹脂４１がパターニングされる。内部樹脂４１が形成されたならば、密着層４８、配線層４７、およびバンプ電極４０の導電膜４２となる金属を製膜した後で、フォトリソグラフィー工程及びエッチング工程により、密着層４８、配線層４７、および導電膜４２が形成される。これにより、シリコン単結晶基板に、封止板３３となる領域が複数形成される。また、電極配線４４，４５の除去部４９と同様にして、配線層４７にも除去部４７ａが形成され、当該部分に密着層４８が露出した状態とされる。
次に、駆動基板（圧力室基板２９および振動板３１）側のシリコン単結晶基板と封止板３３側のシリコン単結晶基板との接合工程に移る。圧力室基板２９に積層された振動板３１の表面（封止板３３側の接合面）または封止板３３の表面（振動板３１側の接合面）のいずれか一方の接合面に、接合樹脂４３が塗布される（感光性樹脂塗布工程）。本実施形態においては、図６（ｅ）に示すように、駆動基板の振動板３１上に、電極配線４４，４５や圧電素子３２等の構造体を覆う状態で接合樹脂４３が、スピンコートにより塗布される。ここで、接合樹脂４３は、電極配線４４，４５における除去部４９内に入り込み、密着層５０上にも積層される。
接合樹脂４３が塗布されたならば、続いて、所定のパターンのマスクを介して露光された後、加熱処理により当該接合樹脂４３が仮硬化させられる（仮硬化工程）。あるいは、接合樹脂４３が塗布された後、加熱処理を経てから露光が行われるようにしてもよい。仮硬化工程において、接合樹脂４３の硬化度は、露光時における露光量あるいは加熱時の加熱量により調整される。続いて、図７（ａ）に示すように、現像が行われて所定の位置に接合樹脂４３が所定の形状にパターニングされる（パターニング工程）。接合樹脂４３がパターニングされたならば、両シリコン単結晶基板が接合される（接合工程）。具体的には、図７（ｂ）に示すように、両シリコン単結晶基板の相対位置がアライメントされた状態で、何れか一方のシリコン単結晶基板を他方のシリコン単結晶基板側に向けて相対的に移動させて、バンプ電極４０、圧電素子３２、および電極配線４４，４５等の構造体および接合樹脂４３を両シリコン単結晶基板の間に挟んで張り合わせる。この際、さらにこの状態で、図７（ｃ）に示すように、バンプ電極４０の弾性復元力に抗しつつ両シリコン単結晶基板が上下方向から加圧される。非駆動領域における下電極層３７及び上電極層３９に対しバンプ電極４０が電気的に接続された状態で、両基板が接合樹脂４３により接合される。この際、電極配線４４，４５および配線層４７と重なる接合樹脂４３は、各々除去部４７ａ，４９の密着層４８，５０と接着される。
両シリコン単結晶基板が接合されたならば、圧力室基板２９側のシリコン単結晶基板に対し、ラッピング工程、フォトリソグラフィー工程、及びエッチング工程を経て圧力室３０が形成される。最後に、シリコン単結晶基板における所定のスクライブラインに沿ってスクライブされて、個々の電子デバイス１４に切断されて分割される。なお、本実施形態では、２枚のシリコン単結晶基板の接合後に個片化される構成を例示したが、これには限られない。例えば、先に封止板及び流路基板をそれぞれ個片化してから、これらを接合するようにしてもよい。
そして、上記の過程により製造された電子デバイス１４は、接着剤等を用いて流路ユニット１５（流路基板２８）に位置決めされて固定される。そして、電子デバイス１４をヘッドケース１６の収容空間１７に収容した状態で、ヘッドケース１６と流路ユニット１５とを接合することで、上記の記録ヘッド３が製造される。
このように、電極配線４４，４５および配線層４７に接合樹脂４３が接合される部分では、当該部分を含む領域のＡｕが除去され、これらの除去部４７ａ，４９に露出した密着層４８，５０に接合樹脂４３がそれぞれ接合されるので、接合樹脂４３による基板同士の接合強度を確保することができ、接着信頼性を高めることが可能となる。特に、基板上にＡｕを主とする金属からなる配線がより高い密度で形成された構成に本発明は好適である。
図８および図９は、本発明の第２の実施形態における電子デバイス１４の製造工程を説明する模式図である。本実施形態において、電極配線４４，４５に除去部４９が形成されるまで（図８（ａ）〜図８（ｃ））は、上記第１の実施形態と同様の工程を経るのに対し、図８（ｄ）に示すように、封止板３３側のシリコン単結晶基板上に接合樹脂４３が塗布される点が上記第１の実施形態と相違している。すなわち、封止板３３の駆動基板側の面に、配線層４７や駆動回路等の構造体を覆う状態で接合樹脂４３が塗布される。この際、接合樹脂４３は、配線層４７における除去部４７ａ内に入り込み、密着層４８上にも積層される。封止板３３側のシリコン単結晶基板に塗布された接合樹脂４３は、図８（ｅ）に示すように、露光、加熱、および現像を経て所定の位置に所定の形状にパターニングされる。接合樹脂４３がパターニングされたならば、そして、図９（ａ）に示すように、両シリコン単結晶基板の相対位置がアライメントされた状態で張り合わされる。この際、電極配線４４，４５上に配置される接合樹脂４３は、除去部４９内の密着層５０に接着され、両基板が接合される。この構成においても、上記第１の実施形態と同様に、除去部４７ａ，４９に露出した密着層４８，５０に接合樹脂４３がそれぞれ接合されるので、接合樹脂４３による基板同士の接合強度を確保することができ、接着信頼性を高めることが可能となる。なお、その他の構成は、上記した実施形態と同じであるため説明を省略する。
なお、電極配線４４，４５や配線層４７と接合される接合樹脂４３として、感光性を有する接着剤を例示したが、これには限られず、基板同士（駆動基板と積層体）を接合可能な樹脂であれば種々のものを採用することができる。
また、以上では、液体噴射ヘッドとして、インクジェットプリンターに搭載されるインクジェット式記録ヘッドを例示したが、インク以外の液体を噴射するものにも適用することができる。例えば、液晶ディスプレイ等のカラーフィルターの製造に用いられる色材噴射ヘッド、有機ＥＬ（Electro Luminescence）ディスプレイ、ＦＥＤ（面発光ディスプレイ）等の電極形成に用いられる電極材噴射ヘッド、バイオチップ（生物化学素子）の製造に用いられる生体有機物噴射ヘッド等にも本発明を適用することができる。
そして、本発明は、液体噴射ヘッドにアクチュエーターとして用いられる電子デバイスには限られず、例えば、各種センサー等に使用される電子デバイス等にも適用することができる。
１…プリンター，３…記録ヘッド，１４…電子デバイス，２２…ノズル，２９…圧力室基板，３０…圧力室，３１…振動板，３２…圧電素子，３３…封止板，３６…共通電極膜，３７…下電極層，３８…圧電体層，３９…上電極層，４０…バンプ電極，４１…内部樹脂，４２…導電膜，４３…接合樹脂，４４…個別電極配線，４５…共通配線電極，４６…駆動回路，４７…配線層，４７ａ…除去部，４８…密着層，４９…除去部，５０…密着層

Claims (7)

  1. 駆動素子および当該駆動素子の駆動に係る第１の配線が設けられた駆動基板と、
    前記駆動素子、前記第１の配線、および接合樹脂を介在させて前記駆動基板と間隔を空けて設けられ、前記駆動素子の駆動に係る第２の配線が設けられた積層体と、
    を備える電子デバイスであって、
    前記第１の配線は、金（Ａｕ）を含む第１の配線金属が前記駆動基板に第１の下地層を介して形成されてなり、
    前記第２の配線は、金（Ａｕ）を含む第２の配線金属が前記積層体に第２の下地層を介して形成されてなり、
    前記第１の配線金属は、前記第１の下地層が露出した第１の除去部を有し、
    前記露出した第１の下地層は、前記接合樹脂で覆われた部分と、前記接合樹脂で覆われていない部分とを有し、
    前記第２の配線金属の一部は、前記第２の下地層が露出した第２の除去部を有し、
    前記露出した第２の下地層は、前記接合樹脂で覆われた部分と、前記接合樹脂で覆われていない部分とを有し、
    前記第１の除去部及び前記第２の除去部は、それぞれ前記接合樹脂がパターニングされた位置に形成されたことを特徴とする電子デバイス。
  2. 平面視において、前記第１の除去部は前記第１の配線金属で囲まれ、前記第２の除去部は前記第２の配線金属で囲まれていることを特徴とする請求項１に記載の電子デバイス。
  3. 前記第１の除去部の配線方向の寸法は、前記接合樹脂が前記第１の下地層と接合した部分の前記配線方向の幅よりも大きく、前記第２の除去部の配線方向の寸法は、前記接合樹脂が前記第２の下地層と接合した部分の前記配線方向の幅よりも大きいことを特徴とする請求項１または請求項２に記載の電子デバイス。
  4. 前記第１の除去部及び前記第２の除去部が、前記接合樹脂と化学結合する官能基を有する有機分子により表面処理されていることを特徴とする請求項１から請求項３の何れか一項に記載の電子デバイス。
  5. 前記接合樹脂がエポキシ基を有し、前記有機分子がアミノ基を有することを特徴とする請求項４に記載の電子デバイス。
  6. 前記第１の下地層及び前記第２の下地層が、Ａｕとは異なる金属であることを特徴とする請求項１から請求項５の何れか一項に記載の電子デバイス。
  7. 駆動素子および当該駆動素子の駆動に係る第１の配線が形成された駆動基板と、前記駆動素子、前記第１の配線、および接合樹脂を介在させて前記駆動基板と間隔を空けて接合され、前記駆動素子の駆動に係る第２の配線が設けられた積層体と、を備える電子デバイスの製造方法であって、
    前記駆動基板に第１の下地層を形成する工程と、
    前記第１の下地層に重ねて金（Ａｕ）を含む配線金属を形成し第１の配線を形成する工程と、
    前記配線金属の一部を除去し前記第１の下地層を露出する工程と、
    前記積層体に第２の下地層を形成する工程と、
    前記第２の下地層に重ねて金（Ａｕ）を含む配線金属を形成し第２の配線を形成する工程と、
    前記配線金属の一部を除去し前記第２の下地層を露出する工程と、
    前記駆動基板と前記積層体との間にパターニングされた前記接合樹脂を挟み、前記第１の下地層及び前記第２の下地層が露出した部分に該接合樹脂が接着される状態で、前記駆動基板と前記積層体とを接合する工程と、
    を含むことを特徴とする電子デバイスの製造方法。
JP2015057122A 2015-03-20 2015-03-20 電子デバイス、および、電子デバイスの製造方法 Active JP6596860B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015057122A JP6596860B2 (ja) 2015-03-20 2015-03-20 電子デバイス、および、電子デバイスの製造方法
US15/054,413 US9553064B2 (en) 2015-03-20 2016-02-26 Electronic device, and manufacturing method of electronic device
CN201610145036.8A CN105984219B (zh) 2015-03-20 2016-03-14 电子装置以及电子装置的制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015057122A JP6596860B2 (ja) 2015-03-20 2015-03-20 電子デバイス、および、電子デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2016175273A JP2016175273A (ja) 2016-10-06
JP6596860B2 true JP6596860B2 (ja) 2019-10-30

Family

ID=56924001

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015057122A Active JP6596860B2 (ja) 2015-03-20 2015-03-20 電子デバイス、および、電子デバイスの製造方法

Country Status (3)

Country Link
US (1) US9553064B2 (ja)
JP (1) JP6596860B2 (ja)
CN (1) CN105984219B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10916486B2 (en) * 2016-09-26 2021-02-09 Intel Corporation Semiconductor device including silane based adhesion promoter and method of making
JP7000770B2 (ja) * 2017-09-26 2022-01-19 ブラザー工業株式会社 液体吐出装置
JP2019134019A (ja) * 2018-01-30 2019-08-08 セイコーエプソン株式会社 発光装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62292456A (ja) * 1986-06-11 1987-12-19 Nec Corp サ−マルヘツドの製造方法
JPH11179917A (ja) * 1997-12-24 1999-07-06 Canon Inc インクジェット記録ヘッド、その製造方法、及びインクジェット記録ヘッドを備えた記録装置
TW595283B (en) * 2001-04-25 2004-06-21 Benq Corp Flexible circuit board and its manufacturing method
JPWO2003084759A1 (ja) * 2002-04-10 2005-08-11 ソニー株式会社 液体吐出ヘッド、液体吐出装置及び液体吐出ヘッドの製造方法
JP4623287B2 (ja) * 2005-03-30 2011-02-02 セイコーエプソン株式会社 液体噴射ヘッド及びその製造方法並びに液体噴射装置
JP4872465B2 (ja) * 2006-06-01 2012-02-08 セイコーエプソン株式会社 圧電素子ユニットの製造方法、圧電素子ユニット、及びこれを用いた液体噴射ヘッド
JP4325693B2 (ja) * 2007-03-30 2009-09-02 ソニー株式会社 ヘッドモジュール、液体吐出ヘッド、及び液体吐出装置
JP2009214522A (ja) * 2008-03-13 2009-09-24 Seiko Epson Corp 液体噴射ヘッド及び液体噴射ヘッドの製造方法並びに液体噴射装置
JP5540623B2 (ja) 2009-09-18 2014-07-02 セイコーエプソン株式会社 基板接合方法
US8960862B2 (en) * 2011-05-31 2015-02-24 Konica Minolta, Inc. Ink-jet head and ink-jet drawing device including same
JP2014034114A (ja) 2012-08-07 2014-02-24 Seiko Epson Corp 液体噴射ヘッド、及び、液体噴射装置
JP6179153B2 (ja) * 2013-03-26 2017-08-16 セイコーエプソン株式会社 液体噴射ヘッド、及び、液体噴射装置
JP6163983B2 (ja) * 2013-09-04 2017-07-19 株式会社リコー 液体吐出ヘッド及び画像形成装置

Also Published As

Publication number Publication date
JP2016175273A (ja) 2016-10-06
CN105984219A (zh) 2016-10-05
US20160276300A1 (en) 2016-09-22
CN105984219B (zh) 2017-12-05
US9553064B2 (en) 2017-01-24

Similar Documents

Publication Publication Date Title
JP6897089B2 (ja) Ｍｅｍｓデバイス、液体噴射ヘッド、液体噴射装置、ｍｅｍｓデバイスの製造方法、液体噴射ヘッドの製造方法、及び、液体噴射装置の製造方法
JP2017196786A (ja) Ｍｅｍｓデバイス、液体噴射ヘッド、及び、液体噴射装置
US9682554B2 (en) Bonded structure, piezoelectric device, liquid ejecting head, and method of manufacturing bonded structure
JP2018001442A (ja) Ｍｅｍｓデバイス、液体噴射ヘッド、ｍｅｍｓデバイスの製造方法、及び、液体噴射ヘッドの製造方法
US9744764B2 (en) Electronic device, and manufacturing method of electronic device
JP6596860B2 (ja) 電子デバイス、および、電子デバイスの製造方法
TWI610821B (zh) 墨水噴頭、及噴墨印表機
JP2016162999A (ja) 電子デバイス、及び、電子デバイスの製造方法
TWI593561B (zh) 微機電系統裝置、噴頭及液體噴射裝置
JP6805690B2 (ja) Ｍｅｍｓデバイス、液体噴射ヘッド、液体噴射装置、及び、ｍｅｍｓデバイスの製造方法
JP6569359B2 (ja) 電子デバイス、液体噴射ヘッド、および、電子デバイスの製造方法
JP6569358B2 (ja) 電子デバイス、液体噴射ヘッド、および、電子デバイスの製造方法
KR102017975B1 (ko) 잉크젯 헤드 및 잉크젯 프린터
JP6729188B2 (ja) 接合構造体、圧電デバイス、液体噴射ヘッド、液体噴射装置、及び、接合構造体の製造方法
JP6403033B2 (ja) 電子デバイス
US9789688B2 (en) Electronic device, and method for manufacturing electronic device
JP6358068B2 (ja) 圧電デバイス、液体噴射ヘッド、圧電デバイスの製造方法、及び、液体噴射ヘッドの製造方法
JP2016185602A (ja) インクジェットヘッドの製造方法
US10173891B2 (en) MEMS device, liquid ejecting head, and liquid ejecting apparatus
JP6520233B2 (ja) 電子デバイスの製造方法、および、電子デバイス
JP2016185601A (ja) インクジェットヘッド、及び、インクジェットプリンター
JP2016185603A (ja) インクジェットヘッドの製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180109

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181030

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181207

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190528

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190725

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190903

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190916

R150 Certificate of patent or registration of utility model

Ref document number: 6596860

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150