JP6529048B2 - 発光デバイスの製造方法 - Google Patents

発光デバイスの製造方法 Download PDF

Info

Publication number
JP6529048B2
JP6529048B2 JP2017182689A JP2017182689A JP6529048B2 JP 6529048 B2 JP6529048 B2 JP 6529048B2 JP 2017182689 A JP2017182689 A JP 2017182689A JP 2017182689 A JP2017182689 A JP 2017182689A JP 6529048 B2 JP6529048 B2 JP 6529048B2
Authority
JP
Japan
Prior art keywords
type
type dopant
electrode
concentration
semiconductor portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2017182689A
Other languages
English (en)
Other versions
JP2019057692A (ja
Inventor
裕樹 津田
裕樹 津田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sodick Co Ltd
Original Assignee
Sodick Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sodick Co Ltd filed Critical Sodick Co Ltd
Priority to JP2017182689A priority Critical patent/JP6529048B2/ja
Priority to CN201810889858.6A priority patent/CN109546531B/zh
Priority to US16/120,319 priority patent/US10389085B2/en
Publication of JP2019057692A publication Critical patent/JP2019057692A/ja
Application granted granted Critical
Publication of JP6529048B2 publication Critical patent/JP6529048B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/024Arrangements for thermal management
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0054Processes for devices with an active region comprising only group IV elements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/34Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • H01L33/343Materials of the light emitting region containing only elements of Group IV of the Periodic Table characterised by the doping materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/0206Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021Silicon based substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0421Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/04Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042Electrical excitation ; Circuits therefor
    • H01S5/0425Electrodes, e.g. characterised by the structure
    • H01S5/04256Electrodes, e.g. characterised by the structure characterised by the configuration
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3223IV compounds
    • H01S5/3224Si
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054Methods of obtaining the confinement
    • H01S5/2059Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2068Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by radiation treatment or annealing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/305Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/305Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Description

本発明は、シリコン半導体レーザに用いられる発光デバイスの製造方法に関する。
間接遷移型半導体レーザに用いられる素子として、特許文献1に記載のものがある。この素子は、シリコン等の間接遷移型半導体からなり、n型ドーパント濃度に対してp型ドーパント濃度の高いp型半導体部と、p型ドーパント濃度に対してn型ドーパント濃度の高いn型半導体部と、p型半導体部とn型半導体部との境界部に形成されるpn接合部とを備えている。
このような間接遷移型半導体からなる素子を発光させるためには、素子のpn接合部内に、pn接合部が発光するためのp型ドーパントおよびn型ドーパントの配列を形成する必要がある。特許文献1では、素子形成後、p型半導体部側が正電圧、n型半導体部側が負電圧となるように順方向に所定のバイアス電圧を印加してpn接合部に電流を流している。これによって生じる熱によりpn接合部内のp型ドーパントおよびn型ドーパントを拡散させてドーパント分布を繰り返し変化させるとともに、バイアス電圧によりpn接合部における伝導帯と価電子帯に反転分布を生じさせている。そして、反転分布を形成している伝導帯中の電子を誘導放出させることにより、pn接合部に流れる電流を減少させて素子の温度を低下させ、pn接合部内のp型ドーパントおよびn型ドーパントの分布を固定している(以下、DPPアニールと称する)。
また、非特許文献1には、特許文献1に記載の素子と同様の構成を有するシリコン半導体素子が記載されている。また、その素子のp型半導体部のp型ドーパント濃度分布について記載されている。より具体的には、p型半導体部のp型ドーパント濃度は、素子の表面から約1.5μmの深さでピークとなり、そのピーク濃度は約1×1019個/cmとなっている。また、p型半導体部は、n型ドーパントが均一に拡散された素子に対して、その表面にp型ドーパントをイオン打ち込みすることによって形成されている。
非特許文献1に記載の素子の深さとドーパント濃度との関係について図6に示す。なお、図6では、素子の深さに対するp型ドーパント濃度を一点鎖線、素子の深さに対するn型ドーパント濃度を実線で示す。また、素子の「深さ」は、p型ドーパントが打ち込まれる一端面を基準とし、他端面に近づくにつれて深くなっていくものとする。
図6に示すように、非特許文献1に記載の素子では、n型ドーパント濃度が素子の深さに関わらず一定であって、低い値で抑えられている。また、深さの浅い領域では、n型ドーパント濃度に対してp型ドーパント濃度が高く、そのピーク値は約1×1019個/cmとなっている。
すなわち、図6において、深さの浅い領域は、非特許文献1に記載の素子のp型半導体部のドーパント濃度分布を示している。また、深さの深い領域は、n型半導体部のドーパント濃度分布を示している。そして、p型ドーパント濃度とn型ドーパント濃度との差の小さい領域は、pn接合部のドーパント濃度分布を示している。
特開2012−243824号公報
Tadashi Kawazoe1,Katsuhiro Nishioka,Motoichi Ohtsu著、「Polarization control of an infrared silicon light-emitting diode by dressed photons and analyses of the spatial distribution of doped boron atoms」、Applied Physics A、2015年6月25日発行、p.1409〜1415
ここで、一般的に、イオン打ち込みによって添加されたp型ドーパントは、素子の表面近傍では定着率が低い。従って、図6に示すように、イオン打ち込みを行った側の表面近傍のドーパント濃度は、上記ピーク値と比較して格段に低く、高抵抗となる。また、非特許文献1に記載の素子は、素子全体に拡散されたn型ドーパント濃度が低く、n型半導体部が高抵抗となるように設計されている。従って、電圧が印加されるp型半導体部側およびn側半導体部側の表面近傍がどちらも高抵抗となっているため、DPPアニール時には、素子を効果的に加熱し、pn接合部内のp型ドーパントおよびn型ドーパントを積極的に拡散させることができる。
しかしながら、駆動時には上記高抵抗部は発熱源となってしまうため、長時間の使用の際には素子が加熱され、動作不良や故障の要因となってしまう。
本発明は、上記事情に鑑みてなされたものであって、その目的は、DPPアニール時には素子を効率的に加熱し、駆動時には素子の発熱を抑制することができる、発光デバイスの製造方法を提供することである。
第1の発明の発光デバイスの製造方法は、1×1014個/cm以上1×1016個/cm以下の濃度範囲でヒ素およびアンチモンのうちの1以上からなるn型ドーパントが均一に拡散された単結晶シリコンからなる基板の厚み方向一方の面に1×1019個/cm以上1×1021個/cm以下の濃度範囲でホウ素をイオン打ち込みすることにより、前記一方の面側にp型ドーパントの濃度がn型ドーパントの濃度よりも高くなるように拡散されたp型半導体部が形成され、前記一方の面と対向する他方の面側にn型ドーパントが拡散されたn型半導体部が形成され、前記p型半導体部と前記n型半導体部との境界部にpn接合部が形成された素子を作成する素子作成工程と、前記一方の面の第1の領域を除く第2の領域を研磨、もしくは、前記第2の領域にp型ドーパントをイオン打ち込みすることにより、前記第2の領域下の前記p型半導体部のp型ドーパントの濃度を1×1019個/cm以上とする第1の低抵抗部作成工程と、前記第1の領域に第1のp型電極を形成し、前記第2の領域に前記第1のp型電極と独立した第2のp型電極を形成し、前記他方の面に第1のn型電極を形成する第1の電極形成工程と、前記p型半導体部側が正電圧、前記n型半導体部側が負電圧となるように、前記第1のp型電極および前記第1のn型電極に所定の順方向バイアス電圧を印加して前記pn接合部に電流を流し、生じる熱により前記pn接合部内のp型ドーパントおよびn型ドーパントを拡散させてドーパント分布を繰り返し変化させるとともに、前記pn接合部における伝導帯と価電子帯に反転分布を生じさせ、反転分布を形成している伝導帯中の電子を誘導放出させることにより前記pn接合部に流れる電流を減少させて温度を低下させ、前記pn接合部内のp型ドーパントおよびn型ドーパントの分布を固定させるDPPアニール工程と、を備えている。
本発明では、DPPアニール工程前の第1の低抵抗部作成工程において、一方の面の第1の領域を除く第2の領域を研磨、もしくは、第2の領域にp型ドーパントをイオン打ち込みすることにより、第2の領域下のp型半導体部のp型ドーパント濃度を1×1019個/cm以上としている。つまり、一方の面における第1の領域下ではp型ドーパント濃度を低濃度に維持しつつ、第2の領域下のp型ドーパント濃度を高濃度化させている。また、素子全体に拡散されるn型ドーパント濃度は低く設定され、他方の面側のn型半導体部ではn型ドーパント濃度が低濃度となっている。従って、DPPアニール時には、一方の面の第1の領域に形成された第1のp型電極と他方の面に形成された第1のn型電極との間で電圧を印加することにより、素子全体を効率的に加熱することができる。また、駆動時には、第2の領域に形成された第2のp型電極と他方の面に形成された第1のn型電極との間で電圧を印加することにより、一方の面側の発熱を抑制することができる。
第2の発明の発光デバイスの製造方法は、前記第1の発明において、前記DPPアニール工程後、前記第1のn型電極を除去する第1の電極除去工程と、n型ドーパントを添加することにより、前記n型半導体部のn型ドーパントの濃度を1×1019個/cm以上とする第2の低抵抗部作成工程と、前記他方の面に第2のn型電極を再形成する第2の電極形成工程と、をさらに備えている。
本発明では、駆動前の第2の低抵抗部作成工程において、n型ドーパントをイオン打ち込みすることにより、n型半導体部のn型ドーパントの濃度を1×1019個/cm以上としている。つまり、他方の面下のn型ドーパント濃度を高濃度化させている。これにより、既に高濃度化されている一方の面の第2の領域下に加えて、他方の面下を高濃度化することができるため、駆動時における一方の面側および他方の面側の発熱をどちらも抑制し、素子全体の発熱を抑制することができる。
第3の発明の発光デバイスの製造方法は、前記第2の発明において、前記第2の低抵抗部作成工程は、前記n型半導体部を前記pn接合部が形成可能な範囲内で可能な限り薄く研磨し、前記他方の面にn型ドーパントをイオン打ち込みすることにより、前記n型半導体部のn型ドーパントの濃度を1×1019個/cm以上とする。
本発明では、第2の低抵抗部作成工程は、n型半導体部をpn接合部が形成可能な範囲内で可能な限り薄く研磨し、他方の面にn型ドーパントをイオン打ち込みすることにより、n型半導体部のn型ドーパントの濃度を1×1019個/cm以上とする。これにより、素子の体積を最小限に抑え、駆動時の発熱を最大限抑制することができる。
第4の発明の発光デバイスの製造方法は、1×1014個/cm以上1×10 16 個/cm以下の濃度範囲でヒ素およびアンチモンのうちの1以上からなるn型ドーパントが均一に拡散された単結晶シリコンからなる基板の厚み方向一方の面に1×1019個/cm以上1×1021個/cm以下の濃度範囲でホウ素をイオン打ち込みすることにより、前記一方の面側にp型ドーパントの濃度がn型ドーパントの濃度よりも高くなるように拡散されたp型半導体部が形成され、前記一方の面と対向する他方の面側にn型ドーパントが拡散されたn型半導体部が形成され、前記p型半導体部と前記n型半導体部との境界部にn型ドーパントとp型ドーパントとが混在して拡散されたpn接合部が形成された素子を作成する素子作成工程と、前記一方の面に第3のp型電極を形成し、前記他方の面に第3のn型電極を形成する第3の電極形成工程と、前記p型半導体部側が正電圧、前記n型半導体部側が負電圧となるように、前記第3のp型電極および前記第3のn型電極に所定の順方向バイアス電圧を印加して前記pn接合部に電流を流し、生じる熱により前記pn接合部内のp型ドーパントおよびn型ドーパントを拡散させてドーパント分布を繰り返し変化させるとともに、前記pn接合部における伝導帯と価電子帯に反転分布を生じさせ、反転分布を形成している伝導帯中の電子を誘導放出させることにより前記pn接合部に流れる電流を減少させて温度を低下させ、前記pn接合部内のp型ドーパントおよびn型ドーパントの分布を固定させるDPPアニール工程と、前記第3のp型電極を除去する第2の電極除去工程と、前記一方の面を研磨、もしくは、前記一方の面にp型ドーパントをイオン打ち込みすることにより、前記p型半導体部のp型ドーパントの濃度を1×1019個/cm以上とする第3の低抵抗部作成工程と、前記一方の面に第4のp型電極を再形成する第4の電極形成工程と、を備えている。
本発明では、一方の面近傍はp型ドーパントが定着することなく低濃度となっている。また、素子全体に拡散されるn型ドーパント濃度は低く設定され、他方の面側のn型半導体部ではn型ドーパント濃度が低濃度となっている。従って、一方の面に形成された第3のp型電極と他方の面に形成された第3のn型電極との間で電圧を印加することにより、素子全体を効率的に加熱することができる。また、DPPアニール工程後の第3の低抵抗部作成工程において、一方の面を研磨、もしくは、一方の面にp型ドーパントをイオン打ち込みすることにより、p型半導体部のp型ドーパントの濃度を1×1019個/cm以上としている。つまり、一方の面下のp型ドーパント濃度を高濃度化させている。これにより、駆動時における一方の面側の発熱を抑制することができる。
第5の発明の発光デバイスの製造方法は、前記第4の発明において、前記DPPアニール工程後、前記第3のn型電極を除去する第3の電極除去工程と、n型ドーパントを添加することにより、前記n型半導体部のn型ドーパントの濃度を1×1019個/cm以上とする第4の低抵抗部作成工程と、前記他方の面に第3のn型電極を再形成する第5の電極形成工程と、をさらに備えている。
本発明では、駆動前の第4の低抵抗部作成工程において、n型ドーパントをイオン打ち込みすることにより、n型半導体部のn型ドーパントの濃度を1×1019個/cm以上としている。つまり、他方の面下のn型ドーパント濃度を高濃度化させている。これにより、既に高濃度となっている一方の面下に加えて、他方の面下を高濃度化することができるため、駆動時における一方の面側および他方の面側の発熱をどちらも抑制し、素子全体の発熱を抑制することができる。
第6の発明の発光デバイスの製造方法は、前記第5の発明において、前記第4の低抵抗部作成工程は、前記n型半導体部を前記pn接合部が形成可能な範囲内で可能な限り薄く研磨し、前記他方の面にn型ドーパントをイオン打ち込みすることにより、前記n型半導体部のn型ドーパントの濃度を1×1019個/cm以上とする。
本発明では、第4の低抵抗部作成工程は、n型半導体部をpn接合部が形成可能な範囲内で可能な限り薄く研磨し、他方の面にn型ドーパントをイオン打ち込みすることにより、n型半導体部のn型ドーパントの濃度を1×1019個/cm以上とする。これにより、素子の体積を最小限に抑え、駆動時の発熱を最大限抑制することができる。
第7の発明の発光デバイスの製造方法は、前記第1〜第6のいずれかの発明において、前記発光デバイス内のn型ドーパントとp型ドーパントとが逆の構成である。
本発明では、発光素子内のn型ドーパントとp型ドーパントとが逆の構成である。従って、n型ドーパントとp型ドーパントとが逆の場合であっても、本発明を適用することができる。
本発明によれば、DPPアニール時には素子を効率的に加熱し、駆動時には素子の発熱を抑制することができる。
本実施形態に係る加工前の素子の斜視図である。 第1実施形態に係る発光デバイスの製造手順を示す図である。 第2実施形態に係る発光デバイスの製造手順を示す図である。 第3実施形態に係る発光デバイスの製造手順を示す図である。 第4実施形態に係る発光デバイスの製造手順を示す図である。 非特許文献1に記載のシリコン半導体素子の深さとp型ドーパント濃度およびn型ドーパント濃度の関係を示すグラフである。
以下、本発明の実施の形態について、図面を参照しつつ説明する。
図1に示すように、加工前の素子50は、n型ドーパントが低濃度で均一に拡散された単結晶シリコンからなる基板の上面に、p型ドーパントをイオン打ち込みすることにより作成されたものである。素子50は、n型ドーパントが拡散されたn型半導体部1と、n型ドーパント濃度に対してp型ドーパント濃度が高くなるようにp型ドーパントが拡散されたp型半導体部2と、n型半導体部1とp型半導体部2との境界部に形成されるpn接合部3とからなる。
n型半導体部1は、素子50の下面側に形成されている。n型半導体部1には、n型ドーパントが1×1014個/cm以上1×1016個/cm以下の濃度範囲で均一に拡散されている。n型ドーパントは、例えば、ヒ素およびアンチモンのうちの少なくとも1以上からなる。
p型半導体部2は、素子50の上面側に形成されている。p型半導体部2には、p型ドーパント濃度のピーク値が1×1019個/cm以上1×1021個/cm以下の濃度範囲となるように、p型ドーパントが拡散されている。ここで、イオン打ち込みによって添加されたp型ドーパントは、素子50の表面近傍では定着率が低い。従って、p型半導体部2には、イオン打ち込みされた素子50の上面近傍にp型ドーパント濃度の低い低濃度部2aが形成され、低濃度部2aの下側に、ピーク値で上記濃度範囲となるようにp型ドーパントが拡散された高濃度部2bが形成されている。p型ドーパントは、例えば、ホウ素からなる。
次に、上述した素子50を加工することにより、発光デバイス100,200,300,400の製造方法について、図2〜図5を参照しつつ詳細に説明する。
(第1実施形態)
図2(a)に示すように、素子50の上面の左側略半分の領域50aを研磨してp型半導体部2の低濃度部2aを除去することにより高濃度部2bを露出させる。
図2(b)に示すように、領域50aにp型電極4を形成し、当該p型電極4と干渉しないように、素子50の上面の右側略半分の領域50bにp型電極5を形成する。これにより、p型ドーパント濃度の高い高濃度部2b上およびp型ドーパント濃度の低い低濃度部2a上に、それぞれ独立したp型電極4,5が形成される。また、素子50の下面にn型電極6を形成する。これにより、n型ドーパント濃度の低いn型半導体部1上にn型電極6が形成される。
p型電極5とn型電極6との間に電圧を印加し、DPPアニールを行う。
図2(c)に示すように、n型電極6を除去し、n型半導体部1の厚みが領域50a下のp型半導体部2の厚みと略等しくなるように研磨する。
図2(d)に示すように、素子50の下面にn型ドーパントをイオン打ち込みすることにより、n型半導体部1のn型ドーパント濃度を1×1019個/cm以上の濃度範囲とする。その後、素子50の下面にn型電極7を形成する。これにより、n型ドーパント濃度の高いn型半導体部1上にn型電極7が形成される。なお、素子50の下面に打ち込まれるn型ドーパントは、ヒ素、アンチモンでなくても構わない。
以上により、発光デバイス100を製造する。また、発光デバイス100の駆動時には、p型電極4とn型電極7との間に電圧を印加する。
(作用・効果)
本実施形態では、DPPアニール時には、p型ドーパント濃度の低い低濃度部2a上に形成されたp型電極5とn型ドーパント濃度の低いn型半導体部1上に形成されたn型電極6との間で電圧を印加する。これにより、上面側および下面側の両側から素子50全体を効率的に加熱することができる。また、駆動時には、p型ドーパント濃度の高い高濃度部2b上に形成されたp型電極4とn型ドーパント濃度が高濃度化されたn型半導体部1上に形成されたn型電極7との間で電圧を印加する。これにより、上面側および下面側の発熱を抑え、素子50全体の発熱を抑制することができる。
また、DPPアニール後、n型半導体部1は、その厚みが領域50a下のp型半導体部2の厚みと略等しくなるように研磨されている。従って、素子50の体積が最小限に抑えられているため、駆動時の発熱を最大限抑制することができる。
(第2実施形態)
図3(a)に示すように、素子50の上面の左側略半分の領域50aにp型ドーパントをイオン打ち込みすることにより、低濃度部2aの左側略半分にp型ドーパント濃度が1×1019個/cm以上であるイオン打ち込み部2a1を形成する。なお、素子50の上面の左側略半分の領域50aに打ち込まれるp型ドーパントは、ホウ素でなくても構わない。
図3(b)に示すように、領域50aにp型電極8を形成し、当該p型電極4と干渉しないように、素子50の上面の右側略半分の領域50bにp型電極9を形成する。これにより、p型ドーパント濃度の高いイオン打ち込み部2a1上およびp型ドーパント濃度の低い低濃度部2a上に、それぞれ独立したp型電極8,9が形成される。また、素子50の下面にn型電極10を形成する。これにより、n型ドーパント濃度の低いn型半導体部1上にn型電極10が形成される。
p型電極9とn型電極10との間に電圧を印加し、DPPアニールを行う。
図3(c)に示すように、n型電極10を除去し、n型半導体部1の厚みがp型半導体部2の厚みと略等しくなるように研磨する。
図3(d)に示すように、素子50の下面にn型ドーパントをイオン打ち込みすることにより、n型半導体部1のn型ドーパント濃度を1×1019個/cm以上の濃度範囲とする。その後、素子50の下面にn型電極11を形成する。これにより、n型ドーパント濃度の高いn型半導体部1上にn型電極11が形成される。なお、素子50の下面に打ち込まれるn型ドーパントは、ヒ素、アンチモンでなくても構わない。
以上により、発光デバイス200を製造する。また、発光デバイス200の駆動時には、p型電極8とn型電極11との間に電圧を印加する。
(作用・効果)
本実施形態では、DPPアニール時には、p型ドーパント濃度の低い低濃度部2a上に形成されたp型電極9とn型ドーパント濃度の低いn型半導体部1上に形成されたn型電極10との間で電圧を印加する。これにより、上面側および下面側の両側から素子50全体を効率的に加熱することができる。また、駆動時には、p型ドーパント濃度の高いイオン打ち込み部2a1上に形成されたp型電極8とn型ドーパント濃度が高濃度化されたn型半導体部1上に形成されたn型電極11との間で電圧を印加する。これにより、上面側および下面側の発熱を抑え、素子50全体の発熱を抑制することができる。
また、DPPアニール後、n型半導体部1は、その厚みが領域50a下のp型半導体部2の厚みと略等しくなるように研磨されている。従って、素子50の体積が最小限に抑えられているため、駆動時の発熱を最大限抑制することができる。
(第3実施形態)
図4(a)に示すように、素子50の上面にp型電極12を形成する。これにより、p型ドーパント濃度の低い低濃度部2a上にp型電極12が形成される。また、素子50の下面にn型電極13を形成する。これにより、n型ドーパント濃度の低いn型半導体部1上にn型電極13が形成される。
p型電極12とn型電極13との間に電圧を印加し、DPPアニールを行う。
図4(b)に示すように、p型電極12を除去し、素子50の上面を研磨してp型半導体部2の低濃度部2aを除去することにより高濃度部2bを露出させる。その後、図4(c)に示すように、素子50の上面にp型電極14を形成する。これにより、p型ドーパント濃度の高い高濃度部2b上にp型電極14が形成される。
図4(d)に示すように、n型電極13を除去し、n型半導体部1の厚みがp型半導体部2の厚みと略等しくなるように研磨する。
図4(e)に示すように、素子50の下面にイオン打ち込みを行うことにより、n型半導体部1のn型ドーパント濃度を1×1019個/cm以上の濃度範囲とする。その後、素子50の下面にn型電極15を形成する。これにより、n型ドーパント濃度の高いn型半導体部1上にn型電極15が形成される。なお、素子50の下面に打ち込まれるn型ドーパントは、ヒ素、アンチモンでなくても構わない。
以上により、発光デバイス300を製造する。また、発光デバイス300の駆動時には、p型電極14とn型電極15との間に電圧を印加する。
(作用・効果)
本実施形態では、DPPアニール時には、p型ドーパント濃度の低い低濃度部2a上に形成されたp型電極12とn型ドーパント濃度の低いn型半導体部1上に形成されたn型電極13との間で電圧を印加する。これにより、上面側および下面側の両側から素子50全体を効率的に加熱することができる。また、駆動時には、p型ドーパント濃度の高い高濃度部2b上に形成されたp型電極14とn型ドーパント濃度が高濃度化されたn型半導体部1上に形成されたn型電極15との間で電圧を印加する。これにより、上面側および下面側の発熱を抑え、素子50全体の発熱を抑制することができる。
また、DPPアニール後、n型半導体部1は、その厚みが領域50a下のp型半導体部2の厚みと略等しくなるように研磨されている。従って、素子50の体積が最小限に抑えられているため、駆動時の発熱を最大限抑制することができる。
(第4実施形態)
図5(a)に示すように、素子50の上面にp型電極16を形成する。これにより、p型ドーパント濃度の低い低濃度部2a上にp型電極16が形成される。また、素子50の下面にn型電極17を形成する。これにより、n型ドーパント濃度の低いn型半導体部1上にn型電極17が形成される。
p型電極16とn型電極17との間に電圧を印加し、DPPアニールを行う。
図5(b)に示すように、p型電極16を除去し、素子50の上面にp型ドーパントをイオン打ち込みすることにより、低濃度部2aのp型ドーパント濃度を1×1019個/cm以上の濃度範囲とする。その後、図5(c)に示すように、素子50の上面にp型電極18を形成する。なお、素子50の上面に打ち込まれるp型ドーパントは、ホウ素でなくても構わない。
図5(d)に示すように、n型電極17を除去し、n型半導体部1の厚みがp型半導体部2の厚みと略等しくなるように研磨する。
図5(e)に示すように、素子50の下面にイオン打ち込みを行うことにより、n型半導体部1のn型ドーパント濃度を1×1019個/cm以上の濃度範囲とする。その後、素子50の下面にn型電極19を形成する。これにより、n型ドーパント濃度の高いn型半導体部1上にn型電極19が形成される。なお、素子50の下面に打ち込まれるn型ドーパントは、ヒ素、アンチモンでなくても構わない。
以上により、発光デバイス400を製造する。また、発光デバイス400の駆動時には、p型電極18とn型電極19との間に電圧を印加する。
(作用・効果)
本実施形態では、DPPアニール時には、p型ドーパント濃度の低い低濃度部2a上に形成されたp型電極16とn型ドーパント濃度の低いn型半導体部1上に形成されたn型電極17との間で電圧を印加する。これにより、上面側および下面側の両側から素子50全体を効率的に加熱することができる。また、駆動時には、p型ドーパント濃度が高濃度化された低濃度部2a上に形成されたp型電極18とn型ドーパント濃度が高濃度化されたn型半導体部1上に形成されたn型電極19との間で電圧を印加する。これにより、上面側および下面側の発熱を抑え、素子50全体の発熱を抑制することができる。
また、DPPアニール後、n型半導体部1は、その厚みが領域50a下のp型半導体部2の厚みと略等しくなるように研磨されている。従って、素子50全体の体積が最小限に抑えられているため、駆動時の発熱を最大限抑制することができる。
以上、本発明の好適な実施の形態について説明したが、本発明は上述の実施形態や実施例に限られるものではなく、特許請求の範囲に記載した限りにおいて様々な設計変更が可能なものである。
本実施形態では、素子50の上面の左側半分を領域50a、右側半分を領域50bとし、p型電極4,5、8,9を形成したが、領域50a,50bはどのように設定しても構わない。例えば、領域50aおよび領域50bを櫛歯状に形成し、当該領域50a,50bに沿って形成されるp型電極4,5、8,9が一軸方向に交互に並ぶようにしても構わない。
また、研磨後のn型半導体部1の厚みは、pn接合部3が形成可能な範囲内であれば如何なる値であっても構わない。
また、DPPアニール後、n型半導体部1の研磨および高濃度化を行わなくても構わない。この場合、駆動時にp型半導体側の発熱を抑制することができる。
また、n型ドーパントとp型ドーパントとがすべて逆の構成であっても構わない。
1 n型半導体部
2 p型半導体部
2a 低濃度部
2a1 イオン打ち込み部
2b 高濃度部
3 pn接合部
50 素子
100 半導体デバイス
200 半導体デバイス
300 半導体デバイス
400 半導体デバイス

Claims (7)

  1. 1×1014個/cm以上1×1016個/cm以下の濃度範囲でヒ素およびアンチモンのうちの1以上からなるn型ドーパントが均一に拡散された単結晶シリコンからなる基板の厚み方向一方の面に1×1019個/cm以上1×1021個/cm以下の濃度範囲でホウ素をイオン打ち込みすることにより、前記一方の面側にp型ドーパントの濃度がn型ドーパントの濃度よりも高くなるように拡散されたp型半導体部が形成され、前記一方の面と対向する他方の面側にn型ドーパントが拡散されたn型半導体部が形成され、前記p型半導体部と前記n型半導体部との境界部にpn接合部が形成された素子を作成する素子作成工程と、
    前記一方の面の第1の領域を除く第2の領域を研磨、もしくは、前記第2の領域にp型ドーパントをイオン打ち込みすることにより、前記第2の領域下の前記p型半導体部のp型ドーパントの濃度を1×1019個/cm以上とする第1の低抵抗部作成工程と、
    前記第1の領域に第1のp型電極を形成し、前記第2の領域に前記第1のp型電極と独立した第2のp型電極を形成し、前記他方の面に第1のn型電極を形成する第1の電極形成工程と、
    前記p型半導体部側が正電圧、前記n型半導体部側が負電圧となるように、前記第1のp型電極および前記第1のn型電極に所定の順方向バイアス電圧を印加して前記pn接合部に電流を流し、生じる熱により前記pn接合部内のp型ドーパントおよびn型ドーパントを拡散させてドーパント分布を繰り返し変化させるとともに、前記pn接合部における伝導帯と価電子帯に反転分布を生じさせ、反転分布を形成している伝導帯中の電子を誘導放出させることにより前記pn接合部に流れる電流を減少させて温度を低下させ、前記pn接合部内のp型ドーパントおよびn型ドーパントの分布を固定させるDPPアニール工程と、
    を備えた発光デバイスの製造方法。
  2. 前記DPPアニール工程後、前記第1のn型電極を除去する第1の電極除去工程と、
    n型ドーパントを添加することにより、前記n型半導体部のn型ドーパントの濃度を1×1019個/cm以上とする第2の低抵抗部作成工程と、
    前記他方の面に第2のn型電極を再形成する第2の電極形成工程と、
    をさらに備えた請求項1に記載の発光デバイスの製造方法。
  3. 前記第2の低抵抗部作成工程は、前記n型半導体部を前記pn接合部が形成可能な範囲内で可能な限り薄く研磨し、前記他方の面にn型ドーパントをイオン打ち込みすることにより、前記n型半導体部のn型ドーパントの濃度を1×1019個/cm以上とすることを特徴とする請求項2に記載の発光デバイスの製造方法。
  4. 1×1014個/cm以上1×10 16 個/cm以下の濃度範囲でヒ素およびアンチモンのうちの1以上からなるn型ドーパントが均一に拡散された単結晶シリコンからなる基板の厚み方向一方の面に1×1019個/cm以上1×1021個/cm以下の濃度範囲でホウ素をイオン打ち込みすることにより、前記一方の面側にp型ドーパントの濃度がn型ドーパントの濃度よりも高くなるように拡散されたp型半導体部が形成され、前記一方の面と対向する他方の面側にn型ドーパントが拡散されたn型半導体部が形成され、前記p型半導体部と前記n型半導体部との境界部にn型ドーパントとp型ドーパントとが混在して拡散されたpn接合部が形成された素子を作成する素子作成工程と、
    前記一方の面に第3のp型電極を形成し、前記他方の面に第3のn型電極を形成する第3の電極形成工程と、
    前記p型半導体部側が正電圧、前記n型半導体部側が負電圧となるように、前記第3のp型電極および前記第3のn型電極に所定の順方向バイアス電圧を印加して前記pn接合部に電流を流し、生じる熱により前記pn接合部内のp型ドーパントおよびn型ドーパントを拡散させてドーパント分布を繰り返し変化させるとともに、前記pn接合部における伝導帯と価電子帯に反転分布を生じさせ、反転分布を形成している伝導帯中の電子を誘導放出させることにより前記pn接合部に流れる電流を減少させて温度を低下させ、前記pn接合部内のp型ドーパントおよびn型ドーパントの分布を固定させるDPPアニール工程と、
    前記第3のp型電極を除去する第2の電極除去工程と、
    前記一方の面を研磨、もしくは、前記一方の面にp型ドーパントをイオン打ち込みすることにより、前記p型半導体部のp型ドーパントの濃度を1×1019個/cm以上とする第3の低抵抗部作成工程と、
    前記一方の面に第4のp型電極を再形成する第4の電極形成工程と、
    を備えた発光デバイスの製造方法。
  5. 前記DPPアニール工程後、前記第3のn型電極を除去する第3の電極除去工程と、
    n型ドーパントを添加することにより、前記n型半導体部のn型ドーパントの濃度を1×1019個/cm以上とする第4の低抵抗部作成工程と、
    前記他方の面に第3のn型電極を再形成する第5の電極形成工程と、
    をさらに備えた請求項4に記載の発光デバイスの製造方法。
  6. 前記第4の低抵抗部作成工程は、前記n型半導体部を前記pn接合部が形成可能な範囲内で可能な限り薄く研磨し、前記他方の面にn型ドーパントをイオン打ち込みすることにより、前記n型半導体部のn型ドーパントの濃度を1×1019個/cm以上とすることを特徴とする請求項5に記載の発光デバイスの製造方法。
  7. 前記発光デバイス内のn型ドーパントとp型ドーパントとが逆の構成であることを特徴とする請求項1〜6のいずれかに記載の発光デバイスの製造方法。
JP2017182689A 2017-09-22 2017-09-22 発光デバイスの製造方法 Expired - Fee Related JP6529048B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2017182689A JP6529048B2 (ja) 2017-09-22 2017-09-22 発光デバイスの製造方法
CN201810889858.6A CN109546531B (zh) 2017-09-22 2018-08-07 发光器件的制造方法
US16/120,319 US10389085B2 (en) 2017-09-22 2018-09-03 Method of manufacturing light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2017182689A JP6529048B2 (ja) 2017-09-22 2017-09-22 発光デバイスの製造方法

Publications (2)

Publication Number Publication Date
JP2019057692A JP2019057692A (ja) 2019-04-11
JP6529048B2 true JP6529048B2 (ja) 2019-06-12

Family

ID=65806843

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017182689A Expired - Fee Related JP6529048B2 (ja) 2017-09-22 2017-09-22 発光デバイスの製造方法

Country Status (3)

Country Link
US (1) US10389085B2 (ja)
JP (1) JP6529048B2 (ja)
CN (1) CN109546531B (ja)

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2780337B2 (ja) * 1989-05-31 1998-07-30 日本電気株式会社 高抵抗半導体層埋め込み型半導体レーザ
US6767809B2 (en) * 2002-11-19 2004-07-27 Silterra Malayisa Sdn. Bhd. Method of forming ultra shallow junctions
JP2009238902A (ja) * 2008-03-26 2009-10-15 Toshiba Corp 半導体発光素子
JP5209592B2 (ja) * 2009-11-25 2013-06-12 独立行政法人科学技術振興機構 受光素子の作製方法
JP5051861B1 (ja) * 2011-03-18 2012-10-17 株式会社ソディック 直管型発光ダイオード式照明灯
JP2012243824A (ja) * 2011-05-16 2012-12-10 Univ Of Tokyo 半導体レーザダイオード及びその作製方法
EP2845273B1 (en) * 2012-04-30 2016-06-08 Tubitak Methods for producing new silicon light source and devices
CN103227265B (zh) * 2013-04-12 2015-08-19 厦门大学 一种氮化镓基垂直腔面发射激光器的制作方法
CN105826437A (zh) * 2016-05-25 2016-08-03 扬州乾照光电有限公司 一种低成本发光二极管及其制作方法

Also Published As

Publication number Publication date
JP2019057692A (ja) 2019-04-11
US10389085B2 (en) 2019-08-20
CN109546531B (zh) 2020-12-22
CN109546531A (zh) 2019-03-29
US20190097384A1 (en) 2019-03-28

Similar Documents

Publication Publication Date Title
JP7140860B2 (ja) 半導体装置を形成する方法および半導体装置
JP6642609B2 (ja) 半導体装置および半導体装置の製造方法
JP6281642B2 (ja) 半導体装置および半導体装置の製造方法
JP6080024B2 (ja) バイポーラ半導体素子内の電荷キャリア寿命の調整
JP6529048B2 (ja) 発光デバイスの製造方法
JPS6224668A (ja) バイポ−ラ半導体デバイス及びその製造方法
JP5043445B2 (ja) 半導体デバイスの製造方法
TWI553714B (zh) 半導體裝置之製造方法
JP2018006496A (ja) 発光素子
JP2017055046A (ja) 半導体装置の製造方法
WO2017221546A1 (ja) 半導体装置の製造方法および半導体装置
JP6112071B2 (ja) 半導体装置の製造方法
JP2010114368A (ja) 半導体装置とその製造方法
JP2014072498A (ja) 半導体発光・受光素子の製造方法及び半導体発光・受光素子
JP2020205295A (ja) 炭化珪素半導体装置
JP2006108346A (ja) チップ型半導体素子とその製造方法
JP6398861B2 (ja) 半導体装置の製造方法
JP2008135439A (ja) バイポーラ半導体装置とその製造方法
JP2019033128A (ja) 半導体装置の製造方法
JP6445480B2 (ja) Soi基板の製造方法
JP2018056211A (ja) 半導体装置の製造方法
JP2019153676A (ja) 半導体装置
JP2001358154A (ja) 半導体装置の製造方法
JP2008277597A (ja) 高耐圧半導体装置
JP2017112333A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190508

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190508

R150 Certificate of patent or registration of utility model

Ref document number: 6529048

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees