CN109546531B - 发光器件的制造方法 - Google Patents

发光器件的制造方法 Download PDF

Info

Publication number
CN109546531B
CN109546531B CN201810889858.6A CN201810889858A CN109546531B CN 109546531 B CN109546531 B CN 109546531B CN 201810889858 A CN201810889858 A CN 201810889858A CN 109546531 B CN109546531 B CN 109546531B
Authority
CN
China
Prior art keywords
type
type dopant
electrode
concentration
type semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810889858.6A
Other languages
English (en)
Other versions
CN109546531A (zh
Inventor
津田裕树
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sodick Co Ltd
Original Assignee
Sodick Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sodick Co Ltd filed Critical Sodick Co Ltd
Publication of CN109546531A publication Critical patent/CN109546531A/zh
Application granted granted Critical
Publication of CN109546531B publication Critical patent/CN109546531B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/024—Arrangements for thermal management
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3223—IV compounds
    • H01S5/3224—Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0054—Processes for devices with an active region comprising only group IV elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/34—Materials of the light emitting region containing only elements of Group IV of the Periodic Table
    • H01L33/343—Materials of the light emitting region containing only elements of Group IV of the Periodic Table characterised by the doping materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0421—Electrical excitation ; Circuits therefor characterised by the semiconducting contacting layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2054—Methods of obtaining the confinement
    • H01S5/2059—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion
    • H01S5/2068—Methods of obtaining the confinement by means of particular conductivity zones, e.g. obtained by particle bombardment or diffusion obtained by radiation treatment or annealing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/305—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure
    • H01S5/3054—Structure or shape of the active region; Materials used for the active region characterised by the doping materials used in the laser structure p-doping

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

本发明提供一种可在DPP退火时有效率地加热元件并在驱动时抑制元件的发热的、发光器件的制造方法。发光器件的制造方法在形成于p型半导体部的第一区域下的、p型掺杂剂浓度低的低浓度部上形成第一p型电极，在形成于p型半导体部的第二区域下的、p型掺杂剂浓度高的高浓度部上形成第二p型电极，并在DPP退火时对第一p型电极与形成于n型半导体部上的第一n型电极之间施加规定的正向偏置电压。

Description

发光器件的制造方法
技术领域
本发明涉及一种硅半导体激光器中所使用的发光器件的制造方法。
背景技术
作为间接迁移型半导体激光器中所使用的元件，存在专利文献1中所记载者。所述元件包括硅等间接迁移型半导体，具有相对于n型掺杂剂浓度而言p型掺杂剂浓度高的p型半导体部、相对于p型掺杂剂浓度而言n型掺杂剂浓度高的n型半导体部及形成于p型半导体部与n型半导体部的边界部的pn接合部。
为了使包含此种间接迁移型半导体的元件发光，需要在元件的pn接合部内形成用于pn接合部发光的p型掺杂剂及n型掺杂剂的阵列。在专利文献1中，在元件形成后，以p型半导体部侧为正电压，n型半导体部侧为负电压的形式沿正向施加规定的偏置电压而使pn接合部中流动电流。通过如此产生的热而使pn接合部内的p型掺杂剂及n型掺杂剂扩散并使掺杂剂分布反复变化，并且通过偏置电压使pn接合部中的传导带及价电子带产生反转分布。并且，使形成有反转分布的传导带中的电子受激发射，由此使pn接合中流动的电流减少而使元件的温度下降，从而固定pn接合部内的p型掺杂剂及n型掺杂剂的分布(以下，称为DPP退火(Dressed Photon Phonon Annealing))。
而且，非专利文献1中记载了具有与专利文献1记载的元件相同的构成的硅半导体元件。而且，记载有所述元件的p型半导体部的p型掺杂剂浓度分布。更具体而言，p型半导体部的p型掺杂剂浓度在从元件的表面起约1.5μm的深度处达到峰值(peak)，所述峰值浓度大约为1×1019个/cm3。而且，p型半导体部通过针对均匀地扩散有n型掺杂剂的元件，对其表面进行p型掺杂剂的离子注入而形成。
将非专利文献1所记载的元件的深度与掺杂剂浓度之间的关系示于图6。另外，在图6中，以点划线表示相对于元件的深度的p型掺杂剂浓度，以实线表示相对于元件的深度的n型掺杂剂浓度。而且，元件的“深度”以被注入p型掺杂剂的一端面为基准，随着靠近另一端面而逐渐变深。
如图6所示，在非专利文献1所记载的元件中，n型掺杂剂浓度与元件的深度无关而为固定，以低的值得到抑制。而且，在深度浅的区域中，相对于n型掺杂剂浓度而言p型掺杂剂浓度高，其峰值大约为1×1019个/cm3。
即，在图6中，深度浅的区域示出了非专利文献1所记载的元件的p型半导体部的掺杂剂浓度分布。而且，深度深的区域示出了n型半导体部的掺杂剂浓度分布。并且，p型掺杂剂浓度与n型掺杂剂浓度之差小的区域示出了pn接合部的掺杂剂浓度分布。
现有技术文献
专利文献
专利文献1日本专利特开2012-243824号公报
非专利文献1川添忠(Tadashi Kawazoe)、西岗克纮(Katsuhiro Nishioka)、大津元一(Motoichi Ohtsu)著，“着衣光子对红外硅发光二极管的极化控制以及掺杂硼原子的空间分布分析(Polarization control of an infrared silicon light-emitting diodeby dressed photons and analyses of the spatial distribution of doped boronatoms)”，应用物理A(Applied Physics A)，2015年6月25日发行，p.1409～1415
发明内容
发明所要解决的问题
此处，一般而言，通过离子注入而添加的p型掺杂剂在元件的表面附近存留率低。从而，如图6所示，进行离子注入侧的表面附近的掺杂剂浓度与所述峰值相比格外低，而成为高电阻。而且，非专利文献1所记载的元件设计为元件整体中所扩散的n型掺杂剂浓度低，n型半导体部成为高电阻。从而，因被施加电压的p型半导体部侧及n型半导体部侧的表面附近均成为高电阻，所以在DPP退火时可有效地加热元件并使pn接合部内的p型掺杂剂及n型掺杂剂积极地扩散。
然而，因在驱动时所述高电阻部成为发热源，所以在长时间使用时元件会被加热，从而成为动作不良或故障的主要原因。
本发明是鉴于所述情况而成，其目的在于提供一种可在DPP退火时有效率地加热元件并在驱动时抑制元件的发热的、发光器件的制造方法。
解决问题的技术手段
第1发明的发光器件的制造方法包括：元件制作工序，对包含以1×1014个/cm3以上且1×1016个/cm3以下的浓度范围均匀地扩散有包含砷及锑中的一者以上的n型掺杂剂的单晶硅的基板的厚度方向上的其中一个面，以1×1019个/cm3以上且1×1021个/cm3以下的浓度范围进行硼的离子注入，由此制作在所述其中一个面侧形成有以p型掺杂剂的浓度高于n型掺杂剂的浓度的方式扩散的p型半导体部，在与所述其中一个面对向的另一个面侧形成有扩散有n型掺杂剂的n型半导体部，并在所述p型半导体部与所述n型半导体部的边界部形成有pn接合部的元件；第一低电阻部制作工序，通过对所述其中一个面的除去第一区域之外的第二区域进行研磨或对所述第二区域进行p型掺杂剂的离子注入，而将所述第二区域下的所述p型半导体部的p型掺杂剂的浓度设为1×1019个/cm3以上；第一电极形成工序，在所述第一区域形成第一p型电极，在所述第二区域形成独立于所述第一p型电极的第二p型电极，在所述另一个面上形成第一n型电极；以及DPP退火工序，以所述p型半导体部侧为正电压，所述n型半导体部侧为负电压的方式对所述第一p型电极及所述第一n型电极施加规定的正向偏置电压而使所述pn接合部中流动电流，通过所产生的热使所述pn接合部内的p型掺杂剂及n型掺杂剂扩散而使掺杂剂分布反复变化，并且使所述pn接合部中的导电带及价电子带中产生反转分布，并使形成有反转分布的导电带中的电子受激发射，由此使所述pn接合中流动的电流减少而使温度下降，并使所述pn接合部内的p型掺杂剂及n型掺杂剂的分布固定。
在本发明中，在DPP退火工序前的第一低电阻部制作工序中，通过对其中一个面的除去第一区域之外的第二区域进行研磨或对第二区域进行p型掺杂剂的离子注入，而将第二区域下的p型半导体部的p型掺杂剂浓度设为1×1019个/cm3以上。即，在其中一个面中的第一区域下将p型掺杂剂浓度维持为低浓度并使第二区域下的p型掺杂剂浓度高浓度化。而且，将元件整体中所扩散的n型掺杂剂浓度设定得低，在另一个面侧的n型半导体部中n型掺杂剂浓度成为低浓度。从而，在DPP退火时，通过对在其中一个面的第一区域中形成的第一p型电极与在另一个面上形成的第一n型电极之间施加电压，可有效率地加热元件整体。而且，在驱动时，通过对在第二区域中形成的第二p型电极与在另一个面上形成的第一n型电极之间施加电压，可抑制其中一个面侧的发热。
第2发明的发光器件的制造方法是根据第1发明所述的发光器件的制造方法，还包括：第一电极去除工序，在所述DPP退火工序后去除所述第一n型电极；第二低电阻部制作工序，通过添加n型掺杂剂，而将所述n型半导体部的n型掺杂剂的浓度设为1×1019个/cm3以上；以及第二电极形成工序，在所述另一个面上再形成第二n型电极。
在本发明中，在驱动前的第二低电阻部制作工序中，通过进行n型掺杂剂的离子注入，而将n型半导体部的n型掺杂剂的浓度设为1×1019个/cm3以上。即，使另一个面下的n型掺杂剂浓度高浓度化。由此，因除已经高浓度化的其中一个面的第二区域下之外，还可将另一个面下高浓度化，所以可抑制驱动时的其中一个面侧及另一个面侧的发热中的任一者，并抑制元件整体的发热。
第3发明的发光器件的制造方法是根据第2发明所述的发光器件的制造方法，其中，所述第二低电阻部制作工序通过在能够形成所述pn接合部的范围内尽可能地将所述n型半导体部研磨薄并对所述另一个面进行n型掺杂剂的离子注入，而使所述n型半导体部的n型掺杂剂的浓度为1×1019个/cm3以上。
在本发明中，第二低电阻部制作工序通过在能够形成pn接合部的范围内尽可能地将n型半导体部研磨薄并对另一个面进行n型掺杂剂的离子注入，而使n型半导体部的n型掺杂剂的浓度为1×1019个/cm3以上。由此，可将元件的体积控制为最小限度，并最大限度地抑制驱动时的发热。
第4发明的发光器件的制造方法包括：元件制作工序，对包含以1×1014个/cm3以上且1×1021个/cm3以下的浓度范围均匀地扩散有包含砷及锑中的一者以上的n型掺杂剂的单晶硅的基板的厚度方向上的其中一个面，以1×1019个/cm3以上且1×1021个/cm3以下的浓度范围进行硼的离子注入，由此制作在所述其中一个面侧形成有以p型掺杂剂的浓度高于n型掺杂剂的浓度的方式扩散的p型半导体部，在与所述其中一个面对向的另一个面侧形成有扩散有n型掺杂剂的n型半导体部，并在所述p型半导体部与所述n型半导体部的边界部形成有混合扩散有n型掺杂剂与p型掺杂剂的pn接合部的元件；第三电极形成工序，在所述其中一个面上形成第三p型电极，并在所述另一个面上形成第三n型电极；DPP退火工序，以所述p型半导体部侧为正电压，所述n型半导体部侧为负电压的方式对所述第三p型电极及所述第三n型电极施加规定的正向偏置电压而使所述pn接合部中流动电流，通过所产生的热使所述pn接合部内的p型掺杂剂及n型掺杂剂扩散而使掺杂剂分布反复变化，并且使所述pn接合部中的导电带及价电子带中产生反转分布，并使形成有反转分布的导电带中的电子受激发射，由此使所述pn接合中流动的电流减少而使温度下降，并使所述pn接合部内的p型掺杂剂及n型掺杂剂的分布固定；第二电极去除工序，去除所述第三p型电极；第三低电阻部制作工序，通过对所述其中一个面进行研磨或对所述其中一个面进行p型掺杂剂的离子注入，而将所述p型半导体部的p型掺杂剂的浓度设为1×1019个/cm3以上；以及第四电极形成工序，在所述其中一个面上再形成第四p型电极。
在本发明中，其中一个面附近不会存留p型掺杂剂而成为低浓度。而且，将元件整体中所扩散的n型掺杂剂浓度设定得低，在另一个面侧的n型半导体部中n型掺杂剂浓度成为低浓度。从而，通过对在其中一个面上形成的第三p型电极与在另一个面上形成的第三n型电极之间施加电压，可有效率地加热元件整体。而且，在DPP退火工序后的第三低电阻部制作工序中，通过对其中一个面进行研磨或对其中一个面进行p型掺杂剂的离子注入，而将p型半导体部的p型掺杂剂浓度设为1×1019个/cm3以上。即，使其中一个面下的p型掺杂剂浓度高浓度化。由此，可抑制驱动时其中一个面侧的发热。
第5发明的发光器件的制造方法是根据第4发明所述的发光器件的制造方法，还包括：第三电极去除工序，在所述DPP退火工序后去除所述第三n型电极；第四低电阻部制作工序，通过添加n型掺杂剂，而将所述n型半导体部的n型掺杂剂的浓度设为1×1019个/cm3以上；以及第五电极形成工序，在所述另一个面上再形成第三n型电极。
在本发明中，在驱动前的第四低电阻部制作工序中，通过进行n型掺杂剂的离子注入，而将n型半导体部的n型掺杂剂的浓度设为1×1019个/cm3以上。即，使另一个面下的n型掺杂剂浓度高浓度化。由此，因除已经成为高浓度的其中一个面下之外，还可将另一个面下高浓度化，所以可抑制驱动时的其中一个面侧及另一个面侧的发热中的任一者，并抑制元件整体的发热。
第6发明的发光器件的制造方法是根据第5发明所述的发光器件的制造方法，其中，所述第四低电阻部制作工序通过在能够形成所述pn接合部的范围内尽可能地将所述n型半导体部研磨薄并对所述另一个面进行n型掺杂剂的离子注入，而使所述n型半导体部的n型掺杂剂的浓度为1×1019个/cm3以上。
在本发明中，第四低电阻部制作工序通过在能够形成pn接合部的范围内尽可能地将n型半导体部研磨薄并对另一个面进行n型掺杂剂的离子注入，而使n型半导体部的n型掺杂剂的浓度为1×1019个/cm3以上。由此，可将元件的体积控制为最小限度，并最大限度地抑制驱动时的发热。
第7发明的发光器件的制造方法是根据所述第1～第6中任一项发明所述的发光器件的制造方法，其中，所述发光器件内的n型掺杂剂与p型掺杂剂为相反的构成。
在本发明中，发光元件内的n型掺杂剂与p型掺杂剂为相反的构成。从而，即便在n型掺杂剂与p型掺杂剂相反的情况下，也可应用本发明。
发明的效果
根据本发明，可在DPP退火时有效率地加热元件并在驱动时抑制元件的发热。
附图说明
图1是本实施方式的加工前的元件的立体图。
图2(a)～图2(d)是表示第1实施方式的发光器件的制造流程的图。
图3(a)～图3(d)是表示第2实施方式的发光器件的制造流程的图。
图4(a)～图4(e)是表示第3实施方式的发光器件的制造流程的图。
图5(a)～图5(e)是表示第4实施方式的发光器件的制造流程的图。
图6是表示非专利文献1中所记载的硅半导体元件的深度与p型掺杂剂浓度及n型掺杂剂浓度的关系的图表。
符号的说明
1：n型半导体部；
2：p型半导体部；
2a：低浓度部；
2a1：离子注入部；
2b：高浓度部；
3：pn接合部；
4、5、8、9、12、14、16、18：p型电极；
6、7、10、11、13、15、17、19：n型电极；
50：元件；
50a、50b：区域；
100、200、300、400：发光器件。
具体实施方式
以下，参照图示对本发明的实施方式进行说明。
如图1所示，加工前的元件50通过对包含以低浓度均匀地扩散有n型掺杂剂的单晶硅的基板的上表面进行p型掺杂剂的离子注入而制作。元件50包括：n型半导体部1，扩散有n型掺杂剂；p型半导体部2，以相对于n型掺杂剂浓度而言p型掺杂剂浓度变高的方式扩散有p型掺杂剂；以及pn接合部3，形成于n型半导体部1与p型半导体部2的边界部。
n型半导体部1形成于元件50的下表面侧。n型半导体部1中以1×1014个/cm3以上且1×1016个/cm3以下的浓度范围均匀地扩散有n型掺杂剂。n型掺杂剂例如包括砷及锑中的至少一个以上。
p型半导体部2形成于元件50的上表面侧。p型半导体部2中以p型掺杂剂浓度的峰值成为1×1019个/cm3以上且1×1021个/cm3以下的浓度范围的方式扩散有p型掺杂剂。此处，通过离子注入而添加的p型掺杂剂在元件50的表面附近存留率低。因此，在p型半导体部2中，在经离子注入的元件50的上表面附近形成有p型掺杂剂浓度低的低浓度部2a，在低浓度部2a的下侧形成有以峰值成为所述浓度范围的方式扩散有p型掺杂剂的高浓度部2b。p型掺杂剂例如包括硼。
其次，通过对所述元件50进行加工，针对发光器件100、发光器件200、发光器件300、发光器件400的制造方法，参照图2(a)～图5(e)来详细说明。
(第1实施方式)
如图2(a)所示，对元件50的上表面的左侧大致一半的区域50a进行研磨而去除p型半导体部2的低浓度部2a，由此使高浓度部2b露出。
如图2(b)所示，在区域50a中形成p型电极4，并以不与所述p型电极4干涉的方式在元件50的上表面的右侧大致一半的区域50b中形成p型电极5。由此，在p型掺杂剂浓度高的高浓度部2b上及p型掺杂剂浓度低的低浓度部2a上分别形成独立的p型电极4、p型电极5。而且，在元件50的下表面形成n型电极6。由此，在n型掺杂剂浓度低的n型半导体部1上形成n型电极6。
对p型电极5与n型电极6之间施加电压，进行DPP退火。
如图2(c)所示，去除n型电极6，并以n型半导体部1的厚度成为与区域50a下的p型半导体部2的厚度大致相等的方式进行研磨。
如图2(d)所示，通过对元件50的下表面进行n型掺杂剂的离子注入，而将n型半导体部1的n型掺杂剂浓度设为1×1019个/cm3以上的浓度范围。之后，在元件50的下表面形成n型电极7。由此，在n型掺杂剂浓度高的n型半导体部1上形成n型电极7。另外，注入至元件50的下表面的n型掺杂剂也可以不是砷、锑。
通过以上所述来制造发光器件100。而且，在驱动发光器件100时，对p型电极4与n型电极7之间施加电压。
(作用与效果)
在本实施方式中，在DPP退火时，对在p型掺杂剂浓度低的低浓度部2a上形成的p型电极5与在n型掺杂剂浓度低的n型半导体部1上形成的n型电极6之间施加电压。由此，可从上表面侧及下表面侧这两侧来对元件50整体有效率地加热。而且，在驱动时，对在p型掺杂剂浓度高的高浓度部2b上形成的p型电极4与在n型掺杂剂浓度经高浓度化的n型半导体部1上形成的n型电极7之间施加电压。由此，可抑制上表面侧及下表面侧的发热，并抑制元件50整体的发热。
而且，在DPP退火后，对n型半导体部1以其厚度成为与区域50a下的p型半导体部2的厚度大致相等的方式进行研磨。从而，因将元件50的体积控制为最小限度，所以可最大限度地抑制驱动时的发热。
(第2实施方式)
如图3(a)所示，通过对元件50的上表面的左侧大致一半的区域50a进行p型掺杂剂的离子注入，而在低浓度部2a的左侧大致一半形成p型掺杂剂浓度为1×1019个/cm3以上的离子注入部2a1。另外，注入至元件50的上表面的左侧大致一半的区域50a中的p型掺杂剂也可以不是硼。
如图3(b)所示，在区域50a中形成p型电极8，并以不与所述p型电极8干涉的方式在元件50的上表面的右侧大致一半的区域50b中形成p型电极9。由此，在p型掺杂剂浓度高的离子注入部2a1上及p型掺杂剂浓度低的低浓度部2a上分别形成独立的p型电极8、p型电极9。而且，在元件50的下表面形成n型电极10。由此，在n型掺杂剂浓度低的n型半导体部1上形成n型电极10。
对p型电极9与n型电极10之间施加电压，进行DPP退火。
如图3(c)所示，去除n型电极10，并以n型半导体部1的厚度成为与p型半导体部2的厚度大致相等的方式进行研磨。
如图3(d)所示，通过对元件50的下表面进行n型掺杂剂的离子注入，而将n型半导体部1的n型掺杂剂浓度设为1×1019个/cm3以上的浓度范围。之后，在元件50的下表面形成n型电极11。由此，在n型掺杂剂浓度高的n型半导体部1上形成n型电极11。另外，注入至元件50的下表面的n型掺杂剂也可以不是砷、锑。
通过以上所述来制造发光器件200。而且，在驱动发光器件200时，对p型电极8与n型电极11之间施加电压。
(作用与效果)
在本实施方式中，在DPP退火时，对在p型掺杂剂浓度低的低浓度部2a上形成的p型电极9与在n型掺杂剂浓度低的n型半导体部1上形成的n型电极10之间施加电压。由此，可从上表面侧及下表面侧这两侧来对元件50整体有效率地加热。而且，在驱动时，对在p型掺杂剂浓度高的离子注入部2a1上形成的p型电极8与在n型掺杂剂浓度经高浓度化的n型半导体部1上形成的n型电极11之间施加电压。由此，可抑制上表面侧及下表面侧的发热，并抑制元件50整体的发热。
而且，在DPP退火后，对n型半导体部1以其厚度成为与区域50a下的p型半导体部2的厚度大致相等的方式进行研磨。从而，因将元件50的体积控制为最小限度，所以可最大限度地抑制驱动时的发热。
(第3实施方式)
如图4(a)所示，在元件50的上表面形成p型电极12。由此，在p型掺杂剂浓度低的低浓度部2a上形成p型电极12。而且，在元件50的下表面形成n型电极13。由此，在n型掺杂剂浓度低的n型半导体部1上形成n型电极13。
对p型电极12与n型电极13之间施加电压，进行DPP退火。
如图4(b)所示，去除p型电极12并对元件50的上表面进行研磨而去除p型半导体部2的低浓度部2a，由此使高浓度部2b露出。之后，如图4(c)所示，在元件50的上表面形成p型电极14。由此，在p型掺杂剂浓度高的高浓度部2b上形成p型电极14。
如图4(d)所示，去除n型电极13，并以n型半导体部1的厚度成为与p型半导体部2的厚度大致相等的方式进行研磨。
如图4(e)所示，通过对元件50的下表面进行离子注入，而将n型半导体部1的n型掺杂剂浓度设为1×1019个/cm3以上的浓度范围。之后，在元件50的下表面形成n型电极15。由此，在n型掺杂剂浓度高的n型半导体部1上形成n型电极15。另外，注入至元件50的下表面的n型掺杂剂也可以不是砷、锑。
通过以上所述来制造发光器件300。而且，在驱动发光器件300时，对p型电极14与n型电极15之间施加电压。
(作用与效果)
在本实施方式中，在DPP退火时，对在p型掺杂剂浓度低的低浓度部2a上形成的p型电极12与在n型掺杂剂浓度低的n型半导体部1上形成的n型电极13之间施加电压。由此，可从上表面侧及下表面侧这两侧来对元件50整体有效率地加热。而且，在驱动时，对在p型掺杂剂浓度高的高浓度部2b上形成的p型电极14与在n型掺杂剂浓度经高浓度化的n型半导体部1上形成的n型电极15之间施加电压。由此，可抑制上表面侧及下表面侧的发热，并抑制元件50整体的发热。
而且，在DPP退火后，对n型半导体部1以其厚度成为与区域50a下的p型半导体部2的厚度大致相等的方式进行研磨。从而，因将元件50的体积控制为最小限度，所以可最大限度地抑制驱动时的发热。
(第4实施方式)
如图5(a)所示，在元件50的上表面形成p型电极16。由此，在p型掺杂剂浓度低的低浓度部2a上形成p型电极16。而且，在元件50的下表面形成n型电极17。由此，在n型掺杂剂浓度低的n型半导体部1上形成n型电极17。
对p型电极16与n型电极17之间施加电压，进行DPP退火。
如图5(b)所示，通过去除p型电极16，并对元件50的上表面进行p型掺杂剂的离子注入，而将低浓度部2a的p型掺杂剂浓度设为1×1019个/cm3以上的浓度范围。之后，如图5(c)所示，在元件50的上表面形成p型电极18。另外，注入至元件50的上表面的p型掺杂剂也可以不是硼。
如图5(d)所示，去除n型电极17，并以n型半导体部1的厚度成为与p型半导体部2的厚度大致相等的方式进行研磨。
如图5(e)所示，通过对元件50的下表面进行离子注入，而将n型半导体部1的n型掺杂剂浓度设为1×1019个/cm3以上的浓度范围。之后，在元件50的下表面形成n型电极19。由此，在n型掺杂剂浓度高的n型半导体部1上形成n型电极19。另外，注入至元件50的下表面的n型掺杂剂也可以不是砷、锑。
通过以上所述来制造发光器件400。而且，在驱动发光器件400时，对p型电极18与n型电极19之间施加电压。
(作用与效果)
在本实施方式中，在DPP退火时，对在p型掺杂剂浓度低的低浓度部2a上形成的p型电极16与在n型掺杂剂浓度低的n型半导体部1上形成的n型电极17之间施加电压。由此，可从上表面侧及下表面侧这两侧来对元件50整体有效率地加热。而且，在驱动时，对在p型掺杂剂浓度经高浓度化的高浓度部2b上形成的p型电极18与在n型掺杂剂浓度经高浓度化的n型半导体部1上形成的n型电极19之间施加电压。由此，可抑制上表面侧及下表面侧的发热，并抑制元件50整体的发热。
而且，在DPP退火后，对n型半导体部1以其厚度成为与区域50a下的p型半导体部2的厚度大致相等的方式进行研磨。从而，因将元件50整体的体积控制为最小限度，所以可最大限度地抑制驱动时的发热。
以上，对本发明的优选实施方式进行了说明，但本发明并不限于所述实施方式或实施例，只要在权利要求中有所记载，则能够进行各种设计变更。
在本实施方式中，将元件50的上表面的左侧一半设为区域50a，将右侧一半设为区域50b，并形成了p型电极4、p型电极5、p型电极8、p型电极9，但区域50a、区域50b如何设定皆可。例如，也可将区域50a及区域50b形成为梳齿状，沿所述区域50a、区域50b而形成的p型电极4、p型电极5、p型电极8、p型电极9沿一轴方向交替排列。
而且，研磨后的n型半导体部1的厚度只要在能够形成pn接合部3的范围内则可为任何值。
而且，也可在DPP退火后不进行n型半导体部1的研磨及高浓度化。此时，可在驱动时抑制p型半导体侧的发热。
而且，n型掺杂剂与p型掺杂剂也可均为相反的构成。

Claims (6)

1.一种发光器件的制造方法，其特征在于，包括：
元件制作工序，对包含以1×1014个/cm3以上且1×1016个/cm3以下的浓度范围均匀地扩散有包含砷及锑中的一者以上的n型掺杂剂的单晶硅的基板的厚度方向上的其中一个面，以1×1019个/cm3以上且1×1021个/cm3以下的浓度范围进行硼的离子注入，由此制作在所述其中一个面侧形成有以p型掺杂剂的浓度高于n型掺杂剂的浓度的方式扩散的p型半导体部，在与所述其中一个面对向的另一个面侧形成有扩散有n型掺杂剂的n型半导体部，并在所述p型半导体部与所述n型半导体部的边界部形成有pn接合部的元件；
第一低电阻部制作工序，通过对所述其中一个面的除去第一区域之外的第二区域进行研磨或对所述第二区域进行p型掺杂剂的离子注入，而将所述第二区域下的所述p型半导体部的p型掺杂剂的浓度设为1×1019个/cm3以上；
第一电极形成工序，在所述第一区域形成第一p型电极，在所述第二区域形成独立于所述第一p型电极的第二p型电极，在所述另一个面上形成第一n型电极；以及
DPP退火工序，以所述p型半导体部侧为正电压，所述n型半导体部侧为负电压的方式对所述第一p型电极及所述第一n型电极施加规定的正向偏置电压而使所述pn接合部中流动电流，通过所产生的热使所述pn接合部内的p型掺杂剂及n型掺杂剂扩散而使掺杂剂分布反复变化，并且使所述pn接合部中的导电带及价电子带中产生反转分布，并使形成有反转分布的导电带中的电子受激发射，由此使所述pn接合中流动的电流减少而使温度下降，并使所述pn接合部内的p型掺杂剂及n型掺杂剂的分布固定。
2.根据权利要求1所述的发光器件的制造方法，其特征在于，还包括：
第一电极去除工序，在所述DPP退火工序后去除所述第一n型电极；
第二低电阻部制作工序，通过添加n型掺杂剂，而将所述n型半导体部的n型掺杂剂的浓度设为1×1019个/cm3以上；以及
第二电极形成工序，在所述另一个面上再形成第二n型电极。
3.根据权利要求2所述的发光器件的制造方法，其特征在于，所述第二低电阻部制作工序通过在能够形成所述pn接合部的范围内将所述n型半导体部研磨薄并对所述另一个面进行n型掺杂剂的离子注入，而使所述n型半导体部的n型掺杂剂的浓度为1×1019个/cm3以上。
4.一种发光器件的制造方法，其特征在于包括：
元件制作工序，对包含以1×1014个/cm3以上且1×1021个/cm3以下的浓度范围均匀地扩散有包含砷及锑中的一者以上的n型掺杂剂的单晶硅的基板的厚度方向上的其中一个面，以1×1019个/cm3以上且1×1021个/cm3以下的浓度范围进行硼的离子注入，由此制作在所述其中一个面侧形成有以p型掺杂剂的浓度高于n型掺杂剂的浓度的方式扩散的p型半导体部，在与所述其中一个面对向的另一个面侧形成有扩散有n型掺杂剂的n型半导体部，并在所述p型半导体部与所述n型半导体部的边界部形成有混合扩散有n型掺杂剂与p型掺杂剂的pn接合部的元件；
第三电极形成工序，在所述其中一个面上形成第三p型电极，并在所述另一个面上形成第三n型电极；
DPP退火工序，以所述p型半导体部侧为正电压，所述n型半导体部侧为负电压的方式对所述第三p型电极及所述第三n型电极施加规定的正向偏置电压而使所述pn接合部中流动电流，通过所产生的热使所述pn接合部内的p型掺杂剂及n型掺杂剂扩散而使掺杂剂分布反复变化，并且使所述pn接合部中的导电带及价电子带中产生反转分布，并使形成有反转分布的导电带中的电子受激发射，由此使所述pn接合中流动的电流减少而使温度下降，并使所述pn接合部内的p型掺杂剂及n型掺杂剂的分布固定；
第二电极去除工序，去除所述第三p型电极；
第三低电阻部制作工序，通过对所述其中一个面进行研磨或对所述其中一个面进行p型掺杂剂的离子注入，而将所述p型半导体部的p型掺杂剂的浓度设为1×1019个/cm3以上；以及
第四电极形成工序，在所述其中一个面上再形成第四p型电极。
5.根据权利要求4所述的发光器件的制造方法，其特征在于，还包括：
第三电极去除工序，在所述DPP退火工序后去除所述第三n型电极；
第四低电阻部制作工序，通过添加n型掺杂剂，而将所述n型半导体部的n型掺杂剂的浓度设为1×1019个/cm3以上；以及
第五电极形成工序，在所述另一个面上再形成第三n型电极。
6.根据权利要求5所述的发光器件的制造方法，其特征在于，所述第四低电阻部制作工序通过在能够形成所述pn接合部的范围内将所述n型半导体部研磨薄并对所述另一个面进行n型掺杂剂的离子注入，而使所述n型半导体部的n型掺杂剂的浓度为1×1019个/cm3以上。
CN201810889858.6A 2017-09-22 2018-08-07 发光器件的制造方法 Active CN109546531B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017182689A JP6529048B2 (ja) 2017-09-22 2017-09-22 発光デバイスの製造方法
JP2017-182689 2017-09-22

Publications (2)

Publication Number Publication Date
CN109546531A CN109546531A (zh) 2019-03-29
CN109546531B true CN109546531B (zh) 2020-12-22

Family

ID=65806843

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810889858.6A Active CN109546531B (zh) 2017-09-22 2018-08-07 发光器件的制造方法

Country Status (3)

Country Link
US (1) US10389085B2 (zh)
JP (1) JP6529048B2 (zh)
CN (1) CN109546531B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040097057A1 (en) * 2002-11-19 2004-05-20 Silterra Malaysia Sdn. Bhd. Method of forming ultra shallow junctions
JP2012243824A (ja) * 2011-05-16 2012-12-10 Univ Of Tokyo 半導体レーザダイオード及びその作製方法
CN103227265A (zh) * 2013-04-12 2013-07-31 厦门大学 用于制作氮化镓基发光器件的非平面键合方法
CN105826437A (zh) * 2016-05-25 2016-08-03 扬州乾照光电有限公司 一种低成本发光二极管及其制作方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2780337B2 (ja) * 1989-05-31 1998-07-30 日本電気株式会社 高抵抗半導体層埋め込み型半導体レーザ
JP2009238902A (ja) * 2008-03-26 2009-10-15 Toshiba Corp 半導体発光素子
JP5209592B2 (ja) * 2009-11-25 2013-06-12 独立行政法人科学技術振興機構 受光素子の作製方法
JP5051862B1 (ja) * 2011-03-18 2012-10-17 株式会社ソディック 直管型発光ダイオード式照明灯
US9337395B2 (en) * 2012-04-30 2016-05-10 Tubitak Methods for producing new silicon light source and devices

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040097057A1 (en) * 2002-11-19 2004-05-20 Silterra Malaysia Sdn. Bhd. Method of forming ultra shallow junctions
JP2012243824A (ja) * 2011-05-16 2012-12-10 Univ Of Tokyo 半導体レーザダイオード及びその作製方法
CN103227265A (zh) * 2013-04-12 2013-07-31 厦门大学 用于制作氮化镓基发光器件的非平面键合方法
CN105826437A (zh) * 2016-05-25 2016-08-03 扬州乾照光电有限公司 一种低成本发光二极管及其制作方法

Also Published As

Publication number Publication date
CN109546531A (zh) 2019-03-29
US20190097384A1 (en) 2019-03-28
JP2019057692A (ja) 2019-04-11
US10389085B2 (en) 2019-08-20
JP6529048B2 (ja) 2019-06-12

Similar Documents

Publication Publication Date Title
US11335772B2 (en) Semiconductor device and method of manufacturing semiconductor device
CN107408581B (zh) 半导体装置及半导体装置的制造方法
CN106062961B (zh) 半导体装置以及半导体装置的制造方法
US9887190B2 (en) Semiconductor device and method for manufacturing the same
CN112055887A (zh) 半导体装置及制造方法
KR100766254B1 (ko) 태양전지용 접합층 형성방법
US11309413B2 (en) Semiconductor device with improved short circuit withstand time and methods for manufacturing the same
CN109546531B (zh) 发光器件的制造方法
KR101499835B1 (ko) 정전류 다이오드 소자 및 그 제조방법, 정전류 다이오드 셀타입 어레이 소자
US8586460B2 (en) Controlling laser annealed junction depth by implant modification
JP2018006496A (ja) 発光素子
CN107112369B (zh) 半导体装置以及半导体装置的制造方法
TWI553714B (zh) 半導體裝置之製造方法
US10388723B2 (en) Semiconductor device and semiconductor device manufacturing method
US20140352769A1 (en) Edge Counter-Doped Solar Cell With Low Breakdown Voltage
US20200119173A1 (en) Advanced field stop thyristor structure and manufacture methods
US9252292B2 (en) Semiconductor device and a method for forming a semiconductor device
US9196489B2 (en) Ion implantation based emitter profile engineering via process modifications
JP2020205295A (ja) 炭化珪素半導体装置
KR100293269B1 (ko) 반도체 소자 제조방법
KR101189540B1 (ko) 레이저를 이용한 태양전지의 선택적 에미터 형성방법
CN116918045A (zh) 半导体元件的制造方法及半导体元件
CN112872610A (zh) 一种基于激光制作沟槽mosfet的方法与装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant