JP6492991B2 - 固体撮像装置 - Google Patents

固体撮像装置 Download PDF

Info

Publication number
JP6492991B2
JP6492991B2 JP2015115987A JP2015115987A JP6492991B2 JP 6492991 B2 JP6492991 B2 JP 6492991B2 JP 2015115987 A JP2015115987 A JP 2015115987A JP 2015115987 A JP2015115987 A JP 2015115987A JP 6492991 B2 JP6492991 B2 JP 6492991B2
Authority
JP
Japan
Prior art keywords
solid
imaging device
state imaging
light receiving
receiving elements
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015115987A
Other languages
English (en)
Other versions
JP2017005427A (ja
Inventor
祐弥 三好
祐弥 三好
管野　透
透 管野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP2015115987A priority Critical patent/JP6492991B2/ja
Priority to US15/158,780 priority patent/US10446595B2/en
Priority to EP16170719.5A priority patent/EP3104594B1/en
Priority to CN201610397519.7A priority patent/CN106254798B/zh
Priority to CN201911132309.5A priority patent/CN110933339B/zh
Publication of JP2017005427A publication Critical patent/JP2017005427A/ja
Application granted granted Critical
Publication of JP6492991B2 publication Critical patent/JP6492991B2/ja
Priority to US16/561,015 priority patent/US10868057B2/en
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/10—Circuitry of solid-state image sensors [SSIS]; Control thereof for transforming different wavelengths into image signals
    • H04N25/11—Arrangement of colour filter arrays [CFA]; Filter mosaics
    • H04N25/13—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements
    • H04N25/134—Arrangement of colour filter arrays [CFA]; Filter mosaics characterised by the spectral characteristics of the filter elements based on three different wavelength filter elements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/701—Line sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Color Television Image Signal Generators (AREA)

Description

本発明は、固体撮像装置に関する。
オンチップマイクロレンズやカラーフィルタを有する固体撮像素子は、ビデオカメラやデジタルカメラ、複写機等、さまざまな撮像機器に用いられている。
また、特許文献１には、複数の容量を有する画素が行列状に複数配置されて構成される画素アレイと、画素アレイを構成する各画素に対する動作制御を行う制御回路とを備えた増幅型固体撮像装置が開示されている。
しかしながら、従来は、ウェハ上の画素領域の上下に電極パッドが設けられると、カラーフィルタ顔料の塗布ムラやマイクロレンズの形成ムラが発生することがあった。また、チップエッジから画素までの距離が近いと、ストレス（応力）の影響を画素が受け、画像特性が劣化することがあった。さらに、画素にアナログメモリや第２増幅トランジスタ（ＳＦ２）を含んでいると、画素サイズが変更された場合にＰＤ（フォトダイオード）間の距離が変わることになり、分解能が変化してしまうという問題があった。
上述した課題を解決し、目的を達成するために、本発明は、受光する色毎に一方向に配列されて受光量に応じた電荷を発生させる複数の受光素子を具備する光電変換部と、複数の前記受光素子が発生させる電荷をそれぞれ蓄積する複数の容量を具備する電荷蓄積部と、複数の前記容量が蓄積した電荷それぞれを信号として処理する信号処理部と、を有し、前記光電変換部と前記電荷蓄積部と前記信号処理部とは、１つのカラムを構成しており、前記電荷蓄積部は、前記カラムの中で、前記光電変換部を挟んで前記信号処理部に対向するように配置されていることを特徴とする。
上述した課題を解決し、目的を達成するために、本発明は、受光する色毎に一方向に配列されて受光量に応じた電荷を発生させる複数の受光素子を具備する光電変換部と、複数の前記受光素子が発生させる電荷をそれぞれ蓄積する複数の容量を具備する電荷蓄積部と、複数の前記容量が蓄積した電荷それぞれを信号として処理する信号処理部と、を有し、前記電荷蓄積部は、前記光電変換部を挟んで前記信号処理部に対向するように配置されていることを特徴とする。
本発明によれば、画像の読取り特性が低下することを防止した固体撮像装置を提供することができるという効果を奏する。
図１は、固体撮像装置がウェハに形成された第１状態例を示す図である。 図２は、固体撮像装置がウェハに形成された第２状態例を示す図である。 図３は、固体撮像装置の断面例を示す図である。 図４は、第１実施形態にかかる固体撮像装置の構成例を示す図である。 図５は、固体撮像装置が有するＲ光読取単位の構成例を示す図である。 図６は、固体撮像装置のレイアウトの第１例を模式的に示す図である。 図７は、固体撮像装置のレイアウトの第２例を模式的に示す図である。 図８は、固体撮像装置のレイアウトの第３例を模式的に示す図である。 図９は、書込みタイミングを示すタイミングチャートである。 図１０は、読み出しタイミングを示すタイミングチャートである。 図１１は、第２実施形態にかかる固体撮像装置の構成例を示す図である。
まず、本発明をするに至った背景について説明する。図１は、固体撮像装置（ＣＭＯＳリニアイメージセンサ）１０がウェハ１に形成された第１の状態例を模式的に示す図である。固体撮像装置１０は、複数の画素１１、信号処理ブロック１２、周辺回路１３及び電極パッド１４を有するチップである。
複数の画素１１は、一方向に配列され、それぞれ受光量に応じて電荷を発生させる光電変換を行う。信号処理ブロック１２は、画素１１が発生させた電荷を画像信号として、例えば相関二重サンプリング（ＣＤＳ）などの処理を行う。周辺回路１３は、信号処理ブロック１２が処理した信号を出力するための回路等を有する。電極パッド１４は、電源端子や周辺回路１３から外部へ画像信号を出力する端子等を備える領域である。
図１に示すように、固体撮像装置１０は、一方向に長く延びる形状となっており、配列された画素１１に隣接するように電極パッド１４が設けられた場合、画素１１は、チップ内の電極パッド１４から上述したような影響（形成ムラ、応力）を受けてしまうことがある。
図２は、固体撮像装置（ＣＭＯＳリニアイメージセンサ）１０ａがウェハ１ａに形成された第２の状態例を模式的に示す図である。固体撮像装置１０ａは、複数の画素１１、信号処理ブロック１２、周辺回路１３及び電極パッド１４が固体撮像装置１０とは異なる配置で設けられたチップである。以下、実質的に同一の構成には、同一の符号が付してある。
図２に示すように、固体撮像装置１０ａは、配列された画素１１に隣接する他のチップの電極パッド１４から、画素１１が上述したような影響（形成ムラ、応力）を受けてしまうことがある。
ここで、画素における上述した影響についてさらに詳述する。図３は、固体撮像装置１０の断面例を示す図である。固体撮像装置１０は、半導体基板１００に形成された画素領域１０２の上方に、絶縁膜１０４、パッシベーション膜１０６、平坦化膜１０８、カラーフィルタ１１０及びマイクロレンズ１１２が積層され、画素領域１０２に隣接するようにトップ配線層１１４が設けられている。トップ配線層１１４は、電極パッド１４となっている。
固体撮像装置１０は、パッド開口を形成した後に、カラーフィルタ１１０やオンチップのマイクロレンズ１１２を形成するための樹脂材料等をスピンコートで塗布される。このとき、固体撮像装置１０は、パッド開口部に段差が生じているので、この段差を起点として凹凸が発生してしまう。この凹凸は、パッド開口に近いほど大きなものになってしまう。すなわち、カラーフィルタ１１０やマイクロレンズ１１２とパッド開口部の距離が短いと、カラーフィルタ１１０やマイクロレンズ１１２に不均一性（形成ムラ）が生じてしまい、画素ごとに透過率、変換ゲインが変わり画像特性に影響がでてしまう。
また、固体撮像装置１０は、チップエッジにおいてダイボンディング時のＳｉ／接着剤／タブの線膨張係数差による熱応力やモールディング時の樹脂の硬化収縮に伴う応力（ストレス）の影響を受けやすく、画像特性に影響がでてしまう（例：ΔＩｄｓａｔ＝５％＠ストレス１００ＭＰａ）。
また、固体撮像装置１０は、画素にアナログメモリや第２増幅トランジスタ（ＳＦ２）を含んでいると、画素サイズの増大がＰＤ間の距離の増大につながるので、分解能が落ちてしまう。つまり、回路サイズの自由度がない。
（第１実施形態）
次に、図４及び図５を用いて、第１実施形態にかかる固体撮像装置の構成について説明する。図４は、第１実施形態にかかる固体撮像装置２の構成例を示す図である。
固体撮像装置２は、例えばＣＭＯＳカラーリニアセンサであり、画像読取装置や、画像読取装置を備えたＭＦＰ（Multifunction Peripheral）などに設けられる。固体撮像装置２は、Ｒ光読取単位２０ＲＥ、Ｒ光読取単位２０ＲＯ、Ｇ光読取単位２０ＧＥ、Ｇ光読取単位２０ＧＯ、Ｂ光読取単位２０ＢＥ及びＢ光読取単位２０ＢＯを有する。Ｒ光読取単位２０ＲＥは、図５を用いて後述するように画素３０を有し、Ｒ色の光を透過させるカラーフィルタとオンチップマイクロレンズが設けられている。Ｒ光読取単位２０ＲＯは、Ｒ光読取単位２０ＲＥと同じ構成となっている。
また、Ｇ光読取単位２０ＧＥ、Ｇ光読取単位２０ＧＯ、Ｂ光読取単位２０ＢＥ及びＢ光読取単位２０ＢＯは、受光する光の色を定めるカラーフィルタが異なることを除いて、Ｒ光読取単位２０ＲＥと同じ構成となっている。そして、Ｒ光読取単位２０ＲＥ、Ｒ光読取単位２０ＲＯ、Ｇ光読取単位２０ＧＥ、Ｇ光読取単位２０ＧＯ、Ｂ光読取単位２０ＢＥ及びＢ光読取単位２０ＢＯは、６つの画素を備え、それぞれの信号を１系統で順番に出力する１つのカラムを構成している。
なお、固体撮像装置２は、図４においては１つのカラムを構成する部分が示されているが、複数のカラムが一方向に配列され、受光する光の色毎にそれぞれ画素３０が一方向に例えば７０００個以上配列された構成となっている。また、固体撮像装置２は、カラム内に含まれる画素３０の数が６個に限定されることなく、他の数であってもよい。また、固体撮像装置２は、固体撮像装置２を構成する各部を制御する制御部を内部に備えていてもよい。
図５は、固体撮像装置２が有するＲ光読取単位２０ＲＥの構成例を示す図である。Ｒ光読取単位２０ＲＥは、画素３０及びアナログメモリ部４０を有し、Ｒ光を受光して光電変換を行う。
画素３０は、受光素子（ＰＤ：フォトダイオード）３００、リセットトランジスタ（ＲＴ）３０２、転送トランジスタ（ＴＸ）３０４、第１増幅トランジスタ（ＳＦ１：第１増幅器）３０６及びフローティングディフュージョン領域（ＦＤ領域）３０８が形成されており、リセット（ドレイン）電圧（Ｖｒｄ）３１０がリセットトランジスタ３０２に対して印加されている。
受光素子３００は、アノードが接地電圧に接続され、カソードが転送トランジスタ３０４に接続されており、受光量に応じた電荷を発生させる。また、受光素子３００は、それぞれ上層側に設けられたカラーフィルタによって受光する光の色が定められ、カラーフィルタの上部にそれぞれマイクロレンズが形成されている。転送トランジスタ３０４は、他端がリセットトランジスタ３０２及び第１増幅トランジスタ３０６に接続されており、受光素子３００が発生させた電荷をＦＤ領域３０８へ転送する。
ＦＤ領域３０８は、転送トランジスタ３０４と、第１増幅トランジスタ３０６と、リセットトランジスタ３０２とが接続されている領域であり、電荷を電圧に変換する電荷電圧変換部として機能する。リセットトランジスタ３０２は、ＦＤ領域３０８の電荷をリセットする。第１増幅トランジスタ３０６は、ＭＯＳトランジスタであり、ＦＤ領域３０８における電圧を増幅させて後段に対して出力するソースフォロアである。なお、第１増幅トランジスタ３０６は、サイズが大きくされすぎるとＦＤ領域３０８にぶらさがる容量が大きくなり、電荷電圧変換ゲインが低下するので（Ｖ＝Ｑ／Ｃにより）、後述する第２増幅トランジスタ２６よりも小さくされている。
アナログメモリ部４０は、選択スイッチ（ＳＬ）４００、メモリ容量（Ｃｒ）４０２、メモリ容量（Ｃｓ）４０４、選択スイッチ（ＲＤＲ）４０６、選択スイッチ（ＲＤＳ）４０８及び選択スイッチ（ＳＷ）４１０を有する。また、メモリ容量４０２及びメモリ容量４０４には、他の回路の接地電圧とは異なる電位（メモリ基準電圧４１２：Ｖｍ）が一端に印加されている。
メモリ容量４０２は、例えばＭＯＳ容量であり、画素３０のリセット時の電荷を蓄積する。メモリ容量４０４は、例えばＭＯＳ容量であり、画素３０が読取った画素信号を示す電荷を蓄積する。また、メモリ容量４０２及びメモリ容量４０４は、選択スイッチ側にかかる電圧が接地側の電圧よりも電源電圧側に近いレベルとなるため、ｎｃｈ型のＭＯＳトランジスタ（ＭＯＳ容量）であることが好ましい。
また、メモリ容量４０２及びメモリ容量４０４は、ＭＯＳ容量の両端の電位差がかならずしも酸化膜容量を維持できるほど大きいとは限らないため、デプレッション型のＭＯＳ容量であることが好ましい。また、メモリ容量４０２及びメモリ容量４０４は、一端のメモリ基準電圧４１２がその他の回路の接地電圧と共通にされてもよいが、このメモリ基準電圧４１２が揺れると、タイミングによってはそれがダイレクトに出力にも現れてしまう。よって、メモリ容量４０２及びメモリ容量４０４は、メモリ基準電圧４１２とその他の回路の接地電圧とが分けられている。
選択スイッチ４００、選択スイッチ４０６、選択スイッチ４０８及び選択スイッチ４１０は、メモリ容量４０２若しくはメモリ容量４０４に対して電荷を蓄積させる場合、又はメモリ容量４０２若しくはメモリ容量４０４が蓄積した電荷（電圧）を転送する場合に動作する。具体的には、第１増幅トランジスタ３０６が選択スイッチ４００を介して、メモリ容量４０２又はメモリ容量４０４のいずれかを選択するための選択スイッチ４０６及び選択スイッチ４０８と、画素３０のいずれかを選択するための選択スイッチ４１０に接続されている。メモリ容量４０２及びメモリ容量４０４は、電荷を蓄積する電荷蓄積部を構成しており、上述したＣＤＳを行う場合に電圧（信号）が読み出される。
また、固体撮像装置２（図４）は、第１電流源２２、第２電流源２４、第２増幅トランジスタ（第２増幅器）２６、カラム信号処理部２８及び電極ＰＡＤ２９を有する。第１電流源２２は、カラム内の各画素３０の第１増幅トランジスタ３０６に対する定電流源となっている。第２電流源２４は、カラム毎に設けられた第２増幅トランジスタ２６に対する定電流源となっている。なお、第１電流源２２及び第２電流源２４は、それぞれ流れる電流が可変となっている。
第２増幅トランジスタ２６は、例えば１つのｎｃｈ型のＭＯＳトランジスタである。第２増幅トランジスタ２６は、カラム内の各画素３０が出力する信号（電圧）を増幅させ、カラム信号処理部２８に対して出力する。第２増幅トランジスタ２６は、サイズが大きくても第１増幅トランジスタ３０６ほど変換ゲインへの影響がなく、ノイズ特性（フリッカノイズ、熱雑音、ＲＴＳノイズ等）を改善するために、第１増幅トランジスタ３０６よりもサイズが大きくされている。なお、第２増幅トランジスタ２６のバックゲートは、バックゲート効果が考慮されてソースに接続されることが好ましい。第２増幅トランジスタ２６は、ｐｃｈ型のＭＯＳトランジスタであってもよい。
カラム信号処理部２８は、カラム内の各画素３０が出力した信号に対し、所定の処理を行う。例えば、カラム信号処理部２８は、カラム内の各画素３０が出力する信号に対してＣＤＳなどの処理を行う信号処理部である。また、カラム信号処理部２８は、Ａ／Ｄ変換器などを備えていてもよい。電極ＰＡＤ２９は、上述した電極パッド１４に相当し、電源端子及び出力端子などが配置されている。
上述した各選択スイッチ（選択スイッチ４１０等）と、第１増幅トランジスタ３０６及び第２増幅トランジスタ２６は、それぞれＭＯＳトランジスタによって構成されている。また、各選択スイッチ等は、１つのトランジスタで構成されているが、トランジスタのＯＮ抵抗や、チャージインジェクションに応じて、ｎｃｈ型−Ｔｒとｐｃｈ型−Ｔｒを利用したＣＭＯＳ−ＳＷであってもよい。また、各選択スイッチ等は、電位によってはｐｃｈ型−Ｔｒで構成されてもよい。例えば、リセット電圧Ｖｒｄが高い場合、選択スイッチ４００の電位も高くなるため、ｎｃｈ型よりもｐｃｈ型のスイッチである場合の方がＯＮ抵抗は低くなる。
次に、固体撮像装置２のチップ上のレイアウト例について説明する。図６は、固体撮像装置２のチップ上のレイアウトの第１例を模式的に示す図である。ここで、（Ｒ）／（Ｇ）／（Ｂ）は、それぞれＲ／Ｇ／Ｂ色の光を透過させるカラーフィルタが設けられていることを示している。
図６に示すように、固体撮像装置２は、例えば色毎に配列された各画素３０が形成されている領域に隣接するように（図６においては上側に）、対応する各アナログメモリ部４０が形成される領域が配置されている。ここで、各画素３０が形成されている領域は、受光する色毎に一方向に配列されて受光量に応じた電荷を発生させる複数の受光素子３００を具備する光電変換部となっている。また、各アナログメモリ部４０が形成されている領域は、複数の受光素子３００が発生させる電荷をそれぞれ蓄積する各メモリ容量４０２及び各メモリ容量４０４を具備する電荷蓄積部となっている。なお、第１電流源２２が配置されている領域に第２電流源２４も配置されてもよい。
デコーダ回路５０は、例えば２カラムの各画素３０から出力される信号をデコードする。信号転送、電源ＧＮＤ領域５２には、信号転送及び電源ＧＮＤのための配線などが配置される。電極ＰＡＤ領域２９０は、例えば２カラムに対応する電極ＰＡＤ２９が配置される領域である。また、図６においては、２カラムに対して１つのデコーダ回路５０と、信号転送、電源ＧＮＤ領域５２と、電極ＰＡＤ領域２９０が配置されているが、これに限定されない。
固体撮像装置２は、画素３０と、当該画素３０に対応するアナログメモリ部４０との距離が、それぞれ略同じになるように配置されている。このように、固体撮像装置２は、受光する色が異なっても、画素３０とアナログメモリ部４０との距離がそれぞれ略同じにされているので、配線抵抗が略同じになり、セトリング時間などに差が生じて画像特性に影響をおよぼすことが防止されている。また、アナログメモリ部４０は、第１電流源２２と第２増幅トランジスタ２６の両方に接続される。よって、固体撮像装置２は、チップ上のレイアウトの第１例において、各第１電流源２２が配置される領域、各アナログメモリ部４０が配置される領域、各第２増幅トランジスタ２６が配置される領域の順に並ぶ配置がされている。
図７は、固体撮像装置２のチップ上のレイアウトの第２例を模式的に示す図である。固体撮像装置２のチップ上のレイアウトの第２例では、図６に示した第１例に対し、複数のダミー画素６０が配置されている。図７に示すように、ダミー画素６０は、アナログメモリ部４０に接続されていない画素であり、各画素３０が配列されている領域を挟むように配置されている。つまり、複数のダミー画素６０は、各第２増幅トランジスタ２６が配列されている領域と、各画素３０が配列されている領域との間に配列されている。また、複数のダミー画素６０は、各画素３０が配列されている領域と、各カラム信号処理部２８が配列されている領域との間にも配列されている。
なお、ダミー画素６０は、ＰＤ（及びカラーフィルタとマイクロレンズ）だけを備えていてもよいが、第１増幅トランジスタ３０６などの全てのダミー素子を備えていることが好ましい。外乱による影響（クロストーク）を低減し、素子の仕上がりを向上させるためである。
図８は、固体撮像装置２のチップ上のレイアウトの第３例を模式的に示す図である。固体撮像装置２のチップ上のレイアウトの第３例では、図６に示した第１例に対し、各第２増幅トランジスタ２６の位置が変更されている。具体的には、固体撮像装置２のチップ上のレイアウトの第３例では、カラム毎に各アナログメモリ部４０から第２増幅トランジスタ２６までの距離ができるだけ等しく（略等しく）なるようにされている。さらに、ダミー画素６０が配置されていてもよい。
次に、固体撮像装置２の動作について説明する。図９は、固体撮像装置２におけるアナログメモリ部４０への書込みタイミングを示すタイミングチャートである。図９に示すように、固体撮像装置２は、時刻ｔ１においてリセット電圧Ｖｒｄに接続されたリセットトランジスタ（ＲＴ）３０２がオンにされてＦＤ領域３０８の初期化を行う。そして、固体撮像装置２は、第１増幅トランジスタ３０６、選択スイッチ４００及び選択スイッチ４０６を介して、メモリ容量４０２へのリセットレベルの書き込みをスタートさせる。
固体撮像装置２は、時刻ｔ２においてリセットトランジスタ３０２がオフにされると、時刻ｔ３においてメモリ容量４０２への書き込みを終了させる。つまり、固体撮像装置２は、メモリ容量４０２にリセットレベルを記憶させる。
固体撮像装置２は、時刻ｔ４において転送トランジスタ３０４がオンにされることにより、受光素子３００が受光によって発生させた電荷を第１増幅トランジスタ３０６に転送する。そして、固体撮像装置２は、選択スイッチ４０８がオンにされてメモリ容量４０４に書き込みを行う。ここでは、受光素子３００が受光によって発生させた電荷をＦＤ領域３０８が電圧に変換して書込みが行われるため、メモリ容量４０４が保持するデータは読取った画像を示す信号レベルである。そして、固体撮像装置２は、時刻ｔ６においてアナログメモリ部４０への書き込みを終了させ、信号レベルのメモリ容量４０４への記憶を完了させる。
図１０は、固体撮像装置２におけるアナログメモリ部４０からの読み出しタイミングを示すタイミングチャートである。なお、図１０は、１カラムに６個の画素３０と、６個のアナログメモリ部４０を備えた固体撮像装置２の動作を示している。固体撮像装置２は、Ｒ光読取単位２０ＲＥ、Ｒ光読取単位２０ＲＯ、Ｇ光読取単位２０ＧＥ、Ｇ光読取単位２０ＧＯ、Ｂ光読取単位２０ＢＥ及びＢ光読取単位２０ＢＯ（ＲＥ，ＲＯ，ＧＥ，ＧＯ，ＢＥ，ＢＯ）に対して順番に読出しを行う。以下、Ｒ光読取単位２０ＲＥの動作を例にして説明する。
固体撮像装置２は、時刻ｔ１において、ＲＥ／ＲＯ／ＧＥ／ＧＯ／ＢＥ／ＢＯのいずれかを選択するための選択スイッチ４１０をオンにする。固体撮像装置２は、時刻ｔ２において、Ｒ光読取単位２０ＲＥのメモリ容量４０４に記憶している信号レベルの読み出しを行い、第２増幅トランジスタ２６を介して後段のカラム信号処理部２８に対して出力する。固体撮像装置２は、時刻ｔ３においてＲ光読取単位２０ＲＥのメモリ容量４０４からの読み出しを終了させる。
続いて、固体撮像装置２は、時刻ｔ４においてメモリ容量４０２に蓄積した電荷（リセットレベル）の読み出しを行い、第２増幅トランジスタ２６を介して後段のカラム信号処理部２８に対して出力する。固体撮像装置２は、時刻ｔ５において読み出しを終了させる。
カラム信号処理部２８は、信号レベルとリセットレベルの差分をとることにより、実質的な信号レベルを算出する処理を行う（ＣＤＳ）。画素ごとにオフセットレベルのばらつきがある場合、例えば第１増幅トランジスタ３０６にばらつきがある場合には、画像に縦筋（固定パターンノイズ）が現れる。固体撮像装置２は、ＣＤＳを行うことにより、画素３０毎のオフセットレベルをキャンセルする。また、リセットトランジスタ３０２をオンにするときに発生するｋＴＣノイズはリセットレベルと信号レベルに相関がある。そこで、固体撮像装置２は、ＣＤＳを実施することによってこれらのノイズをキャンセルするように構成されてもよい。
なお、カラム信号処理部２８は、例えば次のような処理を行う。カラム信号処理部２８は、信号レベルＶｓをある基準電圧Ｖｒｅｆにクランプして保持する。カラム信号処理部２８は、保持した信号レベルＶｓをＡ／Ｄ変換器によってデジタル信号に変換する。続いて、カラム信号処理部２８は、リセットレベルＶｒを受入れる。そして、カラム信号処理部２８は、信号レベルＶｓとリセットレベルＶｒの差分をゲイン倍（Ａ倍）したものを、クランプレベルＶｒｅｆから差し引いて出力する。つまり、Ｖｒｅｆ−（Ｖｒ−Ｖｓ）×Ａが出力されデジタル変換される。カラム信号処理部２８は、Ｖｒｅｆレベルと、Ｖｒｅｆ−（Ｖｒ−Ｖｓ）×Ａレベルをそれぞれデジタル変換した後に、その差分をとることにより、リセットレベルＶｒとシグナルレベルＶｓの差分を取り出す。
このように、固体撮像装置２は、比較的大きな面積を占めるメモリ容量４０４などが各画素３０を挟んで各カラム信号処理部２８に対向するように配置されているので、カラーフィルタ顔料の塗布ムラやマイクロレンズの形成ムラが発生することを防止されている。また、固体撮像装置２は、チップエッジから各画素３０までの距離が長くされているので、応力（ストレス）がかかりにくくされている。また、固体撮像装置２は、各画素３０が配列されている領域と、各アナログメモリ部４０が配列されている領域とが分けられているので、アナログメモリ部４０及びカラム信号処理部２８等の回路サイズの自由度があげられている。なお、画素３０を横断する信号線は、第２増幅トランジスタ２６が複数の画素３０からの出力を増幅するように構成されることにより、低減されている。
（第２実施形態）
次に、図１１を用いて、第２実施形態にかかる固体撮像装置の構成について説明する。図１１は、第２実施形態にかかる固体撮像装置２ａの構成例を示す図である。固体撮像装置２ａは、図４に示した固体撮像装置２に対して第１電流源２２が削除された構成となっている。固体撮像装置２ａは、第１電流源２２が設けられていないことにより、第１電流源２２によってながれる直流電流が低減されている。つまり、固体撮像装置２ａは、サブスレッショルド書き込みを行う。
２、２ａ、１０、１０ａ 固体撮像装置
２０ＲＥ、２０ＲＯ Ｒ光読取単位
２０ＧＥ、２０ＧＯ Ｇ光読取単位
２０ＢＥ、２０ＢＯ Ｂ光読取単位
２２ 第１電流源
２４ 第２電流源
２６ 第２増幅トランジスタ
２８ カラム信号処理部
２９ 電極ＰＡＤ
３０ 画素
４０ アナログメモリ部
６０ ダミー画素
１１０ カラーフィルタ
１１２ マイクロレンズ
２９０ 電極ＰＡＤ領域
３００ 受光素子
３０２ リセットトランジスタ
３０４ 転送トランジスタ
３０６ 第１増幅トランジスタ
３０８ ＦＤ領域
４００、４０６、４０８、４１０ 選択スイッチ
４０２、４０４ メモリ容量
４１２ メモリ基準電圧
国際公開第２０１１／１５５４４２号

Claims (15)

  1. 受光する色毎に一方向に配列されて受光量に応じた電荷を発生させる複数の受光素子を具備する光電変換部と、
    複数の前記受光素子が発生させる電荷をそれぞれ蓄積する複数の容量を具備する電荷蓄積部と、
    複数の前記容量が蓄積した電荷それぞれを信号として処理する信号処理部と、
    を有し、
    前記光電変換部と前記電荷蓄積部と前記信号処理部とは、１つのカラムを構成しており、
    前記電荷蓄積部は、
    前記カラムの中で、前記光電変換部を挟んで前記信号処理部に対向するように配置されていること
    を特徴とする固体撮像装置。
  2. 複数の前記受光素子が発生させた電荷をそれぞれ電圧に変換する複数の電荷電圧変換部における電圧を増幅させる複数の第１増幅器と、
    予め定められた複数の前記受光素子毎に信号を１系統で順番に出力するカラム毎に電圧を増幅させる複数の第２増幅器と、
    を有し、
    複数の前記第１増幅器及び複数の前記第２増幅器は、
    いずれもＭＯＳトランジスタによって形成されていること
    を特徴とする請求項１に記載の固体撮像装置。
  3. 前記第２増幅器は、
    前記第１増幅器よりもサイズが大きくされていること
    を特徴とする請求項２に記載の固体撮像装置。
  4. 前記第１増幅器は、
    １つのＭＯＳトランジスタによって形成されていること
    を特徴とする請求項２又は３に記載の固体撮像装置。
  5. 前記受光素子が発生させた電荷を前記容量に蓄積する場合にオンにされるスイッチを有し、
    前記スイッチは、
    前記第１増幅器が電圧を増幅させた場合に流れる電流を流すこと
    を特徴とする請求項２乃至４のいずれか１項に記載の固体撮像装置。
  6. 前記第２増幅器は、
    前記カラム毎に複数の前記容量からの距離が略等しくなるように配置されていること
    を特徴とする請求項２乃至５のいずれか１項に記載の固体撮像装置。
  7. 前記容量は、ＭＯＳ容量であること
    を特徴とする請求項１乃至６のいずれか１項に記載の固体撮像装置。
  8. 前記容量は、デプレッション型であること
    を特徴とする請求項７に記載の固体撮像装置。
  9. 複数の前記受光素子は、
    それぞれ上層側に設けられたカラーフィルタによって受光する光の色が定められ、前記カラーフィルタの上部にそれぞれマイクロレンズが形成されていること
    を特徴とする請求項１乃至８のいずれか１項に記載の固体撮像装置。
  10. 前記容量は、
    他の回路の接地電圧とは異なる電位が一端に印加されていること
    を特徴とする請求項１乃至９のいずれか１項に記載の固体撮像装置。
  11. 受光する色毎に一方向に配列されて受光量に応じた電荷を発生させる複数の受光素子を具備する光電変換部と、
    複数の前記受光素子が発生させる電荷をそれぞれ蓄積する複数の容量を具備する電荷蓄積部と、
    複数の前記容量が蓄積した電荷それぞれを信号として処理する信号処理部と、
    複数の前記受光素子が発生させた電荷をそれぞれ電圧に変換する複数の電荷電圧変換部における電圧を増幅させる複数の第１増幅器と、
    予め定められた複数の前記受光素子毎に信号を１系統で順番に出力するカラム毎に電圧を増幅させるものであって、前記カラム毎に複数の前記容量からの距離が略等しくなるように配置されている複数の第２増幅器と、
    を有し、
    前記電荷蓄積部は、
    前記光電変換部を挟んで前記信号処理部に対向するように配置されており、
    複数の前記第１増幅器及び複数の前記第２増幅器は、
    いずれもＭＯＳトランジスタによって形成されていること
    を特徴とする固体撮像装置。
  12. 前記容量は、ＭＯＳ容量であること
    を特徴とする請求項１１に記載の固体撮像装置。
  13. 前記容量は、デプレッション型であること
    を特徴とする請求項１２に記載の固体撮像装置。
  14. 複数の前記受光素子は、
    それぞれ上層側に設けられたカラーフィルタによって受光する光の色が定められ、前記カラーフィルタの上部にそれぞれマイクロレンズが形成されていること
    を特徴とする請求項１１乃至１３のいずれか１項に記載の固体撮像装置。
  15. 前記容量は、
    他の回路の接地電圧とは異なる電位が一端に印加されていること
    を特徴とする請求項１１乃至１４のいずれか１項に記載の固体撮像装置。
JP2015115987A 2015-06-08 2015-06-08 固体撮像装置 Active JP6492991B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2015115987A JP6492991B2 (ja) 2015-06-08 2015-06-08 固体撮像装置
US15/158,780 US10446595B2 (en) 2015-06-08 2016-05-19 Solid-state imaging device
EP16170719.5A EP3104594B1 (en) 2015-06-08 2016-05-20 Solid-state imaging device
CN201610397519.7A CN106254798B (zh) 2015-06-08 2016-06-07 固态成像装置
CN201911132309.5A CN110933339B (zh) 2015-06-08 2016-06-07 固态成像装置
US16/561,015 US10868057B2 (en) 2015-06-08 2019-09-05 Solid-state imaging device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015115987A JP6492991B2 (ja) 2015-06-08 2015-06-08 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2017005427A JP2017005427A (ja) 2017-01-05
JP6492991B2 true JP6492991B2 (ja) 2019-04-03

Family

ID=56087128

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015115987A Active JP6492991B2 (ja) 2015-06-08 2015-06-08 固体撮像装置

Country Status (4)

Country Link
US (2) US10446595B2 (ja)
EP (1) EP3104594B1 (ja)
JP (1) JP6492991B2 (ja)
CN (2) CN106254798B (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6584885B2 (ja) * 2015-09-14 2019-10-02 株式会社東芝 雑音除去機能を有する機器
JP6579259B2 (ja) 2016-03-10 2019-09-25 株式会社リコー 光電変換装置
JP6885246B2 (ja) 2017-07-18 2021-06-09 株式会社リコー 光電変換装置、撮像装置、光電変換方法
JP7159568B2 (ja) 2018-02-23 2022-10-25 株式会社リコー 光電変換素子、画像読取装置、および画像形成装置
JP7322552B2 (ja) * 2019-07-01 2023-08-08 株式会社リコー 光電変換装置、ラインセンサ、画像読取装置、及び画像形成装置
JP7298373B2 (ja) * 2019-07-31 2023-06-27 株式会社リコー 光電変換装置、画像読取装置、及び画像形成装置
JP7384211B2 (ja) * 2019-09-30 2023-11-21 株式会社ニコン 撮像素子、及び、撮像装置
JP7447591B2 (ja) 2020-03-18 2024-03-12 株式会社リコー 光電変換装置、画像読取装置、画像形成装置、及び撮像システム

Family Cites Families (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS4846076A (ja) 1971-10-08 1973-06-30
JPS4957925A (ja) 1972-08-25 1974-06-05
US5355164A (en) * 1990-06-25 1994-10-11 Fuji Photo Film Co., Ltd. Method and apparatus of correction image read signals by removing the influence of dark current therefrom
JPH08186241A (ja) * 1995-01-06 1996-07-16 Canon Inc 撮像素子と固体撮像装置
AU5449999A (en) * 1998-09-09 2000-03-27 Hamamatsu Photonics K.K. Solid-state camera
US6209025B1 (en) * 1998-11-09 2001-03-27 John C Bellamy Integrated video system
JP2000184282A (ja) 1998-12-15 2000-06-30 Canon Inc 撮像装置、撮像装置の駆動方法、画像処理方法、情報記録媒体、及び画像処理システム
US20030206236A1 (en) * 2002-05-06 2003-11-06 Agfa Corporation CMOS digital image sensor system and method
JP4288346B2 (ja) 2003-08-19 2009-07-01 国立大学法人静岡大学 撮像装置及び画素回路
JP2006101479A (ja) * 2004-09-02 2006-04-13 Canon Inc 固体撮像装置及びそれを用いたカメラ
US20090094570A1 (en) * 2005-09-13 2009-04-09 Evgeny Artyomov Configurable Asic-based Sensing Circuit
JP2008072188A (ja) 2006-09-12 2008-03-27 Olympus Corp 固体撮像装置
JP2008118435A (ja) * 2006-11-06 2008-05-22 Fujifilm Corp 固体撮像素子及びその出力回路
JP5076528B2 (ja) * 2007-02-06 2012-11-21 株式会社ニコン 光電変換部の連結／分離構造、固体撮像素子及び撮像装置
JP2009303088A (ja) 2008-06-17 2009-12-24 Panasonic Corp 固体撮像装置、その駆動方法及びカメラ
JP5172584B2 (ja) * 2008-10-07 2013-03-27 株式会社東芝 撮像装置
JP4640507B2 (ja) * 2009-01-06 2011-03-02 ソニー株式会社 固体撮像装置、固体撮像装置の信号処理方法、および撮像装置
JP4957925B2 (ja) 2009-01-30 2012-06-20 株式会社ブルックマンテクノロジ 増幅型固体撮像装置
JP5511203B2 (ja) 2009-03-16 2014-06-04 キヤノン株式会社 撮像素子及び撮像装置
US8654416B2 (en) * 2009-07-16 2014-02-18 Konica Minolta Business Technologies, Inc. Image reader
JP5495701B2 (ja) * 2009-10-07 2014-05-21 キヤノン株式会社 固体撮像装置
JP5506450B2 (ja) * 2010-02-24 2014-05-28 キヤノン株式会社 固体撮像装置及び固体撮像装置の駆動方法
WO2011142774A1 (en) * 2010-05-14 2011-11-17 Omnivision Technologies, Inc. Alternative color image array and associated methods
WO2011155442A1 (ja) 2010-06-11 2011-12-15 株式会社ブルックマンテクノロジ 増幅型固体撮像装置
US9527805B2 (en) * 2010-09-10 2016-12-27 Robert A. Casero Small molecules as epigenetic modulators of lysine-specific demethylase 1 and methods of treating disorders
JP2012065106A (ja) 2010-09-15 2012-03-29 Ricoh Co Ltd 画像信号処理装置、画像読み取り装置、及び画像信号処理方法
US9591275B2 (en) * 2010-09-28 2017-03-07 BAE Systems Imaging Solutions Inc. Hybrid camera sensor for night vision and day color vision
FR2968133B1 (fr) * 2010-11-29 2012-12-07 Soc Fr Detecteurs Infrarouges Sofradir Circuit de détection a double échantillonnage corrélé avec circuit d'anti-éblouissement amélioré
TWI491252B (zh) 2011-02-25 2015-07-01 Omnivision Tech Inc 影像感測器及用以對影像感測器所產生之影像進行向下取樣之方法
JP5361938B2 (ja) 2011-05-02 2013-12-04 キヤノン株式会社 固体撮像装置及びカメラ
JP6150457B2 (ja) * 2011-05-12 2017-06-21 キヤノン株式会社 固体撮像装置、固体撮像装置の駆動方法、固体撮像システム
JP6045156B2 (ja) 2011-05-25 2016-12-14 オリンパス株式会社 固体撮像装置
JP6056126B2 (ja) * 2011-10-21 2017-01-11 ソニー株式会社 固体撮像装置およびカメラシステム
US8854244B2 (en) * 2012-09-19 2014-10-07 Aptina Imaging Corporation Imagers with improved analog-to-digital converters
CN103905748A (zh) * 2012-12-28 2014-07-02 北京计算机技术及应用研究所 三维架构的超高清cmos图像传感器像素电路及其控制方法
JP6205885B2 (ja) * 2013-06-18 2017-10-04 株式会社リコー 光電変換素子、画像読取装置、画像形成装置及び画像読取方法
JP2015103958A (ja) * 2013-11-25 2015-06-04 ルネサスエレクトロニクス株式会社 撮像装置
JP6377947B2 (ja) * 2014-04-21 2018-08-22 ルネサスエレクトロニクス株式会社 固体撮像素子および電子機器

Also Published As

Publication number Publication date
CN106254798A (zh) 2016-12-21
EP3104594B1 (en) 2018-04-18
CN106254798B (zh) 2019-12-13
JP2017005427A (ja) 2017-01-05
CN110933339A (zh) 2020-03-27
US10446595B2 (en) 2019-10-15
EP3104594A1 (en) 2016-12-14
US20160358958A1 (en) 2016-12-08
CN110933339B (zh) 2022-05-13
US10868057B2 (en) 2020-12-15
US20190393252A1 (en) 2019-12-26

Similar Documents

Publication Publication Date Title
JP6492991B2 (ja) 固体撮像装置
JP7246009B2 (ja) 撮像装置
JP6619631B2 (ja) 固体撮像装置および撮像システム
US9142689B2 (en) Solid-state imaging apparatus and imaging apparatus
JP6299544B2 (ja) 固体撮像装置
US20030189159A1 (en) Photoelectric conversion device and gate voltage control
JP5973758B2 (ja) 固体撮像装置
JPWO2013140872A1 (ja) 固体撮像装置及び電子機器
JPH1084507A (ja) 能動画素イメージセンサ及びその製造方法
JP2018125842A (ja) 撮像装置およびカメラシステム
WO2017169478A1 (ja) 撮像素子および撮像装置
US9843748B2 (en) Solid-state image pickup device
US20170244915A1 (en) Image pickup apparatus and image pickup system
CN112449135A (zh) 具有可调放大器电路的成像系统
JP5440056B2 (ja) 固体撮像素子
WO2014178179A1 (ja) 固体撮像素子および撮像装置
CN109863603B (zh) 具有电子收集电极和空穴收集电极的图像传感器
JP2009225301A (ja) 光電変換装置の駆動方法
US20130070134A1 (en) Low Noise CMOS Pixel Array
US20160323523A1 (en) Multiple Image Sensing Pixel Arrays with Sharing Common Control Circuits
JP7496512B2 (ja) 撮像装置
JP6789699B2 (ja) 固体撮像素子及び撮像装置
JP5454003B2 (ja) 固体撮像素子
JP2018088717A (ja) 固体撮像装置
JP2022123970A (ja) 撮像素子、撮像装置、及び半導体モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180214

A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20180814

A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20181102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20181102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20181113

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181226

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190205

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190218

R151 Written notification of patent or utility model registration

Ref document number: 6492991

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151