CN103905748A - 三维架构的超高清cmos图像传感器像素电路及其控制方法 - Google Patents

Abstract

本发明公开了一种三维架构的超高清CMOS图像传感器像素电路及其控制方法，该像素电路包括感光元件、传感节点、传输晶体管、复位晶体管、选择晶体管、第一浮置扩散放大器、第二浮置扩散放大器、第一采样电容、第二采样电容、第一开关晶体管、第二开关晶体管。所述第二浮置扩散放大器对第二采样电容中的电压进行采样得到第一采样信号、第二采样信号，由模数转换电路对第一采样信号、第二采样信号进行相关双采样处理，得到图像信号。本发明在超高清CMOS图像传感器中低噪实现总体快门并实现图像信号高速转换和传输。

Description

三维架构的超高清CMOS图像传感器像素电路及其控制方法

技术领域

本发明涉及图像传感领域，具体涉及针对超高清需求的关于CMOS图像传感器的像素电路的布局改进以及像素阵列信号的高速读出方法。

背景技术

图像传感器通常通过电荷耦合技术（CCD）和互补金属氧化半导体技术（CMOS）来实现。CMOS图像传感器芯片技术是利用互补金属氧化物半导体的光电效应，通过光敏二极管阵列实现光信号的电信号转化，从而赋予了通用集成电路芯片感知外部图像的能力。CMOS图像传感器与现代的半导体工业的生产工艺相容。绝大多数的集成电路芯片都使用的低电阻率的半导体材料和工艺来制造，而传统的CCD采用高电阻率晶片，对生产工艺也有其特殊的要求，不能够用标准的集成电路生产线制造，不能将时钟控制电路、电荷放大器、信号处理电路等集成在同一块芯片上。相比CCD，CMOS可以很容易地在芯片上添加信号处理电路将每个像素的信号放大，使得光灵敏度、信噪比、系统的集成度和读出速度得以提高。CMOS图像传感器将是图像传感器的发展趋势。

在通常的应用中，图像传感器是以滚动快门（rolling shutter）的模式运作的。滚动式曝光中各行像素以串行方式曝光，第一行和最后一行的曝光时间间隔为一帧像素的读出时间。由于被摄物体运动或相机的抖动，滚动式曝光会使图像，特别是高清图像产生畸变。而使用总体快门（global shutter）进行的总体曝光可以使所有像素在同一时间段曝光。对物体或相机运动的情况也能获得清晰的图像。在一些应用中，比如机械视图和动作分析中，要求有总体快门（globe shutter）。理论上而言，总体快门可以实现无穷短的曝光时间。而滚动快门的曝光时间最短也需要一行的扫描时间。这使得在高速摄影和高清摄影中，总体快门被广泛应用。目前有主要有两种总体快门：触发式总体快门（triggered global shutter）和流水线式总体快门（pipelined global shutter），应用触发式总体快门，在捕捉下一个图像之前，必须将第一个图像读取完毕。而流水线式总体快门则能在读取前一个图像数据的同时捕捉新的图像。触发式总体快门主要应用于要求目标静止的机械视图中，而流水线式总体快门则主要应用于动作分析和高分辨率的相机中。在持续记录的模式下，带有流水线式总体快门的像素能够始终保持传感状态。

CCD图像传感器能够有效的兼容流水线式整体快门。然而，在CMOS图像传感器中使用总体快门却很困难，目前通常采用的是将电荷检测部当作模拟内存的方法。基于此方法的CMOS图像传感器的像素构造中，从光电二极管读出信号电荷到电荷检测部是在整个摄影区域同时进行的。这样一来，电荷检测部直至输出信号电荷之前用来作为模拟内存。基于该方法的总体曝光功能，由于事先将光电转换结束的信号电荷存储在电荷检测部，因此将在电荷检测部读出信号电荷前的复位电压无法从像素输出。结果导致无法去除电荷检测部复位时发生的复位噪声。而且，由于电荷检测部最长可储存约一个帧的信号电荷，因此在电荷检测部发生的暗电流增加固定图像噪声，导致图像的SN比（信噪比）劣化。因此，将像素内的电荷检测部当作模拟内存的全面曝光功能，由于不管是随机噪声，还是在固定图像噪声方面均有劣化的可能，需要进行进一步的改善。

目前图像传感器芯片发展的一个主要方向是高清和超高清方向。然而，目前制约图像传感器芯片性能发展的方面之一是图像信号的传输速度和模数转换速度跟不上图像信号的读取速度，同时读出的信号噪声较高。

由此，需要提出一个在超高清CMOS图像传感器中低噪实现总体快门并实现图像信号高速转换和传输的改进像素电路方案。

发明内容

本发明的目的在于提供一种三维架构的超高清CMOS图像传感器像素电路及其控制方法，用于在超高清CMOS图像传感器中低噪实现总体快门并实现图像信号高速转换和传输。

为了实现上述目的，本发明提供一种三维架构的超高清CMOS图像传感器像素电路，其特征在于，包括：感光元件、传感节点、传输晶体管、复位晶体管、选择晶体管、第一浮置扩散放大器、第二浮置扩散放大器、第一采样电容、第二采样电容、第一开关晶体管、第二开关晶体管；

所述感光元件根据接收的光照产生电压信号，所述传输晶体管将所述电压信号传输到所述传感节点，所述复位晶体管把所述传感节点进行复位，所述第一开关晶体管、所述第二开关晶体管闭合时，所述第一采样电容、所述第二采样电容的电压为复位电压，所述第二浮置扩散放大器对第二采样电容中的复位电压进行采样得到第一采样信号，并通过所述选择晶体管输出到一模数转换电路；

所述传输晶体管在所述第一开关晶体管闭合、所述第二开关晶体管断开时，将所述感光元件产生的电压信号通过所述传感节点、所述第一浮置扩散放大器传递到所述第一采样电容；所述第一开关晶体管断开、所述第二开关晶体管闭合，使得所述第一采样电容、所述第二采样电容的电压平分，所述第二浮置扩散放大器对所述第二采样电容的电压进行采样，得到第二采样信号，并通过所述选择晶体管输出到所述模数转换电路；

所述模数转换电路对第一采样信号、第二采样信号进行相关双采样处理，得到图像信号。

所述的超高清CMOS图像传感器像素电路，其中，还包括：偏置晶体管；

所述偏置晶体管与所述传感节点连接，组成偏置电路，用于施加一偏置电压，使得所述电压信号在该偏置电压的大小之上进行波动。

所述的超高清CMOS图像传感器像素电路，其中，所述第一开关晶体管与所述第一浮置扩散放大器的输出端连接，所述第二开关晶体管与所述第二浮置扩散放大器的输入端连接。

所述的超高清CMOS图像传感器像素电路，其中，所述第一采样电容、所述第二采样电容的电容大小相等。

所述的超高清CMOS图像传感器像素电路，其中，所述第一采样电容、所述第二采样电容均为MOS电容。

所述的超高清CMOS图像传感器像素电路，其中，所述模数转换电路以如下方式进行相关双采样处理：

(V_RST-(2V_RST-V_signal)/2)*2＝V_signal

其中：

V_RST，第一采样信号，即复位电压；

(2V_RST-V_signal)/2，第二次采样信号；

V_signal，图像信号。

为了实现上述目的，本发明提供一种如所述像素电路的电路布局，其特征在于，所述电路布局为三维的电路布局，所述感光元件和与其共用N型半导体的晶体管布置于感光表面，其余晶体管布置于所述感光元件下方。

为了实现上述目的，本发明提供一种如所述像素电路的模数转换方法，其特征在于，为所述像素电路的像素阵列中每一列像素设置独立的模数转换器，通过所述模数转换器对像素电路输出的模拟信号进行模数转换。

为了实现上述目的，本发明提供一种如所述像素电路的控制方法，其特征在于，包括：

步骤一，复位传感节点，闭合第一开关晶体管、第二开关晶体管，第一采样电容、第二采样电容的电压为复位电压，第二浮置扩散放大器对第二采样电容的复位电压进行采样，得到第一采样信号；

步骤二，断开第二开关晶体管，使第一采样电容、第二采样电容断开连接，由传输晶体管将感光元件产生的电压信号通过传感节点、第一浮置扩散放大器传递到第一采样电容；

步骤三，断开第一开关晶体管，闭合第二开关晶体管，使得第一采样电容、第二采样电容的电压信号平分，第二浮置扩散放大器对第二采样电容的电压进行采样，得到第二采样信号；

步骤四，对第一采样信号、第二采样信号进行相关双采样处理，得到图像信号。

所述的控制方法，其中，所述步骤四中，还包括：以如下方式进行相关双采样处理：

(V_RST-(2V_RST-V_signal)/2)*2＝V_signal

其中：

V_RST，第一采样信号，即复位电压；

(2V_RST-V_signal)/2，第二次采样信号；

V_signal，图像信号。

与现有技术相比，本发明的有益技术效果在于：

(1)本发明采用相减技术，减少了由于像素之间产生的固定图像噪声，使得图像传感器可以完成相关双采样，同时使得图像传感器能够在低固定噪声的前提下完成总体曝光。

(2)为了弥补电路线路复杂，相对感光面积较小的弱点，本发明采用了三维架构对电路进行布局，将感光面置于顶层，将其余部分尽可能的置于感光面之下，使得开口率得到大幅提升。

(3)本发明还采用了列并行模数转换技术，给每一列像素分配一个独立的模数转换器进行模数转换。相对通常的行读出结构，特别是针对高分辨率的图像传感器，该项技术在大幅度提高模数转换速度的同时降低了噪音，提高了图像质量。

附图说明

图1是本发明的超高清CMOS图像传感器像素电路图；

图2是图1中CMOS图像传感器像素电路的局部水平电路布局图；

图3是图1中超高清CMOS图像传感器像素电路的局部三维电路布局图；

图4是现有CMOS图像传感器像素电路的行读出结构图；

图5是本发明的三维架构的超高清CMOS图像传感器像素电路的高速并行列读出结构。

其中，附图标记：

PPD-光电二极管

TX–传输晶体管

RST-复位晶体管

SN–传感节点

FDA₁-读入信号的浮置扩散放大器

FDA₂-输出信号的浮置扩散放大器

SEL-行选择晶体管

PC-偏置晶体管

C₁-采样电容

C₂-采样电容

SWITCH₁-C₁和C₂的开关晶体管

SWITCH₂-C₂的开关晶体管

具体实施方式

下面结合附图和具体实施例对本发明的技术方案进行详细的描述，以更进一步了解本发明的目的、方案及功效，但并非作为本发明所附权利要求保护范围的限制。

如图1所示，是本发明的三维架构的超高清CMOS图像传感器像素电路图。

在图1中，像素电路由复位晶体管RST，传输晶体管TX，偏置晶体管PC，开关晶体管SWITCH₁、SWITCH₂（缩写为SW），浮置扩散放大器FDA₁、FDA₂，选择晶体管SEL共8个晶体管组成。另外还有光电二极管PPD和两个采样电容C₁、C₂。

光电二极管PPD与传输晶体管TX直接连接，由传输晶体管TX直接控制光电二极管PPD产生的电压信号的传输。

传感节点SN与复位晶体管RST连接组成复位电路部分，用于提供电路的复位信号；传感节点SN与偏置晶体管PC连接组成偏置电路部分，用于施加偏置电压，使得电压信号在偏置电压的大小之上进行波动，防止电压信号的失真；传感节点SN还与读入信号的浮置扩散放大器FDA₁进行连接，完成对信号的采集和检测。

浮置扩散放大器FDA₁与开关晶体管SWITCH₁连接，开关晶体管SWITCH₁与开关晶体管SWITCH₂和采样电容C₁进行连接，同时开关晶体管SWITCH₂和采样电容C₂进行连接，用于进行信号的存储和传输。

采样电容C₂与浮置扩散放大器FDA₂进行连接，完成对输出信号的检测和采集，并通过选择晶体管SEL对信号进行输出。

像素电路通过如上电路完成的具体电路控制过程如下：

首先，复位晶体管RST打开，开关晶体管SWITCH₁、SWITCH₂闭合，复位信号将会传递到采样电容C₁和C₂上，这时采样电容C₁和C₂上的电压都为复位电压V_RST。将采样电容C₂的复位电压V_RST通过浮置扩散放大器FDA₂进行采样，再通过选择晶体管SEL输出到模数转换电路（如模数转换器AD）。然后断开开关晶体管SWITCH₂，让采样电容C₁与C₂之间断开连接，但此时开关晶体管SWITCH₁仍然是导通的。接着开启/打开传输晶体管TX，让光电二极管PPD产生的电压信号通过浮置扩散放大器FDA₁传递到采样电容C₁上，这时采样电容C₁和C₂上的电压分别为V_RST-V_signal和V_RST。之后，打开选择晶体管SEL，打开选择晶体管SEL的同时，采样电容C₂上的电压为复位电压V_RST，接着断开开关晶体管SWITCH₁，闭合开关晶体管SWITCH₂，让采样电容C₁和C₂上的电压相等，由于设计时使C₁和C₂的电容大小相等，此时采样电容C₂上的电压将变成(2V_RST-V_signal)/2。浮置扩散放大器FDA₂对采样电容C₂的电压信号采样后通过选择晶体管SEL输出到模数转换器AD，在模数转换器AD中将浮置扩散放大器FDA₂第二次采样得到的电压信号与第一采样得到的复位信号进行相关双采样处理，具体是：

采用第一次采样得到的复位信号减去第二次采样得到的电压信号，再将差值增倍的方式，可以准确得到光电二极管PPD通过光电感应传出的图像信号V_signal的大小。即：

(V_RST-(2V_RST-V_signal)/2)*2＝V_signal

其中：

V_RST，第一采样信号，即复位电压；

(2V_RST-V_signal)/2，第二次采样信号；

V_signal，图像信号。

在像素电路中，图像传感器像素设计能够使得杂光散光和电荷泄露的影响更少。因为在一次曝光期间辐射感光元件上产生的所有信号都存放在开关晶体管SWITCH₁、SWITCH₂之后的采样电容C₁和C₂中，使得信号稳定噪音小，方便进行传输和处理。在像素电路中，可在图像传感器中使用总体快门进行总体曝光。由于理论上而言，总体快门可以实现无穷短的曝光时间，所以可以通过总体快门实现超高清图像的高帧率输出。

在像素电路中，可在使用总体曝光的同时进行相关双采样（CDS）。传统的像素电路是先依靠全局复位晶体管RST复位，然后通过全局传输晶体管TX传输到浮置扩散放大器（FDA）后，先读取信号电平，然后读取复位电平，两次的复位噪声不相关，不能完全消除复位噪声。本发明由于采用了相关双采样技术，在不破坏感光元件所获得信号的前提下，能够在一次曝光期间复位传感节点，并在曝光期间读取传感节点的复位电平。这样就使得，即便是在总体曝光模式，也能够使得像素阵列在较低的固定图像噪声（FPN）下工作。

在像素电路中，可在相同的CMOS工艺下能够达到更高的灵敏度。像素电路中电荷转化为电压的能力主要是由浮置扩散节点的电容值来决定，浮置扩散电容越大，转换增益越小，灵敏度就越小。所以为了得到高灵敏度，将会把浮置扩散放大器做得最小。但其他传感器还需要考虑浮置扩散电容小会导致不能完全容纳光电二极管传输过来的电荷。而在本发明中，电荷是由两个采样电容C₁和C₂进行储存的，浮置扩散放大器FDA₁、FDA₂与后端的采样电容C₁和C₂完全隔开，在设计时，可以把浮置扩散放大器FDA₁、FDA₂做得最小，从而提高灵敏度并减小噪声。

在像素电路中，寄生光感度小。传统像素电路中浮置扩散节点是一个PN结，虽然表层可以覆盖金属遮光，但是仍然容易感光，从而造成寄生漏电较大。而本发明中浮置扩散放大器FDA₁、FDA₂与采样电容C₁和C₂完全隔离，采样电容C₁和C₂采用MOS电容，它们的大小是浮置扩散放大器电容值的好几倍，稳定性较传统的像素电路有了较大提升。而且具有很低的感光度，漏电也非常小。另外，由于采用了相关双采样的操作方式，所以本发明的像素电路的寄生光感度非常小，快门效率非常高，甚至能达到99.99%。

在像素电路中，通过设置一个传输晶体管TX和复位晶体管RST，从而提供了一个抗干扰的保护机制。当感光元件曝光过度的时候，过多的电荷能够通过复位晶体管RST和传输晶体管TX释放出去。这个位于光电二极管PPD上的传输晶体管TX具有电压高时不导电，只有电压低到一定的水平，通常是-0.4V左右时才能导电的特性。传统类型的像素往往要求有一个连接到光电二极管的独立的二级抗干扰传输晶体管，而且抗干扰传输晶体管上的电荷泄漏有可能干扰光电二极光管上信号的捕捉。

在一实施例中，像素电路可采用三维的电路架构。传统图像传感芯片的面积除了用于感光元件外，还有一部分开销用于电荷传输等。光电二极管的开口在单位像素中所占的比率被称为开口率，并作为感光度的标准。由于电路包含晶体管数量较多，采用通常的水平结构将在一定程度上使得开口率偏小。本发明提出了采用三维的架构对像素电路进行布局。将光电二极管以及可以与其共用N型半导体的复位晶体管RST或传输晶体管TX置于感光表面，将可以与光电二极管共用N型半导体的复位晶体管RST或传输晶体管TX外的其他晶体管，以及相关电路部分置于光电二极管的下方，从而使得开口率从60%左右提高到90%。同时由于在三维架构中，电子元件分布紧凑，其信号延时也得到降低。系统的寄生电容与互连长度成正比，三维架构缩短了互连长度从而减小了寄生效应，使系统功耗降低。同时像素尺寸降低，使得超高清图像能够使用更小的传感器芯片读取。

在一实施例中，像素电路可同时采用列并行模数转换技术。像素阵列（PIXEL ARRAY）的每一列像素有自己独立的模数转换器AD，这将把模数转换的速度以列数的量级提升。比如全高清格式的1928*1088的像素阵列，则给每一列配置一个独立的模数转换器，总共1928个模数转换器AD，相对于通常的一到四个模数转换器，速度能够提高482到1928倍。同时，由像素电路输出的模拟信号直接进入模数转换器AD，无须列解码电路，在提高速度的情况下同时降低了噪音，提高图像质量。

通过改进电路，像素电路完成相关双采样，达到降低固定图像噪声的目的。本发明采用了三维的电路架构，克服了本发明电路复杂的缺点，使得像素的开口率得到进一步提升。本发明还采用了列并行模数转换技术，大幅度提高模数转换速度的同时降低了噪音，提高了图像质量。

如图2所示，是图1中CMOS图像传感器像素电路的局部水平电路布局图。传统图像传感芯片的面积除了用于感光元件外，还有一部分开销用于电荷传输等。光电二极管、复位晶体管RST、选择晶体管、浮置扩散放大器FDA等元件均水平分布在P型基板上，通过在P型基板上嵌入N型半导体组成P-N结。并在N型半导体之间进行水平的电路布线。光电二极管的N型作为感光元件，直接吸收光照，并将光信号转换为电压信号进行传输；而其他部分，包括复位电路部分、选择电路部分、浮置扩散放大器、开关晶体管等则分布于遮光板之下。这使得通常的传感器芯片只能达到60%左右的开口率。而图1中所示传感器芯片的电路相对于传统的电路更加复杂，由于电路中包含了八个晶体管，却同样只包含一个光电二极管，这将在一定程度上使得像素大小较传统的像素电路偏大，并使得像素电路的开口率相对于传统的像素电路更小，从而降低了图像传感器的感光度，这也是采用本发明提出的新型电路必须要解决的一个问题，否则将影响本发明的实用性。

如图3所示，是图1中超高清CMOS图像传感器像素电路的局部三维电路布局图。

在图3中，采用三维的架构对像素电路进行排列来解决以上问题。在图3中，是将P型基板进行层状设计，每一层之间采用P型进行相连，将光电二极管置于感光表面，即顶层的P型基板。与光电二极管相连的晶体管共用同一个N型半导体，将组成该晶体管的另一个N型半导体也置于最上层，比如传输晶体管或者复位晶体管等；而将其余不与光电二极管直接相连的晶体管，包括浮置扩散放大器、偏置晶体管、选择晶体管、开关晶体管等则置于感光表面之下的P型基板层面，也即是光电二极管的下方，并在基板之间的绝缘空间进行电路的布线和相应元器件的布置。该方法能使得图像传感器的开口率从60%左右提高到了90%。

在图2、3中，复位线为向复位晶体管传输信号的电路，选择线为向选择晶体管传输信号的电路，信号线为向模数转换器AD传输信号的电路。

如图4所示，是现有CMOS图像传感器像素电路的行读出结构图。

在图4中，目前，图像传感器的列解码器(YDEC)基本采用一到四个模数转换器对像素阵列（PIXEL ARRAY）光电信号进行逐个串行模数转换（A/D）。此方法速度较慢，相比于列并行模数转换技术，读出电路的噪声较高。

如图5所示，是本发明的三维架构的超高清CMOS图像传感器像素电路的高速并行列读出结构。

在图5中，像素电路采用并行模数转换技术，即像素阵列（PIXEL ARRAY）的每一列像素有自己独立的模数转换器AD。这将大幅提高模数转换的速度，比如全高清格式的1928*1088的像素阵列，则给每一列配置一个独立的模数转换器，总共1928个模数转换器AD，相对于通常的一到四个模数转换器，速度能够提高482到1928倍。同时像素电路输出的模拟信号直接进入模数转换器AD，无须列解码电路，在提高速度的情况下同时降低了噪音，提高了图像质量。

本发明提出了一种三维架构的新型CMOS图像传感器像素电路，实现了在超高清CMOS图像传感器中低噪实现总体快门和图像信号的高速转换和传输。像素电路由复位晶体管，传输晶体管，偏置晶体管，两个开关晶体管，两个浮置扩散放大器，选择晶体管共八个晶体管，另外还有光电二极管和两个采样电容组成。

本发明在像素电路中采用采样电容对信号电压和复位电压进行存储。在读取信号的过程中，首先信号电压被读出，然后像素复位电压获得并读出，最后，图像信号则通过信号电压和复位电压相减获得。

通过相减减少了由于像素之间产生的固定图像噪声，使得图像传感器可以完成相关双采样，同时使得图像传感器能够在低固定噪声的前提下完成总体曝光。

为了弥补电路线路复杂，相对感光面积较小的弱点，本发明采用了三维架构对电路进行布局，将光电二极管及与其共用N型半导体的晶体管置于顶层的感光面，将其余部分尽可能的置于感光面之下，使得开口率得到大幅提升。

本发明还采用了列并行模数转换技术，给每一列像素分配一个独立的模数转换器AD进行模数转换。相对通常的行读出结构，特别是针对高分辨率的图像传感器，该项技术在大幅度提高模数转换速度的同时降低了噪音，提高了图像质量。

当然，本发明还可有其它多种实施例，在不背离本发明精神及其实质的情况下，熟悉本领域的技术人员当可根据本发明做出各种相应的改变和变形，但这些相应的改变和变形都应属于本发明所附的权利要求的保护范围。

Claims (10)

1.一种超高清CMOS图像传感器像素电路，其特征在于，包括：感光元件、传感节点、传输晶体管、复位晶体管、选择晶体管、第一浮置扩散放大器、第二浮置扩散放大器、第一采样电容、第二采样电容、第一开关晶体管、第二开关晶体管；

所述感光元件根据接收的光照产生电压信号，所述传输晶体管将所述电压信号传输到所述传感节点，所述复位晶体管把所述传感节点进行复位，所述第一开关晶体管、所述第二开关晶体管闭合时，所述第一采样电容、所述第二采样电容的电压为复位电压，所述第二浮置扩散放大器对第二采样电容中的复位电压进行采样得到第一采样信号，并通过所述选择晶体管输出到一模数转换电路；

所述传输晶体管在所述第一开关晶体管闭合、所述第二开关晶体管断开时，将所述感光元件产生的电压信号通过所述传感节点、所述第一浮置扩散放大器传递到所述第一采样电容；所述第一开关晶体管断开、所述第二开关晶体管闭合，使得所述第一采样电容、所述第二采样电容的电压平分，所述第二浮置扩散放大器对所述第二采样电容的电压进行采样，得到第二采样信号，并通过所述选择晶体管输出到所述模数转换电路；

所述模数转换电路对第一采样信号、第二采样信号进行相关双采样处理，得到图像信号。

2.根据权利要求1所述的超高清CMOS图像传感器像素电路，其特征在于，还包括：偏置晶体管；

所述偏置晶体管与所述传感节点连接，组成偏置电路，用于施加一偏置电压，使得所述电压信号在该偏置电压的大小之上进行波动。

3.根据权利要求1所述的超高清CMOS图像传感器像素电路，其特征在于，所述第一开关晶体管与所述第一浮置扩散放大器的输出端连接，所述第二开关晶体管与所述第二浮置扩散放大器的输入端连接。

4.根据权利要求1、2或3所述的超高清CMOS图像传感器像素电路，其特征在于，所述第一采样电容、所述第二采样电容的电容大小相等。

5.根据权利要求1、2或3所述的超高清CMOS图像传感器像素电路，其特征在于，所述第一采样电容、所述第二采样电容均为MOS电容。

6.根据权利要求1、2或3所述的超高清CMOS图像传感器像素电路，其特征在于，所述模数转换电路以如下方式进行相关双采样处理：

(V_RST-(2V_RST-V_signal)/2)*2＝V_signal

其中：

V_RST，第一采样信号，即复位电压；

(2V_RST-V_signal)/2，第二次采样信号；

V_signal，图像信号。

7.一种如权利要求1所述像素电路的电路布局，其特征在于，所述电路布局为三维的电路布局，所述感光元件和与其共用N型半导体的晶体管布置于感光表面，其余晶体管布置于所述感光元件下方。

8.一种如权利要求1所述像素电路的模数转换方法，其特征在于，为所述像素电路的像素阵列中每一列像素设置独立的模数转换器，通过所述模数转换器对像素电路输出的模拟信号进行模数转换。

9.一种如权利要求1所述像素电路的控制方法，其特征在于，包括：

步骤一，复位传感节点，闭合第一开关晶体管、第二开关晶体管，第一采样电容、第二采样电容的电压为复位电压，第二浮置扩散放大器对第二采样电容的复位电压进行采样，得到第一采样信号；

步骤二，断开第二开关晶体管，使第一采样电容、第二采样电容断开连接，由传输晶体管将感光元件产生的电压信号通过传感节点、第一浮置扩散放大器传递到第一采样电容；

步骤三，断开第一开关晶体管，闭合第二开关晶体管，使得第一采样电容、第二采样电容的电压信号平分，第二浮置扩散放大器对第二采样电容的电压进行采样，得到第二采样信号；

步骤四，对第一采样信号、第二采样信号进行相关双采样处理，得到图像信号。

10.根据权利要求9所述的控制方法，其特征在于，所述步骤四中，还包括：以如下方式进行相关双采样处理：

(V_RST-(2V_RST-V_signal)/2)*2＝V_signal

其中：

V_RTS，第一采样信号，即复位电压；

(2V_RST-V_signal)/2，第二次采样信号；

V_signal，图像信号。

Images