CN110383824A - 图像传感器、半导体结构、及操作图像传感器的方法 - Google Patents

Abstract

本申请涉及揭示一图像传感器。所述图像传感器包含：位于第一晶粒中的像素电路，所述像素电路包含一像素，其是用以感测一入射光以产生一结果；以及位于和第一晶粒不同的第二晶粒中的相关双取样(correlated double sampling，CDS)读出电路；其中第一晶粒耦接至第二晶粒，且像素电路所感测的结果是由CDS读出电路读出。亦揭示一半导体结构。所述半导体结构包含：上述图像传感器，其中第一晶粒堆叠于第二晶粒上；以及位于第一晶粒及第二晶粒间的一互连器，所述互连器电性连接像素电路及CDS读出电路。

Description

图像传感器、半导体结构、及操作图像传感器的方法

相关专利申请

本专利申请要求2018年10月9日提出的第62/743,268号的美国临时专利申请的优先权，其全部公开内容通过引用结合到本文中。

技术领域

本申请内容是关于一图像传感器；更准确地说，是关于3D IC中的全域快门图像传感器。

背景技术

具备全域快门曝光的CMOS图像传感器已广泛用以抓取快速移动的物体而不会产生图像扭曲。相较于滚动式快门图像传感器，具备全域快门的图像传感器使得所有像素能在相同的曝光开始时间与结束时间中累积电荷。换句话说，全域快门图像传感器中的所有像素能同时集成光线。在曝光结束时，电荷会被同时读出。如此一来，移动物体的图像就不会出现动态模糊(motion blur)。此一情形是假定曝光时间够短而足以防止像素模糊。

然而，相较于滚动式快门图像传感器，全域快门图像传感器较为复杂且占据较多空间。举例来说，其加入了额外的全域重置晶体管、全域电荷传输晶体管及电荷储存电容器，以分别进行全域重置、全域电荷传输与信号储存。这些额外的元件无可避免地降低了填充因子，并造成两难的困境。

发明内容

有鉴于此，本揭示内容某些实施例的主要目的在于提供3D IC中的全域快门图像传感器，以解决上述问题。

本揭示内容的某些实施例提出一种图像传感器。所述图像传感器包含位于第一晶粒中的像素电路，所述像素电路包含一像素，其是用以感测一入射光以产生一结果；以及位于第二晶粒中的相关双取样(correlated double sampling，CDS)读出电路；其中第一晶粒与第二晶粒不同，且第一晶粒耦接至第二晶粒，且像素电路所感测的结果是由CDS读出电路读出。

本揭示内容的某些实施例提出一种半导体结构。所述半导体结构包含：上述图像传感器，其中第一晶粒堆叠于第二晶粒上；以及位于第一晶粒及第二晶粒间的一互连器，所述互连器电性连接像素电路及CDS读出电路。

本揭示内容的某些实施例提出一种操作上述图像传感器的方法。所述方法包含以下步骤：于第一阶段，重置位于第一晶粒中的像素电路的像素，且之后感测入射光以产生一结果；以及于第二阶段，透过位于第二晶粒中的CDS读出电路读取所述结果。

附图说明

在阅读了下文实施方式以及附随图式时，能够最佳地理解本揭露的多种态样。应注意到，根据本领域的标准作业习惯，图中的各种特征并未依比例绘制。事实上，为了能够清楚地进行描述，可能会刻意地放大或缩小某些特征的尺寸。

图1为根据本申请内容第一实施例的半导体结构的示意图；

图2为一时序图，其绘示根据本申请内容第一实施例，图1的图像传感器的操作；

图3为根据本申请内容第二实施例的半导体结构的示意图；以及

图4为一时序图，其绘示根据本申请内容第二实施例，图3的图像传感器的操作。

具体实施方式

以下揭示内容提供了多种实施方式或例示，其能用以实现本揭示内容的不同特征。下文所述的组件与配置的具体例子是用以简化本揭示内容。当可想见，这些叙述仅为例示，其本意并非用于限制本揭示内容。举例来说，在以下详述中，第一特征形成在第二特征上方或第二特征上可包含第一及第二特征形成为直接接触的实施例，且亦可包含第一特征与第二特征之间可形成额外特征使得第一及第二特征并未直接接触的实施例。另外，本揭示内容可能会在多个实施例中重复使用组件符号和/或标号。此种重复使用乃是基于简洁与清楚的目的，且其本身不代表所讨论的不同实施例和/或组态之间的关系。

另外，在本文中使用空间相对术语(例如「在…下面(beneath)」、「在…下方(below)」、「较低(lower)」、「在…上面(above)」、「上方(upper)」、「较高(higher)」、「左(left)」、「右(right)」等)以利于描述图中绘示的一组件或特征与另一或多个组件或特征的相对关系。这些空间相对术语旨在涵盖除图中所描绘的方位以外，所述装置于使用中或操作中的其他方位。可将所述设备上置于其他方位(旋转90度或其他方位)，并可相对应地解释此处所用的空间相对描述。

虽然用以界定本发明较广范围的数值范围与参数皆是约略的数值，此处已尽可能精确地呈现具体实施例中的相关数值。然而，任何数值本质上不可避免地含有因个别测试方法所致的标准偏差。在此处，「约」通常是指实际数值在一特定数值或范围的正负10％、5％、1％或0.5％之内。或者是，「约」一词代表实际数值落在平均值的可接受标准误差之内，视本发明所属技术领域中具有通常知识者的考虑而定。除了实验例之外，或除非另有明确的说明，当可理解此处所用的所有范围、数量、数值与百分比(例如用以描述材料用量、时间长短、温度、操作条件、数量比例及其他相似者)均经过「约」的修饰。因此，除非另有相反的说明，本说明书与附随申请专利范围所揭示的数值参数皆为约略的数值，且可视需求而更动。至少应将这些数值参数理解为所指出的有效位数与套用一般进位法所得到的数值。在此处，将数值范围表示成由一端点至另一段点或介于二端点之间；除非另有说明，此处所述的数值范围皆包含端点。

具备全域快门的图像传感器使得所有像素能在相同的曝光开始时间与结束时间中累积电荷。换句话说，全域快门图像传感器中的所有像素能同时集成光线。在曝光结束时，电荷会被同时读出。如此一来，移动物体的图像就不会出现动态模糊。此一情形是假定曝光时间够短而足以防止像素模糊。

现有的具备共用像素但不具备储存节点的滚动式快门图像传感器(譬如四-晶体管(“4T”)像素)很难用于执行全域快门功能。亦即，因为需要一个接一个地读取每一嵌入式光电二极管(pinned-photodiode，PD)，而无法同时读取。具备全域快门的图像传感器通常比滚动式快门图像传感器更为复杂。此外，全域快门图像传感器的每一像素尺寸也大于滚动式快门图像传感器。因此，全域快门图像传感器的填充因子比滚动式快门图像传感器的差。

图1为根据本揭示内容第一实施例的半导体结构的示意图。在图1中，半导体结构100包含第一晶粒102与第二晶粒104。第一晶粒102堆叠于第二晶粒104上。第一晶粒102与第二晶粒104中都形成了半导体元件。互连器106形成于第一晶粒及第二晶粒间，以将第一晶粒102中的半导体元件和第二晶粒104中的半导体元件电性连接。举例来说，互连器106包含微凸块。如此一来，第一晶粒102与第二晶粒104电性互连，且第一晶粒102与第二晶粒104共同形成一3D IC，且可用以执行图像传感器的功能。

第一晶粒102包含全域快门像素电路，其包含一像素1022、多个传输晶体管1024、一第一复位选择晶体管1026、一源跟随晶体管1028以及一行选择晶体管1030。于本实施例中，像素1022为一二-共用像素，其包含一第一光电二极管1022_1以及一第二光电二极管1022_2。然而，此一例示不构成本申请的限制。所述多个传输晶体管1024包含一第一传输晶体管1024_1以及一第二传输晶体管1024_2。第一传输晶体管1024_1耦接于第一光电二极管1022_1以及浮置扩散区域FD间，用以在第一光电二极管1022_1及浮置扩散区域FD间进行闸控。第二传输晶体管1024_2耦接于第二光电二极管1022_2及浮置扩散区域FD间，用以在第二光电二极管1022_2及浮置扩散区域FD进行闸控。如图1所示，第一传输晶体管1024_1的闸极端耦接至信号TX1，而第二传输晶体管1024_2的闸极端耦接至信号TX2。

第一复位选择晶体管1026耦接于浮置扩散区域FD以及供应电压VDD间。于本实施例中，第一复位选择晶体管1026的汲极端耦接至供应电压VDD、第一复位选择晶体管1026的源极端耦接至浮置扩散区域FD、且第一复位选择晶体管1026的闸极端耦接至信号RST。源跟随晶体管1028的闸极端耦接至浮置扩散区域FD、且源跟随晶体管1028的汲极端耦接至供应电压VDD。源跟随晶体管1028是由第一光电二极管1022_1及第二光电二极管1022_2所共用。源跟随晶体管1028可用以接收来自浮置扩散区域FD的电信号。具体来说，源跟随晶体管1028接收供应电压VDD，以基于浮置扩散区域FD储存的电荷量而在源跟随晶体管1028的源极端产生像素输出电压VSIG_PIX。行选择晶体管1030选择性地将输出端VOUT1由源跟随晶体管1028透过互连器106而读出至第二晶粒104。

第二晶粒104包含一相关双取样(correlated double sampling，CDS)读出电路，其包含多个采样保持晶体管1034、多个储存电容器1036、一第二复位选择晶体管1038以及一放大器1040。由于像素1022为二-共用像素，所述多个采样保持晶体管1034包含分别对应于第一光电二极管1022_1及第二光电二极管1022_2的第一采样保持晶体管1034_1以及第二采样保持晶体管1034_2。储存电容器1036包含分别对应于对应于第一光电二极管1022_1及第二光电二极管1022_2的第一储存电容器1036_1以及第二储存电容器1036_2。第一储存电容器1036_1有一电容量CS1，且第二储存电容器1036_2有一电容量CS2。第一采样保持晶体管1034_1的汲极端和第二采样保持晶体管1034_2的汲极端透过互连器106接收输出端VOUT1。第一采样保持晶体管1034_1的闸极端耦接至一信号SH1，而第二采样保持晶体管1034_2的闸极端耦接至一信号SH2。

放大器1040是由第一储存电容器1036_1及第二储存电容器1036_2所共用。第一储存电容器1036_1耦接于第一采样保持晶体管1034_1的源极端和放大器1040之间，而第二储存电容器1036_2耦接于第二采样保持晶体管1034_2的源极端和放大器1040之间。藉由运用储存电容器1036，第二晶粒104能够执行CDS功能，且可由放大器1040以输出端VOUT2的型式输出。第二复位选择晶体管1038的源极/汲极端分别耦接至放大器1040的输入端与输出端。第二复位选择晶体管1038的闸极端耦接至一信号CDS_RST。于某些实施例中，还可设有另一电容器1042，其器用以在放大器1040的输出端提供等效增益。电容器1042有一电容量CF。电容器1042的两端分别耦接于放大器1040的输入端与输出端。第一晶粒102的全域快门像素电路和第二晶粒104的CDS读出电路共同形成一图像传感器，下文会进一步详述图像传感器的操作。

本揭示内容的理念是将半导体结构100区分成全域快门像素电路及CDS读出电路，并分别将全域快门像素电路及CDS读出电路设于第一晶粒102及第二晶粒104中。第一晶粒102的像素电路用以感测入射光，以产生一结果至第二晶粒104的CDS读出电路。换句话说，可以减低第一晶粒102中像素电路的每一像素的大小，因为CDS读出电路是位于第二晶粒104中而不再占据第一晶粒102中的位置。如此一来，能够提升像素电路中像素密度，因而能够实现较高的填充因子。

图2为根据本揭示内容第一实施例，图1的图像传感器的作业的时序图。图像传感器的作业包含一全域快门阶段以及一滚动读出阶段。在全域快门阶段，信号RST首先生效，而之后第一光电二极管1022_1及第二光电二极管1022_2会分别透过信号TX1及TX2而依序重置。当第一光电二极管1022_1及第二光电二极管1022_2重置后，信号TX1及TX2会失效，而第一光电二极管1022_1及第二光电二极管1022_2可用以感应图像信息。其后，图像传感器进入滚动读出阶段。在滚动读出阶段，依序读出第一光电二极管1022_1及第二光电二极管1022_2。

第一光电二极管1022_1及第二光电二极管1022_2皆分别透过一Фrst阶段以及一Фsig阶段而读出。以第一储存电容器1036_1为例，当读出第一光电二极管1022_1时，使信号SH1生效。特别是，在Фrst阶段，使信号RST、CDR_RST及SH1生效。第一储存电容器1036_1的顶板电压VT1透过第一晶粒102的输出端VOUT1与互连器106成为重置电压VRST_PIX。第一储存电容器1036_1的底板电压VB1透过使信号CDS_RST生效而成为重置电压VREF_CDS。

在Фsig阶段，信号RST失效，且信号TX1生效，以使得感应到的图像信息进入浮置扩散区域FD。源跟随晶体管1028接收来自浮置扩散区域FD的电信号，并透过第一晶粒102的输出端VOUT1与互连器106将像素输出电压VSIG_PIX输出至第一储存电容器1036_1的顶板电压VT1。第一储存电容器1036_1的顶板电压VT1因而成为感测电压VSIG_PIX。第一储存电容器1036_1的底板电压VB1之后基于重置电压VREF_CDS，藉由感测电压VSIG_PIX与重置电压VRST_PIX间的压力差来反应第一储存电容器1036_1的顶板电压VT1的电荷改变，亦即底板电压VB1成为VSIG_PIX-VRST_PIX+VREF_CDS。

根据第一储存电容器1036_1以及耦接于放大器1040的输出端与输入端间的电容器1042的比例来决定放大器1040的增益。因此，输出端VOUT2可反应(VSIG_PIX-VRST_PIX+VREF_CDS)*(CS1/CF)的电压。当第一传输晶体管1024_1被读出之后，可利用类似的方式透过第二采样保持晶体管1034_2来读出第二传输晶体管1024_2。

本揭示内容不限于图1所示的二-共用像素结构。其他可运用于上述全域快门功能与3D IC结构的像素结构类型亦属于本揭示内容的范围。于一非限制性的例示中，图3为根据本揭示内容第二实施例的半导体结构的示意图。图3与图1类似，不同之处在于，包含于上晶粒202中的全域快门像素电路为四-共用像素结构。包含于下晶粒204中的CDS读出电路也因应所述四-共用像素结构而相应地改变。

具体来说，位于上晶粒202中的全域快门像素电路的像素2022为四-共用像素，其包含第一光电二极管1022_1、第二光电二极管1022_2、第三光电二极管1022_3以及第四光电二极管1022_4。位于下晶粒204中的CDS读出电路的多个采样保持晶体管2034包含分别对应于第一光电二极管1022_1、第二光电二极管1022_2、第三光电二极管1022_3及第四光电二极管1022_4的第一采样保持晶体管1034_1、第二采样保持晶体管1034_2、第三采样保持晶体管1034_3以及第四采样保持晶体管1034_4。位于下晶粒204中的CDS读出电路的储存电容器1036包含分别对应于第一光电二极管1022_1、第二光电二极管1022_2、第三光电二极管1022_3及第四光电二极管1022_4的第一储存电容器1036_1、第二储存电容器1036_2、第三储存电容器1036_3及第四储存电容器1036_4。

图4为根据本揭示内容第二实施例，图3的图像传感器的作业的时序图。在全域快门阶段，第一光电二极管1022_1、第二光电二极管1022_2、第三光电二极管1022_3及第四光电二极管1022_4以类似图3所述的方式依序重置。当第一光电二极管1022_1、第二光电二极管1022_2、第三光电二极管1022_3及第四光电二极管1022_4重置后，信号TX1、TX2、TX3及TX4失效，且使第一光电二极管1022_1、第二光电二极管1022_2、第三光电二极管1022_3及第四光电二极管1022_4能够感测图像信息。其后，图像传感器进入滚动读出阶段。

在滚动读出阶段，第一光电二极管1022_1、第二光电二极管1022_2、第三光电二极管1022_3及第四光电二极管1022_4依序读出。第一光电二极管1022_1、第二光电二极管1022_2、第三光电二极管1022_3及第四光电二极管1022_4皆分别以类似图3所述的方式透过一Фrst阶段以及一Фsig阶段而读出。

本揭示内容的某些实施例提出一种图像传感器。所述图像传感器包含：位于第一晶粒中的像素电路，所述像素电路包含一像素，其是用以感测一入射光以产生一结果；以及位于第二晶粒中的相关双取样(correlated double sampling，CDS)读出电路；其中第一晶粒与第二晶粒不同，且第一晶粒耦接至第二晶粒，且像素电路所感测的结果是由CDS读出电路读出。

本揭示内容的某些实施例提出一种半导体结构。所述半导体结构包含：上述图像传感器，其中第一晶粒堆叠于第二晶粒上；以及位于第一晶粒及第二晶粒间的一互连器，所述互连器电性连接像素电路及CDS读出电路。

本揭示内容的某些实施例提出一种操作上述图像传感器的方法。所述方法包含以下步骤：于第一阶段，重置位于第一晶粒中的像素电路的像素，且之后感测入射光以产生一结果；以及于第二阶段，透过位于第二晶粒中的CDS读出电路读取所述结果。

Claims (17)

1.一图像传感器，其特征在于，包括：

一像素电路，位于一第一晶粒中，所述像素电路包含一像素，其是用以感测一入射光以产生一结果；以及

一相关双取样(correlated double sampling，CDS)读出电路，位于与所述第一晶粒不同的一第二晶粒中；

其中所述第一晶粒耦接至所述第二晶粒，且所述像素电路所感测的所述结果是由所述CDS读出电路读出。

2.如权利要求1所述的图像传感器，其特征在于，所述第一晶粒堆叠于所述第二晶粒上。

3.如权利要求2所述的图像传感器，其特征在于，所述第一晶粒具有一第一表面与一第二表面，所述第二表面面向所述第二晶粒，且所述第一表面面向所述入射光。

4.如权利要求1所述的图像传感器，其特征在于，所述像素包含多个光电二极管，且所述像素电路还包含：

多个传输晶体管，耦接于所述多个光电二极管与一浮置扩散区域间，其分别用以在所述多个光电二极管及所述浮置扩散区域间进行闸控；

一第一复位选择晶体管，耦接于所述浮置扩散区域与一供应电压间；以及

一源跟随晶体管，耦接至所述浮置扩散区域及所述供应电压，所述源跟随晶体管用以接收来自所述浮置扩散区域的电信号。

5.如权利要求4所述的图像传感器，其特征在于，所述像素为一共用像素，其包含多个光电二极管。

6.如权利要求5所述的图像传感器，其特征在于，所述像素为一二-共用像素，其包含两个光电二极管。

7.如权利要求5所述的图像传感器，其特征在于，所述像素为一四-共用像素，其包含四个光电二极管。

8.如权利要求4所述的图像传感器，其特征在于，还包括一行选择晶体管，耦接于所述源跟随晶体管。

9.如权利要求4所述的图像传感器，其特征在于，所述CDS读出电路包含：

多个采样保持晶体管，耦接于所述源跟随晶体管，其中所述多个采样保持晶体管对应于所述多个光电二极管。

10.如权利要求9所述的图像传感器，其特征在于，所述CDS读出电路还包含：

多个储存电容器，分别耦接于所述多个采样保持晶体管。

11.如权利要求10所述的图像传感器，其特征在于，所述CDS读出电路还包含：

一放大器，耦接于所述多个储存电容器。

12.如权利要求11所述的图像传感器，其特征在于，所述CDS读出电路还包含：

一第二复位选择晶体管，耦接于所述放大器的一输入与一输出间。

13.一半导体结构，其特征在于，包括：

如权利要求1所述的一图像传感器，其中所述第一晶粒堆叠于所述第二晶粒上；以及

一互连器，设于所述第一晶粒与所述第二晶粒间，所述互连器电性连接所述像素电路与所述CDS读出电路。

14.如权利要求13所述的半导体结构，其特征在于，所述互连器包含微凸块。

15.一种操作如权利要求1所述的图像传感器的方法，其特征在于，所述方法包括以下步骤：

于一第一阶段，重置位于所述第一晶粒中的所述像素电路的所述像素，且之后感测所述入射光以产生一结果；以及

于一第二阶段，透过位于所述第二晶粒中的所述CDS读出电路读取所述结果。

16.如权利要求15所述的方法，其特征在于，所述像素为一二-共用像素，其包含两个光电二极管，且所述重置位于所述第一晶粒中的所述像素电路的所述像素，且之后感测所述入射光以产生所述结果的步骤包含：

于所述第一阶段，分别重置上述两个光电二极管，且之后感测所述入射光以产生一第一结果与一第二结果。

17.如权利要求16所述的方法，其特征在于，透过位于所述第二晶粒中的所述CDS读出电路读取所述结果的步骤包含：

于所述第二阶段，透过位于所述第二晶粒中的所述CDS读出电路读取所述第一结果与所述第二结果。