CN108600662A - 图像传感器像素电路及成像系统 - Google Patents

Abstract

本发明公开了一种图像传感器像素电路及成像系统，该图像传感器像素电路包括至少一组感光控制单元，所有的感光控制单元共享复位晶体管、放大输出单元以及全局曝光传输单元，从而可节约芯片面积，有利于器件小型化。并且该全局曝光传输单元包括偏置晶体管，从而在全局曝光结束时可选择采用不同的信号保存方式，当偏置晶体管在偏置控制信号的控制下处于开启状态，则其可以给放大输出单元提供电流偏置，从而实现整个像素结构的高速信号存储；当偏置晶体管在偏置控制信号的控制下处于关断状态，则放大输出单元的输出信号也可直接存储至信号存储单元，从而实现低功耗存储。

Description

图像传感器像素电路及成像系统

技术领域

本发明涉及图像传感器技术领域，尤其涉及一种图像传感器像素电路及成像系统。

背景技术

近年来，ＣMOS图像传感器产业高速发展，图像传感器的芯片面积也越来越小，而现有的图像传感器通常包括像素阵列，像素阵列按行和列排列，像素阵列中的每个像素结构均包括一个光电二极管及对应的复位晶体管、放大单元及输出单元。由于每个光电二极管均要对应相应的复位晶体管、放大单元及输出单元，因而不利于芯片面积的减小。

图像传感器的像素读取包括滚动曝光(rolling shutter)和全局曝光(globalshutter)两种输出模式。滚动曝光输出模式适用于静态环境中图像输出，全局曝光方式的图像传感器采集图像时，传感器像素阵列中的每个像素都同时曝光，适用于动态环境中高速运动的物体的图像采集，采用全局曝光模式的图像传感器能有效解决果冻效应带来的输出图像失真/变形的问题。

发明内容

本发明的目的在于提供一种图像传感器像素电路及成像系统，以实现输出高动态范围，更高质量的图像效果。

为了解决上述技术问题，本发明采用了如下的技术方案：

一种图像传感器像素电路，包括：

至少一组感光控制单元，每组感光控制单元包括光电二极管及传输晶体管；所述传输晶体管耦接于所述光电二极管和浮动扩散节点之间；

复位晶体管，耦接于第一电压源和所述浮动扩散节点之间，根据复位控制信号重置浮动扩散节点的电压；

放大输出单元，耦接至所述浮动扩散节点和第二电压源，对所述浮动扩散节点的电压信号进行放大输出；

全局曝光传输单元，包括信号存储单元、偏置晶体管以及全局曝光输出单元；其中：

所述信号存储单元耦接至所述放大输出单元，分别存储所述放大输出单元输出的浮动扩散节点的初始电压信号以及第二电压信号，其中所述第二电压信号为光电二极管累积的电荷转移到浮动扩散节点后的电压信号；

所述全局曝光输出单元用于对曝光结束后存储在所述信号存储单元的电压信号进行放大输出；

所述偏置晶体管其一端连接至所述放大输出单元的输出端，一端连接至地端，第二电源为可变电压源，所述偏置晶体管用于根据偏置控制信号给所述放大输出单元提供电流偏置，实现低功耗或高速信号传输。

根据本发明的一个实施例，所述放大输出单元包括第一源极跟随晶体管，所述第一源极跟随晶体管的栅极耦接至所述浮动扩散节点，其漏极耦接至所述第二电压源，其源极作为输出端耦接至所述信号存储单元。

根据本发明的一个实施例，所述信号存储单元包括：

第一存储单元，用于存储所述放大输出单元输出的初始电压信号；

第二存储单元，用于存储所述放大输出单元输出的第二电压信号，其中所述第二电压信号为光电二极管累积的电荷转移到浮动扩散节点后的电压信号。

根据本发明的一个实施例，所述第一存储单元包括第一控制晶体管以及第一存储电容器，所述第二存储单元包括第二控制晶体管以及第二存储电容器；其中：

所述第二控制晶体管耦接在所述放大输出单元的输出端和第一控制晶体管之间，所述第二存储电容器的第一端子耦接至所述第一控制晶体管和所述第二控制晶体管的连接点；

所述第一控制晶体管耦接至所述第二控制晶体管的输出端及全局曝光输出单元之间，所述第一存储电容器的第一端子耦接至所述第一控制晶体管和所述全局曝光输出单元的连接点；

所述第二存储电容器的第二端子与所述第一存储电容器的第二端子共同连接地端或连接至指定电压值。

根据本发明的一个实施例，所述第一存储电容器为单独的电容器件或者为所述第一控制晶体管的寄生电容，所述第二存储电容器为单独的电容器件或者为所述第二控制晶体管的寄生电容。

根据本发明的一个实施例，所述全局曝光输出单元包括第二源极跟随晶体管以及行选择晶体管，所述第二源极跟随晶体管的栅极耦接至所述信号存储单元，其漏极耦接至第三电压源，其源极通过所述行选择晶体管耦接至列输出线。

根据本发明的一个实施例，还包括滚动曝光输出晶体管，耦接在放大输出单元与列输出线之间。

根据本发明的一个实施例，还包括双转换增益控制单元，耦接在所述复位晶体管与浮动扩散节点之间，用于实现增益控制。

根据本发明的一个实施例，所述双转换增益控制单元包括双转换增益控制晶体管以及双转换增益电容器，所述双转换增益控制晶体管耦接于所述复位晶体管与浮动扩散节点之间；所述双转换增益电容器的第一端子耦接在所述双转换增益晶体管与复位晶体管之间的节点，其第二端子连接地端或指定电平。

根据本发明的一个实施例，所述双转换增益电容器为单独的电容器件或者为所述复位晶体管与所述双转换增益控制晶体管的连接点对地的寄生电容。

根据本发明的一个实施例，所述单独的电容器件为MIM电容器、MOM电容器、POLY电容器或者MOS电容器。

一种成像系统，包括若干上述的图像传感器像素电路，所述的像素电路按照行和列排列，形成像素阵列。

根据本发明的一个实施例，还包括逻辑控制单元、驱动单元、列A/D转换单元以及图像处理单元；其中：

所述逻辑控制单元用于控制整个系统的工作时序逻辑；

所述驱动单元的一端与所述逻辑控制单元连接，另一端与像素阵列耦接，用于驱动和控制像素阵列中的各控制信号线；

所述列A/D转换单元对应像素阵列中的每列像素，用于在所述逻辑控制单元的控制下实现列信号的模拟/数字转换；

所述图像处理单元用于在所述逻辑控制单元的控制下对所述列A/D转换单元输出的图像数字信号进行图像处理。

根据本发明的一个实施例，所述驱动单元包括：

行驱动单元，其一端与所述逻辑控制单元连接，另一端与像素阵列耦接，用于向像素阵列提供对应的行控制信号；

列驱动单元，其一端与所述逻辑控制单元连接，另一端与像素阵列耦接，用于向像素阵列提供对应的列控制信号。

本发明由于采用以上技术方案，使之与现有技术相比，具有以下的优点和积极效果：

本发明提供的图像传感器像素电路，其包括至少一组感光控制单元，所有的感光控制单元共享复位晶体管、放大输出单元以及全局曝光传输单元，从而可节约芯片面积，有利于器件小型化。并且该全局曝光传输单元包括偏置晶体管，从而在全局曝光结束时可选择采用不同的信号保存方式，当偏置晶体管在偏置控制信号的控制下处于开启状态，则其可以给放大输出单元提供电流偏置，从而实现整个像素结构的高速信号存储；当偏置晶体管在偏置控制信号的控制下处于关断状态，则放大输出单元的输出信号也可直接存储至信号存储单元，从而实现低功耗存储。

附图说明

图1为本发明一实施例提供的图像传感器像素电路的结构示意图；

图2A为本发明图1中的像素电路工作在滚动曝光模式的时序控制示意图；

图2B为本发明图1中的像素电路工作在全局曝光模式的时序控制示意图；

图3为本发明另一实施例提供的图像传感器像素电路的结构示意图；

图4A为本发明图3中的像素电路工作在滚动曝光模式的时序控制示意图；

图4B为本发明图3中的像素电路工作在全局曝光模式的一种时序控制示意图；

图4C为本发明图3中的像素电路工作在全局曝光模式的另一种时序控制示意图；

图5为本发明另一实施例提供的图像传感器像素电路的结构示意图；

图6为本发明实施例提供的成像系统的结构示意图。

具体实施方式

以下结合附图和具体实施例对本发明提出的图像传感器像素电路及成像系统作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用于方便、明晰地辅助说明本发明实施例的目的。在说明书及权利要求书中使用了某些词汇来指称特定的元件。本领域普通技术人员应可理解，制造商可能会用不同的名词来称呼同一个元件。本说明书及权利要求书并不以名称的差异来作为区分元件的方式，而是以元件在功能上的差异来作为区分的准则。在通篇说明书及权利要求当中所提及的「包括」是一个开放式的用语，故应解释成「包括但不限定于」。此外，「耦接」或「连接」一词在这里包括任何直接及间接的电气或结构连接手段。因此，若文中描述一个第一装置耦接/连接一个第二装置，则代表所述第一装置可直接电气/结构连接所述第二装置，或通过其它装置或连接手段间接地电气/结构连接至所述第二装置。

本发明提供了一种图像传感器像素电路，包括：

至少一组感光控制单元，每组感光控制单元包括光电二极管及传输晶体管，所述光电二极管用于累积光电效应产生的电荷以响应入射光；所述传输晶体管耦接于所述光电二极管和浮动扩散节点之间，用于根据传输控制信号将所述光电二极管在曝光过程中累积的电荷转移至所述浮动扩散节点；

复位晶体管，耦接于第一电压源和浮动扩散节点之间，用于根据复位控制信号重置浮动扩散节点的电压；

放大输出单元，耦接至浮动扩散节点，用于对所述浮动扩散节点的电压信号进行放大输出；

全局曝光传输单元，包括信号存储单元、偏置晶体管以及全局曝光输出单元；其中：

所述信号存储单元耦接至所述放大输出单元，用于分别存储所述放大输出单元输出的浮动扩散节点的初始电压信号以及第二电压信号，其中所述第二电压信号为光电二极管累积的电荷转移到浮动扩散节点后的电压信号；

所述全局曝光输出单元用于对曝光结束后存储在所述信号存储单元的电压信号进行放大输出；

所述偏置晶体管用于根据偏置控制信号给所述放大输出单元提供电流偏置，其一端连接至所述放大输出单元的输出端，其另一端连接至地端。

根据本发明的一个实施例，所述放大输出单元包括第一源极跟随晶体管，所述第一源极跟随晶体管的栅极耦接至所述浮动扩散节点，其漏极耦接至第二电压源，其源极作为输出端耦接至所述信号存储单元。

本发明提供的图像传感器像素电路，其包括至少一组感光控制单元，所有的感光控制单元共享复位晶体管、放大输出单元以及全局曝光传输单元，从而可节约芯片面积，有利于器件小型化。并且该全局曝光传输单元包括偏置晶体管，从而在全局曝光结束时可选择采用不同的信号保存方式，当偏置晶体管在偏置控制信号的控制下处于开启状态，则其可以给放大输出单元提供电流偏置，从而实现整个像素结构的高速信号存储；当偏置晶体管在偏置控制信号的控制下处于关断状态，则放大输出单元的输出信号也可直接存储至信号存储单元，从而实现低功耗存储。

以下结合几个具体实施例对本发明的方案进行详细说明。

实施例1

请参阅图1，如图1所示，本发明实施例提供的图像传感器像素电路包括n(n为正整数，且n≥1)组感光控制单元，其共享复位晶体管RST、放大输出单元以及全局曝光传输单元。其中，每组感光控制单元包括光电二极管PDi及传输晶体管TXi(i为正整数，且1≤i≤n)，光电二极管PDi用于累积光电效应产生的电荷以响应入射光；传输晶体管TXi耦接于对应的光电二极管PDi和浮动扩散节点FD之间，用于根据传输控制信号txi(i为正整数，且1≤i≤n)将对应的光电二极管PDi在曝光过程中累积的电荷转移至浮动扩散节点FD。具体地，光电二极管PDi的阳极端连接地端，其阴极端通过对应的传输晶体管TXi耦接至浮动扩散节点FD。

复位晶体管RST耦接于第一电压源Vrab和浮动扩散节点FD之间，用于根据复位控制信号rst重置浮动扩散节点FD的电压。

放大输出单元耦接至浮动扩散节点FD，用于对浮动扩散节点FD的电压信号进行放大输出。具体地，在本实施例中，放大输出单元包括第一源极跟随晶体管SF，第一源极跟随晶体管SF的栅极耦接至浮动扩散节点FD，其漏极耦接至第二电压源Vrsf，其源极作为输出端耦接至信号存储单元。当然，本实施例仅示意性地给出放大输出单元的一个实现方式，本领域技术人员应该意识到，放大输出单元也可以采用其它不同增益的放大器件来代替源极跟随晶体管SF，例如可采用两级或多级放大器来替代本实施例中的源极跟随晶体管SF，这些变形方式也在本发明的保护范围之内。

全局曝光传输单元包括信号存储单元、偏置晶体管NB以及全局曝光输出单元；其中，信号存储单元耦接至放大输出单元，用于分别存储放大输出单元输出的浮动扩散节点FD的初始电压信号以及第二电压信号，其中第二电压信号为光电二极管PD累积的电荷转移到浮动扩散节点FD后的电压信号。具体地，在本实施例中，信号存储单元包括第一存储单元以及第二存储单元，分别用于存储所述放大输出单元输出的浮动扩散节点的初始电压信号与第二电压信号。作为进一步具体实施方式，第一存储单元例如包括第一控制晶体管GS_RST以及第一存储电容器Crst，第二存储单元例如包括第二控制晶体管GS_SIG以及第二存储电容器Csig；第二控制晶体管GS_SIG的源极耦接至放大输出单元的输出端(记为PIX0)，例如耦接至第一源极跟随晶体管SF的源极；第二控制晶体管GS_SIG的漏极耦接至第二存储电容器Csig的第一端子。第一控制晶体管GS_RST的源极耦接至第二控制晶体管GS_SIG的漏极，其漏极耦接至第一存储电容器Crst的第一端子，且第一控制晶体管GS_RST的漏极耦接至第二输出单元。第二存储电容器Csig的第二端子与第一存储电容器Crst的第二端子共同连接地端。偏置晶体管NB的栅极接收偏置控制信号gs_nb，其源极连接至地端，其漏极连接至放大输出单元的输出端PIX0。第二电压源Vrsf为可变电压源，以实现像素电路的低功耗或高速信号传输。

全局曝光输出单元用于对曝光结束后存储在信号存储单元的电压信号进行放大输出。具体地，在本实施例中，全局曝光输出单元包括第二源极跟随晶体管GSF以及行选择晶体管GSW，第二源极跟随晶体管GSF的栅极耦接至信号存储单元，具体地，耦接至第二控制晶体管GS_SIG的漏极，其漏极耦接至第三电压源PIXVDD，其源极通过行选择晶体管GSW耦接至列输出线Pix_out。当然，本实施例仅示意性地给出全局曝光输出单元的一种实现方式，也可以采用其它不同放大器件来代替第二源极跟随晶体管GSF，例如可采用两级或多级放大器来替代本实施例中的第二源极跟随晶体管GSF，这些变形方式也在本发明的保护范围之内。

其中，作为优选实施方式，本实施例提供的图像传感器像素结构还包括滚动曝光输出晶体管RSW，其耦接在放大输出单元的输出端(记为PIX0)(例如第一源极跟随晶体管SF的源极)与列输出线Pix_out之间，其栅极接收控制信号gs_sel，用于在滚动曝光模式下输出浮动扩散节点FD的电压信号。当然，需要说明的是，滚动曝光输出晶体管RSW是作为优选实施方式而存在，本发明的实施不一定需要设置滚动曝光输出晶体管RSW。

在本实施例中，第一存储电容器Crst与第二存储电容器Csig均为单独的电容器件，例如可以为MIM电容器、MOM电容器、MOS电容器以及POLY电容器等。并且，在本实施例中，复位晶体管RST、传输晶体管TXi、第一源极跟随晶体管SF、第一控制晶体管GS_RST、第二控制晶体管GS_SIG、第二源极跟随晶体管GSF、行选择晶体管GSW以及滚动曝光输出晶体管RSW均为NMOS，这是考虑到NMOS的载流子迁移速率快，从而使得开关的响应速度快，但是本领域技术人员应该意识到，本发明并不以此为限，其它类型的晶体管或开关也在本发明的保护范围之内。

其中，复位晶体管RST的栅极接收复位控制信号rst，传输晶体管TXi的栅极接收控制信号txi，第一控制晶体管GS_RST的栅极接收控制信号gs_rst，第二控制晶体管GS_SIG的栅极接收控制信号gs_sig，行选择晶体管GSW的栅极接收行选择控制信号gs_sel。

本实施例提供的图像传感器像素结构除了具备前文所述的优点之外，由于其同时包括全局曝光传输单元与滚动曝光输出晶体管RSW，从而可支持不同的曝光模式，如滚动曝光模式与全局曝光模式，以下分别进行详细说明。

1.滚动曝光模式

以n＝4为例，其工作过程如图2A所示，在滚动曝光模式下，每个PD依次曝光和读取，以PD1的曝光和读取为例，其具体工作过程为：

1)FD和PD1端电压复位

a.将rst和tx1置为高电平，RST和TX1导通，FD和PD1端电压置为Vrab；

2)曝光

b.将tx1置为低电平，关断TX1，PD1开始积累电子；

3)读取

c.将gs_sel置为高电平，行选择晶体管RSW导通；

d.将rst置为低电平，关断RST，从Pix_out读取复位信号VLO；

e.将tx1置为高电平，TX1导通，使得PD1积累的电子转移至FD点；

f.从Pix_out读取信号电压VL1；

通过对VL1和VLO进行相关运算可以获得PD1的光信号电压：VL＝VL1-VLO，其中，相关运算采用现有的运算处理方式即可，本发明对此不再进行详细介绍。

同理可以依次对其他PD进行读取。

2.全局曝光模式

在全局曝光模式下，所有PD同时曝光并同时转移至FD。同样以n＝4为例，在该模式下的工作过程如图2B所示，具体为：

1)FD和PD端电压复位

a.将rst、tx1、tx2、tx3、tx4置为高电平，晶体管RST、TX1、TX2、TX3和TX4同时导通，FD和PD端电压置为Vrab；

2)曝光过程

b.将rst、tx1、tx2、tx3、tx4置为低电平，晶体管RST、TX1、TX2、TX3和TX4同时关断，将gs_nb置为高电平，晶体管NB导通，PD开始积累光电效应产生的光电荷；

c.将rst置为高电平，晶体管RST导通，对FD点复位后将rst置为低电平，RST关断；

d.复位信号被保存至第一存储电容器Crst；

e.将tx1、tx2、t×3、tx4置为高电平，晶体管TX1、TX2、TX3和TX4同时导通，PD1、PD2、PD3和PD4积累的电子被转移至FD，同时，将gs_sig置为高电平，FD处电压信号经过第一源极跟随晶体管SF和第二控制晶体管GS_SIG输出至第二存储电容器Csig，信号电压建立后关断第二控制晶体管GS_SIG，将该信号保存至第二存储电容器Csig；

3)读取过程

f.将gs_sel置为高电平，行选择晶体管GSW导通，从Pix_out读取复位信号电压V0；

g.第二控制晶体管GS_SIG导通，第二存储电容器Csig保存的信号与第一存储电容器Crst保存的复位信号重新平衡；

h.从Pix_out读取信号电压V1；

对V1和V0进行相关运算，可得信号电压Vsig＝2*(V1-V2)，其中，相关运算采用现有的运算处理方式即可，本发明对此不再进行详细介绍。

实施例2

请参考图3，如图3所示，本实施例在实施例1的基础上进一步增加双转换增益控制单元，其耦接在复位晶体管RST与浮动扩散节点FD之间，用于实现增益控制。作为具体的实施方式，双转换增益控制单元包括双转换增益控制晶体管DCG以及双转换增益电容器Cdcg，双转换增益控制晶体管DCG耦接于复位晶体管RST与浮动扩散节点FD之间；双转换增益电容器Cdcg的第一端子耦接在双转换增益晶体管DCG与复位晶体管RST之间的节点，其第二端子连接至指定电平VC。其中，双转换增益晶体管DCG例如可以为NMOS，其栅极接收控制信号dcg。

在本实施例中，双转换增益电容器Cdcg为单独的电容器。

除此之外，本实施例的其它方面与实施例1相同，在此不再赘述。

本实施例提供的图像传感器像素结构，由于设置了双转换增益控制单元，因而可在实施例1的基础上实现更高的动态范围。

本实施例提供的图像传感器像素结构同样可支持不同的曝光模式，如滚动曝光模式与全局曝光模式，以下分别进行详细说明。

1.滚动曝光模式

以n＝4为例，其工作过程如图4A所示，在滚动曝光模式下，每个PD依次曝光和读取，以PD1的曝光和读取为例，其具体工作过程为：

1)FD和PD1端电位复位

a.将rst、tx1、dcg置为高电平，晶体管RST、DCG、TX1导通，FD和PD1端被置位为Vrab；

2)曝光过程

b.将rst、tx1、dcg置为低电平，晶体管RST、DＣG、TX1关断，PD1开始积累光电效应产生的电子；

3)读取

c.将rs_sel、rst、dcg置为高电平，晶体管RSW、RST、DＣG导通，将FD和Cdcg置为Vrab；

d.关闭晶体管RST，从Pix_out读取低转换增益LＣG时复位信号VIO；

e.再次导通晶体管RST，将FD再次置为Vrab；

f.关闭晶体管RST、DＣG，从Pix_out读取高转换增益HCG时复位信号VhO；

g.TX1导通，将PD积累的电子转移至FD；

h.TX1关闭，从Pix_out读取高转换增益HCG时的信号电压Vh1；

i.TX1和DCG导通，PD积累的电子在FD和Cdcg中重新分配；

j.关闭TX1，读取低转换增益LCG时信号电压VL1。

分别对Vh1和Vh0，VI1和VI0分别进行相关运算，可以得到Vh＝Vh1-VhOVI＝VI1-VI0。

同理重复以上操作，完成PD2、PD3、PD4的读取，对不同转换增益下的2帧图像通过算法合成HDR图像。其中，相关运算和算法运算采用现有的运算处理方式即可，本发明对此不再进行详细介绍。

2.全局曝光模式

本实施例提供的像素结构在全局曝光结束时可选择采用不同的信号保存方式，当偏置晶体管在偏置控制信号的控制下处于开启状态，则其可以给放大输出单元提供电流偏置，从而实现整个像素结构的高速信号存储；当偏置晶体管在偏置控制信号的控制下处于关断状态，则放大输出单元的输出信号也可直接存储至信号存储单元，从而实现低功耗存储。

全局曝光模式下所有PD同时曝光，并且同时转移至FD，实现HDR需要分别在高转换增益和低转换增益下读取2帧图像。

以下以n＝4为例，对全局曝光下的高速信号存储模式和低功耗存储模式进行分别介绍。

对于全局曝光下的高速信号存储模式，其工作流程请参见图4B，具体为：

(1)高转换增益帧

1)FD和PD端电位复位

a.晶体管RST、DCG、TX1、TX2、TX3和TX4同时导通，FD和PD端被置位为Vrab；

2)曝光过程

b.晶体管RST、DCG、TX1、TX2、TX3和TX4同时关断，晶体管GS_NB导通，PD开始积累光电效应产生的光电荷；

c.晶体管RST、DCG导通，对FD点复位后将RST、DCG关断；

d.复位信号被保存至第一存储电容器Crst；

e.晶体管TX1，TX2，TX3和TX4同时导通，PD1、PD2、PD3和PD4积累的电子被转移至FD，FD处电压信号经过SF输出至第二存储电容器Csig，信号电压建立后关断第二控制晶体管GS_SIG，将该信号保存至第二存储电容器Csig；

3)读取过程：

f.行选择晶体管GSW导通，从Pix_out读取复位信号电压VO；

g.GS_SIG晶体管导通，Csig电容保存的信号与Crst保存的复位信号重新平衡；

h.从pi×_out读取信号电压V1；

对V1和V0进行相关运算，可得信号电压Vhsig＝2*(V1-V2)。

(2)低转换增益帧

1)FD和PD端电位复位

a.晶体管RST、DCG、TX1、TX2、TX3和TX4同时导通，FD和PD端被置位为Vrab；

2)曝光过程

b.晶体管RST、DＣG、TX1、TX2、TX3和TX4同时关断，晶体管NB导通，PD开始积累光电效应产生的光电荷；

c.晶体管RST、DCG导通，对FD点复位后将RST关断；

d.复位信号被保存至电容Crst；

e.晶体管TX1，TX2，TX3和TX4同时导通，PD1、PD2、PD3和PD4积累的电子被转移至FD和Cdcg，FD电压信号经过晶体管SF输出至Csig电容，信号电压建立后关断GS_SIG，将该信号保存至电容Csig；

3)读取过程：

f.行选择晶体管GSW导通，从Pix_out读取复位信号电压VO；

g.GS_SIG晶体管导通，Csig电容保存的信号与Ｃrst保存的复位信号重新平衡；

h.从Pix_out读取信号电压V1；

同理，对V1和V0进行相关运算，可得信号电压VIsig＝2*(V1-V2)。

对HCG和LCG条件下获取的信号Vhsig和VIsig，通过算法合成HDR图像。第二电压源Vrsf如图4A和图4B中所示，在整个工作过程中始终保持高电平(图4A)或者在高转换增益和低转换增益的曝光和读取过程(具体对应步骤c、d、e、f)保持高电平，偏置晶体管根据偏置控制信号给所述放大输出单元提供电流偏置，可实现电路信号高速传输。其中，相关运算和算法运算采用现有的运算处理方式即可，本发明对此不再进行详细介绍。

对于全局曝光下的低功耗存储模式，其工作流程请参见图4C，在该模式下，第二电压源Vrsf如图中所示，晶体管GS_NB始终保持关断，从而实现低功耗，该模式的其它方面比照图4B进行，在此不再赘述。需要说明的是在低功耗存储模式下，第二电压源Vrsf为三段式可变电平，具体包括高电平、相对低电平(介于高电平与低电平之间)与低电平，之所以设置相对低电平状态是因为浮动扩散节点FD的电压是变化的，当浮动扩散节点FD的电压足够高时，第一存储电容器Cr st与第二存储电容器Csig保存的电荷为满电荷，而当浮动扩散节点FD的电压降低后，为了使得第一存储电容器Crst与第二存储电容器Csig保存的电荷与浮动扩散节点FD的电压相适应，需要提供一电荷释放通路对第一存储电容器Crst与第二存储电容器Csig存储的电荷进行释放，此时将第二电压源Vrsf的电压设置为相对低电平可以使得第一存储电容器Crst与第二存储电容器Csig通过第一源极跟随晶体管SF与第二电压源Vrsf释放电荷。

对于全局曝光下的低功耗存储模式，其工作流程请参见图4C，在该模式下，第二电压源Vrsf如图中所示，晶体管GS_NB始终保持关断，从而实现低功耗，该模式的其它方面比照图4B进行，在此不再赘述。

当然，应该意识到，对于上述实施例，第一存储电容器Crst、第二存储电容器Csig、双转换增益电容器Cdcg均为单独的电容器件，并且其实现形式多样化，其形式例如可以为MIM电容器、MOM电容器、MOS电容器、Poly电容器等，此外，其也可以为寄生电容。如图5所示的为第一存储电容器Crst与第二存储电容器Csig为单独的电容器件，而双转换增益电容器Cdcg为复位晶体管RST与双转换增益控制晶体管DCG的连接点对地的寄生电容。应该意识到，第一存储电容器Crst、第二存储电容器Csig、双转换增益电容器Cdcg的具体实现形式并不作为本发明的限制。

另外，需要说明的是，对于上述实施例，第一电压源Vrab、第二电压源Vrsf为可变电压源。此外，第一电压源Vrab、第二电压源Vrsf、第三电压源PIXVDD也可以为同一个电压源PIXVDD。

并且第二存储电容器Csig的第二端子与第一存储电容器Crst的第二端子还可以共同连接至指定电压值。

实施例3

请参阅图6，如图6所示，本实施例提供一种成像系统100，包括像素阵列110，所述像素阵列110按行和列排列，所述像素阵列110中的每个像素的结构可为实施例1至实施例2中的任一种像素结构，像素结构的具体情况请参考上述实施例1至实施例2，在此不再赘述。

除此之外，作为示意性的实施例，该成像系统还包括逻辑控制单元120、驱动单元、列A/D转换单元150以及图像处理单元160；其中：

所述逻辑控制单元120用于控制整个系统的工作时序逻辑；

所述驱动单元的一端与所述逻辑控制单元120连接，另一端与像素阵列110耦接，用于驱动和控制像素阵列110中的各控制信号线；具体地，驱动单元包括行驱动单元130以及列驱动单元140，行驱动单元130的一端与所述逻辑控制单元120连接，另一端与像素阵列110耦接，用于向像素阵列110提供对应的行控制信号；列驱动单元140的一端与所述逻辑控制单元120连接，另一端与像素阵列110耦接，用于向像素阵列110提供对应的列控制信号；

所述列A/D转换单元150对应像素阵列110中的每列像素，用于在所述逻辑控制单元120的控制下实现列信号的模拟/数字转换；

所述图像处理单元160用于在所述逻辑控制单元120的控制下对所述列A/D转换单元150输出的图像数字信号进行图像处理。

显然，本领域的技术人员可以对发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (14)

1.一种图像传感器像素电路，其特征在于，包括：

至少一组感光控制单元，每组感光控制单元包括光电二极管及传输晶体管；所述传输晶体管耦接于所述光电二极管和浮动扩散节点之间；

复位晶体管，耦接于第一电压源和所述浮动扩散节点之间，根据复位控制信号重置所述浮动扩散节点的电压；

放大输出单元，耦接至所述浮动扩散节点和第二电压源，对所述浮动扩散节点的电压信号进行放大输出；

全局曝光传输单元，包括信号存储单元、偏置晶体管以及全局曝光输出单元；其中：

所述信号存储单元耦接至所述放大输出单元，分别存储所述放大输出单元输出的浮动扩散节点的初始电压信号以及第二电压信号，其中所述第二电压信号为光电二极管累积的电荷转移到浮动扩散节点后的电压信号；

所述全局曝光输出单元用于对曝光结束后存储在所述信号存储单元的电压信号进行放大输出；

所述偏置晶体管的一端连接至所述放大输出单元的输出端，一端连接至地端，所述第二电压源为可变电压源，所述偏置晶体管根据偏置控制信号给所述放大输出单元提供电流偏置。

2.如权利要求1所述的图像传感器像素电路，其特征在于，所述放大输出单元包括第一源极跟随晶体管，所述第一源极跟随晶体管的栅极耦接至所述浮动扩散节点，其漏极耦接至所述第二电压源，其源极作为输出端耦接至所述信号存储单元。

3.如权利要求1所述的图像传感器像素电路，其特征在于，所述信号存储单元包括：

第一存储单元，用于存储所述放大输出单元输出的初始电压信号；

第二存储单元，用于存储所述放大输出单元输出的第二电压信号，其中所述第二电压信号为光电二极管累积的电荷转移到浮动扩散节点后的电压信号。

4.如权利要求3所述的图像传感器像素电路，其特征在于，所述第一存储单元包括第一控制晶体管以及第一存储电容器，所述第二存储单元包括第二控制晶体管以及第二存储电容器；其中：

所述第二控制晶体管耦接在所述放大输出单元的输出端和第一控制晶体管之间，所述第二存储电容器的第一端子耦接至所述第一控制晶体管和所述第二控制晶体管的连接点；

所述第一控制晶体管耦接至所述第二控制晶体管的输出端及全局曝光输出单元之间，所述第一存储电容器的第一端子耦接至所述第一控制晶体管和所述全局曝光输出单元的连接点；

所述第二存储电容器的第二端子与所述第一存储电容器的第二端子共同连接地端或连接至指定电压值。

5.如权利要求4所述的图像传感器像素电路，其特征在于，所述第一存储电容器为单独的电容器件或者为所述第一控制晶体管的寄生电容，所述第二存储电容器为单独的电容器件或者为所述第二控制晶体管的寄生电容。

6.如权利要求1所述的图像传感器像素电路，其特征在于，所述全局曝光输出单元包括第二源极跟随晶体管以及行选择晶体管，所述第二源极跟随晶体管的栅极耦接至所述信号存储单元，其漏极耦接至第三电压源，其源极通过所述行选择晶体管耦接至列输出线。

7.如权利要求1所述的图像传感器像素电路，其特征在于，还包括滚动曝光输出晶体管，耦接在放大输出单元与列输出线之间。

8.如权利要求1或7所述的图像传感器像素电路，其特征在于，还包括双转换增益控制单元，耦接在所述复位晶体管与浮动扩散节点之间，用于实现增益控制。

9.如权利要求8所述的图像传感器像素电路，其特征在于，所述双转换增益控制单元包括双转换增益控制晶体管以及双转换增益电容器，所述双转换增益控制晶体管耦接于所述复位晶体管与浮动扩散节点之间；所述双转换增益电容器的第一端子耦接在所述双转换增益晶体管与复位晶体管之间的节点，其第二端子连接地端或指定电平。

10.如权利要求9所述的图像传感器像素电路，其特征在于，所述双转换增益电容器为单独的电容器件或者为所述复位晶体管与所述双转换增益控制晶体管的连接点对地的寄生电容。

11.如权利要求5或10所述的图像传感器像素电路，其特征在于，所述单独的电容器件为MIM电容器、MOM电容器、POLY电容器或者MOS电容器。

12.一种成像系统，其特征在于，包括若干如权利要求1-11任一项所述的图像传感器像素电路，所述像素电路按照行和列排列，形成像素电路阵列。

13.如权利要求12所述的成像系统，其特征在于，还包括逻辑控制单元、驱动单元、列A/D转换单元以及图像处理单元；其中：

所述逻辑控制单元用于控制整个系统的工作时序逻辑；

所述驱动单元的一端与所述逻辑控制单元连接，另一端与像素阵列耦接，用于驱动和控制像素阵列中的各控制信号线；

所述列A/D转换单元对应像素阵列中的每列像素，用于在所述逻辑控制单元的控制下实现列信号的模拟/数字转换；

所述图像处理单元用于在所述逻辑控制单元的控制下对所述列A/D转换单元输出的图像数字信号进行图像处理。

14.如权利要求13所述的成像系统，其特征在于，所述驱动单元包括：

行驱动单元，其一端与所述逻辑控制单元连接，另一端与像素阵列耦接，用于向像素阵列提供对应的行控制信号；

列驱动单元，其一端与所述逻辑控制单元连接，另一端与像素阵列耦接，用于向像素阵列提供对应的列控制信号。