JP6463405B2 - 半導体チップ、および半導体チップの製造方法 - Google Patents

半導体チップ、および半導体チップの製造方法 Download PDF

Info

Publication number
JP6463405B2
JP6463405B2 JP2017095649A JP2017095649A JP6463405B2 JP 6463405 B2 JP6463405 B2 JP 6463405B2 JP 2017095649 A JP2017095649 A JP 2017095649A JP 2017095649 A JP2017095649 A JP 2017095649A JP 6463405 B2 JP6463405 B2 JP 6463405B2
Authority
JP
Japan
Prior art keywords
region
semiconductor
semiconductor chip
temperature distribution
semiconductor layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017095649A
Other languages
English (en)
Other versions
JP2017208545A (ja
Inventor
レル アルフレート
レル アルフレート
レフラー アンドレアス
レフラー アンドレアス
アイヒラー クリストフ
アイヒラー クリストフ
シュトイェッツ ベアンハート
シュトイェッツ ベアンハート
ゾーマース アンドレ
ゾーマース アンドレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ams Osram International GmbH
Original Assignee
Osram Opto Semiconductors GmbH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Osram Opto Semiconductors GmbH filed Critical Osram Opto Semiconductors GmbH
Publication of JP2017208545A publication Critical patent/JP2017208545A/ja
Application granted granted Critical
Publication of JP6463405B2 publication Critical patent/JP6463405B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004Devices characterised by their operation
    • H01L33/002Devices characterised by their operation having heterojunctions or graded gap
    • H01L33/0025Devices characterised by their operation having heterojunctions or graded gap comprising only AIIIBV compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67115Apparatus for thermal treatment mainly by radiation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68764Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a movable susceptor, stage or support, others than those only rotating on their own vertical axis, e.g. susceptors on a rotating caroussel
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68771Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting more than one semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0062Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005Processes
    • H01L33/0095Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/10Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/1082Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region with a special facet structure, e.g. structured, non planar, oblique
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2218Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
    • H01S5/2219Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties absorbing
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/2205Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers
    • H01S5/2218Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties
    • H01S5/222Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure comprising special burying or current confinement layers having special optical properties having a refractive index lower than that of the cladding layers or outer guiding layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3205Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures with an active layer having a graded composition in the growth direction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/34Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/40Arrangement of two or more semiconductor lasers, not provided for in groups H01S5/02 - H01S5/30
    • H01S5/4025Array arrangements, e.g. constituted by discrete laser diodes or laser bar
    • H01S5/4031Edge-emitting structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26Materials of the light emitting region
    • H01L33/30Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00Functional characteristics
    • H01S2301/17Semiconductor lasers comprising special layers
    • H01S2301/176Specific passivation layers on surfaces other than the emission facet
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00Functional characteristics
    • H01S2301/18Semiconductor lasers with special structural design for influencing the near- or far-field
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/02Structural details or components not essential to laser action
    • H01S5/026Monolithically integrated components, e.g. waveguides, monitoring photo-detectors, drivers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2036Broad area lasers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/20Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/22Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers having a ridge or stripe structure
    • H01S5/227Buried mesa structure ; Striped active layer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01SDEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00Semiconductor lasers
    • H01S5/30Structure or shape of the active region; Materials used for the active region
    • H01S5/32Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/323Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/32308Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm
    • H01S5/32341Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser emitting light at a wavelength less than 900 nm blue laser based on GaN or GaP

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

本願は、独国特許出願第102016108891.9号の優先権を主張するものであり、参照により、その開示内容は本願の開示内容に含まれるものとする。
本願では、半導体チップ、および半導体チップの製造方法を開示する。とりわけ当該半導体チップは、たとえば発光ダイオードチップもしくはレーザダイオードチップ等の発光半導体チップ、または受光半導体チップ等のオプトエレクトロニクス半導体チップとすることができる。
レーザダイオードは発光ダイオードに代わって、たとえば照明用途やプロジェクション用途等の新規分野においてますます使用されてきており、かかる用途では、レーザダイオードは輝度増大および焦点深度の向上の観点において発光ダイオードより優れた利点を発揮することができる。しかしレーザダイオードを使用する場合、発光ダイオードベースの競合技術と比較して、特定の電流値のレーザ閾値を超えた場合に初めてレーザダイオードはレーザ発光を示し、この特定の電流値は、しばしば非常に高いことが多く、また、レーザダイオードの輝度が高いことによりレーザファセットはファセット損傷を受けやすく、これは突発性故障の原因となり得る、という悪影響が生じる。
レーザダイオードの使用電流は発光ダイオードより高いので、すなわちレーザ閾値が高いので、レーザダイオードはとりわけ小電流域において効率を損失する。レーザ閾値を低下させるためには、たとえば光取り出しファセットのファセットコーティングの反射率を向上させることが好適である。しかし、このことは同時に、レーザダイオード曲線の勾配を減少させ得るものであるから、このことによっても、レーザダイオードの効率に悪影響が及ぼされ得る。他の一手段として、共振器長および共振器幅等の共振器の幾何寸法を縮小することが可能であるが、これにより、レーザダイオードの達成可能な光出力も相応に制限される。これに代えて、リブ型またはリッジ型導波路(「ridge waveguide」)と称される、高さのある導波路構造を形成することによって、屈折率導波の強化および電流拡開の縮小を達成することができる。しかし、かかる導波路構造を作製するために使用されるエッチングプロセスが活性領域付近まで達し、または活性領域を貫通してしまい、このことにより損傷が生じて、デバイス安定性について問題になるという欠点が生じ得る。
ファセット負荷限界を上昇させるためには、共振器幾何寸法を大きくすることができる。しかし、このことはレーザ閾値の上昇となって否定的な意味で目立つことになる。これに代えて、種々の材料系では、レーザファセットの領域を可能な限り無吸収とする努力および解決アプローチがなされている。たとえば、注入または拡散によってファセット付近の量子膜構造の混晶を実現する試みを行うことができ、これにより、禁制帯すなわちバンドギャップを増大させることができる。しかし、かかる試みの欠点として、そのために必要なドープ物質が格子間位置に組み込まれ、このことにより、追加の吸収中心が生じてしまい、これがデバイス効率に悪影響を及ぼし得る。それゆえ、とりわけ層に注入が行われる場合には、次のアニールステップにおいてドープ物質を格子位置に組み込む試みを行わなければならない。しかし、そのために必要な温度によって、量子膜構造の損傷が生じ、これによりレーザ閾値および特性曲線勾配に損失が生じ得る。さらに、拡散および注入アニールステップの温度が高い場合、たとえばIII-V族半導体のV族成分すなわちAs、PまたはN等の揮発性成分の放出によってコンタクト層が分解し、これによりレーザダイオードの動作電圧が上昇してしまうことがある。
これに代わる技術的アプローチは、可能な限り低い欠陥密度かつ低応力で半導体材料のバンドギャップを増大させることができる結晶層または部分結晶層を、割断によって形成されたレーザファセットに成膜するという原理に基づく。かかる成膜のための手法としてはたとえば、MBE(「molecular beam epitaxy」)またはIBD(「ion beam deposition」)を用いた成膜法が有利である。これらのプロセスの欠点は、とりわけレーザバーの取扱いが面倒であることであり、このことによって製造コストが高騰する。さらに、バンドギャップが増大する材料をレーザファセット全体にわたって画一的に成膜すると、ファセットに追加の応力が生じてしまい、これはデバイス安定性に悪影響を及ぼし得る。
特定の実施形態の少なくとも1つの課題は、半導体チップを開示することである。他の実施形態の少なくとも1つの課題は、半導体チップの製造方法を開示することである。
前記課題は、独立請求項にて特定した物および方法の発明により解決される。従属請求項に、物および方法の発明の有利な実施形態および発展形態が記載されており、また、以下の記載および図面からも、当該物および方法の有利な実施形態等が明らかである。
少なくとも1つの実施形態では、半導体チップは少なくとも1つの第1の半導体層を有する。この第1の半導体層はとりわけ、複数の半導体層を有する半導体積層体の一部とすることができる。
半導体チップを製造する方法の場合、少なくとも1つの他の実施形態では、少なくとも1つの第1の半導体層を成長させる。この第1の半導体層はとりわけ、半導体積層体の一部とすることができる。
上記または下記において説明する実施形態は、半導体チップの製造方法および半導体チップの双方に同様に適用される。
半導体チップはたとえば、オプトエレクトロニクス半導体チップすなわち発光半導体チップまたは受光半導体チップとして構成することができ、たとえば発光ダイオードチップ、レーザダイオードチップまたはフォトダイオードチップとして構成することができる。半導体チップはさらに、オプトエレクトロニクス機能に代えて、またはこれと共に、電子的機能も備えることができ、たとえばトランジスタまたは他のパワーエレクトロニクスデバイスとして構成することもできる。以下の記載は、主にオプトエレクトロニクス半導体チップを、ここでは特に発光半導体チップを対象としているが、以下説明する半導体チップの実施形態および半導体チップの製造方法の実施形態は、他の半導体チップにも当てはまり、とりわけ非オプトエレクトロニクス構成の半導体チップにも当てはまる。
半導体積層体は、とりわけエピタクシー積層体として、すなわちエピタキシャル成長による半導体積層体として構成することができる。この半導体積層体は、たとえばInAlGaNベースで構成することができる。InAlGaNベースの半導体積層体にはとりわけ、エピタクシーにより作製された半導体積層体が通常は複数の異なる個別層から成る積層体を含む半導体積層体であって、当該個別層は少なくとも、III-V族化合物半導体材料系InAlGa1−x−yNから成る材料を含む1つの個別層を有する半導体積層体が含まれる。ここで、0≦x≦1、0≦y≦1かつx+y≦1である。とりわけ、第1の半導体層はかかる材料をベースとすることができる。発光半導体チップの一部としてInAlGaNをベースとする少なくとも1つの活性層を有する半導体積層体は、たとえば好適には、紫外波長領域から緑色波長領域までの電磁波を放出できるものである。
これに代えて、またはこれと共に、半導体積層体はInAlGaPをベースとすることもできる。具体的には、半導体積層体は複数の異なる個別層を有することができ、そのうち少なくとも1つの個別層、たとえば第1の半導体層は、III-V族化合物半導体材料系InAlGa1−x−yPから成る材料を含む。ここで、0≦x≦1、0≦y≦1かつx+y≦1である。発光半導体チップの一部としてInAlGaPをベースとする少なくとも1つの活性層を有する半導体積層体は、たとえば好適には、緑色波長領域から赤色波長領域までの1つまたは複数のスペクトル成分を含む電磁波を放出できるものである。
これに代えて、またはこれと共に、半導体積層体は他のIII-V族化合物半導体材料系、たとえばInAlGaAs系の材料等、またはII-VI族化合物半導体材料系を有することもできる。とりわけ、InAlGaAs系材料を有する発光半導体チップの活性層は、赤色波長領域から赤外波長領域までの1つまたは複数のスペクトル成分を含む電磁波を放出するために適したものとすることができる。
II-VI族化合物半導体材料は少なくとも、たとえばBe,Mg,Ca,Sr等の2族典型元素と、たとえばO,S,Se等の6族典型元素とを含むことができる。II-VI族化合物半導体材料は特に、少なくとも1つの2族典型元素と少なくとも1つの6族典型元素とを含む2元、3元または4元化合物を含む。かかる2元、3元または4元化合物はさらに、1つまたは複数のドープ物質や追加成分を含むことができる。たとえばII-VI族化合物半導体材料には、ZnO、ZnMgO、CdS、ZnCdS、MgBeOが含まれる。
第1の半導体層と、特に当該第1の半導体層を有する半導体積層体は、基板上に成長することができる。これ以降は、この基板を「成長基板」とも称することがある。基板は、たとえば上述の化合物半導体材料系、またはエピタクシー成膜を行える他の半導体材料等の半導体材料を含むことができる。基板はとりわけ、サファイア、GaAs,GaP,GaN,InP,SiC,Siならびに/もしくはGeを含むことができ、またはこの材料から成ることができる。
オプトエレクトロニクス半導体チップとして構成された半導体チップの半導体積層体は、活性層としてたとえば、従来のpn接合部、2重ヘテロ構造、単一量子井戸構造(SQW構造)または多重量子井戸構造(MQW構造)を、光生成または受光のために有することができる。前記半導体積層体は活性層の他に、更に他の機能層や機能領域を含むこともでき、たとえばp型ドープもしくはn型ドープされたキャリア輸送層すなわち電子輸送層もしくは正孔輸送層、アンドープまたはp型ドープまたはn型ドープされた閉じ込め層、クラッド層または導波層、バリア層、平坦化層、バッファ層、保護層ならびに/もしくは電極、およびこれらの組み合わせを含むこともできる。とりわけ第1の半導体層は、導波層および/または活性層の少なくとも一部とすることができ、またはかかる層とすることができる。また第1の半導体層は、半導体積層体の他の機能層の一部とすることもでき、または他の機能層とすることができる。たとえば、第1の半導体層は1層から構成することができる。また、第1の半導体層は複数の層を有し、または複数の層から構成することも可能となり得る。
さらに、たとえばバッファ層、バリア層および/または保護層等の追加の層を半導体積層体の成長方向に対して垂直に、たとえば当該半導体積層体の周囲に配置すること、具体的にはたとえば、半導体積層体の側面上に配置することもできる。
第1の半導体層と、特に第1の半導体層を含む半導体積層体は、エピタクシー法を用いて、たとえば有機金属気相エピタクシー法(MOVPE)または分子線エピタクシー法(MBE)を用いて、成長基板上に成長することができ、さらに、第1の半導体層および半導体積層体に電気的コンタクトを設けることができる。以下詳細に説明する第1の半導体層と、特に第1の半導体層を含む半導体積層体の製造は、特に好適にはウェハ複合体で行うことができ、このウェハ複合体は、成長プロセスの後に複数の半導体チップに分割することによって個片化することができる。
他の一実施形態では、第1の半導体層を成長させるための成長プロセス中に、成長する第1の半導体層の少なくとも1つの延在方向において不均一な横方向温度分布を生じさせる。ここで「横方向」とは、第1の半導体層および特に第1の半導体層を含む半導体積層体の成長方向に対して垂直方向または実質的に垂直方向である方向をいい、以下同様である。成長方向は、半導体積層体の上下に重なって配置された各層の配置方向に相当する。特に、第1の半導体層の横方向における寸法、および、半導体積層体の他の層の横方向における寸法も、当該各層の成長方向の厚さより大きくすることができる。これにより、第1の半導体層と、半導体積層体の他の層も、成長基板上の横方向の複数の方向において延在方向に沿って延在することができる。
成長している第1の半導体層の少なくとも1つの延在方向において横方向の温度分布が不均一であることにより、ここで説明している方法では、第1の半導体層の材料組成が横方向において変化して確立する。材料組成のかかる横方向の変化は、同一の材料系の中で生じる。「材料組成の変化」とは、少なくとも1つの延在方向における第1の半導体層の1つまたは複数の成分の割合の勾配を意味することができる。簡単にいうと、第1の半導体層の材料組成の成分の組み込みが温度に依存することにより、少なくとも1つの成分の割合が増加または減少する。よって第1の半導体層は、横方向に隣り合って配置された少なくとも2つの領域であって、同一の材料系をベースとし、かつ異なる材料組成を有する少なくとも2つの領域を有する。第1の半導体層の上述の領域のうち第1の領域から当該領域のうち第2の領域への材料組成の移行、すなわち1つまたは複数の成分の割合の勾配は、急峻とすることができ、すなわち技術的に可能である場合には階段状とすることができ、または連続的とすることもできる。特に好適には、第1の半導体層の層厚を一定とすることができる。換言すると、上述の横方向に隣り合って配置された、それぞれ材料組成が異なる少なくとも2つの領域は、等しい厚さを有することができる。厚さが「等しい」ないしは「一定」とは、ここでは特に、材料組成の変化にかかわらず第1の半導体層の厚さの変化が10%を上回らず、または5%を上回らず、または特に好適には1%を上回らないことを意味することができる。
1つまたは複数の成分の各割合を、横方向に隣り合って配置された少なくとも2つの領域において平均したものを基準とした、第1の半導体層の各領域の材料組成の差、ひいては1つまたは複数の成分の各割合の差は、第1の領域の材料組成の1つまたは複数の成分の割合がたとえば、第2の領域と比較して99%以下、もしくは97%以下、もしくは95%以下、もしくは90%以下、もしくは85%以下、もしくは80%以下、もしくは75%以下、もしくは50%以下、もしくは25%になるように、またはその逆になるようにすることができる。材料組成の各成分の割合は好適には、化学組成式を基準として表すことができる。
たとえばInAlGaN材料系の場合、横方向における不均一な横方向温度分布によって、1つまたは複数の半導体結晶成分の組み込み、特にインジウムの組み込みを、上述のように変化させることができる。たとえば、InAlGaN材料系をベースとする第1の半導体層は、組成InAlGa1−x−yNを有する第1の領域と、組成InAlGa1−a−bNを有する第2の領域とを含むことができ、ここで、x≦0.99aまたはx≦0.97aまたはx≦0.95aまたはx≦0.90aまたはx≦0.85aまたはx≦0.80aまたはx≦0.75aまたはx≦0.50aまたはx≦0.25aとすることができる。これに応じて、代替的または追加的に、Al割合および/またはGa割合も上述のように変化させることができる。各領域における組成はとりわけ、各領域における平均組成とすることができる。また、たとえばInAlGaPまたはInAlGaAs等の他の半導体材料系の場合にも、1つまたは複数の成分組み込み、具体的にはたとえばIn成分および/またはGa成分および/またはAl成分の組み込みを、不均一な横方向温度分布によって変化させることができる。
不均一な横方向温度分布はとりわけ、成長基板上の、後に半導体チップになるものに相当する少なくとも1領域において存在する。具体的にはこのことは、第1の半導体層は成長基板上の、半導体チップに相当する領域にて成長し、少なくとも1つの延在方向において、成長プロセス中に不均一な横方向温度分布によって生成された不均一な材料組成を有する、ということである。これにより、不均一な横方向温度分布は成長基板において当該少なくとも1つの延在方向に、成長基板上における複数の半導体チップに相当する領域の順に従って周期的に繰り返すことができ、これにより、1つのウェハ複合体において、第1の半導体層の材料組成の横方向変化が同一または実質的に同一である多数の半導体チップを作製することができる。よって、ここで説明した方法では、第1の半導体層を成長させる成長プロセス中に、当該第1の半導体層の材料組成の規定通りの横方向変化を生じさせることができるように、規定通りに不均一な横方向温度分布を生じさせる。
不均一な横方向温度分布は、温度差が1K以上または2K以上または5K以上または10K以上にもなる第1の温度領域と第2の温度領域とを生じさせることができる。第1の温度領域から第2の温度領域への移行は急峻に推移することができ、すなわち、技術的に可能である場合には実質的に階段状に推移することができ、または、所望の温度特性に従って連続的に推移することができる。従来のウェハベースのエピタクシー法の場合、ウェハ全体にわたって不所望の温度差が生じ、これが、ウェハから個片化された半導体チップの各特性が異なる原因となり得る。かかる場合、1つのウェハの、互いに遠隔にあるが規模および距離が作製される半導体チップより遙かに大きい領域間の温度差は、数Kにもなり得る。それに対して従来の成長法では、1チップの大きさに相当する距離における温度分布は実質的に均一であるから、従来の手法では、半導体チップの各半導体層は少なくとも、チップサイズに相当する規模で、横方向に均一な材料組成で成長する。それに対して、ここで説明している方法では、チップ寸法の規模の長さスケールにおいて不均一な横方向温度分布を規定通りに生じさせることにより、半導体チップの中で少なくとも第1の半導体層において、かかる温度分布に伴う不均一な材料組成を生じさせる。よって、従来のエピタクシー法とは異なり、ここで説明している方法では、半導体チップの大きさ以下に相当する長さスケールにおいて温度差を規定通りに生じさせることにより、半導体チップの中で少なくとも第1の半導体層において、不均一な材料組成が生じる。
第1の半導体層の局所的な材料組成が相違することにより、第1の半導体層の材料においてバンドギャップ、吸収係数および/または屈折率が横方向において変化することができる。光生成のための活性半導体層の場合、材料組成が横方向に変化することにより、半導体チップの動作中に放射される光の波長も、横方向において変化して生成されることになり得る。本願にて記載されている方法とは異なり、従来のエピタクシー成膜法はむしろ、半導体チップごとに生じる、動作中に生成される光の波長、屈折率および/または吸収係数の上述の変化を最小限にすべく、成長中の層の材料組成が横方向において可能な限り変化しないように、成長基板ウェハの可能な限り面全体において可能な限り等しい温度分布を達成するため、上述の温度変化や温度不均一性を補償しようというものである。
他の一実施形態では、半導体チップは発光半導体チップとして、とりわけ半導体レーザダイオードの形態で構成されている。ここで説明する方法により、第1の半導体層の作製中に成長基板上における成長温度を規定通りに局所的に変化させることができる。この第1の半導体層は、とりわけ導波層および/または活性層またはその一部とすることができる。たとえばInAlGaN材料系の場合、横方向における不均一な横方向温度分布によって、1つまたは複数の半導体結晶成分の組み込み、特にインジウムの組み込みを変化させることができる。このことにより、たとえばレーザストライプ部の領域、すなわち、半導体チップのうち光生成を行う領域の方が、活性層または導波層へのインジウム組み込みを、隣接する領域より多くすることができる。InAlGaN中のインジウム含有率が減少することにより、とりわけ屈折率が低くなるので、上述のことにより、第1の半導体層において横方向に屈折率の勾配を生じさせることができ、この屈折率の勾配により、屈折率導波を達成することができ、この屈折率導波は、成長プロセス後には既に第1の半導体層に「組み込まれて」おり、ひいては、第1の半導体層を含む半導体積層体に「組み込まれた」状態になっている。
他の一実施形態では、半導体チップはレーザダイオードチップとして構成されており、かつ、当該半導体チップの動作中に光を放射するファセットを有する。屈折率導波が既に半導体チップに組み込まれていることにより、リッジ導波路を作製しなくても屈折率導波型レーザダイオードを製造することができ、これにより、リッジ導波路のためのリッジエッチングを省略することができる。このことによってチップ製造を簡素化して、より低コストにすることができる。たとえばワイドストライプレーザの場合、第1の半導体層の横方向における材料組成の変化によってバンドギャップが大きくなることにより、レーザストライプ部の隣において電流拡開および吸収を低減させることができ、これにより、レーザ性能を改善することができる。
他の一実施形態では、第1の半導体層の上方に少なくとも1つの第2の半導体層を成長させ、この第2の半導体層にリッジ導波路を作製する。第1の半導体層における材料組成の横方向の変化と、当該第1の半導体層上方において第2の半導体層に設けられたリッジ導波構造との組み合わせにより、リッジ導波路だけでは実現できない非常に強い屈折率導波を達成することができる。このことによって、たとえば高出力レーザダイオードの場合、レーザ閾値を低下させて効率を改善することが可能になる。さらに、リッジ導波路を備えた通常のレーザダイオードと比較して、電流拡開を減少させて屈折率導波を改善しながらリッジ導波構造のエッチング深さを浅くすることができ、これによってたとえば、エッチングプロセスによる損傷、特に活性層のエッチングの際に生じる損傷によって、不所望の素子劣化が生じるリスクを回避することができる。さらに、表面再結合に起因して活性層を介してリーク電流が生じるリスクを回避することができる。これは、活性層を貫通してエッチングが行われたときに生じ得る。このことに応じて、ここで説明した方法により、従来のデバイスよりリッジエッチングの深さを浅くし、これによりリッジ導波構造の高さを低くすることができ、または、相応の導波構造を完全に省略することができる。というのも、電流制限および屈折率導波を双方とも、成長プロセスの際に半導体積層体に「組み込む」ことができるからである。
特に好適には、半導体チップがレーザダイオードチップとして構成されている場合、第1の半導体層における材料組成の横方向の変化は、当該第1の半導体層の材料中のバンドギャップがレーザストライプ部(「レーザリブ部」とも称し得る)の両側において増大するように、当該レーザストライプ部の両側に生じさせることができる。このレーザストライプ部は、適切なコンタクト領域によって画定することができ、または適切なリッジ導波構造を追加的に用いて画定することができる。このことは、InAlGaN材料系では好適には、レーザリブ部の両側において、とりわけ、活性層として形成された第1の半導体層中のIn含有率を減少させることにより、達成することができる。この減少は、エピタクシー成長プロセス中に既に、上述のように不均一な横方向温度分布を生じさせることによって引き起こされる。このことによって不所望の電流拡開を最小限にすることができ、なおかつ、吸収を減少させると同時に上述のように屈折率導波を改善することもできる。これに代えて、第1の半導体層の材料中のバンドギャップをレーザストライプ部の両側において減少させ、これによりレーザストライプ部の両側における吸収を向上させることも、好適となり得る。このことは、隣り合って配置された複数のレーザストライプ部を有するワイドストライプレーザの場合に特に好適となり得、この複数のレーザストライプ部は、吸収率がより高い領域によって互いに分離されている。このことによって、隣り合ったレーザストライプ部間のクロストークまたはリングモードの伝播を阻止し、または少なくとも減少させることができる。
また、半導体チップがレーザダイオードチップとして構成されている場合、第1の半導体層における材料組成の横方向の変化をファセット領域において、すなわち、第1の半導体層の、ファセットに接する領域において生じさせることにより、第1の半導体層のうちファセット領域となる第2の領域のバンドギャップが、第1の半導体層のうちファセットから見て当該ファセットから第2の領域より遠距離にある第1の領域より大きくなるようにすることができる。換言すると、第2の領域はファセットに接するようにファセットと第1の領域との間に配置することができ、第2の領域は第1の領域より大きいバンドギャップを有することができる、ということである。このバンドギャップ増大は、InAlGaN材料系では好適には、ファセット領域において、とりわけ、活性層として形成された第1の半導体層中のIn含有率を減少させることにより、達成することができる。この減少は、エピタクシー成長プロセス中に既に、上述のように不均一な横方向温度分布を生じさせることによって引き起こされる。このことによって、ファセット領域における活性層の吸収を減少させ、または阻止することもでき、これによってファセット負荷限界の向上を達成することもできる。
さらに、発光半導体チップの場合、具体的にはレーザダイオードチップまたは発光ダイオードチップの場合、特に、半導体チップの光生成用の活性層の一部を第1の半導体層が構成する場合には、第1の半導体層の材料組成が異なることによって、複数の異なる放出波長を生成することができ、これにより、かかる第1の半導体層を有する半導体チップが動作中に複数の異なる領域から複数の異なる波長を放出することが可能になる。よって、第1の半導体層の成長中に横方向の温度分布が不均一であることにより、半導体チップの後の動作時には、横方向における光放出の波長分布を生じさせることができる。
さらに、半導体チップが発光ダイオードチップとして構成されている場合、少なくとも部分的にボンディングパッドとして形成されたコンタクト層の下方に、第1の半導体層における材料組成の横方向の変化を生じさせることにより、ボンディングパッドの下方における第1の半導体層の材料のバンドギャップを増大させることができる。このことは、InAlGaN材料系では好適には、ボンディングパッドの下方において第1の半導体層中のIn含有率を低減することにより達成することができる。この第1の半導体層は、好適には活性層として構成し得る。これは特に、第1の半導体層の非通電領域とすることができる。このことによって、活性層のかかる非通電領域における吸収を減少させることができ、または阻止することもできる。さらに、コンタクト層はボンディングパッドの他にさらに、電流分配のための電流輸送リブ部を有することもできる。この電流輸送リブ部の下方において、第1の半導体層の材料組成を適切に変化させることができる。
さらに、半導体チップが発光ダイオードチップとして構成されている場合、有利には活性層として形成された第1の半導体層の材料組成は、当該半導体チップの横方向の縁部に向かって変化していくことにより、第1の半導体層の量子井戸のバンド端が当該縁部に向かって上昇していき、これにより第1の半導体層のバンドギャップも当該縁部に向かって増大していくようにすることができる。かかる場合にはとりわけ、第1の半導体層は第2の領域を有することができ、この第2の領域は、横方向において第1の領域を包囲して、環状に半導体チップの縁部に接し、かつ、第1の領域と比較して適切に異なる材料組成を有する。縁部側においてバンドギャップが増大することにより、半導体チップの縁部によって形成されたエッジにおけるリーク電流を減少させることができ、これにより、半導体チップの出力および経時安定性を向上させることができる。
他の一実施形態では、第1の半導体層の成長中に、規定通りに選択された所定の領域に局所的に熱影響を及ぼすことにより、規定通りに不均一な横方向温度分布を生じさせる。特に、不均一な横方向温度分布の少なくとも一部は、温度分布パターン部によって、および/または局所的に変化する光照射によって、生じさせることができる。ここで説明している、不均一な横方向温度分布を生じさせるための措置は、特に、局所的には制御できない慣用のエピタクシー加熱システムと共に使用される。
局所的に変化する光照射はたとえば、レーザを用いた照射であって、当該レーザが、成長中の第1の半導体層上の、規定通りに選択された所定の領域に光を入射させ、この光が成長中の第1の半導体層に吸収されることにより、またはその下方の層に、たとえば既に成長した層および/または成長基板に吸収されることにより、当該領域において局所的な不均一の加熱を生じさせ、これにより、それぞれ異なる領域において、成長中の第1の半導体層の有効成長温度が異なるようにする照射を含むことができる。よって、かかる光照射は特に、成長方向において第1の半導体層の下方に位置する層またはパターン部、たとえば温度分布パターン部等に、および/または第1の半導体層に吸収され得る少なくとも1つのスペクトル成分を有する。局所的に変化する光照射はとりわけ、面積が半導体チップの面積より小さい1つまたは複数の領域が同時または順次に、成長基板上において照射され得るように行うことができる。
さらに、光入射をパルス状に行うこともできる。とりわけ、成長基板を移動させながら、たとえば回転させながら、パルス照射によって、光ビームの下方を通って移動する複数の所定の別個の領域に照射することができる。さらに、光偏向装置によって、たとえばミラーから成る光偏向装置またはミラーを備えた光偏向装置によって、光を規定通りに所定の領域へ偏向することもできる。かかる措置によって、第1の半導体層を成長させる面の走査が可能になる。その際には、1つの光ビームを、特に1つのレーザビームを使用することができる。これに代えて、またはこれと共に、同期してまたは互いに依存せずに駆動可能な複数の光源、とりわけ、同期してまたは互いに依存せずに駆動可能な複数のレーザ光源を、局所的に変化する光照射の生成のために使用することができ、かかる光源は駆動制御に応じて、たとえば複数の領域に照射することができ、これにより当該領域を局所的に加熱することができる。
上記の、温度分布を制御するための光照射方式の局所加熱は、さらに、成長反応器内に通常設けられているインシチュ型測定機器、すなわち温度計および/またはウェハ曲率測定のための測定機器に結合することにより、いかなる成長基板の場合にも、たとえば曲率測定および/または空間分解方式の温度測定に基づく現在の曲率データを用いて、第1のステップでは成長プロセス中に、とりわけ各成長段階中に、温度分布プロフィールを均一化することができるように、成長基板に入射する光パワーを局所的に適宜調整することができる。この均一化は、1つの成長基板上における温度差を補償することができ、また、反応器内に成膜のために同時に設けられた複数の成長基板間の温度差も補償することができる。第2のステップでは、成長基板上に横方向に所望の不均一の温度分布を生じさせることにより、第1の半導体層の所望の領域に異なる材料組成を生じさせることができるように、上述の均一化された温度分布プロフィールに規定通りに変調を施すことができる。この第2のステップはさらに、成長基板上に、特に本方法前に、特殊なマークを位置合わせマークまたはトリガマークの形態で設けることによって一層改善することができる。かかるマークは、成長プロセス中に光照射の段階で検出することができ、これにより、温度分布プロフィールをこのマークに位置合わせすることができる。かかる位置合わせにより、製造方法の後続のフローにおいて、材料組成がそれぞれ異なる複数の領域を各チップパターン部に正確に対応付けることができ、ひいては、それぞれ異なる波長の複数の領域を各チップパターン部に正確に対応付けることができる。
温度分布パターン部は、成長中の第1の半導体層の温度を局所的に上昇または低下させる少なくとも1つの温度分布パターン要素を有することができる。この温度分布パターン要素の、少なくとも1つの延在方向における横方向の広がりは、半導体チップの部分領域において局所的な温度変化を生じさせることができるように、半導体チップの横方向の広がりより小さくすることができる。とりわけ、温度分布パターン部は複数の温度分布パターン要素を有することができ、これらの温度分布パターン要素は横方向において、意図されている不均一な横方向温度分布プロフィールに応じて規則的および/または周期的に配置されている。1つまたは複数の温度分布パターン要素はたとえば、互いに分離された島および/または線パターン部の形態とすることができる。
下記にて述べる温度分布パターン部は、複数の温度分布パターン要素のいずれか1つまたは複数を代表することができる。とりわけ、温度分布パターン部に関する以下の実施形態および構成は、協働して1つの所望の温度分布を生じさせることができる互いに異なる複数の温度分布パターン要素が設けられるように、互いに組み合わせることができる。
温度分布パターン部の所望の温度変化作用に応じて、温度分布パターン部は誘電体材料、半導体材料、金属または複数またはこれらとの組み合わせを含むことができ、またはこれから成ることができる。誘電体材料はたとえば、成長中の第1の半導体層の熱伝導率の局所的な操作を引き起こすことができ、これにより、入熱および/または排熱の向上または減少によって、当該第1の半導体層の局所的な昇温または降温を生じさせることができる。半導体材料および金属材料も同様に、熱伝導率を操作することができ、および/または、光の入射、もしくは、たとえばマイクロ波放射等の他の適切な電磁波によって、規定通りに加熱されることができる。この電磁波はたとえば、大面積で均一に入射することができ、または局所的に変化して入射することができる。
温度分布パターン部はたとえば、成長基板とは異なる材料を含むことができ、またはかかる材料から成ることができる。また、温度分布パターン部は成長基板と同一の材料を含むことも可能である。とりわけ、かかる場合には温度分布パターン部と成長基板とを一体とすることができる。
一実施形態では、温度分布パターン部は、成長基板の、第1の半導体層とは反対側の面に配置されている。換言すると成長基板は、温度分布パターン部が配置された裏面と、第1の半導体層を成長させる表側面とを有する。これに代えて、またはこれと共に、温度分布パターン部を成長基板の第1の半導体層側の面に配置することも可能である。かかる場合、温度分布パターン部は成長方向において、成長中の第1の半導体層の下方に、ひいては、成長基板と第1の半導体層との間に配置することができる。これに代えて、またはこれと共に、温度分布パターン部を成長基板に、および/または、成長基板上の半導体層に埋め込むことも可能である。
特に好適となり得るのは、温度分布パターン部を成長基板に直接接触させて配置することである。具体的には特に、温度分布パターン部を成長基板の裏面および/または表側面に直接配置することができ、または、成長基板に埋め込むことができる、ということである。
他の一実施形態では、温度分布パターン部は少なくとも部分的に保護層によって覆われている。具体的には、温度分布パターン部を成長基板側から保護層によって覆うこと、および/または、温度分布パターン部と成長基板との間に保護層を配置することができる、ということである。温度分布パターン部が全面において保護層によって覆われている場合、温度分布パターン部はとりわけ保護層に埋め込むことができる。この保護層はとりわけ、第1の半導体層の成長中と、特に、第1の半導体層を有する半導体積層体の成長中とにおいて、温度分布パターン部によって成長プロセスに悪影響を及ぼさないように構成することができる。たとえば、保護層によって温度分布パターン部の材料のガス排出または蒸発を阻止することができる。
他の一実施形態では、温度分布パターン部および/または保護層の少なくとも一部または全部は、完成後の半導体チップに残る。このことはたとえば、温度分布パターン部が成長基板の第1の半導体層側の面に配置され、または成長基板に埋め込まれており、かつ、成長基板の少なくとも一部が半導体チップに残る場合に当てはまり得る。また、温度分布パターン部を、成長基板の、第1の半導体層とは反対側の裏面に配置し、成長基板が温度分布パターン部と共に半導体チップに残るようにすることも可能である。これに代えて、温度分布パターン部が半導体チップに残らないか、または一部のみが半導体チップに残り、半導体チップの完成前には少なくとも一部または全部を除去することも可能である。たとえば、成長基板の少なくとも一部の除去すなわち薄化処理または全部の除去の段階において、温度分布パターン部の少なくとも一部または全部を除去することができる。
他の一実施形態では、温度分布パターン部は、成長中の第1の半導体層のいずれかの領域を規定通りに局所加熱するように構成されている。かかる場合、1つまたは複数の温度分布パターン要素を加熱要素として構成することができる。たとえば、加熱要素として構成された温度分布パターン要素は、電磁波を吸収する材料、特に半導体または金属を有することができる。さらに、1つまたは複数の温度分布パターン要素は、成長基板を支持する支持体から供給された熱を成長中の第1の半導体層へ、横方向に隣接する材料より良好に伝達できる温度伝達要素、具体的にはたとえば成長基板または半導体層より良好に伝達できる温度伝達要素として構成することもできる。
他の一実施形態では、温度分布パターン部は、成長中の第1の半導体層の各領域の温度を規定通りに局所的に低下させるように構成されている。かかる場合には、1つまたは複数の温度分布パターン要素は、成長基板を支持する支持体から供給された熱を成長中の第1の半導体層へ伝達するのが、横方向に隣接する材料より悪い遮熱要素、具体的にはたとえば成長基板または半導体層より悪い遮熱要素として構成することもできる。
他の一実施形態では、1つまたは複数の温度分布パターン要素はそれぞれ、成長基板に隆起部および/または陥入部を有する。これに代えて、1つまたは複数の温度分布パターン要素を成長基板上に設けて、各温度分布パターン要素は成長基板と共に、それぞれ1つの隆起部および/または陥入部を形成することもできる。たとえば、1つの温度分布パターン要素は成長基板上または成長基板内に1つの陥入部を有し、または形成し、この陥入部内に、成長基板より熱伝導率が低い遮熱材料を配置することができる。これに代えて、またはこれと共に、温度分布パターン要素は成長基板に隆起部を有し、または形成することもできる。かかるトポグラフィ構成の温度分布パターン要素によって、たとえば、成長基板を配置した支持体との熱的結合を規定通りに局所的に変化させることができる。
他の一実施形態では、保護層は誘電体材料を有する。保護層はたとえば、金属および/または半金属を含む酸化物および/または窒化物および/または窒酸化物によって形成することができ、たとえば酸化シリコン、酸化チタン、窒化アルミニウムおよび/または酸化アルミニウムによって形成することができる。可能な限り良好な保護作用を達成するために好適なのは、可能な限り高密度の成膜を行うことができる手法を用いて保護層を成膜することである。こうするためにはたとえば、原子層堆積法が好適となり得る。
以下、図面を参照して実施例を説明する。この説明から、更に他の利点、有利な実施形態および発展形態を導き出すことができる。
一実施例の半導体チップの製造方法の概略図である。 他の実施例の半導体チップの概略図である。 他の実施例の半導体チップの概略図である。 他の実施例の半導体チップの概略図である。 他の実施例の半導体チップの概略図である。 他の実施例の半導体チップの概略図である。 他の実施例の半導体チップの概略図である。 他の実施例の半導体チップの概略図である。 他の実施例の半導体チップの概略図である。 他の実施例の半導体チップの概略図である。 他の実施例の半導体チップの概略図である。 他の実施例の半導体チップの概略図である。 他の実施例の半導体チップの概略図である。 他の実施例の半導体チップの概略図である。 他の実施例の第1の半導体層の材料組成の変化を概略的に示す図である。 他の実施例の半導体チップの製造方法の特徴を概略的に示す図である。 他の実施例の半導体チップの製造方法の特徴を概略的に示す図である。 他の実施例の半導体チップの製造方法の特徴を概略的に示す図である。 他の実施例の半導体チップの製造方法の特徴を概略的に示す図である。
実施例および各図において、同一、同種または同一作用の要素にはそれぞれ、同一の符号を付していることがある。図中の各要素およびその相互間の寸法比率は、実寸の比率通りであると解すべきものではなく、むしろ、たとえば層、部品、素子および領域等の各要素は、見やすくするためおよび/または理解しやすくするために過度に大きく図示されていることがある。
図1には、一実施例の半導体チップの製造方法が示されており、同方法では、材料組成が横方向に変化する第1の半導体層を備えた半導体チップを製造する。こうするためには、第1のステップ1000において、第1の半導体層を成長させる表面を準備する。第1の半導体層は好適には、当該第1の半導体層の他に更に複数の他の半導体層を含む半導体積層体の一部とすることができる。第1の半導体層の成長のために準備されるこの表面は、成長基板によって、または成長基板上に成長した半導体層によって成すことができ、この半導体層も、半導体積層体のうち既に成長した部分積層体の一部とすることができる。
後続のステップ2000において、準備された表面上に第1の半導体積層体を成長させる。このことは、第1の半導体層の成長前に、半導体積層体の1つまたは複数の他の半導体層を当該表面上に成長させることができることも意味し得る。第1の半導体層を成長させるための成長プロセス中に、成長する第1の半導体層の少なくとも1つの延在方向において不均一な横方向温度分布を生じさせる。成長中に横方向の温度分布が不均一であることにより、第1の半導体層の材料組成が横方向において変化する。このことは具体的には、準備された表面の、温度が相違する少なくとも2つ以上の表面領域に、第1の半導体層の成長のために準備されて供給された材料が、成長プロセスの段階で堆積することを意味する。成長中の材料の組成は、各表面領域それぞれの局所温度に依存するので、少なくとも2つ以上の表面領域の各温度が相違することにより、材料組成が相違することとなる。これに応じて第1の半導体層は、当該第1の半導体層の少なくとも1つの延在方向において横方向に隣り合って配置された、材料組成が相違する少なくとも2つ以上の領域を有することとなる。準備された表面の各表面領域間の温度差は、1K以上または2K以上または5K以上または10K以上となり得る。温度が相違する2つの隣り合った表面領域間では、表面温度は急峻に変化することができ、すなわち、技術的に可能である場合には実質的に階段状に変化することができ、または、所望の温度分布プロフィールで連続的に変化することができる。
後続のステップ3000において、材料組成が横方向に変化する第1の半導体層の成長後、半導体チップを完成させる。具体的にはたとえば、とりわけ半導体積層体の1つもしくは複数の他の半導体層および/または1つもしくは複数のパッシベーション層および/または1つもしくは複数のコンタクト層を設けることができる。これに代えて、またはこれと共に、たとえばエッチング法や他のパターニング法等の他のプロセス工程や、たとえばウェハ複合体を個々の半導体チップに個片化する個片化工程を行うことも可能である。
半導体チップの製造方法の他の特徴、および、当該方法により製造された半導体チップの他の特徴については、後続の図において説明する。しかし、以下説明する実施例は、可能な方法の特徴や、当該方法により製造され得る半導体チップの構成を、以下にて具体的に説明する事項にのみ限定するものと解すべきものではない。むしろ、下記の実施例は、可能な方法の特徴や、当該方法により製造され得る半導体チップの特徴の単なる一例であると解すべきである。
図2Aから図5Cまでを参照して、半導体チップ100の実施例を説明する。半導体チップ100はとりわけ、図1の実施例の方法により、すなわち、第1の半導体層1を成長させる成長プロセス中に、当該第1の半導体層1の材料組成が横方向に変化するように、当該成長中の第1の半導体層1の少なくとも1つの延在方向において不均一な横方向温度分布を生成する方法により、製造することができる。このようにして図示の半導体チップ100は、少なくとも1つの延在方向において成長プロセス中に横方向に変化する温度分布により生じた、材料組成の横方向の変化を示す第1の半導体層1を有する。
第1の半導体層1は図示の実施例では、単なる一例として、半導体積層体の一部となっており、この半導体積層体は第1の半導体層1の他に、たとえば第2の半導体層2および第3の層3を有し、これらの層の間に第1の半導体層1が配置されている。半導体積層体の各層1,2,3はそれぞれ、1つもしくは複数の層を有することができ、または1つもしくは複数の層から成ることができる。半導体積層体の各層は、成長方向において重なって配置されている。この成長方向は「垂直方向」とも称し得る。半導体積層体の各層は、この成長方向に対して垂直方向に広がりを、横方向の延在方向において有し、この横方向の広がりは好適には、各層の垂直方向の厚さより大きい。半導体積層体はとりわけ、ウェハ複合体で成長し、その後、このウェハ複合体を多数の半導体チップ100に個片化することができる。
たとえば、第3の層3は基板を有することができ、この基板は導電性または電気絶縁性とすることができ、半導体積層体の他の層に被着される。この基板は、上記の一般的記載において説明した成長基板であって、たとえばMOVPEまたはMBE等のエピタキシャル成長法を用いて半導体積層体の半導体層を成長させる成長基板とすることができる。これに代えて、基板は、半導体積層体の半導体層を成長基板上に成長させた後に転写するいわゆる支持基板とすることもできる。成長基板は、成長プロセス後に薄化処理または完全除去することができ、これにより、完成した半導体チップ100の層3が基板を有しないようにすることもできる。
図2Aから図4Eまでの実施例では、半導体チップ100は単なる一例として、光を生成するための、特にレーザ光を生成するための活性層を有する、端面発光レーザダイオードチップとして構成されている。ここで第1の半導体層1は、とりわけ、導波層および/または活性層の少なくとも一部により構成することができる。換言すると第1の半導体層1は、導波層の一部とすることができ、および/または活性層の一部とすることができ、および/または、導波層とすることができ、もしくは導波層を有することができ、および/または、活性層とすることができ、または活性層を有することができる。また第1の半導体層1は、導波層の少なくとも一部ならびに/もしくは活性層の少なくとも一部を構成する複数の層、および/または、1つの導波層ならびに/もしくは1つの活性層を構成する複数の層によって構成することも可能である。
半導体チップ100の半導体積層体は第1の半導体層1の他に更に、他の機能的半導体層、たとえば導波層、クラッド層、バッファ層および半導体コンタクト層から選択された1層または複数層を有することもでき、かかる層は、第2の半導体層2ならびに第3の層3の一部とすることができ、または、単独でもしくは組み合わされて、半導体積層体の第2の半導体層2および第3の層3を構成することができる。また、第1の半導体層1はかかる層を有することもできる。
半導体積層体上には、半導体チップ100の電気的コンタクトを行うため、ボンディング可能および/またははんだ付け可能な金属を含むコンタクト層4が設けられている。コンタクト層4は、複数の金属層から成る適切な積層体を有することもできる。「金属」との用語には、純金属の他、電気的コンタクトおよび電気的接続に適した特性を有する1つまたは複数の金属を含む混合物、合金および化合物も含み得る。コンタクト層4に適した金属は、金、アルミニウム、銀、チタン、白金、ニッケル、パラジウム、ロジウムおよびタングステンから選択された1つの金属単独で、または複数の金属を組み合わせたものとすることができる。
半導体チップ100は、少なくとも1つの他のコンタクト層を有し、これは図中では、概観しやすくするために示されていない。この他のコンタクト層は、コンタクト層4と共に、半導体チップ100の電気的接続を行うためのものである。たとえば、第3の層3は導電性とすることができ、他のコンタクト層は、第3の層3の、第1の半導体層1とは反対側に設けられる。これに代えて、他のコンタクト層を図示のコンタクト層4の隣に、半導体チップ100の上面の適切に露出した部分に配置することもできる。
少なくとも複数の実施例では、半導体チップ100は局所的に、すなわちコンタクト層4と半導体積層体との間の部分領域に、当該半導体積層体の上面の一部をコンタクト層4から電気的に絶縁するパッシベーション層5を備えている。パッシベーション層5はたとえば、電気絶縁性の酸化物、窒化物もしくは窒酸化物を有し、またはかかる複数の材料の組み合わせを有し、またはかかる材料から成ることができる。たとえばパッシベーション層は、酸化アルミニウム、酸化シリコン、窒化シリコン、酸窒化シリコン、酸化チタンのうち1つまたは複数の材料を有することができる。かかるパッシベーション層5によって、たとえばはんだ接合またはボンディングワイヤ等を用いて半導体チップ100の外部電気コンタクトを行うために十分な大きさの、コンタクト面が大きいコンタクト層4を実現することができ、なおかつ、半導体積層体をより小さい領域において電気的コンタクト層4によって電気的に接続することができる。コンタクト層4と半導体積層体とのコンタクト領域はとりわけ、活性層のうち光生成が望まれている領域を定めることができ、こうするために、たとえばストライプ状に形成することができる。レーザダイオードチップの場合、このストライプ状のコンタクト領域は好適には、半導体積層体のうち光放射のための光取り出しファセットを成す正面の側面から、当該半導体積層体の、正面の側面とは反対側の背面の側面であって、反射性の裏面ファセットを成す側面まで延在することができる。これらのファセットには、たとえば部分反射性または完全反射性の層や、所望の機能に応じた層組み合わせ等の適切な層を設けることができる。
単なる一例として、第1の半導体層1と、好適には半導体チップ100の半導体積層体は、上記の一般的記載において説明したIII-V族化合物半導体材料系InAlGaNをベースとする。よって、図中の実施例では第1の半導体層1の材料組成は、InAlGaNの結晶成分のうち少なくとも1つの結晶成分について横方向に変化し得る。特に好適なのは、成長温度に特に依存するインジウム含有率について材料組成が変化することである。たとえば、通常の成長温度の場合、組み込まれたインジウム含有率は成長温度の上昇と共に減少することができるので、成長中の第1の半導体層1のうち、他の領域と比較して成長温度が低い領域では、インジウム組み込みがより強くなり、これによってインジウム含有率を多くすることができる。
少なくとも1つの延在方向における材料組成の横方向変化に依存して、当該延在方向において、第1の半導体層1の特性が変化することができる。たとえば材料系InAlGaNでは、インジウム含有率が高くなると屈折率が高くなり、バンドギャップが縮小し、吸光量が多くなり得る。これに応じて、インジウム含有率が減少すると屈折率が減少し、バンドギャップが増大し、吸光量が減少し得る。
特に好適には、図中の実施例において第1の半導体層1の層厚を、図面に示されているように一定とすることができる。とりわけ第1の半導体層1の厚さのばらつきは、異なる領域の材料組成に依存せずに、以下説明するように、10%を超えず、または5%を超えず、または特に好適には1%を超えないことが可能である。
図2Aに示された半導体チップ100は、いわゆる単一オキサイドストライプ型レーザとして構成されており、横方向に隣り合って配置された領域11,12を有する半導体層1を備えており、これらの領域11,12の材料組成は異なる。領域11は、当該領域11の上方において半導体積層体とコンタクト層4との間に位置するコンタクト領域に従って、ストライプ状に形成されており、横方向においてストライプ部の延在方向と交差する方向に、領域12と接している。よって、半導体チップ100の光取り出しファセットまたは裏側面から見ると、領域12は領域11の両側に、すなわち領域11の左右に配置されている。光取り出しファセットから見たときの領域11の幅は、数μmから数十μmまでの範囲とすることができ、領域11は好適には、光生成のための領域に相当するレーザストライプ部となる。具体的には、領域11の幅は好適にはレーザストライプ部の幅すなわち光生成領域の幅に相当する、ということである。後者は基本的に、コンタクト層4と半導体積層体とのコンタクト領域の幅によって予め決定されている。しかし、領域11の幅はレーザストライプ部の幅より大きくし、または小さくすること、たとえば50%または25%または10%またはこれらの値の間の値だけ大きくし、または小さくすることもできる。
領域11のインジウム含有率は、横方向に隣り合った領域12より高いので、領域12の屈折率は領域11より低く、かつ領域12のバンドギャップは領域11より大きい。したがって、レーザストライプ部を成す領域11は、両隣の領域12よりバンドギャップが小さいことにより、両隣の領域12より相応に長い波長の領域となる。このような屈折率およびバンドギャップの相違により、半導体チップ100の動作中には、活性層のレーザストライプ部において生成された光の屈折率導波を達成することができ、これはエピタキシャル成長後には既に半導体チップ100に「組み込まれて」いる。このことにより、従来技術において慣用されているリブ導波構造を用いることなく屈折率導波を達成できるので、これにより伴うエッチング工程を不要とすることができる。さらに、領域12における吸収損失も、レーザストライプ部の隣において、領域11よりバンドギャップが大きく、これに対応して波長が短いことによって低くなる。その上、特に量子井戸の場合、活性層における電流拡開も小さくなる。これら双方の現象は、レーザ閾値および特性曲線勾配に好影響を及ぼすことができる。
通常のリブ導波構造の場合、エッチング深さは数nmに正確に遵守しなければならない。というのも、エッチングが過度に平坦であると電流拡開を引き起こし、これにより導波が弱くなり、このことによって性能が低下し、特性曲線の線形性が悪くなり、歩留まりが少なくなるという結果になり、また、エッチングが過度に深いと、安定性の問題と、動作電流に対する光出力の依存性の非線形性、いわゆる「キンク(kink)」の原因となり得るからである。よって、従来のリブ導波構造を作製するためのエッチングプロセスは、面倒な製造プロセスとなっていた。さらに、従来のリブ導波構造の上方に金属のコンタクト層を形成することは危険であり、いわば焼け落ちるリスクが増大するおそれがある。さらに、従来のリブ導波構造によって形成される表面構造に起因して、リブ側を下方に向けてレーザダイオードチップを実装する際の除熱の問題も生じることがある。
成長中に第1の半導体層1に屈折率導波がプレーナ構造の形態で組み込まれることにより、上述のリブエッチングの問題の観点において、かかる手法で製造される半導体チップ100の歩留まりの向上、レーザ性能の改善、特性曲線線形性の改善および素子安定性の向上を達成することができる。さらに、その製造プロセスは、リブ導波構造を備えた従来のレーザダイオードより簡単になり得る。その上、コンタクト層4の被着、ひいては半導体積層体の上方に金属層を形成することが簡単になり、かつ不具合が少なくなり、このことによって安定性が向上する結果となり得る。また、第1の半導体層1に作製された、屈折率導波のためのプレーナ構造に応じてコンタクト層4もプレーナ構造となり、この屈折率導波のためのプレーナ構造により、コンタクト層4を下方に向けて半導体チップ100を実装する際の除熱も改善することができる。
図2Bに示されている半導体チップ100は、いわゆるシングルエミッタ型ワイドストライプレーザとして構成されており、当該半導体チップ100の、横方向において左右に接している領域12よりインジウム含有率が高い領域11は、図2Aの実施例より広幅である。この広幅の領域11は、レーザストライプ部を構成する光生成用の活性領域にほぼ相当し、この活性領域も同様に、図2Aの実施例より広幅になる。光生成用の領域の幅をこのようにより広くすることにより、半導体積層体の上に、パッシベーション層5を挟んで配置することなく、外部コンタクトのために十分に広幅のコンタクト層4を設けることもできる。よって、図2Bに示された半導体チップ100は、プロセスが非常に簡単であり、なおかつ、図2Aを参照して既に説明した導波の一体化によってレーザ性能を従来技術より改善できることを特徴とする。
図2Cから図2Eまでに示されている半導体チップ100の第1の半導体層1の上方の第2の半導体層2は、上述の実施例と対照的に、特に図2Aの実施例と対照的に、インジウム含有率が増加した領域11の上方にさらにリッジ導波構造21を有する。このリッジ導波構造21により、上述の成長プロセスによって第1の半導体層1に既に組み込まれた導波部と相俟って、非常に強い屈折率導波、歩留まりの改善、レーザ性能の向上および遠視野特性の改善を達成することができる。図2Cから図2Eまでの実施例の半導体チップ100ではさらに、1つのリブ導波構造のみを備えた従来のレーザダイオードと比較して、リブ部の作製時の所要エッチング深さが浅くなり、このことによって経時安定性が向上し、かつ、製造プロセス時の不具合の生じやすさも低下し得る。
このように、第1の半導体層1を作製するための成長プロセス中の成長温度の横方向の変化の広がりが異なることにより、領域11の幅をリッジ導波構造21の幅と比較して変化させることができ、このことによって、同一の製造プロセスにより複数の異なる素子特性を達成することができる。図2Cに示されているように、領域11とリッジ導波構造21とは同一の幅を有することができ、または少なくとも実質的に同一の幅を有することができる。図2Dおよび図2Eに示されているように、領域11の幅をリッジ導波構造21の幅より大きくすること、または小さくすることも可能である。
図2Aから図2Eまでの実施例を参照して説明したように、電流制限も屈折率導波も半導体チップ100に組み込むことができるので、リッジ導波構造を省略すること、または、リブエッチングの深さを顕著に浅くすることのいずれかを行うことができる。さらに、場合によっては、図2Bに示されているようにコンタクト層4を部分的に除去する必要もあり得る。
図2Fには基板6が示されており、この基板6の表面61に第1の半導体層を成長させることができる。基板6は成長基板として、たとえば2インチ以上かつ12インチ以下の直径のウェハの形態とされている。ウェハはとりわけ、2インチまたは4インチまたは6インチまたは8インチまたは12インチの直径を有することができる。かかる基板6を用いると、半導体積層体と半導体チップの他の層とを成膜して多数の半導体チップをウェハ複合体で製造し、その後に個片化することができる。基板6は、成膜チャンバ内で1つの適切な基板支持体上に1つまたは複数のかかる基板を設ける従来の成膜プロセスにおいて、使用することができる。
単なる一例として、基板6上に、上述の領域11および12の位置と、後で完成する幾つかの半導体チップ100の位置とを、実寸とは異なる比率で示している。図2Gは、図示の半導体チップ100を1つのみ含む、相応の一部分を示す。半導体チップ100の上部のコンタクト層4の位置も示している。このコンタクト層4の位置は、上記の各図において示されているように、第1の領域11に対して対称的に配置することができ、または、図2Fおよび図2Gに示されているように第1の領域に対して側方にずれて配置することもできる。後者の配置を行うと、レーザストライプ部の隣においてコンタクト層4をボンディングすることが可能になる。基板サイズと半導体チップ100のサイズとに依存して、領域11ならびに12の数および半導体チップ100の数は、図2Fに示された数と異なることができる。
図2Hから図2Jまでを参照して、半導体チップ100の他の実施例を示す。同実施例は、上記実施例とは対照的に、レーザバーまたはレーザアレイの形態のマルチレーザダイオードチップを構成している。
図2Hに一実施例の半導体チップ100を示しており、インジウム含有率が比較的低いストライプ状の複数の領域11を横方向に隣り合わせて配置したものを有する第1の半導体層1を備えたマルチレーザバーとして構成されている。これらの領域11は複数のレーザストライプ部に相当し、ひいては光生成のための複数の領域に相当し、インジウム含有率がより高い領域12によって互いに分離されている。複数の領域11のコンタクトは、1つの共通のコンタクト層4を介して行われる。とりわけワイドストライプレーザの場合、より高いバンドギャップを有することにより対応する波長が相応に短くなっている領域11に、レーザストライプ部が設けられており、より小さいバンドギャップを有することにより対応する波長が相応に長くなっている領域12によって、領域11が互いに分離されていることにより、好適となり得る。このことに応じて吸光量が高くなっている領域12は吸光部として機能し、この吸光部は、レーザストライプ部から隣のレーザストライプ部へのリングモードの伝播および/またはクロストークを減少または抑圧することができる。かかるコンセプトは、上述の図面に示された半導体チップ等の個別ダイオードにも、また、レーザストライプ部を個別にまたはグループでまたは共同で駆動制御できるレーザアレイにも、準用することができる。
図2Iおよび図2Jには、上記にて図2Fおよび図2Gを参照して説明したように、図2Hの実施例の領域11ならびに12および半導体チップ100を備えた基板6を示しており、領域11ならびに12および半導体チップ100の位置および数は実寸の比率通りではなく、単なる一例である。
図3に、他の実施例を示している。図3においても特に、領域11ならびに12および半導体チップ100を備えた基板6を示しており、領域11ならびに12および半導体チップ100の位置および数は実寸の比率通りではなく、単なる一例である。第1の半導体層の、横方向に隣り合って配置された異なる材料組成の領域11,12をレーザリブ部に沿って配置した構成に代えて、これらの領域を、図3にも示しているように、レーザリブ部に対して横方向に延在するように配置することもできる。
図3の実施例の半導体チップ100はとりわけ、第1の半導体層のファセット領域において、すなわち、第1の半導体層の、ファセットに接する領域において、材料組成の横方向の変化を示している。換言すると、基板6上において作製すべき複数の半導体チップ100の第1の半導体層は、主に第1の領域11に位置するのに対し、当該半導体チップ100のファセットは、第1の領域11とは異なる材料組成を有する第2の領域12に位置する。とりわけ、ファセット領域となる第2の領域12は、第1の半導体層の第1の領域11であって、当該ファセットから見て当該ファセットまでの距離が第2の領域より遠い第1の領域11より大きいバンドギャップを有し、ひいては当該第1の領域11より低い吸収率を有する。
第2の領域12における上述のバンドギャップ増大は、InAlGaN材料系では、好適にはIn含有率の減少によって、とりわけ、活性層として形成された第1の半導体層のIn含有率の減少によって生じさせることができる。このことによって、第1の半導体層は第2の領域において、そのバンドギャップに応じて第1の領域11の対応する波長より短い波長を示すこととなる。図3には単一レーザダイオードを示しているが、同図中の第1の半導体層の材料組成の横方向の変化は、たとえばレーザバーまたはレーザアレイ等のマルチレーザダイオードにも適用することができる。
ファセット領域におけるバンドギャップを上述のように増大させることにより、ファセット負荷限界を向上させることができ、これにより、ファセットにおけるCOD(「catastrophic optical damage」)のリスクが低下する。というのも、ファセットにおける吸収損失を減少させることができ、これにより動作中のファセット温度を低下させることができるからである。かかる非吸収性のファセット技術は、追加のドープ材や事後的な温度処理を用いなくても可能であるから、非吸収性の再結合中心が生じることも、また、コンタクト層4に悪影響が及ぼされることもない。ファセット負荷限界が改善されることにより、通電をより多くすることによって、光出力パワーをより多くすることができる。このことによって、たとえば図2Hから図2Jまでを参照して説明したようなマルチレーザダイオードを備えた構造は、より少ないレーザストライプ部でも実現することができ、これにより、コスト技術上の利点を奏することができる。
このことに関連して特に好適となり得るのは、図3や先行の図2F,2G,2Iおよび2Jにも示されているように、図2Aから図2Eまでおよび図2Hに示されたのとは異なって、コンタクト層4がファセットまでは完全に達しないことにより、動作中に半導体チップ100のファセット領域には通電されないようにすることである。このことによって、COD安定性をさらに向上させることができる。
図4Aから図4Eまでにおいて、半導体チップ100の実施例の、基板上に作製される間の図2Gおよび図2Jに示された図に相当する部分を示しており、これらは、上述の第1の半導体層の材料組成の横方向の変化の組み合わせを有する。さらに、図4Aから4Eまでを参照して説明する半導体チップ100は、単なる一例として、図2Cから図2Eまでを参照して説明したようなリッジ導波構造21も備えている。これに代えて、以下説明する実施例と、図2A,2Bおよび2Hにおいて示された実施例のようにリッジ導波構造および/または複数のレーザストライプ部を有しない実施例とを併用することも可能である。
図4Aの実施例は、図2Cおよび図3を参照して説明した特徴を組み合わせたもの、すなわち、適切な構成の第1および第2の領域11,12によるレーザリブ部の両隣およびファセット領域におけるバンドギャップの増大と、これに応じた、対応する波長の短波長化とを具備している。特にレーザストライプ部は、ファセットにおいて第2の領域によって貫通されている第1の領域11に位置している。かかる構成により、低い吸収損失と高いCOD保護とを達成することができる。
図4Bの実施例は、図2B、図2Hおよび図3を参照して説明した特徴を組み合わせたもの、すなわち、適切な構成の第1および第2の領域11,12によるレーザリブ部の領域およびファセット領域におけるバンドギャップの増大と、これに応じた、対応する波長の短波長化と、レーザリブ部の両隣におけるバンドギャップの減少と、これに応じた、対応する波長の長波長化と、吸収率の増大とを具備している。これにより、リングモードおよび光クロストークの形成を阻止することができ、高いCOD保護を達成することができる。
図4Cの実施例は、図4Aおよび図4Bを参照して説明した特徴を組み合わせたもの、すなわち、適切な構成の第1および第2の領域11,12によるレーザリブ部の両隣におけるバンドギャップの増大と、これに応じた、対応する波長の短波長化と、第2の領域12の両隣にさらに第1の半導体層の第3の領域13を設けたことによるレーザリブ部の両隣におけるバンドギャップの減少と、これに応じた、対応する波長の長波長化と、吸収率の増大とを具備している。第1の領域11と第3の領域13とは、その材料組成において同一または少なくとも類似とすることができる。さらに、第1の半導体層の材料組成の横方向の変化をファセット領域に設けることもできる。このことによって、上記にて図4Aおよび図4Bを参照して記載した利点を達成することができる。とりわけ、図4Cに示された、材料組成が横方向に変化する第1の半導体層の複数の領域の組み合わせは、吸収損失が少なく、かつ、散乱光成分が減少することにより放射特性が改善するという特徴を有することができる。
図4Dの実施例は、図4Bの実施例と同様、適切な構成の第1および第2の領域11,12によるレーザリブ部の領域におけるバンドギャップの増大と、これに応じた、対応する波長の短波長化と、レーザリブ部の両隣におけるバンドギャップの減少と、これに応じた、対応する波長の長波長化と、吸収率の増大とを具備している。さらに、第1の半導体層はレーザリブ部の両側において、第1の領域11内に第3の領域13を有し、この第3の領域13の材料組成は、第1および第2の領域11,12との比較において、バンドギャップが第1および第2の領域11,12よりさらに大きくなるように選択されている。かかる構成により、低い吸収損失と、散乱光成分が減少することによる放射特性の改善とを達成することができる。第3の領域13はたとえば、レーザリブ部の片側にのみ配置することも可能である。
図4Eの実施例は、図4Bの実施例と同様の構成となっているが、さらにファセット領域においてそれぞれ第3の領域13を備えており、この第3の領域13の材料組成は第1および第2の領域11,12との比較において、バンドギャップが第1および第2の領域11,12よりさらに大きくなるようにし、これによって、図4Bを参照して説明した利点の他にさらにファセット領域における吸収損失をさらに低減させることができるように選択されている。
図5Aから図5Cまでにおいて、発光ダイオードチップとして構成された半導体チップ100の実施例を示す。これらの半導体チップ100は、第1の半導体層1を有する半導体積層体上にコンタクト層4を備えており、これは少なくとも部分的にボンディングパッドとして、図中の実施例ではチップ上面の角部に設けられている。好適には活性層とすることができる第1の半導体層1は、このボンディングパッドの下方において、第1の領域と、横方向において当該第1の領域の隣にある第2の領域12との形態の、材料組成の横方向の変化を有する。この材料組成の横方向の変化は、第2の領域12のボンディングパッドの下方の位置において第1の半導体層1の材料のバンドギャップが、当該第1の半導体層1の、ボンディングパッドによって覆われていない領域に相当する第1の領域11より高くなるようにされている。第2の領域12はとりわけ、第1の半導体層1の、光生成用ではない非通電領域とすることができる。このことによって、第1の半導体層1の非通電領域における吸収を減少させることができ、または阻止することもできる。たとえば、ボンディングパッドと半導体積層体との間に、たとえば上記にてレーザダイオードを参照して説明したパッシベーション層等の電気絶縁層を配置することができる。
図5Aの実施例とは対照的に、図5Bの実施例の半導体チップ100のコンタクト層4は、ボンディングパッドの他にさらに、電流分配のための電流輸送リブ部も備えている。この電流輸送リブ部の下方において、第1の半導体層1の第2の領域12における材料組成を、コンタクト層4によって覆われていない第1の半導体層1の領域に相当する第1の領域11との比較において適切に変化させることができる。このことによって、電流輸送リブ部の下方における吸収損失を阻止することができる。
図5Cの実施例では、有利には活性層として形成された第1の半導体層1の材料組成は、半導体チップの横方向の縁部に向かって変化していくことにより、第1の半導体層1の量子井戸のバンド端が当該縁部に向かって上昇していき、これにより第1の半導体層1のバンドギャップも当該縁部に向かって増大していくようにすることができる。こうするためには、第1の半導体層1の第2の領域12は、第1の領域11を横方向において包囲する。第2の領域12は環状に、半導体チップ100の縁部に接し、かつ、第1の領域11とは相応に異なる材料組成を有する。縁部側においてバンドギャップが増大することにより、半導体チップ100の縁部によって形成されたエッジにおけるリーク電流を減少させることができ、これにより、半導体チップ100の出力および経時安定性を向上させることができる。
図6Aから6Dまでにおいて、横方向に変化する材料組成に応じた、第1の半導体層の複数の領域のバンドギャップの推移例を示す。同図中の推移は、上記にて示した実施例において単独で、または組み合わされて生じ得るものである。縦軸は、第1の半導体層の横方向の延在方向Xにおける推移に相当し、縦軸はバンドギャップBGひいては材料組成変化を表す。
図6Aに示されているように、材料組成が相違する領域間の移行部の境界は鮮鋭であり、ここではたとえば階段状になり得る。移行部はまた、図6Bに示されているように連続的とすることもでき、たとえばランプ状にすることができる。図6Cには流線形の移行部が示されており、図6Dには多段状の移行部が示されている。
複数の領域におけるバンドギャップの変化は、材料組成の変化の他に追加的または代替的に、ヘテロ界面の混合、いわゆる量子井戸混晶化(「quantum well intermixing」)によっても達成することができる。
後続の図を参照して、第1の半導体層を成長させる横方向の温度分布を不均一にする手段について説明する。第1の半導体層の成長中に、規定通りに選択された所定の領域に局所的に熱影響を及ぼすことにより、不均一な横方向温度分布を規定通りに生じさせる。特に、不均一な横方向温度分布の少なくとも一部は、以下説明するように温度分布パターン部によって、および/または局所的に変化する光照射によって、生じさせることができる。温度分布パターン部を使用する場合、これは、半導体チップにおける配置に応じて残すことができる。これによって、上記にて説明した半導体チップはさらに、以下の実施例の温度分布パターン部も備えることができる。
図7Aから7Dまでに基板6の実施例が示されており、この基板6の表面61に第1の半導体層を成長させることができる。基板6は成長基板として、たとえば2インチ以上かつ12インチ以下の直径のウェハの形態とされている。ウェハはとりわけ、2インチまたは4インチまたは6インチまたは8インチまたは12インチの直径を有することができる。かかる基板6を用いると、半導体積層体と半導体チップの他の層とを成膜して多数の半導体チップをウェハ複合体で製造し、その後に個片化することができる。基板6は、成膜チャンバ内で1つの適切な基板支持体上に1つまたは複数のかかる基板を設ける従来の成膜プロセスにおいて、使用することができる。
図7Aおよび図7Cにおいて例示されているように、基板6は温度分布パターン部7を備えており、これは規定通りに、成長する第1の半導体層の少なくとも1つの延在方向において不均一な横方向温度分布を生じさせることができる。温度分布パターン部7は、成長プロセス中に表面61上の局所的な温度分布に影響を及ぼすために構成された温度分布パターン要素70を有する。これは熱伝導要素、加熱要素および/または遮熱要素とすることができる。その詳細については、図8Aから8Kまでを参照して説明する。温度分布パターン部7の所望の温度変化作用に応じて、温度分布パターン部は誘電体材料、半導体材料、金属、またはこれらの材料のうち複数もしくはこれらの材料の組み合わせを含むことができ、またはこれから成ることができる。誘電体材料はたとえば、成長中の第1の半導体層の熱伝導率の局所的な操作を引き起こすことができ、これにより、熱伝導の向上または減少によって、表面61上における局所的な昇温または降温、ひいては、当該第1の半導体層の局所的な昇温または降温を生じさせることができる。半導体材料および金属材料も同様に、温度分布パターン要素70の領域において隣接領域より多くの熱を生じさせるように、ひいてはより高温となるように、熱伝導率を操作することができ、および/または、光の入射、もしくは、たとえばマイクロ波放射等の他の適切な電磁波によって、規定通りに加熱されることができる。たとえばInAlGaNの場合、かかる加熱によって、上述のように第1の半導体層のインジウム含有率を調整して変化させることができる。このインジウム含有率は、成長温度に大きく依存する。これによって、第1の半導体層のたとえば屈折率、バンドギャップ等の特性を横方向において変化させることができ、これにより、場合によっては放出波長および吸収特性も横方向に変化させることができる。
とりわけ、温度分布パターン部7は複数の温度分布パターン要素70を有し、これらの温度分布パターン要素70は横方向において、意図されている不均一な横方向温度分布プロフィールに応じて規則的および/または周期的に配置されている。これらの温度分布パターン要素はたとえば、図示のように、互いに分離された島および/または線パターン部の形態とすることができる。
図中の実施例では、温度分布パターン要素70の配列方向における横方向の寸法、図中の実施例では具体的には、横方向において線状パターンの主延在方向に対して垂直な方向の横方向の寸法は、製造される半導体チップの対応する横方向寸法より小さいので、どの温度分布パターン要素70によっても、後の半導体チップの部分領域においてそれぞれ局所的な温度変化を生じさせることができる。配列方向における幅が半導体チップの対応する寸法より小さい温度分布パターン要素70によって、たとえば、図2Aから図2Hまでを参照して説明した第1の半導体層の各領域を作製することができる。
単なる一例として、図7Aから図7Dまでにおいて、概観しやすくするために3つのストライプ状の温度分布パターン要素70のみを示しており、これらの温度分布パターン要素70は、基板6の、表面61とは反対側の裏面に設けられている。これにより生じる横方向の不均一な温度分布は、InAlGaNの場合には基板6上におけるインジウム分布にも相当し、かかる温度分布は図7Bに示されている。基板6の大きさと製造される半導体チップの大きさとに依存して、1つのウェハ複合体で作製される半導体チップの数は顕著に変化し得るものであり、ひいては、温度分布パターン要素70の数および各寸法も顕著に変化し得る。半導体チップは、たとえばレーザダイオードチップの場合、単一発光チップの場合には100μm未満から数百μmまでの横方向寸法を有することができ、レーザバーおよびレーザアレイの場合、最大1cmまたは数cmの横方向寸法を有することができる。
温度分布パターン要素70は良好に視認可能であるから、チップ製造プロセスを、材料組成が相違する複数の領域に非常に正確に位置合わせすることができる。温度分布パターン要素70は、たとえばリソグラフィ法を用いて任意の形状および配置で作製することができ、これにより、後で半導体チップとなるものに合ったオーダーメイドの材料組成を実現することができ、これにより、基板6上において所望の特性の相応の変化を生じさせることができる。
上記にて説明したように、温度分布パターン部7は好適には、基板6の、成長プロセスのために準備された表面61とは反対側の裏面に配置することができ、これにより、温度分布パターン部7によって妨害されずに表面61における成長プロセスを進行することができる。図7Aおよび図7Cに示されているように、温度分布パターン部7を基板裏面に直接配置することができる。これに代えて、温度分布パターン部7からの材料のガス放出および/または蒸発によって成長プロセスに影響が及ぼされるのを防止するため、温度分布パターン部7を少なくとも1つの保護層によって、たとえば誘電体材料から成る保護層によって覆うこともでき、または図7Dに示されているように、かかる2つの保護層8,9間に温度分布パターン要素70を埋め込むことができる。図7Dの実施例では、温度分布パターン部7と基板6との間に第1の保護層8が配置されており、かつ、第2の保護層9が温度分布パターン部7を覆っている。両保護層8,9は、同一または異なる材料を有することができる。
温度分布パターン部7についての他の特徴および実施例については、図8Aから図8Kまでにおいて説明する。これら各図では常に、基板6およびその上方に成長した半導体材料10の一部のみを示しており、ひいては、温度分布パターン部7および温度分布パターン要素70についても一部のみを示している。とりわけ温度分布パターン部7は、以下説明する複数の温度分布パターン要素70および/またはその組み合わせを有することができる。とりわけ、温度分布パターン要素70の、図平面において水平方向に相当する横方向の幅は、その上方に作製される半導体チップの幅より小さくすることができる。さらに、材料組成が相違するより多数の領域を第1の半導体層に作製するため、半導体チップの領域に複数の温度分布パターン要素70を設けることも可能である。半導体材料10はたとえば、基板6上に成長した1つまたは複数の半導体層を有することができる。
図8Aには、基板6の、表面61とは反対側の裏面に直接配置された温度分布パターン要素70を有する、温度分布パターン部7が示されている。とりわけ図中の実施例では、温度分布パターン要素70は基板6と異なる材料を有し、かつ、加熱要素として構成することができる。この加熱要素は、適切な電磁波の入射によって加熱されることにより、当該温度分布パターン要素70の上方に位置しない隣接領域より高温にまで基板6を加熱し、ひいては、当該温度分布パターン要素70の上方の領域の、基板6上に成長した半導体材料10を、かかる隣接領域より高温にまで加熱することができる。たとえば図中の温度分布パターン要素70は、たとえばシリコン等の半導体材料であって、たとえば当該半導体材料の吸収スペクトル内の波長の光の入射により加熱され得る半導体材料を含むことができる。これに代えて、たとえば温度分布パターン要素70は、たとえばマイクロ波放射等の適切な電磁波の入射によって加熱され得る金属を含むこともできる。
温度分布パターン部7によって、基板支持体と基板6との間の熱伝導にも同時に影響を及ぼすことができるように、基板6を半導体積層体の成長中に温度分布パターン部7と共に基板支持体上に載せることができる。
基板6はたとえば、基板6中の横方向における熱拡散を低く抑えて表面61において所望の温度分布プロフィールを生じさせることができるように、100μmから数百μmまでの範囲の典型的な厚さ、たとえば300μmの厚さを有することができる。温度分布パターン部7を基板6の裏面に配置することにより、半導体材料10の成長中に温度分布パターン部7が及ぼす化学的影響を小さくすることができる。半導体材料10の成長後に基板6を残すか、薄化処理するか、または完全に除去するかに応じて、後で完成したときの半導体チップに温度分布パターン部7を残すこともでき、または除去することができる。とりわけ、たとえば発光ダイオードチップの場合、温度分布パターン部7をチップに残すことができる。
図8Bに、上述の実施例とは対照的に、半導体材料10の成長プロセスのために準備された、基板6の表面61上に直接、温度分布パターン部7を配置した実施例を示す。成長時には、たとえば上述の実施例と同様の構成とすることができる温度分布パターン部7の上方に、たとえばいわゆるELOGプロセス(ELOG:「epitaxial lateral overgrowth」)を用いて、半導体材料10を成長させる。こうするために好適なのは、温度分布パターン部7の成長方向における厚さを10nm以上かつ500nm以下または300nm以下または200nm以下とすること、または、特に有利には100nm以下とすることである。このように温度分布パターン部7を、成長のための表面61上に配置し、ひいては基板6の半導体材料10側の面に配置することにより、基板6における熱拡散を回避することができ、これにより、より鮮鋭な温度分布プロフィールを達成することができる。半導体積層体の成長後に基板6を除去しない場合、または薄化処理のみをする場合、温度分布パターン部7は、後で完成したときの半導体チップに残留することができる。
温度分布パターン部7によって生じ得る化学的妨害から半導体材料10を保護し、なおかつ基板6における温度拡散を回避するためには、図8Cに示されているように、温度分布パターン部7上方に、基板6と共に温度分布パターン要素70を封止する材料から成る保護層8を設けることができる。この材料は有利には誘電体材料であり、たとえば、上記にて一般的記載において説明した酸化物、窒化物または窒酸化物等である。たとえば保護層8は、可能な限り気密性の高い成膜と同時に可能な限り薄い層厚を実現できる、たとえば原子層堆積法等の成膜法を用いて設けることができる。ここで好適には、保護層8は基板6の表面61全体にわたっては延在せず、可能な限り温度分布パターン部7の要素のみを覆うように形成される。
図8Dに他の実施例を示しており、同実施例では、基板6の裏面に配置された温度分布パターン部7が、図8Cを参照して説明したのと同様に保護層8によって覆われており、同実施例の温度分布パターン部7は、図8Aと同様の構成とすることができる。保護層8は本実施例では、基板6の裏面全体を覆うことができ、または、同図中の実施例に代えて択一的に、温度分布パターン要素70のみを覆うことも可能である。成長プロセスへの化学的影響を回避する他にさらに、適切な保護層8によってたとえば、基板支持体への可能性のある不所望の付着または固着を回避することもできる。
図8Eに示されているように、温度分布パターン要素70の全面を保護層8によって包囲して当該保護層8に埋め込むこともできる。かかる場合、温度分布パターン部7は基板6上に直接には配置されない。同図中の保護層8を埋め込む構成に代えて択一的に、図7Dを参照して説明したように、2つの保護層を使用してその間に温度分布パターン要素70を配置することも可能である。
図8Fおよび図8Gを参照して示すように、温度分布パターン部7を半導体材料10中または基板6中に埋め込むこともできる。こうするために特に好適には、バンドギャップが小さい半導体材料を、加熱要素として構成された適切な温度分布パターン要素70の作製のために使用することができる。これに代えて温度分布パターン部7は、基板6または半導体材料10と一体の熱伝導要素または遮熱要素として温度分布パターン要素70を構成できるように、包囲する基板材料6または半導体材料10とは異なる熱伝導率を有することもできる。図8Fおよび図8Gに示された温度分布パターン部7は、たとえば注入によって作製することができる。さらに、基板6または半導体材料10が基板6と共に、上方に温度分布パターン部7を成長させた後に表面を平坦化処理した擬似基板を構成することも可能である。
図8Hから図8Kまでを参照すると、1つまたは複数の隆起部および/または陥入部を有する温度分布パターン要素70、または、かかる隆起部および/または陥入部から成る温度分布パターン要素70を有する温度分布パターン部7が示されている。たとえば、基板6の表面61とは反対側の裏面に、温度分布パターン要素70を構成する隆起部と陥入部とを有する表面パターン部を形成することができる。隆起部のみを有する基板6を基板支持体上に載せることにより、ここでの温度結合はより良好になり、これによって、隆起部上方の領域において局所的に温度が、隣接して配置された陥入部の上方の領域より高くなる。これによって、基板6と基板支持体との異なる熱的結合が可能になる。かかる場合、隆起部として形成された温度分布パターン要素70は、基板6と同一の材料を有することができ、特に好適には、基板6と一体として形成することができる。
図8Iに示されているように、温度分布パターン部7によって形成される隆起部および陥入部は、基板6とは異なる材料によって形成することもできる。
図8Jに、図8Aおよび図8Hを参照して説明した温度分布パターン部7を組み合わせたものである温度分布パターン部7を示している。一方では、加熱要素として構成された温度分布パターン要素70が基板裏面に配置されている。さらに、陥入部として構成された温度分布パターン要素70も基板裏面に設けられており、この温度分布パターン要素70は遮熱部として機能する分離トレンチを形成し、これによって、基板6における熱拡散が低減し、これによって、より鮮鋭な温度分布プロフィールを生成することができる。
図8Kに示されているように、形成された温度分布パターン要素70の遮熱機能を強化するため、基板裏面の陥入部内にさらに、基板6より熱伝導率が低い材料を配置することもできる。
図9Aに、従来の基板支持体における、ここで記載している方法のために基板6として使用され得るウェハの表面61上の典型的な温度分布プロフィールを、概略的に示す。基板表面61における温度分布が均一でなく、長さスケールにおいて横方向に変化することが分かる。これは、ウェハ複合体において作製される半導体チップの配置に依存しない。これに対応する温度分布はたとえば、第1の半導体層の成長中にも生じ得る。かかる温度分布プロフィールは、上記にて説明したように半導体チップの半導体層の材料組成に影響を及ぼし、これによって、ウェハ複合体において完成した複数の半導体チップは互いに異なる特性を有することがあり得る。これを回避するためには、図9Bに示されたように追加のステップにおいて、成長プロセスのための表面61上における温度分布プロフィールを均質化し、これを出発状態として、図9Cに示されているように、所望の不均一な横方向温度分布に応じて調整することができる。
次の図10Aから図10Fまでの実施例に示されているように、複数の基板6に同時に成膜できるように、通常の成膜設備において基板支持体200上に、通常は複数の基板6を配置する。可能な限り均質な成膜を達成するため、回転方向201を示す矢印によって示されているように、基板支持体200が回転する。基板支持体200を介して基板6が所望の成長温度まで加熱され、表面61上では、図9Aにて例示したように不均一な温度分布が生じ得る。基板6ごとに異なり得る、基板6の表面61上の実際の温度分布プロフィールを均質化するためには、これをまず、たとえば赤外線検出器を用いて測定することができる。
また、各表面61上に可能な限り均質な温度分布プロフィールを生じさせるためには、各基板6を複数の各部分領域において規定通りに加熱する。かかる加熱はたとえば、図10Aに示されているように、局所的に変化する光照射によって、すなわち、適切に変化し得る光ビーム300を照射することによって行うことができ、この光ビーム300はたとえば、基板材料に、または、基板6上に設けられた半導体材料に吸収され得る。光ビームはたとえば、1つまたは複数のレーザ光源の単一ビームまたは多重ビームとすることができ、たとえばミラーまたは他の適切な装置を有する適切な光偏向装置400を用いて、基板6の表面61のターゲットの部分領域へ規定通りに偏向することができる。これに代えて、図10Bに示されているように、たとえば複数の光源301を、たとえば複数のレーザ光源をレーザアレイにしたものを使用することができ、これらの光源301は好適には、互いに依存せずに基板6の表面61に光を入射させることができる。このことによって好適には、基板6の表面61全体をそれぞれ覆うことができ、その際には、基板支持体200の回転運動と、基板6の特定された各別の温度分布プロフィールとを考慮して、光入射を行う。
第1の半導体層の成長のための所望の不均一の横方向温度分布プロフィールは、上記の追加的に設けられる温度分布パターン部を用いて生成することができる。これに代えて、上述の光入射を使用しても、所望の不均一の横方向温度分布プロフィールを生成することができる。その際には、光加熱によって生成される加熱分布プロフィールを、温度分布プロフィールの単純な均質化との比較において適宜調整する。さらに、局所的に変化する光照射によってなされる光加熱を、追加の均質化ステップ無しで、所望の不均一の温度分布プロフィールの生成のためにのみ用いることも可能である。
第1の半導体層の成長中に行われる、局所的に変化する光照射は、上記にて説明したように、レーザを用いた照射であって、当該レーザが、成長中の第1の半導体層上の、規定通りに選択された所定の領域に1つまたは複数の光ビーム300を入射させ、この光ビーム300が成長中の第1の半導体層に吸収されることにより、またはその下方の層に、たとえば既に成長した層および/または基板6に吸収されることにより、当該領域において局所的な不均一の加熱を生じさせ、これにより、それぞれ異なる領域において、成長中の第1の半導体層の有効成長温度が異なるようにする照射を含むことができる。局所的に変化する光照射はとりわけ、面積が半導体チップの面積より小さい1つまたは複数の領域が同時または順次に、基板6上において照射され得るように行うことができる。この光入射をパルス状に行うこともできる。上述の光偏向装置400および/または複数の光源301を用いることによって、第1の半導体層を成長させる面の走査が可能になる。
図10Aから図10Fまでに示されているように、基板6は、光ビーム300を同期させることができるようにするために反射器ないしは位置合わせマークとして機能する少なくとも2つのマーク62を有することができ、または、基板6に代えて基板支持体200がかかるマーク62を有することもできる。図10Cおよび図10Dに例示しているように、たとえば時点T1において、Aで示された光ビーム300がマーク62に当たり、このマーク62によって反射されることができ(図10C)、それに対して同一時点または後の時点T2において、Bで示された光ビーム300はマーク62に当たり、このマーク62によって反射される(図10D)。マーク62によって反射されたこの信号は、光ビーム300を基板6に正確に同期できるようにするために使用することができる。また、少なくとも2つのマーク62からの信号が時間シフトしている場合には、これらの信号に基づいて基板支持体200における基板6の回転を算出し、これによって、所望の温度分布プロフィールの向きをマーク62に合わせて調整することも可能である。マーク62は、温度分布プロフィールを均質化する場合にも、また、後でチッププロセスにおいてチップパターンを温度分布プロフィールに合わせて位置合わせするために使用することもできる。
また、複数の個別光源の形態の複数の光源を用いることもでき、または、図10Bに示されているように、複数の多数の光源301の形態で、複数の基板6を同時に加熱するために使用することもできる。このことによって、基板支持体200の回転中により均一な温度分布を達成することができる。さらに、局所的に多くのパワーを導入することもできる。というのも、複数の光源が基板6上の同一の領域を照明することにより、より大きな温度勾配を実現できるからである。たとえば、複数の光源301によって構成された複数のレーザアレイをずらして配置することにより、さらに、空間分解能を改善することもできる。
図10Fに示されているように、複数の光源301は、基板6の部分領域のみを照明することも可能である。このことによってたとえば、マーク62によって反射された信号の対応付けを簡略化することができる。さらに、マーク62によって反射された信号を直接検出できるようにするため、基板支持体200上に、または基板支持体200付近に、検出器500を配置することもできる。
図面を参照して説明した実施例と、その各特徴は、他の実施例において互いに組み合わせることができる。このことは、かかる組み合わせが明示的に記載されていない場合も同様である。さらに、図面を参照して記載された実施例は、一般的記載における説明の代替的または追加的な特徴を有することもできる。
本発明は、実施例を参照した上記説明を以て、当該実施例に限定されることはない。むしろ本発明は、他のいかなる特徴も、また各特徴のいかなる組み合わせも包含しており、これには特に、請求項にて記載した各特徴のいかなる組み合わせも包含されている。このことは、他の特徴または他の組み合わせ自体が、特許請求の範囲または実施例に明示的に記載されていない場合にも同様に当てはまる。
1 第1の半導体層
2 第2の半導体層
3 第3の層
4 コンタクト層
5 パッシベーション層
6 基板
7 温度分布パターン部
8,9 保護層
10 半導体材料
11,12,13 領域
21 リッジ導波構造
61 表面
62 マーク
70 温度分布パターン要素
100 半導体チップ
200 支持体
201 回転方向
300 光ビーム
301 複数の光源
400 光偏向装置
500 検出器
1000,2000,3000 方法のステップ

Claims (12)

  1. 第1の半導体層(1)を備えた半導体チップ(100)であって、
    前記第1の半導体層(1)は、少なくとも1つの延在方向において材料組成の横方向の変化を有し、
    前記第1の半導体層(1)は一定の厚さを有し、
    前記第1の半導体層(1)は、少なくとも1つの第1の領域(11)と、横方向において当該第1の領域(11)の隣の少なくとも1つの第2の領域(12)とを有し、
    前記第1の領域(11)と前記第2の領域(12)とは同一の材料系を有し、
    前記第1の領域(11)の材料組成は前記第2の領域(12)の材料組成と異なり、かつ、前記第1の領域(11)と前記第2の領域(12)とは等しい厚さを有し、
    前記半導体チップ(100)は発光ダイオードチップとして構成されており、かつ、少なくとも一部がボンディングパッドとして構成されているコンタクト層(4)を有し、
    前記第2の領域(12)は前記ボンディングパッドの下方に配置されており、
    前記コンタクト層(4)は電流輸送リブ部を有し、
    前記第2の領域(12)は前記電流輸送リブ部の下方に形成されている、
    ことを特徴とする半導体チップ(100)。
  2. 前記半導体チップ(100)はレーザダイオードチップとして構成されており、かつ、動作中に光を放射するファセットを有し、
    前記第2の領域(12)は、前記ファセットに接するファセット領域として、当該ファセットと前記第1の領域(11)との間に形成されている、
    請求項記載の半導体チップ(100)。
  3. 前記半導体チップ(100)はレーザダイオードチップとして構成されており、かつ、動作中に光を生成するレーザストライプ部を有し、
    前記第1の領域(11)は前記レーザストライプ部の領域に形成されており、
    前記第2の領域(12)は前記レーザストライプ部の両隣に形成されている、
    請求項または記載の半導体チップ(100)。
  4. 前記半導体チップ(100)は発光ダイオードチップとして構成されており、
    前記第2の領域(12)は横方向において前記第1の領域(11)を包囲して、前記半導体チップ(100)の縁部に環状に接する、
    請求項1から3までのいずれか1項記載の半導体チップ(100)。
  5. 前記第2の領域(12)のバンドギャップが前記第1の領域(11)のバンドギャップより大きくなるように、当該第1の領域(11)および第2の領域(12)の材料組成は選択されている、
    請求項からまでのいずれか1項記載の半導体チップ(100)。
  6. 前記第1の半導体層(1)は少なくとも、活性層の一部である、
    請求項1からまでのいずれか1項記載の半導体チップ(100)。
  7. 前記第1の半導体層(1)はInAlGaN材料系をベースとしており、
    前記材料組成の横方向の変化のためにIn含有率が変化する、
    請求項1からまでのいずれか1項記載の半導体チップ(100)。
  8. 前記材料組成の横方向の変化は、少なくとも部分的に階段状の推移を有する、
    請求項1からまでのいずれか1項記載の半導体チップ(100)。
  9. 前記材料組成の横方向の変化は、少なくとも部分的に連続的な推移を有する、
    請求項1からまでのいずれか1項記載の半導体チップ(100)。
  10. 請求項1からまでのいずれか1項記載の半導体チップ(100)の製造方法であって、
    第1の半導体層(1)を成長させる成長プロセス中に、当該第1の半導体層(1)の材料組成の横方向の変化が生じるように、当該成長中の第1の半導体層(1)の少なくとも1つの延在方向において不均一な横方向温度分布を生成する
    ことを特徴とする製造方法。
  11. 局所的に変化する光照射(300)によって、前記不均一な横方向温度分布の少なくとも一部を規定通りに生じさせる、
    請求項10記載の製造方法。
  12. 前記成長中の第1の半導体層(1)の温度を局所的に上昇または低下させる少なくとも1つの温度分布パターン要素(70)を有する温度分布パターン部(7)によって、前記不均一な横方向温度分布の少なくとも一部を規定通りに生じさせる、
    請求項10または11記載の製造方法。
JP2017095649A 2016-05-13 2017-05-12 半導体チップ、および半導体チップの製造方法 Active JP6463405B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102016108891.9 2016-05-13
DE102016108891 2016-05-13

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2018245135A Division JP6997071B2 (ja) 2016-05-13 2018-12-27 半導体チップ、および半導体チップの製造方法

Publications (2)

Publication Number Publication Date
JP2017208545A JP2017208545A (ja) 2017-11-24
JP6463405B2 true JP6463405B2 (ja) 2019-01-30

Family

ID=60163614

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2017095649A Active JP6463405B2 (ja) 2016-05-13 2017-05-12 半導体チップ、および半導体チップの製造方法
JP2018245135A Active JP6997071B2 (ja) 2016-05-13 2018-12-27 半導体チップ、および半導体チップの製造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2018245135A Active JP6997071B2 (ja) 2016-05-13 2018-12-27 半導体チップ、および半導体チップの製造方法

Country Status (4)

Country Link
US (2) US10388823B2 (ja)
JP (2) JP6463405B2 (ja)
CN (1) CN107394583A (ja)
DE (1) DE102017108949B4 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017208543A (ja) * 2016-05-13 2017-11-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 半導体チップの製造方法、および半導体チップ
US10637211B2 (en) 2016-05-13 2020-04-28 Osram Oled Gmbh Light-emitting semiconductor chip and method for producing a semiconductor light-emitting chip
US10693033B2 (en) 2016-05-13 2020-06-23 Osram Oled Gmbh Semiconductor chip and method for producing a semiconductor chip

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019163276A1 (ja) * 2018-02-26 2019-08-29 パナソニック株式会社 半導体発光装置
US11398715B2 (en) * 2018-02-26 2022-07-26 Panasonic Holdings Corporation Semiconductor light emitting device
DE102018131579A1 (de) * 2018-12-10 2020-06-10 Osram Opto Semiconductors Gmbh Optoelektronisches bauteil und verfahren zur herstellung eines optoelektronischen bauteils
CN109830575B (zh) * 2019-01-09 2021-06-04 武汉光迅科技股份有限公司 一种超辐射发光二极管外延片、外延片制备方法及芯片
CN111834486B (zh) * 2019-03-28 2022-06-10 上海新微技术研发中心有限公司 波导型GePb红外光电探测器及其制造方法

Family Cites Families (57)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5992522A (ja) 1982-11-18 1984-05-28 Nec Corp 結晶成長法
US4654090A (en) 1985-09-13 1987-03-31 Xerox Corporation Selective disordering of well structures by laser annealing
JPS62145888A (ja) 1985-12-20 1987-06-29 Seiko Epson Corp 半導体レ−ザ及びその製造方法
JPS63188940A (ja) 1987-01-30 1988-08-04 Nikon Corp 光加熱装置
JPH0821756B2 (ja) 1986-10-31 1996-03-04 セイコーエプソン株式会社 半導体レーザの製造方法
JPS63227089A (ja) 1987-03-17 1988-09-21 Matsushita Electric Ind Co Ltd 多波長半導体レ−ザの製造方法
JPS63311787A (ja) 1987-06-15 1988-12-20 Seiko Epson Corp 多波長集積化半導体レ−ザ
US4855255A (en) 1988-03-23 1989-08-08 Massachusetts Institute Of Technology Tapered laser or waveguide optoelectronic method
US5436192A (en) 1989-03-24 1995-07-25 Xerox Corporation Method of fabricating semiconductor structures via photo induced evaporation enhancement during in situ epitaxial growth
JPH0828498B2 (ja) 1989-10-02 1996-03-21 株式会社東芝 半導体素子とその製造方法
JP3090339B2 (ja) 1990-03-19 2000-09-18 株式会社東芝 気相成長装置および方法
JP2687668B2 (ja) 1990-04-17 1997-12-08 日本電気株式会社 高出力半導体レーザ素子及びその製造方法
JPH05190977A (ja) * 1992-01-18 1993-07-30 Seiko Epson Corp 半導体レーザ
JP3019174B2 (ja) 1992-06-10 2000-03-13 日本電信電話株式会社 多波長レーザの製造方法
JPH06124901A (ja) 1992-10-09 1994-05-06 Furukawa Electric Co Ltd:The 化合物半導体薄膜の製造方法
JPH07221027A (ja) 1994-01-28 1995-08-18 Matsushita Electric Works Ltd 半導体装置の製造方法
JP3115775B2 (ja) 1994-11-16 2000-12-11 三菱電機株式会社 半導体レーザの製造方法
JP3755090B2 (ja) 1995-06-14 2006-03-15 三菱電機株式会社 半導体装置の製造方法,及び半導体装置
JPH09283858A (ja) 1996-04-12 1997-10-31 Canon Inc 化合物半導体光デバイスの製造方法及び装置
JPH1197371A (ja) 1997-09-18 1999-04-09 Tokyo Electron Ltd 熱処理装置
JPH11330548A (ja) 1998-05-15 1999-11-30 Showa Denko Kk Iii−v族窒化物半導体発光素子及びその製造方法
JP2000031595A (ja) 1998-07-10 2000-01-28 Nec Corp 光半導体素子、光半導体素子の製造方法及びその製造装置
US6559036B1 (en) 1998-08-07 2003-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method of manufacturing the same
JP2000100728A (ja) 1998-09-18 2000-04-07 Hitachi Ltd 結晶成長装置
US6771895B2 (en) 1999-01-06 2004-08-03 Mattson Technology, Inc. Heating device for heating semiconductor wafers in thermal processing chambers
DE19907497C2 (de) 1999-02-22 2003-05-28 Steag Hamatech Ag Vorrichtung und Verfahren zur Wärmebehandlung von Substraten
JP2001085742A (ja) * 1999-09-17 2001-03-30 Toshiba Corp 半導体発光素子及び半導体発光素子の製造方法
JP4312344B2 (ja) 2000-03-22 2009-08-12 日本碍子株式会社 エピタキシャル成長用基板およびその製造方法
JP2002231628A (ja) 2001-02-01 2002-08-16 Sony Corp 半導体薄膜の形成方法及び半導体装置の製造方法、これらの方法の実施に使用する装置、並びに電気光学装置
JP2003008143A (ja) * 2001-06-18 2003-01-10 Sony Corp マルチビーム半導体レーザ素子
JP2003086890A (ja) 2001-09-11 2003-03-20 Oki Electric Ind Co Ltd 半導体発光素子の製造方法
JP4233801B2 (ja) 2002-04-08 2009-03-04 士郎 酒井 InGaN系化合物半導体発光装置の製造方法
JP4309106B2 (ja) 2002-08-21 2009-08-05 士郎 酒井 InGaN系化合物半導体発光装置の製造方法
US7470602B2 (en) 2002-10-29 2008-12-30 Sumitomo Heavy Industries, Ltd. Crystalline film and its manufacture method using laser
CN100514561C (zh) 2002-10-29 2009-07-15 住友重机械工业株式会社 利用激光制造结晶膜的方法
JP2004288723A (ja) 2003-03-19 2004-10-14 Seiko Epson Corp 半導体レーザー、半導体レーザーアレイ、および半導体レーザーの製造方法
US20060027169A1 (en) 2004-08-06 2006-02-09 Tokyo Electron Limited Method and system for substrate temperature profile control
US7498182B1 (en) 2005-03-18 2009-03-03 The United States Of America As Represented By The Secretary Of The Army Method of manufacturing an ultraviolet light emitting AlGaN composition and ultraviolet light emitting device containing same
US7642205B2 (en) 2005-04-08 2010-01-05 Mattson Technology, Inc. Rapid thermal processing using energy transfer layers
DE102005025416A1 (de) 2005-06-02 2006-12-14 Osram Opto Semiconductors Gmbh Lumineszenzdiodenchip mit einer Kontaktstruktur
JP2008189492A (ja) 2007-02-02 2008-08-21 Japan Aerospace Exploration Agency 光学素子およびこれに用いられるチタン系酸化物ガラス、並びにチタン系酸化物ガラスを用いた発光方法および光増幅方法
JP5051900B2 (ja) 2008-01-21 2012-10-17 日本アビオニクス株式会社 半導体レーザ溶着装置
JP2010040752A (ja) 2008-08-05 2010-02-18 Sanyo Electric Co Ltd 半導体レーザ装置およびその製造方法
JP5403212B2 (ja) 2008-10-06 2014-01-29 株式会社Ihi 白色ledの製造装置と方法
US9829780B2 (en) * 2009-05-29 2017-11-28 Soraa Laser Diode, Inc. Laser light source for a vehicle
KR20110011775A (ko) 2009-07-29 2011-02-09 윤재명 복수의 발광 반도체 칩을 포함하는 발광 장치의 제조 방법
US20120006263A1 (en) 2009-08-06 2012-01-12 Sumitomo Electric Industries, Ltd. Film deposition apparatus
JP5423294B2 (ja) 2009-09-30 2014-02-19 住友電気工業株式会社 窒化物半導体発光素子
JP2011210885A (ja) 2010-03-29 2011-10-20 Panasonic Corp 半導体レーザアレイ及び半導体レーザアレイの製造方法
JP2012059963A (ja) 2010-09-09 2012-03-22 Furukawa Electric Co Ltd:The 半導体光集積素子の製造方法
KR101769845B1 (ko) 2011-02-10 2017-08-21 삼성전자주식회사 기기 간의 컨텐츠 공유 방법 및 장치
US8787418B2 (en) 2011-08-11 2014-07-22 Sensor Electronic Technology, Inc. Emitting device with compositional and doping inhomogeneities in semiconductor layers
JP5888133B2 (ja) 2012-06-08 2016-03-16 豊田合成株式会社 半導体発光素子、発光装置
FR3001334B1 (fr) 2013-01-24 2016-05-06 Centre Nat De La Rech Scient (Cnrs) Procede de fabrication de diodes blanches monolithiques
CN103190968B (zh) * 2013-03-18 2015-06-17 杭州启明医疗器械有限公司 一种支架以及具有该支架的安装稳固的人造瓣膜置换装置
DE102017109812A1 (de) 2016-05-13 2017-11-16 Osram Opto Semiconductors Gmbh Licht emittierender Halbleiterchip und Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips
DE102017108949B4 (de) 2016-05-13 2021-08-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017208543A (ja) * 2016-05-13 2017-11-24 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングOsram Opto Semiconductors GmbH 半導体チップの製造方法、および半導体チップ
US10637211B2 (en) 2016-05-13 2020-04-28 Osram Oled Gmbh Light-emitting semiconductor chip and method for producing a semiconductor light-emitting chip
US10693033B2 (en) 2016-05-13 2020-06-23 Osram Oled Gmbh Semiconductor chip and method for producing a semiconductor chip
US11004876B2 (en) 2016-05-13 2021-05-11 Osram Oled Gmbh Method for producing a semiconductor chip and semiconductor chip

Also Published As

Publication number Publication date
JP2017208545A (ja) 2017-11-24
US10693033B2 (en) 2020-06-23
JP6997071B2 (ja) 2022-01-17
DE102017108949A1 (de) 2017-11-16
US20190319162A1 (en) 2019-10-17
US20170330996A1 (en) 2017-11-16
US10388823B2 (en) 2019-08-20
JP2019071457A (ja) 2019-05-09
DE102017108949B4 (de) 2021-08-26
CN107394583A (zh) 2017-11-24

Similar Documents

Publication Publication Date Title
JP6463405B2 (ja) 半導体チップ、および半導体チップの製造方法
JP6618952B2 (ja) 発光半導体チップの製造方法
JP6676578B2 (ja) 半導体チップの製造方法
TWI418052B (zh) Surface emitting laser element and its manufacturing method and surface emitting laser array and manufacturing method thereof
US20120287958A1 (en) Laser Diode Assembly and Method for Producing a Laser Diode Assembly
US8796711B2 (en) Light-emitting element
JP2000174339A (ja) GaN系半導体発光素子およびGaN系半導体受光素子
CN110537303A (zh) 半导体激光二极管和用于制造半导体激光二极管的方法
US7656919B2 (en) Semiconductor system having a ring laser fabricated by epitaxial layer overgrowth
JP2023176020A (ja) 半導体レーザダイオードおよび半導体レーザダイオードの製造方法
KR102472459B1 (ko) 표면발광 레이저소자 및 이를 포함하는 발광장치
JPH0786630A (ja) 単一波長受光素子
JP2006287223A (ja) 放射放出半導体チップおよびこの形式の半導体チップに対する半導体基体の製造方法
JP2021111785A (ja) 光学装置の製造方法及び光学装置
US20240178638A1 (en) Semiconductor laser diode array and the method for manufacturing a two-dimensional semiconductor laser diode array
US20220367753A1 (en) Uv light emitting diode
US20230070171A1 (en) Light emitting diode and method of fabricating the same
WO2023215362A1 (en) Light-emitting diode chip structures with electrically insulating substrates and related methods
CN109952659A (zh) 具有超晶格的ⅲ-p发光器件

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180507

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20180807

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20181009

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20181203

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20181228

R150 Certificate of patent or registration of utility model

Ref document number: 6463405

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250