JP4312344B2 - エピタキシャル成長用基板およびその製造方法 - Google Patents

エピタキシャル成長用基板およびその製造方法 Download PDF

Info

Publication number
JP4312344B2
JP4312344B2 JP2000079880A JP2000079880A JP4312344B2 JP 4312344 B2 JP4312344 B2 JP 4312344B2 JP 2000079880 A JP2000079880 A JP 2000079880A JP 2000079880 A JP2000079880 A JP 2000079880A JP 4312344 B2 JP4312344 B2 JP 4312344B2
Authority
JP
Japan
Prior art keywords
film
substrate
epitaxial growth
stripe
sapphire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2000079880A
Other languages
English (en)
Other versions
JP2001261500A (ja
Inventor
圭一郎 浅井
智彦 柴田
晃余 長井
光浩 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NGK Insulators Ltd
Original Assignee
NGK Insulators Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NGK Insulators Ltd filed Critical NGK Insulators Ltd
Priority to JP2000079880A priority Critical patent/JP4312344B2/ja
Publication of JP2001261500A publication Critical patent/JP2001261500A/ja
Application granted granted Critical
Publication of JP4312344B2 publication Critical patent/JP4312344B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【0001】
【産業上の利用分野】
本発明は、サファイア、SiC、GaNなどの基板本体と、この基板本体の一方の表面に形成されたAlGaInN(x+y+z=1,x,y,z≧0)膜とを具えるエピタキシャル成長用基板およびその製造方法に関するものである。
【0002】
【従来の技術】
上述したエピタキシャル成長用基板は、発光ダイオード(LED)、レーザダイオード(LD)、電界効果トランジスタ(FET)などのpn接合デバイスにおいて、その上にエピタキシャル成長によりAlGaInN(x+y+z=1,x,y,z≧0)膜を成膜するための基板として使用されている。このようなAlGaInNはバンドギャップが大きいので、発光素子に使用した場合に、波長の短い光を放射できる。
【0003】
図1は、AlGaInN(x+y+z=1,x,y,z≧0)膜を用いた青色光を発生する発光ダイオードの一例の構造を示す断面図である。例えば、C面のサファイア(Al)の表面に、バッファ層として作用するGaN膜2が低温CVDにより形成され、このGaN膜2の上にn型のAlGaInN膜3がCVDのエピタキシャル成長により形成され、その上にp型のAlGaInN膜4がCVDのエピタキシャル成長により形成され、さらにこのp型AlGaInN膜4の上に低抵抗のp型AlGaInN膜5が同じくCVDのエピタキシャル成長により形成されている。n型AlGaInN膜3の表面およびp型のAlGaInN膜5の表面にはそれぞれ電極6および7が形成されている。これら各層の組成は、デバイスの発光波長に応じて適宜選択されている。
【0004】
このような発光ダイオードを製造するに当たっては、サファイア基板1の上にn型のAlGaInN膜3を直接CVDによってエピタキシャル成長させると、このGaN膜は欠陥が非常に多く、結晶性が悪く、しかも表面平坦性も悪いものとなってしまう。このようなAlGaInN膜3を用いた発光ダイオードでは、発光効率が非常に低いものとなってしまう。
【0005】
そこで、図1に示すように、サファイア基板1の表面にn型のAlGaInN膜3を直接形成せず、バッファ層として作用するGaN膜2を低温CVDのエピタキシャル成長により形成している。このような低温のCVDによるエピタキシャル成長では、サファイア基板1の格子定数と、n型のAlGaInN膜3の格子定数との10%以上の差異が補償されると共に、ヘテロ接合部で重要になる良好な表面平坦性を実現できる。このようなGaN膜2の代わりにAlN膜を低温CVDのエピタキシャル成長により形成することも提案されている。
【0006】
しかしながら、このような低温CVDのエピタキシャル成長によってバッファ層として作用するGaN膜2やAlN膜を形成し、その上にAlGaInN膜3をエピタキシャル成長すると、転位が非常に多くなる。従来のAlGaInN膜の転位密度は、例えば1010個/cmにも達するものである。このように転位密度が高いと、これが光の非発光中心を構成するので、デバイスの特性が劣化することになる。特に、レーザダイオードなどの高効率が要求される光デバイスにおいては重大な問題となる。また、こうした転位は、pn接合の劣化を招くため、電子デバイスを製作する場合においても、転位の低減が重大な問題となる。
【0007】
【発明が解決すべき課題】
上述したような高転位密度の問題を解決するために、選択横方向成長技術を利用することが、「応用物理」 第68巻 第7号の774〜779頁に記載されている。ただし、この文献に記載されたものは、サファイア基板本体上にGaN膜をエピタキシャル成長させる場合であるが、この技術をAlGaInN(x+y+z=1,x,y,z≧0)膜を成膜する場合にも適用して方法について検討した。この方法では、図2aに示すように、サファイア基板本体11の一方の表面に、GaN膜12を低温CVDにより1〜2μmの膜厚にエピタキシャル成長させた後、このGaN膜12の表面にSiNより成るストライプ状のマスク13を形成し、その上にAlGaInN(x+y+z=1,x,y,z≧0)膜14をエピタキシャル成長させている。
【0008】
ここで、GaN膜12上でのエピタキシャル成長と、マスク13上でのエピタキシャル成長とを比べた場合、エピタキシャル成長の下地依存性によってマスク13上での横方向成長速度は、GaN膜12上での縦方向成長速度よりもはるかに高くなっているので、選択横方向成長が行われる。したがって、CVDによってAlGaInN膜14をエピタキシャル成長させる場合、マスク13上に堆積されたAlGaInNは庇のように横方向に成長し、GaN膜12の表面から堆積されるAlGaInNが、マスク13上に堆積されるAlGaInNと合体する前に、隣接するマスク13から横方に成長されたAlGaInN同志が接合されるようになる。図2bはこのような状況を示すものである。
【0009】
このような選択横方向成長によってAlGaInN膜14を成膜すると、GaN膜12の表面に存在していた転位は図2cにおいて矢印で示すように、横方向に折れ曲がり、マスク13の平面と平行な方向に走り、マスクの上方に集まるようになる。その結果、AlGaInN膜14の、順次のマスク13の中央付近の領域Wでは転位が集中して転位密度が高くなる。また、マスク13の上方では、縦方向に進行する貫通転位が存在しないため、成長に伴って転位がほとんど増加しない。ただし、両側からの横方向成長膜が結合するマスク中央部においては、若干の転位が存在する。このような成長を行った場合、マスク13の側縁付近からマスクの中央付近までの領域Wでは、転位密度が低くなる。この領域Wでの転位密度は、典型的には10個/cmと低いものとなる。したがって、このように転位密度が低くなっている領域Wに、図1に示したような発光素子を形成すれば、特性の良好なものが得られることになる。
【0010】
しかしながら、上述した従来の方法では、サファイア基板本体11をCVD装置に導入してその表面にGaN膜12を形成した後、サファイア基板本体11をCVD装置から取り出して、ストライプ状のマスク13をフォトリソグラフィ技術を用いて形成し、再びサファイア基板本体11をCVD装置に導入して、AlGaInN膜14を成膜するようにしている。このように、サファイア基板本体11をCVD装置に導入してGaN膜12を成膜した後、CVD装置から一旦取り出してマスク13を形成し、その後再びCVD装置に導入してAlGaInN膜14の成膜を行うものであるので、作業手順が煩雑になり、効率良くエピタキシャル成長用基板を製作することができないという問題がある。
【0011】
さらに、バッファ層として作用するGaN膜12を成膜した後のマスク13の形成工程において、GaN膜に不純物が混入し、特性を劣化させるという問題もある。
【0012】
上述した傾向は、サファイア基板を用いる場合だけでなく、SiC基板やGaN基板を用いる場合にも同様に観察されるものである。このように、従来技術では、転位密度が低く、良好な特性を有するAlGaInN(x+y+z=1,x,y,z≧0)膜を表面に有するエピタキシャル成長用基板を効率よく製造することができないという問題があった。
【0013】
したがって、本発明の目的は、サファイア基板、SiC基板、GaN基板などの上に、転位密度が低く、良好な特性を有するAlGaInN膜を表面に有し、その上にエピタキシャル成長によって良好な特性を有するAlGaInN(x+y+z=1,x,y,z≧0)膜を成膜することができるエピタキシャル成長用基板を提供しようとするものである。
【0014】
本発明の他の目的は、サファイア基板、SiC基板、GaN基板などの上に、転位密度が低く、良好な特性を有するAlGaInN(x+y+z=1,x,y,z≧0)膜を表面に有するエピタキシャル成長用基板を効率よく製造することができる方法を提供しようとするものである。
【0016】
【課題を解決するための手段】
本発明によるエピタキシャル成長用基板は、裏面にストライプ状の金属膜を有するサファイア、SiC、GaNなどの基板本体と、この基板本体の表面に選択横方向成長によりエピタキシャル堆積され、前記ストライプ状の金属膜のパターンに関連したストライプパターンにしたがって形成された転位密度の小さな領域を有するAlGaInN(x+y+z=1,x,y,z≧0)膜とを具えることを特徴とするものである。
【0018】
本発明によるエピタキシャル成長用基板の製造方法は、サファイア、SiC、GaNなどの基板本体の裏面にストライプ状の金属膜を形成し、この裏面からヒータで加熱しながら基板本体の表面に、選択横方向成長によってAlGaInN(x+y+z=1,x,y,z≧0)膜をエピタキシャル堆積させ、前記ストライプ状の金属膜のパターンに関連したストライプパターンにしたがって転位密度の小さな領域を形成することを特徴とするものである。
【0019】
このような本発明によるエピタキシャル成長用基板の製造方法によれば、前記基体本体の裏面に複数のストライプ状の金属膜を形成し、この裏面からヒータで加熱するので、基体本体の表面には金属膜のパターンに対応した温度分布ができる。すなわち、基体本体の裏面に金属膜を形成した場合には、金属膜は赤外線を吸収するので輻射熱による加熱が行なわれるので、金属膜に対応する部分の温度は高くなり、それ以外の部分の温度は低くなる。その結果として、横方向の成長速度を基板面内で選択的に変化させることができ、転位の進行方向を制御できるようになる。したがって、基体本体の裏面の金属膜のストライプ状のパターンに関連したストライプパターンにしたがって転位密度の濃淡が出現し、転位密度の少ない部分を実現することが可能となる。また、成膜条件を適当に選択することにより、どの部分に転位を集中させるかを選択できる。
【0020】
また、予め金属膜を形成した基体本体をCVD装置に導入してAlGaInN膜を選択横方向成長によってエピタキシャル成長させるので、製造プロセスは単純となり、製造効率が改善される。
【0021】
さらに、エピタキシャル成長させたAlGaInN膜は、基板本体の平坦な表面に形成されるので、特性の良好なものとなり、その上にやはり特性の良好なAlGaInN膜を成膜することができるエピタキシャル成長用基板を提供することができる。
【0022】
【発明の実施の形態】
図3は、本発明によるエピタキシャル成長用基板の一実施例を製造する順次の工程を示す断面図である。先ず、図3aに示すように、C面サファイア基板本体21の一方の表面21b(最終的に形成される基板では裏面となるので以下裏面と称し、他方の表面を表面21aと称する)にフォトレジスト22を形成し、フォトリソグラフィによってフォトレジスト22に開口23を形成する。この開口23は、例えばその幅をほぼ5μmとし、順次の開口の間隔をほぼ5μmとすることができる。
【0023】
次に、図3bに示すように、フォトレジスト22をマスクとしてその下側のサファイア基板本体21を選択的にエッチングして複数の溝24を形成した後、フォトレジスト22を除去する。これらの溝24は互いに等間隔で平行に延在しているので、ストライプ状の溝となる。このサファイア基板本体21のエッチングは、例えばイオンビームエッチングのようなドライエッチングで行うことができるが、ウエットエッチングで行うこともできる。溝24の幅はフォトレジスト22に形成した開口23の幅によって決まり、深さはエッチング時間によって決まるが、例えば5μmとすることができる。
【0024】
このように裏面21bに複数の溝24をストライプ状に形成したサファイア基板本体21を、図3cに示すようにCVD装置25に導入するが、その際溝24を形成した裏面21bがサセプタを介してヒータ26と接触するようにヒータ上に載置する。ヒータ26によってサファイア基体本体21は加熱されるが、その加熱は、接触による熱伝導、CVD装置25内部の雰囲気を通した熱伝導および輻射熱によるものとなるが、雰囲気を通した熱伝導および輻射による加熱は、特に透明基板であるサファイア基板を使用して、大流量のガスを流して成膜する場合には非常に小さく、大部分が接触による熱伝導によるものである。本例では、溝24を形成した部分はヒータ26と接触しないので、ヒーターからの直接の熱の伝導は効率的に起こらない。したがって、サファイア基体本体21の表面21aにおける温度分布は図4に示すようなものとなる。
【0025】
したがってサファイア基体本体21の表面に選択横成長によって、AlGaInN(x+y+z=1,x,y,z≧0)膜27を、成膜条件を適当に選択してエピタキシャル成長により成膜すると、例えば図5に示すように、サファイア基板本体21の表面21aの溝24に対応する部分の間の温度の高い領域では横方向への成長が促進され、溝24に対応する温度の低い部分では横方向成長は抑止されるので選択横方向成長が起こる。勿論、この成膜の際、バッファ層の形成を併用することは可能である。したがって、溝24に対応する部分の間の領域ではAlGaInN膜27の横方向への成長に伴って矢印で示すように転位の移動方向が曲げられ、横方向に移動するようになる。一方、溝24に対応する部分でのAlGaInN膜26の成長に伴う転位は横方向へ移動することはない。
【0026】
したがって、サファイア基板本体21の表面21a上に成膜されるAlGaInN膜27においては、上述したように横方向成長の起こった溝24の側縁に対応する部分の付近から溝の中央に対応する部分の付近に掛けての領域Wでは転位が成長方向に進行せず、転位密度は非常に小さなものとなる。例えば、サファイア基板本体21の表面21aでの転位密度がほぼ1010個/cmである場合、上述した領域Wの表面での転位密度はほぼ10個/cm2以下に減少している。
【0027】
このように、転位密度が減少した領域Wを順次の溝24に対応する部分の間に有するAlGaInN(x+y+z=1,x,y,z≧0)膜27の上にAlGaInN(x+y+z=1,x,y,z≧0)膜を順次エピタキシャル成長することにより、例えば図1に示したような発光素子を形成することができる。この場合、領域Wにおいては、転位密度が低いので、不所望な非発光中心が形成されることはなく、発光効率の高いものとなる。
【0028】
本例では、図5に示したように、転位は溝24に対応する部分の中央付近に集中しているので、サファイア基板本体21を個々のデバイスに分割する際に、溝の中央部をスクライブラインとして利用することができ、製造プロセスの簡素化が図れる。
【0029】
図6は、本発明によるエピタキシャル成長用基板の他の実施例を製造する順次の工程を示す断面図である。先ず、図6aに示すように、C面サファイア基板本体21の裏面21bに融点の高い金属、本例ではタングステン膜31を、例えば0.5μmの膜厚で一様に堆積し、さらにその上にフォトレジスト32を形成し、フォトリソグラフィによってフォトレジスト32に開口33を形成する。この開口33は、例えばその幅をほぼ5μmとし、順次の開口の間隔をほぼ5μmとすることができる。
【0030】
次に、図6bに示すように、フォトレジスト32をマスクとしてその下側のタングステン膜31を選択的にエッチング除去した後、フォトレジスト32を除去する。残ったタングステン膜は互いに等間隔で平行に延在するので、ストライプ状のタングステン膜31が得られる。このようなタングステン膜31のエッチングは、例えばイオンビームエッチングのようなドライエッチングで行うことができるが、ウエットエッチングで行うこともできる。また、リフトオフ法を用いても、同様の金属膜ストライプを作製できる。
【0031】
このように表面に複数のタングステン膜31をストライプ状に形成したサファイア基板本体21を、図6cに示すようにCVD装置25に導入するが、その際、タングステン膜31を形成した裏面21bがサセプタを介してヒータ26と接触するようにヒータ上に載置する。ヒータ26によってサファイア基体本体21は加熱されるが、主としてタングステン膜31を介しての接触による熱伝導および輻射熱によって加熱されることになる。すなわち、タングステン膜31を形成した部分では接触による熱伝導が起こると共に、サファイア基体本体21は赤外線に対して透明であるが、タングステン膜は赤外線を有効に吸収するので、輻射熱による加熱も行なわれる。したがって、サファイア基体本体21の表面21aには、裏面21bに形成したタングステン膜31のパターンに対応した温度分布が現れることになる。
【0032】
したがってサファイア基体本体21の表面21aに選択横成長によって、AlGaInN(x+y+z=1,x,y,z≧0)膜27を、成膜条件を適当に選択してエピタキシャル成長により成膜すると、例えばサファイア基板本体21の表面21aのタングステン膜31に対応する温度の高い領域では横方向への成長が促進され、タングステン膜の間の部分に対応する温度の低い部分では横方向成長は抑止されるので選択横方向成長が起こり、図7において矢印で示すように、タングテン膜31に対応する領域ではAlGaInN膜27の横方向への成長に伴って転位の移動方向が曲げられ、横方向に移動するようになるが、タングステン膜31に対応する部分の間の領域ではAlGaInN膜26の成長に伴う転位は横方向へ移動することはない。したがって、タングステン膜31のストライプパターンに関連したストライプパターンにしたがって転位密度が小さくなる領域が出現することになる。勿論、成膜の際バッファ層の形成を併用することは可能である。
【0033】
このようにして、サファイア基板本体21の表面21a上に成膜されるAlGaInN膜27においては、タングステン膜31の側縁付近から、順次のタングステン膜の間の中央付近に至る領域Wでの転位密度は非常に小さなものとなる。
【0034】
本発明は上述した実施例にのみ限定されるものではなく、幾多の変更や変形が可能である。例えば、上述した実施例では基板本体を、c面のサファイアを以て形成したが、SiCやGaNなどで形成された基板本体を用いることもできる。また、上述した第2の実施例では、金属膜をタングステン膜で形成したが、モリブデンやタンタルなどの他の高融点金属で形成することもできる。さらに、上述した実施例では、青色の光を発生する発光ダイオードを製造するためのエピタキシャル成長用基板としたが、他の色の光や紫外線を発生する発光ダイオードや、レーザダイオード、電界効果トランジスタなどの他のpn接合デバイスを製造することもできる。
【0035】
また、上述したように本発明によるエピタキシャル成長用基板では、基体本体の裏面にストライプ状の溝や金属膜が形成されているが、これらの溝や金属膜はその後に研磨して除去されるのが一般的であるが、エピタキシャル成長用基板の製造直後においては残っているので、本発明のエピタキシャル成長用基板は、このように溝や金属膜を除去したものも含むものである。
【0036】
さらに、本発明においては、転位密度が小さい領域がどのように現れるのかは、種々の条件によって決まるので一義的に特定することはできないが、いずれの場合でも、転位密度の小さい領域は、基体本体の裏面に形成した溝のストライプパターンに関連したストライプパターンにしたがって形成されることになる。
【0037】
【発明の効果】
上述したように、本発明によるエピタキシャル成長用基板においては、基板本体の上に形成されたAlGaInN(x+y+z=1,x,y,z≧0)膜は、転位密度が低くなっているので、その上にAlGaInN(x+y+z=1,x,y,z≧0)膜を順次にエピタキシャル成長して発光ダイオード、レーザダイオード、電界効果トランジスタなどのpn接合デバイスを形成すると、その特性を改善することができる。特に、発光ダイオードやレーザダイオードにおいては、転位による特性の劣化が重大な問題となるので、本発明による効果は顕著である。
【0038】
さらに、本発明によるエピタキシャル成長用基板の製造方法においては、基板本体上にバッファ層をCVDにより形成した後、その上にマスクを形成してAlGaInN膜をCVDにより成膜する従来の製造方法に比べて、成膜後基板本体をCVD装置から取り出してエッチングプロセスを施し、再度CVD装置に導入してAlGaInN膜を成膜するような煩雑なプロセスがなくなるので、効率よくエピタキシャル成長用基板を製造することができる。また、溝や金属膜は基体本体の表面ではなく、裏面に形成されているので、表面にエピタキシャル成長するAlGaInN膜に対して何ら影響を及ぼさない利点もある。
【図面の簡単な説明】
【図1】従来の発光ダイオードの構成を示す断面図である。
【図2】2a〜2cは、転位密度を低減させる従来の選択横方向成長プロセスの順次の工程を示す断面図である。
【図3】3a〜3cは、本発明によるエピタキシャル成長用基板の一例を製造する順次の工程を示す断面図である。
【図4】基体本体の表面における温度分布を示すグラフである。
【図5】本例のエピタキシャル成長用基板における転位密度の状況を示す断面図である。
【図6】6a〜6cは、本発明によるエピタキシャル成長用基板の他の例を製造する順次の工程を示す断面図である。
【図7】本例のエピタキシャル成長用基板における転位密度の状況を示す断面図である。
【符号の説明】
21 サファイア基板本体、 22 フォトレジスト、 23 開口、 24 溝、 25 CVD装置、 26 ヒータ、 27 AlGaInN膜、31 金属膜、 フォトレジスト、 33 開口、 W 転位密度が低減した領域

Claims (3)

  1. 裏面にストライプ状の金属膜を有するサファイア、SiC、GaNの基板本体と、この基板本体の表面に選択横方向成長によりエピタキシャル堆積され、前記ストライプ状の金属膜のパターンに関連したストライプパターンにしたがって形成された転位密度の小さな領域を有するAlGaInN(x+y+z=1,x,y,z≧0)膜とを具えることを特徴とするエピタキシャル成長用基板。
  2. 前記金属膜を高融点金属で形成したことを特徴とする請求項に記載のエピタキシャル成長用基板。
  3. サファイア、SiC、GaNの基板本体の裏面にストライプ状の金属膜を形成し、この裏面からヒータで加熱しながら基板本体の表面に、選択横方向成長によってAlGaInN(x+y+z=1,x,y,z≧0)膜をエピタキシャル堆積させ、前記ストライプ状の金属膜のパターンに関連したストライプパターンにしたがって転位密度の小さな領域を形成することを特徴とするエピタキシャル成長用基板の製造方法。
JP2000079880A 2000-03-22 2000-03-22 エピタキシャル成長用基板およびその製造方法 Expired - Lifetime JP4312344B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000079880A JP4312344B2 (ja) 2000-03-22 2000-03-22 エピタキシャル成長用基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000079880A JP4312344B2 (ja) 2000-03-22 2000-03-22 エピタキシャル成長用基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2001261500A JP2001261500A (ja) 2001-09-26
JP4312344B2 true JP4312344B2 (ja) 2009-08-12

Family

ID=18597068

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000079880A Expired - Lifetime JP4312344B2 (ja) 2000-03-22 2000-03-22 エピタキシャル成長用基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4312344B2 (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4233801B2 (ja) * 2002-04-08 2009-03-04 士郎 酒井 InGaN系化合物半導体発光装置の製造方法
WO2012102539A2 (en) * 2011-01-25 2012-08-02 Lg Innotek Co., Ltd. Semiconductor device and method for growing semiconductor crystal
JP2013212946A (ja) * 2012-03-30 2013-10-17 Mitsubishi Chemicals Corp Iii族窒化物半導体結晶
FR3001334B1 (fr) * 2013-01-24 2016-05-06 Centre Nat De La Rech Scient (Cnrs) Procede de fabrication de diodes blanches monolithiques
DE102017108949B4 (de) 2016-05-13 2021-08-26 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Halbleiterchip
DE102017109812A1 (de) 2016-05-13 2017-11-16 Osram Opto Semiconductors Gmbh Licht emittierender Halbleiterchip und Verfahren zur Herstellung eines Licht emittierenden Halbleiterchips
DE102017109809B4 (de) 2016-05-13 2024-01-18 OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung Verfahren zur Herstellung eines Halbleiterchips

Also Published As

Publication number Publication date
JP2001261500A (ja) 2001-09-26

Similar Documents

Publication Publication Date Title
JP3455512B2 (ja) エピタキシャル成長用基板およびその製造方法
JP3201475B2 (ja) 半導体装置およびその製造方法
JP3934627B2 (ja) 窒化物半導体の製造方法とこれを利用した窒化物半導体
US6380051B1 (en) Layered structure including a nitride compound semiconductor film and method for making the same
US6790279B2 (en) Method for manufacturing group III nitride compound semiconductor and a light-emitting device using group III nitride compound semiconductor
TWI232596B (en) Process for producing group III nitride compound semiconductor, group III nitride compound semiconductor element, and process for producing group III nitride compound semiconductor substrate
JP3517091B2 (ja) 窒化ガリウム系半導体発光素子およびその製造方法
JP4651207B2 (ja) 半導体用基板とその製造方法
JP2009525607A (ja) 窒化物半導体発光ダイオード及びその製造方法
KR100878512B1 (ko) GaN 반도체 기판 제조 방법
JP2010161386A (ja) 半導体装置および半導体基板ならびに半導体基板の製造方法
TWI620340B (zh) 增強效能主動式像素陣列及用於達成其之磊晶成長方法
JP4312344B2 (ja) エピタキシャル成長用基板およびその製造方法
KR100661960B1 (ko) 발광 다이오드 및 그 제조 방법
JP2007036174A (ja) 窒化ガリウム系発光ダイオード
US20090261345A1 (en) Method for manufacturing compliant substrate, compliant substrate manufactured thereby, gallium nitride based compound semiconductor device having the compliant substrate and manufacturing method thereof
JP2002008998A (ja) Iii族窒化物系化合物半導体素子の製造方法
JP4924563B2 (ja) マクロステップを有する基板生産物を作製する方法、エピタキシャルウエハを作製する方法、及び窒化物系半導体発光素子を作製する方法
JP2006100518A (ja) 基板表面処理方法及びiii族窒化物系化合物半導体発光素子の製造方法。
KR100816490B1 (ko) 발광 다이오드 및 그의 제조방법
JP3471687B2 (ja) 半導体基材及びその製造方法
KR100960764B1 (ko) 레이저 발광 다이오드 및 그 제조 방법
KR100487757B1 (ko) 레이저 발광 다이오드 및 그 제조 방법
JP2006013476A (ja) 3−5族化合物半導体とその製造方法および半導体素子
JP2004047973A (ja) 発光素子の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060825

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090106

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090309

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20090309

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090512

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090513

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4312344

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120522

Year of fee payment: 3

S201 Request for registration of exclusive licence

Free format text: JAPANESE INTERMEDIATE CODE: R314201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130522

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140522

Year of fee payment: 5

EXPY Cancellation because of completion of term