JP6450868B2 - システムインパッケージデバイスを製造する方法、および、システムインパッケージデバイス - Google Patents
システムインパッケージデバイスを製造する方法、および、システムインパッケージデバイス Download PDFInfo
- Publication number
- JP6450868B2 JP6450868B2 JP2018018505A JP2018018505A JP6450868B2 JP 6450868 B2 JP6450868 B2 JP 6450868B2 JP 2018018505 A JP2018018505 A JP 2018018505A JP 2018018505 A JP2018018505 A JP 2018018505A JP 6450868 B2 JP6450868 B2 JP 6450868B2
- Authority
- JP
- Japan
- Prior art keywords
- die
- type
- package device
- resized
- die structure
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims description 53
- 238000004519 manufacturing process Methods 0.000 title claims description 25
- 230000003287 optical effect Effects 0.000 claims description 26
- 239000000463 material Substances 0.000 claims description 16
- 238000009826 distribution Methods 0.000 claims description 12
- 239000004065 semiconductor Substances 0.000 claims description 5
- 239000003381 stabilizer Substances 0.000 claims description 4
- 230000005855 radiation Effects 0.000 claims description 3
- 239000003566 sealing material Substances 0.000 claims description 2
- 239000011343 solid material Substances 0.000 claims description 2
- 239000000565 sealant Substances 0.000 claims 1
- 239000010410 layer Substances 0.000 description 52
- 238000010586 diagram Methods 0.000 description 20
- 239000012530 fluid Substances 0.000 description 6
- 238000013461 design Methods 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 239000004020 conductor Substances 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 239000007788 liquid Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000001133 acceleration Effects 0.000 description 3
- 238000012937 correction Methods 0.000 description 3
- 239000008393 encapsulating agent Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000000465 moulding Methods 0.000 description 3
- 239000004033 plastic Substances 0.000 description 3
- 239000002131 composite material Substances 0.000 description 2
- 230000005670 electromagnetic radiation Effects 0.000 description 2
- 239000011810 insulating material Substances 0.000 description 2
- 238000012536 packaging technology Methods 0.000 description 2
- 238000004513 sizing Methods 0.000 description 2
- 230000003068 static effect Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000001143 conditioned effect Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 230000005358 geomagnetic field Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000002991 molded plastic Substances 0.000 description 1
- 238000010137 moulding (plastic) Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000005549 size reduction Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000003860 storage Methods 0.000 description 1
- 239000000758 substrate Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000009423 ventilation Methods 0.000 description 1
Classifications
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
- B81B7/0074—3D packaging, i.e. encapsulation containing one or several MEMS devices arranged in planes non-parallel to the mounting board
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
- B81B7/0032—Packages or encapsulation
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00333—Aspects relating to packaging of MEMS devices, not covered by groups B81C1/00269 - B81C1/00325
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01C—MEASURING DISTANCES, LEVELS OR BEARINGS; SURVEYING; NAVIGATION; GYROSCOPIC INSTRUMENTS; PHOTOGRAMMETRY OR VIDEOGRAMMETRY
- G01C19/00—Gyroscopes; Turn-sensitive devices using vibrating masses; Turn-sensitive devices without moving masses; Measuring angular rate using gyroscopic effects
- G01C19/56—Turn-sensitive devices using vibrating masses, e.g. vibratory angular rate sensors based on Coriolis forces
- G01C19/5783—Mountings or housings not specific to any of the devices covered by groups G01C19/5607 - G01C19/5719
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
- G01L19/14—Housings
- G01L19/148—Details about the circuit board integration, e.g. integrated with the diaphragm surface or encapsulation
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P1/00—Details of instruments
- G01P1/02—Housings
- G01P1/023—Housings for acceleration measuring devices
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P1/00—Details of instruments
- G01P1/02—Housings
- G01P1/026—Housings for speed measuring devices, e.g. pulse generator
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/0802—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L24/19—Manufacturing methods of high density interconnect preforms
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0228—Inertial sensors
- B81B2201/0235—Accelerometers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0228—Inertial sensors
- B81B2201/025—Inertial sensors not provided for in B81B2201/0235 - B81B2201/0242
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0257—Microphones or microspeakers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0264—Pressure sensors
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/03—Microengines and actuators
- B81B2201/036—Micropumps
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
- B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/094—Feed-through, via
- B81B2207/095—Feed-through, via through the lid
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01L—MEASURING FORCE, STRESS, TORQUE, WORK, MECHANICAL POWER, MECHANICAL EFFICIENCY, OR FLUID PRESSURE
- G01L19/00—Details of, or accessories for, apparatus for measuring steady or quasi-steady pressure of a fluent medium insofar as such details or accessories are not special to particular types of pressure gauges
- G01L19/0061—Electrical connection means
- G01L19/0084—Electrical connection means to the outside of the housing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
- H01L21/568—Temporary substrate used as encapsulation process aid
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
- H01L2223/64—Impedance arrangements
- H01L2223/66—High-frequency adaptations
- H01L2223/6661—High-frequency adaptations for passive devices
- H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
- H01L2224/1701—Structure
- H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8312—Aligning
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/921—Connecting a surface with connectors of different types
- H01L2224/9212—Sequential connecting processes
- H01L2224/92122—Sequential connecting processes the first connecting process involving a bump connector
- H01L2224/92125—Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
- H01L24/92—Specific sequence of method steps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14618—Containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/12—Passive devices, e.g. 2 terminal devices
- H01L2924/1204—Optical Diode
- H01L2924/12042—LASER
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
- H01L2924/143—Digital devices
- H01L2924/1433—Application-specific integrated circuit [ASIC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/146—Mixed devices
- H01L2924/1461—MEMS
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
- H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
- H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
Description
本発明はマイクロエレクトロニクスの分野に属し、より具体的には、システムインパッケージ(system-in-package)デバイスの製造方法、および、システムインパッケージデバ
イスに属し、該システムインパッケージデバイスは、予め定められた寸法の少なくとも1つの第1種のダイ(die)と、予め定められた寸法の少なくとも1つの第2種のダイと、前
記システムインデバイス(system-in-device)の少なくとも1つの更なる構成部品とを含むものである。
制限された空間とますます高度になる回路集積のために、電子部品の製造では、部品製造の幅広い分野で多様な要求が生まれている。表面実装される構成部品(components)はサイズ縮小が進み、これにより、大量の部品のプリント配線板上への集積が容易になっている。同様の物理的サイズの縮小傾向は、微小電気機械システム(microelectromechanicalsystems)(MEMS)の分野においても進行中である。そして、このような構成部品のサ
イズ縮小よりもさらに急速に実装空間の要求が増大したために、設計(design)が進化し極めて高度な集積を可能にし、ついにスタックされた構造にまで至った。
従って、本発明の目的は、システムインパッケージデバイスを製造するための改良された方法、および、その方法で製造されたシステムインパッケージデバイスを提供すること
である。本発明のこれらの目的は、各独立請求項に記載する特徴の方法、および、システムインパッケージデバイスによりそれぞれ実現される。本発明の好ましい実施態様は、各従属請求項に開示される。
ェハ上における第1種のダイの第1の分割配分(allotment)にて、該ネイティブな第1ウ
ェハ上に第1の複数の第1種のダイを製作することを有し、上記1つの第1種のダイの上記予め定められた寸法は、前記第1の分割配分によって決定されるものであり;
ネイティブな第2ウェハ上における第2種のダイの第2の分割配分にて、該ネイティブな第2ウェハ上に第2の複数の第2種のダイを製作することを有し、上記1つの第2種のダイの上記予め定められた寸法は、前記第2の分割配分によって決定されるものである。
を有する。
以下に、添付の図面を参照して、各実施態様を詳細に説明する。
下記の各実施態様は例示である。明細書中において「或る」、「1つの」または「いくつかの」実施態様ということがあるが、これは、必ずしもこれらの語による言及が同じ実施態様を意味したり、1つの実施態様にのみ適用される特徴を意味したりするものではない。異なる実施態様の特徴を1つずつ組み合わせて更なる実施態様を提供してもよい。
イが予め定められた寸法の第2種(second species、第2番目の種類)のダイ202を示すために用いられている。ダイの種(species、種類)とは、ここでは、システムインパッケ
ージデバイスの製造プロセスとは別に、ダイが特定の機能のために設計され寸法が定めら
れていることを意味する。このため、第1種のダイと第2種のダイとは、必ずしもシステムインパッケージデバイス内にパッケージするためのサイズに適合していなくてもよい。各ダイのサイズは、典型的にはそれら各ダイのネイティブなウェハにおける分割配分によって決定される。図2から理解できるように、第1種のダイと第2種のダイ200、202の初期のサイズ差は、スタック後、システムインパッケージデバイスの機能に必要な他の部品のための十分な余裕がない程に小さくてもよい。従来では、このことは、たとえこれらダイの組合せ後の各機能が両立しうるものであって、その組合せが製造コストの見地から極めて望ましいものであったとしても、これらダイの組合せをシステムインパッケージデバイスに含むことはできないということを意味したものである。
らに、システムインパッケージデバイスの作動に必要な配線(wiring)を構成することができる。図2は、MEMSダイ200がサイズ調整のために選択されている例を示すが、適用範囲がなんらかの特定のダイの種の範囲に限定されないことは当然である。
れる具体的なパッケージ化技術(packaging technology)である。本発明者らは、FO−WLPのプロセスの工程の一部が、システムインパッケージデバイスの各ダイ間に生ずる全く異なるタイプの不適合問題を経済的な方法で克服するために、システムインパッケージデバイスの製造プロセスに採用できることを発見した。ただし、適用範囲は、FO−WLPの使用に限定されず、低コスト材料を少なくとも1つのダイの少なくとも一方の面に固定するための他の方法も、保護範囲から逸脱することなく適用できることに留意すべきである。
イシングされてもよい。この例示的な実施態様においては、各第1種のダイは、第1のタイプのウェハに由来し、ここではICウェハ由来である。これらの第1種のダイ302が選ばれ、各々の電気的接点領域がテープに接するようにテープ304上に配置される(図3)。テープ上の各第1種のダイ同士の相互の間の距離は、寸法再設定されたダイ構造の新たな寸法を規定するように調整されるが、この新たな寸法は、システムインパッケージデバイスの設計に従い調整される。より具体的には、この新たな寸法は、システムインパッケージデバイスの少なくとも1つの他のダイ層内の各要素の寸法に従い調整される。ダイ層(die layer)との用語は、ここでは、少なくとも1つのダイを含むシステムインパッ
ケージデバイス構成中の層を指す。テープに接する各第1種のダイの表面は、寸法再設定されたダイの表面の一部となり、第2種のダイとの接続のための電気的接点領域を規定する。この後、プラスチック材料306がテープ304上の各ダイ302上に成形され、各ダイを覆い、かつそれらダイ同士の間の隙間を埋める(図4)。複数の寸法再設定されたダイ構造を含んで、新たな、再構成された基板ないしウェハが形成される。テープは取り除いてもよく、これによって、各ICダイス(IC-dices)の電気的接点領域が露出する(図
5)。
絶縁材料の層308と導電材料の層310とを有する再配線層(redistribution layer)として実施されてもよい。再配線層では、絶縁材料に形成された各開口312は、導電材料310とICダイ302との間の電気的接続を提供するために使用されてもよい(図6)。再構成ウェハの反対側の面において、プラスチック材料は、薄くされてもよい(図7)。薄くする操作は、各ダイの裏面が露出するまで続けてもよい。
性材料310上の各はんだバンプ314の配置である(図8)。この後、同じシステムインパッケージデバイスに含まれる各第2種のダイ316がマウント(mount、取り付け)されてもよい。ここで、各第2種のダイ316が第2ウェハに由来すると仮定する。この各第2種のダイは、独立に設計されたものであり、従って、その寸法と分割配分は特定のパッケージシステム(system-of-package)デバイスを形成する目的のために具体的に調整さ
れていない。そのため、各第2種のダイの寸法は、それらが由来する第2ウェハの寸法と分割配分によって予め定められる。各第2種のダイは、ICダイまたはMEMSダイであってもよく、また、フリップチップバンプ等の各電気コネクタ318を有していてもよい。各第2種のダイ316は、各寸法再設定されたダイ構造と各第2種のダイとが電気コネクタ318と導電性材料310とを介して電気的に接続されるように、再構成ウェハ上に表面を下にして取り付けられてもよい。調整された新たな寸法によって、各第2種のダイと各接続部材とは、各寸法再設定されたダイ構造に最適に適合し、機能パッケージデバイスが形成される。アンダーフィル材(underfill-material)320(図10)が、第2種のダイ316と再構成ウェハとの間の空間に適用されてもよい。最後に、再構成ウェハは、図2に示したものと同様に、多数のシステムインパッケージデバイスを形成するようダイシングされてもよい。
ッケージデバイス(例えば、IC/MEMS構造で、0.5〜2)が実現できることが分かっている。この範囲において、ダイの大量受発注が実現可能となる。
サイズの差を調整できる可能性があるため、設計においては具体的なダイ層へのダイの機能的および経済的な適用可能性を考慮しさえすれば、ダイ同士の間の適切な寸法適合性は、上述の方法を有する製造において実現することができる。
ら生ずる問題を解消するだけではない。各ダイ層の寸法を再設定する可能性は、組み合わせる各ダイのうち小さい方のダイの厚さが大きすぎることによってダイの組み合わせが妨げられる場合にも有益である。図12に示すように、この小さいが厚いダイを第1ダイ層(再構成ウェハ)内に配置することができ、また、より大きくより薄いダイを第2ダイ層に配置することができる。このような問題は、ダイが空間を要する集積された機能要素を有することによりダイの厚さが増す各種システムインパッケージデバイスに共通のものである。
その他の液体および気体を取扱うおよび/または測定する装置において必要とされる。不適合(mismatch)の問題は、これらの各種システムインパッケージデバイスにおいて非常によくあてはまる。なぜなら、多くの経済的に実行可能なセンサーの各ダイの寸法は、要求されるICダイのサイズに適切に適合しないからである。例えば、経済的に実現可能な圧力センサーのダイ406は、典型的には対応するICダイよりもずっと小さいものであるだけでなく、比較的厚く、多くの場合0.5〜1mmの範囲の厚さである。各ダイの表面の面積が異なるので、技術水準における解決手段を適用しうるが、この場合においては、比較的厚いセンサーのダイがより大きいICダイの上に載せられるので、入出力バンプのサイズが0.5mmを超えることになり、実用的ではない。図15は、含まれる各ダイのサイズを考慮することなくシステムインパッケージデバイス構成における各ダイの順序が設計できる場合、この問題がどのように回避されるかを示す。
反対の面を指す。通路は、再構成ウェハを製造するためにテープ上に各ダイを取り付ける前に形成されてもよい。この場合において、開口は、成形組成物(molding compound)が開口へ侵入するのを防ぐために、成形プロセス中の材料の保護層によって保護されていなければならない。開口406は、成形プロセス後にダイ408に製造することもできる。ダイ406は、複数の開口を有していてもよい。図15のデバイスは、代替的に、圧力センサー、マイクロポンプ、マイクロフォン、その他の液体または気体の特性を取扱うまたは測定するための装置を有していてもよい。この新規な方法は、システムインパッケージデバイスに流体入力(fluids input)が印加される各種システムインパッケージデバイスを製造するための実用的かつ経済的に実現可能な道を開くものである。
れらは適用分野の当業者になじみのあるものである。一組の機能は、例えば、加速度、角度範囲、地球磁場および大気圧のための複合センサーを提供してもよい。この種のデバイスは、各種ナビゲーションシステムにおいて有用である。
−振動動作における機能要素の形状の周期的変化
−制御信号に応答する、形状の第1の状態から第2の状態への機能要素の形状の静的変化−機能要素の周期的な位置的変化
−制御信号に応答可能な第1の静的状態から第2の静的状態への機能要素の位置的変化
−特定の電磁放射線の波長帯における電磁放射線に対する機能要素の透明性および/または不透明性
−電磁放射線の放射線源としての役割をすること
−力学的な波用の変換器としての役割をすること
−オンおよび/またはオフにされ得るスイッチング層としての役割をすること
−減衰化(attenuation)層としての役割をすること
−スイッチングボードとしての役割をすること
−配線板(ワイヤリングボード)としての役割をすること
ッタクされた構造および/または寸法再設定された構造の汎用性を当業者が理解できるようにする目的のものである。
Claims (13)
- システムインパッケージデバイスを作る方法であって、当該方法は、
予め定められた寸法を持った少なくとも1つの第1種のダイと、予め定められた寸法を持った少なくとも1つの第2種のダイと、前記システムインパッケージデバイスの入力および出力の作動のための接続部材とを、前記システムインパッケージデバイスに含めることを有し;
前記第1種のダイのうちの少なくとも1つを、寸法の再設定のために選択することを有し、選択された第1種のダイは、光学素子、光電気素子、または、光電子機械素子を含んでおり;
選択された第1種のダイの少なくとも一方の面に材料を加えることを有し、それにより、その加えられる材料と前記選択された第1種のダイとが寸法再設定されたダイ構造を形成するようにし;
前記寸法再設定されたダイ構造上に接続層を形成することを有し;
選択されなかった前記少なくとも1つの第2種のダイと前記接続部材とを、前記接続層を介して、前記寸法再設定された第1種のダイ構造に接触した状態でマウントできるように、前記寸法再設定されたダイ構造の寸法を設定することを有し;
前記接続部材を、前記寸法再設定されたダイ構造の前記接続層上に配置することを有し、
当該方法の特徴は、
前記寸法再設定されたダイ構造の前記接続層の上に、第2種のダイをその表面を下に向けて組み立てることを有すること、および、
前記寸法再設定されたダイ構造の前記加えられた材料を、前記接続層に対し反対側の面から除去することによって、該加えられた材料を薄くし、それにより、前記選択された第1種のダイの裏面が露出するようにし、該選択された第1種のダイの裏面が、前記光学素子、前記光電気素子、または、前記光電子機械素子を有する該第1種のダイに対して、光路を提供していることである、
前記方法。 - 当該方法が、更に:
ネイティブな第1ウェハ上における第1種のダイの第1の分割配分にて、該ネイティブな第1ウェハ上に第1の複数の第1種のダイを製作することを有し、上記1つの第1種のダイの上記予め定められた寸法は、前記第1の分割配分によって決定されるものであり;
ネイティブな第2ウェハ上における第2種のダイの第2の分割配分にて、該ネイティブな第2ウェハ上に第2の複数の第2種のダイを製作することを有し、上記1つの第2種のダイの前記予め定められた寸法は、前記第2の分割配分によって決定されるものである;請求項1に記載の方法。 - 当該方法が、前記寸法再設定されたダイ構造の前面にも存在する光路を、上記システムインパッケージデバイスの上記寸法再設定されたダイ構造に含めることを有し、前記前面は、前記寸法再設定されたダイ構造の前記裏面の反対側にある、請求項1または2に記載の方法。
- 当該方法が、上記寸法再設定されたダイ構造を貫通して延びる封止材貫通ビアによって、上記接続部材を上記接続層に接続することを有する、請求項1に記載の方法。
- 第2種のダイが、集積半導体回路を有する、請求項1〜4のいずれか1項に記載の方法。
- システムインパッケージデバイスであって、当該システムインパッケージデバイスは、
少なくとも1つの第1種のダイを有し、
少なくとも1つの第2種のダイを有し、
当該システムインパッケージデバイスの入力および出力の作動のための接続部材を有し;
接続層を有し、
前記少なくとも1つの第1種のダイが、前記第1種のダイの少なくとも一方の面に加えられた固体材料によって形成された、寸法再設定されたダイ構造に含まれており;
前記寸法再設定されたダイ構造が、第1の面と第2の面とを有し、該第2の面は該第1の面の反対側にあり;
前記接続層が、前記寸法再設定されたダイ構造の第1の面上にあり、
当該システムインパッケージデバイスの特徴は、
前記寸法再設定されたダイ構造の第2の面が薄くされ、それにより、前記第1種のダイの裏面が露出するようになっており、該第1種のダイの露出した裏面は、光学素子、光電気素子、または、光電子機械素子を有する前記第1種のダイに対する光路を提供しており、
前記接続部材が、前記接続層を介して、前記寸法再設定されたダイ構造に接触してマウントされており、かつ、
前記寸法再設定されたダイ構造の前記接続層の上に、第2種のダイがその表面を下に向けて組み立てられていることである、
前記システムインパッケージデバイス。 - 当該システムインパッケージデバイスが、前記寸法再設定されたダイ構造の前面にも光路を含んでおり、前記前面が、前記寸法再設定されたダイ構造の前記裏面の反対側にあることを特徴とする、請求項6に記載のシステムインパッケージデバイス。
- 第1種のダイが、光源、検出器、フィルター、レンズ、プリズム、偏光子、および、格子窓のうちの少なくとも1つを含んでいることを特徴とする、請求項6または7に記載のシステムインパッケージデバイス。
- 第1種のダイが、分光計、自動焦点レンズ、ビーム走査デバイス、イメージスタビライザー、および、表示デバイスのうちの少なくとも1つを含んでいることを特徴とする、請求項6または7に記載のシステムインパッケージデバイス。
- 第1種のダイに含まれた、光学素子、光電気素子、または、光電子機械素子が、前記光路を修正するために使用できる電歪特性または磁歪特性を有することを特徴とする、請求項6〜9のいずれか1項に記載のシステムインパッケージデバイス。
- 上記接続部材が、上記寸法再設定されたダイ構造を貫通して延びる封止材貫通ビアによって、上記接続層に接続されていることを特徴とする、請求項6に記載のシステムインパッケージデバイス。
- 第2種のダイが、集積半導体回路を有する、請求項6〜11のいずれか1項に記載のシステムインパッケージデバイス。
- 自動焦点レンズシステム、光学イメージスタビライザーシステム、分光計、表示デバイス、光源、または、放射線検出器を提供することを特徴とする、請求項8〜12のいずれか1項に記載のシステムインパッケージデバイス。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FI20115682A FI20115682A0 (fi) | 2011-06-30 | 2011-06-30 | 3D integraatio |
FI20115682 | 2011-06-30 | ||
FI20125595 | 2012-05-31 | ||
FI20125595 | 2012-05-31 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014517862A Division JP6289364B2 (ja) | 2011-06-30 | 2012-06-29 | システムインパッケージデバイスを製造する方法、および、システムインパッケージデバイス |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018088545A JP2018088545A (ja) | 2018-06-07 |
JP6450868B2 true JP6450868B2 (ja) | 2019-01-09 |
Family
ID=47423478
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014517862A Active JP6289364B2 (ja) | 2011-06-30 | 2012-06-29 | システムインパッケージデバイスを製造する方法、および、システムインパッケージデバイス |
JP2018018505A Active JP6450868B2 (ja) | 2011-06-30 | 2018-02-05 | システムインパッケージデバイスを製造する方法、および、システムインパッケージデバイス |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014517862A Active JP6289364B2 (ja) | 2011-06-30 | 2012-06-29 | システムインパッケージデバイスを製造する方法、および、システムインパッケージデバイス |
Country Status (6)
Country | Link |
---|---|
US (2) | US9184131B2 (ja) |
EP (1) | EP2727146B1 (ja) |
JP (2) | JP6289364B2 (ja) |
KR (1) | KR101881732B1 (ja) |
CN (2) | CN103765579B (ja) |
WO (1) | WO2013001171A1 (ja) |
Families Citing this family (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102012210049A1 (de) * | 2012-06-14 | 2013-12-19 | Robert Bosch Gmbh | Hybrid integriertes Bauteil und Verfahren zu dessen Herstellung |
US9791470B2 (en) * | 2013-12-27 | 2017-10-17 | Intel Corporation | Magnet placement for integrated sensor packages |
JP6356450B2 (ja) * | 2014-03-20 | 2018-07-11 | 株式会社東芝 | 半導体装置および電子回路装置 |
EP2952886B1 (en) * | 2014-06-06 | 2020-09-23 | Sensirion AG | Method for manufacturing a gas sensor package |
DE102014118340B4 (de) * | 2014-12-10 | 2020-03-12 | Tdk Corporation | Verfahren zur Herstellung eines Wafer-Level-Package für ein MEMS-Mikrofon |
KR102008854B1 (ko) * | 2015-04-14 | 2019-08-08 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 칩 |
JP6792322B2 (ja) * | 2015-05-12 | 2020-11-25 | 昭和電工マテリアルズ株式会社 | 半導体装置及び半導体装置の製造方法 |
US10256863B2 (en) * | 2016-01-11 | 2019-04-09 | Qualcomm Incorporated | Monolithic integration of antenna switch and diplexer |
CN105621345B (zh) * | 2016-03-11 | 2018-06-29 | 华天科技(昆山)电子有限公司 | Mems芯片集成的封装结构及封装方法 |
US10312193B2 (en) * | 2016-08-12 | 2019-06-04 | Qualcomm Incorporated | Package comprising switches and filters |
JP2018078274A (ja) * | 2016-11-10 | 2018-05-17 | サムソン エレクトロ−メカニックス カンパニーリミテッド. | イメージセンサー装置及びそれを含むイメージセンサーモジュール |
KR102491103B1 (ko) | 2018-02-06 | 2023-01-20 | 삼성전자주식회사 | 반도체 패키지 및 그 제조방법 |
CN111377390B (zh) * | 2018-12-27 | 2023-04-07 | 中芯集成电路(宁波)有限公司上海分公司 | Mems封装结构及其制作方法 |
CN110750949B (zh) * | 2019-07-31 | 2021-04-20 | 西安交通大学 | 一种基于ibis模型模拟系统级封装剂量率效应的方法 |
US11217563B2 (en) | 2019-10-24 | 2022-01-04 | Apple Inc. | Fully interconnected heterogeneous multi-layer reconstructed silicon device |
JP7088242B2 (ja) * | 2020-09-01 | 2022-06-21 | 昭和電工マテリアルズ株式会社 | 半導体装置及び半導体装置の製造方法 |
CN112774745A (zh) * | 2020-12-23 | 2021-05-11 | 京东方科技集团股份有限公司 | 微流控芯片以及用于挤压微流控芯片的可动部件 |
CN116266587A (zh) * | 2021-12-15 | 2023-06-20 | 中兴通讯股份有限公司 | 芯片封装结构及其光电设备 |
Family Cites Families (48)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0886144B1 (en) | 1997-06-19 | 2006-09-06 | STMicroelectronics S.r.l. | A hermetically sealed sensor with a movable microstructure |
JP3836235B2 (ja) * | 1997-12-25 | 2006-10-25 | 松下電器産業株式会社 | 固体撮像装置及びその製造方法 |
US5888884A (en) * | 1998-01-02 | 1999-03-30 | General Electric Company | Electronic device pad relocation, precision placement, and packaging in arrays |
US6043109A (en) * | 1999-02-09 | 2000-03-28 | United Microelectronics Corp. | Method of fabricating wafer-level package |
US6489185B1 (en) * | 2000-09-13 | 2002-12-03 | Intel Corporation | Protective film for the fabrication of direct build-up layers on an encapsulated die package |
JP3738824B2 (ja) * | 2000-12-26 | 2006-01-25 | セイコーエプソン株式会社 | 光学装置及びその製造方法並びに電子機器 |
JP2003243604A (ja) * | 2002-02-13 | 2003-08-29 | Sony Corp | 電子部品及び電子部品の製造方法 |
JP3575478B2 (ja) * | 2002-07-03 | 2004-10-13 | ソニー株式会社 | モジュール基板装置の製造方法、高周波モジュール及びその製造方法 |
US7039263B2 (en) * | 2002-09-24 | 2006-05-02 | Intel Corporation | Electrooptic assembly |
US6856009B2 (en) * | 2003-03-11 | 2005-02-15 | Micron Technology, Inc. | Techniques for packaging multiple device components |
US7247517B2 (en) * | 2003-09-30 | 2007-07-24 | Intel Corporation | Method and apparatus for a dual substrate package |
JP2006237517A (ja) * | 2005-02-28 | 2006-09-07 | Sanyo Electric Co Ltd | 回路装置およびその製造方法 |
JP4581768B2 (ja) * | 2005-03-16 | 2010-11-17 | ソニー株式会社 | 半導体装置の製造方法 |
US20060214278A1 (en) * | 2005-03-24 | 2006-09-28 | Nokia Corporation | Shield and semiconductor die assembly |
US7545031B2 (en) * | 2005-04-11 | 2009-06-09 | Stats Chippac Ltd. | Multipackage module having stacked packages with asymmetrically arranged die and molding |
JP5174673B2 (ja) * | 2005-10-14 | 2013-04-03 | エスティーマイクロエレクトロニクス エス.アール.エル. | 基板レベル・アセンブリを具えた電子装置及びその製造処理方法 |
FI119728B (fi) | 2005-11-23 | 2009-02-27 | Vti Technologies Oy | Menetelmä mikroelektromekaanisen komponentin valmistamiseksi ja mikroelektromekaaninen komponentti |
FI119729B (fi) * | 2005-11-23 | 2009-02-27 | Vti Technologies Oy | Menetelmä mikroelektromekaanisen komponentin valmistamiseksi ja mikroelektromekaaninen komponentti |
JP4559993B2 (ja) * | 2006-03-29 | 2010-10-13 | 株式会社東芝 | 半導体装置の製造方法 |
JP5011820B2 (ja) * | 2006-05-24 | 2012-08-29 | オムロン株式会社 | 積層デバイス、およびその製造方法 |
US8193034B2 (en) * | 2006-11-10 | 2012-06-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming vertical interconnect structure using stud bumps |
DE102006058010B9 (de) * | 2006-12-08 | 2009-06-10 | Infineon Technologies Ag | Halbleiterbauelement mit Hohlraumstruktur und Herstellungsverfahren |
ITMI20070099A1 (it) * | 2007-01-24 | 2008-07-25 | St Microelectronics Srl | Dispositivo elettronico comprendente dispositivi sensori differenziali mems e substrati bucati |
US20080197469A1 (en) * | 2007-02-21 | 2008-08-21 | Advanced Chip Engineering Technology Inc. | Multi-chips package with reduced structure and method for forming the same |
US20080258286A1 (en) * | 2007-04-23 | 2008-10-23 | Texas Instruments Incorporated | High Input/Output, Low Profile Package-On-Package Semiconductor System |
TWI338941B (en) * | 2007-08-22 | 2011-03-11 | Unimicron Technology Corp | Semiconductor package structure |
US20090127686A1 (en) * | 2007-11-21 | 2009-05-21 | Advanced Chip Engineering Technology Inc. | Stacking die package structure for semiconductor devices and method of the same |
US20090160053A1 (en) * | 2007-12-19 | 2009-06-25 | Infineon Technologies Ag | Method of manufacturing a semiconducotor device |
JP2009164720A (ja) * | 2007-12-28 | 2009-07-23 | Konica Minolta Opto Inc | 撮像装置及び撮像装置の製造方法 |
JP4543089B2 (ja) * | 2008-01-11 | 2010-09-15 | 株式会社東芝 | 半導体装置 |
JP2009241164A (ja) * | 2008-03-28 | 2009-10-22 | Torex Semiconductor Ltd | 半導体センサー装置およびその製造方法 |
US8318540B2 (en) * | 2008-05-19 | 2012-11-27 | Infineon Technologies Ag | Method of manufacturing a semiconductor structure |
US8076180B2 (en) * | 2008-07-07 | 2011-12-13 | Infineon Technologies Ag | Repairable semiconductor device and method |
US7842542B2 (en) * | 2008-07-14 | 2010-11-30 | Stats Chippac, Ltd. | Embedded semiconductor die package and method of making the same using metal frame carrier |
KR101013555B1 (ko) * | 2008-10-09 | 2011-02-14 | 주식회사 하이닉스반도체 | 반도체 패키지 및 이의 제조 방법 |
FR2938976A1 (fr) | 2008-11-24 | 2010-05-28 | St Microelectronics Grenoble | Dispositif semi-conducteur a composants empiles |
US7858441B2 (en) * | 2008-12-08 | 2010-12-28 | Stats Chippac, Ltd. | Semiconductor package with semiconductor core structure and method of forming same |
JP4869322B2 (ja) * | 2008-12-12 | 2012-02-08 | 株式会社東芝 | 半導体装置および半導体装置の製造方法 |
JP2010179401A (ja) * | 2009-02-05 | 2010-08-19 | Toshiba Corp | 半導体装置の製造方法および半導体装置 |
KR101058637B1 (ko) * | 2009-02-09 | 2011-08-22 | 삼성전기주식회사 | 웨이퍼 레벨 패키지의 제조방법 |
JP2010238898A (ja) * | 2009-03-31 | 2010-10-21 | Toshiba Corp | 半導体装置 |
US8367470B2 (en) * | 2009-08-07 | 2013-02-05 | Stats Chippac, Ltd. | Semiconductor device and method of forming cavity in build-up interconnect structure for short signal path between die |
US8039304B2 (en) * | 2009-08-12 | 2011-10-18 | Stats Chippac, Ltd. | Semiconductor device and method of dual-molding die formed on opposite sides of build-up interconnect structures |
US8003496B2 (en) * | 2009-08-14 | 2011-08-23 | Stats Chippac, Ltd. | Semiconductor device and method of mounting semiconductor die to heat spreader on temporary carrier and forming polymer layer and conductive layer over the die |
US8378466B2 (en) * | 2009-11-19 | 2013-02-19 | Advanced Semiconductor Engineering, Inc. | Wafer-level semiconductor device packages with electromagnetic interference shielding |
JP5091221B2 (ja) * | 2009-12-28 | 2012-12-05 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
US9431316B2 (en) * | 2010-05-04 | 2016-08-30 | STATS ChipPAC Pte. Ltd. | Semiconductor device and method of forming channels in back surface of FO-WLCSP for heat dissipation |
US8502372B2 (en) * | 2010-08-26 | 2013-08-06 | Lsi Corporation | Low-cost 3D face-to-face out assembly |
-
2012
- 2012-06-29 CN CN201280032667.9A patent/CN103765579B/zh active Active
- 2012-06-29 JP JP2014517862A patent/JP6289364B2/ja active Active
- 2012-06-29 EP EP12805018.4A patent/EP2727146B1/en active Active
- 2012-06-29 WO PCT/FI2012/050693 patent/WO2013001171A1/en active Application Filing
- 2012-06-29 KR KR1020147002380A patent/KR101881732B1/ko not_active Application Discontinuation
- 2012-06-29 CN CN201710946856.1A patent/CN107720689A/zh active Pending
- 2012-06-29 US US14/127,580 patent/US9184131B2/en active Active
-
2015
- 2015-09-04 US US14/845,926 patent/US9828239B2/en active Active
-
2018
- 2018-02-05 JP JP2018018505A patent/JP6450868B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
KR20140088070A (ko) | 2014-07-09 |
EP2727146A4 (en) | 2015-09-23 |
EP2727146B1 (en) | 2020-04-01 |
CN103765579A (zh) | 2014-04-30 |
US20150375996A1 (en) | 2015-12-31 |
CN103765579B (zh) | 2017-10-31 |
US20140217615A1 (en) | 2014-08-07 |
JP6289364B2 (ja) | 2018-03-07 |
JP2018088545A (ja) | 2018-06-07 |
EP2727146A1 (en) | 2014-05-07 |
US9828239B2 (en) | 2017-11-28 |
CN107720689A (zh) | 2018-02-23 |
KR101881732B1 (ko) | 2018-07-27 |
WO2013001171A1 (en) | 2013-01-03 |
JP2014526139A (ja) | 2014-10-02 |
US9184131B2 (en) | 2015-11-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6450868B2 (ja) | システムインパッケージデバイスを製造する方法、および、システムインパッケージデバイス | |
US9446943B2 (en) | Wafer-level packaging of integrated devices, and manufacturing method thereof | |
JP2013250133A (ja) | 電子デバイス及びその製造方法、並びに電子機器 | |
JP2009516598A (ja) | 微小電気機械部品を作製する方法および微小電気機械部品 | |
CN103130175A (zh) | Mems芯片封装以及用于制造mems芯片封装的方法 | |
US9501068B2 (en) | Integration of pressure sensors into integrated circuit fabrication and packaging | |
US20130032385A1 (en) | Metal thin shield on electrical device | |
US9586812B2 (en) | Device with vertically integrated sensors and method of fabrication | |
US20220021179A1 (en) | Photonic Integrated Circuits with Controlled Collapse Chip Connections | |
US9187310B2 (en) | Wafer-level packaging of a MEMS integrated device and related manufacturing process | |
US9073750B2 (en) | Manufacturing method of micro-electro-mechanical system device and micro-electro-mechanical system device made thereby | |
DK2879988T3 (en) | HOUSING (WIRING) | |
US20170088417A1 (en) | Electronic device and manufacturing method thereof | |
US10442685B2 (en) | Microelectronic packages having hermetic cavities and methods for the production thereof | |
EP2994412B1 (en) | A microelectromechanical device and a method of manufacturing | |
TW201834181A (zh) | 用於mems應用之面板級封裝 | |
US9236286B2 (en) | Micro electro mechanical systems sensor module package and method of manufacturing the same | |
KR20150141417A (ko) | 다축센서 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20181107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20181113 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20181210 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6450868 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |