TW201834181A - 用於ｍｅｍｓ應用之面板級封裝 - Google Patents

用於ｍｅｍｓ應用之面板級封裝 Download PDF

Info

Publication number
TW201834181A
TW201834181A TW107105336A TW107105336A TW201834181A TW 201834181 A TW201834181 A TW 201834181A TW 107105336 A TW107105336 A TW 107105336A TW 107105336 A TW107105336 A TW 107105336A TW 201834181 A TW201834181 A TW 201834181A
Authority
TW
Taiwan
Prior art keywords
connection layer
common
package
mems
connection
Prior art date
Application number
TW107105336A
Other languages
English (en)
Inventor
堯令 潘
歐瑪 貝西爾
Original Assignee
美商歐柏西迪恩感應器公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 美商歐柏西迪恩感應器公司 filed Critical 美商歐柏西迪恩感應器公司
Publication of TW201834181A publication Critical patent/TW201834181A/zh

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/0023—Packaging together an electronic processing unit die and a micromechanical structure die
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/24—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of an individual high density interconnect connector
    • H01L2224/241—Disposition
    • H01L2224/24135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/24137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

用於整合微機電系統(MEMS)及電子器件之習知封裝歸因於玻璃之厚度而具有不利高輪廓。亦在習知封裝製造中，首先將MEMS及電子裝置個別化且將個別化MEMS及電子裝置組合成一封裝，且因此會較昂貴。為克服此等及其他缺點，提出一種面板級封裝。在此提議中，在一面板級處將複數個MEMS裝置與複數個半導體裝置整合，且接著將面板個別化成單獨封裝。

Description

用於ＭＥＭＳ應用之面板級封裝
本發明係關於面板級封裝。特定言之，本發明係關於用於MEMS應用之面板級封裝及其製造方法。
已用於微機電系統(MEMS)整合及封裝之技術主要有三種：晶片級封裝、具有用於封裝之罩蓋之CMOS IC (例如專用積體電路(ASIC))上或其上方之MEMS及基於基板穿孔(TSV)或覆晶接合之MEMS及CMOS ASIC互連。全部此等技術(其需要MEMS與電子器件(CMOS IC)整合)主要歸因於高製造成本、低產率及缺乏整合封裝解決方案而具有挑戰性。 事實已證明，玻璃上MEMS係高效能裝置及低製造成本之一可行方案。玻璃上MEMS之一期望品質係：裝置可形成於比裝置形成於一矽基板上時之區域大之區域上。不幸的是，玻璃上MEMS需要封裝解決方案將MEMS裝置與CMOS ASIC裝置整合。 圖6A、圖6B及圖6C繪示具有諸如ASIC裝置之電子器件之玻璃上MEMS裝置之習知封裝之實例。圖6A中所繪示之習知封裝600A包括形成於一玻璃基板605上之一MEMS裝置610及一ASIC裝置620。自MEMS裝置610至一外部基板645 (例如一印刷電路板(PCB))之連接由玻璃穿孔(TGV) 655及導電凸塊650提供。自ASIC裝置620至外部基板645之連接透過導電凸塊650及基板上之佈線提供。 在圖6B所繪示之習知封裝600B中，玻璃基板605上之MEMS裝置610位於ASIC裝置620上方。自MEMS裝置610至ASIC裝置620之連接透過TGV 655及導電凸塊650提供。自ASIC裝置620至外部基板645之連接由接線665提供。除自ASIC裝置620至外部基板645之連接由矽穿孔(TSV) 675提供之外，圖6C中所繪示之習知封裝600C類似於習知封裝600B。 習知封裝600A、600B、600C之一缺點係高輪廓。此主要歸因於玻璃基板605之厚度，其導致龐大封裝。另一缺點係：習知封裝被個別製造。組合一個別玻璃上MEMS及一個別ASIC裝置(例如，將MEMS裝置610耦合至ASIC裝置620)且將組合外部耦合至工作基板645。製造個別封裝會較昂貴。
[發明內容]識別一些實例性態樣之特徵且並非本發明之一排他性或詳盡性描述。特徵或態樣包含於[發明內容]中或自[發明內容]省略不意欲指示此等特徵之相對重要性。描述額外特徵及態樣且熟悉技術者將在閱讀以下詳細描述且觀看構成本發明之一部分之圖式之後明白額外特徵及態樣。 本發明揭示一種例示性封裝。該封裝可包括：一第一連接層，其位於一第二連接層之一上表面上；一MEMS裝置，其位於該第一連接層之一上表面上；一半導體裝置，其位於該第一連接層之該上表面上；一內部連接件，其位於該第一連接層內；及一外部連接件，其位於該第一連接層及該第二連接層內。該內部連接件可經組態以將該MEMS裝置與該半導體裝置耦合。當一互連件形成於該第二連接層之一下表面上時，該外部連接件可經組態以將該MEMS裝置與該互連件耦合或將該半導體裝置與該互連件耦合或進行兩者。 本發明揭示一種製造一封裝之例示性方法。該方法可包括：形成一封裝面板；及將該封裝面板個別化成複數個個別封裝。在個別化之前，該封裝面板可包括：一共同第一連接層，其位於一共同第二連接層之一上表面上；複數個MEMS裝置，其等位於該共同第一連接層之一上表面上；複數個半導體裝置，其等位於該共同第一連接層之該上表面上；複數個內部連接件，其等位於該共同第一連接層內；及複數個外部連接件，其等位於該共同第一連接層及該共同第二連接層內。該複數個內部連接件可經組態以將各MEMS裝置與相關聯於該MEMS裝置之各半導體裝置耦合。當複數個互連件形成於該共同第二連接層之一下表面上時，該複數個外部連接件可經組態以將各MEMS裝置與對應於該MEMS裝置之各互連件耦合或將各半導體裝置與對應於該半導體裝置之各互連件耦合或進行兩者。 本發明揭示一種例示性封裝。該封裝可包括：一第一連接層，其位於一第二連接層之一上表面上；一MEMS裝置，其位於該第一連接層之一上表面上；至少一半導體裝置，其位於該第一連接層之該上表面上；用於內部耦合之構件，其位於該第一連接層內；及用於外部耦合之構件，其位於該第一連接層及該第二連接層內。用於內部耦合之該構件可將該MEMS裝置與該半導體裝置耦合。當一互連件形成於該第二連接層之一下表面上時，用於外部耦合之該構件可將該MEMS裝置與該互連件耦合或將該半導體裝置與該互連件耦合或進行兩者。
針對本發明之特定實例之以下描述及相關圖式中提供本發明之態樣。可在不背離本發明之範疇的情況下設計替代例。另外，將不詳細描述或省略熟知元件以免使相關細節不清楚。 用語「例示性」在本文中用於意謂「充當一實例、例項或說明」。本文中描述為「例示性」之任何實施例未必被解釋為好於或優於其他實施例。同樣地，術語「實施例」不要求本發明之全部實施例包含所討論之特徵、優點或操作模式。 本文中所使用之術語僅用於描述特定實例且不意在限制。如本文中所使用，除非內文另有明確指示，否則單數形式「一」及「該」意欲亦包含複數形式。應進一步瞭解：本文中所使用之術語「包括」及/或「包含」特指存在所述特徵、整體、程序、操作、元件及/或組件，但不排除存在或新增一或多個其他特徵、整體、程序、操作、元件、組件及/或其群組。 此外，根據由(例如)一運算裝置之元件執行之動作之序列來描述諸多實例。應認識到，本文中所描述之各種動作可由特定電路(例如專用積體電路(ASIC))、由一或多個處理器執行之程式指令或兩者之一組合執行。另外，本文中所描述之動作之此等序列可被認為完全體現於將一組對應電腦指令儲存於其內之電腦可讀儲存媒體之任何形式內，該組電腦指令將在執行之後引起一相關聯處理器執行本文中所描述之功能。因此，各種態樣可依諸多不同形式體現，可預期全部不同形式係在本發明之範疇內。另外，針對本文中所描述之各實例，任何此等實例之對應形式可在本文中描述為(例如)「經組態以執行所描述之動作之邏輯」。 如上文所指示，習知封裝具有主要歸因於玻璃基板之厚度之一不利高輪廓。亦在習知封裝製造中，藉由組合個別MEMS裝置與個別ASIC裝置來形成個別封裝。例如，即使多個MEMS裝置形成於一個大玻璃基板上，但首先(例如)透過切割將MEMS裝置個別化。其後，將個別MEMS裝置與一個別ASIC裝置組合成一封裝。 然而，在一非限制性態樣中，提出首先在一面板處形成封裝，即，形成包括複數個封裝之一封裝面板。在形成封裝面板之後，可將面板個別化成單獨封裝。換言之，最後執行個別化。可藉由形成封裝面板來實質上減少製造成本。此外，所得封裝之一或多個態樣可包含相較於習知封裝之其他益處，諸如一低輪廓。 圖1A繪示可包含複數個封裝100之一封裝面板之一非限制性實例。封裝面板可包括位於一共同第二連接層140'之一上表面上之一共同第一連接層130'。諸如「上」、「下」、「頂部」、「頂部」、「左」、「右」等等之術語僅為了方便且不應被視為具有限制性。在一態樣中，共同第一連接層130'及共同第二連接層140'可彼此接觸。例如，共同第一連接層130'之一下表面可接觸共同第二連接層140'之上表面。共同第一連接層130'可為一介電層且可具有0.1 μm至10 μm之間、10 μm至50 μm之間之範圍內之厚度。共同第二連接層140'可由適合於重佈層(RDL)處理之材料(諸如聚醯亞胺及BCB及其他介電材料)形成，其中互連件由諸如Cu、Al、Ti、W、Cr、Ni等等之金屬製成。 封裝面板可包含位於共同第一連接層130'之上表面上之複數個微機電系統(MEMS)裝置110。MEMS裝置110之實例包含感測器(例如光學、化學、壓力等等)、陀螺儀、傳感器(例如壓電裝置)等等。封裝面板可包含亦位於共同第一連接層130'之上表面上之複數個半導體裝置120。 針對各MEMS裝置110，可存在與MEMS裝置110相關聯之一或多個半導體裝置120。一半導體裝置120可經組態以將來自其相關聯MEMS裝置110之信號轉換成用於處理(例如，使用一MEMS聲音感測器偵測聲音)之數位或類比信號及/或可經組態以將信號發送至其相關聯MEMS裝置110以引起一動作被執行(例如，產生一MEMS傳感器上之聲音)。 替代地，針對各半導體裝置120，可存在與半導體裝置120相關聯之一或多個MEMS裝置110。當然，可為兩種類型之相關聯性，即，至少一MEMS裝置110可與一或多個半導體裝置120相關聯且至少一半導體裝置120可與一或多個MEMS裝置110相關聯。在圖1A中，可假定各MEMS裝置110與一相鄰半導體裝置120相關聯。在一態樣中，亦可假定一MEMS裝置及其相關聯半導體裝置120係一相同封裝100之部分。 封裝面板可包含複數個內部連接件170，其等經組態以將複數個MEMS裝置110與複數個半導體裝置120耦合，使得相關聯之MEMS裝置110與半導體裝置120之間可發生通信。特定而言，複數個內部連接件170可經組態以將各MEMS裝置110與相關聯於該MEMS裝置110之各半導體裝置120耦合。 複數個內部連接件170可在建置MEMS裝置110時設置於共同第一連接層130'內。複數個內部連接件170可為用於內部耦合之構件之一實例。在一態樣中，複數個內部連接件170可預佈線於共同第一連接層130'內。預佈線內部連接件170亦可為MEMS裝置110之一部分。亦可預期複數個內部連接件170可透過一重佈層(RDL)程序形成。然而，預佈線形式可為更佳的。可自共同第一連接層130'之上表面及/或下表面提供複數個內部連接件170之接入。在一非限制性實施例中，複數個內部連接件170可暴露於共同第一連接層130'之上表面處。在另一實施例中，連接至複數個內部連接件170之複數個襯墊(圖中未繪示)可設置於共同第一連接層130'之上表面上。 封裝面板可包含用於封裝100外之連接之複數個外部連接件180。例如，當複數個互連件150設置於共同第二連接層140'之一下表面上時，複數個外部連接件180可將複數個MEMS裝置110及複數個半導體裝置120與複數個互連件150耦合。例如，複數個外部連接件180可將各MEMS裝置110與對應於該MEMS裝置110之各互連件150耦合。替代地或另外，複數個外部連接件180可將各半導體裝置120與對應於該半導體裝置120之各互連件150耦合。圖1A中所繪示之封裝面板使一個互連件150對應於各MEMS裝置110及各半導體裝置120。此僅為一實例。各MEMS裝置110可對應於零個、一個或多個互連件150。此外，各半導體裝置120可對應於零個、一個或多個互連件150。 複數個外部連接件180可設置於共同第一連接層130'及共同第二連接層140'內。複數個外部連接件180可為用於外部耦合之構件之一實例。在一態樣中，複數個外部連接件180可透過一RDL程序形成。但在另一態樣中，共同第一連接層130'內之外部連接件180之部分可經預佈線且RDL處理可經執行以形成共同第二連接層140'內之外部連接件180之部分。 封裝面板可包含位於共同第一連接層130'之上表面上之一共同塑模160。共同塑模160可經設置以囊封複數個MEMS裝置110及複數個半導體裝置120。在一態樣中，共同塑模160可由有機材料形成。共同塑模160之上表面可為實質上均勻的，例如，可形成一平面。 封裝面板可包含形成以包圍複數個MEMS裝置110之複數個平移層190。在一些例項中，MEMS裝置110可薄於半導體裝置120，有時明顯更薄。例如，MEMS裝置110可具有小於10 μm、小於5 μm或甚至小於3 μm之厚度，半導體裝置120可具有大於10 μm、50 μm或甚至高達300 μm之厚度。因此，MEMS裝置110之一高度可小於半導體裝置120之一高度。在一態樣中，一平移層190可設置於一MEMS裝置110之一上表面上，使得平移層190及半導體裝置120之上表面實質上位於一相同位階處。 複數個平移層190係選用的。注意，若不包含平移層190，則共同塑模160可提供一類似功能，使得共同塑模160可囊封複數個MEMS裝置110。當存在平移層190時，平移層190及半導體裝置120之上表面可為相對平坦的，其在一些情況中可為有利的。 在一態樣中，封裝面板可為可撓的。即，共同第一連接層130'、共同第二連接層140'及共同塑模160可由諸如塑膠、聚合物及金屬箔之可撓材料形成。注意，玻璃未必為封裝面板之一部分。此使封裝面板能夠具有一小外觀尺寸及一極低輪廓且總封裝厚度小於100 μm、小於50 μm或甚至小於20 μm，此允許封裝面板為可撓的。 圖1B繪示由將圖1A之封裝面板個別化所致之一個別封裝100之一實例。如圖中所見，封裝100可包含位於一第二連接層140之一上表面上之一第一連接層130。第一連接層130可為共同第一連接層130'之一個別化部分。類似地，第二連接層140可為共同第二連接層140'之一個別化部分。 封裝100可包含位於第一連接層130之一上表面上之一MEMS裝置110及一半導體裝置120。MEMS裝置110及半導體裝置120可分別為複數個MEMS裝置110之一者及複數個半導體裝置120之一者。 封裝100可包含經組態以將MEMS裝置110與半導體裝置120電耦合之一內部連接件170。內部連接件170可為複數個內部連接件170之一者。回顧在上文所描述之封裝面板之內文中，MEMS裝置110及半導體裝置120可彼此相關聯，使得其等可經組態以彼此通信。內部連接件170使此等通信能夠發生。內部連接件170可設置於第一連接層130內(例如，預佈線或透過一RDL程序)且設置為MEMS裝置110之部分。 封裝100可包含用於封裝100外之各連接之一外部連接件180。外部連接件180可為複數個外部連接件180之一者。注意，一或多個互連件150可設置於第二連接層140之一下表面上。當提供對應於MEMS裝置110之一互連件150 (其可為複數個互連件150之一者)時，外部連接件180可經組態以將MEMS裝置110與對應互連件150耦合。當提供對應於半導體裝置120之一互連件150時，外部連接件180可經組態以將半導體裝置120與對應互連件150耦合。各外部連接件180可設置於第一連接層130及第二連接層140內。外部連接件180可透過一RDL程序形成。替代地，第一連接層130內之外部連接件180之一部分可經預佈線或為MEMS裝置之部分且RDL處理可經執行以形成第二連接層140內之外部連接件180之一部分。 封裝100可包含位於第一連接層130之一上表面上之一塑模160。塑模160可為共同塑模160之一個別化部分。塑模160可經設置以囊封MEMS裝置110及半導體裝置120。塑模160可由有機材料形成。塑模160之上表面可為實質上均勻的，例如，可形成一平面。 封裝100可包含經形成以包圍MEMS裝置110之一選用平移層190。例如，當MEMS裝置110之一高度小於半導體裝置120之一高度時，平移層190可經設置使得平移層190及半導體裝置120之上表面實質上位於一相同位階處。平移層190可為複數個平移層190之一者。若不存在平移層190，則塑模160可直接囊封MEMS裝置110。 在一態樣中，封裝100可為可撓的。即，第一連接層130、第二連接層140及塑模160可由可撓材料形成。此外，封裝100無需包含任何玻璃基板。如上文所指示，封裝100可具有諸如小外觀尺寸、極低輪廓(例如小於20 μm之封裝厚度)及用於低寄生效應之短連接等等之優點。 圖1C繪示可包含複數個封裝100之一封裝面板之另一非限制性實例，且圖1D繪示由將圖1C之封裝面板個別化所致之一個別化封裝100之一實例。除MEMS裝置110、共同第一連接層130' (圖1C)及第一連接層130 (圖1D)依一相同方式雜湊之外，圖1C及圖1D類似於圖1A及圖1B。此指示：在一態樣中，可(例如)在一單一FEOL程序中使共同第一連接層130'及MEMS裝置110與內部連接件170一體成型。其實，當內部連接件170預佈線於MEMS裝置110內時，共同第一連接層130'及MEMS裝置110之此整體組合可為較佳的。 圖2A至圖2H繪示製造諸如圖1A中所繪示之封裝面板之一封裝面板之不同階段之實例。儘管圖中未明確繪示，但應注意，當考量可使MEMS裝置110及共同第一連接層130'與內部連接件170一體成型時，繪示階段可同樣適用製造圖1C中所繪示之封裝面板。圖2A繪示其中可將共同第一連接層130'設置於一第一載體215 (例如一玻璃基板)上之一階段。一釋放層235可設置於共同第一連接層130'與第一載體215之間，使得共同第一連接層130'位於釋放層235上。在一態樣中，複數個內部連接件170可預佈線於共同第一連接層130'內。 複數個MEMS裝置110可形成於共同第一連接層130'上。在一態樣中，可在圖2A所繪示之階段中氣密密封複數個MEMS裝置110。例如，複數個MEMS裝置110可設置於薄膜囊封(圖中未展示)內。若複數個內部連接件170預佈線於共同第一連接層130'內，則可在形成複數個MEMS裝置110時自動建立複數個內部連接件170與複數個MEMS裝置110之間之連接。替代地，內部連接件170或共同第一連接層130'可為製造於面板上之複數個MEMS裝置110之一部分。 圖2B繪示其中可使複數個平移層190形成於複數個MEMS裝置110上之一階段。如上文所指示，此係一選用階段且可在MEMS裝置110之高度顯著小於半導體裝置120之高度時執行。 圖2C繪示其中可將複數個半導體裝置120附接至共同第一連接層130'之一階段。如圖中所見，各半導體裝置120可附接至相鄰於與半導體裝置120相關聯之MEMS裝置110之其指定位置。若複數個內部連接件170預佈線於共同第一連接層130'內或建置於MEMS裝置110內，則將複數個半導體裝置120附接至共同第一連接層130'之動作可將各MEMS裝置110與相關聯於該MEMS裝置110之各半導體裝置120自動耦合。可在形成複數個MEMS裝置110之後(例如，可在圖2A或圖2B之階段之後)附接複數個半導體裝置120。MEMS裝置110與半導體裝置120之間之電耦合可由內部連接件170與半導體裝置120上之金屬(圖中未展示)之間之一接合(例如一金屬接合)形成。可因共同第一連接層130'中之內建或預佈線內部連接件170而避免MEMS裝置110與半導體裝置120之間之任何對準移位。即，可在下文將討論之隨後模製程序、基板釋放程序、載體附接程序及RDL程序期間很好地維持MEMS裝置110與半導體裝置120之間之電連接之對準精確度。 圖2D繪示其中可使共同塑模160形成於共同第一連接層130'之上表面上以囊封複數個MEMS裝置110及複數個半導體裝置120之一階段。若形成複數個平移層190，則共同塑模160亦可囊封複數個平移層190。可平坦化共同塑模160之上表面。 其後，一第二載體225可設置於共同塑模160上。第二載體225亦可為一玻璃載體或可撓基板。提供第二載體225係選用的。當提供第二載體225時，其可在稍後製造階段中提供機械支撐。 圖2E繪示其中可自共同第一連接層130'拆離第一載體215之一階段。若早前已提供釋放層235，則亦可拆離釋放層235。依此方式，製造處理可發生於共同第一連接層130'上。若提供第二載體225，則可較佳地在提供第二載體225之後拆離第一載體215。依此方式，即使移除第一載體215，仍可存在機械支撐。 圖2F繪示其中可使共同第二連接層140'形成於共同第一連接層130'之下表面上且可使複數個外部連接件180形成於共同第一連接層130'及共同第二連接層140'內之一階段。複數個外部連接件180可透過涉及共同第一連接層130'及共同第二連接層140'兩者之一RDL程序形成。替代地，共同第一連接層130'內之外部連接件180之部分可經預佈線或為MEMS裝置110之部分且RDL處理可經執行以形成共同第二連接層140'內之外部連接件180之部分。亦可為兩者之一組合，即，一些外部連接件180可透過涉及共同第一連接層130'及共同第二連接層140'兩者之一RDL處理形成且其他可透過僅涉及共同第一連接層130'之一RDL處理形成。 圖2G繪示其中可使複數個互連件150形成於共同第二連接層140'之下表面上之一階段。當形成複數個互連件150時，其可透過複數個外部連接件180與複數個MEMS裝置110及複數個半導體裝置120耦合。 圖2H繪示其中自共同塑模160拆離第二載體225之一階段。此係一選用階段，因為其僅在原先附接有第二載體225時執行。保留部分係圖1A中所繪示之封裝面板。其後，可將封裝面板個別化(例如切割)成個別封裝100，圖1B中繪示個別封裝100之一實例。 儘管圖中未明確繪示，但亦可預期在將封裝面板個別化之後形成複數個互連件150。例如，可在形成複數個外部連接件之後(參閱圖2F)拆離第二載體225，且個別化可發生於拆離之後。其後，複數個互連件150可形成於個別化第二連接層140之下表面上。 圖3及圖4繪示製造諸如圖1B或圖1D中所繪示之封裝100之一封裝之一實例性方法之流程圖。應注意，無需執行圖3及圖4之全部繪示區塊，即，一些區塊可為選用的。此外，此等圖之區塊之元件符號不應被視為要求依一特定順序執行區塊。 在圖3之區塊310中，可形成諸如圖1A或圖1C中所繪示之封裝面板之一封裝面板。圖4繪示用於執行區塊310之程序之一實例性程序。在區塊410中，可將共同第一連接層130'設置於第一載體215上，且在區塊420中，可使複數個MEMS裝置110形成於共同第一連接層130'上。無需單獨執行區塊410及420。回顧在一態樣中，可在一整合程序中形成具有複數個內部連接件170之共同第一連接層130'及MEMS裝置110。即，執行區塊410 (提供共同第一連接層130')之整合程序之部分或全部步驟亦可同時為執行區塊420 (形成MEMS裝置110)。例如，共同第一連接層130'可形成為製造MEMS裝置110之部分。區塊410及420可對應於圖2A中所繪示之階段。在選用區塊425中，可使複數個平移層190形成於複數個MEMS裝置110上。區塊425可對應於圖2B中所繪示之階段。 在區塊430中，可將複數個半導體裝置120附接至共同第一連接層130'。區塊430可對應於圖2C中所繪示之階段。在區塊440中，可形成共同塑模160來囊封複數個MEMS裝置110及複數個半導體裝置120及可能複數個平移層190。在選用區塊445中，可將第二載體225設置於共同塑模160上。區塊440及445可對應於圖2D中所繪示之階段。 在區塊450中，可自共同第一連接層130'拆離第一載體215。區塊450可對應於圖2E中所繪示之階段。在區塊460中，可使共同第二連接層140'形成於共同第一連接層130'之下表面上。在區塊470中，可使複數個外部連接件180形成於共同第一連接層130'及共同第二連接層140'內。區塊460及470可對應於圖2F中所繪示之階段。 在區塊480中，可使複數個互連件150形成於共同第二連接層140'之下表面上。區塊480對應於圖2G中所繪示之階段。在區塊485 (其在執行區塊445時執行)中，可自共同塑模160拆離第二載體225。區塊485可對應於圖2H中所繪示之階段。返回參考圖3，在區塊320中，可將封裝面板個別化(例如切割)成個別封裝100。區塊320可對應於圖1B中所繪示之階段。 上文所描述之封裝及封裝面板提供諸多優點。所提出之封裝及封裝面板之一或多個態樣提供用於整合MEMS與一大基板上之電子器件(例如半導體裝置)之一可行方式，即，可提供面板級封裝(PLP)。由於最終封裝中無玻璃上MEMS基板，所以可達成一低輪廓。此外，歸因於預佈線或內建連接，最終封裝中之總連接長度比習知封裝短很多，其導致封裝及功率消耗中之較佳裝置信號完整性之低寄生效應(低佈線電阻、低線電感等等)。缺乏玻璃亦使MEMS/電子器件封裝可撓。因為MEMS裝置內建於封裝中且全部互連件程序在面板級上完成，所以製造成本降低。另外，由於可再使用載體及基板，所以可進一步減少成本。 圖5繪示可與上述封裝100之任何者整合之各種電子裝置。例如，需要小外觀尺寸、極低輪廓之一行動電話裝置502、一膝上型電腦裝置504、一終端裝置506以及可穿戴裝置、可攜式系統可包含併入本文中所描述之封裝100之一裝置/封裝500。裝置/封裝500可為(例如)本文中所描述之積體電路、晶粒、整合裝置、整合裝置封裝、積體電路裝置、裝置封裝、積體電路(IC)封裝、堆疊式封裝裝置、系統級封裝裝置之任何者。圖5中所繪示之裝置502、504、506僅供例示。其他電子裝置亦可以裝置/封裝500為特徵，其包含(但不限於)裝置(例如電子裝置)之一群組，其包含行動裝置、手持個人通信系統(PCS)單元、諸如個人數位助理之可攜式資料單元、具有全球定位系統(GPS)功能之裝置、導航裝置、視訊轉換器、音樂播放器、視訊播放器、娛樂單元、諸如讀表設備之固定位置資料單元、通信裝置、智慧型電話、平板電腦、電腦、可穿戴裝置、伺服器、路由器、實施於機動車(例如無人車)中之電子裝置或儲存或擷取資料或電腦指令之任何其他裝置或其等之任何組合。 熟悉技術者應瞭解，可使用任何各種不同科技表示資訊及信號。例如，可在以上描述中引用之資料、指令、命令、資訊、信號、位元、符號及晶片可由電壓、電流、電磁波、磁場或磁粒、光場或光或其等之任何組合表示。 此外，熟悉技術者應瞭解，結合本文中揭示之實例所描述之各種闡釋性邏輯塊、模組、電路及演算法可實施為電子硬體、電腦軟體或兩者之組合。為清楚說明硬體與軟體之此可互換性，上文已從其功能方面大體上描述各種闡釋性組件、區塊、模組、電路及方法。此功能是否實施為硬體或軟體取決於特定應用及強加於整體系統之設計約束。熟悉技術者可針對各特定應用依各種方式實施所描述之功能，但此等實施決定不應被解譯為引起本發明之範疇之一背離。 結合本文中揭示之實例所描述之方法、序列及/或演算法可直接體現於硬體、由一處理器執行之一軟體模組或兩者之一組合中。一軟體模組可駐留於RAM記憶體、快閃記憶體、ROM記憶體、EPROM記憶體、EEPROM記憶體、暫存器、硬碟、可抽換式磁碟、CD-ROM或此項技術中已知之任何其他形式之儲存媒體中。一例示性儲存媒體與處理器耦合，使得處理器可自儲存媒體讀取資訊及將資訊寫入至儲存媒體。替代地，儲存媒體可整合至處理器。 相應地，一態樣可包含體現形成一半導體裝置之一方法之一電腦可讀媒體。相應地，本發明之範疇不受限於繪示實例，而是包含用於執行本文中所描述之功能之任何構件。 儘管以上揭示內容已展示繪示性實例，但應注意，可在不背離由隨附申請專利範圍界定之本發明之範疇的情況下對本文作出各種改變及修改。無需依任何特定順序執行根據本文中所描述之實例之方法請求項之功能、程序及/或動作。此外，儘管本發明之元件可以單數描述或主張，但除非明確限定為單數，否則可考量複數。
100‧‧‧封裝
110‧‧‧微機電系統(MEMS)裝置
120‧‧‧半導體裝置
130‧‧‧第一連接層
130'‧‧‧共同第一連接層
140‧‧‧第二連接層
140'‧‧‧共同第二連接層
150‧‧‧互連件
160‧‧‧共同塑模
170‧‧‧內部連接件
180‧‧‧外部連接件
190‧‧‧平移層
215‧‧‧第一載體
225‧‧‧第二載體
235‧‧‧釋放層
310‧‧‧區塊
320‧‧‧區塊
410‧‧‧區塊
420‧‧‧區塊
425‧‧‧區塊
430‧‧‧區塊
440‧‧‧區塊
445‧‧‧區塊
450‧‧‧區塊
460‧‧‧區塊
470‧‧‧區塊
480‧‧‧區塊
485‧‧‧區塊
500‧‧‧裝置/封裝
502‧‧‧行動電話裝置
504‧‧‧膝上型電腦裝置
506‧‧‧終端裝置
600A‧‧‧習知封裝
600B‧‧‧習知封裝
600C‧‧‧習知封裝
605‧‧‧玻璃基板
610‧‧‧MEMS裝置
620‧‧‧專用積體電路(ASIC)裝置
645‧‧‧外部基板
650‧‧‧導電凸塊
655‧‧‧玻璃穿孔(TGV)
665‧‧‧接線
675‧‧‧矽穿孔(TSV)
所呈現之附圖用於促進本發明之一或多個態樣之實例之描述且附圖僅用於說明實例而不意在限制。 圖1A繪示一封裝面板之一實例； 圖1B繪示一個別封裝之一實例； 圖1C繪示一封裝面板之另一實例； 圖1D繪示一個別封裝之另一實例； 圖2A至圖2H繪示製造一封裝面板之不同階段之實例； 圖3繪示製造一封裝之一實例性方法之一流程圖； 圖4繪示製造一封裝面板之一實例性程序之一流程圖； 圖5繪示裝置及整合於其內之一封裝之實例；及 圖6A至圖6C繪示具有ASIC裝置之玻璃上MEMS裝置之習知封裝。

Claims (28)

  1. 一種封裝，其包括： 一第一連接層，其位於一第二連接層之一上表面上； 一微機電系統(MEMS)裝置，其位於該第一連接層之一上表面上； 一半導體裝置，其位於該第一連接層之該上表面上； 一內部連接件，其位於該第一連接層內且經組態以將該MEMS裝置與該半導體裝置耦合；及 一外部連接件，其位於該第一連接層及該第二連接層內，其中當一互連件形成於該第二連接層之一下表面上時，該外部連接件經組態以將該MEMS裝置與該互連件耦合或將至少一個該半導體裝置與該互連件耦合或進行兩者。
  2. 如請求項1之封裝，其中該封裝不包括玻璃。
  3. 如請求項1之封裝，其中該MEMS裝置之一高度小於該半導體裝置之一高度。
  4. 如請求項3之封裝，其進一步包括： 至少一平移層，其位於該MEMS裝置之一上表面上， 其中該平移層之一上表面實質上位於相同於該半導體裝置之一上表面之一位階處。
  5. 如請求項1之封裝，其進一步包括： 一塑模，其位於該第一連接層之該上表面上， 其中該塑模囊封該MEMS裝置及該半導體裝置。
  6. 如請求項1之封裝，其中該封裝係可撓的。
  7. 如請求項1之封裝，其中該封裝係一封裝面板之複數個封裝之一者，該封裝面板包括： 一共同第一連接層，其位於一共同第二連接層之一上表面上，其中該第一連接層係該共同第一連接層之一個別化部分且該第二連接層係該共同第二連接層之一個別化部分； 複數個MEMS裝置，其等位於該共同第一連接層之一上表面上； 複數個半導體裝置，其等位於該共同第一連接層之該上表面上； 複數個內部連接件，其等位於該共同第一連接層內且經組態以將各MEMS裝置與相關聯於該MEMS裝置之各半導體裝置耦合；及 複數個外部連接件，其等位於該共同第一連接層及該共同第二連接層內，其中當複數個互連件形成於該共同第二連接層之下表面上時，該複數個外部連接件經組態以將各MEMS裝置與對應於該MEMS裝置之各互連件耦合或將各半導體裝置與對應於該半導體裝置之各互連件耦合或進行兩者。
  8. 如請求項7之封裝，其中該封裝面板不包括玻璃。
  9. 如請求項7之封裝，其中該複數個MEMS裝置之高度小於該複數個半導體裝置之高度。
  10. 如請求項7之封裝，其中該封裝面板進一步包括： 一共同塑模，其位於該共同第一連接層之該上表面上， 其中該共同塑模囊封該複數個MEMS裝置及該複數個半導體裝置。
  11. 如請求項7之封裝，其中該封裝面板係可撓的。
  12. 如請求項1之封裝，其中將該封裝併入至選自由以下各者組成之一群組之一裝置中：一音樂播放器、一視訊播放器、一娛樂單元、一導航裝置、一通信裝置、一行動裝置、一行動電話、一智慧型電話、一個人數位助理、一固定位置終端機、一平板電腦、一電腦、一可穿戴裝置、一膝上型電腦、一伺服器及一機動車中之一裝置。
  13. 一種方法，其包括： 形成一封裝面板；及 將該封裝面板個別化成複數個個別封裝， 其中在個別化之前，該封裝面板包括： 一共同第一連接層，其位於一共同第二連接層之一上表面上； 複數個微機電系統(MEMS)裝置，其等位於該共同第一連接層之該上表面上； 複數個半導體裝置，其等位於該共同第一連接層之該上表面上； 複數個內部連接件，其等位於該共同第一連接層內且經組態以將各MEMS裝置與相關聯於該MEMS裝置之各半導體裝置耦合；及 複數個外部連接件，其等位於該共同第一連接層及該第二共同連接層內，其中當複數個互連件形成於該共同第二連接層之一下表面上時，該複數個外部連接件經組態以將各MEMS裝置與對應於該MEMS裝置之各互連件耦合或將各半導體裝置與對應於該半導體裝置之各互連件耦合或進行兩者。
  14. 如請求項13之方法，其中在將該封裝面板個別化之後，各封裝包括： 一第一連接層，其位於一第二連接層之一上表面上，其中該第一連接層係該共同第一連接層之一個別化部分且該第二連接層係該共同第二連接層之一個別化部分； 該複數個MEMS裝置之至少一MEMS裝置，其位於該第一連接層之一上表面上； 該複數個半導體裝置之至少一半導體裝置，其位於該第一連接層之該上表面上； 該複數個內部連接件之一內部連接件，其位於該第一連接層內，該內部連接件經組態以將該MEMS裝置與該半導體裝置耦合；及 該複數個外部連接件之一外部連接件，其位於該第一連接層及該第二連接層內，其中當該複數個互連件之一互連件形成於該第二連接層之一下表面上時，該外部連接件經組態以將該MEMS裝置與該互連件耦合或將該半導體裝置與該互連件耦合或進行兩者。
  15. 如請求項13之方法，其中形成該封裝面板包括： 將該共同第一連接層設置於一第一載體上； 使該複數個MEMS裝置形成於該共同第一連接層上； 將該複數個半導體裝置附接至該共同第一連接層； 自該共同第一連接層拆離該第一載體； 使一第二共同連接層形成於該共同第一連接層之一下表面上；及 使該複數個外部連接件形成於該共同第一連接層及該共同第二連接層內。
  16. 如請求項15之方法，其中使該共同第一連接層預佈線有該等內部連接件，使得將該複數個半導體裝置附接至該共同第一連接層使各MEMS裝置與相關聯於該MEMS裝置之各半導體裝置自動耦合。
  17. 如請求項15之方法，其中在將該複數個半導體裝置附接至該共同第一連接層之前氣密密封該複數個MEMS裝置。
  18. 如請求項15之方法，其中形成該封裝面板進一步包括： 在將該複數個半導體裝置附接至該共同第一連接層之前，使複數個平移層形成於該複數個MEMS裝置之上表面上。
  19. 如請求項18之方法， 其中當該複數個MEMS裝置之高度小於該複數個半導體裝置之高度時，使該複數個平移層形成於該複數個MEMS裝置之該等上表面上，及 其中該複數個平移層經形成使得該複數個平移層之上表面實質上位於相同於該複數個半導體裝置之上表面之位階處。
  20. 如請求項15之方法，其中形成該封裝面板進一步包括： 在將該複數個半導體裝置附接至該共同第一連接層之後且在拆離該第一載體之前，使一共同塑模形成於該共同第一連接層之該上表面上， 其中該共同塑模經形成以囊封該複數個MEMS裝置及該複數個半導體裝置。
  21. 如請求項20之方法，其中形成該封裝面板進一步包括： 在拆離該第一載體之前，將一第二載體設置於該共同塑模上；及 在形成該複數個外部連接件之後，自該共同塑模拆離該第二載體。
  22. 如請求項15之方法，其中形成該封裝面板進一步包括： 使該複數個互連件形成於該共同第二連接層之該下表面上。
  23. 一種封裝，其包括： 一第一連接層，其位於一第二連接層之一上表面上； 至少一微機電系統(MEMS)裝置，其位於該第一連接層之一上表面上； 至少一半導體裝置，其位於該第一連接層之該上表面上； 用於內部耦合之構件，其位於該第一連接層內，其中用於內部耦合之該構件將該MEMS裝置與該半導體裝置耦合；及 用於外部耦合之構件，其位於該第一連接層及該第二連接層內，其中當一互連件形成於該第二連接層之一下表面上時，用於外部耦合之該構件將該MEMS裝置與該互連件耦合或將該半導體裝置與該互連件耦合或進行兩者。
  24. 如請求項23之封裝，其中該封裝係一封裝面板之複數個封裝之一者，該封裝面板包括： 一共同第一連接層，其位於一共同第二連接層之一上表面上，其中該第一連接層係該共同第一連接層之一個別化部分且該第二連接層係該共同第二連接層之一個別化部分； 複數個MEMS裝置，其等位於該共同第一連接層之一上表面上；及 複數個半導體裝置，其等位於該共同第一連接層之該上表面上， 其中用於內部耦合之該構件位於該共同第一連接層內且將各MEMS裝置與相關聯於該MEMS裝置之各半導體裝置耦合；及 其中用於外部耦合之該構件位於該共同第一連接層及該共同第二連接層內，其中當複數個互連件形成於該共同第二連接層之下表面上時，用於外部耦合之該構件將各MEMS裝置與對應於該MEMS裝置之各互連件耦合或將各半導體裝置與對應於該半導體裝置之各互連件耦合或進行兩者。
  25. 如請求項1之封裝，其中該內部連接件之一部分位於該MEMS裝置內。
  26. 如請求項7之封裝，其中至少一內部連接件之一部分位於至少一MEMS裝置內。
  27. 如請求項16之方法，其中亦使至少一MEMS裝置預佈線有至少一內部連接件。
  28. 如請求項15之方法，其中在包括一或多個步驟之一整合程序中形成共同第一連接層及該複數個MEMS裝置，使得用於提供該第一連接層之該整合程序之至少一步驟同時為形成該複數個MEMS裝置之一步驟。
TW107105336A 2017-02-13 2018-02-13 用於ｍｅｍｓ應用之面板級封裝 TW201834181A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US15/431,725 2017-02-13
US15/431,725 US10150667B2 (en) 2017-02-13 2017-02-13 Panel level packaging for MEMS application

Publications (1)

Publication Number Publication Date
TW201834181A true TW201834181A (zh) 2018-09-16

Family

ID=63106336

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107105336A TW201834181A (zh) 2017-02-13 2018-02-13 用於ｍｅｍｓ應用之面板級封裝

Country Status (3)

Country Link
US (1) US10150667B2 (zh)
TW (1) TW201834181A (zh)
WO (1) WO2018148757A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10658257B1 (en) * 2018-11-01 2020-05-19 Advanced Semiconductor Engineering, Inc. Semiconductor package structure, semiconductor wafer level package and semiconductor manufacturing process
DE102020204773A1 (de) * 2020-04-15 2021-10-21 Robert Bosch Gesellschaft mit beschränkter Haftung Sensoranordnung, umfassend eine Mehrzahl von einzelnen und separaten Sensorelementen

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6624003B1 (en) * 2002-02-06 2003-09-23 Teravicta Technologies, Inc. Integrated MEMS device and package
US7217588B2 (en) * 2005-01-05 2007-05-15 Sharp Laboratories Of America, Inc. Integrated MEMS packaging
DE102005053765B4 (de) * 2005-11-10 2016-04-14 Epcos Ag MEMS-Package und Verfahren zur Herstellung
US8592241B2 (en) * 2011-09-28 2013-11-26 Freescale Semiconductor, Inc. Method for packaging an electronic device assembly having a capped device interconnect
TWI504279B (zh) * 2011-12-01 2015-10-11 Ind Tech Res Inst Ｍｅｍｓ音波感測器及其製造方法
DE102013100388B4 (de) * 2013-01-15 2014-07-24 Epcos Ag Bauelement mit einer MEMS Komponente und Verfahren zur Herstellung
US9040335B2 (en) * 2013-09-17 2015-05-26 Freescale Semiconductor, Inc. Side vented pressure sensor device
US9056763B2 (en) * 2013-09-27 2015-06-16 Intel Corporation Stress buffer layer for integrated microelectromechanical systems (MEMS)
DE102014100464B4 (de) 2014-01-16 2022-02-17 Tdk Corporation Multi-MEMS-Modul
US9754897B2 (en) 2014-06-02 2017-09-05 STATS ChipPAC, Pte. Ltd. Semiconductor device and method of forming electromagnetic (EM) shielding for LC circuits
RU2655678C1 (ru) 2014-09-18 2018-05-29 Интел Корпорейшн Способ встраивания компонентов wlcsp в e-wlb и в e-plb
US9257393B1 (en) 2014-09-29 2016-02-09 Freescale Semiconductor Inc. Fan-out wafer level packages containing embedded ground plane interconnect structures and methods for the fabrication thereof
US9701534B2 (en) * 2015-01-28 2017-07-11 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming MEMS package
US10368442B2 (en) 2015-03-30 2019-07-30 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit structure and method of forming

Also Published As

Publication number Publication date
US10150667B2 (en) 2018-12-11
US20180230004A1 (en) 2018-08-16
WO2018148757A1 (en) 2018-08-16

Similar Documents

Publication Publication Date Title
US9150406B2 (en) Multi-axis integrated MEMS devices with CMOS circuits and method therefor
TWI582039B (zh) 多晶片模組及其製法
US9540232B2 (en) Method and structure of MEMS WLCSP fabrication
US9446943B2 (en) Wafer-level packaging of integrated devices, and manufacturing method thereof
CN111377393B (zh) Mems封装结构及其制作方法
CN111377395B (zh) Mems封装结构及其制作方法
US9731961B2 (en) MEMS-CMOS-MEMS platform
US8969101B1 (en) Three axis magnetic sensor device and method using flex cables
US10435290B2 (en) Wafer level package for a MEMS sensor device and corresponding manufacturing process
TW201833019A (zh) 具有背側互連之整合封裝裝置及方法
US20220021179A1 (en) Photonic Integrated Circuits with Controlled Collapse Chip Connections
US20160043056A1 (en) Die assembly on thin dielectric sheet
KR20150123798A (ko) 디바이스 기판들과 결합되는 매립된 미세 전자기계 구조들을 형성하는 방법들 및 그에 의해 형성되는 구조들
US10793429B2 (en) Method for producing packaged MEMS assemblies at the wafer level, and packaged MEMS assembly
US20220106186A1 (en) Mems package structure and manufacturing method therefor
TW201705401A (zh) 多層封裝技術
US20140084397A1 (en) Wafer-level packaging of a mems integrated device and related manufacturing process
TW201834181A (zh) 用於ｍｅｍｓ應用之面板級封裝
CN106794982B (zh) 集成有倒装芯片的微机电系统感测器
US11667518B2 (en) MEMS packaging structure and manufacturing method therefor
US9365415B2 (en) Compact electronic package with MEMS IC and related methods
US9362257B2 (en) Mirco-electro-mechanical system module and manufacturing method thereof
Kuisma et al. Fan-out wafer-level packaging as packaging technology for MEMS
US20180077803A1 (en) Passives in thin film
KR20180056706A (ko) 임베딩된 다이를 갖는 반도체 패키지 및 그것의 제조 방법