KR20150123798A - 디바이스 기판들과 결합되는 매립된 미세 전자기계 구조들을 형성하는 방법들 및 그에 의해 형성되는 구조들 - Google Patents

디바이스 기판들과 결합되는 매립된 미세 전자기계 구조들을 형성하는 방법들 및 그에 의해 형성되는 구조들 Download PDF

Info

Publication number
KR20150123798A
KR20150123798A KR1020157021716A KR20157021716A KR20150123798A KR 20150123798 A KR20150123798 A KR 20150123798A KR 1020157021716 A KR1020157021716 A KR 1020157021716A KR 20157021716 A KR20157021716 A KR 20157021716A KR 20150123798 A KR20150123798 A KR 20150123798A
Authority
KR
South Korea
Prior art keywords
substrate
layer
bonding layer
mems
structures
Prior art date
Application number
KR1020157021716A
Other languages
English (en)
Other versions
KR102257709B1 (ko
Inventor
라자스리 바스카란
Original Assignee
인텔 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코포레이션 filed Critical 인텔 코포레이션
Publication of KR20150123798A publication Critical patent/KR20150123798A/ko
Application granted granted Critical
Publication of KR102257709B1 publication Critical patent/KR102257709B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00222—Integrating an electronic processing unit with a micromechanical structure
    • B81C1/00238—Joining a substrate with an electronic processing unit and a substrate with a micromechanical structure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00—Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/02—Microstructural systems; Auxiliary parts of microstructural devices or systems containing distinct electrical or optical devices of particular relevance for their function, e.g. microelectro-mechanical systems [MEMS]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0235—Accelerometers
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0228—Inertial sensors
    • B81B2201/0242—Gyroscopes
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/012—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being separate parts in the same package
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0118—Bonding a wafer on the substrate, i.e. where the cap consists of another wafer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/01—Packaging MEMS
    • B81C2203/0136—Growing or depositing of a covering layer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/035—Soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/03—Bonding two components
    • B81C2203/033—Thermal bonding
    • B81C2203/036—Fusion bonding
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2203/00—Forming microstructural systems
    • B81C2203/07—Integrating an electronic processing unit with a micromechanical structure
    • B81C2203/0785—Transfer and j oin technology, i.e. forming the electronic processing unit and the micromechanical structure on separate substrates and joining the substrates
    • B81C2203/0792—Forming interconnections between the electronic processing unit and the micromechanical structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/315—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the encapsulation having a cavity
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)

Abstract

집적된 MEMS 구조들을 형성하는 방법들이 기술된다. 이들 방법들과 구조들은 적어도 하나의 MEMS 구조를 제1 기판 상에 형성하고, 다이 제1 기판의 최상위면 상에 제1 본딩 층을 형성하고, 및 이후 제1 기판 상에 배치된 제1 본딩 층을 제2 기판에 결합하는 것을 포함할 수 있으며, 여기서 제2 기판은 디바이스 층을 포함한다. 본딩은 층 전사 공정을 포함할 수 있으며, 여기서 집적된 MEMS 디바이스가 형성된다.

Description

디바이스 기판들과 결합되는 매립된 미세 전자기계 구조들을 형성하는 방법들 및 그에 의해 형성되는 구조들{METHODS OF FORMING BURIED MICROELECTRICOMECHANICAL STRUCTURES COUPLED WITH DEVICE SUBSTRATES AND STRUCTURES FORMED THEREBY}
더 높은 성능을 위한 미세 전자 기술의 진보를 위해, 가속도계, 자이로스코프 및 컴퍼스와 같은 센서들의 수를 증가시키는 것이, 예를 들어, 이동 전화기들과 태블릿들과 같은 응용들에서 활용되고 있다. CMOS(complementary metal oxide semiconductor) 칩들과 같은 많은 상이한 유형의 미세 전자 디바이스들/칩들이 예를 들어 대다수의 컴퓨팅 및 통신 플랫폼들에서 그와 같은 센서들과 함께 이용될 수 있다.
본 명세서가 소정 실시예들을 구체적으로 지적하고 구별하여 청구하는 청구항들로 마무리되기는 하지만, 이들 실시예들의 이점은 하기 본 발명의 설명을 첨부 도면들과 연계하여 읽어 보면 더 쉽게 확인될 수 있다:
도 1a-1b는 다양한 실시예들에 따른 구조들의 단면도들을 나타낸다.
도 2a-2g는 실시예들에 따른 구조들의 단면도들을 나타낸다.
도 2h는 실시예들에 따른 방법의 흐름도를 나타낸다.
도 3은 실시예들에 따른 구조의 단면도를 나타낸다.
도 4는 실시예들에 따른 시스템의 개략도를 나타낸다.
이하의 상세한 설명에서는, 방법 및 구조가 실시될 수 있는 특정 실시예들을 예시로서 보여주는 첨부 도면들에 대한 참조가 이루어진다. 이들 실시예들은 통상의 기술자가 실시예들을 실시할 수 있도록 충분히 상세하게 설명된다. 각종 실시예들이, 비록 상이하기는 하지만, 반드시 상호 배타적이지는 않다는 것을 이해해야 한다. 예를 들어, 일 실시예와 관련하여 본 명세서에서 기술되는 특정 특징, 구조, 또는 특성은 실시예들의 사상과 범위에서 벗어나지 않고서 기타 실시예들 내에 구현될 수 있다. 또한, 각각의 개시된 실시예 내에서의 개별 요소들의 로케이션 또는 배열이 실시예들의 사상과 범위에서 벗어나지 않고서 수정될 수 있다는 것을 이해해야 한다. 따라서, 이하의 상세한 설명은 제한하기 위해 취해지는 것이 아니며, 본 실시예들의 범위는 적절히 해석될 때 청구항에게 부여되는 균등물의 완전한 범위와 함께 첨부 청구항에 의해서만 정의된다. 도면들에서, 유사 참조 번호들은 몇 개의 뷰들 전체에 걸쳐서 동일하거나 유사한 기능성을 가리킬 수 있다.
집적된 미세 전자기계 시스템(microelectromechanical systems: MEMS) 구조들과 같은 미세 전자 구조(microelectronic structure)들을 형성하고 활용하는 방법들 및 연관 구조들이 기술된다. 이들 방법들/구조들은 제1 기판 상에 적어도 하나의 MEMS 구조를 형성하고, 제1 기판의 최상위 면에 제1 본딩 층을 형성하고, 및 이후 제1 기판 상에 배치된 제1 본딩 층을 제2 기판에 결합시키는 것을 포함할 수 있는데, 여기서 제2 기판은 디바이스 층을 포함한다. 본딩은 층 전사 공정(layer transfer process)을 포함할 수 있으며, 여기서 집적된 MEMS 디바이스가 형성된다. 본 명세서에 개시된 다양한 실시예들의 집적된 MEMS 구조들은 칩/디바이스 제조로부터 센서 제조의 분리를 가능하게 한다.
도 1a-1b는 집적된 MEMS 구조들과 같은 미세 전자 구조들을 형성하는 실시예들의 단면도들을 도해한다. 실시예에서, 제1 기판(100)은 적어도 하나의 MEMS 구조를 형성할 임의의 적절한 물질을 포함할 수 있다. 실시예에서, 제1 기판(100)은 SOI(silicon on insulator) 물질, 비실리콘 물질, 단결정 실리콘 물질, 폴리실리콘 물질, 압전 물질 및/또는 기타 전자기계 변환 감지 물질 중 적어도 하나를 포함할 수 있다. 기판(100)은 고정 소자(102), 및 이동가능 소자(moveable element)(104)를 포함할 수 있다. 고정 소자(102)는 접착 층(adhesion layer)(114)를 이용하여 제1 기판(100)의 하부(101)에 고정될 수 있다.
이동가능 소자(104) 및 고정 소자(102)는 MEMS 디바이스(들)의 부분들을 포함할 수 있는데, 여기서 MEMS 디바이스는 예를 들어 센서, 마이크로 센서, 공진기, 액추에이터, 마이크로 액추에이터, 트랜스듀서, 자이로스코프, 가속도계, 및 컴퍼스 중 적어도 하나를 포함할 수 있다. 제1 기판(100)은 특정 응용에 따라 임의 유형의 MEMS 구조 중 적어도 하나를 포함할 수 있다. 일반적으로 MEMS 기술은 전기에 의해 구동되는 초소형 또는 소형화된 기계적 및 전기기계 디바이스들을 지칭한다. 제1 기판의 MEMS 구조들은 임의의 적절한 제조 공정들에 의해 형성될 수 있다. 적어도 하나의 MEMS 디바이스들/구조들이 있을 수 있고, 몇몇의 경우에 제1 기판(100) 내에 배치되는 복수의 MEMS 구조가 있을 수 있지만, 예시 목적을 위해 하나의 MEMS의 부분들만이 도면들에 묘사된다.
제1 기판(100)은 적어도 하나의 기둥 구조(106)를 추가로 포함할 수 있다. 제1 기판(100)의 상위 부분(108)은 기둥(106) 상에 배치될 수 있다. 실시예에서, 상위 부분(108) 및 기둥(106)은 예를 들어 에피택셜하게 성장된 물질과 같은 고온 물질을 포함할 수 있다. 실시예에서, 기둥 및 상위 부분(106, 108)은 예를 들어 에피택셜하게 성장된 실리콘 물질을 포함할 수 있다. 실시예에서, 제1 기판(100)의 상위 부분(108)은 제1 기판(100)의 적어도 하나의 MEMS 디바이스를 기밀식으로 밀봉할 수 있다. 실시예에서, 상위 부분(108)은 MEMS 구조(130)의 주위를 둘러쌀 수 있다.
제1 기판(100)은 기판(108)의 상위 부분의 최상위 면(109) 상에 배치될 수 있는 제1 본딩 층(110)을 추가로 포함할 수 있다. 실시예에서, 제1 본딩 층(110)은 제1 기판(100)의 상위 부분(108)의 실질적으로 전체 최상위면(109) 위에 배치될 수 있다. 실시예에서, 갭(112)은 제1 기판(100)의 하위 부분(101)과 상위 부분(108) 사이에 존재할 수 있다. 실시예에서, 제2 기판(120)은 도너 부분(donor portion)(121), 주입된 영역(122), 및 디바이스 층(126)을 포함할 수 있는데, 여기서 디바이스 층(126)은 미세 전자 디바이스/다이와 CMOS 디바이스/칩과 같은 임의 유형의 디바이스를 포함할 수 있다.
디바이스 층(126)은 트라이게이트 및 나노 와이어 트랜지스터 구조들과 같은 회로 성분들, 및 임의의 다른 적절한 회로 성분들을 포함할 수 있다. 회로 성분들은 예를 들어 프로세서 다이에서의 사용을 위한 로직 회로를 포함할 수 있다. 금속화 층들 및 절연성 물질이 금속 층들/상호접속부들을 외부 디바이스들에 결합할 수 있는 도전성 콘택트들/범프들뿐만 아니라, 디바이스 층(126)에 포함될 수 있다. 실시예에서, 범프들은 구리를 포함할 수 있다. 실시예에서, 제2 기판(120)은 추가로 제2 본딩 층(124)을 포함할 수 있다. 실시예에서, 제2 본딩 층(124)은 제1 기판(100)의 제1 본딩 층(110)에 본딩될 수 있는 임의 유형의 물질을 포함할 수 있다. 실시예에서, 제2 본딩 층(124)은 디바이스 층(126)의 전체 최상위 면(123) 위에 배치될 수 있다. 실시예에서, 예를 들어 산화물 대 산화물 또는 금속 대 금속 본딩 공정을 포함할 수 있는 층 전사 공정(128)이 제2 기판(120)에 제1 기판(100)을 본딩하기 위해 채택되어 집적 MEMS 구조(130)를 형성할 수 있다(도 1b). 실시예에서, 제2 본딩 층(224)은 디바이스 층(226)에 직접적으로 본딩될 수 있고, 디바이스 층(226)은 제1 본딩 층(210)에 직접적으로 본딩될 수 있다.
실시예에서, 집적된 MEMS 구조/디바이스(130)는 제2 본딩 기판(120)에 본딩되는 제1 기판(100)을 포함할 수 있는데, 여기서 제1 기판(100)의 제1 본딩 층(110)은 제2 기판(120)의 제2 본딩 층(124)에 본딩된다. 실시예에서, 집적된 MEMS 구조(130)는 제1 및 제2 기판들을 위한 임의의 적합한 유형의 물질을 포함할 수 있고, 특정 응용에 따라 임의 유형의 및 수의 MEMS 디바이스들을 포함할 수 있다. 예를 들어, 실시예에서, 집적된 MEMS 구조들(130)의 제2 기판의 디바이스 층은 비 실리콘 물질들을 포함하는 고 전압 집적 회로(IC)를 포함할 수 있고, 제1 기판(100)은 실렉트 센서를 포함할 수 있다. 또 다른 실시예에서, 집적된 MEMS 구조의 디바이스 층은 무선 주파수(RF) 칩을 포함할 수 있다.
도 2a-2g는 집적된 MEMS 구조들을 형성하는 추가적 실시예들의 단면도들을 묘사한다. 도 2a에서, 실시예에서 SOI 기판(200)을 포함할 수 있는 기판(200)은 고정 소자(202) 및 이동가능 소자(204)를 포함할 수 있다. 고정 소자(202) 및 이동가능 소자(204)는 적어도 하나의 MEMS 구조/디바이스의 부분들을 포함할 수 있다. 실시예에서, 고정 소자(202)는 앵커들 및 또는 전극들을 포함할 수 있다. 실시예에서, 고정 소자(202)는 몇몇의 경우에 산화물 층과 같은 접착 층(214)에 의해 기판(201)의 하위 부분에 고정될 수 있다.
실시예에서, 희생용 컨포멀 물질(sacrificial conformal material)(205)이 이동가능 소자(204) 주위에 및 기판(200)의 최상위면 상에 형성될 수 있다(도 2b). 희생용 컴포멀 층(205)은 예를 들어 산화물 또는 질화물 유전체 물질과 같은 유전체 물질을 포함할 수 있다. 희생용 컨포멀 물질(205)은 희생용 컨포멀 물질(205)에서 콘택트 개구부들(207)과 같은 개구부들(207)을 형성하기 위해 임의의 적절한 패터닝 및 에칭 기술들을 이용하여 패터닝되고 에칭된다. 실시예에서, 고온 물질(213)은 개구부들(207) 내에 형성될 수 있고, 희생용 컨포멀 물질(205)의 최상위면 상에 형성될 수 있다(도 2c).
실시예에서, 고온 물질(213)은 예를 들어 실리콘을 포함하는 에피택셜 물질과 같은 에피택셜하게 성장된 물질을 포함할 수 있고, 약 500 내지 약 1000℃ 사이의 온도에서 형성되고/성장될 수 있다. 실시예에서, 고온 물질(213)은 특정 응용에 따라 바라는 특징들을 형성하기 위해 패터닝되고 에칭된다. 희생용 컨포멀 물질(205)은 임의의 적절한 제거/에칭 기술을 이용하여 기판(200)에서 후속적으로 제거될 수 있다(도 2d). 실시예에서, 희생용 컨포멀 물질(205)은 예를 들어 증기 HF 에칭 공정을 활용하여 제거될 수 있다. 실시예에서, 고온 물질을 포함하는 기둥 구조들(206) 및 상위 부분(208)이 형성될 수 있다.
갭(이것은 에어 갭을 포함할 수 있음)이 이동가능 소자(204) 주변에 및 기둥 구조들(206) 사이에 존재할 수 있다. 고온 물질의 기둥 구조들(206) 및 상위 부분(208)은 MEMS 디바이스들을 포함하는 기판(200)을 위한 밀봉을 제공할 수 있고, 추가로 기밀 봉지(hermetic seal)를 포함할 수 있다. 고온 물질은 실시예에서 MEMS 디바이스들을 포함하는 제1 기판의 주변을 둘러쌀 수 있다.
본딩 층(210)은 고온 물질의 상위 부분(208)의 최상위면(209) 상에 형성될 수 있다(도 2e). 본딩 층(210)은 층 전사 공정과 같은 본딩 공정을 활용함으로써, 그에 의해 또 다른 기판과 제1 기판(200)을 본딩하는 임의의 적절한 물질을 포함할 수 있다. 실시예에서, 본딩 층(210)은 CVD(chemical vapor deposition) 유전체 물질 또는 열적으로 성장된 산화물 또는 질화물 물질과 같은 유전 층을 포함할 수 있다. 또 다른 실시예에서, 본딩 층(210)은 연마된 실리콘 물질, 또는 금속과 같은 도전성 재료를 포함할 수 있다.
실시예에서, 제1 기판(200)은 제2 기판(220)에 본딩될 수 있다(도 2f). 실시예에서, 제2 기판(220)의 디바이스 층(226) 상에 배치되는 제2 본딩 층(224)의 최상위면은 층 전사 공정(228)을 활용하여 제1 본딩 층(210)의 최상위면(211)과 본딩될 수 있다. 실시예에서, 제2 본딩 층(224)은 제1 본딩 층(210)과 본딩할 수 있는 임의의 물질을 포함할 수 있다. 실시예에서, 제2 본딩 층(224)은 CVD 또는 열적으로 성장된 산화물 또는 질화물 물질, 연마된 실리콘 물질, 또는 도전성 물질과 같은 유전체 물질과 같은 그런 물질들을 포함할 수 있다. 제2 기판(220)은 추가로 분리 층(222)을 포함할 수 있는데, 이것은 몇몇 경우에 수소 주입 층과 같은 이온 주입층을 포함할 수 있으며, 여기서 분리 층(222)은 제2 기판(220)의 도너 부분(221)으로부터 쪼개지고/분리될 수 있다.
실시예에서, 제2 기판(220)은 제1 기판(200)과 본딩하기 위해 층 전사 공정(228)을 활용하여 층 전사될 수 있으며, 여기서 디바이스 층(226)은 제1 및 제2 본딩 층들(210, 224) 간의 본딩에 의해 제1 기판(200)과 결합된다(도 2g). 제2 기판(220)의 도너 부분(221)은 분리 층(222)에서 도너 부분(221)을 쪼갬으로써 제2 기판(220)으로부터 제거되고/분리될 수 있다. 그러므로, 집적된 MEMS 디바이스/구조(230)가 형성될 수 있으며, 여기서 MEMS 구조들의 형성은 디바이스 층(226) 제조와 분리된다. 디바이스 층(226)은 CMOS 소자, RF IC, 고전압 IC, 기타 등등과 같은 임의 유형의 디바이스를 포함할 수 있다.
실시예에서, 추가적 패터닝 및 에칭이 집적된 MEMS 디바이스(130)에 대해 실행될 수 있는데, 여기서 도전성 콘택트들은 제1 기판(200)의 MEMS 구조들의 부분들과 제2 기판(220)의 디바이스 층(226)의 부분들/디바이스들 사이에 형성될 수 있다. 예를 들어, 도전성 콘택트 구조들은 디바이스 층(226)의 트랜지스터, 캐패시터 및 저항 중 적어도 하나와 제1 기판(200)의 이동가능 소자(204) 간에 형성될 수 있다. 실시예에서, 본딩 층들(210, 224)은 그와 같은 도전성 콘택트 구조들을 위한 절연(isolation)을 제공할 수 있다. 실시예에서, 집적된 MEMS 디바이스(130)는 추가적 디바이스들/다이와 추가로 결합되고, 몇몇 실시예들에서 단독인 또는 그렇게 결합된 추가적 칩들/디바이스들과 조합되는 SOC(system on a chip)의 부분을 포함할 수 있다.
도 2h는 또 다른 실시예에 따라 집적된 MEMS 구조를 형성하는 방법의 흐름도를 묘사한다. 단계 250에서, 적어도 하나의 MEMS 구조가 제1 기판 상에 형성될 수 있다. 단계 260에서, 제1 본딩 층이 제1 기판 상에 형성될 수 있다. 단계 270에서, 제1 기판 상의 제1 본딩 층은 제2 기판의 제2 본딩 층에 결합될 수 있는데, 여기서 제2 기판은 디바이스 층을 포함한다. 단계 280에서, 도전성 콘택트들이 적어도 하나의 MEMS 구조와 디바이스 층 사이에 형성될 수 있다.
실시예에서, 디바이스 층은 몇몇의 경우에 미세 전자 메모리 다이와 중앙 처리 유닛 다이 중 하나를 포함할 수 있지만, 다른 경우들에서 특정 응용에 따라 임의 유형의 적절한 디바이스(114)를 포함할 수 있다. 실시예에서, 디바이스 층은 유기적 코어 패키지와 같은 패키지 구조 및 무코어 BBUL(bumpless build up layer) 패키지 구조와 추가로 결합될 수 있다.
실시예에서, 디바이스 층은 다이와 같은 미세 전자 디바이스와 패키지 구조들이 결합될 수 있는 차세대 컴포넌트(예를 들어, 회로 보드) 간의 전기적 통신을 제공할 수 있는 임의의 적절한 유형의 패키지 구조들과 결합될 수 있다. 또 다른 실시예에서, 디바이스 층은 다이와 디바이스 층과 결합되는 상위 집적 회로(IC) 패키지 사이의 전기적 통신을 제공할 수 있는 임의의 적절한 유형의 패키지 구조들을 포함할 수 있는 패키지 구조와 결합될 수 있다.
본 명세서에서의 다양한 도면들에 기술되는 디바이스 층은 예를 들어 실리콘 로직 다이 또는 메모리 다이, 또는 임의 유형의 적절한 미세 전자 디바이스/다이를 포함할 수 있다. 몇몇 실시예들에서, 디바이스 층은 특정 실시예에 좌우되어 서로의 위에 적층될 수 있는 복수의 다이를 포함할 수 있다. 몇몇의 경우에 디바이스 층의 다이(들)는 패키지 구조의 전방 측, 후방 측상에 또는 전방과 후방 측들의 어떤 조합들상에/그 내에 자리잡거나/부착되거나/임베디드될 수 있다. 실시예에서, 다이(들)는 부분적으로 또는 그 전체가 실시예들의 패키지 구조에 임베디드될 수 있다.
본 명세서에 포함되는 집적된 MEMS 구조들의 다양한 실시예들은 CMOS 제조와 MEMS 제조와 같은 디바이스 제조의 분리를 가능하게 한다. 실시예들은 또한 MEMS 피처 크기에 영향을 미치치 않고서 디바이스 층 회로의 규모에서의 지속적 감축을 허용한다. MEMS 제조를 분리함으로써, 기밀 봉지 형성은 고온 에피택셜 밀봉의 수용 덕분에 가능해진다. 비 실리콘 CMOS를 활용하는 실렉트 센서들을 가진 고 전압 IC의 응용들 및 RF 필터들과 RF 스위치 응용들이 가능해지는데, 이는 예를 들어 대략 31.8 GHz를 넘어서 동작할 수 있다. 가속도계들과 자이로스코프들과 같은 관성 센서들이 칩셋 또는 SOC로 구현될 수 있다. 더 낮은 전력 응용들과 향상된 시스템 성능을 위해 이동 통신 IC에서의 사용을 위해 CMOS 아래에 매립될 수 있는 타이밍 공진기들이 가능해진다.
이제 도 3을 보면, 컴퓨팅 시스템(300)의 실시예가 예시되어 있다. 시스템(300)은 메인보드(310) 또는 기타 회로 보드상에 배치되는 많은 컴포넌트들을 포함한다. 메인보드(310)는 제1 측(312) 및 대향 제2 측(314)을 포함하고, 다양한 컴포넌트들이 제1 및 제2 측들(312, 314) 중 어느 하나상에 또는 둘 모두상에 배치될 수 있다. 예시된 실시예에서, 컴퓨팅 시스템(300)은 메인 보드의 제1 측(312)상에 배치되는 패키지 구조(340)를 포함하며, 여기서 패키지 구조(340)는 본 명세서에서 기술되는 임의의 집적된 MEMS 구조 실시예들을 포함할 수 있다.
시스템(300)은 예를 들어 핸드핼드 또는 모바일 컴퓨팅 디바이스(예를 들어, 셀폰, 스마트폰, 모바일 인터넷 디바이스, 뮤직 플레이어, 태블릿 컴퓨터, 랩톱 컴퓨터, 넷톱 컴퓨터 등)와 같은 임의 유형의 컴퓨팅 시스템을 포함할 수 있다. 그러나, 개시된 실시예들은 핸드핼드 및 기타 모바일 컴퓨팅 디바이스들에만 한정되지 않으며, 이들 실시예들은 데스크톱 컴퓨터 및 서버와 같은 다른 유형의 컴퓨팅 시스템들에도 적용될 수 있다.
메인보드(310)는 임의의 적절한 유형의 회로 보드 또는 보드상에 배치되는 다양한 컴포넌트들 중 하나 이상 간에 전기적 통신을 제공할 수 있는 다른 기판을 포함할 수 있다. 일 실시예에서, 예를 들어 메인보드(310)는 유전체 물질 층에 의해 서로 분리되고 또한 전기적 도전성 비아들에 의해 상호 접속되는 다중 금속 층을 포함하는 인쇄회로기판(PCB)을 포함한다. 금속층들 중 임의의 하나 이상은 보드(310)와 결합되는 컴포넌트들 사이에서 - 아마도 다른 금속층들과 연계하여 - 전기적 신호를 라우팅하기 위해 바라는 회로 패턴으로 형성될 수 있다. 그러나, 개시된 실시예들이 전술한 PCB에만 한정되지 않으며, 추가로 해당 메인 보드(310)가 임의의 다른 적절한 기판을 포함할 수 있다는 것을 이해해야 한다.
패키지 구조(340)에 더하여, 하나 이상의 추가 컴포넌트들이 메인보드(310)의 어느 한 측 또는 양 측상(312, 314)에 배치될 수 있다. 예로서, 도면들에 도시된 바와 같이, 컴포넌트들(301a)은 메인보드(310)의 제1 측(312)상에 배치될 수 있고, 컴포넌트들(301b)은 메인보드의 대향 측(314)상에 배치될 수 있다. 메인보드(310)상에 배치될 수 있는 추가적 컴포넌트들은 기타 IC 디바이스들(예를 들어, 처리 디바이스들, 메모리 디바이스들, 신호 처리 디바이스들, 무선 통신 디바이스들, 그래픽 컨트롤러들 및/또는 드라이버드, 오디오 프로세서들 및/또는 컨트롤러 등), 전력 전달 컴포넌트들(예를 들어, 전압 레귤레이터 및/또는 다른 전력 관리 디바이스들, 배터리와 같은 전원, 및/또는 커패시터와 같은 수동 디바이스들), 및 하나 이상의 사용자 인터페이스 디바이스들(예를 들어, 오디오 입력 디바이스, 오디오 출력 디바이스, 키패드 또는 터치 스크린 디스플레이와 같은 기타 데이터 엔트리 디바이스, 및/또는 그래픽 디스플레이 등)뿐만 아니라 이들 및/또는 다른 디바이스들의 임의의 조합일 수 있다.
일 실시예에서, 컴퓨팅 시스템(300)은 복사 차폐물을 포함한다. 추가 실시예에서, 컴퓨팅 시스템(300)은 냉각 수단을 포함한다. 또 다른 실시예에서, 컴퓨팅 시스템(300)은 안테나를 포함한다. 또 다른 실시예에서, 어셈블리(300)는 하우징 또는 케이스 내에 배치될 수 있다. 메인보드(310)가 하우징 내에 배치되는 경우, 컴퓨터 시스템(300)의 컴포넌트들 중 일부 - 예를 들어, 디스플레이 또는 키패드와 같은 사용자 인터페이스 디바이스, 및/또는 배터리와 같은 전원 - 는 메인보드(310)(및/또는 이 보드 상에 배치되는 컴포넌트)와 전기적으로 결합될 수 있지만, 하우징과는 기계적으로 결합될 수 있다.
도 4는 실시예에 따른 컴퓨터 시스템(400)의 개략도이다. 컴퓨터 시스템(400)(전자 시스템(400)으로서도 지칭됨)은 묘사된 대로 본 개시에 설명된 바와 같은 몇 개의 개시된 실시예들과 이들의 등가물을 포함하는 패키지 구조/집적된 MEMS 구조를 구체화하고/포함할 수 있다. 컴퓨터 시스템(400)은 넷북 컴퓨터와 같은 모바일 디바이스일 수 있다. 컴퓨터 시스템(400)은 무선 스마트폰과 같은 모바일 디바이스일 수 있다. 컴퓨터 시스템(400)은 데스크톱 컴퓨터일 수 있다. 컴퓨터 시스템(400)은 핸드핼드 리더일 수 있다. 컴퓨터 시스템(400)은 자동차에 통합되어 있을 수 있다. 컴퓨터 시스템(400)은 텔레비전에 통합되어 있을 수 있다.
실시예에서, 전자 시스템(400)은 전자 시스템(400)의 다양한 컴포넌트들을 전기적으로 결합하기 위한 시스템 버스(420)를 포함하는 컴퓨터 시스템이다. 시스템 버스(420)은 디양한 실시예들에 따른 단일 버스 또는 버스들의 임의의 조합이다. 전자 시스템(400)은 전력을 집적 회로(410)에게 제공하는 전압 원(430)을 포함한다. 몇몇 실시예들에서, 전압 원(430)은 시스템 버스(420)을 통하여 집적 회로(410)에게 전류를 공급한다.
집적 회로(410)는 시스템 버스(420)에 전기적으로 통신 가능하게 결합되고, 본 명세서에 포함된 다양한 실시예들의 패키지/디바이스를 포함하여, 실시예에 따른 임의의 회로 또는 회로들의 조합을 포함한다. 실시예에서, 집적 회로(410)는 본 명세서에서의 실시예들에 따른 임의 유형의 패키징 구조들을 포함할 수 있는 프로세서(412)를 포함한다. 여기서 이용될 때, 프로세서(412)는 마이크로프로세서, 마이크로컨트롤러, 그래픽 프로세서, 디지털 신호 프로세서, 또는 다른 프로세서와 같은 임의 유형의 회로를 의미하지만 이것들에만 한정되지는 않는다. 실시예에서, 프로세서(412)는 본 명세서에 개시된 패키지 구조들의 실시예들 중 임의의 것을 포함한다. 실시예에서, SRAM 실시예들은 프로세서의 메모리 캐시들에서 발견된다.
집적 회로(410)에 포함될 수 있는 다른 유형의 회로들은 셀룰러 전화, 스마트폰, 페이저, 휴대용 컴퓨터, 양방향 무선 기기, 및 유사한 전자 시스템과 같은 무선 디바이스에서 사용하기 위한 통신 회로(414)와 같은 커스텀 회로 또는 ASIC(application-specific integrated circuit)이다. 실시예에서, 프로세서(412)는 SRAM(static random-access memory)과 같은 온 다이 메모리(416)를 포함한다. 실시예에서, 프로세서(412)는 eDRAM(embedded dynamic random-access memory)과 같은 임베디드 온 다이 메모리(416)를 포함한다.
실시예에서, 집적 회로(410)는 후속 집적 회로(411)로 보완될 수 있다. 실시예에서, 이중(dual) 집적 회로(411)는 eDRAM과 같은 임베디드 온 다이 메모리(417)를 포함한다. 이중 집적 회로(411)는 RFIC 이중 프로세서(413), 이중 통신 회로(415), 및 SRAM과 같은 이중 온 다이 메모리(417)를 포함한다. 이중 통신 회로(415)는 RF 처리를 위해 구성될 수 있다.
적어도 하나의 수동 디바이스(480)가 후속 집적 회로(411)에 결합된다. 실시예에서, 전자 시스템(400)은 또한 외부 메모리(440)를 포함하고, 이것은 다음으로 RAM 형태의 메인 메모리(442), 하나 이상의 하드 드라이브들(444), 및/또는 디스켓, 컴팩트 디스크(CD), 디지털 다기능 디스크(DVD), 플래시 메모리 드라이브, 및 종래 기술에 알려진 기타 착탈가능 매체와 같은 착탈가능 매체(446)를 다루는 하나 이상의 드라이브들 같은, 특정 응용에 적합한 하나 이상의 메모리 요소들을 포함할 수 있다. 외부 메모리(440)는 또한 임베디드 메모리(448)일 수 있다. 실시예에서, 전자 시스템(400)은 또한 디스플레이 디바이스(450), 및 오디오 출력(460)을 포함한다. 실시예에서, 전자 시스템(400)은 키보드, 마우스, 터치 패드, 키패드, 트랙볼, 게임 컨트롤러, 마이크로폰, 음성 인식 디바이스, 또는 전자 시스템(400)에 정보를 입력하는 임의의 기타 입력 디바이스일 수 있는 컨트롤러(470)와 같은 입력 디바이스를 포함한다. 실시예에서, 입력 디바이스(470)는 카메라를 포함한다. 실시예에서, 입력 디바이스(470)는 디지털 사운드 리코더를 포함한다. 실시예에서, 입력 디바이스(470)는 카메라 및 디지털 사운드 리코더를 포함한다.
앞에서의 설명은 실시예들의 방법들에서 이용될 수 있는 소정 단계들 및 물질들을 특정하였지만, 통상의 기술자는 많은 수정 및 대체가 이루어질 수 있음을 알 것이다. 따라서, 그러한 모든 수정, 변경, 대체 및 부가가 첨부된 청구항들에 의해 정의되는 실시예들의 범위 내에 드는 것으로 간주하는 것이 의도된다. 게다가 본 명세서에 제공된 도면들은 실시예들의 실시에 관련한 예시적 미세 전자 디바이스들 및 연관된 패키지 구조들의 일부들만을 도해한다. 그러므로 실시예들은 본 명세서에서 기술되는 구조들로만 제한되지는 않는다.

Claims (36)

  1. 구조를 형성하기 위한 방법으로서,
    제1 기판 상에 적어도 하나의 MEMS 구조를 형성하는 단계;
    상기 제1 기판의 최상위면 상에 제1 본딩 층을 형성하는 단계; 및
    상기 제1 기판 상에 배치된 상기 제1 본딩 층을 제2 기판에 결합하는 단계 - 상기 결합은 집적된 MEMS 구조를 형성하기 위해 층 전사 공정을 활용하여 달성됨 -
    를 포함하는 구조 형성 방법.
  2. 제1항에 있어서, 상기 적어도 하나의 MEMS 구조는 공진기, 액추에이터, 자이로스코프, 센서, 가속도계, 컴퍼스, 이동 소자(moving element) 중 적어도 하나를 포함하는 것을 더 포함하는 구조 형성 방법.
  3. 제1항에 있어서, 상기 제1 기판은 단결정 실리콘 기판을 포함하는 것을 더 포함하는 구조 형성 방법.
  4. 제1항에 있어서, 상기 제1 기판은 약 1000℃를 넘는 공정을 활용하여 기밀식으로 밀봉되는 것을 더 포함하는 구조 형성 방법.
  5. 제4항에 있어서, 상기 제1 기판은 에피택셜 실리콘 공정을 활용하여 밀봉되고, 상기 에피택셜 실리콘은 상기 제1 기판의 상위 부분의 실질적으로 전체 최상위면 위에 배치되는 것을 더 포함하는 구조 형성 방법.
  6. 제1항에 있어서, 상기 제2 기판은 디바이스 층을 포함하는 것을 더 포함하는 구조 형성 방법.
  7. 제1항에 있어서, 상기 제1 본딩 층은 금속 및 산화물 층 중 하나를 포함하는 것을 더 포함하는 구조 형성 방법.
  8. 제1항에 있어서, 상기 제2 기판은 고 전압 IC를 포함하는 것을 더 포함하는 구조 형성 방법.
  9. 제1항에 있어서, 상기 제2 기판은 CMOS 및 RF 디바이스 중 하나를 포함하는 것을 더 포함하는 구조 형성 방법.
  10. 제1항에 있어서, 상기 제1 기판은 산화물 대 산화물 및 금속 대 금속 층 전사 공정 중 적어도 하나를 활용하여 상기 제2 기판에 본딩되는 것을 더 포함하는 구조 형성 방법.
  11. 제1항에 있어서, 상기 제2 기판은 상기 제2 기판의 실질적으로 전체 최상위면 상에 배치되는 제2 본딩 층을 포함하는 것을 더 포함하는 구조 형성 방법.
  12. 구조를 형성하는 방법으로서,
    제1 기판에서 이동 가능 및 고정 구조를 형성하는 단계;
    상기 고정 구조 주위에 및 상기 제1 기판의 최상위면 상에 희생용 컨포멀 물질을 형성하는 단계;
    상기 제1 기판의 상기 최상위면 상에 배치된 상기 희생용 물질에서 개구부들을 형성하는 단계;
    상기 개구부들에서 고온 물질을 형성하는 단계;
    상기 고온 물질 상에 제1 본딩 층을 형성하는 단계; 및
    상기 제1 기판을 제2 기판 상으로 층 전사하는 단계 - 상기 제2 기판은 디바이스 층을 포함함 -
    를 포함하는 구조 형성 방법.
  13. 제12항에 있어서, 상기 이동 가능 및 고정 구조들은 MEMS 디바이스의 부분들을 포함하는 것을 더 포함하는 구조 형성 방법.
  14. 제12항에 있어서, 상기 층 전사는 산화물 대 산화물 층 전사 공정을 포함하는 것을 더 포함하는 구조 형성 방법.
  15. 제12항에 있어서, 상기 고온 물질은 에피택셜하게 성장된 물질을 포함하는 것을 더 포함하는 구조 형성 방법.
  16. 제12항에 있어서, 상기 제1 기판은 SOI(silicon on insulator) 기판을 포함하는 것을 더 포함하는 구조 형성 방법.
  17. 제12항에 있어서, 상기 제2 기판은 최상위면 상의 제2 본딩 층을 포함하는 디바이스 기판을 포함하는 것을 더 포함하는 구조 형성 방법.
  18. 제17항에 있어서, 상기 제2 본딩 층은 상기 제1 기판의 상기 제1 본딩 층에 전사되는 층인 것을 더 포함하는 구조 형성 방법.
  19. 제12항에 있어서, 상기 디바이스 층은 RFIC 및 고 전압 IC 중 하나를 포함하는 것을 더 포함하는 구조 형성 방법.
  20. 제12항에 있어서, 상기 희생용 물질은 증기 HF 공정을 활용하여 제거되는 것을 더 포함하는 구조 형성 방법.
  21. 제12항에 있어서, 도너 웨이퍼가 상기 층 전사 공정 동안 상기 제2 기판으로부터 방출(release)되는 것을 더 포함하는 구조 형성 방법.
  22. 제13항에 있어서, 상기 제2 기판 내의 개별 디바이스 구조들의 부분들과 상기 MEMS 구조들 간에 도전성 콘택트들을 형성함으로써 MEMS 디바이스들이 상기 제2 기판에 결합되는 것을 더 포함하는 구조 형성 방법.
  23. 구조로서,
    제1 기판 내에 배치되는 적어도 하나의 MEMS 구조;
    상기 제1 기판의 최상위면 상에 배치되는 제1 본딩 층; 및
    제2 기판의 표면 상에 배치되는 제2 본딩 층 - 상기 제2 기판은 디바이스 층을 포함하고, 상기 제1 본딩 층은 상기 제2 본딩 층에 직접적으로 본딩됨 -
    을 포함하는 구조.
  24. 제23항에 있어서, 상기 제1 본딩 층은 금속 층 및 산화물 층 중 적어도 하나를 포함하고, 상기 제1 본딩 층은 상기 제1 기판의 실질적으로 전체 최상위면 상에 배치되는 것을 더 포함하는 구조.
  25. 제23항에 있어서, 상기 적어도 하나의 MEMS 구조는 공진기, 액추에이터, 자이로스코프, 센서, 가속도계, 및 컴퍼스 중 적어도 하나를 포함하는 것을 더 포함하는 구조.
  26. 제23항에 있어서, 상기 제1 기판은 단결정 실리콘 기판을 포함하는 것을 더 포함하는 구조.
  27. 제23항에 있어서, 상기 제1 기판은 최상위면 주위에 기밀 밀봉 물질을 포함하는 것을 더 포함하는 구조.
  28. 제27항에 있어서, 상기 기밀 밀봉은 상기 제1 기판의 상기 최상위면 위에 배치되는 에피택셜 물질을 포함하는 것을 더 포함하는 구조.
  29. 제23항에 있어서, 상기 제2 기판은 적어도 하나의 미세 전자 다이를 포함하는 것을 더 포함하는 구조.
  30. 제23항에 있어서, 상기 제1 본딩 층은 금속 및 산화물 층 중 하나를 포함하고, 상기 제2 본딩 층은 상기 제1 본딩 층과 본딩할 수 있는 물질을 포함하는 것을 더 포함하는 구조.
  31. 제23항에 있어서, 상기 제2 기판은 고 전압 IC 및 RF IC 중 하나를 포함하는 것을 더 포함하는 구조.
  32. 제23항에 있어서, 상기 제1 기판은 SOI 기판을 포함하는 것을 더 포함하는 구조.
  33. 제23항에 있어서, 상기 MEMS 구조들 중 적어도 하나의 MEMS 구조는 상기 디바이스 층 내의 개별 디바이스 구조들의 부분들과 상기 MEMS 구조들 사이에 배치되는 도전성 콘택트들에 의해 상기 디바이스 층에 결합되는 것을 더 포함하는 구조.
  34. 제23항에 있어서, 상기 제2 기판은 CPU 및 메모리 다이 중 적어도 하나를 더 포함하는 구조.
  35. 제23항에 있어서, 상기 제2 기판은 SOC(system on a chip)의 부분을 더 포함하는 구조.
  36. 제23항에 있어서,
    상기 구조에 통신 가능하게 결합되는 버스; 및
    상기 버스에 통신 가능하게 결합되는 eDRAM을 포함하는 시스템
    을 더 포함하는 구조.
KR1020157021716A 2013-03-13 2014-03-13 디바이스 기판들과 결합되는 매립된 미세 전자기계 구조들을 형성하는 방법들 및 그에 의해 형성되는 구조들 KR102257709B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/798,600 US9061890B2 (en) 2013-03-13 2013-03-13 Methods of forming buried electromechanical structures coupled with device substrates and structures formed thereby
US13/798,600 2013-03-13
PCT/US2014/025522 WO2014159957A1 (en) 2013-03-13 2014-03-13 Methods of forming buried microelectricomechanical structures coupled with device substrates and structures formed thereby

Publications (2)

Publication Number Publication Date
KR20150123798A true KR20150123798A (ko) 2015-11-04
KR102257709B1 KR102257709B1 (ko) 2021-05-31

Family

ID=51523765

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020157021716A KR102257709B1 (ko) 2013-03-13 2014-03-13 디바이스 기판들과 결합되는 매립된 미세 전자기계 구조들을 형성하는 방법들 및 그에 의해 형성되는 구조들

Country Status (8)

Country Link
US (2) US9061890B2 (ko)
KR (1) KR102257709B1 (ko)
CN (1) CN104995130B (ko)
DE (1) DE112014000516T5 (ko)
GB (1) GB2526464B (ko)
SG (1) SG11201505768YA (ko)
TW (2) TW201708094A (ko)
WO (1) WO2014159957A1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6339669B2 (ja) 2013-07-08 2018-06-06 モーション・エンジン・インコーポレーテッド Ｍｅｍｓデバイスおよび製造する方法
WO2015042700A1 (en) 2013-09-24 2015-04-02 Motion Engine Inc. Mems components and method of wafer-level manufacturing thereof
WO2015013828A1 (en) 2013-08-02 2015-02-05 Motion Engine Inc. Mems motion sensor and method of manufacturing
WO2015103688A1 (en) 2014-01-09 2015-07-16 Motion Engine Inc. Integrated mems system
US20170030788A1 (en) 2014-04-10 2017-02-02 Motion Engine Inc. Mems pressure sensor
US11674803B2 (en) 2014-06-02 2023-06-13 Motion Engine, Inc. Multi-mass MEMS motion sensor
CA3004760A1 (en) 2014-12-09 2016-06-16 Motion Engine Inc. 3d mems magnetometer and associated methods
CA3220839A1 (en) 2015-01-15 2016-07-21 Motion Engine Inc. 3d mems device with hermetic cavity
WO2017111805A1 (en) * 2015-12-24 2017-06-29 Intel Corporation Techniques for integrating three-dimensional islands for radio frequency (rf) circuits
WO2018063294A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Film bulk acoustic resonator (fbar) devices for high frequency rf filters
WO2018063291A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Single-flipped resonator devices with 2deg bottom electrode

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060252229A1 (en) * 2003-06-24 2006-11-09 Jean-Pierre Joly Integrated circuit on high performance chip
US20070042521A1 (en) * 2005-08-16 2007-02-22 Robert Bosch Gmbh Microelectromechanical devices and fabrication methods

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2002096166A1 (en) * 2001-05-18 2002-11-28 Corporation For National Research Initiatives Radio frequency microelectromechanical systems (mems) devices on low-temperature co-fired ceramic (ltcc) substrates
US6744114B2 (en) 2001-08-29 2004-06-01 Honeywell International Inc. Package with integrated inductor and/or capacitor
US7098070B2 (en) * 2004-11-16 2006-08-29 International Business Machines Corporation Device and method for fabricating double-sided SOI wafer scale package with through via connections
US7344907B2 (en) * 2004-11-19 2008-03-18 International Business Machines Corporation Apparatus and methods for encapsulating microelectromechanical (MEM) devices on a wafer scale
KR100653848B1 (ko) 2005-09-13 2006-12-05 (주)한비젼 3차원 적층형 이미지 센서 및 그의 제조방법
US7563633B2 (en) * 2006-08-25 2009-07-21 Robert Bosch Gmbh Microelectromechanical systems encapsulation process
US7671515B2 (en) * 2006-11-07 2010-03-02 Robert Bosch, Gmbh Microelectromechanical devices and fabrication methods
US7923790B1 (en) * 2007-03-09 2011-04-12 Silicon Laboratories Inc. Planar microshells for vacuum encapsulated devices and damascene method of manufacture
US8058137B1 (en) * 2009-04-14 2011-11-15 Monolithic 3D Inc. Method for fabrication of a semiconductor device and structure
US20110073967A1 (en) 2009-08-28 2011-03-31 Analog Devices, Inc. Apparatus and method of forming a mems acoustic transducer with layer transfer processes
KR20110113822A (ko) * 2010-04-12 2011-10-19 서울옵토디바이스주식회사 결정 성장용 기판 어셈블리 및 이를 이용한 발광소자의 제조방법
US8878312B2 (en) * 2011-03-01 2014-11-04 Taiwan Semiconductor Manufacturing Company, Ltd. Electrical bypass structure for MEMS device
CN102403434B (zh) * 2011-11-23 2014-08-27 杭州士兰明芯科技有限公司 一种垂直结构led芯片的制作方法
US9105714B2 (en) * 2012-12-11 2015-08-11 LuxVue Technology Corporation Stabilization structure including sacrificial release layer and staging bollards

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060252229A1 (en) * 2003-06-24 2006-11-09 Jean-Pierre Joly Integrated circuit on high performance chip
US20070042521A1 (en) * 2005-08-16 2007-02-22 Robert Bosch Gmbh Microelectromechanical devices and fabrication methods

Also Published As

Publication number Publication date
WO2014159957A1 (en) 2014-10-02
TWI543926B (zh) 2016-08-01
KR102257709B1 (ko) 2021-05-31
GB2526464A (en) 2015-11-25
CN104995130A (zh) 2015-10-21
US9061890B2 (en) 2015-06-23
CN104995130B (zh) 2017-07-18
GB201514060D0 (en) 2015-09-23
TW201708094A (zh) 2017-03-01
US20140264643A1 (en) 2014-09-18
DE112014000516T5 (de) 2015-11-19
US20150266725A1 (en) 2015-09-24
GB2526464B (en) 2019-02-13
SG11201505768YA (en) 2015-08-28
TW201502058A (zh) 2015-01-16

Similar Documents

Publication Publication Date Title
KR102257709B1 (ko) 디바이스 기판들과 결합되는 매립된 미세 전자기계 구조들을 형성하는 방법들 및 그에 의해 형성되는 구조들
US10636769B2 (en) Semiconductor package having spacer layer
US10508961B2 (en) Semiconductor package with air pressure sensor
US11407636B2 (en) Inter-poly connection for parasitic capacitor and die size improvement
US9550670B2 (en) Stress buffer layer for integrated microelectromechanical systems (MEMS)
US10179729B2 (en) Hermetic encapsulation for microelectromechanical systems (MEMS) devices
EP2994937B1 (en) Electrostatic discharge diode
US8633551B1 (en) Semiconductor package with mechanical fuse
KR102142937B1 (ko) 매립 수직 커패시터들을 형성하는 방법들 및 그에 의해 형성되는 구조들
TW201227907A (en) Die-stacking using through-silicon vias on bumpless build-up layer substrates including embedded-dice, and processes of forming same
KR102484174B1 (ko) 센서 통합 패키지 제조 방법 및 이로부터 형성된 구조물
KR20150127581A (ko) 디바이스 하부의 인터커넥트 구조체들을 형성하는 방법
CN107646142A (zh) 通过固相粘合剂和选择性转移的超薄功能性块的异构集成
US20160043108A1 (en) Semiconductor Structure with Multiple Active Layers in an SOI Wafer
US20190169020A1 (en) Package substrate integrated devices

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant