JP6399171B2 - シリコン部材及びシリコン部材の製造方法 - Google Patents

シリコン部材及びシリコン部材の製造方法 Download PDF

Info

Publication number
JP6399171B2
JP6399171B2 JP2017151896A JP2017151896A JP6399171B2 JP 6399171 B2 JP6399171 B2 JP 6399171B2 JP 2017151896 A JP2017151896 A JP 2017151896A JP 2017151896 A JP2017151896 A JP 2017151896A JP 6399171 B2 JP6399171 B2 JP 6399171B2
Authority
JP
Japan
Prior art keywords
silicon
oxide film
coating layer
silicon member
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2017151896A
Other languages
English (en)
Other versions
JP2017208571A (ja
Inventor
中田　嘉信
嘉信 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Publication of JP2017208571A publication Critical patent/JP2017208571A/ja
Application granted granted Critical
Publication of JP6399171B2 publication Critical patent/JP6399171B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B14/00—Crucible or pot furnaces
    • F27B14/06—Crucible or pot furnaces heated electrically, e.g. induction crucible furnaces with or without any other source of heat
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Mechanical Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Silicon Compounds (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Chemical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Description

本発明は、半導体製造装置や熱処理装置等の内部に配置され、加熱される環境下で用いられるシリコン部材及びシリコン部材の製造方法に関するものである。
従来、液晶などのパネルを作製する場合、パネルに対して成膜や熱処理を行うことがある。この成膜や熱処理工程においては、パネルを保持するための保持板が必要となる。従来、保持板としては、安価で耐熱性に優れている石英が使われていた。しかし、石英は熱伝導率が悪く、パネル全体を均等に加熱することが困難であった。このため、パネルの面内均一性が悪く、品質や歩留の低下を招くおそれがあった。また、温度を所定の範囲内に均一化して品質を向上させるためには、成膜開始までの時間や熱処理時間を長くする必要があり、生産性が低下してしまうという問題があった。
そこで、最近では、パネルを保持するための保持板として、例えば特許文献１に示すような、シリコン板が用いられている。シリコン板は、熱伝導性が石英板より優れているため、全体の温度の均一性が上がり、大型のパネルを作製する際などに、中心部と外周部の特性がほぼ均一になるといった利点を有している。
また、上述のシリコン板以外でも、半導体製造装置内に配置されるシリコン製のリング材、円板、板材等や、熱処理装置内で用いられるシリコン製の角材、棒材、バルク材等、高温に加熱される環境下で用いられるシリコン部材が数多く提供されている。これらが使用されている理由の一つに、石英より熱伝導性が良いことが挙げられる。
特開２００８−１３８９８６号公報
ところで、上述のシリコン部材においては、その表面に研削や研磨等による傷やマイクロクラックが存在しており、これらの傷やマイクロクラックを起点として、小さな荷重でも割れてしまうといった問題があった。また、加熱時の熱応力によっても割れが発生するおそれがあった。５００ｍｍ角以上のシリコン板等、特に、１０００ｍｍ角以上のシリコン板等の大型のシリコン部材においては、上述の熱応力も大きくなるため、割れが発生しやすい傾向にある。
本発明は、上述した状況に鑑みてなされたものであって、加熱される環境下で用いられた場合であっても、割れの発生を抑制することが可能なシリコン部材及びシリコン部材の製造方法を提供することを目的とする。ここで、加熱される環境下での温度とは、３００℃から１１００℃の範囲をいう。
このような課題を解決して、前記目的を達成するために、本発明に係るシリコン部材は、加熱される環境下で用いられるシリコン部材であって、５００ｍｍ角以上の板状をなし、マイクロクラックを含有する表面を被覆するコーティング層を有し、前記コーティング層は、表面のシリコンを反応させることによって形成され、前記シリコン部材の内部側に向けて成長した領域を有するシリコン酸化膜であり、このコーティング層の厚さが１５ｎｍ以上６００ｎｍ以下であることを特徴としている。
この構成のシリコン部材においては、その表面に、前記シリコン部材の表面を反応させることによって形成されたシリコンの反応物からなるコーティング層を有しており、このコーティング層の厚さが１５ｎｍ以上６００ｎｍ以下であるので、シリコン部材表面に存在していた傷やマイクロクラックが、コーティング層が形成される過程で消滅することになる。よって、これらの傷やマイクロクラックを起点とした割れの発生を抑制することが可能となる。
また、前記コーティング層がシリコン酸化膜であるので、シリコン部材の表面を酸化処理してシリコン酸化膜を形成することで、シリコン部材表面の傷やマイクロクラックを消滅させることができ、これらの傷やマイクロクラックを起点とした割れの発生を抑制することが可能となる。
ここで、本発明のシリコン部材においては、前記コーティング層の表面の算術平均粗さＲａが１．５ｎｍ以下とされていることが好ましい。
また、本発明のシリコン部材においては、前記シリコン酸化膜の膜厚が３０ｎｍ以上５２０ｎｍ以下の範囲内とされていることが好ましい。
この場合、シリコン酸化膜の膜厚が３０ｎｍ以上とされているので、シリコン部材表面の傷やマイクロクラックを、マイクロクラックが深い場合でも十分に消滅させることが可能となる。また、シリコン酸化膜の膜厚が５２０ｎｍ以下とされているので、酸化処理時間を短縮することができ、このシリコン部材を効率良く生産することができる。
また、本発明に係るシリコン部材は、多結晶シリコンからなるものであってもよい。あるいは、本発明に係るシリコン部材は、擬単結晶シリコンからなるものであってもよい。
本発明に係るシリコン部材の製造方法は、上述のシリコン部材の製造方法であって、マイクロクラックを含有する表面のシリコンを反応させることにより、シリコン酸化膜からなるコーティング層を形成するコーティング層形成工程を備えており、前記コーティング層形成工程は、パイロジェニック酸化による酸化処理工程であることを特徴とする。
このように、本発明によれば、加熱される環境下で用いられた場合であっても、割れの発生を抑制することが可能なシリコン部材、及び、このシリコン部材の製造方法を提供することができる。
本発明の実施形態であるシリコン部材の外観図である。 図１に示すシリコン部材の表面近傍の断面拡大図である。 本発明の実施形態であるシリコン部材の製造方法の説明図である。 本発明の第二の参考実施形態であるシリコン部材の表面近傍の断面拡大図である。 本発明の第三の参考実施形態であるシリコン部材の製造方法の説明図である。 本発明の第四の参考実施形態であるシリコン部材の製造方法の説明図である。 本発明の実施形態であるシリコン部材の素材となる擬単結晶シリコンインゴット及び多結晶シリコンインゴットを製造する際に用いられる柱状晶シリコンインゴット製造装置５０の概略図である。
本発明の実施形態であるシリコン部材について、図１から図３を参照にして説明する。
本実施形態であるシリコン部材１０は、図１に示すように、板状をなしており、液晶パネル製造時の熱処理工程において、液晶パネルを保持する保持板として用いられるものである。本実施形態では、幅Ｗ：５００〜１５００ｍｍ×長さＬ：５００〜１５００ｍｍ×厚さＨ：５〜５０ｍｍの大型板材とされている。
このシリコン部材１０の表面には、図２に示すように、シリコンの反応物で構成されたコーティング層が形成されており、本実施形態では、コーティング層としてシリコン酸化膜１１が形成されている。
ここで、このシリコン酸化膜１１（コーティング層）の膜厚ｔ０は、１５ｎｍ≦ｔ０≦６００ｎｍの範囲内とされており、好ましくは３０ｎｍ≦ｔ０≦５２０ｎｍの範囲内とされている。
このシリコン部材１０は、次のような工程で製造される。
まず、シリコン部材１０の素材となる単結晶シリコンインゴット、擬単結晶シリコンインゴット、多結晶シリコンインゴットを準備する。
ここで、シリコン部材１０の素材となる単結晶シリコンインゴットは、いわゆるＣＺ法で製造される。
また、シリコン部材１０の素材となる擬単結晶シリコンインゴット、多結晶シリコンインゴットは、図７に示す柱状晶シリコンインゴット製造装置５０によって製造される。
柱状晶シリコンインゴット製造装置５０は、シリコン融液Ｌが貯留されるルツボ６０と、このルツボ６０が載置されるチルプレート５２と、このチルプレート５２を下方から支持する床下ヒータ５３と、ルツボ６０の上方に配設された天井ヒータ５４と、を備えている。また、ルツボ６０の周囲には、断熱材５５が設けられている。
チルプレート５２は、中空構造とされており、供給パイプ５６を介して内部にＡｒガスが供給される構成とされている。
ここで、柱状晶シリコンインゴットは、上述の柱状晶シリコンインゴット製造装置５０のルツボ６０内にシリコン原料を装入して加熱溶融してシリコン融液を生成し、床下ヒータ５３と天井ヒータ５４との出力を制御することにより、ルツボ６０の底部から上方に向けてシリコン融液を凝固させることによって製造される。
また、擬単結晶シリコンインゴットは、上述の柱状晶シリコンインゴット製造装置５０のルツボ６０の底部に単結晶シリコン板からなる複数個の種結晶を配置し、このルツボ６０内にシリコン原料を装入して加熱溶融してシリコン融液を生成し、床下ヒータ５３と天井ヒータ５４との出力を制御することにより、ルツボ６０の底部から上方に向けてシリコン融液を凝固させ、ルツボ６０内の複数個の種結晶それぞれから単結晶を成長させることにより得られる。この擬単結晶シリコンインゴットは、種結晶から成長させた単結晶部位を複数もつシリコンインゴットであり、種結晶の配置によっては、シリコンインゴット全体をほぼ単結晶にすることも可能である。
次に、単結晶シリコン、擬単結晶シリコン又は多結晶シリコンのインゴットを、バンドソーやワイヤーソーで切断し、所定サイズの板材１６を切り出す。
次の切り出した板材１６の表面を研削、研磨し、その後、エッチング処理を行う。なお、本実施形態では、エッチング液として、フッ酸と硝酸の混合液を用いている。これにより、板材１６の表層に存在する歪み層を除去する。
その後、板材１６に対して酸化処理を行う。板材１６を真空容器に装入して一定の温度にまで加熱し、酸化性ガスを真空容器内に導入することで、板材１６の表面のシリコンを酸化させてシリコン酸化膜１１（コーティング層）を形成する。なお、シリコン酸化膜１１（コーティング層）の膜厚ｔ０は、酸化処理時の温度、ガス流量を調整することによって制御することができる。
このとき、板材１６の表面には、傷やマイクロクラックが存在している。この表面を酸化処理してシリコン酸化膜１１を形成すると、図３に示すように、板材１６の内部側に向けてもシリコン酸化膜１１が成長（侵食）していき、板材１６の表面に存在していた傷やマイクロクラックが消滅することになる。詳しく説明すると、このシリコン酸化膜１１中の酸素がシリコン酸化膜１１中で固体内拡散し、さらに板材１６に相当する部分まで拡散する（図３の場合の下方への拡散）。そして、拡散した酸素が拡散した先に存在する板材１６のシリコンと反応することで、板材１６の内部側に向けて成長（侵食）する。
なお、本実施形態では、図３に示すように、シリコン酸化膜１１形成前の板材１６の表面Ｓから板材１６の内部側に向けて成長したシリコン酸化膜１１の厚さｔ１（シリコンの侵食深さｔ１）が、シリコン酸化膜１１全体の厚さｔ０に対して、ｔ１＝０．４５×ｔ０とされている。
このような構成とされた本実施形態であるシリコン部材１０は、液晶パネルの保持板として使用され、熱処理工程において、例えば６００〜８００℃といった高温に加熱されることになる。
上述のような構成とされた本実施形態であるシリコン部材１０によれば、その表面に、板材１６の表面のシリコンを酸化させることによって形成されたシリコン酸化膜１１（コーティング層）を有しているので、表面の傷やマイクロクラックが、シリコン酸化膜１１（コーティング層）が形成される過程で消滅することになる。よって、これらの傷やマイクロクラックを起点とした割れの発生を抑制することが可能となる。これにより、幅Ｗ：
５００〜１５００ｍｍ×長さＬ：５００〜１５００ｍｍ×厚さＨ：５〜５０ｍｍの大型の板状のシリコン部材１０を高温環境下で用いた場合であっても、熱応力等で割れが発生することを抑制できる。
また、本実施形態では、シリコン酸化膜１１（コーティング層）の膜厚ｔ０が、ｔ０≧１５ｎｍとされているので、表面の傷やマイクロクラックを消滅させることができ、割れの発生を確実に抑制することができる。さらに、シリコン酸化膜１１（コーティング層）の膜厚ｔ０が、ｔ０≦６００ｎｍとされているので、酸化処理時間を短縮することができ、このシリコン部材１０を効率良く生産することができる。
ここで、シリコン酸化膜１１（コーティング層）の膜厚ｔ０を、ｔ０≧３０ｎｍとすれば、表面の傷やマイクロクラックをより十分に消滅させることができ、割れの発生を確実に抑制することができる。また、シリコン酸化膜１１（コーティング層）の膜厚ｔ０を、ｔ０≦５２０ｎｍとすれば、酸化処理時間をさらに短縮することができ、このシリコン部材１０を効率良く生産することができる。
さらに、本実施形態では、シリコン酸化膜１１形成前の板材１６の表面Ｓから板材１６の内部側に向けて成長したシリコン酸化膜１１の厚さｔ１（シリコンの侵食深さｔ１）が、シリコン酸化膜１１全体の厚さｔ０に対して、ｔ１＝０．４５×ｔ０とされているので、シリコン酸化膜１１（コーティング層）を形成することで、確実に傷やマイクロクラックを消滅させることが可能となる。
次に、本発明の第二の参考実施形態であるシリコン部材１１０について、図４を参照にして説明する。
この第二の参考実施形態においては、シリコン部材１１０の表面に形成されたコーティング層が、シリコンナイトライド膜１１１とされている。このシリコンナイトライド膜１１１（コーティング層）の膜厚ｔ１０は、１５ｎｍ≦ｔ１０≦５０ｎｍの範囲内とされている。
このシリコンナイトライド膜１１１（コーティング層）は、図４に示すように、シリコンの板材１１６の表面を熱窒化処理することで形成されており、シリコンナイトライド膜１１１形成前の板材１１６の表面から板材１１６の内部側に向けて成長したシリコンナイトライド膜１１１の厚さｔ１１（シリコンの侵食深さｔ１１）が、シリコンナイトライド膜１１１全体の膜厚ｔ１０に対して、ｔ１１＝０．８８×ｔ１０とされている。
以上のような構成とされた本実施形態であるシリコン部材１１０によれば、その表面に、板材１１６の表面のシリコンを窒化させることによって形成されたシリコンナイトライド膜１１１（コーティング層）を有しているので、表面の傷やマイクロクラックが、シリコンナイトライド膜１１１（コーティング層）が形成される過程で消滅することになる。よって、これらの傷やマイクロクラックを起点とした割れの発生を抑制することが可能となる。
また、本実施形態では、シリコンナイトライド膜１１１（コーティング層）の膜厚ｔ１０が、ｔ１０≧１５ｎｍとされているので、表面の傷やマイクロクラックを十分に消滅させることができ、割れの発生を確実に抑制することができる。さらに、シリコンナイトライド膜１１１（コーティング層）の膜厚ｔ１０が、ｔ１０≦５０ｎｍとされているので、窒化処理時間を短縮することができ、このシリコン部材１１０を効率良く生産することができる。
さらに、本実施形態では、シリコンナイトライド膜１１１形成前の板材１１６の表面Ｓから板材１１６の内部側に向けて成長したシリコンナイトライド膜１１１の厚さｔ１１（シリコンの侵食深さｔ１１）が、シリコンナイトライド膜１１１全体の膜厚ｔ１０に対して、ｔ１１＝０．８８×ｔ１０とされているので、シリコンナイトライド膜１１１（コーティング層）を形成することで、確実に傷やマイクロクラックを消滅させることが可能となる。
次に、本発明の第三の参考実施形態であるシリコン部材について、図５を参照にして説明する。
この第三の参考実施形態においては、図５に示すように、シリコン部材２１０の表面にシリコン酸化膜２１１からなるコーティング層を形成した後に、このシリコン酸化膜２１１（コーティング層）を除去して、シリコンを露出させた構成とされている。なお、シリコン酸化膜の厚さが厚い場合は、シリコン酸化膜層を残すように研磨し、残ったシリコン酸化膜層は、緩衝フッ酸溶液で除去する。また、シリコン酸化膜の厚さが厚くない場合は、緩衝フッ酸溶液で除去する。緩衝フッ酸溶液によるシリコン酸化膜層の除去は、例えばＨＦ：ＮＨ４Ｆ＝７：１の組成で、室温で行った。
ここで、板材２１６の表面に形成されたシリコン酸化膜２１１は、板材２１６の内部側に向けても成長していき、板材２１６の表面に存在していた傷やマイクロクラックが消滅することになる。なお、本実施形態では、図５に示すように、シリコン酸化膜２１１形成前の板材２１６の表面Ｓから板材２１６の内部側に向けて成長したシリコン酸化膜２１１の厚さｔ２１（シリコンの侵食深さｔ２１）が、シリコン酸化膜２１１全体の厚さｔ２０に対して、ｔ２１＝０．４５×ｔ２０とされている。
そして、このシリコン酸化膜２１１を除去していることから、本実施形態であるシリコン部材２１０においては、元の板材２１６の表面Ｓから厚さｔ２１の部分が除去されたものとされている。
この構成のシリコン部材２１０においては、板材２１６の表面のシリコンを酸化させることによってシリコン酸化膜２１１（コーティング層）を形成しているので、表面の細かい傷やマイクロクラックが、シリコン酸化膜２１１（コーティング層）が形成される過程で消滅することになる。そして、このシリコン酸化膜２１１（コーティング層）を除去しているので、傷やマイクロクラックのないシリコン部材２１０を得ることができる。さらに、熱処理時において、他の部材等に酸素、窒素等の不純物が混入することを抑制することが可能となる。
さらに、熱処理温度が高温でない３００〜９００℃では、他の部材等に酸素、窒素等の不純物が混入することはないので、再度、シリコン部材２１０の表層にシリコン酸化膜やシリコンナイトライド膜を形成してもよい。この表層のコーティング層は傷の形成を防ぎ、あるいはコーティング層除去後に入ったミクロな傷を消滅させることができ、これらの傷やマイクロクラックを起点とした割れの発生を抑制することが可能となる。
次に、本発明の第四の参考実施形態であるシリコン部材について、図６を参照にして説明する。
この第四の参考実施形態においては、図６に示すように、板材３１６の表面を研磨し、その後エッチング処理することにより、表面の傷、マイクロクラックを除去している。そして、表面の算術平均粗さＲａを２ｎｍ以下としている。
なお、本実施形態では、研磨、エッチング処理によって元の板材３１６の表面Ｓから厚さｔ３１の部分が除去されたものとされており、その厚さを、１００ｎｍ≦ｔ３１≦５０００ｎｍの範囲内としている。
この構成のシリコン部材３１０においては、シリコン部材３１０の表面を研磨し、その後エッチング処理することにより、表面の傷、マイクロクラックを除去しており、表面の算術平均粗さＲａを２ｎｍ以下としているので、傷やマイクロクラックの少ないシリコン部材３１０を得ることができる。さらに、熱処理時において、他の部材等に酸素、窒素等の不純物が混入することを抑制することが可能となる。また、本実施形態では、研磨、エッチング処理によって除去する厚みｔ３１を、１００ｎｍ≦ｔ３１≦５０００ｎｍの範囲内としているので、確実に、傷やマイクロクラックを除去することができる。
以上、本発明の実施形態であるシリコン部材について説明したが、これに限定されることはなく、適宜設計変更することができる。
例えば、図１に示すように、板状のシリコン部材を例に挙げて説明したが、これに限定されることはなく、半導体製造装置内に配置されるシリコン製のリング材、円板、板材等や、熱処理装置内で用いられるシリコン製の角材、棒材、バルク材等、加熱される環境下で用いられるシリコン部材等であってもよい。
本発明の効果を確認すべく行った確認実験の結果を示す。
以下の手順で、本発明例１−１０、参考例１１−２１、比較例１，２のシリコン部材（シリコン板）を作製し、得られたシリコン部材の表面粗さ（算術平均粗さＲａ）の測定、及び、４点曲げ試験を実施した。
（本発明例１−８）
１０００ｍｍ×１０００ｍｍ×高さ３００ｍｍの多結晶シリコンインゴット（一方向凝固させた柱状晶インゴット）からバンドソーにより、１０００ｍｍ×１０００ｍｍ×厚さ２０ｍｍの板材を切り出した。
次に、この板材の両面を研磨機で研磨した後、フッ酸と硝酸の混合液によって両面をエッチングした。その後、純水にて十分に洗浄した。
得られた板材を酸化炉に装入し、ウェット酸化（パイロジェニック酸化）により、温度９００℃で表１に示す時間保持し、シリコン板の表面に表１に示す膜厚のシリコン酸化膜を形成した。
（本発明例９−１０）
１０００ｍｍ×１０００ｍｍ×高さ３００ｍｍの擬単結晶シリコンインゴット（種結晶を用いた一方向凝固させた柱状晶インゴット）からバンドソーにより、１０００ｍｍ×１０００ｍｍ×厚さ２０ｍｍの板材を切り出した。
次に、この板材の両面を研磨機で研磨した後、フッ酸と硝酸の混合液によって両面をエッチングした。その後、純水にて十分に洗浄した。
得られた板材を酸化炉に装入し、ウェット酸化（パイロジェニック酸化）により、温度９００℃で表１に示す時間保持し、シリコン板の表面に表１に示す膜厚のシリコン酸化膜を形成した。
（参考例１１）
１０００ｍｍ×１０００ｍｍ×高さ３００ｍｍの多結晶シリコンインゴット（一方向凝固させた柱状晶インゴット）からバンドソーにより、１０００ｍｍ×１０００ｍｍ×厚さ２０ｍｍの板材を切り出した。
次に、この板材の両面を研磨機で研磨した後、フッ酸と硝酸の混合液によって両面をエッチングした。その後、純水にて十分に洗浄した。
得られた板材を、熱処理炉に装入し、アンモニアを流して、温度１０５０℃で９０分間保持し、シリコン板の表面に膜厚１５ｎｍのシリコンナイトライド膜を形成した。
（参考例１２）
上述した本発明例５のシリコン板を用いて、このシリコン板の表面に形成されたシリコン酸化膜を除去した。シリコン酸化膜除去には、フッ酸（４８％）：硝酸（７０％）：純水＝３：２：６の混酸水溶液を用い、室温で行った。除去時間は２分であった。
（参考例１３）
上述した本発明例５のシリコン板を用いて、このシリコン板の表面に形成されたシリコン酸化膜を除去した。シリコン酸化膜除去には、フッ酸（４８％）：硝酸（７０％）：純水＝３：２：６の混酸水溶液を用い、室温で行った。除去時間は１分３０秒であった。その後、残りのシリコン酸化膜の除去を、緩衝フッ酸溶液を用い、室温で行った。除去時間は、３０分であった。
（参考例１４−１５）
上述した本発明例９のシリコン板を用いて、このシリコン板の表面に形成されたシリコン酸化膜を除去した。シリコン酸化膜除去には、フッ酸（４８％）：硝酸（７０％）：純水＝３：２：６の混酸水溶液を用い、室温で行った。除去時間は１分３０秒であった。その後、残りのシリコン酸化膜の除去を、緩衝フッ酸溶液を用い、室温で行った。除去時間は、３０分であった。
（参考例１６−１７）
上述した参考例１３のシリコン板を酸化炉に装入し、ウェット酸化（パイロジェニック酸化）により、温度９００℃で表２に示す時間保持し、シリコン板の表面に表２に示す膜厚のシリコン酸化膜を形成した。
（参考例１８−１９）
上述した参考例１５のシリコン板を酸化炉に装入し、ウェット酸化（パイロジェニック酸化）により、温度９００℃で表２に示す時間保持し、シリコン板の表面に表２に示す膜厚のシリコン酸化膜を形成した。
（参考例２０）
本発明例１のシリコン板を用いて、このシリコン板の表面に形成されたシリコン酸化膜を除去した。シリコン酸化膜除去には、緩衝フッ酸溶液を用い、室温で行った。その後、得られた板材を、熱処理炉に装入し、アンモニアを流して、温度１０５０℃で９０分間保持し、シリコン板の表面に膜厚１５ｎｍのシリコンナイトライド膜を形成した。
（参考例２１）
１０００ｍｍ×１０００ｍｍ×高さ３００ｍｍの多結晶シリコンインゴット（一方向凝固させた柱状晶インゴット）からバンドソーにより、１０００ｍｍ×１０００ｍｍ×厚さ２０ｍｍの板材を切り出した。
この板材の両面を研磨機で研磨した後、フッ酸（４８％）：硝酸（７０％）：純水＝３：２：６の混酸水溶液によって両面をエッチングした。この研磨とエッチングにより、板材の表面を厚さ５μｍ分除去した。
（比較例１）
１０００ｍｍ×１０００ｍｍ×高さ３００ｍｍの多結晶シリコンインゴット（一方向凝固させた柱状晶インゴット）からバンドソーにより、１０００ｍｍ×１０００ｍｍ×厚さ２０ｍｍの板材を切り出した。この板材の両面を研削機で研削した。
（比較例２）
１０００ｍｍ×１０００ｍｍ×高さ３００ｍｍの多結晶シリコンインゴット（一方向凝固させた柱状晶インゴット）からバンドソーにより、１０００ｍｍ×１０００ｍｍ×厚さ２０ｍｍの板材を切り出した。この板材の両面を研磨機で研磨した。
（シリコン酸化膜及びシリコンナイトライド膜の膜厚）
本発明例１−１０、参考例１１−２０について、得られたシリコン酸化膜及びシリコンナイトライド膜の膜厚を測定した。また、膜形成前の板材の表面から板材の内部側に向けて成長した厚さ（侵食深さ）についても計算により評価した。シリコン酸化膜、シリコンナイトライド膜厚は分光エリプソメーターを用いて測定した。また、ＳｉとＳｉＯ２の密度と分子量から、シリコン酸化膜の全厚さをｔ０とすれば、シリコン酸化膜はｔ１＝０．４５×ｔ０だけ内部側に向けて成長したことになる。ＳｉとＳｉ３Ｎ４の密度と分子量から、シリコンナイトライド膜の全厚さをｔ０とすれば、シリコンナイトライド膜はｔ１１＝０．８８×ｔ１０だけ内部側に向けて成長したことになる。測定結果を表１及び表２に示す。
（表面粗さＲａ）
本発明例１−１０、参考例１１−２１及び比較例２の表面粗さについては、ＡＦＭを用いて測定した。
比較例１の表面粗さについては、デクタック表面粗さ計（１０μｍ走査）で測定した。
測定結果を表１及び表２に示す。
（４点曲げ試験）
得られた供試材を用いて４点曲げ試験を実施した。４点曲げはＪＩＳ＝Ｒ１６０１に基づいて実施した。試料サイズは長さ４０ｍｍ、幅４ｍｍ、厚さ３ｍｍである。測定結果を表１及び表２に示す。
Figure 0006399171
Figure 0006399171
シリコン板の表面を研削した比較例１では、表面の算術平均粗さＲａが５０μｍ、４点曲げ試験の最大荷重が３０ＭＰａと低く、割れが発生しやすいものであった。
また、シリコン板の表面を研磨した比較例２では、表面の算術平均粗さＲａが０．９μｍ、４点曲げ試験の最大荷重が１５４ＭＰａとなっており、比較例１よりは改善されているものの、割れが発生しやすいものであった。
これに対して、本発明例１−１０、参考例１１−２１においては、４点曲げ試験の最大荷重が大きく、割れが抑制されていることが確認される。特に、シリコン酸化膜やシリコンナイトライド膜を形成した本発明例１−１０、参考例１１，１６−１９においては、表面粗さに関係なく、４点曲げ試験の結果が良好であった。さらに、本発明例９−１０、参考例１８−１９においては、表面粗さも４点曲げ試験も結果が良好であった。
以上の結果から、本発明例によれば、加熱される環境下で用いられた場合であっても、割れの発生を抑制することが可能なシリコン部材を提供することができることが確認された。
１０、１１０、２１０、３１０ シリコン部材
１１ シリコン酸化膜（コーティング層）
１１１ シリコンナイトライド膜（コーティング層）
１６、１１６、２１６、３１６ 板材

Claims (6)

  1. 加熱される環境下で用いられるシリコン部材であって、
    ５００ｍｍ角以上の板状をなし、
    マイクロクラックを含有する表面を被覆するコーティング層を有し、前記コーティング層は、表面のシリコンを反応させることによって形成され、前記シリコン部材の内部側に向けて成長した領域を有するシリコン酸化膜であり、このコーティング層の厚さが１５ｎｍ以上６００ｎｍ以下であることを特徴とするシリコン部材。
  2. 表面の算術平均粗さＲａが１．５ｎｍ以下とされていることを特徴とする請求項１に記載のシリコン部材。
  3. 前記シリコン酸化膜の膜厚が３０ｎｍ以上５２０ｎｍ以下の範囲内とされていることを特徴とする請求項１又は請求項２に記載のシリコン部材。
  4. 多結晶シリコンからなることを特徴とする請求項１から請求項３のいずれか一項に記載のシリコン部材。
  5. 擬単結晶シリコンからなることを特徴とする請求項１から請求項３のいずれか一項に記載のシリコン部材。
  6. 請求項１から請求項５のいずれか一項に記載されたシリコン部材の製造方法であって、
    マイクロクラックを含有する表面のシリコンを反応させることにより、シリコン酸化膜からなるコーティング層を形成するコーティング層形成工程を備えており、
    前記コーティング層形成工程は、パイロジェニック酸化による酸化処理工程であることを特徴とするシリコン部材の製造方法。
JP2017151896A 2013-03-28 2017-08-04 シリコン部材及びシリコン部材の製造方法 Active JP6399171B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013067952 2013-03-28
JP2013067952 2013-03-28

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2014068909A Division JP6278264B2 (ja) 2013-03-28 2014-03-28 シリコン部材及びシリコン部材の製造方法

Publications (2)

Publication Number Publication Date
JP2017208571A JP2017208571A (ja) 2017-11-24
JP6399171B2 true JP6399171B2 (ja) 2018-10-03

Family

ID=50439172

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2014068909A Active JP6278264B2 (ja) 2013-03-28 2014-03-28 シリコン部材及びシリコン部材の製造方法
JP2017151896A Active JP6399171B2 (ja) 2013-03-28 2017-08-04 シリコン部材及びシリコン部材の製造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2014068909A Active JP6278264B2 (ja) 2013-03-28 2014-03-28 シリコン部材及びシリコン部材の製造方法

Country Status (6)

Country Link
US (2) US10770285B2 (ja)
EP (1) EP2784422B1 (ja)
JP (2) JP6278264B2 (ja)
KR (1) KR102211607B1 (ja)
CN (1) CN104078385B (ja)
TW (1) TWI602779B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104562192B (zh) * 2015-01-30 2017-05-03 扬州荣德新能源科技有限公司 一种多晶硅锭的铸造方法
JP6416140B2 (ja) * 2016-02-12 2018-10-31 信越化学工業株式会社 多結晶シリコン棒および多結晶シリコン棒の選別方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5845177B2 (ja) * 1979-03-09 1983-10-07 富士通株式会社 半導体表面絶縁膜の形成法
JP3285723B2 (ja) 1994-11-17 2002-05-27 信越半導体株式会社 半導体熱処理用治具及びその表面処理方法
US5610104A (en) * 1996-05-21 1997-03-11 Cypress Semiconductor Corporation Method of providing a mark for identification on a silicon surface
US6797323B1 (en) * 1996-11-29 2004-09-28 Sony Corporation Method of forming silicon oxide layer
JPH11121417A (ja) * 1997-10-09 1999-04-30 Mitsubishi Electric Corp 半導体基板の処理システムおよび処理方法
EP1171905A1 (en) 1999-04-15 2002-01-16 Integrated Materials, Inc. Silicon fixtures for wafer processing and method of fabrication
US20030196588A1 (en) * 2000-02-10 2003-10-23 Norihiro Kobayashi Silicon boat with protective film, method of manufacture thereof, and silicon wafer heat-treated using silicon boat
US6727191B2 (en) * 2001-02-26 2004-04-27 Integrated Materials, Inc. High temperature hydrogen anneal of silicon wafers supported on a silicon fixture
JP3839281B2 (ja) * 2001-07-05 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
US20040173948A1 (en) * 2002-09-19 2004-09-09 Pandelisev Kiril A. Process and apparatus for silicon boat, silicon tubing and other silicon based member fabrication
JP3972641B2 (ja) 2001-12-04 2007-09-05 株式会社Ｓｕｍｃｏ 半導体基板用支持治具
JP4267276B2 (ja) * 2002-08-30 2009-05-27 ユニバーサル製缶株式会社 キャップ付ボトル缶およびキャッピング方法
US7667301B2 (en) 2002-09-27 2010-02-23 Hitachi Kokusai Electric Inc. Thermal treatment apparatus, method for manufacturing semiconductor device, and method for manufacturing substrate
EP1513193A4 (en) 2003-02-14 2007-02-28 Sumco Corp PROCESS FOR PRODUCING A SILICON WAFER
EP1615261B8 (en) 2003-04-02 2019-09-18 SUMCO Corporation Semiconductor wafer heat treatment jig
US7163393B2 (en) * 2004-02-02 2007-01-16 Sumitomo Mitsubishi Silicon Corporation Heat treatment jig for semiconductor silicon substrate
WO2006035879A1 (ja) * 2004-09-30 2006-04-06 Hitachi Kokusai Electric Inc. 熱処理装置及び基板の製造方法
US20070090408A1 (en) * 2005-09-29 2007-04-26 Amlan Majumdar Narrow-body multiple-gate FET with dominant body transistor for high performance
JP2007099536A (ja) 2005-09-30 2007-04-19 Fujifilm Corp 機能性構造物素子、機能性構造物素子の製造方法及び機能性構造物製造用基板
EP1974076A2 (en) 2006-01-20 2008-10-01 BP Corporation North America Inc. Methods and apparatuses for manufacturing geometric multicrystalline cast silicon and geometric multicrystalline cast silicon bodies for photovoltaics
JP5449645B2 (ja) * 2006-12-05 2014-03-19 三菱マテリアル株式会社 熱処理用シリコンプレートの製造方法。
JP2010259160A (ja) 2009-04-22 2010-11-11 Sumitomo Precision Prod Co Ltd 発電装置およびシリコン片の製造方法
US8987737B2 (en) * 2011-03-15 2015-03-24 Jx Nippon Mining & Metals Corporation Polycrystalline silicon wafer
CN102881590B (zh) 2011-07-12 2017-05-10 联华电子股份有限公司 修补层形成方法及金属氧化物半导体晶体管结构

Also Published As

Publication number Publication date
US20200365399A1 (en) 2020-11-19
KR102211607B1 (ko) 2021-02-02
EP2784422A3 (en) 2014-10-29
EP2784422B1 (en) 2017-10-04
TWI602779B (zh) 2017-10-21
CN104078385B (zh) 2018-07-13
KR20140118905A (ko) 2014-10-08
US10770285B2 (en) 2020-09-08
TW201509798A (zh) 2015-03-16
JP2017208571A (ja) 2017-11-24
JP2014209620A (ja) 2014-11-06
CN104078385A (zh) 2014-10-01
EP2784422A2 (en) 2014-10-01
US20140291680A1 (en) 2014-10-02
JP6278264B2 (ja) 2018-02-14

Similar Documents

Publication Publication Date Title
JP2015002207A (ja) ＳｉＣエピタキシャルウェハ及びその製造方法
JP5071217B2 (ja) 縦型熱処理用ボートおよびそれを用いたシリコンウエーハの熱処理方法
CN104952708A (zh) 碳化硅半导体装置的制造方法
JP2008532315A (ja) バッフル・ウェーハおよびそのために使用されるランダム配向した多結晶シリコン
KR101313462B1 (ko) 실리콘 웨이퍼의 열처리 방법
JP2013004825A5 (ja)
TWI471970B (zh) A wafer-supporting jig and a method for manufacturing a crystal tube for a vertical type heat treatment and a wafer support
JP6399171B2 (ja) シリコン部材及びシリコン部材の製造方法
JP6288323B2 (ja) 熱酸化異種複合基板の製造方法
TWI680512B (zh) 矽晶圓之研磨方法、矽晶圓之製造方法及矽晶圓
JP5590644B2 (ja) シリコンウェーハの熱処理方法
TWI523107B (zh) 矽晶圓之熱處理方法
JP5929520B2 (ja) ダイヤモンド系膜の製造方法およびそれに用いられる複合基板
JP5350623B2 (ja) シリコンウエハの熱処理方法
JP3773973B2 (ja) シリコン成形体用前駆体
KR20160118139A (ko) 실리콘 웨이퍼의 제조 방법
JP2010177495A (ja) シリコンウェーハの熱処理方法
JP2004221435A (ja) 半導体ウエーハの製造方法及び半導体ウエーハ
JP5583070B2 (ja) シリコンウェーハの熱処理方法
JP2010177494A (ja) シリコンウェーハの熱処理方法
JP2006203124A (ja) 熱処理用部材及びその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170901

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170901

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180627

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180820

R150 Certificate of patent or registration of utility model

Ref document number: 6399171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150