KR101356303B1 - 다결정 실리콘 웨이퍼 - Google Patents

다결정 실리콘 웨이퍼 Download PDF

Info

Publication number
KR101356303B1
KR101356303B1 KR1020137022002A KR20137022002A KR101356303B1 KR 101356303 B1 KR101356303 B1 KR 101356303B1 KR 1020137022002 A KR1020137022002 A KR 1020137022002A KR 20137022002 A KR20137022002 A KR 20137022002A KR 101356303 B1 KR101356303 B1 KR 101356303B1
Authority
KR
South Korea
Prior art keywords
plane
polycrystalline silicon
wafer
silicon wafer
total area
Prior art date
Application number
KR1020137022002A
Other languages
English (en)
Other versions
KR20130102652A (ko
Inventor
히로시 다카무라
료 스즈키
Original Assignee
제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 filed Critical 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤
Publication of KR20130102652A publication Critical patent/KR20130102652A/ko
Application granted granted Critical
Publication of KR101356303B1 publication Critical patent/KR101356303B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C—CHEMISTRY; METALLURGY
    • C01—INORGANIC CHEMISTRY
    • C01B—NON-METALLIC ELEMENTS; COMPOUNDS THEREOF; METALLOIDS OR COMPOUNDS THEREOF NOT COVERED BY SUBCLASS C01C
    • C01B33/00—Silicon; Compounds thereof
    • C01B33/02—Silicon
    • C01B33/037—Purification
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B11/00—Single-crystal growth by normal freezing or freezing under temperature gradient, e.g. Bridgman-Stockbarger method
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B28/00—Production of homogeneous polycrystalline material with defined structure
    • C30B28/04—Production of homogeneous polycrystalline material with defined structure from liquids
    • C30B28/06—Production of homogeneous polycrystalline material with defined structure from liquids by normal freezing or freezing under temperature gradient
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/182—Special manufacturing methods for polycrystalline Si, e.g. Si ribbon, poly Si ingots, thin films of polycrystalline Si
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/546—Polycrystalline silicon PV cells
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Metallurgy (AREA)
  • Materials Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Silicon Compounds (AREA)

Abstract

일 방향 응고법에 의해서 제조된 다결정 실리콘 웨이퍼로서, 직경이 450 ㎜ 이상, 두께가 900 ㎛ 이상, 평균 결정립경이 5 ∼ 50 ㎜ 이고, 1 피스로 구성되어 있는 것을 특징으로 하는 다결정 실리콘 웨이퍼. 대형의 다결정 실리콘 웨이퍼에 있어서, 웨이퍼 사이즈가 450 ㎜ 이상이고, 결정 사이즈가 크고, 표면 조도가 작고, 웨이퍼면의 청정도가 높고, 일정한 결정 방위를 가져 연마면의 요철을 적게 하고, 또한 단결정 실리콘 웨이퍼에 가까운 휨량이 되는, 단결정 실리콘 웨이퍼의 기계적 물성과 유사한 대형 다결정 실리콘 웨이퍼를 제공하는 것에 있다.

Description

다결정 실리콘 웨이퍼{POLYCRYSTALLINE SILICON WAFER}
본 발명은 일 방향 응고 다결정 실리콘 잉곳을 사용한 저가의 450 ㎜ 이상의 실리콘 웨이퍼에 관한 것이다.
LSI 프로세스에 사용되는 단결정 실리콘 웨이퍼의 형상은 시대와 함께 대구경화되고 있고, 장래에는 직경 450 ㎜ 이상의 웨이퍼로 이행될 것으로 이야기되고 있다. 그러나 현 상황에서는, 직경 450 ㎜ 이상의 대형 단결정 웨이퍼의 제조는, 양산면 (결정 중량, 인상 시간, 냉각 방법 등의 문제), 품질면 (결정 결함, 가공 결함, 평탄도, 표면 청정성 등의 문제) 에 많은 과제가 남아 있는 것 외에, 특히 비용면에 큰 과제 (매우 고가) 가 있기 때문에, 공급 가능한 수량은 불충분하고, 이행 준비가 갖추어져 있다고는 할 수 없는 상황이다.
한편, 실리콘 웨이퍼는 모두가 LSI 칩의 제조에 사용되는 것은 아니고, 공정 관리나 안정화를 위해서 반드시 단결정이 필요하지는 않은 더미 웨이퍼 (필러 웨이퍼) 의 용도가 있다. 특히, 직경 450 ㎜ 이상의 단결정 웨이퍼의 공급이 불투명한 상황 하에서, 앞으로 직경 450 ㎜ 이상의 대형 단결정 웨이퍼용으로서 개발되는, 신형의 각종 반도체 제조·검사 장치의 시험 제작·테스트 운용에는 더미 웨이퍼가 필요 불가결할 것이다. 그러나, 대구경 단결정 실리콘 웨이퍼와 대구경 다결정 실리콘 더미 웨이퍼 사이에는 표면 조도, 표면 청정성, 기계적 물성면에서 많은 차이점이 있기 때문에, 고가의 단결정 웨이퍼를 더미 웨이퍼로서 사용해야만 하는 케이스도 많고, 이것이 LSI 프로세스 개발의 지연이나 비용 증대를 초래하는 요인으로 되어 있다.
그래서, 본 발명에서는, 단결정 실리콘 웨이퍼의 표면 성상이나 기계적 물성과 유사한 450 ㎜ 이상의 더미 웨이퍼로서 적응 가능한 저가의 다결정 실리콘 웨이퍼를 제공하는 것을 목적으로 한다.
본 발명에서는, 초크랄스키법 (Cz 법) 이나 플로팅 존법 (FZ 법) 에 의해서 제조되는 단결정 잉곳은 사용하지 않고, 가열 용해 후, 일 방향 응고에 의해서 제조된 실리콘 잉곳을 사용한다.
용해법으로 제조된 다결정의 실리콘 잉곳은 지금까지 태양 전지용 웨이퍼로 사용되어 왔으나, 반도체용의 450 ㎜ 이상의 실리콘 웨이퍼로서 사용되는 경우는 전혀 없었다. 그 이유로서 아래의 것을 생각할 수 있다.
태양 전지용 잉곳의 용해에서는, 가로세로 680 ㎜ 이상의 크기의 블록이 제조된다. 그러나 1 장의 태양 전지용의 실리콘 웨이퍼의 사이즈 (셀 사이즈) 는 가로세로 156 ㎜ 가 일반 사이즈로 되어 있고, 그것이 여러 장 첩합 (貼合) 되어 큰 태양 전지 패널을 구성한다.
1 장의 셀 사이즈가 156 ㎜ 로 작은 이유는, 대형 사이즈 그대로 가공하여 태양 전지 셀로 하는 경우의 기술적 곤란함에 더하여, 사이즈의 대형화에 수반하여 웨이퍼 두께를 늘리지 않으면 쉽게 깨지는 한편, 비용 절감의 관점에서 웨이퍼를 보다 얇게 하는 요구가 존재하는 것, 셀 사이즈가 지나치게 크면 태양 전지 패널 사이즈의 설계가 제약을 받게 되어 사용성이 좋지 않기 때문이다.
셀 웨이퍼의 두께는 통상 200 ㎛ 이지만, 최근에는 100 ㎛ 까지 얇게 한 것도 등장하고 있다. 또, 태양 전지용 Si 웨이퍼의 표면 조도는 일반적으로 Ra 0.2 ∼ 2 ㎛ 이고, 최근에는 광의 반사를 억제하여 광전기 변환 효율을 올리기 위해서 의도적으로 웨이퍼 표면을 거칠게 하는 방향에 있다.
웨이퍼의 결정립경에서 보면, 과거의 LSI 용 소결 실리콘제 웨이퍼에서는, 특허문헌 1 에 기재되어 있는 바와 같이 결정립경 100 ㎛ 이하의 소결체이고, 또 특허문헌 2 에 나타내는 바와 같이 평균 입경 1 ∼ 10 ㎛ 의 소결체로 되어, 본 발명에 의한 다결정 실리콘의 결정립경과 비교하여 현격하게 작다.
이들 소결 실리콘제 더미 웨이퍼는, 항절력, 인장 강도, 비커스 경도를 조정하여 웨이퍼의 강도를 높이는 것은 가능해도, 웨이퍼의 중력 휨량을 단결정 실리콘 웨이퍼의 그것에 근접시키기에는 자체적으로 한계가 있어, 직경 450 ㎜ 이상의 더미 웨이퍼로서 사용하는 것이 극히 한정되는 원인으로 되어 있다.
또한, 웨이퍼면의 청정도에서 보면, 태양 전지용 다결정 실리콘 웨이퍼에서는 변환 효율에 영향을 주는 재료 내부의 순도는 7 N 이상이 요구되지만, 웨이퍼 표면의 순도는 광이 산란되어 버리는 오염이 부착되어 있지 않을 정도이면 되었다. 한편, 소결법으로 제조된 LSI 용 소결 실리콘제 웨이퍼는, 반도체 프로세스에 도입하기 위해서 표면은 엄격하게 세정되지만, 분말을 제조할 때에 재료 내부에 혼입된 불순물이 잔류하여 표면 청정도의 개선에는 한계가 있었다.
종래 기술에 있어서의 다결정 실리콘의 결정 방위에 대해서는 (111), (110), (100) 를 주면방위로 하고 있다 (특허문헌 3, 특허문헌 4). 통상적인 용해 Si 잉곳의 결정립경은 수 ㎜ 내지 100 ㎜ 로 크다. 이 때문에, 각 결정립의 방위에 의한 연마 속도의 차이로 인해서 매크로한 요철이 발생되어 버린다는 문제가 여전히 남아 있었다.
또, 종래 기술에 있어서, 다결정 실리콘을 더미 웨이퍼로서 사용하는 경우에는, 단결정 실리콘과 거의 동일한 거동이 되는 것으로 기대되어, 단결정 실리콘 웨이퍼의 휨량으로부터 일탈하지 않도록 하는 것이 매우 중요했으나, 특허문헌 3, 특허문헌 4 에는 이 점에 대해서도 문제가 있었다. 어느 것이나 반도체용의 450 ㎜ 이상의 실리콘제 더미 웨이퍼로서 사용되지 않는 원인으로 되어 있었다.
더미 웨이퍼로서 사용하는 다결정 실리콘의 종래 기술을 참고로 들면, 예를 들어, 특허문헌 3 에는 다결정 실리콘의 결정 방위를 제어하는 것과, 마스킹제를 사용한 CMP 연마 가공을 실시하는 것과, 기판의 주면 상에 SiO2 산화막 두께를 구비함으로써, 평탄성을 갖고, 기계적 강도나 내열 충격성이 우수한, 저렴한 다결정 실리콘의 더미 웨이퍼가 제안되어 있다.
또, 일 방향 응고를 이용하는 기술로서, 특허문헌 4 에는 캐스트법을 사용한 Si 계 결정의 성장 방법에 있어서, 캐스트 성장 도가니의 바닥부에 Si 를 함유하는 결정편을 배치하고, 이어서 캐스트 성장용 도가니 내에, 결정편의 상방에 Si 원료를 배치하고, 추가로 캐스트 성장용 도가니를 가열하고, 결정편의 일부가 잔존하도록 Si 원료를 용해하여 Si 융액을 형성하고, 이것을 냉각 응고시킴으로써 Si 계 결정을 일 방향 성장시키는 기술이 개시되어 있다.
일본국 공개특허공보 2004-289065호 국제 공개번호 WO2009/011233 일본국 공개특허공보 2009-38220호 국제 공개번호 WO2005/007938
본 발명은 상기한 것을 감안하여 이루어진 것으로, 대형의 다결정 실리콘 웨이퍼에 있어서, 웨이퍼 사이즈가 450 ㎜ 이상이고, 결정 사이즈가 크고, 표면 조도가 작고, 웨이퍼면의 청정도가 높고, 일정한 결정 방위를 가져 연마면의 요철을 적게 하고, 또한 단결정 실리콘 웨이퍼에 가까운 휨량이 되는, 단결정 실리콘 웨이퍼의 기계적 물성과 유사한 대형의 다결정 실리콘 웨이퍼를 제공하는 것에 있다.
상기 과제를 해결하기 위해서, 본 발명자들은 다결정 실리콘의 제조 시험을 반복하여 검증한 결과, 단결정 실리콘 웨이퍼의 기계적 물성과 유사한 대형의 다결정 실리콘 웨이퍼를 얻을 수 있다는 지견 (知見) 을 얻었다.
본 발명은, 상기 지견에 기초하여,
1. 일 방향 응고법에 의해서 제조된 다결정 실리콘 웨이퍼로서, 주면방위가 (311) 면이고, 직경이 450 ㎜ 이상, 두께가 900 ㎛ 이상, 평균 결정립경이 5 ∼ 50 ㎜ 이고, 1 피스로 구성되어 있는 것을 특징으로 하는 다결정 실리콘 웨이퍼
2. 웨이퍼의 평균 표면 조도 Ra 가 1 ㎚ 이하인 것을 특징으로 하는 상기 1 에 기재된 다결정 실리콘 웨이퍼
3. 웨이퍼 표면의 Na, Al, Cr, Fe, Ni, Cu 의 불순물 농도가 각각 1 × 1010 atoms/㎠ 미만인 것을 특징으로 하는 상기 1 또는 2 에 기재된 다결정 실리콘 웨이퍼를 제공한다.
본 발명은, 또한
4. 다결정 실리콘 웨이퍼의 주면방위가 (311) 면이고, (311) 면과, (110) 면, (551) 면, (221) 면, (553) 면, (335) 면, (112) 면, (115) 면 및 (117) 면 중 어느 하나 이상과의 합계의 총면적이 기판면의 총면적의 50 ％ 이상, (111) 면의 총면적이 기판면의 총면적의 30 ％ 미만, (100) 면의 총면적이 기판면의 총면적의 10 ％ 미만인 것을 특징으로 하는 상기 1 ∼ 3 의 어느 한 항에 기재된 다결정 실리콘 웨이퍼
5. 일 방향 응고법에 의해서 제조된 다결정 실리콘 잉곳의 측면으로부터 30 ㎜ 이상을 제거하여 제조하는 것을 특징으로 하는 상기 1 ∼ 4 중 어느 한 항에 기재된 다결정 실리콘 웨이퍼
6. 다결정 실리콘의 C 및 O 함유량이 각각 100 ppm 이하인 것을 특징으로 하는 상기 1 ∼ 5 중 어느 한 항에 기재된 다결정 실리콘 웨이퍼
7. 더미 웨이퍼로서 사용하는 것을 특징으로 하는 상기 1 ∼ 6 중 어느 한 항에 기재된 다결정 실리콘 웨이퍼
8. 응고 방향과 수직인 면에 대해서, 웨이퍼의 면이 ±10°이내가 되도록 잘라내어 다결정 실리콘 웨이퍼의 면방위를 측정하는 것을 특징으로 하는 상기 4 ∼ 6 중 어느 한 항에 기재된 다결정 실리콘 웨이퍼를 제공한다.
일 방향 응고시킨 다결정 실리콘 잉곳을 사용함으로써, 주면방위가 (311) 면인 저렴한 450 ㎜ 이상의 더미용 실리콘 웨이퍼를 제조할 수 있다. 그리고, 다결정 웨이퍼의 재료 순도 및 웨이퍼 표면의 청정도를 높임으로써, 제조된 다결정 실리콘 웨이퍼는, 반도체 제조 등의 프로세스 장치에 도입해도 장치 및 다른 부재를 오염시키지 않는다는 효과가 있다. 또, 응고 잉곳 외층의 등축 틸층에 가까운 조직을 제거하고, 450 ㎜ 이상의 웨이퍼를 꺼냄으로써, 중력 휨 거동이 단결정과 유사한 특성이 되어 프로세스 장치 도입에 적합한 웨이퍼가 되는 우수한 효과가 있다. 또한, 다결정 실리콘의 면방위를 실질적으로 (311) 면이 주성분이 되도록 조립함으로써, 연마면에 발생되는 입계의 단차를 최대한 작게 할 수 있는 효과가 있다.
도 1 은 웨이퍼의 중력 휨량의 측정 방법의 설명도 (사진) 이다.
도 2 는 실리콘 잉곳의 응고 방향과 수직인 면에 대해서 ±10°이내를 웨이퍼면으로 하는 개념 설명도를 나타내는 도면이다.
도 3 은 본 발명에 의한 다결정 실리콘 웨이퍼의 결정립의 배열을 EBSP 해석 장치 (Electron Back Scattering ㎩ttern：전자 후방 산란 패턴) 로 촬영한 도면이다.
본 발명의 다결정 실리콘 웨이퍼는, 일 방향 응고법에 의해서 제조된 주면방위가 (311) 면인 다결정 실리콘 웨이퍼이다. 또, 주면방위란 다결정 실리콘이기 때문에 웨이퍼면에서는 여러 결정 방위가 관찰되는데, 웨이퍼면의 총면적 중에서 가장 면적 비율이 높은 결정 방위를 의미한다. 본원 명세서 중에서는 이런 의미에서「주면방위」를 사용한다.
이 웨이퍼의 직경은 450 ㎜ 이상, 두께가 900 ㎛ 이상이고, 평균 결정립경이 5 ∼ 50 ㎜ 이다. 그리고 이 다결정 실리콘 웨이퍼는 복수 부재를 접합하여 구성하지 않고 1 피스로 구성되어 있는 것이 큰 특징이다. 1 장의 웨이퍼가 450 ㎜ 이상이지만, 대형 잉곳을 멀티 와이어 소로 가공하는 기술을 확립함으로써 제조할 수 있게 되었다.
단결정의 더미 웨이퍼로서 사용하는 경우에는, 평균 결정립경을 5 ∼ 50 ㎜ 로 하는 것이 바람직하다. 또, 다결정 실리콘 웨이퍼의 두께를 900 ㎛ 이상으로 함으로써 강도를 향상시킬 수 있게 되었다.
이 다결정 실리콘 웨이퍼의 평균 표면 조도 Ra 를 1 ㎚ 이하로 할 수 있다. 이 표면 조도는 전반사하는 레벨까지의 경면 가공을 실시한다. 종래에는 광의 반사를 억제하여 광전기 변환 효율을 올리기 위해서, 오히려 의도적으로 웨이퍼 표면을 거칠게 하는 방책이 채용되었으나, 본원 발명은 이 방책을 채용하지 않는다.
이와 같이, 평균 표면 조도 Ra 를 1 ㎚ 이하로 함으로써, 다결정 실리콘 특유의 다수의 결정립에서 기인하는 결정립 상호의 단차를 줄이는 방책을 채용하였다. 이것은 연삭 방법, 연마 방법을 적절히 선택함으로써 실현할 수 있는 것이다. 또한 이웃하는 결정의 고저차를 20 ㎚ 이하로 하는 것이 바람직하고, 본원 발명은 이것들을 포함하는 것이다.
본원 발명의 다결정 실리콘 웨이퍼는, 그 표면의 Na, Al, Cr, Fe, Ni, Cu 의 불순물 농도를 각각 1 × 1010 atoms/㎠ 미만으로 할 수 있다. 다결정 실리콘 웨이퍼임에도 불구하고, 재료 순도를 올리고, 표면을 충분히 청정하게 함으로써 상기 순도를 달성할 수 있게 되었다. 추가로, 이 순도를 향상시킬 수 있게 된 배경에는, 종래에는 결정립계나 결정립의 삼각점에 단차가 있고, 그곳에 불순물이 달라붙는 문제가 있었으나, 상기와 같이 결정립 상호의 단차를 줄여 이웃하는 결정의 고저차를 작게 함으로써 불순물을 더욱 저감화할 수 있게 된 것이다.
본 발명의 다결정 실리콘 웨이퍼는, 또 주면방위가 (311) 면이고, (311) 면과, (110) 면, (551) 면, (221) 면, (553) 면, (335) 면, (112) 면, (115) 면 및 (117) 면 중 어느 하나 이상과의 합계의 총면적을 기판면의 총면적의 50 ％ 이상, (111) 면의 총면적을 기판면의 총면적의 30 ％ 미만, (100) 면의 총면적을 기판면의 총면적의 10 ％ 미만으로 하는 것이다.
이것은, 내벽의 표면 조도를 300 ∼ 700 ㎛ 의 범위 내로 한 실리카제 도가니의 바닥면부 (바닥면은 평면 형상) 에 대해서, 10 ∼ 30 ㎛ 의 고순도 (99.9999 ％ 이상) 의 실리콘막을 스퍼터 성막한 것을 사용하고, 응고 속도를 0.45 ∼ 0.65 ㎜/분으로 하고, 일 방향 응고법에 의해서 제조한 경우, Si 잉곳의 응고 방향과 수직인 면이 실질적으로 (311) 방향이 되는 것을 알아내고, 이 면을 실리콘 웨이퍼의 프론트 또는 백면으로 함으로써, 상기 연마면의 매크로한 요철의 발생을 보다 효율적으로 없앨 수 있게 되었다. 또한, 도가니재, 도가니 내벽의 표면 조도, 도가니 바닥면부에 스퍼터·실리콘막 및 응고 속도가 상기 기재된 범위에서 벗어난 경우, 주면방위가 (311) 면이 되도록 제어하는 것이 곤란하였다.
또 본 발명은, 다결정 실리콘 웨이퍼는, 일 방향 응고법에 의해서 제조된 다결정 실리콘 잉곳의 측면으로부터 30 ㎜ 이상을 제거하여 제조하는 것이 바람직하다. 단결정 웨이퍼의 휨량에 근접하기 위해서, 상기와 같이 다결정 실리콘 잉곳의 측면으로부터 30 ㎜ 이상을 제거하여 직경 450 ㎜ 이상을 확보하는 것이 바람직하고, 본원 발명은 이것을 달성할 수 있다.
추가로, 본 발명의 다결정 실리콘 웨이퍼는, 다결정 실리콘부의 C 및 O 함유량을 각각 100 ppm 이하로 하는 것이 바람직하다. 또, 상기 다결정 실리콘 웨이퍼의 면방위를 측정할 때에는, 응고 방향과 수직인 면에 대해서 웨이퍼의 면이 ±10°이내가 되도록 잘라내어 다결정 실리콘 웨이퍼의 면방위를 측정하는 것이 좋다.
이상으로 설명한 다결정 실리콘 웨이퍼는, 기계적 강도가 높고, 가공성이 풍부하기 때문에, 메카니컬 웨이퍼 (혹은 더미 웨이퍼) 로서 사용할 뿐만 아니라, 스퍼터링 타깃이나 반도체 제조장치의 홀더 등의 각종 부품으로서 사용할 수도 있다.
이상에 의해서, 대형의 다결정 실리콘 웨이퍼에 있어서도, 웨이퍼 사이즈가 450 ㎜ 이상이고, 결정 사이즈가 크고, 표면 조도가 작으며, 웨이퍼면의 청정도가 높고, 일정한 결정 방위를 가져 연마면의 요철을 적게 하고, 또한 단결정 실리콘 웨이퍼에 가까운 휨량이 된다.
이로써, 단결정 실리콘 웨이퍼의 기계적 물성과 유사한 대형의 다결정 실리콘 웨이퍼를 얻을 수 있어, 메카니컬 웨이퍼로서 사용되는 단결정 실리콘의 기계적 물성과 유사한 대형의 다결정 실리콘 웨이퍼를 제공할 수 있다. 또, 강도가 높기 때문에 수율을 크게 향상시켜 제조 비용을 저감할 수 있다는 큰 특징을 갖는다.
실시예
다음으로, 실시예에 기초하여 본 발명을 설명한다. 또한, 이하의 실시예는 발명을 용이하게 이해할 수 있도록 하기 위한 것으로서, 본 발명은 이들 실시예에 제한되는 것은 아니다. 즉, 본 발명의 기술 사상에 기초하는 다른 예 또는 변형은 당연히 본 발명에 포함되는 것이다. 또한, 특성의 대비를 위해서 비교예도 나타낸다.
(실시예 1, 실시예 2, 실시예 3, 비교예 3)
내벽의 표면 조도가 300 ∼ 700 ㎛ 의 범위 내인 실리카제 도가니의 바닥면부 (바닥면은 평면 형상) 에 대해서, 고순도 (99.99999 ％) 실리콘막을 15 ㎛ 두께로 스퍼터 성막한 것을 사용하고, 응고 속도가 0.55 ㎜/분인 조건에서 일 방향 응고법에 의해서 순도 6 N 인 실리콘 잉곳을 제조하였다.
이때, 잉곳의 외경은 φ510 ㎜ 로 하였다. 이 잉곳의 응고 방향과 수직인 면의 주면방위는 (311) 면이고, (311) 면과, (110) 면, (551) 면, (221) 면, (553) 면, (335) 면, (112) 면, (115) 면 및 (117) 면 중 어느 하나 이상과의 합계의 총면적이 기판면의 총면적의 50 ％ 이상, (111) 면의 총면적이 기판면의 총면적의 30 ％ 미만, (100) 면의 총면적이 기판면의 총면적의 10 ％ 미만이었다.
다음으로, 이 주상정 (柱狀晶) 의 다결정 실리콘 잉곳을, 원통 연삭 가공에 의해서 직경 450 ㎜, 멀티 와이어 소 가공에 의해서 두께 약 1 ㎜ 로 슬라이스하고, 연삭, 연마 공정을 거쳐 경면 마무리, 세정 처리를 실시하였다. 이때, 응고 방향과 수직인 면에 대한 웨이퍼의 면의 각도는, 실시예 1 이 ＋0.005°, 실시예 2 가 ＋5.600°, 실시예 3 이 ＋9.980°, 비교예 3 이 -10.850°가 되도록 하였다.
(실시예 4, 비교예 4, 비교예 5)
잉곳을 제조할 때, 잉곳의 외경을 실시예 4 가 φ550 ㎜, 비교예 4 가 φ470 ㎜, 비교예 5 가 φ490 ㎜ 로 한 것 이외에는, 실시예 1 과 동일한 방법으로 실리콘 잉곳을 제조하였다.
다음으로, 이 주상정의 다결정 실리콘 잉곳을, 실시예 1 과 마찬가지로 원통 연삭 가공에 의해서 직경 450 ㎜, 멀티 와이어 소 가공에 의해서 두께 약 1 ㎜ 로 슬라이스하고, 연삭, 연마 공정을 거쳐 경면 마무리, 세정 처리를 실시하였다. 이때, 응고 방향과 수직인 면에 대한 웨이퍼면의 각도는, 실시예 4 가 -0.001°, 비교예 4 가 -0.002°, 비교예 5 가 ＋0.004°가 되도록 하였다.
(비교예 1)
표면 조도가 대략 200 ㎛ 인 석영 유리제 도가니를 사용하고, 응고 속도를 1 ㎜/분의 조건에서 일 방향 응고법에 의해서 실리콘 잉곳을 제조하였다. 이때, 잉곳의 외경은 φ510 ㎜ 로 하였다. 이 잉곳의 응고 방향과 수직인 면의 주면방위는 (111) 면이었다.
다음으로, 이 주상정의 다결정 실리콘 잉곳을, 실시예 1 과 동일하게 원통 연삭 가공에 의해서 직경 450 ㎜, 멀티 와이어 소 가공에 의해서 두께 약 1 ㎜ 로 슬라이스하고, 연삭, 연마 공정을 거쳐 경면 마무리, 세정 처리를 실시하였다. 이때, 응고 방향과 수직인 면에 대한 웨이퍼의 면의 각도는 -0.002°가 되도록 하였다.
(비교예 2)
태양 전지용으로 일반적으로 사용되는 경면 마무리를 실시하지 않은 Ra 가 300 ㎚ (0.3 ㎛) 인 웨이퍼 (시판품) 를 준비하였다. 이 웨이퍼면의 주면방위는 (100) 면이었다. 이들 웨이퍼를 실시예 1 과 동일한 세정 조건에서 표면 세정을 실시하였다.
이들 웨이퍼에 대해서, 표면 조도, 표면의 불순물, 최대 중력 휨의 분석·계측을 실시하였다. 최대 중력 휨에 대해서는, 도 1 과 같이, 웨이퍼 외주 240°의 가장자리를 3 ㎜ 폭의 가이드로 아래로부터 지지하고, 나머지 120°의 가장자리를 부상시킨 상태로 하고, 부상되어 있는 웨이퍼 외주부의 정중앙을 중력 휨 최대의 위치로 하여 레이저 계측하고, 반대측의 노치 위치의 레이저 계측치와 대비함으로써 구하였다. 이들 결과를 표 1 에 나타낸다.
Figure 112013075740045-pct00001
상기 표 1 에 나타내는 바와 같이, 평균 표면 조도 Ra 에 대해서, 실시예 1 은 0.08 ㎚, 실시예 2 는 0.77 ㎚, 실시예 3 은 0.95 ㎚, 실시예 4 는 0.13 ㎚ 가 되고, 모두 1 ㎚ 이하였다. 실시예 1 의 웨이퍼 표면의 결정립의 배열을 촬영한 것을 도 3 에 나타낸다. 또, 웨이퍼 표면의 불순물을 분석한 결과, Na, Al, Fe, Ni, Cu 의 불순물 농도가 각각 1 × 1010 atoms/㎠ 미만이었다.
또, 표 1 에는 Cr 의 분석 결과를 나타내지 않았지만, 동일한 결과가 얻어졌다. 최대 중력 휨에 대해서는, 실시예 1 이 640 ㎛, 실시예 2 가 638 ㎛, 실시예 3 이 646 ㎛, 실시예 4 가 645 ㎛ 가 되어, 450 ㎜ 단결정 웨이퍼의 휨인 642 ㎛ 에 근사하였다.
이 실시예 1, 2, 3, 4 에 나타내는 고순도 다결정 실리콘 웨이퍼는, 반도체의 프로세스 장치에 도입할 수 있고, 특별히 문제를 발생시킨 경우는 없었다.
이에 대해, 비교예 1 은, 평균 표면 조도 Ra 가 1.9 ㎚ 가 되고, 또, 웨이퍼 표면의 불순물을 분석한 결과, Na, Al, Ni 의 불순물 농도가 각각 1 × 1010 atoms/㎠ 미만이었으나, Fe 에 대해서는 불순물 농도 4.8 × 1010 atoms/㎠ 가 되고, 또 Cu 에 대해서는 불순물 농도가 1.2 × 1010 atoms/㎠ 로 증가하였다. Ra 를 1 ㎚ 이하로 하지 않으면, 반도체의 프로세스 장치에 도입할 수 있는 고순도 웨이퍼를 얻기 곤란해지는 경향을 확인할 수 있다.
최대 중력 휨에 대해서는 562 ㎛ 가 되어, 450 ㎜ 단결정 웨이퍼의 휨인 642 ㎛ 에서 벗어났다. 이 비교예 1 에 나타내는 다결정 실리콘 웨이퍼는, 반도체의 프로세스 장치에 도입하기에는 부적합한 것이었다.
비교예 2 에 대해서는, 평균 표면 조도 Ra 가 300 ㎚ 가 되고, 또 웨이퍼 표면의 불순물을 분석한 결과, Na 에 대해서는 불순물 농도 64 × 1010 atoms/㎠, Al 에 대해서는 불순물 농도 360 × 1010 atoms/㎠, Fe 에 대해서는 불순물 농도 3200 × 1010 atoms/㎠, Ni 에 대해서는 불순물 농도 47 × 1010 atoms/㎠, 또 Cu 에 대해서는 불순물 농도가 1500 × 1010 atoms/㎠ 로 현저히 증가하였다. 최대 중력 휨에 대해서는 567 ㎛ 가 되어, 450 ㎜ 단결정 웨이퍼의 휨인 642 ㎛ 에서 벗어났다.
이 비교예 2 에 나타내는 다결정 실리콘 웨이퍼는, 반도체의 프로세스 장치에 도입할 수 없는 것으로 판단되는 것이었다.
비교예 3 에 대해서는, 평균 표면 조도 Ra 가 1.5 ㎚, 최대 중력 휨이 650 ㎛ 이 되어, 실시예 1 ∼ 4 에 비해 모두 약간 큰 값이 되었다. 표면 조도가 큰 경우, 특히 세정 등의 습식 프로세스용의 더미 웨이퍼로서의 적정이 결여되게 된다.
비교예 4, 5 에 대해서는, 최대 중력 휨이 각각 580 ㎛, 610 ㎛ 가 되어, 단결정 웨이퍼의 휨보다 작아졌다. 외층의 제거가 30 ㎜ 이하로 부족한 결과, 등축 틸층과 같은 미세한 조직이 링상으로 편석된 것이 웨이퍼 둘레 가장자리에 잔존하게 되고, 450 ㎜ 단결정 웨이퍼의 휨인 642 ㎛ 보다 작아져 버리는 방향에서 벗어나는 결과가 되었다.
이번의 잉곳은 실시예·비교예 모두 원주상의 형상으로 제조했으나, 각형 (角型) 으로 응고시킨 잉곳에서도 동일하였다.
일 방향 응고에 의해서 제조된 실리콘 잉곳의 응고 방향과 수직인 면에 대해서 ±10°이내를 웨이퍼면 (측면이 아님) 으로 함으로써, (311) 면이 주방위가 되는 결정립이 많고, 결정립 간의 웨이퍼 내에서의 단차를 저감할 수 있다.
도 2 에, 실리콘 잉곳의 응고 방향과 수직인 면에 대해서 ±10°이내를 웨이퍼면으로 하는 개념 설명도를 나타낸다. 도 3 은 다결정 실리콘 웨이퍼의 결정립을 나타낸다. (311) 면이 주방위인 결정을 많이 볼 수 있다. 결정립이 이곳저곳으로 향해 있으면, 각 결정 방위별로 에칭 속도가 상이해지기 때문에 여기저기에서 단차가 발생되어 요철이 많은 웨이퍼가 된다.
산업상 이용가능성
본 발명은, 다결정 실리콘 웨이퍼의 재료 순도 및 웨이퍼 표면의 청정도를 높임으로써, 반도체 제조 등의 프로세스 장치에 도입해도 장치 및 다른 부재를 오염시키지 않는다는 효과가 있고, 또 용해 잉곳 외층의 등축 틸층에 가까운 조직을 제거하고, 450 ㎜ 이상의 웨이퍼를 꺼냄으로써, 중력 휨 거동이 단결정과 유사한 특성이 되어 프로세스 장치 도입에 적합한 웨이퍼가 되는 우수한 효과가 있다. 또한, 다결정 실리콘의 면방위를 실질적으로 (311) 면이 주성분이 되도록 조립함으로써, 연마면에 발생되는 입계의 단차를 최대한 작게 할 수 있는 효과가 있다. 이와 같이, 본 발명의 일 방향 응고시킨 다결정 실리콘 잉곳을 이용하여 제조된 다결정 실리콘 웨이퍼는, 저가이고 또한 450 ㎜ 이상의 대형 다결정 실리콘 웨이퍼로서, 특히 더미용 실리콘 웨이퍼로서 유용하다.

Claims (12)

  1. 일 방향 응고법에 의해서 제조된 다결정 실리콘 웨이퍼로서, 주면방위가 (311) 면이고, 직경이 450 ㎜ 이상, 두께가 900 ㎛ 이상, 평균 결정립경이 5 ∼ 50 ㎜, 웨이퍼의 평균 표면 조도 Ra 가 1 ㎚ 이하이고, 1 피스로 구성되고, 일 방향 응고법에 의해서 제조된 다결정 실리콘 잉곳의 측면으로부터 30 ㎜ 이상을 제거하여 제조된 것을 특징으로 하는 다결정 실리콘 웨이퍼.
  2. 삭제
  3. 제 1 항에 있어서,
    웨이퍼 표면의 Na, Al, Cr, Fe, Ni, Cu 의 불순물 농도가 각각 1 × 1010 atoms/㎠ 미만인 것을 특징으로 하는 다결정 실리콘 웨이퍼.
  4. 제 1 항에 있어서,
    다결정 실리콘 웨이퍼의 주면방위가 (311) 면이고, (311) 면과, (110) 면, (551) 면, (221) 면, (553) 면, (335) 면, (112) 면, (115) 면 및 (117) 면 중 어느 하나 이상과의 합계의 총면적이 기판면의 총면적의 50 ％ 이상, (111) 면의 총면적이 기판면의 총면적의 30 ％ 미만, (100) 면의 총면적이 기판면의 총면적의 10 ％ 미만인 것을 특징으로 하는 다결정 실리콘 웨이퍼.
  5. 제 3 항에 있어서,
    다결정 실리콘 웨이퍼의 주면방위가 (311) 면이고, (311) 면과, (110) 면, (551) 면, (221) 면, (553) 면, (335) 면, (112) 면, (115) 면 및 (117) 면 중 어느 하나 이상과의 합계의 총면적이 기판면의 총면적의 50 ％ 이상, (111) 면의 총면적이 기판면의 총면적의 30 ％ 미만, (100) 면의 총면적이 기판면의 총면적의 10 ％ 미만인 것을 특징으로 하는 다결정 실리콘 웨이퍼.
  6. 제 1 항, 제 3 항, 제 4 항 또는 제 5 항 중 어느 한 항에 있어서,
    다결정 실리콘의 C 및 O 함유량이 각각 100 ppm 이하인 것을 특징으로 하는 다결정 실리콘 웨이퍼.
  7. 제 1 항, 제 3 항, 제 4 항 또는 제 5 항 중 어느 한 항에 있어서,
    더미 웨이퍼로서 사용하는 것을 특징으로 하는 다결정 실리콘 웨이퍼.
  8. 제 6 항에 있어서,
    더미 웨이퍼로서 사용하는 것을 특징으로 하는 다결정 실리콘 웨이퍼.
  9. 제 4 항 또는 제 5 항에 있어서,
    응고 방향과 수직인 면에 대해서, 웨이퍼의 면이 ±10°이내가 되도록 잘라내어 다결정 실리콘 웨이퍼의 면방위를 측정하는 것을 특징으로 하는 다결정 실리콘 웨이퍼.
  10. 제 6 항에 있어서,
    응고 방향과 수직인 면에 대해서, 웨이퍼의 면이 ±10°이내가 되도록 잘라내어 다결정 실리콘 웨이퍼의 면방위를 측정하는 것을 특징으로 하는 다결정 실리콘 웨이퍼.
  11. 제 7 항에 있어서,
    응고 방향과 수직인 면에 대해서, 웨이퍼의 면이 ±10°이내가 되도록 잘라내어 다결정 실리콘 웨이퍼의 면방위를 측정하는 것을 특징으로 하는 다결정 실리콘 웨이퍼.
  12. 제 8 항에 있어서,
    응고 방향과 수직인 면에 대해서, 웨이퍼의 면이 ±10°이내가 되도록 잘라내어 다결정 실리콘 웨이퍼의 면방위를 측정하는 것을 특징으로 하는 다결정 실리콘 웨이퍼.
KR1020137022002A 2011-03-15 2012-03-08 다결정 실리콘 웨이퍼 KR101356303B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2011-056503 2011-03-15
JP2011056503 2011-03-15
PCT/JP2012/055952 WO2012124596A1 (ja) 2011-03-15 2012-03-08 多結晶シリコンウエハ

Publications (2)

Publication Number Publication Date
KR20130102652A KR20130102652A (ko) 2013-09-17
KR101356303B1 true KR101356303B1 (ko) 2014-01-28

Family

ID=46830669

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137022002A KR101356303B1 (ko) 2011-03-15 2012-03-08 다결정 실리콘 웨이퍼

Country Status (5)

Country Link
US (1) US8987737B2 (ko)
JP (1) JP5602298B2 (ko)
KR (1) KR101356303B1 (ko)
TW (1) TWI532891B (ko)
WO (1) WO2012124596A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI441962B (zh) * 2011-10-14 2014-06-21 Sino American Silicon Prod Inc 矽晶鑄錠及其製造方法（一）
US9982334B2 (en) 2012-02-01 2018-05-29 Jx Nippon Mining & Metals Corporation Polycrystalline silicon sputtering target
JP5826915B2 (ja) 2012-03-12 2015-12-02 Jx日鉱日石金属株式会社 多結晶シリコンウエハ
US10770285B2 (en) * 2013-03-28 2020-09-08 Mitsubishi Materials Corporation Silicon member and method of producing the same
CN107331609A (zh) * 2016-04-28 2017-11-07 上海新昇半导体科技有限公司 晶圆控片及其制造方法
JP6502399B2 (ja) 2017-02-06 2019-04-17 Ｊｘ金属株式会社 単結晶シリコンスパッタリングターゲット
JP6546953B2 (ja) 2017-03-31 2019-07-17 Ｊｘ金属株式会社 スパッタリングターゲット−バッキングプレート接合体及びその製造方法
KR20210006748A (ko) 2019-07-09 2021-01-19 빅펄 주식회사 광고 매칭 서버 및 그 방법
WO2024209989A1 (ja) * 2023-04-05 2024-10-10 三菱マテリアル株式会社 角型シリコン基板とその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007099536A (ja) 2005-09-30 2007-04-19 Fujifilm Corp 機能性構造物素子、機能性構造物素子の製造方法及び機能性構造物製造用基板
WO2009011234A1 (ja) 2007-07-13 2009-01-22 Nippon Mining & Metals Co., Ltd. 焼結シリコンウエハ

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07176745A (ja) * 1993-12-17 1995-07-14 Semiconductor Energy Lab Co Ltd 半導体素子
US6555449B1 (en) * 1996-05-28 2003-04-29 Trustees Of Columbia University In The City Of New York Methods for producing uniform large-grained and grain boundary location manipulated polycrystalline thin film semiconductors using sequential lateral solidfication
JPH10273374A (ja) * 1997-03-27 1998-10-13 Kawasaki Steel Corp シリコンの精製方法
JP3520957B2 (ja) * 1997-06-23 2004-04-19 シャープ株式会社 多結晶半導体インゴットの製造方法および装置
JP3819863B2 (ja) 2003-03-25 2006-09-13 日鉱金属株式会社 シリコン焼結体及びその製造方法
JP2004296598A (ja) * 2003-03-26 2004-10-21 Canon Inc 太陽電池
JP4054873B2 (ja) 2003-07-17 2008-03-05 国立大学法人東北大学 Ｓｉ系結晶の製造方法
EP2169707A4 (en) 2007-07-13 2012-11-21 Jx Nippon Mining & Metals Corp SINTERED SILICON WAFER
KR101211983B1 (ko) 2007-07-13 2012-12-13 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 소결 실리콘 웨이퍼
JP2009038220A (ja) 2007-08-02 2009-02-19 Shin Etsu Chem Co Ltd ダミーウェハ
JP4805284B2 (ja) 2008-01-15 2011-11-02 三菱マテリアル株式会社 スパッタリング用ターゲット及びその製造方法
US8236428B2 (en) 2008-07-10 2012-08-07 Jx Nippon Mining & Metals Corporation Hybrid silicon wafer and method for manufacturing same
JP5234863B2 (ja) 2009-11-06 2013-07-10 Ｊｘ日鉱日石金属株式会社 ハイブリッドシリコンウエハ
US8512868B2 (en) 2009-11-06 2013-08-20 Jx Nippon Mining & Metals Corporation Hybrid silicon wafer
US8252422B2 (en) 2010-07-08 2012-08-28 Jx Nippon Mining & Metals Corporation Hybrid silicon wafer and method of producing the same
US8647747B2 (en) 2010-07-08 2014-02-11 Jx Nippon Mining & Metals Corporation Hybrid silicon wafer and method of producing the same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007099536A (ja) 2005-09-30 2007-04-19 Fujifilm Corp 機能性構造物素子、機能性構造物素子の製造方法及び機能性構造物製造用基板
WO2009011234A1 (ja) 2007-07-13 2009-01-22 Nippon Mining & Metals Co., Ltd. 焼結シリコンウエハ

Also Published As

Publication number Publication date
TWI532891B (zh) 2016-05-11
WO2012124596A1 (ja) 2012-09-20
JPWO2012124596A1 (ja) 2014-07-24
US8987737B2 (en) 2015-03-24
KR20130102652A (ko) 2013-09-17
US20130341622A1 (en) 2013-12-26
TW201239145A (en) 2012-10-01
JP5602298B2 (ja) 2014-10-08

Similar Documents

Publication Publication Date Title
KR101356303B1 (ko) 다결정 실리콘 웨이퍼
KR101905826B1 (ko) 실리콘 웨이퍼 및 그 제조 방법
JP5910393B2 (ja) 炭化珪素基板の製造方法
TWI623634B (zh) 具有特殊表面處理和良好顆粒性能之矽濺鍍靶及其製造方法
JP2008532315A (ja) バッフル・ウェーハおよびそのために使用されるランダム配向した多結晶シリコン
JP5630665B2 (ja) 結晶シリコンインゴット及びその製造方法
JP4233651B2 (ja) シリコン単結晶ウエーハ
TWI624568B (zh) 半導體裝置用矽構件及半導體裝置用矽構件之製造方法
KR20120030091A (ko) 반도체 물질의 입자를 포함한 몰드에서 반도체 물질의 제품을 제조하는 방법
JP5826915B2 (ja) 多結晶シリコンウエハ
JP2009038220A (ja) ダミーウェハ
JP2007073594A (ja) エピタキシャルシリコンウェーハの製造方法
US9908282B2 (en) Method for producing a semiconductor using a vacuum furnace
JP6086167B2 (ja) 炭化珪素基板の製造方法
JP5194165B1 (ja) 金属精製塊の検査方法およびそれを含む高純度金属の製造方法
CN103903952B (zh) 等离子蚀刻装置用硅部件及其制造方法
RU2345443C2 (ru) Способ предэпитаксиальной обработки полированных подложек из карбида кремния
Ho et al. High quality multi-crystalline silicon wafer by grain size control on directional growth method
Bronsveld et al. SIN PRECIPITATE FORMATION RELATED TO METAL CONTAMINATION OF MULTICRYSTALLINE SILICON FOR SOLAR CELLS
JP2009167052A (ja) 単結晶シリコン粒子の製造方法
JP2009035481A (ja) シリコン単結晶ウエーハ
JP2007157818A (ja) シリコン単結晶基板の結晶欠陥評価方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20161220

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171219

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20191217

Year of fee payment: 7