CN104078385B - 硅部件及硅部件的制造方法 - Google Patents

硅部件及硅部件的制造方法 Download PDF

Info

Publication number
CN104078385B
CN104078385B CN201410119659.9A CN201410119659A CN104078385B CN 104078385 B CN104078385 B CN 104078385B CN 201410119659 A CN201410119659 A CN 201410119659A CN 104078385 B CN104078385 B CN 104078385B
Authority
CN
China
Prior art keywords
silicon
coating layer
silicon parts
parts
crack
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410119659.9A
Other languages
English (en)
Other versions
CN104078385A (zh
Inventor
中田嘉信
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Publication of CN104078385A publication Critical patent/CN104078385A/zh
Application granted granted Critical
Publication of CN104078385B publication Critical patent/CN104078385B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • F—MECHANICAL ENGINEERING; LIGHTING; HEATING; WEAPONS; BLASTING
    • F27—FURNACES; KILNS; OVENS; RETORTS
    • F27B—FURNACES, KILNS, OVENS, OR RETORTS IN GENERAL; OPEN SINTERING OR LIKE APPARATUS
    • F27B14/00—Crucible or pot furnaces
    • F27B14/06—Crucible or pot furnaces heated electrically, e.g. induction crucible furnaces with or without any other source of heat
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
    • H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
    • H01L21/02238—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor silicon in uncombined form, i.e. pure silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/02247—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by nitridation, e.g. nitridation of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/562—Protection against mechanical damage
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/04—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their crystalline structure, e.g. polycrystalline, cubic or particular orientation of crystalline planes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Mechanical Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Silicon Compounds (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)
  • Chemical Vapour Deposition (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)

Abstract

本发明提供一种即使在受热环境下使用时也能够抑制龟裂的产生的硅部件及硅部件的制造方法。本发明的硅部件（10），其在受热环境下使用，其特征在于，具有覆盖表面的涂布层（11），涂布层（11）由通过使表面的硅反应而形成的硅反应物构成，该涂布层（11）的厚度在15nm以上600nm以下。其中，涂布层优选为硅氧化膜或氮化硅膜。

Description

硅部件及硅部件的制造方法
技术领域
本发明涉及一种配置于半导体制造装置、热处理装置等的内部，并在受热环境下使用的硅部件及硅部件的制造方法。
背景技术
以往，制作液晶等的面板时，有时对面板进行成膜及热处理。在该成膜、热处理工序中，需要用于保持面板的保持板。以往，作为保持板使用廉价且耐热性优异的石英。但是，石英的导热率差，难以均等地加热整个面板。由此，存在导致面板的面内均匀性差，品质、成品率低下的忧虑。另外，为了将温度在规定范围内均匀化并使品质上升，需要加长成膜开始之前的时间、热处理的时间，并存在导致生产率降低的问题。
因此，最近作为用于保持面板的保持板使用例如专利文献1所示的硅板。硅板的导热性比石英板优异，因此具有整体温度的均匀性上升，在制作大型面板时等，中心部与外周部的特性变得大致均匀的优点。
另外，除了上述的硅板之外，还提供有许多配置于半导体制造装置内的硅制的环状材料、圆板、板材等、在热处理装置内使用的硅制的方木、棒材、散装材料等、加热至高温的环境下使用的硅部件。使用这些的理由之一可举出相比石英导热性良好。
专利文献1：日本特开2008-138986号公报
然而，在上述的硅部件中，其表面存在因磨削或研磨等引起的伤痕、微裂纹，存在由这些伤痕、微裂纹为起点，施加较小的荷载就导致破损的问题。并且，有时还会因加热时的热应力而产生龟裂。在边长500mm以上见方的硅板等，特别是边长1000mm以上见方的硅板等大型硅部件中，由于上述的热应力也会变大，因此容易产生龟裂。
发明内容
本发明是鉴于上述情况而完成的，其目的在于提供一种即使在受热环境下使用，也能够抑制龟裂的产生的硅部件及硅部件的制造方法。其中，受热环境下的温度是指300℃到1100℃的范围。
为了解决这种问题而实现上述目的，本发明所涉及的硅部件为一种在受热环境下使用的硅部件，其特征在于，具有覆盖含有微裂纹的表面的涂布层，涂布层由通过使表面的硅反应而形成的硅反应物构成，该涂布层的厚度在15nm以上600nm以下。
在这种结构的硅部件中，其表面具有由通过使所述硅部件的表面反应而形成的硅反应物构成的涂布层，该涂布层的厚度在15nm以上600nm以下，因此，存在于硅部件表面的伤痕、微裂纹在形成涂布层的过程中消失。因此，能够抑制由这些伤痕、微裂纹为起点的龟裂的产生。
其中，本发明的硅部件中，所述涂布层优选为硅氧化膜。
在这种情况下，通过氧化处理硅部件的表面而形成硅氧化膜，能够消除硅部件表面的伤痕、微裂纹，并能够抑制由这些伤痕、微裂纹为起点的龟裂的产生。
另外，作为氧化处理方法，能够适用干式氧化、湿式氧化、减压氧化、加压氧化、卤素氧化、臭氧氧化等各种方法。
另外，本发明的硅部件中，所述硅氧化膜的膜厚优选在30nm以上520nm以下的范围内。
在这种情况下，硅氧化膜的膜厚为30nm以上，因此在微裂纹较深的情况下也能够充分的消除硅部件表面的伤痕、微裂纹。并且，硅氧化膜的膜厚为520nm以下，因此能够缩短氧化处理的时间，并能够更高效地制造该硅部件。
另外，本发明的硅部件中，所述涂布层优选为氮化硅膜。
在这种情况下，通过氮化处理硅部件的表面而形成氮化硅膜，能够消除硅部件表面的伤痕、微裂纹，并能够抑制由这些伤痕、微裂纹为起点的龟裂的产生。
另外，作为氮化处理方法能够适用热氮化法，另外氮化膜的成膜能够适用LPCVD（低压化学气相沉积）法、等离子CVD法等各种方法。
另外，本发明所涉及的硅部件为一种能够在受热环境下使用的硅部件，其中，通过使所述硅部件的表面反应而形成由硅反应物构成的涂布层之后，去除该涂布层而使硅表面露出。由硅反应物构成的涂布层，除了上述氧化膜、氮化膜之外，还能够使用硅碳化膜（SiC）。
这种结构的硅部件中，通过使所述硅部件的表面反应而形成由硅反应物构成的涂布层，因此存在于硅部件表面的伤痕、微裂纹在形成涂布层的过程中消失。并且，由于已去除了该涂布层，因此能够得到没有伤痕、微裂纹的硅部件。另外，在高温环境下使用时，能够防止杂质从涂布层（硅反应物）混入其他部件等中。
另外，本发明所涉及的硅部件为一种能够在受热环境下使用的硅部件，其中，通过使所述硅部件的表面反应而形成由硅反应物构成的涂布层之后，去除该涂布层而使硅表面露出，在露出的硅表面再次形成由硅反应物构成的涂布层。其中，形成由硅反应物构成的涂布层之后，去除该涂布层而使硅表面露出，在露出的所述硅表面再次形成由硅反应物构成的涂布层，其理由如下。用研磨机研磨硅板材的表面之后，通过氟酸及硝酸的混合液蚀刻两面，用纯水清洗后的硅表面残留有因研磨引起的杂质原子，如果以这种状态形成涂布层，则涂布层继续含有杂质元素。在涂布层含有杂质的状态下作为面板等的基板进行加热的情况下，存在涂布层所含的杂质转移到面板等，从而污染面板等的可能性。因此，在面板等所容许的杂质等级更低的情况下，为了降低来自涂布层的污染，优选去除含有杂质的涂布层，并再次形成由硅反应物构成的涂布层。
这种结构的硅部件中，表面的涂布层能够防止伤痕的形成。或者即使在去除涂布层后出现细微的伤痕的情况下，也能够将其消除，并能够抑制由这些伤痕、微裂纹为起点的龟裂的产生。
另外，本发明所涉及的硅部件为一种能够在受热环境下使用的硅部件，其中，通过对所述硅部件的表面进行研磨、蚀刻，去除表层的应变层，并且表面的算术平均粗糙度Ra为2nm以下。
这种结构的硅部件中，通过对所述硅部件的表面进行研磨、蚀刻，去除表层的应变层，并且表面的算术平均粗糙度Ra为2nm以下，因此硅部件表面的伤痕、微裂纹被去除，从而能够抑制由这些伤痕、微裂纹为起点的龟裂的产生。
另外，本发明所涉及的硅部件可以由多晶硅构成。或者，本发明所涉及的硅部件也可以由准单晶硅构成。
另外，本发明所涉及的硅部件可以设为所述硅部件的大小为宽度W:500～1500mm×长度L:500～1500mm×厚度H:5～50mm。
本发明所涉及的硅部件的制造方法为一种能够在受热环境下使用的硅部件的制造方法，其中，具备有通过使表面的硅反应而形成由硅反应物构成的涂布层的涂布层形成工序。
其中，所述涂布层形成工序可以是氧化处理工序。或者，所述涂布层形成工序也可以是氮化处理工序。
另外，可以具备去除通过涂布层形成工序形成的所述涂布层的涂布层去除工序。另外，还可以具备在通过所述涂布层去除工序而露出的硅表面再次形成涂布层的涂布层再次形成工序。
由此，根据本发明，能够提供一种即使在受热环境下使用时也能够抑制龟裂的产生的硅部件及硅部件的制造方法。
附图说明
图1是本发明的第1实施方式的硅部件的外观图。
图2是图1所示的硅部件的表面附近的剖面放大图。
图3是本发明的第1实施方式的硅部件的制造方法的说明图。
图4是本发明的第2实施方式的硅部件的表面附近的剖面放大图。
图5是本发明的第3实施方式的硅部件的制造方法的说明图。
图6是本发明的第4实施方式的硅部件的制造方法的说明图。
图7是制造成为本发明实施方式的硅部件的材料的准单晶硅锭及多晶硅锭时使用的柱状晶硅锭制造装置50的示意图。
符号的说明
10、110、210、310-硅部件，11-硅氧化膜（涂布层），111-氮化硅膜（涂布层），16、116、216、316-板材
具体实施方式
以下参考图1到图3对本发明的第一实施方式的硅部件进行说明。
如图1所示，本实施方式的硅部件10呈板状，在制造液晶面板时的热处理工序中，用作保持液晶面板的保持板。本实施方式中为宽度W:500～1500mm×长度L:500～1500mm×厚度H:5～50mm的大型板材。
如图2所示，在该硅部件10的表面形成有由硅反应物构成的涂布层，本实施方式中形成有作为涂布层的硅氧化膜11。
其中，该硅氧化膜11（涂布层）的膜厚t0在15nm≤t0≤600nm的范围内，优选在30nm≤t0≤520nm的范围内。
该硅部件10由以下工序制造。
首先，准备成为硅部件10的材料的单晶硅锭、准单晶硅锭、多晶硅锭。
其中，成为硅部件10的材料的单晶硅通过所谓的CZ（直拉单晶制造）法来制造。
并且，成为硅部件10的材料的准单晶硅锭、多晶硅锭通过图7所示的柱状晶硅锭制造装置50来制造。
柱状晶硅锭制造装置50具备储存硅熔融液L的坩埚60、载置该坩埚60的冷却板52、从下方支承该冷却板52的底部加热器53、及配设于坩埚60上方的顶部加热器54。并且，在坩埚60的周围设置有绝热材料55。
冷却板52为中空结构，且构成为经由供给管56向内部供给Ar气体。
其中，柱状晶硅锭通过如下方法制造，即将硅原料装入上述柱状晶硅锭制造装置50的坩埚60内并加热熔解而生成硅熔融液，通过控制底部加热器53和顶部加热器54的输出功率使硅熔融液从坩埚60的底部向上方凝固。
并且，准单晶硅锭通过如下方法获得，即将由单晶板构成的多个籽晶配置于上述柱状晶硅锭制造装置50的坩埚60的底部，将硅原料装入该坩埚60内并加热熔解而生成硅熔融液，通过控制底部加热器53和顶部加热器54的输出功率使硅熔融液从坩埚60的底部向上方凝固，从坩埚60内的多个籽晶分别生长出单晶。该准单晶硅锭为拥有多个由籽晶生长的单晶部位的硅锭，根据籽晶的配置也能够使整个硅锭大致成为单晶。
接着，用带锯或钢丝锯切割单晶硅、准单晶硅或多晶硅的锭，并切出预定尺寸的板材16。
对接着切出的板材16的表面进行磨削、研磨后，进行蚀刻处理。另外，本实施方式中，作为蚀刻液使用氟酸和硝酸的混合液。由此，去除存在于板材16表层的应变层。
之后，对板材16进行氧化处理。将板材16装入真空容器并加热至一定的温度，通过将氧化性气体导入真空容器内使板材16表面的硅氧化而形成硅氧化膜11（涂布层）。另外，能够通过调整氧化处理时的温度、气体流量来控制硅氧化膜11（涂布层）的膜厚t0。
此时，板材16的表面存在伤痕、微裂纹。若氧化处理该表面而形成硅氧化膜11，则如图3所示，硅氧化膜11也向板材16的内部侧生长（侵蚀），从而存在于板材16表面的伤痕、微裂纹消失。详细地说明，则该硅氧化膜11中的氧在硅氧化膜11中进行固体内扩散，进一步扩散至相当于板材16的部分（在图3的情况下，向下扩散）。然后，扩散的氧与存在于扩散目的地的板材16的硅进行反应，因此朝向板材16的内部侧生长（侵蚀）。
另外，如图3所示，本实施方式中，从硅氧化膜11形成前的板材16的表面S向板材16的内部侧生长的硅氧化膜11的厚度t1（硅的侵蚀深度t1）相对于硅氧化膜11整体的厚度t0被设为t1=0.45×t0。
这种结构的本实施方式的硅部件10被用作液晶面板的保持板，在热处理工序中，例如加热至600～800℃的高温。
根据如上述结构的本实施方式的硅部件10，其表面具有通过使板材16表面的硅氧化而形成的硅氧化膜11（涂布层），因此表面的伤痕、微裂纹在硅氧化膜11（涂布层）的形成过程中消失。因此，能够抑制由这些伤痕、微裂纹为起点的龟裂的产生。由此，即使在高温环境下使用宽度W:500～1500mm×长度L:500～1500mm×厚度H:5～50mm的大型的板状硅部件10的情况下，也能够抑制由热应力等而产生的龟裂。
另外，本实施方式中，硅氧化膜11（涂布层）的膜厚t0设为t0≥15nm，因此能够消除表面的伤痕、微裂纹，且能够可靠地抑制龟裂的产生。另外，硅氧化膜11（涂布层）的膜厚t0设为t0≤600nm，因此能够缩短氧化处理的时间，且能够高效地制造该硅部件10。
其中，若将硅氧化膜11（涂布层）的膜厚t0设为t0≥30nm，则能够更充分的消除表面的伤痕、微裂纹，且能够可靠地抑制龟裂的产生。并且，若将硅氧化膜11（涂布层）的膜厚t0设为t0≤520nm，则能够进一步缩短氧化处理时间，且能够更高效地制造该硅部件10。
另外，本实施方式中，从硅氧化膜11形成前的板材16的表面S向板材16的内部侧生长的硅氧化膜11的厚度t1（硅的侵蚀深度t1）相对于硅氧化膜11整体的厚度t0设为t1=0.45×t0，因此通过形成硅氧化膜11（涂布层）能够可靠地消除伤痕、微裂纹。
接着，参考图4对本发明的第二实施方式的硅部件110进行说明。
该第二实施方式中，形成于硅部件110表面的涂布层为氮化硅膜111。该氮化硅膜111（涂布层）的膜厚t10在15nm≤t10≤50nm的范围内。
如图4所示，该氮化硅膜111（涂布层）通过对硅板材116的表面进行热氮化处理而形成，从氮化硅膜111形成前的板材116的表面向板材116的内部侧生长的氮化硅膜111的厚度t11（硅的侵蚀深度t11）相对于氮化硅膜111整体的膜厚t10设为t11=0.88×t10。
根据以上构成的本实施方式的硅部件110，其表面具有通过使板材116表面的硅氮化而形成的氮化硅膜111（涂布层），因此表面的伤痕、微裂纹在形成氮化硅膜111（涂布层）的形成过程中消失。因此，能够抑制由这些伤痕、微裂纹为起点的龟裂的产生。
另外，本实施方式中，氮化硅膜111（涂布层）的膜厚t10被设为t10≥15nm，因此能够充分的消除表面的伤痕、微裂纹，且能够可靠地抑制龟裂的产生。另外，氮化硅膜111（涂布层）的膜厚t10被设为t10≤50nm，因此能够缩短氮化处理时间，能够更高效地制造该硅部件110。
另外，本实施方式中，从氮化硅膜111形成前的板材116的表面S向板材116的内部侧生长的氮化硅膜111的厚度t11（硅的侵蚀深度t11）相对于氮化硅膜111整体的膜厚t10设为t11=0.88×t10，因此能够通过形成氮化硅膜111（涂布层）可靠地消除伤痕、微裂纹。
接着，参考图5对本发明的第三实施方式的硅部件进行说明。
如图5所示，该第三实施方式中，构成为在硅部件210的表面形成由硅氧化膜211构成的涂布层之后，去除该硅氧化膜211（涂布层）而使硅露出。另外，硅氧化膜的厚度较厚时进行研磨以残留硅氧化膜层，残留的硅氧化膜层用缓冲氟酸溶液去除。并且，硅氧化膜的厚度较薄时用缓冲氟酸溶液去除。使用缓冲氟酸溶液进行硅氧化膜层的去除例如在HF:NH4F=7:1的组成及室温下进行。
其中，形成于板材216表面的硅氧化膜211向板材216的内部侧生长，能够消除存在于板材216表面的伤痕、微裂纹。另外，如图5所示，本实施方式中，从硅氧化膜211形成前的板材216的表面S向板材216的内部侧生长的硅氧化膜211的厚度t21（硅的侵蚀深度t21）相对于硅氧化膜211整体的厚度t20设为t21=0.45×t20。
并且，通过去除该硅氧化膜211，本实施方式的硅部件210中厚度为t21的部分从原来的板材216的表面S被去除。
这种结构的硅部件210中，通过使板材216表面的硅氧化而形成硅氧化膜211（涂布层），因此，表面的细小的伤痕、微裂纹在形成硅氧化膜211（涂布层）的过程中消失。并且，由于去除了该硅氧化膜211（涂布层），因此能够得到没有伤痕、微裂纹的硅部件210。另外，能够抑制热处理时，氧气、氮气等杂质混入其他部件等的情况。
另外，在热处理温度为300～900℃而非高温时，不存在氧气、氮气等杂质混入其他部件等的情况，因此可以再次在硅部件210的表层形成硅氧化膜及氮化硅膜。该表层的涂布层能够防止伤痕的形成或使去除涂布层后出现的微小伤痕消失，且能够抑制由这些伤痕、微裂纹为起点的龟裂的产生。
接着，参考图6对本发明的第四实施方式的硅部件进行说明。
如图6所示，该第四实施方式中，通过研磨板材316的表面，之后进行蚀刻处理而去除表面的伤痕、微裂纹。并且，表面的算术平均粗糙度Ra为2nm以下。
另外，本实施方式中，通过研磨、蚀刻处理而从原来的板材316的表面S去除厚度为t31的部分，将该厚度设在100nm≤t31≤5000nm的范围内。
这种结构的硅部件310中，通过对硅部件310的表面进行研磨，之后进行蚀刻处理而去除表面的伤痕、微裂纹，表面的算术平均粗糙度Ra为2nm以下，因此能够得到伤痕、微裂纹较少的硅部件310。另外，能够抑制进行热处理时氧气、氮气等杂质混入其他部件等的问题。并且，本实施方式中，通过进行研磨、蚀刻处理而去除的厚度t31设在100nm≤t31≤5000nm的范围内，因此能够可靠地去除伤痕、微裂纹。
以上，虽然对本发明实施方式的硅部件进行了说明，但并不限定于此，可以适当改变设计。
例如如图1所示，虽然举例说明了板状硅部件，但并不限定于此，也可以是配置于半导体装置内的硅制的环形部件、圆板、板材等、或在热处理装置内使用的硅制的方木、棒材、散装材料等，在受热环境下使用的硅部件等。
[实施例]
示出为了确认本发明的效果而进行的确认实验的结果。
以下述步骤制作本发明例1-21、比较例1、2的硅部件（硅板），实施了对得到的硅部件的表面粗糙度（算术平均粗糙度Ra）的测定及四点弯曲试验。
（本发明例1-8）
使用带锯从1000mm×1000mm×高度300mm的多晶硅锭（单向凝固的柱状晶锭）切出1000mm×1000mm×厚度20mm的板材。
接着，以研磨机研磨该板材的两面后通过氟酸和硝酸的混合液蚀刻两面。之后用纯水充分的清洗。
将得到的板材装入氧化炉，通过湿式氧化（热氧化）以900℃的温度保持表1所示的时间，在硅板的表面形成表1所示膜厚的硅氧化膜。
（本发明例9-10）
使用带锯从1000mm×1000mm×高度300mm的准单晶硅锭（使用籽晶的单向凝固的柱状晶锭）切出1000mm×1000mm×厚度20mm的板材。
接着，以研磨机研磨该板材的两面后通过氟酸和硝酸的混合液蚀刻两面。之后用纯水充分的清洗。
将得到的板材装入氧化炉，通过湿式氧化（热氧化）以900℃的温度保持表1所示的时间，在硅板的表面形成表1所示膜厚的硅氧化膜。
（本发明例11）
使用带锯从1000mm×1000mm×高度300mm的多晶硅锭（单向凝固的柱状晶锭）切出1000mm×1000mm×厚度20mm的板材。
接着，以研磨机研磨该板材的两面后通过氟酸和硝酸的混合液蚀刻两面。之后用纯水充分的清洗。
将得到的板材装入热处理炉，通入氨气并以1050℃的温度保持90分钟，在硅板的表面形成膜厚15nm的氮化硅膜。
（本发明例12）
使用上述的本发明例5的硅板去除形成于该硅板表面的硅氧化膜。硅氧化膜的去除使用氟酸（48％）：硝酸（70％）：纯水=3:2:6的混酸水溶液，并在室温下进行。去除时间为2分钟。
（本发明例13）
使用上述的本发明例5的硅板去除形成于该硅板表面的硅氧化膜。硅氧化膜的去除使用氟酸（48％）：硝酸（70％）：纯水=3:2:6的混酸水溶液，并在室温下进行。去除时间为1分30秒。之后，使用缓冲氟酸溶液在室温下进行剩余的硅氧化膜的去除。去除时间为30分钟。
（本发明例14-15）
使用上述的本发明例9的硅板去除形成于该硅板表面的硅氧化膜。硅氧化膜的去除使用氟酸（48％）：硝酸（70％）：纯水=3:2:6的混酸水溶液，并在室温下进行。去除时间为1分30秒。之后，使用缓冲氟酸溶液在室温下进行剩余硅氧化膜的去除。去除时间为30分钟。
（本发明例16-17）
将上述的本发明例13的硅板装入氧化炉，通过湿式氧化（热氧化）以900℃的温度保持表2所示的时间，在硅板的表面形成表2所示膜厚的硅氧化膜。
（本发明例18-19）
将上述的本发明例15的硅板装入氧化炉，通过湿式氧化（热氧化）以900℃的温度保持表2所示的时间，在硅板的表面形成表2所示膜厚的硅氧化膜。
（本发明例20）
使用本发明例1的硅板去除形成于该硅板表面的硅氧化膜。硅氧化膜的去除使用缓冲氟酸溶液并在室温下进行。之后，将得到的板材装入热处理炉，通入氨气，以1050℃的温度保持90分钟，在硅板的表面形成膜厚15nm的氮化硅膜。
（本发明例21）
使用带锯从1000mm×1000mm×高度300mm的多晶硅锭（单向凝固的柱状晶锭）切出1000mm×1000mm×厚度20mm的板材。
以研磨机研磨该板材的两面后，通过氟酸（48％）：硝酸（70％）：纯水=3:2:6的混酸水溶液蚀刻两面。通过该研磨及蚀刻，从板材表面去除5μm厚度。
（比较例1）
使用带锯从1000mm×1000mm×高度300mm的多晶硅锭（单向凝固的柱状晶锭）切出1000mm×1000mm×厚度20mm的板材。以磨削机磨削该板材的两面。
（比较例2）
使用带锯从1000mm×1000mm×高度300mm的多晶硅锭（单向凝固的柱状晶锭）切出1000mm×1000mm×厚度20mm的板材。以研磨机研磨该板材的两面。
（硅氧化膜及氮化硅膜的膜厚）
关于本发明例1-11及本发明例16-20，测定了得到的硅氧化膜及氮化硅膜的膜厚。并且，通过计算评价了从膜形成前的板材的表面向板材的内部侧生长的厚度（侵蚀深度）。使用椭圆偏振光谱仪测定硅氧化膜、氮化硅膜的膜厚。另外，从Si及SiO2的密度及分子量可知，若将硅氧化膜的整体厚度设为t0则硅氧化膜仅向内部侧生长与t1=0.45×t0相应的量。从Si及Si3N4的密度及分子量可知，若将氮化硅膜的整体厚度设为t0，则氮化硅膜仅向内部侧生长与t11=0.88×t10相应的量。测定结果示于表1及表2中。
（表面粗糙度Ra）
使用AFM测定了本发明例1-21及比较例2的表面粗糙度。
关于比较例1的表面粗糙度，以Dektak表面粗糙度计（10μm扫描）进行测定。
将测定结果示于表1及表2中。
(四点弯曲试验)
使用得到的试件实施四点弯曲试验。根据JIS=R1601实施四点弯曲。试料的尺寸为长度40mm、宽度4mm、厚度3mm。将测定结果示于表1及表2中。
[表1]
[表2]
磨削硅板表面的比较例1中，表面的算术平均粗糙度Ra为50μm，四点弯曲试验的最大荷载为30MPa而较低，容易产生龟裂。
另外，研磨硅板表面的比较例2中，表面的算术平均粗糙度Ra为0.9μm，四点弯曲试验的最大荷载为154MPa，虽然相比比较例1有所改善，但仍容易产生龟裂。
相对于此，已知本发明例1-21中四点弯曲试验的最大荷载较大，龟裂得到抑制。尤其，在形成硅氧化膜及氮化硅膜的本发明例1-11、16-19中，与表面粗糙度无关，四点弯曲试验的结果良好。另外，本发明例9-10、18-19中表面粗糙度和四点弯曲试验的结果都良好。
由以上结果可知，根据本发明例，能够提供一种即使在受热环境下使用也能够抑制龟裂的产生的硅部件。

Claims (12)

1.一种硅部件，其在受热环境下使用，其特征在于，
具有覆盖含有伤痕或微裂纹的表面的涂布层，所述涂布层由通过使表面的硅反应而形成的硅反应物构成，该涂布层的厚度在15nm以上600nm以下，
所述硅部件为如下尺寸的大型板材：宽度W:500mm以上×长度L:500mm以上，
所述伤痕或微裂纹在形成所述涂布层的过程中消失，
所述涂布层向所述大型板材的内部侧生长，
所述大型板材的表面的算术平均粗糙度Ra为0.3nm以上0.8nm以下，
四点弯曲试验的最大荷载为195MPa以上212MPa以下。
2.根据权利要求1所述的硅部件，其特征在于，
所述涂布层为硅氧化膜。
3.根据权利要求2所述的硅部件，其特征在于，
所述硅氧化膜的膜厚在30nm以上520nm以下的范围内。
4.根据权利要求1所述的硅部件，其特征在于，
所述涂布层为氮化硅膜。
5.根据权利要求1所述的硅部件，其特征在于，
通过对所述硅部件的表面进行研磨、蚀刻而去除表层的应变层。
6.根据权利要求1～5中任意一项所述的硅部件，其特征在于，
所述硅部件由多晶硅构成。
7.根据权利要求1～5中任意一项所述的硅部件，其特征在于，
所述硅部件由准单晶硅构成。
8.一种硅部件的制造方法，所述硅部件在受热环境下使用，其特征在于，
具备通过使在表面含有伤痕或微裂纹的所述硅部件的所述表面的硅反应而在所述硅部件的表面形成由硅反应物构成的涂布层的涂布层形成工序，
所述硅部件为如下尺寸的大型板材：宽度W:500mm以上×长度L:500mm以上，
所述伤痕或微裂纹在形成所述涂布层的过程中消失，
所述涂布层向所述大型板材的内部侧生长，
所述大型板材的表面的算术平均粗糙度Ra为0.3nm以上0.8nm以下，
四点弯曲试验的最大荷载为195MPa以上212MPa以下。
9.根据权利要求8所述的硅部件的制造方法，其特征在于，
所述涂布层形成工序为氧化处理工序。
10.根据权利要求8所述的硅部件的制造方法，其特征在于，
所述涂布层形成工序为氮化处理工序。
11.根据权利要求8～10中任意一项所述的硅部件的制造方法，其特征在于，
具备去除通过所述涂布层形成工序形成的所述涂布层的涂布层去除工序。
12.根据权利要求11所述的硅部件的制造方法，其特征在于，
具备涂布层再次形成工序，在通过所述涂布层去除工序而露出的硅表面，再次形成涂布层。
CN201410119659.9A 2013-03-28 2014-03-27 硅部件及硅部件的制造方法 Active CN104078385B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013-067952 2013-03-28
JP2013067952 2013-03-28

Publications (2)

Publication Number Publication Date
CN104078385A CN104078385A (zh) 2014-10-01
CN104078385B true CN104078385B (zh) 2018-07-13

Family

ID=50439172

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410119659.9A Active CN104078385B (zh) 2013-03-28 2014-03-27 硅部件及硅部件的制造方法

Country Status (6)

Country Link
US (2) US10770285B2 (zh)
EP (1) EP2784422B1 (zh)
JP (2) JP6278264B2 (zh)
KR (1) KR102211607B1 (zh)
CN (1) CN104078385B (zh)
TW (1) TWI602779B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104562192B (zh) * 2015-01-30 2017-05-03 扬州荣德新能源科技有限公司 一种多晶硅锭的铸造方法
JP6416140B2 (ja) * 2016-02-12 2018-10-31 信越化学工業株式会社 多結晶シリコン棒および多結晶シリコン棒の選別方法

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5845177B2 (ja) * 1979-03-09 1983-10-07 富士通株式会社 半導体表面絶縁膜の形成法
JP3285723B2 (ja) 1994-11-17 2002-05-27 信越半導体株式会社 半導体熱処理用治具及びその表面処理方法
US5610104A (en) * 1996-05-21 1997-03-11 Cypress Semiconductor Corporation Method of providing a mark for identification on a silicon surface
US6797323B1 (en) * 1996-11-29 2004-09-28 Sony Corporation Method of forming silicon oxide layer
JPH11121417A (ja) * 1997-10-09 1999-04-30 Mitsubishi Electric Corp 半導体基板の処理システムおよび処理方法
EP1171905A1 (en) 1999-04-15 2002-01-16 Integrated Materials, Inc. Silicon fixtures for wafer processing and method of fabrication
US20030196588A1 (en) * 2000-02-10 2003-10-23 Norihiro Kobayashi Silicon boat with protective film, method of manufacture thereof, and silicon wafer heat-treated using silicon boat
US6727191B2 (en) * 2001-02-26 2004-04-27 Integrated Materials, Inc. High temperature hydrogen anneal of silicon wafers supported on a silicon fixture
JP3839281B2 (ja) * 2001-07-05 2006-11-01 株式会社ルネサステクノロジ 半導体装置の製造方法
US20040173948A1 (en) * 2002-09-19 2004-09-09 Pandelisev Kiril A. Process and apparatus for silicon boat, silicon tubing and other silicon based member fabrication
JP3972641B2 (ja) 2001-12-04 2007-09-05 株式会社Ｓｕｍｃｏ 半導体基板用支持治具
JP4267276B2 (ja) * 2002-08-30 2009-05-27 ユニバーサル製缶株式会社 キャップ付ボトル缶およびキャッピング方法
WO2004030073A1 (ja) 2002-09-27 2004-04-08 Hitachi Kokusai Electric Inc. 熱処理装置、半導体装置の製造方法及び基板の製造方法
JPWO2004073057A1 (ja) * 2003-02-14 2006-06-01 株式会社Sumco シリコンウェーハの製造方法
KR100758965B1 (ko) * 2003-04-02 2007-09-14 가부시키가이샤 사무코 반도체 웨이퍼용 열처리 치구
US7163393B2 (en) * 2004-02-02 2007-01-16 Sumitomo Mitsubishi Silicon Corporation Heat treatment jig for semiconductor silicon substrate
US7625205B2 (en) * 2004-09-30 2009-12-01 Hitachi Kokusai Electric Inc. Heat treatment apparatus and method of manufacturing substrates
US20070090408A1 (en) * 2005-09-29 2007-04-26 Amlan Majumdar Narrow-body multiple-gate FET with dominant body transistor for high performance
JP2007099536A (ja) 2005-09-30 2007-04-19 Fujifilm Corp 機能性構造物素子、機能性構造物素子の製造方法及び機能性構造物製造用基板
KR101400075B1 (ko) 2006-01-20 2014-05-28 에이엠지 아이디얼캐스트 솔라 코포레이션 광전 변환 소자용 기하학적 다결정 캐스트 실리콘 및 기하학적 다결정 캐스트 실리콘 바디들을 제조하는 방법 및 장치
JP5449645B2 (ja) * 2006-12-05 2014-03-19 三菱マテリアル株式会社 熱処理用シリコンプレートの製造方法。
JP2010259160A (ja) 2009-04-22 2010-11-11 Sumitomo Precision Prod Co Ltd 発電装置およびシリコン片の製造方法
KR101356303B1 (ko) * 2011-03-15 2014-01-28 제이엑스 닛코 닛세키 킨조쿠 가부시키가이샤 다결정 실리콘 웨이퍼
CN102881590B (zh) 2011-07-12 2017-05-10 联华电子股份有限公司 修补层形成方法及金属氧化物半导体晶体管结构

Also Published As

Publication number Publication date
EP2784422B1 (en) 2017-10-04
TWI602779B (zh) 2017-10-21
EP2784422A2 (en) 2014-10-01
US20200365399A1 (en) 2020-11-19
JP2017208571A (ja) 2017-11-24
KR102211607B1 (ko) 2021-02-02
KR20140118905A (ko) 2014-10-08
TW201509798A (zh) 2015-03-16
JP6399171B2 (ja) 2018-10-03
US20140291680A1 (en) 2014-10-02
US10770285B2 (en) 2020-09-08
JP6278264B2 (ja) 2018-02-14
JP2014209620A (ja) 2014-11-06
CN104078385A (zh) 2014-10-01
EP2784422A3 (en) 2014-10-29

Similar Documents

Publication Publication Date Title
US9074299B2 (en) Polycrystalline silicon rod
KR102373801B1 (ko) 실리콘 웨이퍼의 품질 평가 방법, 실리콘 웨이퍼의 제조 방법 및 실리콘 웨이퍼
JP2008153545A (ja) 歪Ｓｉ基板の製造方法
CN104952708A (zh) 碳化硅半导体装置的制造方法
JP2013004825A5 (zh)
KR101313462B1 (ko) 실리콘 웨이퍼의 열처리 방법
CN102969229A (zh) 一种重掺磷单晶硅晶圆片高致密性二氧化硅背封工艺
CN104078385B (zh) 硅部件及硅部件的制造方法
JPH04285100A (ja) シリコンウェーハの品質検査方法
TWI680512B (zh) 矽晶圓之研磨方法、矽晶圓之製造方法及矽晶圓
Su et al. Growth of void-free 3C-SiC films by modified two-step carbonization methods
CN106400122B (zh) 一种金刚线切割多晶硅片的制绒预处理方法及制绒方法
JPH11130451A (ja) 半導体熱処理装置用石英ガラス治具
WO2007032180A1 (ja) エピタキシャルウエーハの製造方法及びそれにより製造されたエピタキシャルウエーハ
JP2009190953A (ja) 半導体基板の製造方法およびそれによって製造される半導体基板
WO2018151140A1 (ja) シリコン析出用芯線、該芯線の製造方法、および多結晶シリコンの製造方法
TWI814488B (zh) 高電阻矽晶圓的厚度測量方法以及平坦度測量方法
KR102105367B1 (ko) 열처리방법
JPH09175808A (ja) シリコン成形体用前駆体
JP4600086B2 (ja) 多層のエピタキシャルシリコン単結晶ウェーハの製造方法及び多層のエピタキシャルシリコン単結晶ウェーハ
CN117445211A (zh) 一种硅片生产工艺
CN105705684A (zh) 制造碳化硅半导体衬底的方法
JP2877212B2 (ja) ウエーハの気相エッチング方法
Chen et al. EFFECT OF SILICON ON MICROSTRUCTURE DEVELOPMENT
KR100816198B1 (ko) 반도체 장치용 웨이퍼

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant