JP6385886B2

JP6385886B2 - 電力変換装置

Info

Publication number: JP6385886B2
Application number: JP2015094317A
Authority: JP
Inventors: 知信山本; 達也長谷見; 善久北条
Original assignee: Toyo Electric Manufacturing Ltd
Current assignee: Toyo Electric Manufacturing Ltd
Priority date: 2015-05-01
Filing date: 2015-05-01
Publication date: 2018-09-05
Anticipated expiration: 2035-05-01
Also published as: JP2016213942A

Description

本発明は、電動機に複数、並列に接続され、それぞれが直流電力を交流電力に変換して電動機に供給する電力変換装置に関する。

直流電力を交流電力に変換する電力変換装置を複数、並列に交流電動機などの負荷に接続することで、駆動電力の大容量化が図られることがある。電力変換装置は、オン／オフを外部から与える信号によって任意に切り替え可能な自己消弧型半導体素子を備えており、自己消弧型半導体素子のスイッチングを制御することで、直流電力を交流電力に変換する。

複数の電力変換装置が並列に接続されている場合、各電力変換装置の自己消弧型半導体素子のスイッチングタイミングがずれると、各電力変換装置の出力部に急峻な電流の変化が生じ、電力変換装置間の出力部に電位差が生じる。

電力変換装置間の出力部に電位差が生じると、電力変換装置間に電流が流れる。このような電流は横流と称される。横流は負荷の駆動には寄与しないが、電力変換装置の出力電流容量を考慮する際には、負荷電流に横流を加算する必要があり、電力変換装置の出力電流容量を、負荷電流よりも横流の分だけ大きくする必要がある。そのため、横流の抑制が求められている。

特許文献１には、コモンモードチョークコイルを用いることで横流を抑制する方法が記載されている。特許文献１に記載されている方法では、図４に示すように、電力変換装置１−１，１−２が電動機２に並列に接続されるとともに、電力変換装置１−１は、コモンモードチョークコイル４−１を介して直流電源３に接続され、電力変換装置１−２は、コモンモードチョークコイル４−２を介して、電力変換装置１−１と並列に直流電源３に接続されている。

電力変換装置１−１は、コモンモードチョークコイル４−１を介して直流電源３から供給された直流電力を三相（ＵＶＷ相）交流電力に変換する。また、電力変換装置１−２は、コモンモードチョークコイル４−２を介して直流電源３から供給された直流電力を三相（ＵＶＷ相）交流電力に変換する。そして、電力変換装置１−１および電力変換装置１−２の各相の出力が合成されて、電動機２に供給される。

図４において、例えば、直流電源３からコモンモードチョークコイル４−１および電力変換装置１−１を介して電動機２に流れる電流と、その電流が電動機２を流れた後、電動機２から電力変換装置１−１およびコモンモードチョークコイル４−１を介して直流電源３に流れる電流とは電流値が同じである。この場合、コモンモードチョークコイル４−１の磁束は弱め合う（打ち消し合う）ため、コモンモードチョークコイル４−１はリアクタンスにならない。

一方、電力変換装置１−１から電動機２に流れた電流が、横流として電力変換装置１−２から直流電源３に戻る経路を流れると、コモンモードチョークコイル４−１に流れる電流値が異なることになる。この場合、コモンモードチョークコイル４−１の磁束は打ち消し合わず、コモンモードチョークコイル４−１はリアクタンスとして作用する。また、コモンモードチョークコイル４−２も同様にリアクタンスとして作用する。コモンモードチョークコイル４−１，４−２がリアクタンスとして作用することで、横流を抑制することができる。

特公昭５５−１２８１９号公報

特許文献１に記載されている方法では、コモンモードチョークコイル４−１，４−２を用いているため、大型化・高コスト化を招くという問題がある。

本発明の目的は、上述した課題を解決し、大型化・高コスト化を抑制しつつ、横流の抑制を図ることができる電力変換装置を提供することにある。

上記課題を解決するため、本発明に係る電力変換装置は、電動機に複数、並列に接続され、それぞれが直流電力を交流電力に変換して前記電動機に供給する電力変換装置であって、前記複数の電力変換装置はそれぞれ、自己消弧型半導体素子のスイッチングにより直流電力を交流電力に変換するインバータ部と、前記自己消弧型半導体素子を駆動するゲート信号を前記自己消弧型半導体素子に出力するゲート駆動回路と、を有し、前記ゲート駆動回路は、前記複数の電力変換装置それぞれにＰＷＭ信号を出力するＰＷＭ信号発生器から前記ＰＷＭ信号が入力され、該入力されたＰＷＭ信号を遅延補償量に基づき遅延させる遅延補償器と、前記遅延補償器により遅延された信号に基づき前記ゲート信号を生成する信号生成部と、前記ＰＷＭ信号の入力から前記ゲート信号の出力までの遅延時間を測定する遅延時間測定器と、前記遅延時間測定器により測定された遅延時間に関する遅延情報を前記電動機に接続された他の電力変換装置との間で交換し、自装置における遅延情報および前記他の電力変換装置における遅延情報に基づき、前記遅延補償器による前記ＰＷＭ信号の遅延補償量を決定する制御部と、を有する。

また、本発明に係る電力変換装置において、前記制御部は、前記遅延時間測定器により測定された遅延時間から前記遅延補償器による遅延補償量を減算した第１の減算値を前記遅延情報とすることが好ましい。

また、本発明に係る電力変換装置において、前記制御部は、前記ＰＷＭ信号の立上りに応じて第１の論理レベルの信号を出力し、前記ＰＷＭ信号の立下りに応じて第２の論理レベルの信号を出力する判定器と、前記遅延補償量として、前記ＰＷＭ信号の立上り時の遅延補償量と前記ＰＷＭ信号の立下り時の遅延補償量とを記憶する保持器と、前記遅延時間測定器により測定された遅延時間から前記保持器に記憶されている遅延補償量を減算して前記第１の減算値を演算する第１の減算器と、前記他の電力変換装置それぞれにおける第１の減算値および自装置における第１の減算値の中から最大値である最大遅延時間を選択する最大値比較器と、前記最大遅延時間から前記第１の減算値を減算して第２の減算値を演算し、該演算した第２の減算値を前記保持器に出力する第２の減算器と、を有し、前記保持器は、前記判定器から前記第１の論理レベルの信号が出力されると、前記記憶しているＰＷＭ信号の立上り時の遅延補償量を前記遅延補償器に出力するとともに、前記第２の減算器から出力された第２の減算値を新たなＰＷＭ信号の立上り時の遅延補償量として記憶し、前記判定器から前記第２の論理レベルの信号が出力されると、前記記憶しているＰＷＭ信号の立下り時の遅延補償量を前記遅延補償器に出力するとともに、前記第２の減算器から出力された第２の減算値を新たなＰＷＭ信号の立下り時の遅延補償量として記憶することが好ましい。

本発明に係る電力変換装置によれば、大型化・高コスト化を抑制しつつ、横流の抑制を図ることができる。

本発明の一実施形態に係る電力変換装置の構成を示すブロック図である。図１に示す保持器の構成を示すブロック図である。図１に示す各電力変換装置の動作を説明するための図である。関連する横流の抑制方法について説明するための図である。

以下、本発明の実施の形態について説明する。

図１は、本発明の一実施形態に係る電力変換装置の構成を示す図である。本実施形態においては、図１に示すように、２つの電力変換装置１０−１，１０−２が電動機２に接続されている。

電力変換装置１０−１，１０−２は、直流電源３に並列に接続されている。電力変換装置１０−１，１０−２はそれぞれ、ＰＷＭ信号発生器４から出力されたＰＷＭ信号に基づき、直流電源３から出力される直流電力を三相交流電力に変換して、電動機２に供給する電圧形電力変換装置である。電力変換装置１０−１と電力変換装置１０−２とは同様の構成を有しており、以下では、電力変換装置１０−１と電力変換装置１０−２とを区別しない場合には、電力変換装置１０と称する。なお、電動機２に接続される電力変換装置１０の数は３以上であってもよい。

次に、電力変換装置１０の構成について説明する。なお、図１において、電力変換装置１０−１の各構成要素や各信号名などには「−１」を付し、電力変換装置１０−２の各構成要素や各信号名などには「−２」を付しているが、以下では、特に区別しない場合には、「−１」，「−２」の記載を省略して説明する。

図１に示す電力変換装置１０は、インバータ部１１と、ＵＰ＿ゲート駆動回路１２と、ＵＮ＿ゲート駆動回路１３と、ＶＰ＿ゲート駆動回路１４と、ＶＮ＿ゲート駆動回路１５と、ＷＰ＿ゲート駆動回路１６と、ＷＮ＿ゲート駆動回路１７とを有する。

インバータ部１１は、直流電源３から出力された直流電力を三相交流電力に変換して、電動機２に出力する。インバータ部１１は、自己消弧型半導体素子１１１〜１１６を有している。

自己消弧型半導体素子１１１〜１１６は、半導体スイッチとダイオードとが逆並列接続されて構成され、オン／オフを外部から与える信号によって任意に切り替え可能な素子である。

直流電源３の正極と負極との間に、自己消弧型半導体素子１１１と自己消弧型半導体素子１１２とが直列に接続され、自己消弧型半導体素子１１３と自己消弧型半導体素子１１４とが直列に接続され、自己消弧型半導体素子１１５と自己消弧型半導体素子１１６とが直列に接続されている。自己消弧型半導体素子１１１と自己消弧型半導体素子１１２との接続点の電圧、自己消弧型半導体素子１１３と自己消弧型半導体素子１１４との接続点の電圧、自己消弧型半導体素子１１５と自己消弧型半導体素子１１６との接続点の電圧がそれぞれ、Ｕ相電圧、Ｖ相電圧、Ｗ相電圧として出力される。

各電力変換装置１０から出力されたＵ相電圧、Ｖ相電圧、Ｗ相電圧はそれぞれ、同相同士で合成されて、電動機２に供給される。

ＵＰ＿ゲート駆動回路１２、ＵＮ＿ゲート駆動回路１３、ＶＰ＿ゲート駆動回路１４、ＶＮ＿ゲート駆動回路１５、ＷＰ＿ゲート駆動回路１６、ＷＮ＿ゲート駆動回路１７はそれぞれ、自己消弧型半導体素子１１１〜１１６に対応して設けられ、対応する自己消弧型半導体素子の駆動を制御するゲート信号ｇｄを生成して、対応する自己消弧型半導体素子に出力する。

次に、ＵＰ＿ゲート駆動回路１２の構成について説明する。なお、ＵＮ＿ゲート駆動回路１３、ＶＰ＿ゲート駆動回路１４、ＶＮ＿ゲート駆動回路１５、ＷＰ＿ゲート駆動回路１６およびＷＮ＿ゲート駆動回路１７の構成は、ＵＰ＿ゲート駆動回路１２の構成と同様であるため、説明を省略する。

ＵＰ＿ゲート駆動回路１２は、遅延補償器１２１と、フォトカプラ１２２と、ドライブ回路１２３と、電流検出器１２４と、遅延時間測定器１２５と、判定器１２６と、保持器１２７と、第１の減算器としての減算器１２８Ａと、第２の減算器としての減算器１２８Ｂと、最大値比較器１２９とを有する。

遅延補償器１２１は、ＰＷＭ信号発生器４からＰＷＭ信号ｇｏが入力され、入力されたＰＷＭ信号ｇｏを遅延させて、信号ｇｐｉとしてフォトカプラ１２２に出力する。

フォトカプラ１２２は、遅延補償器１２１から出力された信号ｇｐｉを電気的に絶縁して、信号ｇｐｏとしてドライブ回路１２３に出力する。

ドライブ回路１２３は、フォトカプラ１２２から出力された信号ｇｐｏを増幅し、ゲート信号ｇｄとして自己消弧型半導体素子１１１に出力する。

フォトカプラ１２２およびドライブ回路１２３は、ＰＷＭ信号ｇｏが遅延補償器１２１により遅延された信号ｇｐｉに基づきゲート信号ｇｄを生成する信号生成部１３０の構成の一例である。

電流検出器１２４は、ドライブ回路１２３から出力されたゲート信号ｇｄの電流が流れ始める時間を検出し、検出結果を遅延時間測定器１２５に出力する。

遅延時間測定器１２５は、ＰＷＭ信号発生器４からＰＷＭ信号ｇｏが入力され、電流検出器１２４からゲート信号ｇｄの電流が流れ始める時間の検出結果が入力される。遅延時間測定器１２５は、ＰＷＭ信号ｇｏの入力からゲート信号ｇｄの出力まで（ゲート信号ｇｄの電流が流れ始めるまで）の遅延時間Δｔを測定し、測定した遅延時間Δｔを減算器１２８Ａに出力する。

判定器１２６は、ＰＷＭ信号発生器４からＰＷＭ信号ｇｏが入力され、ＰＷＭ信号ｇｏの立上り・立下りに応じて切替信号Ｓを保持器１２７に出力する。判定器１２６は、ＰＷＭ信号ｇｏの立上り時には、第１の論理レベルとしての論理レベルが「１」の切替信号Ｓを出力し、ＰＷＭ信号ｇｏの立下り時には、第２の論理レベルとしての論理レベルが「０」の切替信号Ｓを出力する。

保持器１２７は、遅延補償器１２１によるＰＷＭ信号ｇｏの遅延量（遅延時間）を示す遅延補償量Δｔｄを保持する。ここで、保持器１２７は、ＰＷＭ信号ｇｏの立上り時の遅延補償量Δｔｄと、ＰＷＭ信号ｇｏの立下り時の遅延補償量Δｔｄとを記憶している。保持器１２７は、判定器１２６から入力された切替信号Ｓの論理レベルが「１」の場合には、ＰＷＭ信号ｇｏの立上り時の遅延補償量Δｔｄを遅延補償器１２１および減算器１２８Ａに出力する。また、保持器１２７は、切替信号Ｓの論理レベルが「０」の場合には、ＰＷＭ信号ｇｏの立下り時の遅延補償量Δｔｄを遅延補償器１２１および減算器１２８Ａに出力する。また、保持器１２７は、切替信号Ｓの論理レベルが「１」の場合における減算器１２８Ｂの出力を、ＰＷＭ信号ｇｏの立上り時の遅延補償量Δｔｄとして保持し、切替信号Ｓの論理レベルが「０」の場合における減算器１２８Ｂの出力を、ＰＷＭ信号ｇｏの立下り時の遅延補償量Δｔｄとして保持する。

減算器１２８Ａは、遅延時間測定器１２５から出力された遅延時間Δｔから、保持器１２７から出力された遅延補償量Δｔｄを減算した遅延時間ｔｄ（第１の減算値）を演算する。遅延時間Δｔから遅延補償器１２１による遅延補償量Δｔｄを減算した遅延時間ｔｄは、フォトカプラ１２２およびドライブ回路１２３に起因する遅延時間に相当する。減算器１２８Ａは、演算した遅延時間ｔｄを、電力変換装置１０（ＵＰ＿ゲート駆動回路１２）における遅延情報として、減算器１２８Ｂ、最大値比較器１２９および電動機２に接続された他の電力変換装置１０のＵＰ＿ゲート駆動回路１２に出力する。

最大値比較器１２９は、電動機２に接続された他の電力変換装置１０それぞれのＵＰ＿ゲート駆動回路１２から送信されてきた遅延情報（遅延時間ｔｄ）を取得する。そして、最大値比較器１２９は、減算器１２８Ａから出力された遅延時間ｔｄ、および、電動機２に接続された他の電力変換装置１０それぞれのＵＰ＿ゲート駆動回路１２から取得した遅延時間ｔｄの中から最大値を選択する。

上述したように、遅延時間ｔｄは、フォトカプラ１２２およびドライブ回路１２３に起因する遅延時間に相当する。したがって、最大値比較器１２９は、電動機２に接続された各電力変換装置１０のＵＰ＿ゲート駆動回路１２内のフォトカプラ１２２およびドライブ回路１２３に起因する最大遅延時間を選択する。最大値比較器１２９は、選択した遅延時間ｔｄを示す最大遅延時間ｔｍａｘｄを減算器１２８Ｂに出力する。

減算器１２８Ｂは、最大値比較器１２９から出力された最大遅延時間ｔｍａｘｄから、減算器１２８Ａから出力された遅延時間ｔｄを減算した遅延補償量Δｔｄｎ（第２の減算値）を演算する。すなわち、減算器１２８Ｂは、電動機２に接続された各電力変換装置１０のＵＰ＿ゲート駆動回路１２内のフォトカプラ１２２およびドライブ回路１２３に起因する最大遅延時間と、自回路のフォトカプラ１２２に起因する遅延時間との差を遅延補償量Δｔｄｎとして求める。減算器１２８Ｂは、演算した遅延補償量Δｔｄｎを保持器１２７に出力し、保持させる。

上述した判定器１２６、保持器１２７、減算器１２８Ａ，１２８Ｂおよび最大値比較器１２９は、遅延時間測定器１２５−１により測定された遅延時間Δｔに関する遅延情報を電動機２に接続された他の電力変換装置１０との間で交換し、自装置における遅延情報および電動機２に接続された他の電力変換装置１０における遅延情報に基づき、遅延補償器１２１の遅延補償量Δｔｄを決定する制御部１３１の構成の一例である。

保持器１２７に保持された遅延補償量Δｔｄｎは、遅延補償量Δｔｄとして遅延補償器１２１に出力される。遅延補償器１２１は、遅延補償量ΔｔｄだけＰＷＭ信号ｇｏを遅延させる。したがって、各電力変換装置１０のＵＰ＿ゲート駆動回路１２からのゲート信号ｇｄの出力タイミングは、フォトカプラ１２２およびドライブ回路１２３に起因する遅延時間が最大である電力変換装置１０のＵＰ＿ゲート駆動回路１２からのゲート信号ｇｄの出力タイミングと一致する。そのため、各電力変換装置１０において、対応する自己消弧型半導体素子のスイッチングタイミングを一致させ、横流の発生を抑制することができる。

なお、フォトカプラ１２２およびドライブ回路１２３に起因する遅延時間は、温度変化などに起因して変化することがある。しかしながら、本発明によれば、ＰＷＭ信号ｇｏの一周期ごとに、遅延補償が行われるので、遅延時間が変化しても、各電力変換装置１０におけるスイッチングタイミングを一致させ、横流の発生を抑制することができる。

ここで、本実施形態においては、遅延時間測定器１２５−１により測定された遅延時間Δｔから遅延補償量Δｔｄを減算した遅延時間ｔｄを、遅延情報として用いる例を用いて説明したが、これに限られるものではない。

例えば、遅延時間測定器１２５により測定された遅延時間Δｔ自体を遅延情報として用いてもよい。ただし、本実施形態においては、各電力変換装置１０のゲート信号ｇｄの出力タイミングを遅延させることで、各電力変換装置１０の自己消弧型半導体素子のスイッチングタイミングを一致させている。そのため、遅延時間Δｔ自体を遅延情報として用いた場合、ゲート信号ｇｄの出力タイミングの遅延量が大きくなってしまう。

一方、本実施形態のように、遅延時間Δｔから遅延補償器１２１による遅延補償量Δｔｄを減算した遅延時間ｔｄを、遅延情報として用いることで、遅延補償器１２１による遅延補償量を除いた、フォトカプラ１２２およびドライブ回路１２３に起因する遅延時間に基づきゲート信号ｇｄの出力タイミングの遅延量が決定されるので、ゲート信号ｇｄの出力タイミングの遅延量が大きくなるのを抑制することができる。

次に、保持器１２７の構成について、図２に示すブロック図を参照して説明する。

図２に示す保持器１２７は、切替器２０１，２０４，２０５，２０８と、記憶器２０２，２０３，２０６，２０７とを有する。切替器２０１，２０４，２０５，２０８には、切替信号Ｓが入力される。

切替器２０１は、切替信号Ｓの論理レベルが「１」の場合は、記憶器２０２を選択し、減算器１２８Ｂから出力された遅延補償量Δｔｄｎを記憶器２０２に出力し、切替信号の論理レベルが「０」の場合は、記憶器２０３を選択し、減算器１２８Ｂから出力された遅延補償量Δｔｄｎを記憶器２０３に出力する。

記憶器２０２は、切替器２０１から出力された遅延補償量Δｔｄｎを記憶する。

記憶器２０３は、切替器２０１から出力された遅延補償量Δｔｄｎを記憶する。

切替器２０４は、切替信号Ｓの論理レベルが「１」のときにはオフとなり、切替信号Ｓの論理レベルが「０」のときにはオンとなる。

切替器２０５は、切替信号Ｓの論理レベルが「０」のときにはオフとなり、切替信号Ｓの論理レベルが「１」のときにはオンとなる。

記憶器２０６は、切替器２０４がオンになると、記憶器２０２と接続され、記憶器２０２に記憶されている遅延補償量Δｔｄｎを、ＰＷＭ信号ｇｏの立上り時の遅延補償量として記憶する。

記憶器２０７は、切替器２０５がオンになると、記憶器２０３と接続され、記憶器２０３に記憶されている遅延補償量Δｔｄｎを、ＰＷＭ信号ｇｏの立下り時の遅延補償量として記憶する。

切替器２０８は、切替信号Ｓの論理レベルが「１」のとき、記憶器２０６を選択し、記憶器２０６に記憶されている遅延補償量Δｔｄｎを遅延補償量Δｔｄとして遅延補償器１２１に出力し、切替信号Ｓの論理レベルが「０」のとき、記憶器２０７を選択し、記憶器２０７に記憶されている遅延補償量Δｔｄｎを遅延補償量Δｔｄとして遅延補償器１２１に出力する。

したがって、保持器１２７は、論理レベルが「１」の切替信号Ｓが入力されると、記憶器２０６に記憶されている遅延補償量ΔｔｄｎをＰＷＭ信号の立上り時の遅延補償量として遅延補償器１２１に出力するとともに、減算器１２８Ｂから出力された遅延補償量Δｔｄｎを新たなＰＷＭ信号の立上り時の遅延補償量として記憶器２０２に記憶させる。また、保持器１２７は、論理レベルが「０」の切替信号Ｓが入力されると、記憶器２０７に記憶されている遅延補償量ΔｔｄｎをＰＷＭ信号の立下り時の遅延補償量として遅延補償器１２１に出力するとともに、減算器１２８Ｂから出力された遅延補償量Δｔｄｎを新たなＰＷＭ信号の立下り時の遅延補償量として記憶器２０３に記憶させる。

次に、電力変換装置１０−１，１０−２の動作の一例について、図３を参照して説明する。なお、以下では、電力変換装置１０−１のＵＰ＿ゲート駆動回路１２−１および電力変換装置１０−２のＵＰ＿ゲート駆動回路１２−２の各構成要素の動作として説明するが、他の駆動回路も動作は同様である。

図３は、横軸を時刻とした、ＰＷＭ信号ｇｏ、遅延補償器１２１−１が出力する信号ｇｐｉ−１、ドライブ回路１２３−１が出力するゲート信号ｇｄ−１、電流検出器１２４−１の出力、遅延補償器１２１−２が出力する信号ｇｐｉ−２、ドライブ回路１２３−２が出力するゲート信号ｇｄ−２および電流検出器１２４−２の出力の波形を示す図である。

以下では、遅延補償を行う前の初期状態をｋと置き、時点ｔ（ｋ）〜時点ｔ（ｋ＋３）の各時点における動作について説明する。なお、時点ｔ（ｋ）、時点ｔ（ｋ＋１）は遅延補償前の状態である。

時点ｔ（ｋ）での動作について説明する。時点ｔ（ｋ）では、ＰＷＭ信号ｇｏが立ち上がっている。

まず、時点ｔ（ｋ）での電力変換装置１０−１における動作について説明する。時点ｔ（ｋ）では、ＰＷＭ信号ｇｏが立ち上がっている。そのため、切替器２０８−１により記憶器２０６−１が選択される。時点ｔ（ｋ）は遅延補償前の状態であるため、記憶器２０６−１に記憶されている遅延補償量Δｔｄｎ−１は０である。そのため、遅延補償量Δｔｄ−１も０となる。したがって、ＰＷＭ信号ｇｏと信号ｇｐｉ−１とは同じ波形となる（同じタイミングで立ち上がる）。

ゲート信号ｇｄ−１は、信号ｇｐｉ−１の立上り（ＰＷＭ信号ｇｏの立上り）からフォトカプラ１２２−１およびドライブ回路１２３−１に起因する遅延時間ａ１だけ遅延する。また、電流検出器１２４−１の出力もＰＷＭ信号ｇｏの立上りからａ１だけ遅延する。

遅延時間測定器１２５−１は、ＰＷＭ信号ｇｏの入力（立上り）からゲート信号ｇｄ−１の出力までの遅延時間Δｔ−１を測定する。上述したように、ゲート信号ｇｄ−１は、ＰＷＭ信号ｇｏの立上りからａ１だけ遅延している。したがって、遅延時間Δｔ−１はａ１となる。

減算器１２８Ａ−１は、遅延時間Δｔ−１（＝ａ１）から遅延補償量Δｔｄ−１を減算した遅延時間ｔｄ−１を演算する。上述したように、遅延補償量Δｔｄ−１は０である。したがって、遅延時間ｔｄ−１はａ１となる。減算器１２８Ａ−１は、演算した遅延時間ｔｄ−１（＝ａ１）を減算器１２８Ｂ−１，最大値比較器１２９−１およびＵＰ＿ゲート駆動回路１２−２の最大値比較器１２９−２に出力する。

次に、時点ｔ（ｋ）での電力変換装置１０−２における動作について説明する。時点ｔ（ｋ）では、ＰＷＭ信号ｇｏが立ち上がっている。そのため、切替器２０８−２により記憶器２０６−２が選択される。時点ｔ（ｋ）は遅延補償前の状態であるため、記憶器２０６−２に記憶されている遅延補償量Δｔｄｎ−２は０である。そのため、遅延補償量Δｔｄ−２も０となる。したがって、ＰＷＭ信号ｇｏと信号ｇｐｉ−２とは同じ波形となる（同じタイミングで立ち上がる）。

ゲート信号ｇｄ−２は、信号ｇｐｉ−２の立上り（ＰＷＭ信号ｇｏの立上り）からフォトカプラ１２２−２およびドライブ回路１２３−２に起因する遅延時間ｂ１（＞ａ１）だけ遅延する。また、電流検出器１２４−１の出力もＰＷＭ信号ｇｏの立上りからｂ１だけ遅延する。

遅延時間測定器１２５−２は、ＰＷＭ信号ｇｏの入力（立上り）からゲート信号ｇｄ−２の出力までの遅延時間Δｔ−２を測定する。上述したように、ゲート信号ｇｄ−２は、ＰＷＭ信号ｇｏの立上りからｂ１だけ遅延している。したがって、遅延時間Δｔ−２はｂ１となる。

減算器１２８Ａ−２は、遅延時間Δｔ−２（＝ｂ１）から遅延補償量Δｔｄ−２を減算した遅延時間ｔｄ−２を演算する。上述したように、遅延補償量Δｔｄｎ−２は０である。したがって、遅延時間ｔｄ−２はｂ１となる。減算器１２８Ａ−２は、演算した遅延時間ｔｄ−２（＝ｂ１）を減算器１２８Ｂ−２，最大値比較器１２９−２およびＵＰ＿ゲート駆動回路１２−１の最大値比較器１２９−１に出力する。

再び、電力変換装置１０−１における動作を説明すると、最大値比較器１２９−１は、減算器１２８Ａ−１から出力された遅延時間ｔｄ−１（＝ａ１）およびＵＰ＿ゲート駆動回路１２−２の減算器１２８Ａ−２から出力された遅延時間ｔｄ−２（＝ｂ１）から最大値を選択する。上述したように、ｂ１＞ａ１であるため、最大値比較器１２９−１は、遅延時間ｔｄ−２（＝ｂ１）を最大遅延時間ｔｍａｘｄ−１と選択する。

減算器１２８Ｂ−１は、最大遅延時間ｔｍａｘｄ−１から遅延時間ｔｄ−１を減算した遅延補償量Δｔｄｎ−１を演算する。上述したように、最大遅延時間ｔｍａｘｄ−１はｂ１であり、遅延時間ｔｄ−１はａ１であるため、遅延補償量Δｔｄｎ−１は、ｂ１−ａ１となる。減算器１２８Ｂ−１は、演算した遅延補償量Δｔｄｎ−１（＝ｂ１−ａ１）を保持器１２７−１に出力する。

判定器１２６−１は、ＰＷＭ信号ｇｏが立ち上がっているため、論理レベルが「１」の切替信号Ｓ−１を保持器１２７−１に出力する。切替信号Ｓ−１の論理レベルが「１」であるため、切替器２０１−１は、記憶器２０２−１を選択し、減算器１２８Ｂ−１から出力された遅延補償量Δｔｄｎ−１（＝ｂ１−ａ１）を記憶器２０２−１に記憶させる。

再び、電力変換装置１０−２における動作を説明すると、最大値比較器１２９−２は、減算器１２８Ａ−２から出力された遅延時間ｔｄ−２（＝ｂ１）およびＵＰ＿ゲート駆動回路１２−１の減算器１２８Ａ−１から出力された遅延時間ｔｄ−１（＝ａ１）から最大値を選択する。上述したように、ｂ１＞ａ１であるため、最大値比較器１２９−２は、遅延時間ｔｄ−２（＝ｂ１）を最大遅延時間ｔｍａｘｄ−２と選択する。

減算器１２８Ｂ−２は、最大遅延時間ｔｍａｘｄ−２から遅延時間ｔｄ−２を減算した遅延補償量Δｔｄｎ−２を演算する。上述したように、最大遅延時間ｔｍａｘｄ−２はｂ１であり、遅延時間ｔｄ−２はｂ１であるため、遅延補償量Δｔｄｎ−２は０となる。減算器１２８Ｂ−１は、演算した遅延補償量Δｔｄｎ−２（＝０）を保持器１２７−２に出力する。

判定器１２６−２は、ＰＷＭ信号ｇｏが立ち上がっているため、論理レベルが「１」の切替信号Ｓ−２を保持器１２７−２に出力する。保持器１２７−２では、切替信号Ｓ−２の論理レベルが「１」であるため、切替器２０１−２は、記憶器２０２−２を選択し、減算器１２８Ｂ−２から出力された遅延補償量Δｔｄｎ−２（＝０）を記憶させる。

次に、時点ｔ（ｋ＋１）での動作について説明する。時点ｔ（ｋ＋１）では、時点ｔ（ｋ）で立ち上がったＰＷＭ信号ｇｏが立ち下がっている。

まず、時点ｔ（ｋ＋１）での電力変換装置１０−１における動作について説明する。時点ｔ（ｋ＋１）では、ＰＷＭ信号ｇｏが立ち下がっている。そのため、切替器２０８−１により記憶器２０７−１が選択される。時点ｔ（ｋ＋１）は遅延補償前の状態であるため、記憶器２０７−１に記憶されている遅延補償量Δｔｄｎ−１は０である。そのため、遅延補償量Δｔｄ−１も０となる。したがって、ＰＷＭ信号ｇｏと信号ｇｐｉ−１とは同じ波形となる（同じタイミングで立ち下がる）。

ゲート信号ｇｄ−１は、信号ｇｐｉ−１の立下り（ＰＷＭ信号ｇｏの立下り）からフォトカプラ１２２−１およびドライブ回路１２３−１に起因する遅延時間ａ２だけ遅延する。また、電流検出器１２４−１の出力もＰＷＭ信号ｇｏの立上りからａ２だけ遅延する。

遅延時間測定器１２５−１は、ＰＷＭ信号ｇｏの入力（立下り）からゲート信号ｇｄ−１の出力までの遅延時間Δｔ−１を測定する。上述したように、ゲート信号ｇｄ−１は、ＰＷＭ信号ｇｏの立下りからａ２だけ遅延している。したがって、遅延時間Δｔ−１はａ２となる。

減算器１２８Ａ−１は、遅延時間Δｔ−１（＝ａ２）から遅延補償量Δｔｄ−１を減算した遅延時間ｔｄ−１を減算する。上述したように、遅延補償量Δｔｄ−１は０である。したがって、遅延時間ｔｄ−１はａ２となる。減算器１２８Ａ−１は、演算した遅延時間ｔｄ−１（＝ａ２）を減算器１２８Ｂ−１，最大値比較器１２９−１およびＵＰ＿ゲート駆動回路１２−２の最大値比較器１２９−２に出力する。

次に、時点ｔ（ｋ＋１）での電力変換装置１０−２における動作について説明する。時点ｔ（ｋ＋１）では、ＰＷＭ信号ｇｏが立ち下がっている。そのため、切替器２０８−２により記憶器２０７−２が選択される。時点ｔ（ｋ＋１）は遅延補償前の状態であるため、記憶器２０７−２に記憶されている遅延補償量Δｔｄｎ−２は０である。そのため、遅延補償量Δｔｄ−２も０となる。したがって、ＰＷＭ信号ｇｏと信号ｇｐｉ−２とは同じ波形となる（同じタイミングで立ち下がる）。

ゲート信号ｇｄ−２は、信号ｇｐｉ−２の立上り（ＰＷＭ信号ｇｏの立上り）からフォトカプラ１２２−２およびドライブ回路１２３−２に起因する遅延時間ｂ２（＞ａ２）だけ遅延する。また、電流検出器１２４−１の出力もＰＷＭ信号ｇｏの立上りからｂ２だけ遅延する。

遅延時間測定器１２５−２は、ＰＷＭ信号ｇｏの入力（立下り）からゲート信号ｇｄ−２の出力までの遅延時間Δｔ−２を測定する。上述したように、ゲート信号ｇｄ−２は、ＰＷＭ信号ｇｏの立下りからｂ２だけ遅延している。したがって、遅延時間Δｔ−２はｂ２となる。

減算器１２８Ａ−２は、遅延時間Δｔ−２（＝ｂ２）から遅延補償量Δｔｄ−２を減算した遅延時間ｔｄ−２を演算する。上述したように、遅延補償量Δｔｄ−２は０である。したがって、遅延時間ｔｄ−２はｂ２となる。減算器１２８Ａ−２は、演算した遅延時間ｔｄ−２（＝ｂ２）を減算器１２８Ｂ−２，最大値比較器１２９−２およびＵＰ＿ゲート駆動回路１２−１の最大値比較器１２９−１に出力する。

再び、電力変換装置１０−１における動作を説明すると、最大値比較器１２９−１は、減算器１２８Ａ−１から出力された遅延時間ｔｄ−１（＝ａ２）およびＵＰ＿ゲート駆動回路１２−２の減算器１２８Ａ−２から出力された遅延時間ｔｄ−２（＝ｂ２）から最大値を選択する。上述したように、ｂ２＞ａ２であるため、最大値比較器１２９−１は、遅延時間Δｔｄ−２（＝ｂ２）を最大遅延時間ｔｍａｘｄ−１と選択する。

減算器１２８Ｂ−１は、最大遅延時間ｔｍａｘｄ−１から遅延時間ｔｄ−１を減算した遅延補償量Δｔｄｎ−１を演算する。上述したように、最大遅延時間ｔｍａｘｄ−１はｂ２であり、遅延時間ｔｄ−１はａ２であるため、遅延補償量Δｔｄｎ−１は、ｂ２−ａ２となる。減算器１２８Ｂ−１は、演算した遅延補償量Δｔｄｎ−１（＝ｂ２−ａ２）を保持器１２７−１に出力する。

判定器１２６−１は、ＰＷＭ信号ｇｏが立ち下がっているため、論理レベルが「０」の切替信号Ｓ−１を保持器１２７−１に出力する。切替信号Ｓ−１の論理レベルが「０」であるため、切替器２０１−１は、記憶器２０３−１を選択し、減算器１２８Ｂ−１から出力された遅延補償量Δｔｄｎ−１（＝ｂ２−ａ２）を記憶器２０３−１に記憶させる。

また、切替信号Ｓ−１の論理レベルが「０」であるため、切替器２０４−１はオンとなり、記憶器２０２−１と記憶器２０６−２とを接続する。記憶器２０６−１は、記憶器２０２−１に記憶されている遅延補償量Δｔｄｎ−１（＝ｂ１−ａ１）を記憶する。

再び、電力変換装置１０−２における動作を説明すると、最大値比較器１２９−２は、減算器１２８Ａ−２から出力された遅延時間ｔｄ−２（＝ｂ２）およびＵＰ＿ゲート駆動回路１２−１の減算器１２８Ａ−１から出力された遅延時間ｔｄ−１（＝ａ２）から最大値を選択する。上述したように、ｂ２＞ａ２であるため、最大値比較器１２９−２は、遅延時間Δｔｄ−２（＝ｂ２）を最大遅延時間ｔｍａｘｄ−２と選択する。

減算器１２８Ｂ−２は、最大遅延時間ｔｍａｘｄ−２から遅延時間ｔｄ−２を減算した遅延補償量Δｔｄｎ−２を演算する。上述したように、最大遅延時間ｔｍａｘｄ−２はｂ２であり、遅延時間ｔｄ−２はｂ２であるため、遅延補償量Δｔｄｎ−２は０となる。減算器１２８Ｂ−２は、演算した遅延補償量Δｔｄｎ−２（＝０）を保持器１２７−２に出力する。

判定器１２６−２は、ＰＷＭ信号ｇｏが立ち下がっているため、論理レベルが「０」の切替信号Ｓ−２を保持器１２７−２に出力する。切替信号Ｓ−２の論理レベルが「０」であるため、切替器２０１−２は、記憶器２０３−２を選択し、減算器１２８Ｂ−２から出力された遅延補償量Δｔｄｎ−２（＝０）を記憶器２０３−２に記憶させる。

また、切替信号Ｓ−２の論理レベルが「０」であるため、切替器２０４−２はオンとなり、記憶器２０２−２と記憶器２０６−２とを接続する。記憶器２０６−２は、記憶器２０２−２に記憶されている遅延補償量Δｔｄｎ−２（＝０）を記憶する。

次に、時点ｔ（ｋ＋２）での動作について説明する。時点ｔ（ｋ＋２）では、次の周期のＰＷＭ信号ｇｏが立ち上がっている。

まず、時点ｔ（ｋ＋２）での電力変換装置１０−１における動作について説明する。時点ｔ（ｋ＋２）では、ＰＷＭ信号ｇｏが立ち上がっている。そのため、切替器２０８−１により記憶器２０６−１が選択される。上述したように、記憶器２０６−１は、遅延補償量Δｔｄｎ−１（＝ｂ１−ａ１）を記憶している。そのため、保持器１２７−１からは、記憶器２０６−１に記憶されている遅延補償量Δｔｄｎ−１（＝ｂ１−ａ１）が遅延補償量Δｔｄ−１として出力される。遅延補償器１２１−１は、遅延補償量Δｔｄ−１（＝ｂ１−ａ１）だけＰＷＭ信号ｇｏを遅延させる。したがって、遅延補償器１２１−１から出力される信号ｇｐｉ−１は、ＰＷＭ信号ｇｏよりも立上りがｂ１−ａ１だけ遅延する。

ゲート信号ｇｄ−１の出力（立上り）は、時点ｔ（ｋ）と同様に、信号ｇｐｉ−１の立上りからａ１だけ遅延するものとする。信号ｇｐｉ−１の立上りは、ＰＷＭ信号ｇｏの立上りからｂ１−ａ１だけ遅延している。そのため、ゲート信号ｇｄ−１の立上りは、ＰＷＭ信号ｇｏの立上りから、遅延補償器１２１−１による遅延補償量（＝ｂ１−ａ１）と、フォトカプラ１２２−１およびドライブ回路１２３−１に起因する遅延量（＝ａ１）とを加算した分だけ遅延する。すなわち、ゲート信号ｇｄ−１の立上りは、ＰＷＭ信号ｇｏの立上りから、ｂ１（＝（ｂ１−ａ１）＋ａ１）だけ遅延する。また、電流検出器１２４−１の出力もＰＷＭ信号ｇｏの立上りから遅延時間ｂ１だけ遅延する。

遅延時間測定器１２５−１は、ＰＷＭ信号ｇｏの入力（立上り）からゲート信号ｇｄ−１の出力までの遅延時間Δｔ−１を測定する。上述したように、ゲート信号ｇｄ−１は、ＰＷＭ信号ｇｏの立上りから遅延時間ｂ１だけ遅延している。したがって、遅延時間Δｔ−１はｂ１となる。

減算器１２８Ａ−１は、遅延時間Δｔ−１（＝ｂ１）から遅延補償量Δｔｄ−１を減算した遅延時間ｔｄ−１を演算する。上述したように、遅延補償量Δｔｄ−１はｂ１−ａ１である。したがって、遅延時間ｔｄ−１はａ１となる。減算器１２８Ａ−１は、演算した遅延時間ｔｄ−１（＝ａ１）を減算器１２８Ｂ−１，最大値比較器１２９−１およびＵＰ＿ゲート駆動回路１２−２の最大値比較器１２９−２に出力する。

次に、時点ｔ（ｋ＋２）での電力変換装置１０−２における動作について説明する。時点ｔ（ｋ＋２）では、ＰＷＭ信号ｇｏが立ち上がっている。そのため、切替器２０８−２により記憶器２０６−２が選択される。上述したように、記憶器２０６−２は、遅延補償量Δｔｄｎ−２（＝０）を記憶している。そのため、遅延補償量Δｔｄ−２も０となる。したがって、ＰＷＭ信号ｇｏと信号ｇｐｉ−２とは同じ波形となる（同じタイミングで立ち上がる）。

ゲート信号ｇｄ−２は、時点ｔ（ｋ）と同様に、信号ｇｐｉ―２の立上り（ＰＷＭ信号ｇｏの立上り）からフォトカプラ１２２−２およびドライブ回路１２３−２に起因する遅延時間ｂ１だけ遅延するものとする。この場合、電流検出器１２４−１の出力もＰＷＭ信号ｇｏの立上りからｂ１だけ遅延する。

上述したように、時点ｔ（ｋ＋２）では、ゲート信号ｇｄ−１もＰＷＭ信号ｇｏの立上りからｂ１だけ遅延している。したがって、ゲート信号ｇｄ−１とゲート信号ｇｄ−２とで遅延量が一致、すなわち、出力タイミングが一致している。

減算器１２８Ａ−２は、遅延時間Δｔ−２（＝ｂ１）から遅延補償量Δｔｄ−２を減算した遅延時間ｔｄ−２を演算する。上述したように、遅延補償量Δｔｄ−２は０である。したがって、遅延時間ｔｄ−２はｂ１となる。減算器１２８Ａ−２は、演算した遅延時間ｔｄ−２（＝ｂ１）を減算器１２８Ｂ−２，最大値比較器１２９−２およびＵＰ＿ゲート駆動回路１２−１の最大値比較器１２９−１に出力する。

判定器１２６−１は、ＰＷＭ信号ｇｏが立ち上がっているため、論理レベルが「１」の切替信号Ｓ−１を保持器１２７−１に出力する。保持器１２７−１では、切替信号Ｓ−１の論理レベルが「１」であるため、切替器２０１−１は、記憶器２０２−１を選択し、減算器１２８Ｂ−１から出力された遅延補償量Δｔｄｎ−１（＝ｂ１−ａ１）を記憶器２０２−１に記憶させる。

また、切替信号Ｓ−１の論理レベルが「１」であるため、切替器２０５−１はオンとなり、記憶器２０３−１と記憶器２０７−１とを接続する。記憶器２０７−１は、記憶器２０３−１に記憶されている遅延補償量Δｔｄｎ−１（＝ｂ２−ａ２）を記憶する。

減算器１２８Ｂ−２は、最大遅延時間ｔｍａｘｄ−２から遅延時間ｔｄ−２を減算した遅延補償量Δｔｄｎ−２を演算する。上述したように、最大遅延時間ｔｍａｘｄ−２はｂ１であり、遅延時間ｔｄ−２はｂ１であるため、遅延補償量Δｔｄｎ−２は０となる。減算器１２８Ｂ−２は、演算した遅延補償量Δｔｄｎ−２（＝０）を保持器１２７−２に出力する。

判定器１２６−２は、ＰＷＭ信号ｇｏが立ち上がっているため、論理レベルが「１」の切替信号Ｓ−２を保持器１２７−２に出力する。切替信号Ｓ−２の論理レベルが「１」であるため、切替器２０１−２は、記憶器２０２−２を選択し、減算器１２８Ｂ−２から出力された遅延補償量Δｔｄｎ−２（＝０）を記憶器２０２−２に記憶させる。

また、切替信号Ｓ−２の論理レベルが「１」であるため、切替器２０５−２はオンとなり、記憶器２０３−２と記憶器２０７−２とを接続する。記憶器２０７−２は、記憶器２０３−２に記憶されている遅延補償量Δｔｄｎ−２（＝０）を記憶する。

次に、時点ｔ（ｋ＋３）での動作について説明する。時点ｔ（ｋ＋３）では、時点ｔ（ｋ＋２）で立ち上がったＰＷＭ信号ｇｏが立ち下がっている。

まず、時点ｔ（ｋ＋３）での電力変換装置１０−１における動作について説明する。時点ｔ（ｋ＋３）では、ＰＷＭ信号ｇｏが立ち下がっている。そのため、切替器２０８−１により記憶器２０７−１が選択される。上述したように、記憶器２０７−１は、遅延補償量Δｔｄｎ−１（＝ｂ２−ａ２）を記憶している。そのため、保持器１２７−１からは、記憶器２０７−１に記憶されている遅延補償量Δｔｄｎ−１（＝ｂ２−ａ２）が遅延補償量Δｔｄ−１として出力される。遅延補償器１２１−１は、遅延補償量Δｔｄ−１（＝ｂ２−ａ２）だけＰＷＭ信号ｇｏを遅延させる。したがって、遅延補償器１２１−１から出力される信号ｇｐｉ−１は、ＰＷＭ信号ｇｏよりも立下りがｂ２−ａ２だけ遅延する。

ゲート信号ｇｄ−１の出力（立下り）は、時点ｔ（ｋ＋１）と同様に、信号ｇｐｉ−１の立下りからａ２だけ遅延するものとする。信号ｇｐｉ−１の立下りは、ＰＷＭ信号ｇｏの立下りからｂ２−ａ２だけ遅延している。そのため、ゲート信号ｇｄ−１の立下りは、ＰＷＭ信号ｇｏの立下りから、遅延補償器１２１−１による遅延補償量（＝ｂ２−ａ２）と、フォトカプラ１２２−１およびドライブ回路１２３−１に起因する遅延量（＝ａ２）とを加算した分だけ遅延する。すなわち、ゲート信号ｇｄ−１の立下りは、ＰＷＭ信号ｇｏの立下りから、ｂ２（＝（ｂ２−ａ２）＋ａ２）だけ遅延する。また、電流検出器１２４−１の出力もＰＷＭ信号ｇｏの立上りから遅延時間ｂ２だけ遅延する。

遅延時間測定器１２５−１は、ＰＷＭ信号ｇｏの入力（立下り）からゲート信号ｇｄ−１の出力までの遅延時間Δｔ−１を測定する。上述したように、ゲート信号ｇｄ−１は、ＰＷＭ信号ｇｏの立下りからｂ２だけ遅延している。したがって、遅延時間測定器１２５−１により測定される遅延時間Δｔ−１はｂ２となる。

減算器１２８Ａ−１は、遅延時間Δｔ−１（＝ｂ２）から遅延補償量Δｔｄ−１を減算した遅延時間ｔｄ−１を演算する。上述したように、遅延補償量Δｔｄ−１はｂ２−ａ２である。したがって、遅延時間ｔｄ−１はａ２となる。減算器１２８Ａ−１は、演算した遅延時間Δｔｄ−１（＝ａ２）を減算器１２８Ｂ−１，最大値比較器１２９−１およびＵＰ＿ゲート駆動回路１２−２の最大値比較器１２９−２に出力する。

次に、時点ｔ（ｋ＋３）での電力変換装置１０−２における動作について説明する。時点ｔ（ｋ＋３）では、ＰＷＭ信号ｇｏが立ち下がっている。そのため、切替器２０８−２により記憶器２０７−２が選択される。上述したように、記憶器２０７−２は、遅延補償量Δｔｄｎ−２（＝０）を記憶している。そのため、遅延補償量Δｔｄ−２も０となる。したがって、ＰＷＭ信号ｇｏと信号ｇｐｉ−２とは同じ波形となる（同じタイミングで立ち上がる）。

ゲート信号ｇｄ−２の出力（立下り）は、時点ｔ（ｋ＋１）と同様に、信号ｇｐｉ−２の立下り（ＰＷＭ信号ｇｏの立下り）からｂ２だけ遅延するものとする。この場合、電流検出器１２４−１の出力もＰＷＭ信号ｇｏの立上りからｂ２だけ遅延する。

上述したように、時点ｔ（ｋ＋３）では、ゲート信号ｇｄ−１もＰＷＭ信号ｇｏの立下りからｂ２だけ遅延している。したがって、ゲート信号ｇｄ−１とゲート信号ｇｄ−２とで遅延量が一致、すなわち、出力タイミングが一致している。

遅延時間測定器１２５−２は、ＰＷＭ信号ｇｏの入力（立下り）からゲート信号ｇｄ−２の出力までの遅延時間Δｔ−２を測定する。上述したように、ゲート信号ｇｄ−２は、ＰＷＭ信号ｇｏの立下りからｂ２だけ遅延している。したがって、遅延時間測定器１２５−１により測定される遅延時間Δｔ−２はｂ２となる。

減算器１２８Ａ−２は、遅延時間Δｔ−２（＝ｂ２）から遅延補償量Δｔｄ−２を減算した遅延時間ｔｄ−２を演算する。上述したように、遅延補償量Δｔｄ−２は０である。したがって、遅延時間ｔｄ−２はｂ２となる。減算器１２８Ａ−２は、演算した遅延時間Δｔｄ−２（＝ｂ２）を減算器１２８Ｂ−２，最大値比較器１２９−２およびＵＰ＿ゲート駆動回路１２−１の最大値比較器１２９−１に出力する。

また、切替信号Ｓ−１の論理レベルが「０」であるため、切替器２０４−１はオンとなり、記憶器２０２−１と記憶器２０６−１とを接続する。記憶器２０６−１は、記憶器２０２−１に記憶されている遅延補償量Δｔｄｎ−１（＝ｂ１−ａ１）を記憶する。

減算器１２８Ｂ−２は、最大遅延時間ｔｍａｘｄ−２から遅延時間ｔｄ−２を減算した遅延補償量Δｔｄｎ−２を演算する。上述したように、最大遅延時間ｔｍａｘｄ−２はｂ２であり、遅延時間ｔｄ−２はｂ２であるため、遅延補償量Δｔｄｎ−１は０となる。減算器１２８Ｂ−２は、演算した遅延補償量Δｔｄｎ−２（＝０）を保持器１２７−２に出力する。

このような動作を繰り返すことにより、各電力変換装置１０の自己消弧型半導体素子のスイッチタイミングを一致させ、横流の抑制を図ることができる。また、チョークコイルを設ける必要もないので、装置の大型化・高コスト化も抑制することができる。

このように本実施形態によれば、電力変換装置１０は、電動機２に複数、並列に接続され、それぞれが直流電力を交流電力に変換して電動機２に供給するものである。複数の電力変換装置１０はそれぞれ、自己消弧型半導体素子のスイッチングにより直流電力を交流電力に変換するインバータ部１１と、自己消弧型半導体素子を駆動するゲート信号を自己消弧型半導体素子に出力するゲート駆動回路とを有する。ゲート駆動回路は、ＰＷＭ信号発生器４からＰＷＭ信号ｇｏが入力され、入力されたＰＷＭ信号ｇｏを遅延補償量に基づき遅延させる遅延補償器１２１と、遅延補償器１２１により遅延された信号に基づきゲート信号を生成する信号生成部１３０と、ＰＷＭ信号ｇｏの入力からゲート信号ｇｄの出力までの遅延時間を測定する遅延時間測定器１２５と、遅延時間測定器１２５により測定された遅延時間に関する遅延情報を電動機２に接続された他の電力変換装置１０との間で交換し、自装置における遅延情報および他の電力変換装置１０における遅延情報に基づき、遅延補償器１２１によるＰＷＭ信号ｇｏの遅延補償量を決定する制御部１３１と、を有する。

自装置における遅延情報および他の電力変換装置１０における遅延情報に基づき、遅延補償器１２１による遅延補償量を決定するため、電力変換装置１０間で、ゲート信号ｇｄの出力タイミング、すなわち、自己消弧型半導体素子のスイッチングタイミングを一致させ、電力変換装置１０間の横流の抑制を図ることができる。さらに、コモンモードチョークコイルを設ける必要が無いため、装置の大型化・高コスト化を抑制することができる。

また、本実施形態によれば、制御部１３１は、遅延時間測定器１２５により測定された遅延時間から遅延補償器１２１による遅延補償量を減算した第１の減算値を遅延情報とする。

そのため、ＰＷＭ信号に対するゲート信号の出力タイミング、すなわち、自己消弧型半導体素子のスイッチングタイミングの遅れが大きくなることを抑制することができる。

また、本実施形態によれば、制御部１３１は、ＰＷＭ信号の立上りに応じて第１の論理レベルの信号を出力し、前記ＰＷＭ信号の立下りに応じて第２の論理レベルの信号を出力する判定器１２６と、遅延補償量として、ＰＷＭ信号の立上り時の遅延補償量とＰＷＭ信号の立下り時の遅延補償量とを記憶する保持器１２７と、遅延時間測定器１２５により測定された遅延時間から保持器１２７に記憶されている遅延補償量を減算して第１の減算値を演算する減算器１２８Ａと、他の電力変換装置１０それぞれにおける第１の減算値および自装置における第１の減算値の中から最大値である最大遅延時間を選択する最大値比較器１２９と、最大遅延時間から第１の減算値を減算して第２の減算値を演算し、演算した第２の減算値を保持器１２７に出力する減算器１２８Ｂと、を有する。保持器１２７は、判定器１２６から第１の論理レベルの信号が出力されると、記憶しているＰＷＭ信号の立上り時の遅延補償量を遅延補償器１２１に出力するとともに、減算器１２８Ｂから出力された第２の減算値を新たなＰＷＭ信号の立上り時の遅延補償量として記憶し、判定器１２６から第２の論理レベルの信号が出力されると、記憶しているＰＷＭ信号の立下り時の遅延補償量を遅延補償器に出力するとともに、減算器１２８Ｂから出力された第２の減算値を新たなＰＷＭ信号の立下り時の遅延補償量として記憶する。

そのため、ＰＷＭ信号の立上りに対応するゲート信号の出力タイミングおよびＰＷＭ信号の立下りに対応するゲート信号の出力タイミングをそれぞれ、電力変換装置１０間で一致させることができる。

本発明を諸図面や実施例に基づき説明してきたが、当業者であれば本開示に基づき種々の変形や修正を行うことが容易であることに注意されたい。従って、これらの変形や修正は本発明の範囲に含まれることに留意されたい。例えば、各ブロックに含まれる機能等は論理的に矛盾しないように再配置可能であり、複数のブロックを１つに組み合わせたり、或いは分割したりすることが可能である。

２電動機
３直流電源
４ＰＷＭ信号発生器
１０−１，１０−２電力変換装置
１１−１，１１−２インバータ部
１２−１，１２−２ＵＰ＿ゲート駆動回路
１３−１，１３−２ＵＮ＿ゲート駆動回路
１４−１，１４−２ＶＰ＿ゲート駆動回路
１５−１，１５−２ＶＮ＿ゲート駆動回路
１６−１，１６−２ＷＰ＿ゲート駆動回路
１７−１，１７−２ＷＮ＿ゲート駆動回路
１１１−１，１１１−２，１１２−１，１１２−２，１１３−１，１１３−２，１１４−１，１１４−２，１１５−１，１１５−２，１１６−１，１１６−２自己消弧型半導体素子
１２１−１，１２１−２遅延補償回路
１２２−１，１２２−２フォトカプラ
１２３−１，１２３−２ドライブ回路
１２４−１，１２４−２電流検出器
１２５−１，１２５−２遅延時間測定器
１２６−１，１２６−２判定器
１２７−１，１２７−２保持器
１２８Ａ−１，１２８Ａ−２，１２８Ｂ−１，１２８Ｂ−２減算器
１２９−１，１２９−２最大値比較器
１３０−１，１３０−２信号生成部
１３１−１，１３１−２制御部
２０１，２０４，２０５，２０８切替器
２０２，２０３，２０６，２０７記憶器

Claims

電動機に複数、並列に接続され、それぞれが直流電力を交流電力に変換して前記電動機に供給する電力変換装置であって、
前記複数の電力変換装置はそれぞれ、
自己消弧型半導体素子のスイッチングにより直流電力を交流電力に変換するインバータ部と、
前記自己消弧型半導体素子を駆動するゲート信号を前記自己消弧型半導体素子に出力するゲート駆動回路と、を有し、
前記ゲート駆動回路は、
前記複数の電力変換装置それぞれにＰＷＭ信号を出力するＰＷＭ信号発生器から前記ＰＷＭ信号が入力され、該入力されたＰＷＭ信号を遅延補償量に基づき遅延させる遅延補償器と、
前記遅延補償器により遅延された信号に基づき前記ゲート信号を生成する信号生成部と、
前記ＰＷＭ信号の入力から前記ゲート信号の出力までの遅延時間を測定する遅延時間測定器と、
前記遅延時間測定器により測定された遅延時間に関する遅延情報を前記電動機に接続された他の電力変換装置との間で交換し、自装置における遅延情報および前記他の電力変換装置における遅延情報に基づき、前記遅延補償器による前記ＰＷＭ信号の遅延補償量を決定する制御部と、
を有することを特徴とする電力変換装置。
請求項１記載の電力変換装置において、
前記制御部は、前記遅延時間測定器により測定された遅延時間から前記遅延補償器による遅延補償量を減算した第１の減算値を前記遅延情報とすることを特徴とする電力変換装置。
請求項２記載の電力変換装置において、
前記制御部は、
前記ＰＷＭ信号の立上りに応じて第１の論理レベルの信号を出力し、前記ＰＷＭ信号の立下りに応じて第２の論理レベルの信号を出力する判定器と、
前記遅延補償量として、前記ＰＷＭ信号の立上り時の遅延補償量と前記ＰＷＭ信号の立下り時の遅延補償量とを記憶する保持器と、
前記遅延時間測定器により測定された遅延時間から前記保持器に記憶されている遅延補償量を減算して前記第１の減算値を演算する第１の減算器と、
前記他の電力変換装置それぞれにおける第１の減算値および自装置における第１の減算値の中から最大値である最大遅延時間を選択する最大値比較器と、
前記最大遅延時間から前記第１の減算値を減算して第２の減算値を演算し、該演算した第２の減算値を前記保持器に出力する第２の減算器と、
を有し、
前記保持器は、前記判定器から前記第１の論理レベルの信号が出力されると、前記記憶しているＰＷＭ信号の立上り時の遅延補償量を前記遅延補償器に出力するとともに、前記第２の減算器から出力された第２の減算値を新たなＰＷＭ信号の立上り時の遅延補償量として記憶し、前記判定器から前記第２の論理レベルの信号が出力されると、前記記憶しているＰＷＭ信号の立下り時の遅延補償量を前記遅延補償器に出力するとともに、前記第２の減算器から出力された第２の減算値を新たなＰＷＭ信号の立下り時の遅延補償量として記憶することを特徴とする電力変換装置。