JP2010288360A - 電力変換装置 - Google Patents

Abstract

【課題】単相インバータ内の複数の半導体スイッチング素子の通電負担をバランスさせて各素子の発熱を均等化する。
【解決手段】単相インバータ３の短絡時において、Ｐ側母線３６を経て短絡させるＰ側短絡経路３６ａと、Ｎ側母線３７を経て短絡させるＮ側短絡経路３７ａとのそれぞれに対応する電流位相期間を、電流位相の１周期内で単相インバータ３内の複数のMOSFET、ダイオードの通電負担がバランスするように予め設定し、検出された電流位相に応じてＰ側短絡経路３６ａとＮ側短絡経路３７ａとを切り替える。
【選択図】図６

Description

本発明は、直流電力を交流電力に変換する電力変換装置に関し、特に３レベル出力の単相インバータを備えた電力変換装置に関するものである。

従来の電力変換装置として、以下に示すように、複数の電圧補償回路の交流側を直列接続して成るインバータ回路を交流系統に接続し、系統の瞬低時等の電圧変動を補償する電圧変動補償装置がある。
電圧補償回路は、ダイオードが逆並列に接続された４個の半導体スイッチング素子と充電コンデンサとを備え、充電コンデンサの電圧は半導体スイッチング素子のオンオフ制御により正負いずれかの極性で系統に接続される。系統電圧が瞬時低下したときには、複数の電圧補償回路を組み合わせてその出力電圧の総和で電圧補償する（例えば、特許文献１参照）。

特許第３８７２３７０号公報

上記のような電力変換装置では、直列接続された各単相インバータは、充電コンデンサを充電、放電あるいは短絡させて３レベルの電圧を発生し、電流極性および電流経路により各単相インバータ内の各半導体スイッチング素子の通電電流および通電期間が決定される。このため、通電によって発生する各スイッチング素子の発熱を均等化することは困難であった。また、冷却のための放熱装置を大きくしたり、発熱を均等化するために半導体スイッチング素子を並列接続するなど、装置構成が大型化してコストが増大するという問題があった。

この発明は、上記のような問題点を解消するために成されたものであって、単相インバータ内の複数のスイッチング素子の通電負担をバランスさせて発熱を均等化し、信頼性を高めると共に装置構成の小型化、低コスト化を図ることを目的とする。

この発明による電力変換装置は、それぞれ複数の半導体スイッチング素子と直流電圧源とを有する複数の単相インバータの交流側を直列接続して成るインバータ回路と、上記各単相インバータを制御して該各単相インバータの正、負、０の３レベル出力を組み合わせて上記インバータ回路から所定の電圧を出力させる制御回路とを備える。また、上記インバータ回路の電流位相を検出する手段を備える。そして、上記制御回路は、上記各単相インバータの出力を０とするとき、正側母線を経て上記各単相インバータを短絡させる第１の短絡経路と、負側母線を経て上記各単相インバータを短絡させる第２の短絡経路とのいずれかを、検出された上記インバータ回路の電流位相に応じて選択し、電流位相の１周期内で上記各単相インバータ内の複数の上記半導体スイッチング素子の通電期間を制御するものである。

またこの発明による電力変換装置は、複数の半導体スイッチング素子と直流電圧源とを有する単相インバータから成るインバータ回路と、上記単相インバータの正、負、０の３レベル出力を制御して上記インバータ回路から所定の電圧を出力させる制御回路とを備える。また、上記インバータ回路の電流位相を検出する手段を備える。そして、上記制御回路は、上記単相インバータの出力を０とするとき、正側母線を経て上記単相インバータを短絡させる第１の短絡経路と、負側母線を経て上記単相インバータを短絡させる第２の短絡経路とのいずれかを、検出された上記インバータ回路の電流位相に応じて選択し、電流位相の１周期内で上記単相インバータ内の複数の上記半導体スイッチング素子の通電期間を制御するものである。

これらの発明によると、単相インバータの短絡する２種の短絡経路を電流位相に応じて選択して、電流位相の１周期内で上記単相インバータ内の複数の半導体スイッチング素子の通電期間を制御するため、単相インバータ内の複数の半導体スイッチング素子の通電負担をバランスさせて各素子の発熱を均等化することができる。これにより、電力変換装置の信頼性を高めると共に、各素子の発熱を均等化できるため、放熱装置の小型化や半導体スイッチング素子の並列数の低減化が図れ、装置構成の小型化、低コスト化を促進できる。

この発明の実施の形態１による電圧変動補償装置の構成を示す図である。 この発明の実施の形態１による電圧変動補償装置の動作を説明する電圧波形図である。 この発明の実施の形態１による制御回路の動作を説明する制御ブロック図である。 この発明の実施の形態１による単相インバータの構成を示す図である。 この発明の実施の形態１による単相インバータの２種の短絡経路を示す図である。 この発明の実施の形態１による単相インバータの２種の短絡経路と電流位相の対応を示す図である。 この発明の実施の形態１による単相インバータの短絡時における各素子の通電負担を示す図である。 この発明の実施の形態２による単相インバータの２種の短絡経路と電流位相の対応を示す図である。

実施の形態１．
以下、この発明の実施の形態１による電力変換装置を図に基づいて説明する。
図１は、この発明の実施の形態１による電力変換装置としての電圧変動補償装置の構成図である。電圧変動補償装置は、補償回路であるインバータ回路１０と、このインバータ回路１０の出力制御をする制御回路１５とを備え、交流電源１からトランス２を介して入力される交流電圧Ｖin（以下、入力電圧Ｖinと称す）に、インバータ回路１０の出力電圧である補償電圧を重畳して所望の出力交流電圧Ｖac（以下、出力電圧Ｖacと称す）の交流電力を負荷５に供給する。

図に示すように、インバータ回路１０は、複数（この場合、２個）の単相インバータ３、４の交流側を直列接続して構成され、インバータ回路１０の交流側が交流電源１にトランス２を介して直列接続される。各単相インバータ３、４は、それぞれ４個の半導体スイッチ回路３１〜３４、４１〜４４から成るフルブリッジインバータと、直流電圧源としての電力蓄積用のコンデンサ３５、４５とを備える。各半導体スイッチ回路３１〜３４、４１〜４４は、ダイオード３１ｂ〜３４ｂ、４１ｂ〜４４ｂが逆並列接続された半導体スイッチング素子としてのMOSFET（Metal Oxide Semiconductor Field Effect Transistor）３１ａ〜３４ａ、４１ａ〜４４ａにて構成される。なお、ダイオードが逆並列に接続されたIGBT（Insulated Gate Bipolar Transistor）やソース・ドレイン間にダイオードが内蔵されたMOSFETを各半導体スイッチ回路３１〜３４、４１〜４４に用いても良い。

また、入力電圧Ｖinを検出する入力電圧検出器６と、出力電圧Ｖacを検出する出力電圧検出器７と、インバータ回路１０を流れる電流Iinを検出する電流検出器８とを備える。制御回路１５は、入力電圧検出器６、出力電圧検出器７および電流検出器８から各検出値を入力して、インバータ回路１０内の各単相インバータ３、４のMOSFET３１ａ〜３４ａ、４１ａ〜４４ａを駆動するゲート信号１６ａ、１６ｂを生成してインバータ回路１０を出力制御する。各単相インバータ３、４では、コンデンサ３５、３６が外部から電圧供給されて所定の電圧まで充電され、各単相インバータ３、４は、制御回路１５からのゲート信号１６ａ、１６ｂにより正、負、０の３レベルの出力電圧を発生する。
なお、３６、３７は、単相インバータ３のＰ側母線、Ｎ側母線であり、４６、４７は、単相インバータ４のＰ側母線、Ｎ側母線である。

このように構成される電圧変動補償装置の動作について、図２に示す電圧波形図に基づいて説明する。
交流電源１からの入力はトランス２にて電圧変換および限流されて入力電圧Ｖinが電圧変動補償装置に入力されるが、交流電源１に瞬時的な電圧低下などが発生すると、入力電圧Ｖinは変動する。インバータ回路１０は、各単相インバータ３、４の総和による補償電圧１７を出力して入力電圧Ｖinに重畳し、電圧変動補償装置は所望の出力電圧Ｖacを出力する。なお、実際の制御では、検出された出力電圧Ｖacが目標電圧Ｖac^＊となるように、インバータ回路１０が補償電圧１７を出力して出力電圧Ｖacの電圧変動を補償する。

図３は、制御回路１５での動作を説明する制御ブロック図である。なお、制御回路１５には、入力電圧検出器６、出力電圧検出器７および電流検出器８から各検出値である入力電圧Ｖin、出力電圧Ｖac、および電流Iinが入力される。
図３に示すように、予め設定された正弦波電圧である目標電圧Ｖac^＊から出力電圧Ｖacを減算した差電圧２１をフィードバック量としてＰＩ制御した出力２２を電流振幅として、入力電圧Ｖinの入力電圧位相と同期する電流指令Iin^＊を生成する。次いで、電流指令Iin^＊から電流Iinを減算した差２３をフィードバック量としてＰＩ制御して電圧指令２４を演算する。

一方、入力電圧Ｖinは電流極性判定器２６に入力され、電流極性判定器２６は電流極性信号２６ａを出力する。また、電流Iinの位相に基づいて短絡経路切換回路２７は、所定の電流位相のタイミングで短絡経路切換信号２７ａを発生する。
制御回路１５内のゲート信号生成回路２５では、電圧指令２４と共に、電流極性信号２６ａおよび短絡経路切換信号２７ａが入力され、各単相インバータ３、４の出力和が電圧指令２４の電圧値となるように、各単相インバータ３、４を駆動するゲート信号１６ａ、１６ｂを生成して出力する。このとき、各単相インバータ３、４は、電流位相に応じて短絡経路が選択されて制御されるが、この短絡経路の選択については後述する。

制御回路１５は、階調制御により各単相インバータ３、４の出力の和電圧である階段状の電圧波形をインバータ回路１０から出力する。上述したように、交流電源１からの入力電圧位相と同期する電流指令Iin^＊を生成してインバータ回路１０を制御するため、力率は改善されて概１になるように制御される。そして出力電圧Ｖacが目標電圧Ｖac^＊となるように、インバータ回路１０から補償電圧１７を出力する。
なお、複数の単相インバータ３、４の内の一部の単相インバータ４をＰＷＭ制御、あるいは全ての単相インバータ３、４をＰＷＭ制御しても良い。

各単相インバータ３、４は、ゲート信号１６ａ、１６ｂにより、正、負、０のいずれかの電圧を出力するが、その際の電流経路について、図４、図５に基づいて以下に説明する。なお、単相インバータ３について説明するが、単相インバータ４も同様である。
図４に示すように、電流極性が正の場合、単相インバータ３の出力電圧が正の時は、MOSFET３２ａ、３３ａをオンしてコンデンサ３５の電圧を放電する。単相インバータ３の出力電圧が負の時は、MOSFET３１ａ、３４ａをオンしてコンデンサ３５に電圧を充電する。
また電流極性が負の場合、単相インバータ３の出力電圧が正の時は、MOSFET３２ａ、３３ａをオンしてコンデンサ３５に電圧を充電する。単相インバータ３の出力電圧が負の時は、MOSFET３１ａ、３４ａをオンしてコンデンサ３５の電圧を放電する。

図５に示すように、単相インバータ３が短絡して出力を０とする時、MOSFET３１ａ、３３ａをオンしてＰ側母線３６を経る第１の短絡経路としてのＰ側短絡経路３６ａと、MOSFET３２ａ、３４ａをオンしてＮ側母線３７を経る第２の短絡経路としてのＮ側短絡経路３７ａとの２種の電流経路（短絡経路）がある。
図６は、単相インバータ３の２種の短絡経路と電流位相の対応を示す図である。また、図７は、単相インバータ３の短絡時における各素子の通電負担を示す図である。
図に示すように、電流極性が正の場合で単相インバータ３が短絡して出力を０とする時、電流位相が０〜π／２の期間では、MOSFET３１ａ、３３ａをオンして電流IinをＰ側短絡経路３６ａに流し、電流位相がπ／２〜πの期間では、MOSFET３２ａ、３４ａをオンして電流IinをＮ側短絡経路３７ａに流す。また、電流極性が負の場合で単相インバータ３が短絡して出力を０とする時、電流位相がπ〜３π／２の期間では、MOSFET３２ａ、３４ａをオンして電流IinをＮ側短絡経路３７ａに流し、電流位相が３π／２〜２πの期間では、MOSFET３１ａ、３３ａをオンとして電流IinをＰ側短絡経路３７ａに流す。

Ｐ側短絡経路３６ａとＮ側短絡経路３７ａとのそれぞれに対応する電流位相期間は、１周期内で単相インバータ３内の複数のMOSFET３１ａ〜３４ａ、ダイオード３１ｂ〜３４ｂの通電負担がバランスするように予め設定され、制御回路１５内では、その切替のタイミングで短絡経路切替信号２７ａが発生される。具体的には、Ｐ側短絡経路３６ａとＮ側短絡経路３７ａとの切替は、短絡経路切替信号２７ａと電流極性信号２６ａにより行われる。短絡経路切替信号２７ａは、電流位相が所定の位相、この場合、π／２、３π／２で発生されるように予め設定され、ゲート信号生成回路２５では、入力される電流極性信号２６ａが正の時、短絡経路切替信号２７ａを受信するとＰ側短絡経路３６ａからＮ側短絡経路３７ａに切り替え、入力される電流極性信号２６ａが負の時、短絡経路切替信号２７ａを受信するとＮ側短絡経路３７ａからＰ側短絡経路３６ａに切り替える（図３参照）。

電流極性が正で電流位相が０〜π／２の期間では、電流は半導体スイッチ回路３１、３３を流れるが、半導体スイッチ回路３１内ではMOSFET３１ａとダイオード３１ｂとの双方に通流し、半導体スイッチ回路３３内ではMOSFET３３ａのみに通流する。このため、半導体スイッチ回路３３の通過損失はMOSFET３３ａのオン抵抗の損失であるのに対し、半導体スイッチ回路３１の通過損失は、MOSFET３１ａのオン抵抗とダイオード３１ｂの抵抗との並列接続された抵抗での損失であり、半導体スイッチ回路３１の方が半導体スイッチ回路３３に比べて抵抗値が小さく損失（発熱）が小さい。MOSFET３１ａの通過損失は、言うまでもなくMOSFET３３ａよりも小さい。
電流極性が正で電流位相がπ／２〜πの期間では、電流は半導体スイッチ回路３２、３４を流れるが、半導体スイッチ回路３２内ではMOSFET３２ａのみに通流し、半導体スイッチ回路３４内ではMOSFET３４ａとダイオード３４ｂとの双方に通流する。このため、半導体スイッチ回路３２の通過損失はMOSFET３２ａのオン抵抗の損失であるのに対し、半導体スイッチ回路３４の通過損失は、MOSFET３４ａのオン抵抗とダイオード３４ｂの抵抗との並列接続された抵抗での損失であり、半導体スイッチ回路３４の方が半導体スイッチ回路３２に比べて抵抗値が小さく損失（発熱）が小さい。MOSFET３４ａの通過損失は、言うまでもなくMOSFET３２ａよりも小さい。

電流極性が負で電流位相がπ〜３π／２の期間では、電流は半導体スイッチ回路３４、３２を流れるが、半導体スイッチ回路３４内ではMOSFET３４ａのみに通流し、半導体スイッチ回路３２内ではMOSFET３２ａとダイオード３２ｂとの双方に通流する。このため、MOSFET３２ａの通過損失はMOSFET３４ａよりも小さく、また半導体スイッチ回路３２の方が半導体スイッチ回路３４に比べて抵抗値が小さく損失が小さい。
電流極性が負で電流位相が３π／２〜２πの期間では、電流は半導体スイッチ回路３３、３４を流れるが、半導体スイッチ回路３３内ではMOSFET３３ａとダイオード３３ｂとの双方に通流し、半導体スイッチ回路３１内ではMOSFET３１ａのみに通流する。このため、MOSFET３３ａの通過損失はMOSFET３１ａよりも小さく、また半導体スイッチ回路３３の方が半導体スイッチ回路３１に比べて抵抗値が小さく損失が小さい。
このように電流位相１周期内で、各半導体スイッチ回路３１〜３４の損失は等しく、また各MOSFET３１ａ〜３４ａ間、各ダイオード３１ｂ〜３４ｂ間でも損失が均等である。

以上、単相インバータ３の短絡時について説明したが、単相インバータ４についても同様である。このように、１周期内で各単相インバータ３、４内の各素子（MOSFET、ダイオード）の通電負担がバランスするように、Ｐ側短絡経路３６ａとＮ側短絡経路３７ａとを選択して短絡時における各素子の通電期間を制御するため、単相インバータ３、４内の各素子の発熱が均等化できるため、電力変動補償装置の信頼性が向上する。さらに、素子の発熱を均等化するためにMOSFETの並列数を増加させることが無く、また放熱装置の小型化が図れ、装置構成の小型化、低コスト化を促進できる。

また、Ｐ側短絡経路３６ａとＮ側短絡経路３７ａとのそれぞれに対応する電流位相期間は、１周期内で各単相インバータ３、４内の複数のMOSFET、ダイオードの通電負担がバランスするように予め設定され、検出された電流位相に応じてＰ側短絡経路３６ａとＮ側短絡経路３７ａとを切り替えるため、容易に上記効果を実現できる。
また、１周期内でインバータ回路１０の電流極性が正、負の各位相期間０〜π、π〜２πをそれぞれ連続する２つの位相期間に分けて、Ｐ側短絡経路３６ａとＮ側短絡経路３７ａとに対応する電流位相期間としたため、Ｐ側短絡経路３６ａとＮ側短絡経路３７ａとの切替回数が少なく、電流極性を検出して、電流極性信号２６ａと短絡経路切替信号２７ａとを用いて、さらに容易で確実に切り替えることができる。

また、１周期内でインバータ回路１０の電流極性が正、負の各位相期間０〜π、π〜２πをそれぞれ２等分にして、Ｐ側短絡経路３６ａとＮ側短絡経路３７ａとに対応する電流位相期間としたため、各半導体スイッチ回路内で短絡時にMOSFETのみ通電する期間とMOSFET、ダイオード双方に通電する期間とがそれぞれ１／４周期ずつとなり、各素子の通電負担がバランスする。

実施の形態２．
上記実施の形態１の図１で示した電圧変動補償装置において、放熱装置の問題で各半導体スイッチ回路３１〜３４、４１〜４４の熱抵抗が均一に設計できない場合、Ｐ側短絡経路３６ａとＮ側短絡経路３７ａとに対応する電流位相期間を調整する。それ以外の制御は上記実施の形態１と同様である。
例えば、単相インバータ３において、Ｐ側短絡経路３６ａ内の半導体スイッチ回路３１、３３が、Ｎ側短絡経路３７ａ内の半導体スイッチ回路３２、３４に比べて熱抵抗が高い場合は、図８に示すように、Ｐ側短絡経路３６ａに対応する電流位相期間をＮ側短絡経路３７ａに対応する電流位相期間よりも短くする。これにより、短絡時における半導体スイッチ回路３１、３３の通電期間が半導体スイッチ回路３１、３３の通電期間よりも短くなり、各素子の発熱量を調整することで、放熱装置を介した各素子の発熱の均一化を図ることができる。

この場合も、Ｐ側短絡経路３６ａとＮ側短絡経路３７ａとのそれぞれに対応する電流位相期間は、１周期内で各単相インバータ３、４内の複数のMOSFET、ダイオードの通電負担がバランスするように予め設定される。そして、このような通電負担のバランスは、各素子の発熱特性および周囲の放熱特性に応じて決定する。これにより、各素子の発熱を信頼性よく均等化でき、電圧変動補償装置の信頼性が向上する。

なお、上記実施の形態１、２では、インバータ回路１０から補償電圧１７を出力して交流電圧Ｖinに重畳する電圧変動補償装置について示したが、複数の単相インバータ３、４を直列接続したインバータ回路１０から正弦波電圧を出力するように制御する電力変換装置であっても、同様の効果が得られる。複数の単相インバータ３、４で電圧が分担できるため、各単相インバータ内の各素子は容量の小さい素子を用いているが、各素子の発熱の均等化が促進できることにより効果的に信頼性が向上する。

また、複数の単相インバータを備えるものに限らず、１つの単相インバータをＰＷＭ制御して所定の電圧を出力する電力変換装置にも適用でき、単相インバータ内の各素子の発熱の均等化が同様に図れる。

１ 交流電源、３，４ 単相インバータ、６ 入力電圧検出器、７ 出力電圧検出器、８ 電流検出器、１０ インバータ回路、１５ 制御回路、
１６ａ，１６ｂ ゲート信号、１７ 補償電圧（インバータ回路出力）、
２６ａ 電流極性信号、２７ａ 短絡経路切替信号、
３１ａ〜３４ａ 半導体スイッチング素子としてのMOSFET、
３１ｂ〜３４ｂ ダイオード、３５ 直流電圧源としてコンデンサ、３６ Ｐ側母線、
３７ Ｎ側母線、３６ａ 第１の短絡経路としてのＰ側短絡経路、
３７ａ 第２の短絡経路としてのＮ側短絡経路、
４１ａ〜４４ａ 半導体スイッチング素子としてのMOSFET、
４１ｂ〜４４ｂ ダイオード、４５ 直流電圧源としてのコンデンサ、４６ Ｐ側母線、
４７ Ｎ側母線。

Claims (10)

1. それぞれ複数の半導体スイッチング素子と直流電圧源とを有する複数の単相インバータの交流側を直列接続して成るインバータ回路と、上記各単相インバータを制御して該各単相インバータの正、負、０の３レベル出力を組み合わせて上記インバータ回路から所定の電圧を出力させる制御回路とを備えた電力変換装置において、
   上記インバータ回路の電流位相を検出する手段を備え、
   上記制御回路は、
   上記各単相インバータの出力を０とするとき、正側母線を経て上記各単相インバータを短絡させる第１の短絡経路と、負側母線を経て上記各単相インバータを短絡させる第２の短絡経路とのいずれかを、検出された上記インバータ回路の電流位相に応じて選択し、電流位相の１周期内で上記各単相インバータ内の複数の上記半導体スイッチング素子の通電期間を制御することを特徴とする電力変換装置。
2. 複数の半導体スイッチング素子と直流電圧源とを有する単相インバータから成るインバータ回路と、上記単相インバータの正、負、０の３レベル出力を制御して上記インバータ回路から所定の電圧を出力させる制御回路とを備えた電力変換装置において、
   上記インバータ回路の電流位相を検出する手段を備え、
   上記制御回路は、
   上記単相インバータの出力を０とするとき、正側母線を経て上記単相インバータを短絡させる第１の短絡経路と、負側母線を経て上記単相インバータを短絡させる第２の短絡経路とのいずれかを、検出された上記インバータ回路の電流位相に応じて選択し、電流位相の１周期内で上記単相インバータ内の複数の上記半導体スイッチング素子の通電期間を制御することを特徴とする電力変換装置。
3. 上記インバータ回路を交流電源に直列に接続して、上記交流電源からの電圧に上記インバータ回路の出力電圧を重畳した電圧を上記電力変換装置の出力交流電圧とし、
   上記制御回路は、上記出力交流電圧の変動を抑制するように上記インバータ回路の出力電圧を制御することを特徴とする請求項１または２に記載の電力変換装置。
4. 上記インバータ回路の電流極性を検出する手段を備え、
   上記制御回路は、検出された上記インバータ回路の電流位相、電流極性に応じて上記第１、第２の短絡経路のいずれかを選択することを特徴とする請求項１〜３のいずれか１項に記載の電力変換装置。
5. 上記制御回路は、上記インバータ回路の電流位相の１周期内で上記単相インバータ内の複数の上記半導体スイッチング素子の通電負担がバランスするように、上記単相インバータを短絡させる上記第１、第２の短絡経路のそれぞれに対応する電流位相期間を予め設定し、該設定された電流位相期間に基づいて上記第１、第２の短絡経路のいずれかを選択することを特徴とする上記請求項１〜４のいずれか１項に記載の電力変換装置。
6. １周期内で上記インバータ回路の電流極性が正、負の各位相期間０〜π、π〜２πをそれぞれ連続する２つの位相期間に分けて、上記第１、第２の短絡経路に対応する電流位相期間としたことを特徴とする請求項５に記載の電力変換装置。
7. 上記各位相期間０〜π、π〜２πをそれぞれ２等分にして、上記第１、第２の短絡経路に対応する電流位相期間としたことを特徴とする請求項６に記載の電力変換装置。
8. 上記第１、第２の短絡経路内の複数の上記半導体スイッチング素子における通電負担のバランスは、各素子の発熱特性および周囲の放熱特性に応じて判定することを特徴とする請求項５または６に記載の電力変換装置。
9. 上記制御回路は、力率を改善するように電流指令を生成して、上記インバータ回路を出力制御することを特徴とする請求項１〜８のいずれかに記載の電力変換装置。
10. 上記単相インバータ内の上記複数の半導体スイッチング素子の個数は４個であり、該各半導体スイッチング素子は、ダイオードが逆並列接続されることを特徴とする請求項１〜９のいずれか１項に記載の電力変換装置。

Images