JP6328849B2

JP6328849B2 - 擬似抵抗回路及び電荷検出回路

Info

Publication number: JP6328849B2
Application number: JP2017518464A
Authority: JP
Inventors: 隼平井田; ヘソンリー，
Original assignee: Massachusetts Institute of Technology
Current assignee: Massachusetts Institute of Technology
Priority date: 2014-10-22
Filing date: 2014-10-22
Publication date: 2018-05-23
Anticipated expiration: 2034-10-22
Also published as: CN106796833A; US10187041B2; EP3210215A4; CN106796833B; EP3210215B1; US20180115303A1; EP3210215A1; JP2017534171A; WO2016064380A1

Description

本発明は、擬似抵抗回路及び電荷検出回路に関する。

電子機器に搭載されるセンサには、センシング素子から出力される電荷に応じた電圧を出力する電荷検出回路を用いるものがある。例えば、特許文献１には、オペアンプの出力端子と入力端子との間に、並列に接続されたキャパシタ及び抵抗が設けられた、電荷検出回路が開示されている。

このような電荷検出回路を用いるセンサにおいて、生体信号等の比較的低周波数（例えば数ミリＨｚ〜数Ｈｚ程度）の信号を検出するためには、キャパシタ及び抵抗によるハイパスフィルタのカットオフ周波数を低くすることが必要となる。即ち、この抵抗の抵抗値を大きくする（例えば１０テラΩ程度にする）ことが求められる。

抵抗の抵抗値を大きくする際に、通常の抵抗素子を用いることは、回路サイズの観点から現実的ではないことが多い。そこで、例えば、特許文献２には、ＭＯＳＦＥＴの弱反転領域を利用することにより、大きい抵抗値を有する抵抗を形成する構成が開示されている。

ただし、ＭＯＳＦＥＴの弱反転領域を用いて抵抗を実現する際の欠点は、プロセスや温度の変動によって、抵抗値が大きく変動してしまうということである。そのため、ＭＯＳＦＥＴの弱反転領域を用いて抵抗を実現するにあたっては、プロセスや温度の変動の影響を抑制することが求められる。例えば、特許文献３には、温度依存性を有する複数の電流源を用いてＭＯＳＦＥＴのゲート電圧を調整することにより、ＭＯＳＦＥＴのドレイン電流の温度依存性を抑制する構成が開示されている。

特開２００８−２２４２３０号公報国際公開第９５／２５３４９号特表平８−５０９３１２号公報

特許文献３に開示されている構成において、ＭＯＳＦＥＴのドレイン電流の温度依存性を抑制するためには、実験的に求めた複数のパラメータを正確に設定する必要があり、調整が難しい。

ここで開示される本発明は従来技術の限界に鑑みてなされたものであり、プロセスや温度の変動に伴う抵抗値の変動を抑制可能であり、調整が容易な擬似抵抗回路を提供することを目的とする。

従って、開示される本発明の一側面に係る擬似抵抗回路は、第１ＭＯＳＦＥＴと、第２ＭＯＳＦＥＴと、絶対温度に実質的に比例する第１電流を生成する第１電流源と、絶対温度の実質的に一次関数となる第１電圧を生成する電圧源と、を備え、第１ＭＯＳＦＥＴのゲートと、第２ＭＯＳＦＥＴのゲートとが接続され、第２ＭＯＳＦＥＴはダイオード接続され、第１電流が第２ＭＯＳＦＥＴのドレインに供給され、第１電圧が第２ＭＯＳＦＥＴのソースに印加され、第１ＭＯＳＦＥＴのドレイン−ソース間に、第１ＭＯＳＦＥＴのゲート電圧に応じた抵抗値の抵抗を形成する。

本開示によれば、プロセスや温度の変動に伴う抵抗値の変動を抑制可能であり、調整が容易な擬似抵抗回路を提供することができる。

本発明の一実施形態である擬似抵抗回路の構成例を示す図である。図１に示される回路の電流源及び電圧源の構成例を示す図である。ＮチャネルＭＯＳＦＥＴのみに着目した場合の抵抗値を説明するための図である。ＮチャネルＭＯＳＦＥＴ及び電流源に着目した場合の抵抗値を説明するための図である。本発明の一実施形態である電荷検出回路の構成例を示す図である。

なお、説明のため、全図において、図は必ずしも正確な縮尺で記載されているわけではなく、また、同様の構造又は機能は概して同様の符号で表されている。また、図は、ここで開示される様々な実施形態の説明のための便宜にすぎない。図は、ここで開示される内容の全ての側面を記載したものではなく、特許請求の範囲を限定するものでもない。

以下の記載では、説明だけを目的として、ここで開示される様々な実施形態の完全な理解を提供するために特定の用語が用いられている。しかしながら、これらの特定の詳細は、ここで開示される概念を実施するために必要とされないことは当業者にとって明らかである。

図１は、本発明の一実施形態である擬似抵抗回路の構成例を示す図である。擬似抵抗回路１００は、ＮチャネルＭＯＳＦＥＴ１１０，１２０、電流源１３０、及び電圧源１４０を含む。

ＮチャネルＭＯＳＦＥＴ１１０（第２ＭＯＳＦＥＴ）は、ダイオード接続され、ゲートがＮチャネルＭＯＳＦＥＴ１２０のゲートと接続されている。ＮチャネルＭＯＳＦＥＴ１１０のドレインには、電流源１３０からの電流Ｉ_PTATが供給される。また、ＮチャネルＭＯＳＦＥＴ１１０のソースには、電圧源１４０からの電圧Ｖ_biasが印加される。

ＮチャネルＭＯＳＦＥＴ１２０（第１ＭＯＳＦＥＴ）は、ゲートがＮチャネルＭＯＳＦＥＴ１１０のゲートと接続されている。擬似抵抗回路１００では、ＮチャネルＭＯＳＦＥＴ１２０が弱反転領域で動作することにより、ＮチャネルＭＯＳＦＥＴ１２０のドレイン−ソース間に、ゲート電圧Ｖ_Gに応じた抵抗値Ｒ_effの抵抗が形成される。

電流源１３０は、絶対温度に実質的に比例する電流Ｉ_PTAT（第１電流）を生成する。電流源１３０の構成例については後述する。

電圧源１４０は、絶対温度の実質的に一次関数となる電圧Ｖ_bias（第１電圧）を生成する。本実施形態では、ＮチャネルＭＯＳＦＥＴ１２０のソース電圧Ｖ_S＝Ｖ_CMとすると、Ｖ_bias＝Ｖ_CM−Ａ・Ｔの関係が成立する。ここで、Ａは定数、Ｔは絶対温度である。電圧源１４０の構成例については後述する。

図２は、図１に示される回路の電流源１３０及び電圧源１４０の構成例を示す図である。

示されるように、電流源１３０は、電流源２１０及びＰチャネルＭＯＳＦＥＴ２２０を含む。電流源１３０では、ＰチャネルＭＯＳＦＥＴ２２０のドレインから、電流Ｉ_PTATが出力される。

電流源２１０（第３電流源）は、ＮチャネルＭＯＳＦＥＴ２３０，２３１、ＰチャネルＭＯＳＦＥＴ２３２，２３３、及び抵抗器２３４を含む。電流源２１０の出力電流は、ＮチャネルＭＯＳＦＥＴ２３１の電流Ｉ_DS2（第３電流）である。

さらに示されるように、ＮチャネルＭＯＳＦＥＴ２３０は、ダイオード接続され、ソースが接地されている。ＮチャネルＭＯＳＦＥＴ２３１は、ゲートがＮチャネルＭＯＳＦＥＴ２３０のゲートと接続され、ソースが抵抗器２３４を介して接地されている。ＮチャネルＭＯＳＦＥＴ２３０，２３１のサイズ比は、例えば、１：ｎ_PTATである。

ＰチャネルＭＯＳＦＥＴ２３２は、ソースに電源電圧Ｖ_DDが印加され、ドレインがＮチャネルＭＯＳＦＥＴ２３０のドレインと接続され、ゲートがＰチャネルＭＯＳＦＥＴ２３３のゲートと接続されている。ＰチャネルＭＯＳＦＥＴ２３３は、ダイオード接続され、ソースに電源電圧Ｖ_DDが印加され、ドレインがＮチャネルＭＯＳＦＥＴ２３１のドレインと接続されている。ＰチャネルＭＯＳＦＥＴ２２０は、ソースに電源電圧Ｖ_DDが印加され、ゲートがＰチャネルＭＯＳＦＥＴ２３３のゲートと接続されている。ＰチャネルＭＯＳＦＥＴ２３２，２３３，２２０のサイズ比は、例えば、１：１：１／ｎである。

電流源１３０において、ＮチャネルＭＯＳＦＥＴ２３０のゲート−ソース間電圧Ｖ_GS1は、次式（１）により表される。

・・・（１）

ここで、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子電荷、κはκ近似パラメータである。また、Ｉ_DS1は、ＮチャネルＭＯＳＦＥＴ２３０に流れる電流であり、Ｉ_0S1は、ＮチャネルＭＯＳＦＥＴ２３０のサイズに応じた電流である。

また、電圧Ｖ_GS1は、ＮチャネルＭＯＳＦＥＴ２３１のゲート電圧でもあるため、次式（２）により表すことができる。

・・・（２）

ここで、Ｖ_GS2は、ＮチャネルＭＯＳＦＥＴ２３１のゲート−ソース間電圧である。また、Ｉ_DS2は、ＮチャネルＭＯＳＦＥＴ２３１に流れる電流、即ち、電流源２１０の出力電流である。また、Ｒ_PTATは、抵抗器２３４の抵抗値である。

式（１）及び（２）より、次式（３）が導出される。

・・・（３）

ここで、Ｉ_0S2は、ＮチャネルＭＯＳＦＥＴ２３１のサイズに応じた電流である。

また、Ｉ_DS2は、次式（４）により表される。

・・・（４）

電流源１３０において、ＰチャネルＭＯＳＦＥＴ２３１を流れる電流はＩ_DS2である。また、ＰチャネルＭＯＳＦＥＴ２２０は、ＰチャネルＭＯＳＦＥＴ２３３と電流ミラー接続されているから、電流Ｉ_PTATは、次式（５）により表される。

・・・（５）

ここで、Ｂは定数である。式（５）より、電流源１３０から出力される電流Ｉ_PTATは、絶対温度に実質的に比例する電流である。

電圧源１４０は、抵抗器２４０及び電流源２５０を含む。電圧源１４０では、抵抗器２４０と電流源２５０の間から、電圧Ｖ_biasが出力される。

抵抗器２４０（第１抵抗器）は、一端に電圧Ｖ_CM（第２電圧：ＮチャネルＭＯＳＦＥＴ１２０のソース電圧と略同一の電圧）が印加され、他端がＮチャネルＭＯＳＦＥＴ２６１のドレインに接続されている。

さらに示されるように、電流源２５０（第２電流源）は、ＮチャネルＭＯＳＦＥＴ２６０，２６１、及びＰチャネルＭＯＳＦＥＴ２６２を含む。電流源２５０では、ＮチャネルＭＯＳＦＥＴ２６１に流れる電流が出力電流Ｉ_PTAT2（第２電流）となる。

ＮチャネルＭＯＳＦＥＴ２６０は、ダイオード接続され、ドレインがＰチャネルＭＯＳＦＥＴ２６２のドレインに接続され、ソースが接地されている。ＮチャネルＭＯＳＦＥＴ２６１は、ゲートがＮチャネルＭＯＳＦＥＴ２６０のゲートに接続され、ソースが接地されている。ＮチャネルＭＯＳＦＥＴ２６０，２６１のサイズ比は、例えば、１：１／ｎ_biasである。

ＰチャネルＭＯＳＦＥＴ２６２は、ソースに電源電圧Ｖ_DDが印加され、ゲートがＰチャネルＭＯＳＦＥＴ２３３のゲートに接続されている。ＰチャネルＭＯＳＦＥＴ２３３，２６２のサイズ比は、例えば、１：１である。

電流源２５０は、電流源１３０と同様に、絶対温度に実質的に比例する電流Ｉ_PTAT2を生成する。本実施形態では、Ｉ_PTAT2＝（１／ｎ_bias）Ｉ_DS2である。従って、抵抗器２４０の抵抗値をＲ_biasとすると、電圧Ｖ_biasは、次式（６）により表される。

・・・（６）

ここで、Ａは定数である。

次に、図１に示される擬似抵抗回路１００における抵抗値Ｒ_effについて説明する。

まず、図３に示すように、ＮチャネルＭＯＳＦＥＴ１２０のみに着目する。ＮチャネルＭＯＳＦＥＴ１２０が弱反転領域で動作する場合、ＮチャネルＭＯＳＦＥＴ１２０に流れる電流Ｉ_DSは、次式（７）により表される。

・・・（７）

ここで、Ｖ_GSは、ＮチャネルＭＯＳＦＥＴ１２０のゲート−ソース間電圧、Ｖ_DSは、ＮチャネルＭＯＳＦＥＴ１２０のドレイン−ソース間電圧である。また、Ｉ_0Sは、ＮチャネルＭＯＳＦＥＴ１２０のサイズに応じた電流であり、次式（８）により表される。

・・・（８）

ここで、μは電子移動度、Ｃ_oxは単位面積あたりの酸化物容量、Ｗはチャネル幅、Ｌはチャネル長、κ_saは弱反転領域におけるκ近似パラメータである。また、Ｖ_TSは閾値電圧である。

式（７）及び（８）より、ＮチャネルＭＯＳＦＥＴ１２０のドレイン−ソース間の抵抗値Ｒ_effは、次式（９）により表される。

・・・（９）

式（９）には、温度Ｔが含まれている。また、式（９）には、プロセスによって変動する閾値電圧Ｖ_TSが含まれている。そこで、本実施形態の擬似抵抗回路１００では、以下に説明するように、電流源１３０及び電圧源１４０により、プロセス及び温度の変動に伴う抵抗値Ｒ_effの変動を抑制している。

まず、図４に示すように、電流源１３０の作用に着目する。ＮチャネルＭＯＳＦＥＴ１２０が弱反転領域で動作する場合、電圧Ｖ_Gは、次式（１０）により表される。

・・・（１０）

式（７）において、Ｖ_GS＝Ｖ_G−Ｖ_CMであるから、式（１０）のＶ_Gを式（７）に代入することにより、電流Ｉ_DSは次式（１１）により表される。

・・・（１１）

式（１１）より、抵抗値Ｒ_effは、次式（１２）により表される。

・・・（１２）

式（１２）に、式（５）の電流Ｉ_PTATを代入すると、抵抗値Ｒ_effは、次式（１３）により表される。

・・・（１３）

式（１３）には、閾値電圧Ｖ_TSが含まれていない。さらに具体的には、電流源１３０の作用により、プロセスの変動による抵抗値Ｒ_effへの影響が抑制される。ただし、式（１３）には、温度Ｔが残っている。本実施形態では、電圧源１４０の作用により、さらに、温度の変動に伴う抵抗値Ｒ_effの変動を抑制している。

式（１３）に、式（６）のＶ_biasを代入すると、抵抗値Ｒ_effは、次式（１４）により表される。

・・・（１４）

ここで、ＮチャネルＭＯＳＦＥＴ１２０において、次式（１５）を仮定する。

・・・（１５）

従って、式（１４）及び式（１５）より、抵抗値Ｒ_effは、次式（１６）により表される。

・・・（１６）

また、電圧Ｖ_biasは、次式（１７）により表すことができる。

・・・（１７）

従って、抵抗値Ｒ_effは、式（５）及び式（１７）を考慮すると、次式（１８）により表すこともできる。

・・・（１８）

そして、式（１５）を適用すると、抵抗値Ｒ_effは、次式（１９）により表すことができる。

・・・（１９）

式（１６）及び式（１９）には、閾値電圧Ｖ_TS及び温度Ｔが含まれていない。従って、図１に示される擬似抵抗回路１００では、電流源１３０及び電圧源１４０により、プロセス及び温度の変動に伴う抵抗値Ｒ_effの変動が抑制される。

上述したとおり、本実施形態の擬似抵抗回路１００では、絶対温度に実質的に比例する電流Ｉ_PTATを生成する電流源１３０と、絶対温度の実質的に一次関数となる電圧Ｖ_biasを生成する電圧源１４０とにより、式（１３）に示したように、プロセスの変動に伴う抵抗値Ｒ_effの変動を抑制することができる。

図１に示された例示的な実施形態の擬似抵抗回路１００では、電圧源によって生成される電圧Ｖ_biasを、絶対零度において、ＮチャネルＭＯＳＦＥＴ１２０のソース電圧と略同一とすること（即ち、Ｖ_bias＝Ｖ_CM−Ａ・Ｔ）により、温度の変動に伴う抵抗値Ｒ_effの変動を抑制することができる。

従って、擬似抵抗回路１００では、プロセスや温度の変動に伴う抵抗値Ｒ_effの変動を抑制するために、実験的に求めた複数のパラメータを正確に設定する必要がなく、調整が容易である。

例示的な実施形態の擬似抵抗回路１００では、電流源１３０及び電流源２５０における電流生成が、同一の電流源２１０に基づいて行われる。従って、式（１９）に示されるように、電流源１３０及び電流源２５０における抵抗比及び電流比によって、抵抗値Ｒ_effを調整することができる。

図５は、例示的な実施形態に係る電荷検出回路の実施例を示す図である。電荷検出回路５００は、図１に示した擬似抵抗回路１００と、オペアンプ５１０及びキャパシタ５２０を含む。

オペアンプ５１０は、非反転入力端子が接地され、反転入力端子に電荷Ｑ_INが入力される。電荷Ｑ_INは、例えば、センシング素子から出力される電荷である。擬似抵抗回路１００は、オペアンプ５１０の出力端子と反転入力端子との間に接続される。また、キャパシタ５２０は、擬似抵抗回路１００に並列に接続される。

電荷検出回路５００は、反転入力端子に入力される電荷Ｑ_INに応じた出力電圧Ｖ_OUTを、オペアンプ５１０の出力端子から出力する。電荷検出回路５００では、ＭＯＳＦＥＴの弱反転領域を利用した擬似抵抗回路１００を用いることにより、擬似抵抗回路１００の抵抗値を、例えば１０テラΩ程度の大きな値とすることができる。従って、電荷検出回路５００を、生体信号等の比較的低周波数の信号の検出に適したものとすることができる。そして、前述したように、擬似抵抗回路１００は、プロセスや温度の変動に伴う抵抗値の変動が抑制される。従って、プロセスや温度の変動に伴う電荷検出回路５００の出力電圧の変動を抑制することが可能となる。

特定の例及びサブシステムに関して様々な実施形態が記載されたが、当業者にとって、本実施形態が、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではないことは明らかである。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。

１００擬似抵抗回路
１１０，１２０，２３０，２３１，２６０，２６１ＮチャネルＭＯＳＦＥＴ
１３０，２１０，２５０電流源
１４０電圧源
２２０，２３２，２３３，３６２ＰチャネルＭＯＳＦＥＴ
２３４，２４０抵抗器
５００電荷検出回路
５１０オペアンプ
５２０キャパシタ

Claims

ドレイン、ソース、及びゲートを有する第１ＭＯＳＦＥＴと、
ドレイン、ソース、及び前記第１ＭＯＳＦＥＴの前記ゲートに接続されたゲートを有する第２ＭＯＳＦＥＴであって、ダイオード接続された第２ＭＯＳＦＥＴと、
前記第２ＭＯＳＦＥＴの前記ドレインに接続され、絶対温度に実質的に比例する第１電流を生成する第１電流源と、
前記第２ＭＯＳＦＥＴの前記ソースに接続され、絶対温度の実質的に一次関数となる第１電圧を生成する電圧源と、
を備え、
前記第１ＭＯＳＦＥＴのゲート電圧に基づく抵抗値を有する前記第１ＭＯＳＦＥＴのドレイン−ソース間に抵抗が形成される、
擬似抵抗回路。
請求項１に記載の擬似抵抗回路であって、
前記電圧源により生成される前記第１電圧は、絶対零度において、前記第１ＭＯＳＦＥＴのソース電圧と略同一である、
擬似抵抗回路。
請求項２に記載の擬似抵抗回路であって、
前記電圧源は、
第１端及び第２端を有する第１抵抗器であって、第１端に第２電圧が印加される第１抵抗器と、
前記第１抵抗器の前記第２端と接地との間に接続され、絶対温度に実質的に比例する第２電流を生成する第２電流源と、
を含む、
擬似抵抗回路。
請求項３に記載の擬似抵抗回路であって、
前記電圧源は、前記第１電圧を前記第１抵抗器の前記第２端に出力する、
擬似抵抗回路。
請求項４に記載の擬似抵抗回路であって、
前記第１電流源は、絶対温度に比例する第３電流を生成する第３電流源を含む、
擬似抵抗回路。
請求項５に記載の擬似抵抗回路であって、
前記第１電流源は、前記第３電流に基づいて前記第１電流を生成する、
擬似抵抗回路。
請求項６に記載の擬似抵抗回路であって、
前記第２電流源は、前記第３電流に基づいて前記第２電流を生成する、
擬似抵抗回路。
請求項７に記載の擬似抵抗回路であって、
前記第２電流源は、
ドレイン、ソース及びゲートを有する第３ＭＯＳＦＥＴと、
ダイオード接続された第４ＭＯＳＦＥＴであって、ドレインが前記第３ＭＯＳＦＥＴの前記ドレインに接続され、ソースが接地された第４ＭＯＳＦＥＴと、
ゲートが前記第４ＭＯＳＦＥＴのゲートに接続され、ドレインが前記第１抵抗器の前記第２端に接続され、ソースが接地された第５ＭＯＳＦＥＴと、
を備える擬似抵抗回路。
請求項１に記載の擬似抵抗回路であって、
前記第１電流源は、
ドレイン、ソース及びゲートを有する第３ＭＯＳＦＥＴと、
ドレイン、ソース及びゲートを有する第４ＭＯＳＦＥＴと、
ドレイン、ソース及びゲートを有する第５ＭＯＳＦＥＴと、
ドレイン、ソース及びゲートを有する第６ＭＯＳＦＥＴと、
を備える擬似抵抗回路。
請求項９に記載の擬似抵抗回路であって、
前記第３ＭＯＳＦＥＴの前記ソースに電源電圧が印加される、
擬似抵抗回路。
請求項１０に記載の擬似抵抗回路であって、
前記第４ＭＯＳＦＥＴは、ダイオード接続され、前記第４ＭＯＳＦＥＴの前記ドレインは前記第３ＭＯＳＦＥＴの前記ドレインに接続される、
擬似抵抗回路。
請求項１１に記載の擬似抵抗回路であって、
前記第５ＭＯＳＦＥＴは、ダイオード接続され、前記電源電圧が前記第５ＭＯＳＦＥＴの前記ソースに印加され、前記第５ＭＯＳＦＥＴの前記ゲートが前記第３ＭＯＳＦＥＴの前記ゲートに接続される、
擬似抵抗回路。
請求項１２に記載の擬似抵抗回路であって、
前記第６ＭＯＳＦＥＴの前記ドレインが前記第５ＭＯＳＦＥＴの前記ドレインに接続され、前記第６ＭＯＳＦＥＴの前記ゲートが前記第４ＭＯＳＦＥＴの前記ゲートに接続され、前記第６ＭＯＳＦＥＴの前記ソースが接地される第１抵抗器に接続される、
擬似抵抗回路。
請求項１に記載の擬似抵抗回路と、
前記擬似抵抗回路の前記抵抗と並列に接続されたキャパシタと、
前記抵抗の第１端及び前記キャパシタの第１端に接続された出力端子と、前記抵抗の第２端及び前記キャパシタの第２端に接続された反転入力端子とを有するオペアンプと、
を備える電荷検出回路。
請求項１４に記載の電荷検出回路であって、
前記オペアンプの反転入力端子に入力される電荷に基づく電圧を前記オペアンプの出力端子から出力する、
電荷検出回路。
請求項１４に記載の電荷検出回路であって、
前記オペアンプの非反転入力端子は接地される、
電荷検出回路。