JP2017534171A - 擬似抵抗回路及び電荷検出回路 - Google Patents

擬似抵抗回路及び電荷検出回路 Download PDF

Info

Publication number
JP2017534171A
JP2017534171A JP2017518464A JP2017518464A JP2017534171A JP 2017534171 A JP2017534171 A JP 2017534171A JP 2017518464 A JP2017518464 A JP 2017518464A JP 2017518464 A JP2017518464 A JP 2017518464A JP 2017534171 A JP2017534171 A JP 2017534171A
Authority
JP
Japan
Prior art keywords
mosfet
source
resistance circuit
voltage
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2017518464A
Other languages
English (en)
Other versions
JP6328849B2 (ja
Inventor
隼平 井田
隼平 井田
ヘソン リー，
ヘソン リー，
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Massachusetts Institute of Technology
Original Assignee
Massachusetts Institute of Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Massachusetts Institute of Technology filed Critical Massachusetts Institute of Technology
Publication of JP2017534171A publication Critical patent/JP2017534171A/ja
Application granted granted Critical
Publication of JP6328849B2 publication Critical patent/JP6328849B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00—Networks using active elements
    • H03H11/46—One-port networks
    • H03H11/53—One-port networks simulating resistances; simulating resistance multipliers
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/24—Arrangements for measuring quantities of charge
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/20—Modifications of basic electric elements for use in electric measuring instruments; Structural combinations of such elements with such instruments
    • G01R1/203—Resistors used for electric measuring, e.g. decade resistors standards, resistors for comparators, series resistors, shunts
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • G05F3/08—Regulating voltage or current wherein the variable is dc
    • G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
    • G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
    • G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
    • G05F3/26—Current mirrors
    • G05F3/265—Current mirrors using bipolar transistors only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/04—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
    • H03F3/345—DC amplifiers in which all stages are DC-coupled with semiconductor devices only with field-effect devices

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Control Of Electrical Variables (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Networks Using Active Elements (AREA)

Abstract

【課題】プロセスや温度の変動に伴う抵抗値の変動を抑制可能であり、調整が容易な擬似抵抗回路を提供する。【解決手段】擬似抵抗回路は、第１ＭＯＳＦＥＴと、第２ＭＯＳＦＥＴと、絶対温度に実質的に比例する第１電流を生成する第１電流源と、絶対温度の実質的に一次関数となる第１電圧を生成する電圧源と、を備え、第１ＭＯＳＦＥＴのゲートと、第２ＭＯＳＦＥＴのゲートとが接続され、第２ＭＯＳＦＥＴはダイオード接続され、第１電流が第２ＭＯＳＦＥＴのドレインに供給され、第１電圧が第２ＭＯＳＦＥＴのソースに印加され、第１ＭＯＳＦＥＴのドレイン−ソース間に、第１ＭＯＳＦＥＴのゲート電圧に応じた抵抗値の抵抗を形成する。【選択図】図１

Description

本発明は、擬似抵抗回路及び電荷検出回路に関する。
電子機器に搭載されるセンサには、センシング素子から出力される電荷に応じた電圧を出力する電荷検出回路を用いるものがある。例えば、特許文献１には、オペアンプの出力端子と入力端子との間に、並列に接続されたキャパシタ及び抵抗が設けられた、電荷検出回路が開示されている。
このような電荷検出回路を用いるセンサにおいて、生体信号等の比較的低周波数（例えば数ミリＨｚ〜数Ｈｚ程度）の信号を検出するためには、キャパシタ及び抵抗によるハイパスフィルタのカットオフ周波数を低くすることが必要となる。即ち、この抵抗の抵抗値を大きくする（例えば１０テラΩ程度にする）ことが求められる。
抵抗の抵抗値を大きくする際に、通常の抵抗素子を用いることは、回路サイズの観点から現実的ではないことが多い。そこで、例えば、特許文献２には、ＭＯＳＦＥＴの弱反転領域を利用することにより、大きい抵抗値を有する抵抗を形成する構成が開示されている。
ただし、ＭＯＳＦＥＴの弱反転領域を用いて抵抗を実現する際の欠点は、プロセスや温度の変動によって、抵抗値が大きく変動してしまうということである。そのため、ＭＯＳＦＥＴの弱反転領域を用いて抵抗を実現するにあたっては、プロセスや温度の変動の影響を抑制することが求められる。例えば、特許文献３には、温度依存性を有する複数の電流源を用いてＭＯＳＦＥＴのゲート電圧を調整することにより、ＭＯＳＦＥＴのドレイン電流の温度依存性を抑制する構成が開示されている。
特開２００８−２２４２３０号公報 国際公開第９５／２５３４９号 特表平８−５０９３１２号公報
特許文献３に開示されている構成において、ＭＯＳＦＥＴのドレイン電流の温度依存性を抑制するためには、実験的に求めた複数のパラメータを正確に設定する必要があり、調整が難しい。
ここで開示される本発明は従来技術の限界に鑑みてなされたものであり、プロセスや温度の変動に伴う抵抗値の変動を抑制可能であり、調整が容易な擬似抵抗回路を提供することを目的とする。
従って、開示される本発明の一側面に係る擬似抵抗回路は、第１ＭＯＳＦＥＴと、第２ＭＯＳＦＥＴと、絶対温度に実質的に比例する第１電流を生成する第１電流源と、絶対温度の実質的に一次関数となる第１電圧を生成する電圧源と、を備え、第１ＭＯＳＦＥＴのゲートと、第２ＭＯＳＦＥＴのゲートとが接続され、第２ＭＯＳＦＥＴはダイオード接続され、第１電流が第２ＭＯＳＦＥＴのドレインに供給され、第１電圧が第２ＭＯＳＦＥＴのソースに印加され、第１ＭＯＳＦＥＴのドレイン−ソース間に、第１ＭＯＳＦＥＴのゲート電圧に応じた抵抗値の抵抗を形成する。
本開示によれば、プロセスや温度の変動に伴う抵抗値の変動を抑制可能であり、調整が容易な擬似抵抗回路を提供することができる。
本発明の一実施形態である擬似抵抗回路の構成例を示す図である。 図１に示される回路の電流源及び電圧源の構成例を示す図である。 ＮチャネルＭＯＳＦＥＴのみに着目した場合の抵抗値を説明するための図である。 ＮチャネルＭＯＳＦＥＴ及び電流源に着目した場合の抵抗値を説明するための図である。 本発明の一実施形態である電荷検出回路の構成例を示す図である。
なお、説明のため、全図において、図は必ずしも正確な縮尺で記載されているわけではなく、また、同様の構造又は機能は概して同様の符号で表されている。また、図は、ここで開示される様々な実施形態の説明のための便宜にすぎない。図は、ここで開示される内容の全ての側面を記載したものではなく、特許請求の範囲を限定するものでもない。
以下の記載では、説明だけを目的として、ここで開示される様々な実施形態の完全な理解を提供するために特定の用語が用いられている。しかしながら、これらの特定の詳細は、ここで開示される概念を実施するために必要とされないことは当業者にとって明らかである。
図１は、本発明の一実施形態である擬似抵抗回路の構成例を示す図である。擬似抵抗回路１００は、ＮチャネルＭＯＳＦＥＴ１１０，１２０、電流源１３０、及び電圧源１４０を含む。
ＮチャネルＭＯＳＦＥＴ１１０（第２ＭＯＳＦＥＴ）は、ダイオード接続され、ゲートがＮチャネルＭＯＳＦＥＴ１２０のゲートと接続されている。ＮチャネルＭＯＳＦＥＴ１１０のドレインには、電流源１３０からの電流ＩPTATが供給される。また、ＮチャネルＭＯＳＦＥＴ１１０のソースには、電圧源１４０からの電圧Ｖbiasが印加される。
ＮチャネルＭＯＳＦＥＴ１２０（第１ＭＯＳＦＥＴ）は、ゲートがＮチャネルＭＯＳＦＥＴ１１０のゲートと接続されている。擬似抵抗回路１００では、ＮチャネルＭＯＳＦＥＴ１２０が弱反転領域で動作することにより、ＮチャネルＭＯＳＦＥＴ１２０のドレイン−ソース間に、ゲート電圧ＶGに応じた抵抗値Ｒeffの抵抗が形成される。
電流源１３０は、絶対温度に実質的に比例する電流ＩPTAT（第１電流）を生成する。電流源１３０の構成例については後述する。
電圧源１４０は、絶対温度の実質的に一次関数となる電圧Ｖbias（第１電圧）を生成する。本実施形態では、ＮチャネルＭＯＳＦＥＴ１２０のソース電圧ＶS＝ＶCMとすると、Ｖbias＝ＶCM−Ａ・Ｔの関係が成立する。ここで、Ａは定数、Ｔは絶対温度である。電圧源１４０の構成例については後述する。
図２は、図１に示される回路の電流源１３０及び電圧源１４０の構成例を示す図である。
示されるように、電流源１３０は、電流源２１０及びＰチャネルＭＯＳＦＥＴ２２０を含む。電流源１３０では、ＰチャネルＭＯＳＦＥＴ２２０のドレインから、電流ＩPTATが出力される。
電流源２１０（第３電流源）は、ＮチャネルＭＯＳＦＥＴ２３０，２３１、ＰチャネルＭＯＳＦＥＴ２３２，２３３、及び抵抗器２３４を含む。電流源２１０の出力電流は、ＮチャネルＭＯＳＦＥＴ２３１の電流ＩDS2（第３電流）である。
さらに示されるように、ＮチャネルＭＯＳＦＥＴ２３０は、ダイオード接続され、ソースが接地されている。ＮチャネルＭＯＳＦＥＴ２３１は、ゲートがＮチャネルＭＯＳＦＥＴ２３０のゲートと接続され、ソースが抵抗器２３４を介して接地されている。ＮチャネルＭＯＳＦＥＴ２３０，２３１のサイズ比は、例えば、１：ｎPTATである。
ＰチャネルＭＯＳＦＥＴ２３２は、ソースに電源電圧ＶDDが印加され、ドレインがＮチャネルＭＯＳＦＥＴ２３０のドレインと接続され、ゲートがＰチャネルＭＯＳＦＥＴ２３３のゲートと接続されている。ＰチャネルＭＯＳＦＥＴ２３３は、ダイオード接続され、ソースに電源電圧ＶDDが印加され、ドレインがＮチャネルＭＯＳＦＥＴ２３１のドレインと接続されている。ＰチャネルＭＯＳＦＥＴ２２０は、ソースに電源電圧ＶDDが印加され、ゲートがＰチャネルＭＯＳＦＥＴ２３３のゲートと接続されている。ＰチャネルＭＯＳＦＥＴ２３２，２３３，２２０のサイズ比は、例えば、１：１：１／ｎである。
電流源１３０において、ＮチャネルＭＯＳＦＥＴ２３０のゲート−ソース間電圧ＶGS1は、次式（１）により表される。
Figure 2017534171
 ・・・（１）
ここで、ｋはボルツマン定数、Ｔは絶対温度、ｑは電子電荷、κはκ近似パラメータである。また、ＩDS1は、ＮチャネルＭＯＳＦＥＴ２３０に流れる電流であり、Ｉ0S1は、ＮチャネルＭＯＳＦＥＴ２３０のサイズに応じた電流である。
また、電圧ＶGS1は、ＮチャネルＭＯＳＦＥＴ２３１のゲート電圧でもあるため、次式（２）により表すことができる。
Figure 2017534171
 ・・・（２）
ここで、ＶGS2は、ＮチャネルＭＯＳＦＥＴ２３１のゲート−ソース間電圧である。また、ＩDS2は、ＮチャネルＭＯＳＦＥＴ２３１に流れる電流、即ち、電流源２１０の出力電流である。また、ＲPTATは、抵抗器２３４の抵抗値である。
式（１）及び（２）より、次式（３）が導出される。
Figure 2017534171
 ・・・（３）
ここで、Ｉ0S2は、ＮチャネルＭＯＳＦＥＴ２３１のサイズに応じた電流である。
また、ＩDS2は、次式（４）により表される。
Figure 2017534171
 ・・・（４）
電流源１３０において、ＰチャネルＭＯＳＦＥＴ２３１を流れる電流はＩDS2である。また、ＰチャネルＭＯＳＦＥＴ２２０は、ＰチャネルＭＯＳＦＥＴ２３３と電流ミラー接続されているから、電流ＩPTATは、次式（５）により表される。
Figure 2017534171
 ・・・（５）
ここで、Ｂは定数である。式（５）より、電流源１３０から出力される電流ＩPTATは、絶対温度に実質的に比例する電流である。
電圧源１４０は、抵抗器２４０及び電流源２５０を含む。電圧源１４０では、抵抗器２４０と電流源２５０の間から、電圧Ｖbiasが出力される。
抵抗器２４０（第１抵抗器）は、一端に電圧ＶCM（第２電圧：ＮチャネルＭＯＳＦＥＴ１２０のソース電圧と略同一の電圧）が印加され、他端がＮチャネルＭＯＳＦＥＴ２６１のドレインに接続されている。
さらに示されるように、電流源２５０（第２電流源）は、ＮチャネルＭＯＳＦＥＴ２６０，２６１、及びＰチャネルＭＯＳＦＥＴ２６２を含む。電流源２５０では、ＮチャネルＭＯＳＦＥＴ２６１に流れる電流が出力電流ＩPTAT2（第２電流）となる。
ＮチャネルＭＯＳＦＥＴ２６０は、ダイオード接続され、ドレインがＰチャネルＭＯＳＦＥＴ２６２のドレインに接続され、ソースが接地されている。ＮチャネルＭＯＳＦＥＴ２６１は、ゲートがＮチャネルＭＯＳＦＥＴ２６０のゲートに接続され、ソースが接地されている。ＮチャネルＭＯＳＦＥＴ２６０，２６１のサイズ比は、例えば、１：１／ｎbiasである。
ＰチャネルＭＯＳＦＥＴ２６２は、ソースに電源電圧ＶDDが印加され、ゲートがＰチャネルＭＯＳＦＥＴ２３３のゲートに接続されている。ＰチャネルＭＯＳＦＥＴ２３３，２６２のサイズ比は、例えば、１：１である。
電流源２５０は、電流源１３０と同様に、絶対温度に実質的に比例する電流ＩPTAT2を生成する。本実施形態では、ＩPTAT2＝（１／ｎbias）ＩDS2である。従って、抵抗器２４０の抵抗値をＲbiasとすると、電圧Ｖbiasは、次式（６）により表される。
Figure 2017534171
 ・・・（６）
ここで、Ａは定数である。
次に、図１に示される擬似抵抗回路１００における抵抗値Ｒeffについて説明する。
まず、図３に示すように、ＮチャネルＭＯＳＦＥＴ１２０のみに着目する。ＮチャネルＭＯＳＦＥＴ１２０が弱反転領域で動作する場合、ＮチャネルＭＯＳＦＥＴ１２０に流れる電流ＩDSは、次式（７）により表される。
Figure 2017534171
 ・・・（７）
ここで、ＶGSは、ＮチャネルＭＯＳＦＥＴ１２０のゲート−ソース間電圧、ＶDSは、ＮチャネルＭＯＳＦＥＴ１２０のドレイン−ソース間電圧である。また、Ｉ0Sは、ＮチャネルＭＯＳＦＥＴ１２０のサイズに応じた電流であり、次式（８）により表される。
Figure 2017534171
 ・・・（８）
ここで、μは電子移動度、Ｃoxは単位面積あたりの酸化物容量、Ｗはチャネル幅、Ｌはチャネル長、κsaは弱反転領域におけるκ近似パラメータである。また、ＶTSは閾値電圧である。
式（７）及び（８）より、ＮチャネルＭＯＳＦＥＴ１２０のドレイン−ソース間の抵抗値Ｒeffは、次式（９）により表される。
Figure 2017534171
 ・・・（９）
式（９）には、温度Ｔが含まれている。また、式（９）には、プロセスによって変動する閾値電圧ＶTSが含まれている。そこで、本実施形態の擬似抵抗回路１００では、以下に説明するように、電流源１３０及び電圧源１４０により、プロセス及び温度の変動に伴う抵抗値Ｒeffの変動を抑制している。
まず、図４に示すように、電流源１３０の作用に着目する。ＮチャネルＭＯＳＦＥＴ１２０が弱反転領域で動作する場合、電圧ＶGは、次式（１０）により表される。
Figure 2017534171
 ・・・（１０）
式（７）において、ＶGS＝ＶG−ＶCMであるから、式（１０）のＶGを式（７）に代入することにより、電流ＩDSは次式（１１）により表される。
Figure 2017534171
 ・・・（１１）
式（１１）より、抵抗値Ｒeffは、次式（１２）により表される。
Figure 2017534171
 ・・・（１２）
式（１２）に、式（５）の電流ＩPTATを代入すると、抵抗値Ｒeffは、次式（１３）により表される。
Figure 2017534171
 ・・・（１３）
式（１３）には、閾値電圧ＶTSが含まれていない。さらに具体的には、電流源１３０の作用により、プロセスの変動による抵抗値Ｒeffへの影響が抑制される。ただし、式（１３）には、温度Ｔが残っている。本実施形態では、電圧源１４０の作用により、さらに、温度の変動に伴う抵抗値Ｒeffの変動を抑制している。
式（１３）に、式（６）のＶbiasを代入すると、抵抗値Ｒeffは、次式（１４）により表される。
Figure 2017534171
 ・・・（１４）
ここで、ＮチャネルＭＯＳＦＥＴ１２０において、次式（１５）を仮定する。
Figure 2017534171
 ・・・（１５）
従って、式（１４）及び式（１５）より、抵抗値Ｒeffは、次式（１６）により表される。
Figure 2017534171
 ・・・（１６）
また、電圧Ｖbiasは、次式（１７）により表すことができる。
Figure 2017534171
 ・・・（１７）
従って、抵抗値Ｒeffは、式（５）及び式（１７）を考慮すると、次式（１８）により表すこともできる。
Figure 2017534171
 ・・・（１８）
そして、式（１５）を適用すると、抵抗値Ｒeffは、次式（１９）により表すことができる。
Figure 2017534171
 ・・・（１９）
式（１６）及び式（１９）には、閾値電圧ＶTS及び温度Ｔが含まれていない。従って、図１に示される擬似抵抗回路１００では、電流源１３０及び電圧源１４０により、プロセス及び温度の変動に伴う抵抗値Ｒeffの変動が抑制される。
上述したとおり、本実施形態の擬似抵抗回路１００では、絶対温度に実質的に比例する電流ＩPTATを生成する電流源１３０と、絶対温度の実質的に一次関数となる電圧Ｖbiasを生成する電圧源１４０とにより、式（１３）に示したように、プロセスの変動に伴う抵抗値Ｒeffの変動を抑制することができる。
図１に示された例示的な実施形態の擬似抵抗回路１００では、電圧源によって生成される電圧Ｖbiasを、絶対零度において、ＮチャネルＭＯＳＦＥＴ１２０のソース電圧と略同一とすること（即ち、Ｖbias＝ＶCM−Ａ・Ｔ）により、温度の変動に伴う抵抗値Ｒeffの変動を抑制することができる。
従って、擬似抵抗回路１００では、プロセスや温度の変動に伴う抵抗値Ｒeffの変動を抑制するために、実験的に求めた複数のパラメータを正確に設定する必要がなく、調整が容易である。
例示的な実施形態の擬似抵抗回路１００では、電流源１３０及び電流源２５０における電流生成が、同一の電流源２１０に基づいて行われる。従って、式（１９）に示されるように、電流源１３０及び電流源２５０における抵抗比及び電流比によって、抵抗値Ｒeffを調整することができる。
図５は、例示的な実施形態に係る電荷検出回路の実施例を示す図である。電荷検出回路５００は、図１に示した擬似抵抗回路１００と、オペアンプ５１０及びキャパシタ５２０を含む。
オペアンプ５１０は、非反転入力端子が接地され、反転入力端子に電荷ＱINが入力される。電荷ＱINは、例えば、センシング素子から出力される電荷である。擬似抵抗回路１００は、オペアンプ５１０の出力端子と反転入力端子との間に接続される。また、キャパシタ５２０は、擬似抵抗回路１００に並列に接続される。
電荷検出回路５００は、反転入力端子に入力される電荷ＱINに応じた出力電圧ＶOUTを、オペアンプ５１０の出力端子から出力する。電荷検出回路５００では、ＭＯＳＦＥＴの弱反転領域を利用した擬似抵抗回路１００を用いることにより、擬似抵抗回路１００の抵抗値を、例えば１０テラΩ程度の大きな値とすることができる。従って、電荷検出回路５００を、生体信号等の比較的低周波数の信号の検出に適したものとすることができる。そして、前述したように、擬似抵抗回路１００は、プロセスや温度の変動に伴う抵抗値の変動が抑制される。従って、プロセスや温度の変動に伴う電荷検出回路５００の出力電圧の変動を抑制することが可能となる。
特定の例及びサブシステムに関して様々な実施形態が記載されたが、当業者にとって、本実施形態が、本発明の理解を容易にするためのものであり、本発明を限定して解釈するためのものではないことは明らかである。本発明は、その趣旨を逸脱することなく、変更／改良され得るととともに、本発明にはその等価物も含まれる。
１００ 擬似抵抗回路
１１０，１２０，２３０，２３１，２６０，２６１ ＮチャネルＭＯＳＦＥＴ
１３０，２１０，２５０ 電流源
１４０ 電圧源
２２０，２３２，２３３，３６２ ＰチャネルＭＯＳＦＥＴ
２３４，２４０ 抵抗器
５００ 電荷検出回路
５１０ オペアンプ
５２０ キャパシタ

Claims (16)

  1. ドレイン、ソース、及びゲートを有する第１ＭＯＳＦＥＴと、
    ドレイン、ソース、及び前記第１ＭＯＳＦＥＴの前記ゲートに接続されたゲートを有する第２ＭＯＳＦＥＴであって、ダイオード接続された第２ＭＯＳＦＥＴと、
    前記第２ＭＯＳＦＥＴの前記ドレインに接続され、絶対温度に実質的に比例する第１電流を生成する第１電流源と、
    前記第２ＭＯＳＦＥＴの前記ソースに接続され、絶対温度の実質的に一次関数となる第１電圧を生成する電圧源と、
    を備え、
    前記第１ＭＯＳＦＥＴのゲート電圧に基づく抵抗値を有する前記第１ＭＯＳＦＥＴのドレイン−ソース間に抵抗が形成される、
    擬似抵抗回路。
  2. 請求項１に記載の擬似抵抗回路であって、
    前記電圧源により生成される前記第１電圧は、絶対零度において、前記第１ＭＯＳＦＥＴのソース電圧と略同一である、
    擬似抵抗回路。
  3. 請求項２に記載の擬似抵抗回路であって、
    前記電圧源は、
    第１端及び第２端を有する第１抵抗器であって、第１端に第２電圧が印加される第１抵抗器と、
    前記第１抵抗器の前記第２端と接地との間に接続され、絶対温度に実質的に比例する第２電流を生成する第２電流源と、
    を含む、
    擬似抵抗回路。
  4. 請求項３に記載の擬似抵抗回路であって、
    前記電圧源は、前記第１電圧を前記第１抵抗器の前記第２端に出力する、
    擬似抵抗回路。
  5. 請求項４に記載の擬似抵抗回路であって、
    前記第１電流源は、絶対温度に比例する第３電流を生成する第３電流源を含む、
    擬似抵抗回路。
  6. 請求項５に記載の擬似抵抗回路であって、
    前記第１電流源は、前記第３電流に基づいて前記第１電流を生成する、
    擬似抵抗回路。
  7. 請求項６に記載の擬似抵抗回路であって、
    前記第２電流源は、前記第３電流に基づいて前記第２電流を生成する、
    擬似抵抗回路。
  8. 請求項７に記載の擬似抵抗回路であって、
    前記第２電流源は、
    ドレイン、ソース及びゲートを有する第３ＭＯＳＦＥＴと、
    ダイオード接続された第４ＭＯＳＦＥＴであって、ドレインが前記第３ＭＯＳＦＥＴの前記ドレインに接続され、ソースが接地された第４ＭＯＳＦＥＴと、
    ゲートが前記第４ＭＯＳＦＥＴのゲートに接続され、ドレインが前記第１抵抗器の前記第２端に接続され、ソースが接地された第５ＭＯＳＦＥＴと、
    を備える擬似抵抗回路。
  9. 請求項１に記載の擬似抵抗回路であって、
    前記第１電流源は、
    ドレイン、ソース及びゲートを有する第３ＭＯＳＦＥＴと、
    ドレイン、ソース及びゲートを有する第４ＭＯＳＦＥＴと、
    ドレイン、ソース及びゲートを有する第５ＭＯＳＦＥＴと、
    ドレイン、ソース及びゲートを有する第６ＭＯＳＦＥＴと、
    を備える擬似抵抗回路。
  10. 請求項９に記載の擬似抵抗回路であって、
    前記第３ＭＯＳＦＥＴの前記ソースに電源電圧が印加される、
    擬似抵抗回路。
  11. 請求項１０に記載の擬似抵抗回路であって、
    前記第４ＭＯＳＦＥＴは、ダイオード接続され、前記第４ＭＯＳＦＥＴの前記ドレインは前記第３ＭＯＳＦＥＴの前記ドレインに接続される、
    擬似抵抗回路。
  12. 請求項１１に記載の擬似抵抗回路であって、
    前記第５ＭＯＳＦＥＴは、ダイオード接続され、前記電源電圧が前記第５ＭＯＳＦＥＴの前記ソースに印加され、前記第５ＭＯＳＦＥＴの前記ゲートが前記第３ＭＯＳＦＥＴの前記ゲートに接続される、
    擬似抵抗回路。
  13. 請求項１２に記載の擬似抵抗回路であって、
    前記第６ＭＯＳＦＥＴの前記ドレインが前記第５ＭＯＳＦＥＴの前記ドレインに接続され、前記第６ＭＯＳＦＥＴの前記ゲートが前記第４ＭＯＳＦＥＴの前記ゲートに接続され、前記第６ＭＯＳＦＥＴの前記ソースが接地される第１抵抗器に接続される、
    擬似抵抗回路。
  14. 請求項１に記載の擬似抵抗回路と、
    前記擬似抵抗回路の前記抵抗と並列に接続されたキャパシタと、
    前記抵抗の第１端及び前記キャパシタの第１端に接続された出力端子と、前記抵抗の第２端及び前記キャパシタの第２端に接続された反転入力端子とを有するオペアンプと、
    を備える電荷検出回路。
  15. 請求項１４に記載の電荷検出回路であって、
    前記オペアンプの反転入力端子に入力される電荷に基づく電圧を前記オペアンプの出力端子から出力する、
    電荷検出回路。
  16. 請求項１４に記載の電荷検出回路であって、
    前記オペアンプの非反転入力端子は接地される、
    電荷検出回路。
JP2017518464A 2014-10-22 2014-10-22 擬似抵抗回路及び電荷検出回路 Active JP6328849B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/US2014/061669 WO2016064380A1 (en) 2014-10-22 2014-10-22 Pseudo resistance circuit and charge detection circuit

Publications (2)

Publication Number Publication Date
JP2017534171A true JP2017534171A (ja) 2017-11-16
JP6328849B2 JP6328849B2 (ja) 2018-05-23

Family

ID=55761256

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2017518464A Active JP6328849B2 (ja) 2014-10-22 2014-10-22 擬似抵抗回路及び電荷検出回路

Country Status (5)

Country Link
US (1) US10187041B2 (ja)
EP (1) EP3210215B1 (ja)
JP (1) JP6328849B2 (ja)
CN (1) CN106796833B (ja)
WO (1) WO2016064380A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021132084A1 (ja) * 2019-12-26 2021-07-01
US11189612B2 (en) 2019-08-21 2021-11-30 Rohm Co., Ltd. Semiconductor device for downsizing and reducing resistance and inductance

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3071116B1 (fr) * 2017-09-13 2019-09-13 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif modifiant la valeur d'impedance d'une resistance de reference
FR3086405B1 (fr) * 2018-09-24 2020-12-25 St Microelectronics Sa Dispositif electronique capable de former un capteur de temperature ou une source de courant delivrant un courant independant de la temperature.
CN112803895B (zh) * 2020-12-31 2022-09-02 上海交通大学 一种基于开关电容的伪电阻矫正电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983296A (ja) * 1995-09-19 1997-03-28 Seiko Instr Inc フィルタ回路
JP2010021435A (ja) * 2008-07-11 2010-01-28 Panasonic Corp Ｍｏｓトランジスタ抵抗器、フィルタおよび集積回路
US20100052840A1 (en) * 2008-08-26 2010-03-04 Atmel Corporation Low variation resistor
WO2014162952A1 (ja) * 2013-04-02 2014-10-09 株式会社村田製作所 擬似抵抗回路及び電荷検出回路

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0698236B1 (en) 1994-02-14 2000-05-10 Koninklijke Philips Electronics N.V. A reference circuit having a controlled temperature dependence
WO1995025349A1 (en) 1994-03-17 1995-09-21 Northern Telecom Limited A giga-ohm loak resistor for microelectronic integrated circuits
FI114753B (fi) 1997-09-19 2004-12-15 Nokia Corp Lämpötilan kompensointi elektroniikkalaitteissa
JP4015405B2 (ja) * 2001-11-07 2007-11-28 富士通株式会社 プッシュプル増幅回路
US20030155966A1 (en) * 2002-02-20 2003-08-21 Harrison Reid R. Low-power, low-noise CMOS amplifier
JP2007508755A (ja) * 2003-10-14 2007-04-05 オーディオアシクス エー／エス マイクロフォン前置増幅器
US7324035B2 (en) * 2004-05-13 2008-01-29 University Of Florida Research Foundation, Inc. Amplifier with pulse coded output and remote signal reconstruction from the pulse output
JP2006220454A (ja) * 2005-02-08 2006-08-24 Denso Corp 容量式物理量センサのセンサ回路
CN1908845A (zh) * 2005-08-01 2007-02-07 义隆电子股份有限公司 参考电流产生电路
JP2007059024A (ja) 2005-08-26 2007-03-08 Micron Technol Inc 温度補償された読み出し・検証動作をフラッシュ・メモリにおいて生成するための方法及び装置
JP5286676B2 (ja) 2007-03-08 2013-09-11 セイコーエプソン株式会社 検出装置、センサ及び電子機器
EP2073377A1 (fr) * 2007-12-19 2009-06-24 The Swatch Group Research and Development Ltd. Circuit oscillateur à quartz à polarisation active faible consommation
KR101070031B1 (ko) * 2008-08-21 2011-10-04 삼성전기주식회사 기준 전류 발생 회로
US7944271B2 (en) * 2009-02-10 2011-05-17 Standard Microsystems Corporation Temperature and supply independent CMOS current source
US8305144B1 (en) * 2010-11-09 2012-11-06 Adtran, Inc. Circuits and methods for controlling quiescent current in amplifiers
US8710904B2 (en) * 2012-08-14 2014-04-29 Texas Instruments Incorporated MOS resistor apparatus and methods
JP6229369B2 (ja) * 2013-08-21 2017-11-15 三菱電機株式会社 電力増幅器

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0983296A (ja) * 1995-09-19 1997-03-28 Seiko Instr Inc フィルタ回路
JP2010021435A (ja) * 2008-07-11 2010-01-28 Panasonic Corp Ｍｏｓトランジスタ抵抗器、フィルタおよび集積回路
US20100052840A1 (en) * 2008-08-26 2010-03-04 Atmel Corporation Low variation resistor
WO2014162952A1 (ja) * 2013-04-02 2014-10-09 株式会社村田製作所 擬似抵抗回路及び電荷検出回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11189612B2 (en) 2019-08-21 2021-11-30 Rohm Co., Ltd. Semiconductor device for downsizing and reducing resistance and inductance
JPWO2021132084A1 (ja) * 2019-12-26 2021-07-01
WO2021132084A1 (ja) * 2019-12-26 2021-07-01 国立大学法人大阪大学 抵抗デバイス、集積回路装置、体内埋込装置、及び、補正係数決定方法
JP7054967B2 (ja) 2019-12-26 2022-04-15 国立大学法人大阪大学 抵抗デバイス、集積回路装置、体内埋込装置、及び、補正係数決定方法

Also Published As

Publication number Publication date
EP3210215A1 (en) 2017-08-30
JP6328849B2 (ja) 2018-05-23
US10187041B2 (en) 2019-01-22
CN106796833A (zh) 2017-05-31
US20180115303A1 (en) 2018-04-26
CN106796833B (zh) 2019-03-08
EP3210215B1 (en) 2024-03-06
EP3210215A4 (en) 2018-08-01
WO2016064380A1 (en) 2016-04-28

Similar Documents

Publication Publication Date Title
JP6328849B2 (ja) 擬似抵抗回路及び電荷検出回路
GB2484245B (en) A wide dynamic range electrometer with a fast response
WO2008113239A1 (fr) Circuit etr dispositif de vérification de courant
US20140028274A1 (en) Regulator
TWI418967B (zh) 由溫度與製程所驅動之參考電壓產生電路
JPWO2021085475A5 (ja)
JP2016114496A (ja) 異常監視回路
KR101276947B1 (ko) 저전력, 고정밀, 넓은 온도범위의 온도 센서
JP5706653B2 (ja) 定電流回路
US20130099769A1 (en) Current source circuit with high order temperature compensation and current source system thereof
JP6389020B2 (ja) パワーゲーティングデバイスのドレイン−ソース間電圧から導出された電圧に補償済み利得を適用することで負荷電流を測定するための装置及び方法
US20130234796A1 (en) Current-mode cmos logarithmic function circuit
US8471636B2 (en) Differential pair with constant offset
JP6246482B2 (ja) バイアス回路、増幅器
CN106840433B (zh) 过热检测电路、过热保护电路以及半导体装置
JP2008066649A (ja) 電圧源回路
JP5643046B2 (ja) 容量センサ回路
JP6538532B2 (ja) 圧電センサ
JP5644519B2 (ja) 半導体集積回路
TWI539740B (zh) 偏壓電路
JP2015122635A (ja) 増幅回路
TW201317730A (zh) 電源適配器
JP2011205180A (ja) 電流検出回路
JP6506592B2 (ja) センサ装置
JP2006017552A (ja) 温度検出回路及び温度検出方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180326

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180418

R150 Certificate of patent or registration of utility model

Ref document number: 6328849

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250