JP6324663B2

JP6324663B2 - 温度センサ回路

Info

Publication number: JP6324663B2
Application number: JP2013094889A
Authority: JP
Inventors: 小山　潤; 潤小山; 山崎　舜平; 舜平山崎
Original assignee: Semiconductor Energy Laboratory Co Ltd
Current assignee: Semiconductor Energy Laboratory Co Ltd
Priority date: 2012-05-02
Filing date: 2013-04-30
Publication date: 2018-05-16
Anticipated expiration: 2033-04-30
Also published as: US20130294481A1; KR20130123315A; US10001414B2; US9435696B2; KR102025722B1; JP2013250262A; US20160349119A1

Description

本発明の一態様は、半導体素子を用いた温度センサ回路と、当該温度センサ回路を用いた半導体装置に関する。

温度センサ回路は、温度の情報を電気信号（センサ信号）に変換するセンサと、当該センサから出力されるセンサ信号を処理するための回路群とで構成される。半導体集積回路に温度センサ回路を形成する場合、測温抵抗体、サーミスタ、熱電対などではなく、ダイオードの温度特性を利用したセンサが一般的に用いられる。

具体的に、ダイオードをセンサとして用いる温度センサ回路では、温度によって電気的特性が変化する割合（温度特性）の大きいダイオードにおいて、順電流を一定にしたときに生ずる順電圧か、或いは、順電圧を一定にしたときの順電流を用いて、検出対象の温度の情報を得ることができる。例えば、定電流源からダイオードに一定の順電流を流したときに得られる順電圧は、ダイオードの温度が高いほど小さく、温度が低いほど大きくなる。よって、ダイオードの順電圧には、ダイオードの温度が反映されているといえる。

下記の特許文献１には、電源ＶＤＤと接地ＧＮＤとの間に接続された、電流制御素子なる抵抗と、センサ素子なるダイオードとを有する温度センサについて、記載されている。

特開２０１１−７５４５号公報

上記構成を有する温度センサ回路では、温度が一定であっても、ダイオードに供給する電流または電圧の大きさが一定に保たれていないと、得られる測定値が変動してしまう。また、ダイオードに流れる電流が大きすぎると、上記電流を流したことによりダイオードが発熱し、検出対象の温度とダイオードの温度との間に差が生じてしまう。よって、上記構成を有する温度センサ回路には、一定に保たれた数μＡから数百μＡ程度の小さい電流をダイオードに供給することで、精度良く検出対象の温度を測定するために、定電流回路または定電圧回路を設ける必要がある。

しかし、定電流回路または定電圧回路には、通常、シリコンをチャネル形成領域に有するトランジスタが用いられている。シリコンをチャネル形成領域に有するトランジスタは、温度が高いほど閾値電圧がシフトすることによりドレイン電流が大きくなる傾向を有する。そのため、温度センサ回路の温度が上昇するに伴い、上記トランジスタの閾値電圧の変動により、定電流回路から出力される電流値、或いは定電圧回路から出力される電圧値に、変動が生じやすい。また、定電流回路または定電圧回路を構成するトランジスタの電気的特性がばらついている場合、上記電流値または電圧値にもばらつきが生じる。そして、ダイオードの順電圧または順電流は、供給される電流または電圧の微小な変動の影響を受けるため、定電流回路から出力される電流値、或いは定電圧回路から出力される電圧値に変動が生じると、精度良く検出対象の温度を測定することが難しくなる。

上述したような技術的背景のもと、本発明の一態様は、精度の良い温度センサ回路の提供を、課題の一つとする。或いは、本発明は、上記温度センサ回路を用いることで、正確な温度の情報をその動作に反映させることができる半導体装置の提供を、課題の一つとする。

本発明の一態様では、温度の情報を取得するための第１半導体素子に加えて、温度特性が小さい第２半導体素子を、温度センサ回路に設ける。また、本発明の一態様では、第２半導体素子に、酸化物半導体を用いることを特徴とする。酸化物半導体を用いた半導体素子は、シリコンやゲルマニウムなどの通常の半導体をチャネル形成領域に有するトランジスタに比べて、端子間に生じる電圧の温度特性が小さい。よって、第２半導体素子の端子間に生じる電圧は、検出対象における温度の影響を受けにくいといえる。

そして、電流または電圧を供給することで第１半導体素子の端子間に生じる電圧または電流と、電流または電圧を供給することで第２半導体素子の端子間に生じる電圧または電流とを比較することで、検出対象における温度の情報を取得する。

本発明の一態様では、上記構成により、定電流回路から供給される電流値または定電圧回路から供給される電圧値の温度による変動、定電流回路または定電圧回路を構成するトランジスタの電気的特性のばらつきなど、第１半導体素子の端子間に生じる電圧に影響を及ぼす要素であり、なおかつ、検出対象における温度以外の要素が、測定値に与える影響を排除し、検出対象における、より正確な温度の情報を得ることができる。

本発明の一態様により、精度の良い温度センサ回路を提供することができる。或いは、本発明の一態様では、上記温度センサ回路を用いることで、正確な温度の情報をその動作に反映させることができる半導体装置を提供することができる。

温度センサ回路の構成を示す図。温度センサ回路の構成を示す図と、トランジスタの断面図。温度センサ回路の構成を示す図。温度センサ回路の構成を示す図。定電流回路の構成を示す図。半導体装置の構成を示す図。半導体装置の構成を示す図。トランジスタの断面図。温度センサ回路の断面図。ゲート電圧に対するドレイン電流の実測値を示す図。基板温度に対するシフト値の変化量を示す図と、基板温度に対するＳ値の変化量を示す図。

以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、本発明は、以下に示す実施の形態の記載内容に限定して解釈されるものではない。

なお、本発明の一態様に係る温度センサ回路は、集積回路、ＲＦタグ、半導体表示装置など、あらゆる半導体装置に用いることができる。また、本発明は、温度センサ回路が用いられた上記半導体装置を、その範疇に含む。なお、集積回路には、マイクロプロセッサ、画像処理回路、ＤＳＰ（ＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｏｒ）、マイクロコントローラなどを含むＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）、ＦＰＧＡ（ＦｉｅｌｄＰｒｏｇｒａｍｍａｂｌｅＧａｔｅＡｒｒａｙ）やＣＰＬＤ（ＣｏｍｐｌｅｘＰＬＤ）などのプログラマブル論理回路（ＰＬＤ：ＰｒｏｇｒａｍｍａｂｌｅＬｏｇｉｃＤｅｖｉｃｅ）が、その範疇に含まれる。また、半導体表示装置には、液晶表示装置、有機発光素子（ＯＬＥＤ）に代表される発光素子を各画素に備えた発光装置、電子ペーパー、ＤＭＤ（ＤｉｇｉｔａｌＭｉｃｒｏｍｉｒｒｏｒＤｅｖｉｃｅ）、ＰＤＰ（ＰｌａｓｍａＤｉｓｐｌａｙＰａｎｅｌ）、ＦＥＤ（ＦｉｅｌｄＥｍｉｓｓｉｏｎＤｉｓｐｌａｙ）などが、その範疇に含まれる。

（実施の形態１）
図１に、本発明の一態様に係る温度センサ回路の構成例を示す。図１に示す温度センサ回路１００は、半導体素子１０１、半導体素子１０２、定電流回路１０３、定電流回路１０４、増幅回路１０５を有する。

半導体素子１０１には、酸化物半導体が用いられている。そして、半導体素子１０１と定電流回路１０３とは、ローレベルの電位ＶＳＳが与えられるノードと、ハイレベルの電位ＶＤＤが与えられるノードとの間において、直列に接続されている。具体的に、半導体素子１０１の第１端子は、電位ＶＳＳが与えられるノードに接続されており、半導体素子１０１の第２端子と電位ＶＤＤが与えられるノードの間に、定電流回路１０３が接続されている。

また、半導体素子１０２には、温度特性が酸化物半導体よりも大きい半導体、例えば単結晶、多結晶、微結晶、アモルファスなどの結晶状態を有するシリコンなどが用いられているが、これには限定されない。そして、半導体素子１０２と定電流回路１０４とは、電位ＶＳＳが与えられるノードと、電位ＶＤＤが与えられるノードとの間において、直列に接続されている。具体的に、半導体素子１０２の第１端子は、電位ＶＳＳが与えられるノードに接続されており、半導体素子１０２の第２端子と電位ＶＤＤが与えられるノードの間に、定電流回路１０４が接続されている。

なお、図１では、半導体素子１０１及び定電流回路１０３と、半導体素子１０２及び定電流回路１０４とが、共に、電位ＶＳＳが与えられるノードと電位ＶＤＤが与えられるノードとの間において、直列に接続されている場合を例示している。しかし、半導体素子１０１及び定電流回路１０３が、ローレベルの電位ＶＳＳ１が与えられるノードとハイレベルの電位ＶＤＤ１が与えられるノードとの間において、直列に接続され、半導体素子１０２及び定電流回路１０４が、電位ＶＳＳ１とは異なるローレベルの電位ＶＳＳ２が与えられるノードと、電位ＶＤＤ１とは異なるハイレベルの電位ＶＤＤ２が与えられるノードとの間において、直列に接続されていても良い。

そして、定電流回路１０３から半導体素子１０１に規定の順電流Ｉ_１０１を流したときの、半導体素子１０１の第１端子と第２端子の間に発生する電圧を、順電圧Ｖ_１０１とする。半導体素子１０１は、酸化物半導体を用いているため、温度特性が小さい。よって、上記順電圧Ｖ_１０１は、半導体素子１０１の温度の影響を受けにくく、順電圧Ｖ_１０１には半導体素子１０１の温度が反映されにくい。

一方、定電流回路１０４から半導体素子１０２に規定の順電流Ｉ_１０２を流したときの、半導体素子１０２の第１端子と第２端子の間に発生する電圧を、順電圧Ｖ_１０２とする。半導体素子１０２は、温度特性が半導体素子１０１よりも大きい。よって、上記順電圧Ｖ_１０２は、半導体素子１０２の温度が高いほど小さくなる傾向にある。具体的に、シリコンを用いた半導体素子１０２の場合、順電圧Ｖ_１０２は−２ｍＶ／℃程度で変化する。したがって、順電圧Ｖ_１０２には、検出対象の温度が反映されているといえる。

そして、増幅回路１０５は、順電圧Ｖ_１０１と順電圧Ｖ_１０２の差分の電圧を増幅し、増幅回路１０５の出力端子１１０から、電圧Ｖｏｕｔとして出力する機能を有する。具体的に、図１に示す温度センサ回路１００では、電位ＶＳＳに順電圧Ｖ_１０１が加算されることで得られる、半導体素子１０１の第２端子の電位と、電位ＶＳＳに順電圧Ｖ_１０２が加算されることで得られる、半導体素子１０２の第２端子の電位とが、増幅回路１０５に与えられている。増幅回路１０５として、例えば、差動増幅回路などを用いることができる。

なお、順電圧Ｖ_１０２には、半導体素子１０２における温度の他に、定電流回路１０４から供給される順電流Ｉ_１０２の値の温度による変動や、定電流回路１０４を構成するトランジスタの電気的特性のばらつきなどが、情報として含まれている。また、順電圧Ｖ_１０１には、半導体素子１０１における温度の情報は含まれていないと考えられるが、定電流回路１０３から供給される順電流Ｉ_１０１の値の温度による変動や、定電流回路１０３を構成するトランジスタの電気的特性のばらつきなどが、情報として含まれている。よって、定電流回路１０３と定電流回路１０４の間において、温度特性、トランジスタの電気的特性などに違いがないと仮定するならば、増幅回路１０５において順電圧Ｖ_１０１と順電圧Ｖ_１０２の差分の電圧を増幅することで得られる電圧Ｖｏｕｔでは、定電流回路１０３と定電流回路１０４の温度特性、トランジスタの電気的特性などが相殺されている。よって、本発明の一態様に係る温度センサ回路１００では、定電流回路１０４から半導体素子１０２に供給される電流値の温度による変動や、定電流回路１０４を構成するトランジスタの電気的特性のばらつきなど、半導体素子１０２の順電圧Ｖ_１０２に影響を及ぼす要素であり、なおかつ、検出対象における温度以外の要素が、測定値である電圧Ｖｏｕｔに与える影響を排除し、より正確な検出対象における温度の情報を得ることができる。

なお、半導体素子１０１に流す順電流Ｉ_１０１と、半導体素子１０２に流す順電流Ｉ_１０２とは、必ずしも同じ値にする必要はない。ただし、順電流Ｉ_１０１と順電流Ｉ_１０２とを同程度とすることで、定電流回路１０３及び定電流回路１０４の温度特性や、トランジスタの電気的特性の違いなどを、より正確に相殺させることができる。

次いで、図１に示した温度センサ回路１００の、より具体的な構成例を図２（Ａ）に示す。

図２（Ａ）に示す温度センサ回路１００では、半導体素子１０１としてトランジスタ１０１ｔを用い、半導体素子１０２としてトランジスタ１０２ｔを用いている。具体的に、トランジスタ１０１ｔは、ソース端子及びドレイン端子の一方が、電位ＶＳＳの与えられるノードに接続され、ソース端子及びドレイン端子の他方と、ゲート電極とが、定電流回路１０３に接続されている。そして、ソース端子及びドレイン端子の他方の電位と、ゲート電極の電位とが、増幅回路１０５に与えられる。また、トランジスタ１０２ｔは、ソース端子及びドレイン端子の一方が、電位ＶＳＳの与えられるノードに接続され、ソース端子及びドレイン端子の他方と、ゲート電極とが、定電流回路１０４に接続されている。そして、ソース端子及びドレイン端子の他方の電位と、ゲート電極の電位とが、増幅回路１０５に与えられる。

なお、温度センサ回路１００は、必要に応じて、トランジスタ、ダイオード、抵抗素子、インダクタンスなどのその他の回路素子を、さらに有していても良い。

また、本明細書において、トランジスタのソース端子とは、活性層としての機能を有する半導体膜の一部であるソース領域、或いは活性層としての機能を有する半導体膜に接続されたソース電極を意味する。同様に、トランジスタのドレイン端子とは、活性層としての機能を有する半導体膜の一部であるドレイン領域、或いは活性層としての機能を有する半導体膜に接続されたドレイン電極を意味する。

また、トランジスタが有するソース端子とドレイン端子は、トランジスタのチャネル型及びソース端子とドレイン端子に与えられる電位の高低によって、その呼び方が入れ替わる。一般的に、ｎチャネル型のトランジスタでは、ソース端子とドレイン端子のうち、低い電位が与えられる方がソース端子と呼ばれ、高い電位が与えられる方がドレイン端子と呼ばれる。また、ｐチャネル型のトランジスタでは、ソース端子とドレイン端子のうち、低い電位が与えられる方がドレイン端子と呼ばれ、高い電位が与えられる方がソース端子と呼ばれる。本明細書では、便宜上、ソース端子とドレイン端子とが固定されているものと仮定して、トランジスタの接続関係を説明する場合があるが、実際には上記電位の関係に従ってソース端子とドレイン端子の呼び方が入れ替わる。

そして、トランジスタ１０１ｔは活性層に酸化物半導体が用いられ、トランジスタ１０２ｔは活性層に、酸化物半導体よりも温度特性の大きい半導体が用いられている。

図２（Ｂ）に、トランジスタ１０１ｔの断面構造を、一例として示す。図２（Ｂ）において、トランジスタ１０１ｔは、絶縁表面を有する基板１２０上に、活性層として機能する半導体膜１２１と、半導体膜１２１上のソース電極１２２及びドレイン電極１２３と、半導体膜１２１、ソース電極１２２及びドレイン電極１２３上のゲート絶縁膜１２４と、ソース電極１２２及びドレイン電極１２３の間において、半導体膜１２１と重なるようにゲート絶縁膜１２４上に位置するゲート電極１２５とを有している。

また、トランジスタ１０１ｔ上には絶縁膜１２６が設けられており、ゲート絶縁膜１２４及び絶縁膜１２６に設けられた開口部において、ゲート電極１２５及びドレイン電極１２３に接続された導電膜１２７が、絶縁膜１２６上に設けられている。

図２（Ｂ）に示すトランジスタ１０１ｔでは、半導体膜１２１のうち、ソース電極１２２及びドレイン電極１２３の間において、ゲート電極１２５と重なる領域がチャネル形成領域１２１ｃに相当する。また、半導体膜１２１のうちソース電極１２２と重なる領域がソース領域１２１ｓに相当し、半導体膜１２１のうちドレイン電極１２３と重なる領域がドレイン領域１２１ｄに相当する。

本発明の一態様では、半導体膜１２１のうち少なくともチャネル形成領域１２１ｃに酸化物半導体が含まれていれば良いが、半導体膜１２１全体に酸化物半導体が含まれていても良い。

次いで、酸化物半導体膜を活性層として用いたトランジスタと、単結晶のシリコン膜を活性層として用いたトランジスタについて、温度を変化させたときの、ゲート電圧Ｖｇに対するドレイン電流Ｉｄの実測値について説明する。なお、ゲート電圧Ｖｇは、ソース電極の電位を基準としたときのゲート電極の電圧を意味する。

なお、測定は、ドレイン電圧Ｖｄを０．１Ｖとし、ゲート電圧Ｖｇを−３Ｖから＋３Ｖまでの範囲として、行った。なお、ドレイン電圧Ｖｄとは、ソース電極の電位を基準としたときのドレイン電極の電圧を意味する。また、基板温度が−４０℃、−２５℃、２５℃、８５℃、１２５℃、１５０℃の場合について、測定を行った。

図１０（Ａ）に、酸化物半導体膜を活性層として用いたトランジスタ（ＯＳＦＥＴ）の、ゲート電圧Ｖｇとドレイン電流Ｉｄの関係を、基板温度ごとにまとめたグラフを示す。測定に用いたＯＳＦＥＴは、Ｉｎ−Ｇａ−Ｚｎ系酸化物半導体を活性層に用い、チャネル長が１０ｎｍ、チャネル幅が１０ｎｍ、比誘電率が４．１であるゲート絶縁膜の膜厚が２０ｎｍであった。

また、図１０（Ｂ）に、単結晶のシリコン膜を活性層として用いたトランジスタ（ＳｉＦＥＴ）の、ゲート電圧Ｖｇとドレイン電流Ｉｄの関係を、基板温度ごとにまとめたグラフを示す。測定に用いたＳｉＦＥＴはｎチャネル型であり、チャネル長が１．５ｎｍ、チャネル幅が２０ｎｍ、比誘電率が４．１であるゲート絶縁膜の膜厚が２０ｎｍであった。

図１０（Ａ）及び図１０（Ｂ）では、基板温度が−４０℃、−２５℃、２５℃、８５℃、１２５℃、１５０℃の順に高くなるに従って、矢印で示すように、ゲート電圧Ｖｇに対するドレイン電流Ｉｄの値に変化が見られた。しかし、図１０（Ａ）と図１０（Ｂ）から、ＳｉＦＥＴはＯＳＦＥＴに比べて、基板温度が高いほどＳ値が大きくなり、シフト値の変化が大きいことが分かった。なお、シフト値とは、ドレイン電流Ｉｄが１０^−１２Ａであるときの、ゲート電圧Ｖｇの値に相当する。また、ＯＳＦＥＴはＳｉＦＥＴに比べて、オンの状態においてゲート電圧Ｖｇが閾値電圧に近い程、ドレイン電流Ｉｄの温度変化が小さいことが分かった。

図１１（Ａ）に、基板温度が２５℃であるときのシフト値を基準とし、基板温度に対する、上記ＯＳＦＥＴとＳｉＦＥＴのシフト値の変化量を示す。図１１（Ａ）からも、ＯＳＦＥＴの方がＳｉＦＥＴよりも、シフト値の温度変化が小さいことが分かった。

また、図１１（Ｂ）に、基板温度が２５℃であるときのＳ値を基準とし、基板温度に対する、上記ＯＳＦＥＴとＳｉＦＥＴのＳ値の変化量を示す。図１１（Ｂ）からも、ＯＳＦＥＴの方がＳｉＦＥＴよりも、Ｓ値の温度変化が小さいことが分かった。

トランジスタ１０１ｔの例でも分かるとおり、酸化物半導体をチャネル形成領域に含むトランジスタは、ドレイン電流の温度特性が小さい。よって、酸化物半導体をチャネル形成領域に含むトランジスタを、図１及び図２（Ａ）に示した半導体素子１０１に用いることで、検出対象における正確な温度の情報を得ることができる。

なお、酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。また、該酸化物半導体を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を含むことが好ましい。

また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。

例えば、酸化物半導体として、酸化インジウム、酸化ガリウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。

なお、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを含む酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素を含んでいてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高い。

例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。

例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を低減することにより移動度を上げることができる。

なお、酸化物半導体の中でもＩｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物などは、スパッタリング法や湿式法により電気的特性の優れたトランジスタを作製することが可能であり、量産性に優れるといった利点がある。また、上記酸化物半導体Ｉｎ−Ｇａ−Ｚｎ系酸化物は室温でも成膜が可能なため、ガラス基板上或いはシリコンを用いた集積回路上に、電気的特性の優れたトランジスタを作製することが可能である。また、基板の大型化にも対応が可能である。

以下では、酸化物半導体膜の構造について説明する。

酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（ＣＡｘｉｓＡｌｉｇｎｅｄＣｒｙｓｔａｌｌｉｎｅＯｘｉｄｅＳｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。

非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。

微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。

ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさである。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。

ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：ＴｒａｎｓｍｉｓｓｉｏｎＥｌｅｃｔｒｏｎＭｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。

本明細書において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。

ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。

一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。

断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。

ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−ＲａｙＤｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。

一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ_４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ_４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。

以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。

なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。

また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。

なお、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＺｎＧａ_２Ｏ_４の結晶の（３１１）面に帰属されることから、ＩｎＧａＺｎＯ_４の結晶を有するＣＡＡＣ−ＯＳ膜中の一部に、ＺｎＧａ_２Ｏ_４の結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。

ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気的特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。

なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。

ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である金属酸化物ターゲットを用い、スパッタリング法によって成膜する。当該ターゲットにイオンが衝突すると、ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。

また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。

成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、処理室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。

また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。

また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。

ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ系酸化物ターゲットについて以下に示す。

ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末を所定のｍｏｌ数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ系酸化物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯ_Ｘ粉末、ＧａＯ_Ｙ粉末およびＺｎＯ_Ｚ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するターゲットによって適宜変更すればよい。

なお、アルカリ金属は酸化物半導体を構成する元素ではないため、不純物である。アルカリ土類金属も、酸化物半導体を構成する元素ではない場合において、不純物となる。特に、アルカリ金属のうちＮａは、酸化物半導体膜に接する絶縁膜が酸化物である場合、当該絶縁膜中に拡散してＮａ^＋となる。また、Ｎａは、酸化物半導体膜内において、酸化物半導体を構成する金属と酸素の結合を分断する、或いは、その結合中に割り込む。その結果、例えば、閾値電圧がマイナス方向にシフトすることによるノーマリオン化、移動度の低下等の、トランジスタの電気的特性の劣化が起こり、加えて、特性のばらつきも生じる。具体的に、二次イオン質量分析法によるＮａ濃度の測定値は、５×１０^１６／ｃｍ^３以下、好ましくは１×１０^１６／ｃｍ^３以下、更に好ましくは１×１０^１５／ｃｍ^３以下とするとよい。同様に、Ｌｉ濃度の測定値は、５×１０^１５／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下とするとよい。同様に、Ｋ濃度の測定値は、５×１０^１５／ｃｍ^３以下、好ましくは１×１０^１５／ｃｍ^３以下とするとよい。

なお、図２（Ｂ）では、トランジスタ１０１ｔが、一のゲート電極１２５に対応した一のチャネル形成領域１２１ｃを有する、シングルゲート構造である場合を例示している。しかし、トランジスタ１０１ｔは、電気的に接続された複数のゲート電極を有することで、一の活性層にチャネル形成領域を複数有する、マルチゲート構造であっても良い。

また、トランジスタ１０１ｔは、ゲート電極を活性層の片側において少なくとも有していれば良いが、活性層を間に挟んで存在する一対のゲート電極を有していても良い。トランジスタが、活性層を間に挟んで存在する一対のゲート電極を有している場合、一方のゲート電極にはスイッチングを制御するための信号が与えられ、他方のゲート電極は、電気的に絶縁されたフローティングの状態であっても良いし、電位が他から与えられている状態であっても良い。後者の場合、一対の電極に、同じ電位が与えられていても良いし、他方のゲート電極にのみ接地電位などの固定の電位が与えられていても良い。他方のゲート電極に与える電位を制御することで、トランジスタ１０１ｔの閾値電圧を制御することができる。

なお、本明細書において接続とは電気的な接続を意味しており、電流、電圧または電位が、供給可能、或いは伝送可能な状態に相当する。従って、接続している状態とは、直接接続している状態を必ずしも指すわけではなく、電流、電圧または電位が、供給可能、或いは伝送可能であるように、抵抗素子、ダイオード、トランジスタ、容量素子などの回路素子を介して間接的に接続している状態も、その範疇に含む。

次いで、図３に、本発明の一態様に係る温度センサ回路の、別の構成例を示す。図３に示す温度センサ回路１００は、図１に示す温度センサ回路１００と同様に、半導体素子１０１、半導体素子１０２、定電流回路１０３、定電流回路１０４、増幅回路１０５を有する。さらに、図３に示す温度センサ回路１００は、ＡＤＣ（アナログデジタル変換回路）１０６、演算回路１０７、及びＬＵＴ（ルックアップテーブル）１０８を有する。

増幅回路１０５から出力される出力電圧Ｖｏｕｔは、検出対象の温度が時間の経過に従い連続的に変化するのに合わせて、その値が変化する。ＡＤＣ１０６は、上記出力電圧Ｖｏｕｔの値を、所定の期間において取得し、保持する機能、すなわちサンプリングを行う機能を有する。そして、ＡＤＣ１０６は、サンプリングされた出力電圧Ｖｏｕｔの値を、アナログからデジタルに変換する機能を有する。

ＬＵＴ１０８には、ＡＤＣ１０６においてデジタルに変換された電圧Ｖｏｕｔの値と、検出対象の温度の情報とが関連づけられた、データの集合体が保存されている。演算回路１０７は、ＬＵＴ１０８に保存されている上記データを参照し、デジタルに変換された電圧Ｖｏｕｔの値を用い、温度センサ回路１００の後段に位置する回路または装置の規格に合わせて、検出対象の温度の情報を含む信号を、演算処理により生成する機能を有する。上記信号の電圧は、出力端子１０９から出力される。

なお、本発明の一態様に係る温度センサ回路１００は、演算回路１０７の演算処理に用いられるその他のデータを記憶するための記憶装置や、演算処理の過程で一時的にデータを記憶するための緩衝記憶装置などを、さらに有していても良い。

なお、本発明の一態様に係る温度センサ回路１００は、電圧Ｖｏｕｔに信号処理を施す回路を、さらに有していても良い。上記回路として、例えば、フィルタ回路、リニアライズ回路などを有していても良い。フィルタ回路は、電圧Ｖｏｕｔに含まれるノイズを除去する機能を有する。リニアライズ回路は、電圧Ｖｏｕｔの値と、検出対象の物理量との関係が直線となるように、電圧Ｖｏｕｔに補正をかける機能を有する。

また、本発明の一態様に係る温度センサ回路１００は、温度特性の違い、或いはトランジスタの電気的特性の違いなどによって生じる、定電流回路１０３と定電流回路１０４間の出力される電流値の違いを補正するための機能を有する、電流設定回路を有していても良い。

次いで、定電流回路１０３及び定電流回路１０４の、具体的な構成例について説明する。図５に、定電流回路１０３の構成例を示す。なお、図５では、定電流回路１０３の構成例を示しているが、定電流回路１０４の構成も、定電流回路１０３と同じ構成を有していても良い。

図５（Ａ）に示す定電流回路１０３は、ｎチャネル型のトランジスタ１４０を有する。トランジスタ１４０は、ソース端子及びドレイン端子の一方が、電位ＶＤＤの与えられるノードに接続され、ソース端子及びドレイン端子の他方及びゲート電極が、半導体素子１０１の第２端子に接続されている。

また、図５（Ｂ）に示す定電流回路１０３は、ｎチャネル型のトランジスタ１４０及び抵抗素子１４１を有する。トランジスタ１４０は、ソース端子及びドレイン端子の一方が、電位ＶＤＤの与えられるノードに接続され、ソース端子及びドレイン端子の他方及びゲート電極が、抵抗素子１４１の一方の端子に接続されている。抵抗素子１４１の他方の端子は、半導体素子１０１の第２端子に接続されている。

次いで、図４に、本発明の一態様に係る温度センサ回路の、別の構成例を示す。図４に示す温度センサ回路１００は、図１に示した温度センサ回路１００と同様に、半導体素子１０１、半導体素子１０２、増幅回路１０５を有する。さらに、図４に示す温度センサ回路１００は、定電圧回路２０１、定電圧回路２０２、負荷２０３、負荷２０４、電圧源２１３を有する。

定電圧回路２０１は、半導体素子１０１の第２端子と電位ＶＤＤが与えられるノードの間において、接続されている。定電圧回路２０２は、半導体素子１０２の第２端子と電位ＶＤＤが与えられるノードの間において、接続されている。

具体的に、定電圧回路２０１は、ｎチャネル型のトランジスタ２０５、差動増幅回路２０７を有する。負荷２０３は、ハイレベルの電位ＶＤＤが与えられるノードと、トランジスタ２０５のソース端子及びドレイン端子の一方との間において、接続されている。半導体素子１０１の第２端子は、トランジスタ２０５のソース端子及びドレイン端子の他方に接続され、半導体素子１０１の第１端子は、ローレベルの電位ＶＳＳが与えられるノードに接続されている。差動増幅回路２０７は、反転入力端子（−）が半導体素子１０１の第２端子に接続され、非反転入力端子（＋）が電圧源２１３に接続され、出力端子がトランジスタ２０５のゲート電極に接続されている。

上記構成を有する定電圧回路２０１により、半導体素子１０１の第１端子と第２端子の間には、電圧源２１３から出力される電圧と、ほぼ同じ大きさの電圧が供給される。そして、半導体素子１０１に流れる電流が、トランジスタ２０５を介して負荷２０３に流れることで、負荷２０３の端子間に電圧が生じる。負荷２０３の端子間に生じる上記電圧は、半導体素子１０１に流れる電流値が反映されている。

また、具体的に、定電圧回路２０２は、ｎチャネル型のトランジスタ２０６、差動増幅回路２０８を有する。負荷２０４は、ハイレベルの電位ＶＤＤが与えられるノードと、トランジスタ２０６のソース端子及びドレイン端子の一方との間において、接続されている。半導体素子１０２の第２端子は、トランジスタ２０６のソース端子及びドレイン端子の他方に接続され、半導体素子１０２の第１端子は、ローレベルの電位ＶＳＳが与えられるノードに接続されている。差動増幅回路２０８は、反転入力端子（−）が半導体素子１０２の第２端子に接続され、非反転入力端子（＋）が電圧源２１３に接続され、出力端子がトランジスタ２０６のゲート電極に接続されている。

上記構成を有する定電圧回路２０２により、半導体素子１０２の第１端子と第２端子の間には、電圧源２１３から出力される電圧と、ほぼ同じ大きさの電圧が供給される。そして、半導体素子１０２に流れる電流が、トランジスタ２０６を介して負荷２０４に流れることで、負荷２０４の端子間に電圧が生じる。負荷２０４の端子間に生じる上記電圧は、半導体素子１０２に流れる電流値が反映されている。

そして、増幅回路１０５は、負荷２０３の端子間に生じる電圧と、負荷２０４の端子間に生じる電圧の差分の電圧を増幅し、増幅回路１０５の出力端子１１０から、電圧Ｖｏｕｔとして増幅された電圧の差分を出力する機能を有する。具体的に、図４に示す温度センサ回路１００では、電位ＶＤＤから負荷２０３の端子間に生じる電圧が差し引かれることで得られる電位と、電位ＶＤＤから負荷２０４の端子間に生じる電圧が差し引かれることで得られる電位とが、増幅回路１０５に与えられている。

なお、負荷２０４の端子間に生じる電圧には、半導体素子１０２における温度の他に、定電圧回路２０２から供給される電圧値の温度による変動や、定電圧回路２０２を構成するトランジスタの電気的特性のばらつきなどが、情報として含まれている。また、負荷２０３の端子間に生じる電圧には、半導体素子１０１における温度の情報は含まれていないと考えられるが、定電圧回路２０１から供給される電圧値の温度による変動や、定電圧回路２０１を構成するトランジスタの電気的特性のばらつきなどが、情報として含まれている。よって、定電圧回路２０１と定電圧回路２０２の間において、温度特性、トランジスタの電気的特性などに違いがないと仮定するならば、増幅回路１０５において負荷２０３の端子間に生じる電圧と、負荷２０４の端子間に生じる電圧の、差分の電圧を増幅することで得られる電圧Ｖｏｕｔでは、定電圧回路２０１と定電圧回路２０２の温度特性、トランジスタの電気的特性などが相殺されている。よって、本発明の一態様に係る温度センサ回路１００では、定電圧回路２０２から半導体素子１０２に供給される電圧値の温度による変動や、定電圧回路２０２を構成するトランジスタの電気的特性のばらつきなど、負荷２０４の端子間に生じる電圧に影響を及ぼす要素であり、なおかつ、検出対象における温度以外の要素が、測定値である電圧Ｖｏｕｔに与える影響を排除し、より正確な検出対象における温度の情報を得ることができる。

なお、半導体素子１０１に供給する電圧と、半導体素子１０２に供給する電圧とは、必ずしも同じ値にする必要はない。ただし、上記電圧を同程度とすることで、定電圧回路２０１及び定電圧回路２０２の温度特性や、トランジスタの電気的特性の違いなどを、より正確に相殺させることができる。

また、負荷２０３または負荷２０４として、例えば、抵抗素子などを用いることができる。また、電圧源２１３として、例えば、ツェナーダイオードなどを用いることができる。

また、本発明の一態様に係る温度センサ回路１００は、図４に示すように電圧源２１３を必ずしもその構成要素に含んでいる必要はなく、電圧源２１３は温度センサ回路１００の外部に設けられていても良い。

また、図４に示した温度センサ回路１００は、図３に示した温度センサ回路１００が有するＡＤＣ１０６、演算回路１０７、及びＬＵＴ１０８を、さらに有していても良い。また、フィルタ回路、リニアライズ回路などを有していても良い。

（実施の形態２）
次いで、本発明の一態様に係る半導体装置３００の構成を、図６にブロック図で一例として示す。図６に示す半導体装置３００は、温度センサ回路１００と、信号処理回路３０１と、出力装置３０２とを有する。図６では、図１に示した温度センサ回路１００を有する半導体装置の構成を例示しているが、本発明の一態様に係る半導体装置は、図２（Ａ）、図３、または図４に示した温度センサ回路１００を有していても良い。

温度センサ回路１００から出力されたセンサ信号は、信号処理回路３０１に与えられる。信号処理回路３０１は、センサ信号を用いて、出力装置３０２の動作を制御するための信号を生成する。具体的に、上記信号は、上記センサ信号に含まれる温度の情報を、出力装置３０２において出力するための信号、或いは、上記センサ信号に情報として含まれる温度の情報に従って、出力装置３０２の動作を変更するための信号などが挙げられる。

出力装置３０２の具体例として、表示装置、プリンター、プロッター、音声出力装置などが挙げられる。例えば、出力装置３０２として表示装置を用いる場合、当該表示装置に上記温度の情報を表示させることができる。或いは、出力装置３０２として表示装置を用いる場合、当該表示装置の輝度またはコントラストが上記温度に合わせて変化するのを防ぐために、温度の情報を用いて表示装置の輝度またはコントラストを調整することができる。

図７を用いて、本発明の一態様に係る半導体装置３００の、具体的な構成例について説明する。

液晶表示装置では、液晶層に用いられる液晶材料の光学特性、具体的には印加電圧に対する透過率の特性が、温度によって変化する場合がある。図７に示す半導体装置３００では、温度センサ回路１００において検出対象である液晶層の温度を測定し、出力装置３０２である液晶表示装置において、液晶素子に印加する電圧を上記温度に合わせて調整することで、温度変化に起因するコントラストの変化を抑えることができる。

具体的に、図７に示す半導体装置３００は、図６に示す半導体装置３００と同様に、温度センサ回路１００と、信号処理回路３０１と、出力装置３０２とを有する。そして、図７では、出力装置３０２が、コントローラ３１０と、パネル３１１とを有する。また、パネル３１１は、各画素に液晶素子３１３を有する画素部３１２と、画素部３１２の動作を制御する駆動回路３１４及び駆動回路３１５とを、有する。液晶素子３１３は、画像信号により電位が制御される画素電極と、所定の基準電位が与えられる共通電極と、画素電極と共通電極により電圧が印加される液晶層とを有する。

信号処理回路３０１には、温度センサ回路１００から、液晶素子３１３の温度の情報を含むセンサ信号が入力される。信号処理回路３０１は、上記温度の情報を含むセンサ信号に従って、液晶素子３１３の透過率を調整するための信号を生成する。出力装置３０２では、液晶素子３１３の透過率を調整するための上記信号に従い、コントローラ３１０が、共通電極に与えられる基準電位を調整するなどして、液晶素子３１３に印加する電圧を調整する。

また、コントローラ３１０は、画像信号３１６に信号処理を施し、駆動回路３１４または駆動回路３１５に上記画像信号を供給する機能や、駆動回路３１４及び駆動回路３１５の動作を制御するための駆動信号を生成し、駆動回路３１４及び駆動回路３１５に供給する機能を有する。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することが可能である。

（実施の形態３）
次いで、酸化物半導体を活性層に用いたトランジスタの構造例について説明する。

図８（Ａ）に示すトランジスタ６０１は、チャネルエッチ構造の、ボトムゲート型である。

トランジスタ６０１は、絶縁表面上に形成されたゲート電極６０２と、ゲート電極６０２上のゲート絶縁膜６０３と、ゲート絶縁膜６０３上においてゲート電極６０２と重なっている、活性層として機能する酸化物半導体膜６０４と、酸化物半導体膜６０４上に形成された導電膜６０５、導電膜６０６とを有する。さらに、トランジスタ６０１は、酸化物半導体膜６０４、導電膜６０５及び導電膜６０６上に形成された絶縁膜６０７を、その構成要素に含めても良い。

なお、図８（Ａ）に示したトランジスタ６０１は、酸化物半導体膜６０４と重なる位置において絶縁膜６０７上に形成されたゲート電極を、更に有していても良い。

図８（Ｂ）に示すトランジスタ６１１は、チャネル保護構造の、ボトムゲート型である。

トランジスタ６１１は、絶縁表面上に形成されたゲート電極６１２と、ゲート電極６１２上のゲート絶縁膜６１３と、ゲート絶縁膜６１３上においてゲート電極６１２と重なっている、活性層として機能する酸化物半導体膜６１４と、酸化物半導体膜６１４上に形成されたチャネル保護膜６１８と、酸化物半導体膜６１４上に形成された導電膜６１５、導電膜６１６とを有する。さらに、トランジスタ６１１は、チャネル保護膜６１８、導電膜６１５及び導電膜６１６上に形成された絶縁膜６１７を、その構成要素に含めても良い。

なお、図８（Ｂ）に示したトランジスタ６１１は、酸化物半導体膜６１４と重なる位置において絶縁膜６１７上に形成されたゲート電極を、更に有していても良い。

チャネル保護膜６１８を設けることによって、酸化物半導体膜６１４のチャネル形成領域となる部分に対する、後の工程における、エッチング時のプラズマやエッチング剤による膜減りなどのダメージを防ぐことができる。従ってトランジスタ６１１の信頼性を向上させることができる。

図８（Ｃ）に示すトランジスタ６２１は、ボトムコンタクト構造の、ボトムゲート型である。

トランジスタ６２１は、絶縁表面上に形成されたゲート電極６２２と、ゲート電極６２２上のゲート絶縁膜６２３と、ゲート絶縁膜６２３上の導電膜６２５、導電膜６２６と、ゲート絶縁膜６２３上においてゲート電極６２２と重なっており、なおかつ導電膜６２５、導電膜６２６上に形成された、活性層として機能する酸化物半導体膜６２４とを有する。さらに、トランジスタ６２１は、導電膜６２５、導電膜６２６、及び酸化物半導体膜６２４上に形成された絶縁膜６２７を、その構成要素に含めても良い。

なお、図８（Ｃ）に示したトランジスタ６２１は、酸化物半導体膜６２４と重なる位置において絶縁膜６２７上に形成されたゲート電極を、更に有していても良い。

図８（Ｄ）に示すトランジスタ６４１は、ボトムコンタクト構造の、トップゲート型である。

トランジスタ６４１は、絶縁表面上に形成された、導電膜６４５、導電膜６４６と、導電膜６４５及び導電膜６４６上の、活性層として機能する酸化物半導体膜６４４と、酸化物半導体膜６４４、導電膜６４５及び導電膜６４６上に形成されたゲート絶縁膜６４３と、ゲート絶縁膜６４３上において酸化物半導体膜６４４と重なっているゲート電極６４２とを有する。さらに、トランジスタ６４１は、ゲート電極６４２上に形成された絶縁膜６４７を、その構成要素に含めても良い。

（実施の形態４）
図９に、発明の一態様に係る温度センサ回路の断面構造の一部を、一例として示す。なお、図９では、図２（Ａ）に示す温度センサ回路１００が有する、トランジスタ１０１ｔと、図５（Ａ）に示す定電流回路１０３が有するトランジスタ１４０とが、積層されている場合を、図示している。

また、本実施の形態では、トランジスタ１４０が、単結晶のシリコン基板に形成され、酸化物半導体を活性層に用いたトランジスタ１０１ｔがトランジスタ１４０上に形成されている場合を例示している。トランジスタ１４０は、非晶質、微結晶、多結晶または単結晶である、シリコン又はゲルマニウムなどの薄膜の半導体を活性層に用いていても良い。

なお、薄膜のシリコンを用いてトランジスタ１４０を形成する場合、プラズマＣＶＤ法などの気相成長法若しくはスパッタリング法で作製された非晶質シリコン、非晶質シリコンをレーザーアニールなどの処理により結晶化させた多結晶シリコン、単結晶シリコンウェハに水素イオン等を注入して表層部を剥離した単結晶シリコンなどを用いることができる。

図９では、半導体基板４００にｎチャネル型のトランジスタ１４０が形成されている。

半導体基板４００は、例えば、ｎ型またはｐ型の導電性を有する単結晶シリコン基板、化合物半導体基板（ＧａＡｓ基板、ＩｎＰ基板、ＧａＮ基板、ＳｉＣ基板、ＧａＰ基板、ＧａＩｎＡｓＰ基板、ＺｎＳｅ基板等）等を用いることができる。図９では、ｎ型の導電性を有する単結晶シリコン基板を用いた場合を例示している。

また、トランジスタ１４０は、素子分離用絶縁膜４０１により、トランジスタなどの他の半導体素子と、電気的に分離されている。素子分離用絶縁膜４０１の形成には、選択酸化法（ＬＯＣＯＳ（ＬｏｃａｌＯｘｉｄａｔｉｏｎｏｆＳｉｌｉｃｏｎ）法）またはトレンチ分離法等を用いることができる。

ｎチャネル型であるトランジスタ１４０が形成される領域には、ｐ型の導電性を付与する不純物元素を選択的に導入することにより、ｐウェル４０２を形成する。なお、ｐ型の導電性を有する半導体基板を用いて、ｐチャネル型のトランジスタを形成する場合、ｐチャネル型のトランジスタが形成される領域には、ｎ型の導電性を付与する不純物元素を選択的に導入することにより、ｎウェルと呼ばれる領域を形成する。

具体的に、トランジスタ１４０は、半導体基板４００に形成された、ソース領域またはドレイン領域として機能する不純物領域４０３及び不純物領域４０４と、ゲート電極４０５と、半導体基板４００とゲート電極４０５の間に設けられたゲート絶縁膜４０６とを有する。ゲート電極４０５は、ゲート絶縁膜４０６を間に挟んで、不純物領域４０３と不純物領域４０４の間に形成されるチャネル形成領域と重なる。

トランジスタ１４０上には、絶縁膜４０９が設けられている。絶縁膜４０９には開口部が形成されており、上記開口部に、不純物領域４０３、不純物領域４０４、及びゲート電極４０５にそれぞれ接する配線４１０乃至配線４１２が形成されている。

そして、配線４１０及び配線４１２は、絶縁膜４０９上に形成された配線４１５に接続されており、配線４１１は、絶縁膜４０９上に形成された配線４１６に接続されている。

配線４１５及び配線４１６上には、絶縁膜４２０が形成されている。絶縁膜４２０には開口部が形成されており、上記開口部に、配線４１５に接続された配線４２１が形成されている。

そして、図９では、絶縁膜４２０上にトランジスタ１０１ｔが形成されている。

トランジスタ１０１ｔは、絶縁膜４２０上に、酸化物半導体を含む半導体膜４３０と、半導体膜４３０上の、ソース電極またはドレイン電極として機能する導電膜４３２及び導電膜４３３と、半導体膜４３０、導電膜４３２及び導電膜４３３上のゲート絶縁膜４３１と、導電膜４３２と導電膜４３３の間において、ゲート絶縁膜４３１を間に挟んで半導体膜４３０と重なっているゲート電極４３４と、を有する。

そして、導電膜４３３は、配線４２１に接している。

トランジスタ１０１ｔ上には、絶縁膜４４１が設けられている。絶縁膜４４１及びゲート絶縁膜４３１には開口部が設けられており、上記開口部において導電膜４３２に接する導電膜４４２と、上記開口部においてゲート電極４３４及び導電膜４３３に接する導電膜４４３と、上記開口部において導電膜４３３に接する導電膜４４４とが、絶縁膜４４１上に設けられている。

また、絶縁膜４４１、導電膜４４２乃至導電膜４４４上には絶縁膜４４５が設けられている。絶縁膜４４５には開口部が設けられており、開口部において導電膜４４２に接する導電膜４４６と、開口部において導電膜４４４に接する導電膜４４７とが、絶縁膜４４５上に設けられている。導電膜４４６及び導電膜４４７は、後に増幅回路の入力端子または電源に接続させるために、その表面の平坦性は高いことが望ましい。よって、導電性を有する粒子が分散された樹脂は、導電膜４４６及び導電膜４４７の材料として適している。ただし、樹脂はハンダとの密着性が乏しいので、導電膜４４６に接するように、ハンダとの密着性が高い導電材料で形成された導電膜４４８と、導電膜４４７に接するように、ハンダとの密着性が高い導電材料で形成された導電膜４４９とを、設ける。

本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。

１００温度センサ回路
１０１半導体素子
１０１ｔトランジスタ
１０２半導体素子
１０２ｔトランジスタ
１０３定電流回路
１０４定電流回路
１０５増幅回路
１０６ＡＤＣ
１０７演算回路
１０８ＬＵＴ
１０９出力端子
１１０出力端子
１２０基板
１２１半導体膜
１２１ｃチャネル形成領域
１２１ｄドレイン領域
１２１ｓソース領域
１２２ソース電極
１２３ドレイン電極
１２４ゲート絶縁膜
１２５ゲート電極
１２６絶縁膜
１２７導電膜
１４０トランジスタ
１４１抵抗素子
２０１定電圧回路
２０２定電圧回路
２０３負荷
２０４負荷
２０５トランジスタ
２０６トランジスタ
２０７差動増幅回路
２０８差動増幅回路
２１３電圧源
３００半導体装置
３０１信号処理回路
３０２出力装置
３１０コントローラ
３１１パネル
３１２画素部
３１３液晶素子
３１４駆動回路
３１５駆動回路
３１６画像信号
４００半導体基板
４０１素子分離用絶縁膜
４０２ｐウェル
４０３不純物領域
４０４不純物領域
４０５ゲート電極
４０６ゲート絶縁膜
４０９絶縁膜
４１０配線
４１１配線
４１２配線
４１５配線
４１６配線
４２０絶縁膜
４２１配線
４３０半導体膜
４３１ゲート絶縁膜
４３２導電膜
４３３導電膜
４３４ゲート電極
４４１絶縁膜
４４２導電膜
４４３導電膜
４４４導電膜
４４５絶縁膜
４４６導電膜
４４７導電膜
４４８導電膜
４４９導電膜
６０１トランジスタ
６０２ゲート電極
６０３ゲート絶縁膜
６０４酸化物半導体膜
６０５導電膜
６０６導電膜
６０７絶縁膜
６１１トランジスタ
６１２ゲート電極
６１３ゲート絶縁膜
６１４酸化物半導体膜
６１５導電膜
６１６導電膜
６１７絶縁膜
６１８チャネル保護膜
６２１トランジスタ
６２２ゲート電極
６２３ゲート絶縁膜
６２４酸化物半導体膜
６２５導電膜
６２６導電膜
６２７絶縁膜
６４１トランジスタ
６４２ゲート電極
６４３ゲート絶縁膜
６４４酸化物半導体膜
６４５導電膜
６４６導電膜
６４７絶縁膜

Claims

第１定電流回路と、
前記第１定電流回路から供給される第１電流に従って、第１電圧が一対の端子間に生じる第１半導体素子と、
第２定電流回路と、
前記第２定電流回路から供給される第２電流に従って、第２電圧が一対の端子間に生じる第２半導体素子と、
前記第１電圧及び前記第２電圧の差分を増幅する増幅回路と、を有し、
前記第１電圧が前記第１半導体素子の温度によって変化する割合は、前記第２電圧が前記第２半導体素子の温度によって変化する割合よりも大きく、
前記第１半導体素子は、
単結晶シリコンを活性層として用いた第１のトランジスタであり、
前記第１のトランジスタのソースまたはドレインの一方は、前記第１のトランジスタのゲートと電気的に接続し、
前記第２半導体素子は、
酸化物半導体を活性層として用いた第２のトランジスタであり、
前記第２のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのゲートと電気的に接続する温度センサ回路。
第１定電圧回路と、
前記第１定電圧回路から供給される第１電圧に従って、第１電流が一対の端子間に流れる第１半導体素子と、
前記第１電流が供給されることで端子間に第２電圧が生じる第１負荷と、
第２定電圧回路と、
前記第２定電圧回路から供給される第３電圧に従って、第２電流が一対の端子間に流れる第２半導体素子と、
前記第２電流が供給されることで端子間に第４電圧が生じる第２負荷と、
前記第２電圧及び前記第４電圧の差分を増幅する増幅回路と、を有し、
前記第１電流が前記第１半導体素子の温度によって変化する割合は、前記第２電流が前記第２半導体素子の温度によって変化する割合よりも大きく、
前記第１半導体素子は、
単結晶シリコンを活性層として用いた第１のトランジスタであり、
前記第１のトランジスタのソースまたはドレインの一方は、前記第１のトランジスタのゲートと電気的に接続し、
前記第２半導体素子は、
酸化物半導体を活性層として用いた第２のトランジスタであり、
前記第２のトランジスタのソースまたはドレインの一方は、前記第２のトランジスタのゲートと電気的に接続する温度センサ回路。
請求項１または請求項２において、
前記酸化物半導体は、Ｉｎ、Ｇａ、及びＺｎを含む温度センサ回路。