JP6298023B2 - 多孔質低誘電率膜上に細孔封止層を設けるための方法及び組成物 - Google Patents

多孔質低誘電率膜上に細孔封止層を設けるための方法及び組成物 Download PDF

Info

Publication number
JP6298023B2
JP6298023B2 JP2015160150A JP2015160150A JP6298023B2 JP 6298023 B2 JP6298023 B2 JP 6298023B2 JP 2015160150 A JP2015160150 A JP 2015160150A JP 2015160150 A JP2015160150 A JP 2015160150A JP 6298023 B2 JP6298023 B2 JP 6298023B2
Authority
JP
Japan
Prior art keywords
group
layer
dielectric constant
linear
porous low
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2015160150A
Other languages
English (en)
Other versions
JP2016042576A (ja
Inventor
チャンヘン リ
チャンヘン リ
ニコラス バルティス レイモンド
ニコラス バルティス レイモンド
ゴードン リッジウェイ ロバート
ゴードン リッジウェイ ロバート
レイ シンジャン
レイ シンジャン
マーク　レオナルド　オニール
レオナルド オニール マーク
シュチョン チャン
シュチョン チャン
Original Assignee
バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー
バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー, バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー filed Critical バーサム マテリアルズ ユーエス，リミティド ライアビリティ カンパニー
Publication of JP2016042576A publication Critical patent/JP2016042576A/ja
Application granted granted Critical
Publication of JP6298023B2 publication Critical patent/JP6298023B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45527—Atomic layer deposition [ALD] characterized by the ALD cycle, e.g. different flows or temperatures during half-reactions, unusual pulsing sequence, use of precursor mixtures or auxiliary reactants or activations
    • C23C16/45536—Use of plasma, radiation or electromagnetic fields
    • C23C16/45542—Plasma being used non-continuously during the ALD reactions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C23C16/45525—Atomic layer deposition [ALD]
    • C23C16/45553—Atomic layer deposition [ALD] characterized by the use of precursors specially adapted for ALD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02211—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/0228—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE, pulsed CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)

Description

［関連出願の相互参照］
本出願は、２０１４年８月１４日出願の米国仮特許出願第６２／０３７，３９２号に関する優先権及び特典を請求し、その全体が参照により本明細書中に援用される。
多孔質低誘電率（「低ｋ」）層の少なくとも表面に、本明細書で細孔封止層（ｐｏｒｅ ｓｅａｌｉｎｇ ｌａｙｅｒ）と称される追加の薄い誘電体膜を設けることにより、多孔質低ｋ層の細孔を封止して、下にある層の誘電率のさらなる減損を防ぐための組成物を含む方法及び当該組成物が本明細書で記載される。
集積回路（ＩＣ）製造業者が今日直面している難問の一つは、狭いデバイスの形状寸法中で、多孔質低誘電率（「低ｋ」）材料を、これらに限定されないが銅、コバルト、又は他の金属、又はこれらの合金などの原子層堆積（ＡＬＤ）又は物理的気相成長（ＰＶＤ）による金属膜と一体化することである。低ｋ膜又は層の誘電率が、例えば約２．５を下回るにつれて、これらの膜の多孔率％は約３０％以上になる。これらの膜内の多孔率レベルが増加するにつれて細孔は、膜中のものすごい数の（ｔｈｅ ｓｈｅａｒ ｎｕｍｂｅｒ ｏｆ）の細孔のせいでより相互に連通するようになり始める。
これらの多孔質低ｋ膜を集積化する場合、膜は一般には最初にフォトレジストと、フルオロカーボン及び酸素を、任意選択のハイドロフルオロカーボンと一緒に使用する反応性イオンエッチング（ＲＩＥ）によるプラズマエッチングの工程とを使用してパターン形成する。ビア及びトレンチが形成された後、残っているフォトレジストを、一般に水素又は酸素プラズマのいずれかであるプラズマによる灰化の工程において除去する。任意選択で水素（Ｈ2）の代わりにアンモニア（ＮＨ3）を使用することもでき、また酸素（Ｏ2）の代わりに二酸化炭素（ＣＯ2）を使用することもできる。典型的な多孔質低ｋ膜は、多孔質有機ケイ酸塩（ＯＳＧ）からなる。エッチングの工程、灰化の工程、又はその両方のいずれかの間に、多孔質ＯＳＧ膜は、膜中でＳｉに結合しているメチル基又は表面近傍のＳｉ−Ｍｅ基が、中性ラジカルと反応して多孔質膜中に拡散することによって取り除かれる形で一般に損傷する。幾つかの例ではこのＳｉ−Ｍｅ基は、膜の疎水性にマイナスの影響を与えるＳｉ−ＯＨを形成する。フォトレジストを除去した後、ＳｉＣＮバリア窒化物を速やかに除去し、金属層を露出させるために、一般にはビアの底部の金属膜の上のバリア窒化物を「パンチスルー」の工程で除去する。
一般に次の工程は、バリア又はバリア層を堆積させてフィーチャ中での金属の拡散を防ぐことである。バリア層の例は、金属タンタル（Ｔａ）層が窒化タンタル（ＴａＮ）層上に堆積されたＴａＮ層を有するものである。このＴａＮ層及びＴａ層の両方は、物理的気相成長法（ＰＶＤ）又はスパッタリングによって堆積されていたが、フィーチャサイズが小さくなりまた銅などのより薄いバリアに対する需要が縮小するに従って、ＰＶＤによるＴａＮから原子層堆積（ＡＬＤ）によるＴａＮへのシフトが起こった。プラズマによる損傷に伴うＯＳＧ膜中の細孔相互の連通の増加は、ペンタキス（ジメチルアミノ）タンタル（Ｔａ（ＮＭｅ2）5）（またＡＬＤによる窒化タンタル用にも使用される）などのＡＬＤによる銅バリアの堆積に使用される金属前駆体の多孔質低ｋ誘電体膜中への拡散を引き起こし、膜の絶縁特性に悪影響を与える。金属含有前駆体がＡＬＤの間に多孔質ＯＳＧ中に拡散しないようにするためには、ＡＬＤプロセスの前に多孔質ＯＳＧ膜の表面を封止することが望ましい。しかしながら細孔が露出するトレンチ及びビアのフィーチャの狭さ（例えば、２０ｎｍ未満のトレンチ幅）の故に、この細孔封止層はできるだけ小さな空間を占めることが望ましい。できるだけ薄い細孔封止層が多孔質低ｋ膜の上に成長するように、したがってトレンチ／ビア幅の減損をできるだけ少なくするように細孔封止が多孔質低ｋ膜の、例えばＯＳＧ層の表面又はその近くの細孔の内部で起こるならば、それもまた有利なはずである。
米国特許出願公開第２０１３／０３３７５８３号明細書は、（ｉ）膜の堆積なしに反応性化学種の存在しない状態でその損傷した誘電体膜の表面にケイ素を含有する第１のガスを吸着させる工程、（ｉｉ）損傷した誘電体膜の表面にケイ素を含有する第２のガスを吸着させ、続いてその膜の表面に反応性化学種を塗布してその上に単分子層を形成する工程、及び（ｉｉｉ）工程（ｉｉ）を繰り返す工程を含む、プロセスに関連した低誘電率膜の損傷の修復方法について記述している。工程（ｉ）における表面曝露の期間は、工程（ｉｉ）で第２のガスに表面を曝す期間よりも長い。
米国特許第８，２３６，６８４号明細書は、緻密な誘電体層によってキャップされる多孔質誘電体層の処理方法及び装置について記述している。誘電体層をパターン化し、緻密な誘電体層を基材全体を覆ってコンフォーマルに堆積させる。この緻密でコンフォーマルな誘電体層は、細孔に浸潤する可能性のある化学種の接触に対して多孔質誘電体層の細孔を封止する。
米国特許出願公開第２０１４／０００４７１７号明細書は、多孔質低ｋ誘電体層をビニルシラン含有化合物に曝し、また任意選択でその多孔質低ｋ誘電体層を紫外線（Ｕ／Ｖ）硬化プロセスに曝すことによって低ｋ誘電体層の誘電率を回復させ、また下げるための方法について記述している。
多孔質低ｋ層の細孔を封止する方法の開発には克服するための多くの難問が存在する。第一に、ビアの底部の金属（例えば、銅、コバルト、他の金属、又はそれらの合金）層は細孔封止プロセスに曝されるために、その細孔封止層の堆積の間、酸化性環境を避けるべきである。第二に、その金属の上には層を堆積しないとはいえ、多孔質低ｋ層の上／中に細孔封止層を選択的に堆積することが望ましく、これは現行の方法の難問である。最後に、その低ｋ材料の細孔は封止されることになるので、その細孔封止材料は、その層の誘電率を維持するように、又は最小限度、その誘電率を顕著には上げないように、その結果、多孔質低ｋ層（その上に細孔封止層を堆積される、すなわち封止される多孔質低ｋ層）の誘電率が、３．０以下、又は２．９以下、又は２．７以下、又は２．５以下、又は２．４以下、又は２．３以下、又は２．２以下、又は２．１以下であり続けるように選択されなければならない。
したがって、これらの難問の１つ又は複数に対処する、パターン化された多孔質低ｋ層、例えば制限なく多孔質ＯＳＧ層におけるビア中の細孔を封止ための方法に対する必要性は依然として残っている。
本発明は、下にある多孔質低ｋ膜の損傷した細孔を封止する薄い誘電体膜すなわち細孔封止層を提供することによって上記の１又は複数の必要性を満たす。この細孔封止層は、下記のうちの１つ又は複数を実現する。すなわち（ａ）その多孔質低ｋ膜の組成分析によって測定されるバリア金属の多孔質低ｋ膜中への拡散を防ぐ、（ｂ）下にある多孔質低ｋ膜の誘電率変化をできるだけ少なくする、すなわち細孔封止層がその上に堆積される前の多孔質低ｋ膜の誘電率と、細孔封止層がその上に堆積された後の誘電率との差が、０．５以下、０．４以下、０．３以下、０．２以下、０．１以下である、（ｃ）その金属（例えば、銅、コバルト、他の金属、又はそれらの合金）層に対して多孔質低ｋ膜上に選択的に堆積する、すなわち多孔質低ｋ膜上の細孔封止層の堆積速度が金属又は銅層上の細孔封止層の堆積速度と比較して約８〜約１０倍、又は約５〜８倍、又は約２〜約５倍大きい。
一態様では、細孔封止層を形成するための方法であって、
ａ）反応器中に多孔質低誘電率層を有する基材を提供する工程、
ｂ）前記基材を、式Ａ〜Ｇ
を有する化合物からなる群より選択される少なくとも１種の有機ケイ素化合物であって、式中、Ｒ2及びＲ3がそれぞれ独立して水素原子、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ5〜Ｃ12のアリール基、Ｃ2〜Ｃ10の直鎖又は分岐のアルケニル基、及びＣ2〜Ｃ10の直鎖又は分岐のアルキニル基からなる群より選択され、Ｒ4がＣ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルケニル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルキニル基、及びＣ5〜Ｃ12のアリール基から選択され、Ｒ5が直鎖又は分岐のＣ1〜Ｃ3アルキレンブリッジであり、Ｒ7がＳｉ原子とともに四員環、五員環、又は六員環を形成するＣ2〜Ｃ10アルキルジラジカルから選択され、ｍ＝０、１又は２、ｎ＝０、１又は２である少なくとも１種の有機ケイ素化合物と接触させて、多孔質低ｋ誘電体層の表面の少なくとも一部の上に吸収有機ケイ素化合物を提供する工程、
ｃ）前記反応器をパージガスでパージする工程、
ｄ）前記反応器中にプラズマを導入して前記吸収有機ケイ素化合物と反応させる工程、並びに
ｅ）前記反応器をパージガスでパージし、細孔封止膜の所望の厚さが前記表面上に形成され、封止された誘電率層が得られるまで工程ｂ）〜ｅ）を繰り返す工程
を含む方法が提供される。幾つかの実施形態では、多孔質低誘電率層は第１の誘電率を有し、封止された低誘電率層は第２の誘電率を有し、第１の誘電率と第２の誘電率の差は０．５以下である。この又は他の実施形態では、多孔質低誘電率層は金属をさらに含み、多孔質低誘電体膜上の細孔封止層の第１の堆積速度は、金属上の細孔封止層の第２の堆積速度と比較して２倍〜１０倍大きい。
例１で述べる方法に従って細孔封止層をコーティングした多孔質低ｋ誘電体膜を含むパターン化されたウェハーの側壁の透過型電子顕微鏡（ＴＥＭ）画像を示す。図１Ａは、Ｔａ2Ｏ5と多孔質低ｋ誘電体層の間の明瞭な界面を示しており、これは細孔封止層のすぐれた細孔封止効果を示す。 例１で述べる方法に従って細孔封止層をコーティングした多孔質低ｋ誘電体膜を含むパターン化されたウェハーの側壁の透過型電子顕微鏡（ＴＥＭ）画像を示す。図１Ｂは、Ｔａ2Ｏ5と多孔質低ｋ誘電体層の間の明瞭な界面を示しており、これは細孔封止層のすぐれた細孔封止効果を示す。 例１で述べるような有機ケイ素化合物トリメトキシメチルシランを使用して堆積させた細孔封止層と、ペンタキス（ジメチルアミノ）タンタルを使用して堆積させたＴａ2Ｏ5層とをコーティングしたパターン化されたウェハーの側壁から得られたエネルギー分散Ｘ線分光法（ＥＤＸ）画像を示す。Ｔａは、多孔質低ｋ誘電体層中で検出されなかった。 例１で述べるような有機ケイ素化合物トリメトキシメチルシランを使用して堆積させた細孔封止層と、ペンタキス（ジメチルアミノ）タンタルを使用して堆積させたＴａ2Ｏ5層とをコーティングしたパターン化されたウェハーの側壁から得られたエネルギー分散Ｘ線分光法（ＥＤＸ）画像を示す。Ｔａは、多孔質低ｋ誘電体層中で検出されなかった。 例１で述べるような有機ケイ素化合物トリメトキシメチルシランを使用して堆積させた細孔封止層と、ペンタキス（ジメチルアミノ）タンタルを使用して堆積させたＴａ2Ｏ5層とをコーティングしたパターン化されたウェハーの側壁から得られたエネルギー分散Ｘ線分光法（ＥＤＸ）画像を示す。Ｔａは、多孔質低ｋ誘電体層中で検出されなかった。
本明細書中では、エッチング、灰化、平坦化、及び／又はこれらの組み合わせの製造プロセスの１つ又は複数に由来する膜上に残っている、多孔質の低誘電率（低ｋ）のあるいは有機ケイ酸塩ガラス（ＯＳＧ）の膜又は層内に含まれる露出ＳｉＯＨ基を、細孔封止膜又は層のプラズマ強化原子層堆積（ＡＬＤ）のためのアンカーとして使用する組成物及びそれを使用した方法を述べる。具体例としての低ｋ ＯＳＧ膜は、ケイ素含有前駆体ジエトキシメチルシラン、例えばＡｉｒ Ｐｒｏｄｕｃｔｓ ａｎｄ Ｃｈｅｍｉｃａｌによって供給されるＤＥＭＳ（登録商標）前駆体と、ポロゲン前駆体とを使用して化学気相成長（ＣＶＤ）法によって堆積され、続いて熱アニーリングの工程、紫外線（ＵＶ）硬化の工程、又はこの組み合わせを使用してその低ｋ膜から除去される。用語「低誘電率膜」又は「低ｋ膜」とは、３．０以下、又は２．７以下、又は２．５以下、又は２．３以下の誘電率を有する多孔質ＯＳＧ膜などの低ｋ膜を意味する。幾つかの実施形態では多孔質低ｋ膜又は層は、Ｓｉ−Ｏ結合、Ｓｉ−ＣＨ3結合、及びＳｉ−ＣＨx結合のうちの少なくとも１種又は複数種類からなる籠構造体又は網状構造体を含み、さらに細孔又は空隙を含む。この又は他の実施形態では、本明細書中で述べる低ｋ膜はさらに、偏光解析ポロシメトリー（ｅｌｌｉｐｓｏｍｅｔｒｉｃ ｐｏｒｏｓｉｍｅｔｒｙ）によって測定される少なくとも１５％以上、又は少なくとも２０％以上、又は少なくとも２５％以上、又は少なくとも３０％以上の空隙率（％）を含有する。用語「損傷した多孔質低誘電率膜」又は「損傷した低ｋ膜」とは、エッチング、灰化、平坦化、及び／又はこれらの組み合わせの製造プロセスの１つ又は複数にかけられた多孔質ＯＳＧ膜などの低ｋ膜を意味する。
この方法では、損傷した多孔質低ｋ層を有する基材を反応器又は堆積チャンバーに入れる。次いで、例えばエッチングされたビアの水平面などの損傷した多孔質低ｋ誘電体層の表面の少なくとも一部分を、本明細書中で述べる式Ａ〜Ｇからなる群より選択される少なくとも１種からなる有機ケイ素化合物と接触させて、表面の一部分に吸着有機ケイ素層を設ける。次に、この低ｋ多孔質層を、紫外（ＵＶ）線と、窒素（Ｎ2）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、水素（Ｈ）、アンモニア（ＮＨ3）、及びその組み合わせから選択される少なくとも１種を含むプラズマから選択される少なくとも１種を含むプラズマとから選択される少なくとも一方、又は両方で処理する。この接触及び処理の加工の工程を、細孔封止層の所望の厚さがその多孔質低ｋ層の表面の少なくとも一部分で形成されるまで繰り返す。結果としてその多孔質低ｋ層中の開口気孔が封止される。多孔質低ｋ誘電体層の表面の少なくとも一部分に細孔封止層を形成するための堆積法の実例には、限定されないが、プラズマ強化原子層堆積（ＰＥＡＬＤ）、プラズマ強化サイクリック化学気相成長堆積（ＰＥＣＣＶＤ）及びプラズマ強化ＡＬＤ様プロセスが挙げられる。
本発明の他の実施形態では低ｋ層の表面を、式Ａ
を有する少なくとも１個のアルコキシ基を有する有機ケイ素化合物で処理する。式中、Ｒ2及びＲ3は、それぞれ独立して水素原子、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ5〜Ｃ12のアリール基、Ｃ2〜Ｃ10の直鎖又は分岐のアルケニル基、及びＣ2〜Ｃ10の直鎖又は分岐のアルキニル基から選択され、Ｒ4は、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルケニル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルキニル基、及びＣ5〜Ｃ12のアリール基から選択され、ｍ＝０、１、又は２である。式Ａを有する化合物の実例には、これらに限定されないがトリメトキシメチルシラン、ジメトキシジメチルシラン、トリエトキシメチルシラン、ジエトキシジメチルシラン、トリメトキシシラン、ジメトキシメチルシラン、ジイソプロピルジメトキシシラン、ジエトキシメチルシラン、ジメトキシビニルメチルシラン、ジメトキシジビニルシラン、ジエトキシビニルメチルシラン、及びジエトキシジビニルシランが挙げられる。損傷した多孔質低ｋ膜を式Ａの有機ケイ素化合物と接触させて、吸収有機ケイ素化合物をその多孔質低ｋ膜の表面の少なくとも一部分に形成する実施形態では、次いで基材を、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、水素（Ｈ）、又はこれらの組み合わせからなる群より選択される少なくとも１種を含むプラズマで処理する。プラズマは反応器中に導入されて反応をさらに促進し、またより多くのＳｉ−Ｏ−Ｓｉ結合を形成させる。有機ケイ素化合物を多孔質低ｋ層の表面の少なくとも一部分と接触させ、かつプラズマで処理するこのプロセス段階は、細孔封止層の所望の厚さが得られるまで繰り返される。結果として、下にある多孔質低ｋ層中の開口気孔が封止されて、封孔された多孔質低誘電率の、すなわち多孔質低ｋの層が得られる。
下記のスキーム１は、多孔質低ｋ層の表面の少なくとも一部分を式Ａを有する有機ケイ素化合物と接触させる、本明細書中で述べる方法の実施形態を示す。式ＡにおいてＲ2は、有機ケイ素化合物の有機アミノ基をＳｉ−ＯＨと反応させることにより表面にビニル含有ケイ素フラグメントを固定し、吸収有機ケイ素化合物を得るためのビニル基である。次いでこの表面を紫外線、あるいはアルゴン（Ａｒ）、ヘリウム（Ｈｅ）、水素（Ｈ）、又はこれらの組み合わせからなるプラズマ、あるいは両方で処理して、固定されたビニル含有ケイ素フラグメントとＳｉ−Ｈの間の反応を活性化し、紫外線（ＵＶ）及び／又はプラズマにより少なくとも１個のＳｉ−ＣＨ2ＣＨ2−Ｓｉ結合を作り出す。有機ケイ素化合物を多孔質低ｋ層の表面の少なくとも一部分と接触させ、かつＵＶ、プラズマ、又は両方で処理するこのプロセス段階は、細孔封止層の所望の厚さが形成されるまで繰り返される。結果として、その低ｋ層中の開口気孔が封止されて、封孔された多孔質低誘電率の、すなわち多孔質低ｋの層が得られる。
本明細書中で述べる方法の別の実施形態では多孔質低ｋ層を、少なくとも１個のアルコキシ基及びＳｉ−Ｏ−Ｓｉ結合を有する式Ｂ
を有する有機ケイ素化合物と接触させて、吸収有機ケイ素化合物をその表面の少なくとも一部分に設ける。式中、Ｒ2は、水素原子、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ5〜Ｃ12のアリール基、Ｃ2〜Ｃ10の直鎖又は分岐のアルケニル基、及びＣ2〜Ｃ10の直鎖又は分岐のアルキニル基から選択され、Ｒ4は、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルケニル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルキニル基、及びＣ5〜Ｃ12のアリール基から選択され、ｎ＝０、１、又は２である。式Ｂを有する化合物の実例には、これらに限定されないが１，１，３，３−テトラメトキシ−１，３−ジメチルジシロキサン、１，１，３，３−テトラエトキシ−１，３−ジメチルジシロキサン、１，３−ジメトキシ−１，１，３，３−テトラメチルジシロキサン、及び１，３−ジエトキシ−１，１，３，３−テトラメチルジシロキサンが挙げられる。次いで基材を、ＵＶ、あるいはアルゴン（Ａｒ）、ヘリウム（Ｈｅ）、水素（Ｈ）、又はこれらの組み合わせからなる群より選択される少なくとも一種類を含むプラズマ、あるいは両方で処理する。このプラズマは反応器中に導入されて反応をさらに促進させ、より多くのＳｉ−Ｏ−Ｓｉ結合を形成する。有機ケイ素化合物を多孔質低ｋ層の表面と接触させ、紫外線（ＵＶ）及び／又はプラズマで処理するこのプロセスは、細孔封止層の所望の厚さが形成されるまで繰り返される。結果として、下にある多孔質低ｋ層中の開口気孔が封止されて、封孔された多孔質低誘電率の、すなわち多孔質低ｋの層が得られる。
本明細書中で述べる方法の別の実施形態では多孔質低ｋ層を、式Ｃ
に示すような少なくとも１個のカルボキシル基を有する有機ケイ素化合物と接触させる。式中、Ｒ2及びＲ3は、それぞれ独立して水素原子、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ5〜Ｃ12のアリール基、Ｃ2〜Ｃ10の直鎖又は分岐のアルケニル基、及びＣ2〜Ｃ10の直鎖又は分岐のアルキニル基から選択され、Ｒ4は、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルケニル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルキニル基、及びＣ5〜Ｃ12のアリール基から選択され、ｍ＝０、１、又は２である。式Ｃを有する化合物の実例には、これらに限定されないがジメチルジアセトキシシラン及びメチルトリアセトキシシランが挙げられる。次いで基材を、ＵＶ、あるいはアルゴン（Ａｒ）、ヘリウム（Ｈｅ）、水素（Ｈ）、又はこれらの組み合わせからなる群より選択される少なくとも一種類を含むプラズマ、あるいは両方で処理する。このプラズマは反応器中に導入されて反応をさらに促進させ、より多くのＳｉ−Ｏ−Ｓｉ結合を形成する。有機ケイ素化合物を多孔質低ｋ層の表面と接触させ、紫外線（ＵＶ）及び／又はプラズマで処理するこのプロセスは、細孔封止層の所望の厚さが形成されるまで繰り返される。結果として、下にある多孔質低ｋ層中の開口気孔が封止される。
本明細書中で述べる方法の別の実施形態では多孔質低ｋ層を、式Ｄ
に示すようなＳｉ−Ｏ−Ｓｉを有する少なくとも１個のカルボキシル基を有する有機ケイ素化合物と接触させる。式中、Ｒ2及びＲ3は、水素原子、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ5〜Ｃ12のアリール基、Ｃ2〜Ｃ10の直鎖又は分岐のアルケニル基、及びＣ2〜Ｃ10の直鎖又は分岐のアルキニル基から選択され、Ｒ4は、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルケニル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルキニル基、及びＣ5〜Ｃ12のアリール基から選択され、ｎ＝０、１、又は２である。式Ｄを有する化合物の実例には、これらに限定されないが１，１，３，３−テトラアセトキシ−１，３−ジメチルジシロキサン及び１，３−テトラアセトキシ−１，１，３，３−テトラメチルジシロキサンが挙げられる。次いで基材を、ＵＶ、あるいはアルゴン（Ａｒ）、ヘリウム（Ｈｅ）、水素（Ｈ）、又はこれらの組み合わせからなる群より選択される少なくとも一種類を含むプラズマ、あるいは両方で処理する。このプラズマは反応器中に導入されて反応をさらに促進させ、より多くのＳｉ−Ｏ−Ｓｉ結合を形成する。有機ケイ素化合物を多孔質低ｋ層の表面と接触させ、紫外線（ＵＶ）及び／又はプラズマで処理するこのプロセスは、細孔封止層の所望の厚さが形成されるまで繰り返される。結果として、下にある多孔質低ｋ層中の開口気孔が封止される。
本明細書中で述べる方法の別の実施形態では多孔質低ｋ層を、式
に示すような少なくとも１個のアルコキシ基を有する有機ケイ素化合物と接触させる。式中、Ｒ2は、水素原子、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ5〜Ｃ12のアリール基、Ｃ2〜Ｃ10の直鎖又は分岐のアルケニル基、及びＣ2〜Ｃ10の直鎖又は分岐のアルキニル基から選択され、Ｒ4は、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルケニル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルキニル基、及びＣ5〜Ｃ12のアリール基から選択され、Ｒ7は、Ｓｉ原子ととともに四員環、五員環、又は六員環を形成するＣ2〜Ｃ10のアルキルジラジカルから選択される。式Ｅの一つの特定の実施形態では、Ｒ2が水素、メチル基、又はエチル基から選択されるのに対し、Ｒ4はメチル基、エチル基、プロピル基、及びブチル基から選択される。式Ｅを有する化合物の実例には、これらに限定されないが、１−メチル−１−メトキシ−１−シラシクロペンタン、１−メチル−１−エトキシ−１−シラシクロペンタン、１−メチル−１−イソ−プロポキシ−１−シラシクロペンタン、１−メチル−１−ｎ−プロポキシ−１−シラシクロペンタン、１−メチル−１−ｎ−ブトキシ−１−シラシクロペンタン、１−メチル−１−ｓｅｃ−ブトキシ−１−シラシクロペンタン、１−メチル−１−イソ−ブトキシ−１−シラシクロペンタン、１−メチル−１−ｔｅｒｔ−ブトキシ−１−シラシクロペンタン、１−メトキシ−１−シラシクロペンタン、１−エトキシ−１−シラシクロペンタン、１−メチル−１−メトキシ−１−シラシクロブタン、１−メチル−１−エトキシ−１−シラシクロブタン、１−メトキシ−１−シラシクロブタン、及び１−エトキシ−１−シラシクロブタンが挙げられる。次いで基材を、ＵＶ、あるいはアルゴン（Ａｒ）、ヘリウム（Ｈｅ）、水素（Ｈ）、又はこれらの組み合わせからなる群より選択される少なくとも一種類を含むプラズマ、あるいは両方で処理する。このプラズマは反応器中に導入されて反応をさらに促進させ、より多くのＳｉ−Ｏ−Ｓｉ結合を形成する。有機ケイ素化合物を多孔質低ｋ層の表面と接触させ、かつ紫外線（ＵＶ）及び／又はプラズマで処理するこのプロセスは、細孔封止層の所望の厚さが形成されるまで繰り返される。結果として、下にある多孔質低ｋ層中の開口気孔が封止される。
本明細書中で述べる方法の別の実施形態では多孔質低ｋ層を、式Ｆ
に示すような少なくとも１個のアルコキシ基を有する有機ケイ素化合物と接触させる。式中、Ｒ2は、独立して水素原子、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ5〜Ｃ12のアリール基、Ｃ2〜Ｃ10の直鎖又は分岐のアルケニル基、及びＣ2〜Ｃ10の直鎖又は分岐のアルキニル基から選択され、Ｒ4は、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルケニル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルキニル基、及びＣ5〜Ｃ12のアリール基から選択され、Ｒ5は、これらに限定されないが１、２、又は３個の炭素原子を含有する基、例えば無制限にメチレン又はエチレンブリッジなどの直鎖又は分岐のＣ1~3アルキレンブリッジであり、ｎ＝０、１、又は２である。式Ｆを有する化合物の実例には、これらに限定されないが、１，２−ビス（ジメトキシメチルシリル）メタン、１，２−ビス（ジエトキシメチルシリル）メタン、１，２−ビス（ジメトキシメチルシリル）エタン、１，２−ビス（トリメトキシメチルシリル）エタン、及び１，２−ビス（ジエトキシメチルシリル）エタンが挙げられる。
本明細書中で述べる方法の別の実施形態では多孔質低ｋ層の表面を、Ｓｉ−Ｏ−Ｓｉ結合を有する式Ｇ
を有する少なくとも１個の有機アミノ固定基を有する有機ケイ素化合物と接触させる。式中、Ｒ2及びＲ3は、それぞれ独立して水素原子、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ5〜Ｃ12のアリール基、Ｃ2〜Ｃ10の直鎖又は分岐のアルケニル基、及びＣ2〜Ｃ10の直鎖又は分岐のアルキニル基から選択され、Ｒ4は、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルケニル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルキニル基、及びＣ5〜Ｃ12のアリール基から選択され、ｎ＝０、１、又は２である。式Ｇを有する化合物の実例には、これらに限定されないが、１，３−ジメチルアミノ−１，１，３，３−テトラメチルジシロキサン、１，３−ジエチルアミノ−１，１，３，３−テトラメチルジシロキサン、及び１，３−ジ−イソ−プロピルアミノ−１，１，３，３−テトラメチルジシロキサンが挙げられる。下記のスキーム２は、損傷した多孔質低ｋ膜を、式Ｇを有し、かつ損傷した多孔質低ｋ誘電体膜中の露出したＳｉ−ＯＨ基と反応して開口気孔を封止することを可能にする少なくとも１個の固定基を有する有機ケイ素と接触させる、本明細書中で述べる方法の実施形態を示す。
この又は他の実施形態では多孔質低ｋ誘電体膜を、ＵＶ、あるいはアルゴン（Ａｒ）、ヘリウム（Ｈｅ）、水素（Ｈ）、又はこれらの組み合わせからなる群より選択される少なくとも一種類からなるプラズマ、あるいは両方で処理する。このプラズマは反応器中に導入されて反応をさらに促進させ、より多くのＳｉ−Ｏ−Ｓｉ結合を形成する。有機ケイ素化合物を低ｋ層の表面と接触させ、かつプラズマで処理するこのプロセス段階は、細孔封止層の所望の厚さが形成されるまで繰り返される。結果として、下にある多孔質低ｋ誘電体膜中の開口気孔が封止される。
本明細書中で述べる式において、またこの記述全体を通じて用語「アルキル」は、直鎖又は分岐官能基を意味し、それぞれ１〜１０個又は３〜１０個の炭素原子を有する。直鎖アルキル基の実例には、これらに限定されないが、メチル（Ｍｅ）、エチル（Ｅｔ）、プロピル（ｎ−Ｐｒ）、ブチル（ｎ−Ｂｕ）、ペンチル、及びヘキシルが挙げられる。分岐アルキル基の実例には、これらに限定されないが、イソ−プロピル（イソ−Ｐｒ又はiＰｒ）、イソブチル（iＢｕ）、ｓｅｃ−ブチル（sＢｕ）、ｔｅｒｔ−ブチル（tＢｕ）、イソ−ペンチル、ｔｅｒｔ−ペンチル（アミル）、イソ−ヘキシル、及びネオ−ヘキシルが挙げられる。幾つかの実施形態ではそのアルキル基をそれと結合する１種類又は複数種類の官能基、例えばこれらに限定されないがアルコキシ基、ジアルキルアミノ基、又はこれらの組み合わせで置換することができる。
本明細書中で述べる式において、またこの記述全体を通じて用語「環状アルキル」は、３〜１０個又は４〜１０個又は５〜１０個の炭素原子を有する環状官能基を意味する。環状アルキル基の実例には、これらに限定されないが、シクロブチル基、シクロペンチル基、シクロヘキシル基、及びシクロオクチル基が挙げられる。
本明細書中で述べる式において、またこの記述全体を通じて用語「アリール」は、５〜１２個の炭素原子又は６〜１０個の炭素原子を有する芳香族環状官能基を意味する。アリール基の実例には、これらに限定されないが、フェニル、ベンジル、クロロベンジル、トリル、及びｏ−キシリルが挙げられる。
本明細書中で述べる式において、またこの記述全体を通じて用語「アルケニル基」は、１個又は複数個の炭素−炭素二重結合を有し、かつ２〜１０個又は３〜６個又は３〜４個の炭素原子を有する基を意味する。
本明細書中で述べる式において、またこの記述全体を通じて用語「アルキニル基」は、１個又は複数個の炭素−炭素三重結合を有し、かつ２〜１０個又は３〜６個又は３〜４個の炭素原子を有する基を意味する。
本明細書中で述べる式において、またこの記述全体を通じて用語「アルコキシ基」は、プロトンの除去によりアルコールから誘導される基を意味する。アルコキシ基の実例には、これらに限定されないが、メトキシ、エトキシ、イソ−プロポキシ、ｎ−プロポキシ、ｔｅｒｔ−ブトキシ、ｓｅｃ−ブトキシ、イソ−ブトキシが挙げられる。
本明細書中で述べる式において、またこの記述全体を通じて用語「カルボキシル基」は、プロトンの除去によりカルボン酸から誘導される基を意味する。カルボキシル基の実例には、これに限定されないが、アセトキシ（ＭｅＣＯＯ）が挙げられる。
本明細書中で述べる式において、またこの記述全体を通じて用語「アルキレンブリッジ」は、アルキル基から誘導され、１〜１０個の炭素原子、好ましくは１〜４個の炭素原子を有するジ−ラジカルを意味する。アルキレンブリッジの実例には、これらに限定されないが、−ＣＨ2−（メチレン）、−ＣＨ2ＣＨ2−（エチレン）、−ＣＨ（Ｍｅ）ＣＨ2−（イソ−プロピレン）、−ＣＨ2ＣＨ2ＣＨ2−（プロピレン）が挙げられる。
本明細書中で述べる式において、またこの記述全体を通じて用語「環状アルキル」は、３〜１０個又は４〜１０個の炭素原子又は５〜１０個の炭素原子を有する環状官能基を意味する。環状官能基の実例には、これらに限定されないが、シクロブチル基、シクロペンチル基、シクロヘキシル基、及びシクロオクチル基が挙げられる。上記の式において、またこの記述全体を通じて本明細書中で使用される用語「不飽和」とは、その官能基、置換基、環、又はブリッジが、１個又は複数個の炭素二重又は三重結合を有することを意味する。不飽和環の実例には、これに限定されないが、フェニル環などの芳香族環が挙げられる。用語「飽和」とは、その官能基、置換基、環、又はブリッジが、１個又は複数個の炭素二重又は三重結合を有しないことを意味する。
幾つかの実施形態ではそのアルキル基、アルケニル基、アルキニル基、環状基、及び／又はアリール基の１個又は複数個が置換されてもよい、すなわち例えば水素原子の代わりに１個又は複数個の原子又は原子群、例えば官能基を置換されてもよい。置換基の実例には、これらに限定されないが、酸素、イオウ、ハロゲン原子（例えばＦ、Ｃｌ、Ｉ、又はＢｒ）、窒素、及びリンが挙げられる。置換基のさらなる実例としてアルキル基は、これらに限定されないがアルコキシ基、ジアルキルアミノ基、又はこれらの組み合わせなどの１個又は複数個の官能基をそれに結合されてもよい。他の実施形態では、本明細書中で述べる式中のアルキル基、アルケニル基、アルキニル基、環状基、及び／又はアリール基の１個又は複数個は、それに１個又は複数個の官能基を結合されない。
上記方法において、理論に拘束されないが細孔封止層は、銅、コバルト、又はそれらの合金などの金属と比較してその分子が−ＯＨ（還元的雰囲気中では金属の表面に存在しない）との反応のせいで膜表面に固定されるために多孔質低ｋ誘電体層の少なくとも一部分の上に選択的に堆積すると考えられる。したがって金属の表面では堆積は起こることができず、結果として多孔質低ｋ誘電体層に対する良好な選択性をもたらす。銅などの金属と比較して多孔質低ｋ膜上への細孔封止層の堆積の選択性については、金属を基準とした多孔質低ｋ膜上の細孔封止膜の堆積速度は、端点、すなわち約２倍、約３倍、約４倍、約５倍、約６倍、約７倍、約８倍、約９倍、及び約１０倍のうちの１つ又は複数の範囲内で変わることが好ましい。範囲の実例には、これらに限定されないが、約８〜約１０倍、又は約５〜約８倍、又は約２〜約５倍が挙げられる。この又は他の実施形態では、多孔質低誘電率層はさらに金属を含み、多孔質低誘電率膜上の細孔封止層の第１の堆積速度は、その層の金属部分上の細孔封止層の第２の堆積速度と比較して２倍〜１０倍大きい。
開口気孔は、本発明で述べる方法のサイクル約１０〜３０回の後に封止されると予想される。低ｋ誘電体膜上に堆積されるその得られた細孔封止層は比較的薄く、すなわち約５ナノメートル（ｎｍ）以下、４ｎｍ以下、３ｎｍ以下、２ｎｍ以下、１ｎｍ以下、又は０．５ｎｍ以下の厚さを有することが理解されるはずである。
下にある多孔質低ｋ誘電体層を基準にして素子の電気的性能に及ぼす影響をできるだけ少なくするためには、できるだけ小さい誘電率変化が細孔封止層にとって必要である。その誘電率ｋの変化（すなわち、細孔封止層が塗布される前及び後の多孔質低ｋ膜の誘電率の差）は、０．５以下、０．４以下、０．３以下、０．２以下、０．１以下である。幾つかの実施形態では多孔質低誘電率層が第１の誘電率を有し、また封止された低誘電率層が第２の誘電率を有し、その第１の誘電率と第２の誘電率の差が、０．５以下、０．４以下、０．３以下、０．２以下、０．１以下、又は０．０５以下である。
多孔質低ｋ誘電体膜の少なくとも一部分の上に高度にコンフォーマルな細孔封止層を与えるＡＬＤに似た方法を本明細書中ではサイクリックＣＶＤプロセスと呼ぶ。細孔封止層は、アモルファスケイ素、ケイ素酸化物、炭素ドープトケイ素酸化物、炭窒化ケイ素、ケイ素窒化物などのケイ素含有膜からなることができる。幾つかの実施形態では細孔封止層は、５％以下の不均一度、１サイクル当たり１Å以上の堆積速度、又は両方を有する。
本明細書中で述べる堆積方法は、１種類又は複数種類のパージガスを伴うことができる。未消費反応物及び／又は反応副生成物を取り除くために使用されるこのパージガスは、前駆体と反応しない不活性ガスである。パージガスの実例には、これらに限定されないが、アルゴン（Ａｒ）、窒素（Ｎ2）、ヘリウム（Ｈｅ）、ネオン（Ｎｅ）、水素（Ｈ2）、及びこれらの混合物が挙げられる。幾つかの実施形態ではＡｒなどのパージガスを反応器中に約１０〜約２０００ｓｃｃｍの範囲の流量で約０．１〜１０００秒間供給し、それによって反応器中に残っている可能性のある未反応材料及び任意の副生成物を取り除く。
反応を誘起させるために、かつ基材上に細孔封止膜又は塗膜を形成するために有機ケイ素化合物の少なくとも一種類に対してエネルギーが加えられる。このようなエネルギーは、これらに限定されないが、熱、プラズマ、パルスプラズマ、ヘリコンプラズマ、高密度プラズマ、誘導結合プラズマ、Ｘ線、ｅ−ビーム、光子、遠隔プラズマの各方法、及びこれらの組み合わせによって与えることができる。幾つかの実施形態では二次的ＲＦ源を使用して基材表面でそのプラズマ特性を改変することもできる。堆積がプラズマを伴う実施形態ではそのプラズマ発生法は、反応器中でプラズマを直接に発生させる直接プラズマ発生法、又は別法ではプラズマを反応器の外側で発生させ、反応器中に供給する遠隔プラズマ発生法を含むことができる。
有機ケイ素化合物前駆体及び／又は他のケイ素含有前駆体は、様々な方法で反応器に送り出すことができる。一実施形態では液体搬送システムを利用することができる。代わりの実施形態では、低揮発度材料を容積測定して送り出すことを可能にするために、例えばＭＳＰ Ｃｏｒｐｏｒａｔｉｏｎ ｏｆ Ｓｈｏｒｅｖｉｅｗ，ＭＮによって製造されているターボ気化器などの液体搬送とフラッシュ蒸留を組み合わせたプロセス装置を利用することもできる。これは、前駆体の熱分解のない再現性のある輸送及び堆積をもたらす。液体搬送配合物に関しては、本明細書中で述べる前駆体を生のままの液体の形で送り出すこともでき、また別法では溶媒配合物又は溶媒を含む組成物の状態で利用することもできる。したがって幾つかの実施形態では前駆体配合物は、基材上に膜を形成する特定の最終使用用途において望ましくかつ有利であることができるような適切な性質の溶媒成分を含むことができる。
幾つかの実施形態では本明細書中で述べる方法は、ＰＥＣＶＤ／ＰＥＡＬＤプラットホーム上でサイクリックプロセスを使用して行われる。シリコンウェハーサセプタを、約１００〜約４００℃、又は約２００〜約４００℃の範囲にある１又は複数の温度に保つ。液状有機ケイ素化合物を、真空下で５０〜５０００ｍｇ／分（好ましくは２００〜３００ｍｇ／分）の流量で、チャンバーの絞り弁が閉じた状態で反応器中に送り出す。化合物の液体の流れを止めた後に、ウェハーを、反応器中で１〜８トル（好ましくは２〜４トル）の圧力で前駆体蒸気と一緒にその化合物すなわち「浸液」と接触させる。続いて、不活性ガスが約１０〜約３００秒、又は約３０〜約５０秒の範囲の時間のあいだパージした状態で絞り弁を開く。次いでウェハーを、反応器中でＵＶと、Ｎ2、Ｈｅ、Ａｒ、Ｈ2などの反応ガスを含むプラズマと、不活性ガスを含むプラズマ（Ｈｅ、Ａｒ）とで処理して、その吸収有機ケイ素化合物を活性化し、反応させ、一方で次のパルスとの反応、すなわち有機ケイ素化合物との接触のための成長する膜の表面を準備する。この処理の工程におけるプラズマの電力は、１０〜６０秒、好ましくは１５秒のプラズマ曝露時間で５０〜３０００Ｗ、好ましくは２００〜３００Ｗの範囲である。この一連のイベントにより１プロセスサイクルが完了し、これを１０〜３０回繰り返して細孔封止層を得る。
一実施形態では、プラズマ強化原子層堆積プロセス（ＰＥＡＬＤ）、プラズマ強化サイクリック化学気相成長プロセス（ＰＥＣＣＶＤ）又はプラズマ強化ＡＬＤ様プロセスによって細孔封止層を形成する方法が提供される。この実施形態では、この方法は、
ａ）反応器中に多孔質低誘電率層を有する基材を提供する工程、
ｂ）前記基材を、式Ａ〜Ｇ
を有する化合物からなる群より選択される少なくとも１種の有機ケイ素化合物であって、式中、Ｒ2及びＲ3がそれぞれ独立して水素原子、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ5〜Ｃ12のアリール基、Ｃ2〜Ｃ10の直鎖又は分岐のアルケニル基、及びＣ2〜Ｃ10の直鎖又は分岐のアルキニル基からなる群より選択され、Ｒ4がＣ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルケニル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルキニル基、及びＣ5〜Ｃ12のアリール基から選択され、Ｒ5が直鎖又は分岐のＣ1〜Ｃ3アルキレンブリッジであり、Ｒ7がＳｉ原子とともに四員環、五員環、又は六員環を形成するＣ2〜Ｃ10アルキルジラジカルから選択され、ｍ＝０、１又は２、ｎ＝０、１又は２である少なくとも１種の有機ケイ素化合物と接触させて、前記多孔質低誘電率層の表面の少なくとも一部の上に吸収有機ケイ素化合物を提供する工程、
ｃ）前記反応器をパージガスでパージする工程、
ｄ）前記反応器中にプラズマを導入して前記吸収有機ケイ素化合物と反応させる工程、
ｅ）前記反応器をパージガスでパージし、細孔封止膜の所望の厚さが前記表面上に形成されるまで工程ｂ）〜ｅ）を繰り返す工程
を含む。
さらに別の態様では、プラズマ強化原子層堆積プロセス（ＰＥＡＬＤ）、プラズマ強化サイクリック化学気相成長プロセス（ＰＥＣＣＶＤ）又はプラズマ強化ＡＬＤ様プロセスによって細孔封止層を形成する方法であって、
ａ）反応器中に多孔質低誘電率層を有する基材を提供する工程、
ｂ）前記基材を、式Ａ〜Ｇ
を有する化合物からなる群より選択される少なくとも１種の有機ケイ素化合物であって、式中、Ｒ2及びＲ3がそれぞれ独立して水素原子、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ5〜Ｃ12のアリール基、Ｃ2〜Ｃ10の直鎖又は分岐のアルケニル基、及びＣ2〜Ｃ10の直鎖又は分岐のアルキニル基からなる群より選択され、Ｒ4がＣ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルケニル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルキニル基、及びＣ5〜Ｃ12のアリール基から選択され、Ｒ5が直鎖又は分岐のＣ1〜Ｃ3アルキレンブリッジであり、Ｒ7がＳｉ原子とともに四員環、五員環、又は六員環を形成するＣ2〜Ｃ10アルキルジラジカルから選択され、ｍ＝０、１又は２、ｎ＝０、１又は２である少なくとも１種の有機ケイ素化合物と接触させて、前記多孔質低誘電率層の表面の少なくとも一部の上に吸収有機ケイ素化合物を提供する工程、
ｃ）前記反応器をパージガスでパージする工程、
ｄ）前記反応器中にプラズマを導入して前記吸収有機ケイ素化合物と反応させる工程、
ｅ）前記反応器をパージガスでパージする工程、
ｆ）式Ａ〜Ｇを有するが工程ｂ）における少なくとも１種の有機ケイ素化合物とは異なる少なくとも１種の有機ケイ素化合物を前記反応器中に導入する工程、
ｇ）前記反応器をパージガスでパージする工程、
ｈ）前記反応器中にプラズマを導入して吸収有機ケイ素化合物と反応させる工程、並びに
ｉ）前記反応器をパージガスでパージし、前記膜の所望の厚さが得られるまで工程ｂ）〜ｉ）を繰り返す工程
を含む方法が提供される。幾つかの実施形態では、工程ｆ）の前に工程ｂ）〜ｅ）を複数のサイクル繰り返す。一つの特定の実施形態では、ジエトキシメチルシランなどのＳｉ−Ｈ結合を有する有機ケイ素化合物を工程ｂ）で使用して銅酸化物の銅金属への還元を可能にし、こうして多孔質低ｋ誘電体層の表面での細孔封止層の選択的堆積を容易にする。
［全体的な細孔封止層堆積実験及び結果］
様々な型の細孔封止層及び様々な伝導体（ｃｏｎｄｕｃｔｉｏｎｓ）を堆積させるための様々な実験を２００ミリメートル（ｍｍ）ウェハー上で実施し、その上に２．２の誘電率を有する多孔質ジエトキシメチルシラン膜の層を構造形成体ジエトキシメチルシラン（ＤＥＭＳ）前駆体及びポロゲン前駆体シクロオクタンから堆積させ、米国特許出願公開第２００７／０２９９２３９号明細書に記載のように紫外線（ＵＶ）硬化した。
細孔封止層を堆積するためのすべての方法は、Ａｓｔｒｏｎ ＥＸ遠隔プラズマ発生器を取り付けた２００ｍｍＤＸＺチャンバー中のＡｐｐｌｉｅｄ Ｍａｔｅｒｉａｌｓ Ｐｒｅｃｉｓｉｏｎ ５０００システム上で、シラン又はＴＥＯＳプロセスキットのいずれかを使用して実施した。このプラズマ強化化学気相成長法（ＰＥＣＶＤ）のチャンバーは、直接液体注入（ＤＬＩ）による搬送能力を備えた。前駆体はその搬送温度において液体であり、その温度は前駆体の沸点に左右された。低ｋウェハーに、短いＮＨ3プラズマで損傷を与えて「損傷した多孔質低ｋ誘電体膜」を得た。このプラズマは、エッチング及び灰化によって引き起こされる合併損傷を模倣するように細孔の表面から５０ｎｍの深さに至るまでのＳｉ−Ｍｅ基の一部を取り除いた。ＰＥＣＶＤ用具上でプラズマ強化原子層堆積（ＰＥＡＬＤ）法を使用して堆積させた細孔封止層により、この損傷した多孔質低ｋ誘電体膜を有するウェハーを封止した。
厚さ及び６３２ｎｍにおける屈折率（ＲＩ）を、屈折計（ＳＣＩ−２０００）及びエリプソメーター（Ｊ．Ａ．Ｗｏｏｌｌａｍ Ｍ２０００ＵＩ）によって測定した。その細孔封止層が功を奏したかどうかを決めるための一つの試験は、偏光解析ポロシメトリー（ＥＰ）試験であった。ＥＰ試験は、トルエン蒸気が封止されていない細孔中に拡散することによって生ずるウェハーの変色及び楕円偏光スペクトルのシフトを監視する。細孔封止層の厚さは、Ｘ線反射率（ＸＲＲ）、Ｘ線光電子分光法（ＸＰＳ）によるプロファイリング、及び透過型電子顕微鏡法（ＴＥＭ）によって分析した。窒化タンタル（ＴａＮ）又は酸化タンタル（Ｔａ2Ｏ5）の層を、ＡＬＤ及び前駆体ペンタキス（ジメチルアミノ）タンタルと、それぞれＮＨ3又はＨ2Ｏとを使用してウェハー上に堆積させた。ＴａＮ又はＴａ2Ｏ5の厚さは、蛍光Ｘ線分析（ＸＲＦ）によって測定した。銅の選択性は、裸の銅（Ｃｕ）ウェハー上で細孔封止層の堆積を繰り返し、その細孔封止層の厚さをエネルギー分散Ｘ線分光法（ＥＤＸ）及びＸＰＳを使用して測定し、次いでそれぞれの厚さを比較する（例えば、裸のＣｕウェハー上の堆積された細孔封止層の厚さに対する損傷した多孔質低ｋ誘電体膜上の堆積された細孔封止層の厚さ）ことによって実施した。
これらの実験においては細孔封止層を形成するための様々な有機ケイ素化合物下記の条件下で試験した。２．２の初期誘電率を有するＰＤＥＭＳ膜に３００℃において３００Ｗ ＮＨ3プラズマで１５秒間損傷を与えて、下記の例で使用する損傷した多孔質低ｋ膜を得た。有機ケイ素前駆体化合物を、絞り弁が閉じた状態で約２００〜約３００℃の範囲にある１又は複数の温度で反応器中へ１分当たり３００ミリグラム（ｍｇ／分）の流量で１分間流した。このウェハーを２分間のあいだ前駆体蒸気と接触又はそれを浴びせ、次いでそのチャンバーをヘリウムで２分間パージした。次にこれら試料を、２００ワット（Ｗ）の電力設定で１５秒のヘリウムプラズマに曝した。次いでこのプロセス段階を約１０〜約３０サイクル繰り返した。
［例１：式Ａを有する有機ケイ素化合物トリメトキシメチルシランを使用する細孔封止層の形成］
この例では本出願者等は、このプロセスで非窒素含有前駆体又はガスを使用することによって細孔封止層の誘電率を比較的低く保った。本出願者等はまた、銅表面の酸化を防ぐために酸素又は他のオキシダントの使用を排除した。損傷した多孔質低ｋ膜を有機ケイ素化合物トリメトキシメチルシラン（Ｃ4Ｈ12Ｏ3Ｓｉ）と接触させ、かつヘリウムプラズマで処理した。各サイクルにおいて、有機ケイ素前駆体化合物を反応器中に流し、その損傷した多孔質低ｋ誘電体膜の表面に浴びせた後に２００ワットＨｅプラズマを１５秒間ぶつけ、次いでパージした。この過程を約１０〜３０回繰返して細孔封止層を得た。この細孔封止層は、観察される変色がないことによって、又は３０サイクルの処理後にトルエン蒸気の拡散による楕円偏光スペクトルのシフトがないことによって立証されるようにトルエンが損傷した多孔質低ｋ膜中に拡散していないので有効とみなされた。次に、Ｔａ2Ｏ5層を続いて１０サイクルの処理でウェハー（その上に細孔封止層を堆積されている）上に堆積させた。Ｔａ含有層を堆積させた後、蛍光Ｘ線分析（ＸＲＥ）によって試験されるように細孔中へのＴａの拡散の兆候は存在しなかった。したがって損傷した細孔は、トリメトキシメチルシランとの１０サイクルの接触及びＨｅプラズマによる処理の後、細孔封止層の形成によって封止される。
細孔封止層の堆積速度を検証するために６０サイクルの細孔封止過程を実施した。その細孔封止層の膜厚は〜５．８ナノメートル（ｎｍ）であり、これは堆積速度が１サイクルにつき１Å未満であったことを示した。細孔封止層の誘電率は約３．２〜約３．４であり、細孔封止後にｋを増加させるとは云えないことになる。
トリメトキシメチルシランを使用した細孔封止層の別の堆積を上記Ｃｕ基材上で実施した。それらの堆積はＣｕに対する多少の選択性を示し、裸のＣｕ上での１０サイクルの処理の場合、細孔封止層の３Å未満の厚いＳｉＯ2がＸＰＳプロファイリングによって検出された。したがって損傷した多孔質低ｋ誘電体膜上に堆積する細孔封止層と比較した場合、Ｃｕに対する３：１の選択性が実証された。
細孔封止層の１０サイクルの堆積（例えば、前駆体に曝し、パージし、次いでプラズマに曝す）をまた、パターン化されたＯＳＧ低ｋ膜上で実施し、続いてＡＬＤによりＴａ2Ｏ5を堆積させた。図１Ａ及び１Ｂは、基材の側壁を示すＴＥＭ画像であり、１は炭素層、２はＴａ2Ｏ5層、また３は多孔質低ｋ誘電体層である。部材２と３の間の細孔封止層は薄すぎてＴＥＭ画像上に示されない。図１Ａ及び１Ｂは、下にある低ｋ誘電体膜中へのＴａの拡散のない良好な細孔封止効果を示した。図１Ａ及び１Ｂに示すようにＴａ2Ｏ5層と低ｋ誘電体層の間に明瞭な界面が示される。図２Ｂ及び２Ｃは、図２Ａ中で示した側壁上の様々な領域から得られたＥＤＸを示し、これは多孔質低ｋ誘電体層３中には検出し得るＴａが存在しないことを確証する。
［例２：ジイソプロピルジメトキシシラン（式Ａ）による細孔の封止］
上記有機ケイ素化合物ジイソプロピルジメトキシシラン（Ｃ8Ｈ20ＯＳｉ）を使用して細孔封止層を堆積した。これは、損傷していない低ｋ膜と比較して誘電率を劇的に上昇させることなく細孔を封止するのに適していることが分かった。３０サイクルまでの処理の場合、低ｋ膜の誘電率は２．２の出発値から２．２９の処理後の値まで増加（すなわち＋０．０９の変化）したに過ぎない。この有機ケイ素化合物はまた、Ｃｕ基材に対する比較的良好な選択性をもたらすことが分かった。すなわち２０サイクルの処理の場合、低ｋ膜上の細孔封止層の厚さが約２０Åであるのに対し、Ｃｕ基材上の細孔封止層の厚さは３．４Å未満であり、約６：１の選択性を示した。
［例３：ジメチルジアセトキシシラン（式Ｃ）による細孔の封止］
上記ジメチルジアセトキシシラン（Ｃ6Ｈ12Ｏ4Ｓｉ）を使用して細孔封止層を堆積した。損傷した多孔質低ｋ膜は、この有機ケイ素化合物との１０サイクルの接触、次いでＨｅプラズマ処理で完全に封止された。この膜の堆積速度は〜１．２Å／サイクルであり、これは細孔が約１．２ナノメートル（ｎｍ）の厚さを有する細孔封止層で封止できることを示す。一方、キャップ層の誘電率は４未満であり、これもまたｋの変化を低減する可能性がある。Ｔａ2Ｏ5の堆積及びＸＲＦ分析は、細孔が封止され、細孔中へのＴａの拡散がないことを示した。
［例４：１−メトキシ−１−エトキシ−１−シラシクロペンタン（式Ｅ）による細孔の封止］
式Ｃ7Ｈ16ＯＳｉを有する有機ケイ素前駆体１−メトキシ−１−エトキシ−１−シラシクロペンタンを上記と同様に試験した。ＮＨ3で損傷した膜は、１０サイクルのＨｅ又はＡｒプラズマ処理で完全に封止することができる。Ｔａ2Ｏ5の堆積及びＸＲＦ分析は、細孔が封止され、細孔中へのＴａの拡散がないことを示す。動的ＳＩＭＳのデータはまた、界面における劇的なＴａ濃度の降下を示し、これは本明細書中で述べた方法の１０サイクルよる良好な細孔封止効果を示している。
［例５：１，２−ビス（トリメトキシシリル）エタン（式Ｆ）による細孔の封止］
上記と同様に損傷した多孔質低ｋ誘電体膜を、式Ｃ8Ｈ22Ｏ6Ｓｉ2を有する有機ケイ素化合物１，２−ビス（トリメトキシシリル）エタン（（ＣＨ3Ｏ）3Ｓｉ−（ＣＨ2）2−Ｓｉ（ＯＣＨ3）3）に接触させた。これを上記と同様にＥＰ試験を使用して試験し、トルエンの拡散はなくＥＰ試験に合格した。変色は観察されず、またエリプソメーターによるシフトは生じなかった。ＸＲＦ分析はまた、１，２−ビス（トリメトキシシリル）エタンによる１０サイクルの処理後の細孔中へのＴａの拡散がないことを示した。
前述の記述は主として例示の目的のためのものである。本発明をその実施形態の実例に関して示し、また述べてきたが、本発明の精神及び範囲から逸脱することなくその形態及び詳細において前述のまた様々な他の変更形態、省略形態、及び追加形態をこの中で行うことができることを当業熟練者は理解するはずである。

Claims (15)

  1. 細孔封止層を形成するための方法であって、
    ａ）反応器中に多孔質低誘電率層を有する基材を提供する工程、
    ｂ）前記基材を、式Ａ〜Ｇ
    を有する化合物からなる群より選択される少なくとも１種の有機ケイ素化合物であって、式中、Ｒ2及びＲ3がそれぞれ独立して水素原子、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ5〜Ｃ12のアリール基、Ｃ2〜Ｃ10の直鎖又は分岐のアルケニル基、及びＣ2〜Ｃ10の直鎖又は分岐のアルキニル基からなる群より選択され、Ｒ4がＣ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルケニル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルキニル基、及びＣ5〜Ｃ12のアリール基から選択され、Ｒ5が直鎖又は分岐のＣ1〜Ｃ3アルキレンブリッジであり、Ｒ7がＳｉ原子とともに四員環、五員環、又は六員環を形成するＣ2〜Ｃ10アルキルジラジカルから選択され、ｍ＝０、１又は２、ｎ＝０、１又は２である少なくとも１種の有機ケイ素化合物と接触させて、前記多孔質低誘電率層の表面の少なくとも一部の上に吸収有機ケイ素化合物を提供する工程、
    ｃ）前記反応器をパージガスでパージする工程、
    ｄ）前記反応器中にプラズマを導入して前記吸収有機ケイ素化合物と反応させる工程、並びに
    ｅ）前記反応器をパージガスでパージし、前記細孔封止層の所望の厚さが前記表面上に形成され、封止された誘電率層が得られるまで工程ｂ）〜ｅ）を繰り返す工程
    を含み、
    前記プラズマは、窒素（Ｎ2）、アルゴン（Ａｒ）、ヘリウム（Ｈｅ）、水素（Ｈ）、及びアンモニア（ＮＨ3）からなる群から選択される少なくとも一種であり、前記多孔質低誘電率層が第１の誘電率を有し、封止された低誘電率層が第２の誘電率を有し、前記第１の誘電率と前記第２の誘電率の差が０．５以下である、方法。
  2. 前記少なくとも１種の有機ケイ素化合物が式Ａを有する化合物を含み、トリメトキシメチルシラン、ジメトキシジメチルシラン、トリエトキシメチルシラン、ジエトキシジメチルシラン、トリメトキシシラン、ジメトキシメチルシラン、ジエトキシメチルシラン、ジメトキシビニルメチルシラン、ジメトキシジビニルシラン、ジエトキシビニルメチルシラン、及びジエトキシジビニルシランからなる群より選択される、請求項１に記載の方法。
  3. 前記少なくとも１種の有機ケイ素化合物が式Ｂを有する化合物を含み、１，１，３，３−テトラメトキシ−１、３−ジメチルジシロキサン、１，１，３，３−テトラエトキシ−１，３−ジメチルジシロキサン、１，３−ジメトキシ−１，１，３，３−テトラメチルジシロキサン、及び１，３−ジエトキシ−１，１，３，３−テトラメチルジシロキサンからなる群より選択される、請求項１に記載の方法。
  4. 前記少なくとも１種の有機ケイ素化合物が式Ｃを有する化合物を含み、ジメチルジアセトキシシラン及びメチルトリアセトキシシランからなる群より選択される、請求項１に記載の方法。
  5. 前記少なくとも１種の有機ケイ素化合物が式Ｄを有する化合物を含み、１，１，３，３−テトラアセトキシ−１，３−ジメチルジシロキサン及び１，３−ジアセトキシ−１，１，３，３−テトラメチルジシロキサンからなる群より選択される、請求項１に記載の方法。
  6. 前記少なくとも１種の有機ケイ素化合物が式Ｅを有する化合物を含み、１−メチル−１−メトキシ−１−シラシクロペンタン、１−メチル−１−エトキシ−１−シラシクロペンタン、１−メチル−１−イソ−プロポキシ−１−シラシクロペンタン、１−メチル−１−ｎ−プロポキシ−１−シラシクロペンタン、１−メチル−１−ｎ−ブトキシ−１−シラシクロペンタン、１−メチル−１−ｓｅｃ−ブトキシ−１−シラシクロペンタン、１−メチル−１−イソ−ブトキシ−１−シラシクロペンタン、１−メチル−１−ｔｅｒｔ−ブトキシ−１−シラシクロペンタン、１−メトキシ−１−シラシクロペンタン、１−エトキシ−１−シラシクロペンタン、１−メチル−１−メトキシ−１−シラシクロブタン、１−メチル−１−エトキシ−１−シラシクロブタン、１−メトキシ−１−シラシクロブタン、及び１−エトキシ−１−シラシクロブタンからなる群より選択される、請求項１に記載の方法。
  7. 前記少なくとも１種の有機ケイ素化合物が式Ｆを有する化合物を含み、１，２−ビス（ジメトキシメチルシリル）メタン、１，２−ビス（ジエトキシメチルシリル）メタン、１，２−ビス（ジメトキシメチルシリル）エタン、及び１，２−ビス（ジエトキシメチルシリル）エタンからなる群より選択される、請求項１に記載の方法。
  8. 前記細孔封止層の厚さが約５ｎｍ以下である、請求項１に記載の方法。
  9. 前記細孔封止層の厚さが約３ｎｍ以下である、請求項１に記載の方法。
  10. 前記細孔封止層の厚さが約１ｎｍ以下である、請求項１に記載の方法。
  11. 前記差が０．４以下である、請求項１に記載の方法。
  12. 前記差が０．２以下である、請求項１に記載の方法。
  13. 前記多孔質低誘電率層が金属をさらに含み、多孔質低誘電体膜上の前記細孔封止層の第１の堆積速度は、前記金属上の前記細孔封止層の第２の堆積速度と比較して２倍〜１０倍大きい、請求項１に記載の方法。
  14. プラズマ強化原子層堆積プロセス（ＰＥＡＬＤ）、プラズマ強化サイクリック化学気相成長プロセス（ＰＥＣＣＶＤ）又はプラズマ強化ＡＬＤ様プロセスによって細孔封止層を形成する方法であって、
    ａ）反応器中に多孔質低誘電率層を有する基材を提供する工程、
    ｂ）前記基材を、式Ａ〜Ｇ
    を有する化合物からなる群より選択される少なくとも１種の有機ケイ素化合物であって、式中、Ｒ2及びＲ3がそれぞれ独立して水素原子、Ｃ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ5〜Ｃ12のアリール基、Ｃ2〜Ｃ10の直鎖又は分岐のアルケニル基、及びＣ2〜Ｃ10の直鎖又は分岐のアルキニル基からなる群より選択され、Ｒ4がＣ1〜Ｃ10の直鎖のアルキル基、Ｃ3〜Ｃ10の分岐のアルキル基、Ｃ3〜Ｃ10の環状のアルキル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルケニル基、Ｃ3〜Ｃ10の直鎖又は分岐のアルキニル基、及びＣ5〜Ｃ12のアリール基から選択され、Ｒ5が直鎖又は分岐のＣ1〜Ｃ3アルキレンブリッジであり、Ｒ7がＳｉ原子とともに四員環、五員環、又は六員環を形成するＣ2〜Ｃ10アルキルジラジカルから選択され、ｍ＝０、１又は２、ｎ＝０、１又は２である少なくとも１種の有機ケイ素化合物と接触させて、前記多孔質低誘電率層の表面の少なくとも一部の上に吸収有機ケイ素化合物を提供する工程、
    ｃ）前記反応器をパージガスでパージする工程、
    ｄ）前記反応器中にプラズマを導入して前記吸収有機ケイ素化合物と反応させる工程、
    ｅ）前記反応器をパージガスでパージする工程、
    ｆ）式Ａ〜Ｇを有するが工程ｂ）における少なくとも１種の有機ケイ素化合物とは異なる少なくとも１種の有機ケイ素化合物を前記反応器中に導入する工程、
    ｇ）前記反応器をパージガスでパージする工程、
    ｈ）前記反応器中にプラズマを導入して吸収有機ケイ素化合物と反応させる工程、並びに
    ｉ）前記反応器をパージガスでパージし、前記膜の所望の厚さが得られるまで工程ｂ）〜ｉ）を繰り返す工程
    を含む、方法。
  15. 工程ｆ）の前に工程ｂ）〜ｅ）を複数のサイクル繰り返す、請求項１４に記載の方法。
JP2015160150A 2014-08-14 2015-08-14 多孔質低誘電率膜上に細孔封止層を設けるための方法及び組成物 Active JP6298023B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462037392P 2014-08-14 2014-08-14
US62/037,392 2014-08-14
US14/820,982 US20160049293A1 (en) 2014-08-14 2015-08-07 Method and composition for providing pore sealing layer on porous low dielectric constant films
US14/820,982 2015-08-07

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017246067A Division JP2018064119A (ja) 2014-08-14 2017-12-22 多孔質低誘電率膜上に細孔封止層を設けるための方法及び組成物

Publications (2)

Publication Number Publication Date
JP2016042576A JP2016042576A (ja) 2016-03-31
JP6298023B2 true JP6298023B2 (ja) 2018-03-20

Family

ID=53836013

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2015160150A Active JP6298023B2 (ja) 2014-08-14 2015-08-14 多孔質低誘電率膜上に細孔封止層を設けるための方法及び組成物
JP2017246067A Pending JP2018064119A (ja) 2014-08-14 2017-12-22 多孔質低誘電率膜上に細孔封止層を設けるための方法及び組成物

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2017246067A Pending JP2018064119A (ja) 2014-08-14 2017-12-22 多孔質低誘電率膜上に細孔封止層を設けるための方法及び組成物

Country Status (7)

Country Link
US (2) US20160049293A1 (ja)
EP (1) EP2993687B1 (ja)
JP (2) JP6298023B2 (ja)
KR (2) KR101741159B1 (ja)
CN (1) CN105401131B (ja)
SG (1) SG10201506348YA (ja)
TW (2) TWI598456B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9922818B2 (en) * 2014-06-16 2018-03-20 Versum Materials Us, Llc Alkyl-alkoxysilacyclic compounds
US11124876B2 (en) 2015-03-30 2021-09-21 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploitation des Procédés Georges Claude Si-containing film forming precursors and methods of using the same
US20160300757A1 (en) * 2015-04-07 2016-10-13 Applied Materials, Inc. Dielectric constant recovery
JP6499001B2 (ja) 2015-04-20 2019-04-10 東京エレクトロン株式会社 多孔質膜をエッチングする方法
US10468244B2 (en) * 2016-08-30 2019-11-05 Versum Materials Us, Llc Precursors and flowable CVD methods for making low-K films to fill surface features
US11017998B2 (en) 2016-08-30 2021-05-25 Versum Materials Us, Llc Precursors and flowable CVD methods for making low-K films to fill surface features
KR101868483B1 (ko) 2016-10-13 2018-07-23 경북대학교 산학협력단 영상 대조에 따른 두개의 에지 블러 파라미터 예측 방법
US10192734B2 (en) 2016-12-11 2019-01-29 L'Air Liquide, Société Anonyme pour l'Etude et l'Exploration des Procédés Georges Claude Short inorganic trisilylamine-based polysilazanes for thin film deposition
US11591692B2 (en) * 2017-02-08 2023-02-28 Versum Materials Us, Llc Organoamino-polysiloxanes for deposition of silicon-containing films
JP6663400B2 (ja) * 2017-09-11 2020-03-11 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US10354883B2 (en) * 2017-10-03 2019-07-16 Mattson Technology, Inc. Surface treatment of silicon or silicon germanium surfaces using organic radicals
US20190134663A1 (en) * 2017-10-27 2019-05-09 Versum Materials Us, Llc Silacyclic Compounds and Methods for Depositing Silicon-Containing Films Using Same
EP3887566A4 (en) * 2018-11-27 2022-08-24 Versum Materials US, LLC 1-METHYL-1-ISO-PROPOXY-SILACYCLOALKANES AND DENSE ORGANOSILICON FILMS MADE THEREOF
US20210017198A1 (en) * 2019-04-05 2021-01-21 Versum Materials Us, Llc Organoamino-Functionalized Cyclic Oligosiloxanes For Deposition Of Silicon-Containing Films
KR20210028093A (ko) * 2019-08-29 2021-03-11 에이에스엠 아이피 홀딩 비.브이. 유전체 층을 포함하는 구조체 및 이를 형성하는 방법
CN114556527A (zh) * 2019-09-13 2022-05-27 弗萨姆材料美国有限责任公司 单烷氧基硅烷和二烷氧基硅烷以及由其制备的致密有机二氧化硅膜
US11837618B1 (en) 2020-08-21 2023-12-05 Samsung Electronics Co., Ltd. Image sensor including a protective layer
CN116419987A (zh) * 2020-09-22 2023-07-11 弗萨姆材料美国有限责任公司 增强介电膜性能的添加剂
EP4211291A4 (en) * 2020-10-20 2024-05-22 Versum Materials US, LLC ALKOXYDISILOXANES AND DENSE ORGANOSILICON FILMS MADE THEREFROM

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3496862B2 (ja) * 1997-02-17 2004-02-16 北辰工業株式会社 新規ケイ素含有高分子化合物およびその調製法
US9061317B2 (en) * 2002-04-17 2015-06-23 Air Products And Chemicals, Inc. Porogens, porogenated precursors and methods for using the same to provide porous organosilica glass films with low dielectric constants
US7135408B2 (en) * 2002-10-30 2006-11-14 Taiwan Semiconductor Manufacturing Company, Ltd. Metal barrier integrity via use of a novel two step PVD-ALD deposition procedure
US7345000B2 (en) * 2003-10-10 2008-03-18 Tokyo Electron Limited Method and system for treating a dielectric film
JP2006111738A (ja) * 2004-10-15 2006-04-27 Jsr Corp 表面疎水化用組成物、表面疎水化方法、半導体装置およびその製造方法
US7718544B2 (en) * 2005-06-30 2010-05-18 Asm Japan K.K. Method of forming silicon-containing insulation film having low dielectric constant and low diffusion coefficient
US20070299239A1 (en) 2006-06-27 2007-12-27 Air Products And Chemicals, Inc. Curing Dielectric Films Under A Reducing Atmosphere
WO2008008319A2 (en) * 2006-07-10 2008-01-17 President And Fellows Of Harvard College Selective sealing of porous dielectric materials
US7500397B2 (en) * 2007-02-15 2009-03-10 Air Products And Chemicals, Inc. Activated chemical process for enhancing material properties of dielectric films
JP5181512B2 (ja) * 2007-03-30 2013-04-10 富士通セミコンダクター株式会社 電子デバイスの製造方法
WO2009102363A2 (en) * 2007-11-15 2009-08-20 Stc.Unm Ultra-thin microporous/hybrid materials
US7998875B2 (en) * 2007-12-19 2011-08-16 Lam Research Corporation Vapor phase repair and pore sealing of low-K dielectric materials
US20090324849A1 (en) * 2007-12-28 2009-12-31 Varian Semiconductor Equipement Associates, Inc. Method for sealing pores in a porous substrate
US8236684B2 (en) * 2008-06-27 2012-08-07 Applied Materials, Inc. Prevention and reduction of solvent and solution penetration into porous dielectrics using a thin barrier layer
US8283260B2 (en) * 2008-08-18 2012-10-09 Air Products And Chemicals, Inc. Process for restoring dielectric properties
CN102054757B (zh) * 2009-11-10 2013-09-11 中芯国际集成电路制造(上海)有限公司 集成电路铜互连结构的制作方法
US8357608B2 (en) * 2010-08-09 2013-01-22 International Business Machines Corporation Multi component dielectric layer
JP5566334B2 (ja) * 2010-12-28 2014-08-06 麒麟麦酒株式会社 ガスバリア性プラスチック成形体及びその製造方法
US8785215B2 (en) 2012-05-31 2014-07-22 Asm Ip Holding B.V. Method for repairing damage of dielectric film by cyclic processes
US10211310B2 (en) * 2012-06-12 2019-02-19 Novellus Systems, Inc. Remote plasma based deposition of SiOC class of films
TW201403711A (zh) 2012-07-02 2014-01-16 Applied Materials Inc 利用氣相化學暴露之低ｋ介電質損傷修復
TWI739285B (zh) * 2014-02-04 2021-09-11 荷蘭商Ａｓｍ Ｉｐ控股公司 金屬、金屬氧化物與介電質的選擇性沉積

Also Published As

Publication number Publication date
EP2993687B1 (en) 2020-02-05
TW201726966A (zh) 2017-08-01
SG10201506348YA (en) 2016-03-30
EP2993687A1 (en) 2016-03-09
CN105401131B (zh) 2018-10-19
KR20180037096A (ko) 2018-04-11
TWI634229B (zh) 2018-09-01
JP2018064119A (ja) 2018-04-19
JP2016042576A (ja) 2016-03-31
US20160049293A1 (en) 2016-02-18
KR102376352B1 (ko) 2022-03-17
US20180277360A1 (en) 2018-09-27
TWI598456B (zh) 2017-09-11
KR101741159B1 (ko) 2017-05-29
TW201623667A (zh) 2016-07-01
KR20160021722A (ko) 2016-02-26
CN105401131A (zh) 2016-03-16

Similar Documents

Publication Publication Date Title
JP6298023B2 (ja) 多孔質低誘電率膜上に細孔封止層を設けるための方法及び組成物
JP6950012B2 (ja) ＳｉＯＣＮ薄膜の形成
US20220157601A1 (en) Precursors and Flowable CVD Methods for Making Low-K Films to Fill Surface Features
JP7139475B2 (ja) ケイ素含有膜の堆積のための組成物及びそれを用いた方法
CN107429391B (zh) 组合物和使用所述组合物沉积含硅膜的方法
US8445075B2 (en) Method to minimize wet etch undercuts and provide pore sealing of extreme low k (k<2.5) dielectrics
JP2018011057A (ja) 周期的処理を使用した選択的膜堆積のための方法及び装置
JP5174435B2 (ja) ウェットエッチングアンダカットを最小にし且つ超低ｋ（ｋ＜２．５）誘電体をポアシーリングする方法
US8932674B2 (en) Vapor deposition methods of SiCOH low-k films
KR20150022677A (ko) 유기아미노실란 어닐링을 이용한 SiOCH 막의 형성 방법
US20210043446A1 (en) Precursors and Flowable CVD Methods for Making Low-K Films to Fill Surface Features
JP2023507326A (ja) 炭素含有量が調整可能な炭窒化ケイ素間隙充填
CN114174553A (zh) 组合物和使用该组合物沉积含硅膜的方法
TWI850530B (zh) 用於沉積含矽膜的組合物及方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161004

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20161227

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170404

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20170718

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170822

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20171222

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20180105

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180123

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180222

R150 Certificate of patent or registration of utility model

Ref document number: 6298023

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250