JP6291007B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP6291007B2 JP6291007B2 JP2016197760A JP2016197760A JP6291007B2 JP 6291007 B2 JP6291007 B2 JP 6291007B2 JP 2016197760 A JP2016197760 A JP 2016197760A JP 2016197760 A JP2016197760 A JP 2016197760A JP 6291007 B2 JP6291007 B2 JP 6291007B2
- Authority
- JP
- Japan
- Prior art keywords
- conductive layer
- transistor
- layer
- oxide semiconductor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000004065 semiconductor Substances 0.000 title claims description 269
- 229910052733 gallium Inorganic materials 0.000 claims description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 4
- 229910052802 copper Inorganic materials 0.000 claims description 4
- 239000010949 copper Substances 0.000 claims description 4
- 229910052738 indium Inorganic materials 0.000 claims description 3
- 229910052725 zinc Inorganic materials 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 491
- 239000010408 film Substances 0.000 description 156
- 239000000463 material Substances 0.000 description 62
- 238000005530 etching Methods 0.000 description 46
- 238000010438 heat treatment Methods 0.000 description 42
- 239000007789 gas Substances 0.000 description 41
- 230000015572 biosynthetic process Effects 0.000 description 37
- 239000000758 substrate Substances 0.000 description 32
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 30
- 230000000694 effects Effects 0.000 description 29
- 238000000034 method Methods 0.000 description 29
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 28
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 23
- 229910052760 oxygen Inorganic materials 0.000 description 23
- 239000001301 oxygen Substances 0.000 description 23
- 239000003990 capacitor Substances 0.000 description 22
- 238000004519 manufacturing process Methods 0.000 description 22
- 229910044991 metal oxide Inorganic materials 0.000 description 21
- 150000004706 metal oxides Chemical class 0.000 description 21
- 239000012298 atmosphere Substances 0.000 description 19
- 229910007541 Zn O Inorganic materials 0.000 description 17
- 239000011787 zinc oxide Substances 0.000 description 16
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 14
- 229910052786 argon Inorganic materials 0.000 description 14
- 238000004544 sputter deposition Methods 0.000 description 14
- 238000001312 dry etching Methods 0.000 description 13
- 230000005684 electric field Effects 0.000 description 13
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 12
- 239000000460 chlorine Substances 0.000 description 12
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 230000006870 function Effects 0.000 description 11
- 229910052739 hydrogen Inorganic materials 0.000 description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 11
- 229910052719 titanium Inorganic materials 0.000 description 11
- 239000010936 titanium Substances 0.000 description 11
- 229910052721 tungsten Inorganic materials 0.000 description 11
- 239000010937 tungsten Substances 0.000 description 11
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 10
- 239000001257 hydrogen Substances 0.000 description 10
- 229910052814 silicon oxide Inorganic materials 0.000 description 10
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 8
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 8
- 239000001307 helium Substances 0.000 description 8
- 229910052734 helium Inorganic materials 0.000 description 8
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 8
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 8
- 229910018503 SF6 Inorganic materials 0.000 description 7
- 230000006866 deterioration Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 229910000449 hafnium oxide Inorganic materials 0.000 description 7
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 description 7
- 239000011261 inert gas Substances 0.000 description 7
- 229910052757 nitrogen Inorganic materials 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- SFZCNBIFKDRMGX-UHFFFAOYSA-N sulfur hexafluoride Chemical compound FS(F)(F)(F)(F)F SFZCNBIFKDRMGX-UHFFFAOYSA-N 0.000 description 7
- 229960000909 sulfur hexafluoride Drugs 0.000 description 7
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 7
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 6
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 6
- 239000000956 alloy Substances 0.000 description 6
- 229910052801 chlorine Inorganic materials 0.000 description 6
- 230000007547 defect Effects 0.000 description 6
- 229910052735 hafnium Inorganic materials 0.000 description 6
- 239000012535 impurity Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 239000002356 single layer Substances 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 229910005191 Ga 2 O 3 Inorganic materials 0.000 description 5
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 5
- 239000000969 carrier Substances 0.000 description 5
- 150000002431 hydrogen Chemical class 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- CURLTUGMZLYLDI-UHFFFAOYSA-N Carbon dioxide Chemical compound O=C=O CURLTUGMZLYLDI-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 description 4
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- 229910006404 SnO 2 Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 239000013078 crystal Substances 0.000 description 4
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 4
- 229910003437 indium oxide Inorganic materials 0.000 description 4
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(iii) oxide Chemical compound [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- QKCGXXHCELUCKW-UHFFFAOYSA-N n-[4-[4-(dinaphthalen-2-ylamino)phenyl]phenyl]-n-naphthalen-2-ylnaphthalen-2-amine Chemical compound C1=CC=CC2=CC(N(C=3C=CC(=CC=3)C=3C=CC(=CC=3)N(C=3C=C4C=CC=CC4=CC=3)C=3C=C4C=CC=CC4=CC=3)C3=CC4=CC=CC=C4C=C3)=CC=C21 QKCGXXHCELUCKW-UHFFFAOYSA-N 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 208000005156 Dehydration Diseases 0.000 description 3
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000009471 action Effects 0.000 description 3
- 125000004429 atom Chemical group 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 230000018044 dehydration Effects 0.000 description 3
- 238000006297 dehydration reaction Methods 0.000 description 3
- 238000006356 dehydrogenation reaction Methods 0.000 description 3
- 229910052731 fluorine Inorganic materials 0.000 description 3
- 239000011737 fluorine Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 239000011572 manganese Substances 0.000 description 3
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 3
- 230000003071 parasitic effect Effects 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 3
- 229910001887 tin oxide Inorganic materials 0.000 description 3
- -1 tungsten nitride Chemical class 0.000 description 3
- 229910052724 xenon Inorganic materials 0.000 description 3
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 3
- 239000011701 zinc Substances 0.000 description 3
- VXEGSRKPIUDPQT-UHFFFAOYSA-N 4-[4-(4-methoxyphenyl)piperazin-1-yl]aniline Chemical compound C1=CC(OC)=CC=C1N1CCN(C=2C=CC(N)=CC=2)CC1 VXEGSRKPIUDPQT-UHFFFAOYSA-N 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 2
- XEEYBQQBJWHFJM-UHFFFAOYSA-N Iron Chemical compound [Fe] XEEYBQQBJWHFJM-UHFFFAOYSA-N 0.000 description 2
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 2
- 229910019092 Mg-O Inorganic materials 0.000 description 2
- 229910019395 Mg—O Inorganic materials 0.000 description 2
- 229910052779 Neodymium Inorganic materials 0.000 description 2
- 229910003902 SiCl 4 Inorganic materials 0.000 description 2
- QCWXUUIWCKQGHC-UHFFFAOYSA-N Zirconium Chemical compound [Zr] QCWXUUIWCKQGHC-UHFFFAOYSA-N 0.000 description 2
- 239000012300 argon atmosphere Substances 0.000 description 2
- 230000006399 behavior Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 229910052790 beryllium Inorganic materials 0.000 description 2
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 2
- 229910002092 carbon dioxide Inorganic materials 0.000 description 2
- 239000001569 carbon dioxide Substances 0.000 description 2
- 229910002091 carbon monoxide Inorganic materials 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 239000007772 electrode material Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 125000002887 hydroxy group Chemical group [H]O* 0.000 description 2
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052749 magnesium Inorganic materials 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 229910052748 manganese Inorganic materials 0.000 description 2
- WPBNNNQJVZRUHP-UHFFFAOYSA-L manganese(2+);methyl n-[[2-(methoxycarbonylcarbamothioylamino)phenyl]carbamothioyl]carbamate;n-[2-(sulfidocarbothioylamino)ethyl]carbamodithioate Chemical compound [Mn+2].[S-]C(=S)NCCNC([S-])=S.COC(=O)NC(=S)NC1=CC=CC=C1NC(=S)NC(=O)OC WPBNNNQJVZRUHP-UHFFFAOYSA-L 0.000 description 2
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- 239000012299 nitrogen atmosphere Substances 0.000 description 2
- SIWVEOZUMHYXCS-UHFFFAOYSA-N oxo(oxoyttriooxy)yttrium Chemical compound O=[Y]O[Y]=O SIWVEOZUMHYXCS-UHFFFAOYSA-N 0.000 description 2
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 description 2
- 238000005240 physical vapour deposition Methods 0.000 description 2
- 238000005268 plasma chemical vapour deposition Methods 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910052706 scandium Inorganic materials 0.000 description 2
- SIXSYDAISGFNSX-UHFFFAOYSA-N scandium atom Chemical compound [Sc] SIXSYDAISGFNSX-UHFFFAOYSA-N 0.000 description 2
- 239000005049 silicon tetrachloride Substances 0.000 description 2
- 238000003860 storage Methods 0.000 description 2
- 238000003786 synthesis reaction Methods 0.000 description 2
- 229910001936 tantalum oxide Inorganic materials 0.000 description 2
- FAQYAMRNWDIXMY-UHFFFAOYSA-N trichloroborane Chemical compound ClB(Cl)Cl FAQYAMRNWDIXMY-UHFFFAOYSA-N 0.000 description 2
- OYQCBJZGELKKPM-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O-2].[Zn+2].[O-2].[In+3] OYQCBJZGELKKPM-UHFFFAOYSA-N 0.000 description 2
- 229910052726 zirconium Inorganic materials 0.000 description 2
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- DGAQECJNVWCQMB-PUAWFVPOSA-M Ilexoside XXIX Chemical compound C[C@@H]1CC[C@@]2(CC[C@@]3(C(=CC[C@H]4[C@]3(CC[C@@H]5[C@@]4(CC[C@@H](C5(C)C)OS(=O)(=O)[O-])C)C)[C@@H]2[C@]1(C)O)C)C(=O)O[C@H]6[C@@H]([C@H]([C@@H]([C@H](O6)CO)O)O)O.[Na+] DGAQECJNVWCQMB-PUAWFVPOSA-M 0.000 description 1
- 108010083687 Ion Pumps Proteins 0.000 description 1
- PWHULOQIROXLJO-UHFFFAOYSA-N Manganese Chemical compound [Mn] PWHULOQIROXLJO-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 229910020781 SixOy Inorganic materials 0.000 description 1
- 229910020923 Sn-O Inorganic materials 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- GPBUGPUPKAGMDK-UHFFFAOYSA-N azanylidynemolybdenum Chemical compound [Mo]#N GPBUGPUPKAGMDK-UHFFFAOYSA-N 0.000 description 1
- 238000005513 bias potential Methods 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 239000010931 gold Substances 0.000 description 1
- 229910052736 halogen Inorganic materials 0.000 description 1
- 150000002367 halogens Chemical class 0.000 description 1
- 150000004678 hydrides Chemical class 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 229910052740 iodine Inorganic materials 0.000 description 1
- 229910052742 iron Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- QSHDDOUJBYECFT-UHFFFAOYSA-N mercury Chemical compound [Hg] QSHDDOUJBYECFT-UHFFFAOYSA-N 0.000 description 1
- 229910052753 mercury Inorganic materials 0.000 description 1
- 229910001507 metal halide Inorganic materials 0.000 description 1
- 150000005309 metal halides Chemical class 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 229910052756 noble gas Inorganic materials 0.000 description 1
- QGLKJKCYBOYXKC-UHFFFAOYSA-N nonaoxidotritungsten Chemical compound O=[W]1(=O)O[W](=O)(=O)O[W](=O)(=O)O1 QGLKJKCYBOYXKC-UHFFFAOYSA-N 0.000 description 1
- 229940038504 oxygen 100 % Drugs 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000002040 relaxant effect Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000011734 sodium Substances 0.000 description 1
- 229910052708 sodium Inorganic materials 0.000 description 1
- 238000005477 sputtering target Methods 0.000 description 1
- 238000000859 sublimation Methods 0.000 description 1
- 230000008022 sublimation Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 150000003608 titanium Chemical class 0.000 description 1
- 229910001930 tungsten oxide Inorganic materials 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 229910052720 vanadium Inorganic materials 0.000 description 1
- 238000012795 verification Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41725—Source or drain electrodes for field effect devices
- H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
- H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
Landscapes
- Microelectronics & Electronic Packaging (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Computer Hardware Design (AREA)
- Thin Film Transistor (AREA)
- Semiconductor Memories (AREA)
- Electrodes Of Semiconductors (AREA)
- Non-Volatile Memory (AREA)
- Bipolar Transistors (AREA)
- Noodles (AREA)
- Mechanical Treatment Of Semiconductor (AREA)
Description
ることで機能する素子及び装置全般を指すものである。
られた材料であり、液晶表示装置などに必要とされる透明電極の材料として用いられてい
る。
、例えば、酸化タングステン、酸化錫、酸化インジウム、酸化亜鉛などがあり、このよう
な金属酸化物をチャネル形成領域に用いた薄膜トランジスタが既に知られている(例えば
、特許文献1乃至特許文献4、非特許文献1等参照)。
ば、ホモロガス相を有するInGaO3(ZnO)m(m:自然数)は、In、Ga及び
Znを有する多元系酸化物半導体として知られている(例えば、非特許文献2乃至非特許
文献4等参照)。
ンジスタのチャネル形成領域に適用可能であることが確認されている(例えば、特許文献
5、非特許文献5及び非特許文献6等参照)。
を達成するためには、トランジスタの微細化は必須である。
。例えば、ソース電極及びドレイン電極と、チャネル形成領域とは電気的に接続されるが
、微細化に伴う被覆性の低下などに起因して、断線や接続不良などが生じうる。
効果とは、トランジスタの微細化(チャネル長(L)の縮小)に伴って顕在化する電気特
性の劣化である。短チャネル効果は、ドレイン電極の電界の効果がソース電極にまでおよ
ぶことに起因するものである。短チャネル効果の具体例としては、しきい値電圧の低下、
S値の増大、漏れ電流の増大などがある。特に、酸化物半導体を用いたトランジスタは、
室温においてシリコンを用いたトランジスタと比較してオフ電流が小さいことが知られて
おり、これは熱励起により生じるキャリアが少ない、つまりキャリア密度が小さいためと
考えられる。このようなキャリア密度が小さい材料を用いたトランジスタでは、しきい値
電圧の低下などの短チャネル効果が現れやすい傾向にある。
を目的の一とする。または、良好な特性を維持しつつ微細化を達成した半導体装置の提供
を目的の一とする。
レイン電極と、酸化物半導体層と重なるゲート電極と、酸化物半導体層とゲート電極との
間に設けられたゲート絶縁層と、を有し、ソース電極またはドレイン電極は、第1の導電
層と、第1の導電層の端部よりチャネル長方向に伸長した領域を有する第2の導電層と、
を含む半導体装置である。
ましい。
するのが好ましい。
電極及びドレイン電極と、酸化物半導体層と重なるゲート電極と、酸化物半導体層とゲー
ト電極との間に設けられたゲート絶縁層と、を有し、ソース電極及びドレイン電極は、第
1の導電層と、第1の導電層よりも高抵抗である第2の導電層と、を含み、第2の導電層
において、酸化物半導体層と接する半導体装置である。
電極及びドレイン電極と、酸化物半導体層と重なるゲート電極と、酸化物半導体層とゲー
ト電極との間に設けられたゲート絶縁層と、を有し、ソース電極及びドレイン電極は、第
1の導電層と、第1の導電層よりも高抵抗である第2の導電層と、を含み、第2の導電層
及び第1の導電層において、酸化物半導体層と接する半導体装置である。
好ましい。
ル形成領域と接するソース電極及びドレイン電極と、チャネル形成領域と重なるゲート電
極と、酸化物半導体層とゲート電極との間に設けられたゲート絶縁層と、を有し、ソース
電極及びドレイン電極において、酸化物半導体層のチャネル形成領域と接する領域は、そ
の他の領域よりも高抵抗である半導体装置である。
酸化物半導体層と接し、かつ、ソース電極またはドレイン電極と、酸化物半導体層との間
に絶縁層を有するのが好ましい。
、表示装置や記憶装置、集積回路などは半導体装置に含まれうる。
は「直下」であることを限定するものではない。例えば、「ゲート絶縁層上のゲート電極
」の表現であれば、ゲート絶縁層とゲート電極との間に他の構成要素を含むものを除外し
ない。また、「上」「下」の用語は説明の便宜のために用いる表現に過ぎず、特に言及す
る場合を除き、その上下を入れ替えたものも含む。
定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、
その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配
線」が一体となって形成されている場合をなどをも含む。
る場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。
このため、本明細書においては、「ソース電極」や「ドレイン電極」の用語は、入れ替え
て用いることができるものとする。
」を介して接続されている場合が含まれる。ここで、「何らかの電気的作用を有するもの
」は、接続対象間での電気信号の授受を可能とするものであれば、特に制限を受けない。
例えば、「何らかの電気的作用を有するもの」には、電極や配線をはじめ、トランジスタ
などのスイッチング素子、抵抗素子、インダクタ、キャパシタ、その他の各種機能を有す
る素子などが含まれる。
ある。
第2の導電層に、第1の導電層の端部よりチャネル長方向に伸長した領域を設けることで
、ソース電極及びドレイン電極上に半導体層を形成する際の被覆性が向上する。このため
、接続不良などの発生が抑制される。
を高抵抗領域とすることで、ソース電極とドレイン電極の間の電界を緩和することができ
る。このため、しきい値電圧低下などの短チャネル効果を抑制することができる。
トランジスタサイズを十分に小さくすることが可能になる。トランジスタサイズを十分に
小さくすることで、トランジスタを用いた半導体装置の占める面積が小さくなり、基板あ
たりの半導体装置の取り数が増大する。これにより、半導体装置あたりの製造コストは抑
制される。また、半導体装置が小型化されるため、同程度の大きさでさらに機能が高めら
れた半導体装置を実現することができる。また、チャネル長の縮小による、動作の高速化
、低消費電力化などの効果を得ることもできる。つまり、開示する発明の一態様により酸
化物半導体を用いたトランジスタの微細化が達成されることで、これに付随する様々な効
果を得ることが可能である。
維持しつつ、微細化を達成した半導体装置を提供することができる。
の説明に限定されず、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細
を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示
す実施の形態の記載内容に限定して解釈されるものではない。
際の位置、大きさ、範囲などを表していない場合がある。このため、開示する発明は、必
ずしも、図面等に開示された位置、大きさ、範囲などに限定されない。
を避けるために付すものであり、数的に限定するものではないことを付記する。
本実施の形態では、開示する発明の一態様に係る半導体装置の構成及びその作製工程の例
について、図1乃至図3を参照して説明する。
図1(A)乃至図1(D)に、半導体装置の例として、トランジスタの断面構造を示す。
図1(A)乃至図1(D)では、開示する発明の一態様に係るトランジスタとして、トッ
プゲート型のトランジスタを示している。
2の導電層145aが順に積層されたソース電極と、第1の導電層142b及び第2の導
電層145bが順に積層されたドレイン電極と、ソース電極上に設けられた絶縁層143
aと、ドレイン電極上に設けられた絶縁層143bと、絶縁層143a及び絶縁層143
b上に設けられた酸化物半導体層144と、酸化物半導体層144上に設けられたゲート
絶縁層146と、ゲート絶縁層146上に設けられたゲート電極148と、を有している
。
142aの端部よりチャネル長方向(キャリアの流れる方向)に伸長した領域を有してお
り、第2の導電層145aと酸化物半導体層144の少なくともチャネル形成領域とは接
している。また、第2の導電層145bは、第1の導電層142bの端部よりチャネル長
方向に伸長した領域を有しており、第2の導電層145bと酸化物半導体層144の少な
くともチャネル形成領域とは接している。
方向(キャリアの流れる方向)にドレイン電極に向かって伸長した領域を有している。ま
た、第2の導電層145bは、第1の導電層142bの端部よりチャネル長方向にソース
電極に向かって伸長した領域を有している。
の一は、絶縁層143a、143bの有無である。図1(B)に示すトランジスタ170
は、第2の導電層145a及び第2の導電層145bの上面及び端部に接するように、酸
化物半導体層144が設けられている。
導電層145aは、第1の導電層142aの端部よりチャネル長方向に伸長した領域を有
しており、第2の導電層145bは、第1の導電層142bの端部よりチャネル長方向に
伸長した領域を有している。
の一は、第1の導電層142a及び第2の導電層145aの積層順、及び第1の導電層1
42b及び第2の導電層145bの積層順である。図1(C)に示すトランジスタ180
は、第2の導電層145a及び第1の導電層142aが順に積層されたソース電極と、第
2の導電層145b及び第1の導電層142bが順に積層されたドレイン電極と、を有し
ている。
導電層142aの端部よりチャネル長方向に伸長した領域を有しており、第2の導電層1
45bは、第1の導電層142bの端部よりチャネル長方向に伸長した領域を有している
。したがって、絶縁層143aは、第2の導電層145aにおいて第1の導電層142a
の端部よりチャネル長方向に伸長した領域と、第1の導電層142aと、に接して設けら
れている。また、絶縁層143bは、第2の導電層145bにおいて第1の導電層142
bの端部よりチャネル長方向に伸長した領域と、第1の導電層142bと、に接して設け
られている。
の一は、絶縁層143a、143bの有無である。図1(D)に示すトランジスタ190
では、第1の導電層142aと、第1の導電層142bと、第2の導電層145aにおい
て第1の導電層142aの端部よりチャネル長方向に伸長した領域と、第2の導電層14
5bにおいて第1の導電層142bの端部よりチャネル長方向に伸長した領域と、に接し
て酸化物半導体層144が設けられている。
142aの端部よりチャネル長方向に伸長した領域を有しており、第2の導電層145a
と酸化物半導体層144の少なくともチャネル形成領域とは接している。また、第2の導
電層145bは、第1の導電層142bの端部よりチャネル長方向に伸長した領域を有し
ており、第2の導電層145bと酸化物半導体層144の少なくともチャネル形成領域と
は接している。
以下、図2及び図3を用いて、図1に示すトランジスタの作製工程の例について説明する
。
まず、図2(A)乃至図2(F)を用いて、図1(A)に示すトランジスタ160の作製
工程の一例について説明する。なお、図1(B)に示すトランジスタ170は、絶縁層1
43a、143bを設けないこと以外は、トランジスタ160の作製工程を参酌すること
ができるため、詳細な記載を省略する。
して、第1の導電層142a、142bを形成する(図2(A)参照)。第1の導電膜の
膜厚は、例えば、50nm乃至500nmとする。
加熱処理に耐えうる程度の耐熱性を有していることが必要となる。例えば、ガラス基板、
セラミック基板、石英基板、サファイア基板など基板を用いることができる。また、絶縁
表面を有していれば、シリコンや炭化シリコンなどの単結晶半導体基板、多結晶半導体基
板、シリコンゲルマニウムなどの化合物半導体基板、SOI基板などを適用することも可
能であり、これらの基板上に半導体素子が設けられていてもよい。また、基板100上に
下地膜が設けられていても良い。
法を用いて形成することができる。また、第1の導電膜の材料としては、アルミニウム、
クロム、銅、タンタル、チタン、モリブデン、タングステンからから選ばれた元素やこれ
らの窒化物、上述した元素を成分とする合金等を用いることができる。マンガン、マグネ
シウム、ジルコニウム、ベリリウムのいずれか、またはこれらを複数組み合わせた材料を
用いてもよい。また、アルミニウムに、チタン、タンタル、タングステン、モリブデン、
クロム、ネオジム、スカンジウムから選ばれた元素、またはこれらを複数組み合わせた材
料を用いてもよい。
、チタン膜の単層構造、シリコンを含むアルミニウム膜の単層構造、アルミニウム膜上に
チタン膜が積層された2層構造、チタン膜とアルミニウム膜とチタン膜とが積層された3
層構造などが挙げられる。なお、第1の導電膜を単層構造とする場合には、テーパー形状
を有するソース電極及びドレイン電極への加工が容易であるというメリットがある。
物としては酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)
、酸化インジウム酸化スズ合金(In2O3−SnO2、ITOと略記する場合がある)
、酸化インジウム酸化亜鉛合金(In2O3−ZnO)、または、これらの金属酸化物材
料にシリコン若しくは酸化シリコンを含有させたものを用いることができる。
bの端部が、テーパー形状となるように行うことが好ましい。ここで、テーパー角α1及
びβ1は、それぞれ基板面に対して第1の導電層142a及び第1の導電層142bの端
部の側面のなす角であり、例えば30°以上60°以下であることが好ましい(図2(A
)参照)。
45を形成する。第2の導電膜145の膜厚は、3nm乃至30nm、好ましくは5nm
乃至15nmとする。
きる。つまり、第2の導電膜の材料としては、アルミニウム、クロム、銅、タンタル、チ
タン、モリブデン、タングステンからから選ばれた元素やこれらの窒化物、上述した元素
を成分とする合金等を用いることができる。マンガン、マグネシウム、ジルコニウム、ベ
リリウムのいずれか、またはこれらを複数組み合わせた材料を用いてもよい。また、アル
ミニウムに、チタン、タンタル、タングステン、モリブデン、クロム、ネオジム、スカン
ジウムから選ばれた元素、またはこれらを複数組み合わせた材料を用いてもよい。また、
酸化インジウム(In2O3)、酸化スズ(SnO2)、酸化亜鉛(ZnO)、酸化イン
ジウム酸化スズ合金(In2O3―SnO2、ITOと略記する場合がある)、酸化イン
ジウム酸化亜鉛合金(In2O3―ZnO)、または、これらの金属酸化物材料にシリコ
ン若しくは酸化シリコンを含有させた導電性の金属酸化物を用いても良い。
な材料を用いることが好ましい。作製されるトランジスタ160のソース電極及びドレイ
ン電極において、酸化物半導体層のチャネル形成領域と接する領域が、その他の領域より
も高抵抗となることで、ソース電極とドレイン電極の間の電界を緩和して短チャネル効果
を抑制することができるためである。第2の導電膜145に用いる導電材料としては、例
えば、窒化チタン、窒化タングステン、窒化タンタル、または窒化モリブデン等の金属窒
化物を好ましく用いることができる。また、第2の導電膜145はソース電極またはドレ
イン電極の一部となり酸化物半導体層と接するから、第2の導電膜145には、酸化物半
導体層との接触により化学反応しない材料を用いるのが望ましい。上述の金属窒化物は、
この点においても好適である。
くは、100nm乃至200nmで形成する(図2(A)参照)。本実施の形態において
は、絶縁膜143として、酸化シリコン膜を形成するものとする。なお、図1(B)にお
いてトランジスタ170で示したように、絶縁膜143は必ずしも形成しなくてもよい。
しかし、絶縁膜143を設ける場合には、後に形成されるソース電極またはドレイン電極
と、酸化物半導体層との接触領域(接触面積など)の制御が容易になる。つまり、ソース
電極またはドレイン電極の抵抗の制御が容易になり、短チャネル効果の抑制を効果的に行
うことができる。また、絶縁膜143を設けることにより、後に形成されるゲート電極と
、ソース電極及びドレイン電極と、の間の寄生容量を低減することが可能である。
することにより、絶縁層143a、143bを形成する(図2(B)参照)。絶縁膜14
3のエッチングには、ウェットエッチングまたはドライエッチングを用いることができ、
ウェットエッチングとドライエッチングを組み合わせて用いてもよい。絶縁膜を所望の形
状にエッチングできるよう、材料に合わせてエッチング条件(エッチングガスやエッチン
グ液、エッチング時間、温度等)を適宜設定するものとする。ただし、トランジスタのチ
ャネル長(L)を微細に加工するためには、ドライエッチングを用いるのが好ましい。ド
ライエッチングに用いるエッチングガスとしては、例えば、六フッ化硫黄(SF6)、三
フッ化窒素(NF3)、トリフルオロメタン(CHF3)などのフッ素を含むガス、又は
、四フッ化炭素(CF4)と水素の混合ガス等を用いることができ、希ガス(ヘリウム(
He)、アルゴン(Ar)、キセノン(Xe))、一酸化炭素、又は二酸化炭素等を添加
しても良い。
チングすることにより、第2の導電層145a、145bを形成する(図2(C)参照)
。なお、第2の導電膜145をエッチングする前にマスクを除去し、絶縁層143a及び
絶縁層143bをマスクとして用いて第2の導電膜145をエッチングしても良い。また
、図1(B)のトランジスタ170で示したように、絶縁層を設けない場合は、第2の導
電膜145上に直接マスクを形成して第2の導電膜をエッチングすればよい。また、第2
の導電膜145のエッチングは、第2の導電層145a及び第2の導電層145bの端部
がテーパー形状となるように行うことが好ましい。絶縁膜143を設ける場合は、絶縁層
143a及び絶縁層143bの端部も同様にテーパー形状となるように行うことが好まし
い。ここで、テーパー角α2及びβ2は、それぞれ基板面に対して第2の導電層145a
、第2の導電層145b、絶縁層143a、及び絶縁層143bの端部の側面のなす角で
あり、例えば30°以上60°以下であることが好ましい。
いることができ、ウェットエッチングとドライエッチングを組み合わせて用いてもよい。
所望の形状にエッチングできるよう、材料に合わせてエッチング条件(エッチングガスや
エッチング液、エッチング時間、温度等)を適宜設定するものとする。ただし、トランジ
スタのチャネル長(L)を微細に加工するためには、ドライエッチングを用いるのが好ま
しい。第2の導電膜145のエッチングに用いるエッチングガスとしては、例えば、塩素
(Cl2)、三塩化ホウ素(BCl3)、四塩化ケイ素(SiCl4)、四フッ化炭素(
CF4)六フッ化硫黄(SF6)、三フッ化窒素(NF3)等を用いることができ、これ
らのうちから複数を選択した混合ガスを用いてもよい。また、希ガス(ヘリウム(He)
、アルゴン(Ar))、又は酸素等を添加しても良い。また、第2の導電膜145のエッ
チングは絶縁膜143のエッチングと同じガスを用いて連続的に行うことも可能である。
たソース電極と、第1の導電層142b及び第2の導電層145bが積層したドレイン電
極とが形成される。エッチングに用いるマスクを適宜調整することで、第1の導電層14
2aの端部よりチャネル長方向に伸長した領域を有する第2の導電層145a、または、
第1の導電層142bの端部よりチャネル長方向に伸長した領域を有する第2の導電層1
45bを形成することができる。
の導電層145bの下端部との間隔によって決定される。チャネル長(L)は、トランジ
スタ160の用途によって異なるが、例えば10nm乃至1000nm、好ましくは20
nm乃至400nmとすることができる。
び第2の導電膜145のエッチングに用いるマスク形成の露光を行う際には、数nm〜数
10nmと波長の短い超紫外線(Extreme Ultraviolet)を用いるの
が望ましい。超紫外線による露光は、解像度が高く焦点深度も大きい。従って、後に形成
されるトランジスタのチャネル長(L)を、十分に小さくすることも可能であり、回路の
動作速度を高めることが可能である。また、微細化によって、半導体装置の消費電力を低
減することも可能である。
、後の酸化物半導体層及びゲート絶縁層形成工程において、被覆性を向上させる効果を奏
する。第2の導電層145aにおいて、第1の導電層142aの端部よりチャネル長方向
に伸長した領域のチャネル長方向の長さ(LS)と、第2の導電層145bにおいて、第
1の導電層142bの端部よりチャネル長方向に伸長した領域のチャネル長方向の長さ(
LD)と、は必ずしも同一ではない。しかし、例えばトランジスタ160を同一基板上に
複数設ける場合、各トランジスタにおけるLSとLDとの合計の値は略一定となる。
タ法によって形成する(図2(D)参照)。酸化物半導体層144の膜厚は、例えば、3
nm乃至30nm、好ましくは5nm乃至15nmとする。形成された酸化物半導体層1
44は、第2の導電層145a及び第2の導電層145bと少なくともチャネル形成領域
において接している。
りもチャネル長方向に伸長した領域を有することで、ソース電極及びドレイン電極の端部
における段差を緩やかなものとすることができる。このため、酸化物半導体層144の被
覆性を向上させ、段切れを防止することが可能である。
45a及び第2の導電層145bの端部においてのみ、酸化物半導体層144と接してい
る。これにより、ソース電極及びドレイン電極の上面においても酸化物半導体層と接する
場合と比較して、その接触面積を大幅に低減することができる。このように、ソース電極
及びドレイン電極と、酸化物半導体層144との接触面積を低減することで、接触界面に
おけるコンタクト抵抗を増大させることができ、ソース電極とドレイン電極の間の電界を
緩和することができる。なお、開示する発明の技術思想は、ソース電極及びドレイン電極
に高抵抗な領域を形成することにあるので、ソース電極及びドレイン電極は、厳密に第2
の導電層145a及び第2の導電層145bの端部においてのみ酸化物半導体層144と
接する必要はない。例えば、第2の導電層145a及び第2の導電層145bは、上面の
一部において、酸化物半導体層144と接していても良い。
元系金属酸化物であるIn−Ga−Zn−O系、In−Sn−Zn−O系、In−Al−
Zn−O系、Sn−Ga−Zn−O系、Al−Ga−Zn−O系、Sn−Al−Zn−O
系や、二元系金属酸化物であるIn−Zn−O系、Sn−Zn−O系、Al−Zn−O系
、Zn−Mg−O系、Sn−Mg−O系、In−Mg−O系や、一元系金属酸化物である
In−O系、Sn−O系、Zn−O系などを用いて形成することができる。
フ電流を十分に小さくすることが可能であり、また、電界効果移動度も高いため、半導体
装置に用いる半導体材料としては好適である。
m(m>0、m:非自然数)で表記されるものがある。また、Gaに代えてMを用い、I
nMO3(ZnO)m(m>0、m:非自然数)のように表記される酸化物半導体材料が
ある。ここで、Mは、ガリウム(Ga)、アルミニウム(Al)、鉄(Fe)、ニッケル
(Ni)、マンガン(Mn)、コバルト(Co)などから選ばれた一の金属元素または複
数の金属元素を示す。例えば、Mとしては、Ga、Ga及びAl、Ga及びFe、Ga及
びNi、Ga及びMn、Ga及びCoなどを適用することができる。なお、上述の組成は
結晶構造から導き出されるものであり、あくまでも一例に過ぎないことを付記する。
Zn=1:x:y(xは0以上、yは0.5以上5以下)の組成式で表されるものを用い
るのが好適である。例えば、In2O3:Ga2O3:ZnO=1:1:2[mol数比
]の組成比を有する金属酸化物ターゲットなどを用いることができる。また、In2O3
:Ga2O3:ZnO=1:1:1[mol数比]の組成比を有する金属酸化物ターゲッ
トや、In2O3:Ga2O3:ZnO=1:1:4[mol数比]の組成比を有する金
属酸化物ターゲットや、In2O3:Ga2O3:ZnO=1:0:2[mol数比]の
組成比を有する金属酸化物ターゲットを用いることもできる。
属酸化物ターゲットを用いるスパッタ法により形成することとする。
さらに好ましくは99.9%以上である。相対密度の高い金属酸化物ターゲットを用いる
ことにより、緻密な構造の酸化物半導体層144を形成することが可能である。
気、または、希ガス(代表的にはアルゴン)と酸素との混合雰囲気とするのが好適である
。具体的には、例えば、水素、水、水酸基、水素化物などの不純物が、濃度1ppm以下
(望ましくは濃度10ppb以下)にまで除去された高純度ガス雰囲気を用いるのが好適
である。
物(ここでは、基板100を含む構造体)を保持し、被処理物の温度が100℃以上55
0℃未満、好ましくは200℃以上400℃以下となるように被処理物を熱する。または
、酸化物半導体層144の形成の際の被処理物の温度は、室温としてもよい。そして、処
理室内の水分を除去しつつ、水素や水などが除去されたスパッタガスを導入し、上記ター
ゲットを用いて酸化物半導体層144を形成する。被処理物を熱しながら酸化物半導体層
144を形成することにより、酸化物半導体層144に含まれる不純物を低減することが
できる。また、スパッタによる損傷を軽減することができる。処理室内の水分を除去する
ためには、吸着型の真空ポンプを用いることが好ましい。例えば、クライオポンプ、イオ
ンポンプ、チタンサブリメーションポンプなどを用いることができる。また、ターボポン
プにコールドトラップを加えたものを用いてもよい。クライオポンプなどを用いて排気す
ることで、処理室から水素や水などを除去することができるため、酸化物半導体層144
中の不純物濃度を低減できる。
が170mm、圧力が0.4Pa、直流(DC)電力が0.5kW、雰囲気が酸素(酸素
100%)雰囲気、またはアルゴン(アルゴン100%)雰囲気、または酸素とアルゴン
の混合雰囲気、といった条件を適用することができる。なお、パルス直流(DC)電源を
用いると、成膜時に発生する粉状物質(パーティクル、ゴミともいう)を低減でき、膜厚
分布も均一となるため好ましい。酸化物半導体層144の膜厚は、例えば、3nm乃至3
0nm、好ましくは5nm乃至15nmとする。このような厚さの酸化物半導体層144
を用いることで、微細化に伴う短チャネル効果を抑制することが可能である。ただし、適
用する酸化物半導体材料や、半導体装置の用途などにより適切な厚さは異なるから、その
厚さは、用いる材料や用途などに応じて選択することもできる。
てプラズマを発生させる逆スパッタを行い、形成表面(例えば絶縁層143a、143b
の表面)の付着物を除去するのが好適である。ここで、逆スパッタとは、通常のスパッタ
においては、スパッタターゲットにイオンを衝突させるところを、逆に、処理表面にイオ
ンを衝突させることによってその表面を改質する方法のことをいう。処理表面にイオンを
衝突させる方法としては、アルゴン雰囲気下で処理表面側に高周波電圧を印加して、被処
理物付近にプラズマを生成する方法などがある。なお、アルゴン雰囲気に代えて窒素、ヘ
リウム、酸素などによる雰囲気を適用してもよい。
。この第1の熱処理によって酸化物半導体層144中の、過剰な水素(水や水酸基を含む
)を除去し、酸化物半導体層の構造を整え、エネルギーギャップ中の欠陥準位を低減する
ことができる。第1の熱処理の温度は、例えば、300℃以上550℃未満、または40
0℃以上500℃以下とする。
450℃、1時間の条件で行うことができる。この間、酸化物半導体層144は大気に触
れさせず、水や水素の混入が生じないようにする。
によって、被処理物を加熱する装置を用いても良い。例えば、LRTA(Lamp Ra
pid Thermal Anneal)装置、GRTA(Gas Rapid The
rmal Anneal)装置等のRTA(Rapid Thermal Anneal
)装置を用いることができる。LRTA装置は、ハロゲンランプ、メタルハライドランプ
、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ラン
プなどのランプから発する光(電磁波)の輻射により、被処理物を加熱する装置である。
GRTA装置は、高温のガスを用いて熱処理を行う装置である。ガスとしては、アルゴン
などの希ガス、または窒素のような、熱処理によって被処理物と反応しない不活性気体が
用いられる。
間熱した後、当該不活性ガス雰囲気から被処理物を取り出すGRTA処理を行ってもよい
。GRTA処理を用いると短時間での高温熱処理が可能となる。また、被処理物の耐熱温
度を超える温度条件であっても適用が可能となる。なお、処理中に、不活性ガスを、酸素
を含むガスに切り替えても良い。酸素を含む雰囲気において第1の熱処理を行うことで、
酸素欠損に起因するエネルギーギャップ中の欠陥準位を低減することができるためである
。
)を主成分とする雰囲気であって、水、水素などが含まれない雰囲気を適用するのが望ま
しい。例えば、熱処理装置に導入する窒素や、ヘリウム、ネオン、アルゴン等の希ガスの
純度を、6N(99.9999%)以上、好ましくは7N(99.99999%)以上(
すなわち、不純物濃度が1ppm以下、好ましくは0.1ppm以下)とする。
に限りなく近い酸化物半導体層144を形成することで、極めて優れた特性のトランジス
タを実現することができる。
当該熱処理を、脱水化処理や、脱水素化処理などと呼ぶこともできる。当該脱水化処理や
、脱水素化処理は、酸化物半導体層の形成後やゲート絶縁層の形成後、ゲート電極の形成
後、などのタイミングにおいて行うことも可能である。また、このような脱水化処理、脱
水素化処理は、一回に限らず複数回行っても良い。
。ここで、第2の導電層145a、145bが、第1の導電層142a、142bの端部
よりもチャネル長方向に伸長した領域を有することで、ソース電極及びドレイン電極の端
部における段差を緩やかなものとすることができる。このため、ゲート絶縁層146の被
覆性を向上させ、段切れを防止することが可能である。
ゲート絶縁層146は、酸化シリコン、窒化シリコン、酸化窒化シリコン、酸化アルミニ
ウム、酸化タンタル、酸化ハフニウム、酸化イットリウム、ハフニウムシリケート(Hf
SixOy(x>0、y>0))、窒素が添加されたハフニウムシリケート(HfSix
OyNz(x>0、y>0、z>0))、窒素が添加されたハフニウムアルミネート(H
fAlxOyNz(x>0、y>0、z>0))、などを含むように形成するのが好適で
ある。ゲート絶縁層146は、単層構造としても良いし、積層構造としても良い。また、
その厚さは特に限定されないが、半導体装置を微細化する場合には、トランジスタの動作
を確保するために薄くするのが望ましい。例えば、酸化シリコンを用いる場合には、1n
m以上100nm以下、好ましくは10nm以上50nm以下とすることができる。
問題となる。ゲートリークの問題を解消するには、ゲート絶縁層146に、酸化ハフニウ
ム、酸化タンタル、酸化イットリウム、ハフニウムシリケート(HfSixOy(x>0
、y>0))、窒素が添加されたハフニウムシリケート(HfSixOyNz(x>0、
y>0、z>0))、窒素が添加されたハフニウムアルミネート(HfAlxOyNz(
x>0、y>0、z>0))、などの高誘電率(high−k)材料を用いると良い。h
igh−k材料をゲート絶縁層146に用いることで、電気的特性を確保しつつ、ゲート
リークを抑制するために膜厚を大きくすることが可能になる。なお、high−k材料を
含む膜と、酸化シリコン、窒化シリコン、酸化窒化シリコン、窒化酸化シリコン、酸化ア
ルミニウムなどのいずれかを含む膜との積層構造としてもよい。
処理を行うのが望ましい。熱処理の温度は、200℃以上450℃以下、望ましくは25
0℃以上350℃以下である。例えば、窒素雰囲気下で250℃、1時間の熱処理を行え
ばよい。第2の熱処理を行うことによって、トランジスタの電気的特性のばらつきを軽減
することができる。また、ゲート絶縁層146が酸素を含む場合、酸化物半導体層144
に酸素を供給し、該酸化物半導体層144の酸素欠損を補填して、i型(真性半導体)ま
たはi型に限りなく近い酸化物半導体層を形成することもできる。
第2の熱処理のタイミングはこれに特に限定されない。例えば、ゲート電極の形成後に第
2の熱処理を行っても良い。また、第1の熱処理に続けて第2の熱処理を行っても良いし
、第1の熱処理に第2の熱処理を兼ねさせても良いし、第2の熱処理に第1の熱処理を兼
ねさせても良い。
半導体層144を、その主成分以外の不純物が極力含まれないように高純度化することが
できる。これにより、酸化物半導体層144中の水素濃度を、5×1019atoms/
cm3以下、望ましくは5×1018atoms/cm3以下、より望ましくは5×10
17atoms/cm3以下とすることができる。また、酸化物半導体層144のキャリ
ア密度を、一般的なシリコンウェハにおけるキャリア密度(1×1014/cm3程度)
と比較して、十分に小さい値(例えば、1×1012/cm3未満、より好ましくは、1
.45×1010/cm3未満)とすることができる。そして、これにより、オフ電流が
十分に小さくなる。例えば、トランジスタ160の室温でのオフ電流(ここでは、単位チ
ャネル幅(1μm)あたりの値)は、100zA/μm(1zA(ゼプトアンペア)は1
×10−21A)以下、望ましくは、10zA/μm以下となる。
る領域にゲート電極148を形成する(図2(F)参照)。ゲート電極148は、ゲート
絶縁層146上に導電膜を形成した後に、当該導電膜を選択的にエッチングすることによ
って形成することができる。ゲート電極148となる導電膜は、スパッタ法をはじめとす
るPVD法や、プラズマCVD法などのCVD法を用いて形成することができる。詳細は
、ソース電極またはドレイン電極などの場合と同様であり、これらの記載を参酌できる。
ただし、ゲート電極148の材料の仕事関数が酸化物半導体層144の電子親和力と同程
度またはそれより小さいと、トランジスタを微細化した場合に、そのしきい値電圧がマイ
ナスにシフトすることがある。よって、ゲート電極148には、酸化物半導体層144の
電子親和力より大きい仕事関数を有する材料を用いるのが好ましい。このような材料とし
ては、例えば、タングステン、白金、金、p型の導電性を付与したシリコンなどがある。
次いで、図3(A)乃至(F)を用いて、図1(C)に示すトランジスタ180の作製工
程の一例について説明する。なお、図1(D)に示すトランジスタ190は、絶縁層14
3a、143bを有しない以外は、トランジスタ180の作製工程を参酌することができ
るため、詳細な記載を省略する。
乃至30nm、好ましくは5nm乃至15nmとする。次いで、第2の導電膜145上に
第1の導電膜を形成し、該第1の導電膜を選択的にエッチングして、第1の導電層142
a、142bを形成する。その後、第1の導電層142a、142b、及び第2の導電膜
145上に、絶縁膜143を形成する(図3(A)参照)。
は、エッチングの選択比がとれる材料をそれぞれ選択するものとする。また、第2の導電
膜は、第1の導電膜よりも高抵抗な材料を用いることが好ましい。本実施の形態において
は、第2の導電膜145として窒化チタン膜を形成し、第1の導電膜としてタングステン
膜またはモリブデン膜を形成し、四フッ化炭素(CF4)と塩素(Cl2)と酸素(O2
)との混合ガス、四フッ化炭素(CF4)と酸素(O2)の混合ガス、六フッ化硫黄(S
F6)と塩素(Cl2)と酸素(O2)との混合ガス、または、六フッ化硫黄(SF6)
と酸素(O2)との混合ガスを用いて第1の導電膜をエッチングすることで、第1の導電
層142a、142bを形成するものとする。
形成しなくてもよいが、絶縁膜143を設けることにより、後に形成されるゲート電極と
、ソース電極及びドレイン電極と、の間の寄生容量を低減することが可能である。
を用いて絶縁膜143をエッチングすることにより、絶縁層143a、143bを形成す
る(図3(B)参照)。
ングに用いたマスクを用いて第2の導電膜145をエッチングすることにより、第2の導
電層145a、145bを形成する(図3(C)参照)。なお、第2の導電膜145をエ
ッチングする前にマスクを除去し、絶縁層143a及び絶縁層143bをマスクとして用
いて第2の導電膜145をエッチングしても良い。第2の導電膜145のエッチングに用
いるエッチングガスとしては、例えば、塩素(Cl2)、三塩化ホウ素(BCl3)、四
塩化ケイ素(SiCl4)、四フッ化炭素(CF4)六フッ化硫黄(SF6)、三フッ化
窒素(NF3)等を用いることができ、これらのうちから複数を選択した混合ガスを用い
てもよい。また、希ガス(ヘリウム(He)、アルゴン(Ar))を添加しても良い。ま
た、図1(D)のトランジスタ190で示したように、絶縁層を設けない場合は、第2の
導電膜145上に直接マスクを形成して第2の導電膜をエッチングすればよい。
上に、酸化物半導体層144をスパッタ法によって形成する(図3(D)参照)。形成さ
れた酸化物半導体層144は、第2の導電層145a及び第2の導電層145bと少なく
ともチャネル形成領域において接している。また、酸化物半導体層144に対しては、熱
処理(第1の熱処理)を行うことが望ましい。
146を形成する(図3(E)参照)。ゲート絶縁層146の形成後には、熱処理(第2
の熱処理)を行うのが望ましい。
層144のチャネル形成領域と重畳する領域にゲート電極148を形成する(図3(F)
参照)。
電層及び第2の導電層が積層されたソース電極及びドレイン電極を含み、第2の導電層1
45a、145bは、第1の導電層142a、142bの端部よりもチャネル長方向に伸
長した領域を有する。これによって、ソース電極及びドレイン電極の端部における段差を
緩やかなものとすることができるため、酸化物半導体層144及びゲート絶縁層146の
被覆性を向上し、接続不良の発生を抑制することができる。
ース電極またはドレイン電極において、チャネル形成領域と接する領域の近傍を高抵抗領
域とすることで、ソース電極とドレイン電極の間の電界を緩和することができ、トランジ
スタサイズの縮小に伴う短チャネル効果を抑制することができる。
め、結果として、トランジスタサイズを十分に小さくすることが可能になる。トランジス
タサイズを十分に小さくすることで、トランジスタを用いた半導体装置の占める面積が小
さくなるため、基板あたりの半導体装置の取り数が増大する。これにより、半導体装置あ
たりの製造コストは抑制される。また、半導体装置が小型化されるため、同程度の大きさ
でさらに機能が高められた半導体装置を実現することができる。また、チャネル長の縮小
による、動作の高速化、低消費電力化などの効果を得ることもできる。つまり、開示する
発明の一態様により酸化物半導体を用いたトランジスタの微細化が達成されることで、こ
れに付随する様々な効果を得ることが可能である。
宜組み合わせて用いることができる。
本実施の形態では、実施の形態1とは異なる、開示する発明の一態様に係る半導体装置の
構成及びその作製工程について、図4及び図5を参照して説明する。
図4に示すトランジスタ280は、半導体装置の構成の例である。トランジスタ280は
、図1(C)に示すトランジスタ180と積層順が対応している。トランジスタ280と
トランジスタ180の相違点は、第2の導電層245aの第1の導電層242aの端部か
らチャネル長方向に伸長した領域の上にサイドウォール絶縁層252aが設けられ、第2
の導電層245bの、第1の導電層242bの端部からチャネル長方向に伸長した領域の
上にサイドウォール絶縁層252bが設けられている点である。
電層242aが順に積層されたソース電極と、第2の導電層245b及び第1の導電層2
42bが順に積層されたドレイン電極と、ソース電極上に設けられた絶縁層243aと、
ドレイン電極上に設けられた絶縁層243bと、絶縁層243a及び絶縁層243b上に
設けられた酸化物半導体層244と、酸化物半導体層244上に設けられたゲート絶縁層
246と、ゲート絶縁層246上に設けられたゲート電極248と、を有している。
aの端部からチャネル長方向に伸長した領域を有しており、第2の導電層245aと酸化
物半導体層244の少なくともチャネル形成領域とは接している。また、第2の導電層2
45bは、第1の導電層242bの端部からチャネル長方向に伸長した領域を有しており
、第2の導電層245bと酸化物半導体層244の少なくともチャネル形成領域とは接し
ている。
方向(キャリアの流れる方向)にドレイン電極に向かって伸長した領域を有している。ま
た、第2の導電層245bは、第1の導電層242bの端部よりチャネル長方向にソース
電極に向かって伸長した領域を有している。
層242aの端部からチャネル長方向に伸長した領域上に、サイドウォール絶縁層252
aを有し、第2の導電層245bにおいて、第1の導電層242bの端部からチャネル長
方向に伸長した領域の上に、サイドウォール絶縁層252bを有している。サイドウォー
ル絶縁層252aは、酸化物半導体層244の少なくともチャネル形成領域、第2の導電
層245a、第1の導電層242a、及び絶縁層243aに接して設けられている。また
、サイドウォール絶縁層252aにおいて、酸化物半導体層244と接する領域の少なく
とも一部は湾曲形状を有している。サイドウォール絶縁層252bは、酸化物半導体層2
44の少なくともチャネル形成領域、第2の導電層245b、第1の導電層242b、及
び絶縁層243bに接して設けられている。また、サイドウォール絶縁層252bにおい
て、酸化物半導体層244と接する領域の少なくとも一部は湾曲形状を有している。
次に、上記トランジスタ280の作製工程の例について、図5(A)乃至(F)を参照し
て説明する。
、第1の導電膜242を形成し、該第1の導電膜242上に絶縁膜243を形成する(図
5(A)参照)。
きる。また、第2の導電膜245は、実施の形態1で示した第2の導電膜145と同様の
材料、成膜方法を用いて形成することができる。また、第1の導電膜242は、実施の形
態1で示した第1の導電膜と同様の材料、成膜方法を用いて形成することができる。以上
の詳細については、実施の形態1の記載を参酌することができる。
る材料を用いる。本実施の形態においては、第2の導電膜245として窒化チタン膜を形
成し、第1の導電膜242としてタングステン膜またはモリブデン膜を形成するものとす
る。
することにより、絶縁層243a、243bを形成する。絶縁膜243のエッチングには
、ウェットエッチングまたはドライエッチングを用いることができ、ウェットエッチング
とドライエッチングを組み合わせて用いてもよい。絶縁膜を所望の形状にエッチングでき
るよう、材料に合わせてエッチング条件(エッチングガスやエッチング液、エッチング時
間、温度等)を適宜設定するものとする。ただし、トランジスタのチャネル長(L)を微
細に加工するためには、ドライエッチングを用いるのが好ましい。ドライエッチングに用
いるエッチングガスとしては、例えば、六フッ化硫黄(SF6)、三フッ化窒素(NF3
)、トリフルオロメタン(CHF3)などのフッ素を含むガス、又は、四フッ化炭素(C
F4)と水素の混合ガス等を用いることができ、希ガス(ヘリウム(He)、アルゴン(
Ar)、キセノン(Xe))、一酸化炭素、又は二酸化炭素等を添加しても良い。
チングすることにより、第1の導電層242a、242bを形成する(図5(B)参照)
。なお、第1の導電膜242をエッチングする際には、第2の導電膜245とのエッチン
グの選択比が確保されるエッチング材料を用いる。また、第1の導電膜242をエッチン
グする前にマスクを除去し、絶縁層243a及び絶縁層243bをマスクとして用いて第
1の導電膜242をエッチングしても良い。
して四フッ化炭素(CF4)と塩素(Cl2)と酸素(O2)との混合ガス、四フッ化炭
素(CF4)と酸素(O2)の混合ガス、六フッ化硫黄(SF6)と塩素(Cl2)と酸
素(O2)との混合ガス、または、六フッ化硫黄(SF6)と酸素(O2)との混合ガス
を用いるものとする。
ン電極と、酸化物半導体層との接触領域(接触面積など)の制御が容易になる。つまり、
ソース電極及びドレイン電極の抵抗の制御が容易になり、短チャネル効果の抑制を効果的
に行うことができる。また、絶縁層243a、絶縁層243bを設けることにより、後に
形成されるゲート電極と、ソース電極及びドレイン電極と、の間の寄生容量を低減するこ
とが可能である。
膜252を形成する(図5(C)参照)。絶縁膜252は、CVD法やスパッタリング法
を用いて形成することができる。また、絶縁膜252は、酸化シリコン、窒化シリコン、
酸化窒化シリコン、酸化アルミニウムなどを含むように形成するのが好適である。また、
絶縁膜252は、単層構造としても良いし、積層構造としても良い。
bの間の領域)上に、サイドウォール絶縁層252a、252bを形成する(図5(D)
参照)。サイドウォール絶縁層252a、252bは、絶縁膜252に異方性の高いエッ
チング処理を行うことで、自己整合的に形成することができる。ここで、異方性の高いエ
ッチングとしては、ドライエッチングが好ましく、例えば、エッチングガスとして、トリ
フルオロメタン(CHF3)などのフッ素を含むガスを用いることができ、ヘリウム(H
e)やアルゴン(Ar)などの希ガスを添加しても良い。さらに、ドライエッチングとし
て、基板に高周波電圧を印加する、反応性イオンエッチング法(RIE法)を用いるのが
好ましい。
択的にエッチングし、第2の導電層245a、245bを形成する(図5(E)参照)。
このエッチング工程によって、第2の導電層245a及び第1の導電層242aが積層し
たソース電極と、第2の導電層245b及び第1の導電層242bが積層したドレイン電
極とが形成される。なお、第2の導電膜245のエッチングは、サイドウォール絶縁層2
52a、252bをマスクとして用いること以外は、実施の形態1で図2(C)を用いて
示した方法と同様の方法で行うことができる。
層245bの下端部との間隔によって決定される。チャネル長(L)は、トランジスタ2
80の用途によって異なるが、例えば10nm乃至1000nm、好ましくは20nm乃
至400nmとすることができる。
または252bを用いて第2の導電膜245をエッチングしている。このため、第2の導
電層245aにおいて、第1の導電層242aの端部からチャネル長方向に伸長した領域
のチャネル長方向の長さ(LS)と、サイドウォール絶縁層252aの底面におけるチャ
ネル長方向の長さは略一致している。同様に、第2の導電層245bにおいて、第1の導
電層242bの端部からチャネル長方向に伸長した領域のチャネル長方向の長さ(LD)
と、サイドウォール絶縁層252bの底面におけるチャネル長方向の長さは略一致してい
る。サイドウォール絶縁層252a、252bは、絶縁膜252のエッチング処理によっ
て自己整合的に形成されるため、上記(LS)または(LD)は、絶縁膜252の膜厚に
よって決定される。つまり、絶縁膜252の膜厚を制御することで、トランジスタ280
のチャネル長(L)を微細に調整することができる。例えば、トランジスタ280のチャ
ネル長(L)を、マスク形成のための露光装置の最小加工寸法より微細に調整することも
できる。このため、トランジスタ280の所望のチャネル長(L)及び、第1の導電層2
42a、242bの加工に用いる露光装置の解像度等に応じて、絶縁膜252の膜厚を決
定すればよい。
つ、第2の導電層245a及び第2の導電層245bに接するように酸化物半導体層24
4を形成し、酸化物半導体層244上にゲート絶縁層246を形成する。その後、ゲート
絶縁層246上において、トランジスタ280のチャネル形成領域となる領域と重畳する
領域にゲート電極248を形成する(図5(F)参照)。
法により形成することができる。また、酸化物半導体層244に対しては、熱処理(第1
の熱処理)を行うことが望ましい。詳細については、実施の形態1の記載を参酌すること
ができる。
より形成することができる。また、ゲート絶縁層246の形成後には、不活性ガス雰囲気
下、または酸素雰囲気下で熱処理(第2の熱処理)を行うのが望ましい。詳細については
、実施の形態1の記載を参酌することができる。
的にエッチングすることによって形成することができる。ゲート電極248は、実施の形
態1で示したゲート電極148と同様の材料、方法により形成することができる。
層242aの端部よりもチャネル長方向に伸長した領域の端部で、酸化物半導体層244
と接している。また、ドレイン電極は、第2の導電層245bにおいて、第1の導電層2
42bの端部よりもチャネル長方向に伸長した領域の端部で、酸化物半導体層244と接
している。このように、第1の導電層242a、242bよりも膜厚の小さい第2の導電
層245a、245bの端部において酸化物半導体層244と接することで、ソース電極
及びドレイン電極と酸化物半導体層244との接触面積を低減することができるため、接
触界面におけるコンタクト抵抗を増大させることができる。したがって、トランジスタ2
80のチャネル長(L)を短くしても、ソース電極とドレイン電極の間の電界を緩和して
短チャネル効果を抑制することができる。加えて、第2の導電層を第1の導電層よりも高
抵抗な材料を用いて作製すると、より効果的にコンタクト抵抗を高めることができるため
、好ましい。なお、開示する発明の技術思想は、ソース電極及びドレイン電極に高抵抗な
領域を形成することにあるので、ソース電極及びドレイン電極は、厳密に第2の導電層2
45a及び第2の導電層245bの端部においてのみ酸化物半導体層244と接する必要
はない。
。
52a、252bを形成するための絶縁膜252の膜厚によって微細に制御することがで
きる。よって、該絶縁膜252の膜厚を適宜設定することにより、トランジスタ280の
チャネル長(L)を縮小し、容易に半導体装置の微細化を図ることができる。
層242aの端部からチャネル長方向に伸長した領域、及び、第2の導電層245bにお
いて、第1の導電層242bの端部からチャネル長方向に伸長した領域に、サイドウォー
ル絶縁層252a及びサイドウォール絶縁層252bがそれぞれ設けられる。これにより
、酸化物半導体層244、ゲート絶縁層246の被覆性を向上し、接続不良などの発生を
抑制することができる。
層242aの端部からチャネル長方向に伸長した領域を設け、且つ、第2の導電層245
bに第1の導電層242bの端部からチャネル長方向に伸長した領域を設けて、酸化物半
導体層244のチャネル形成領域と接する領域の近傍を高抵抗領域とする。これにより、
ソース電極とドレイン電極の間の電界を緩和して、しきい値電圧低下などの短チャネル効
果を抑制することができる。
め、結果として、トランジスタサイズを十分に小さくすることが可能になる。トランジス
タサイズを十分に小さくすることで、トランジスタを用いた半導体装置の占める面積が小
さくなるため、基板あたりの半導体装置の取り数が増大する。これにより、半導体装置あ
たりの製造コストは抑制される。また、半導体装置が小型化されるため、同程度の大きさ
でさらに機能が高められた半導体装置を実現することができる。また、チャネル長の縮小
による、動作の高速化、低消費電力化などの効果を得ることもできる。つまり、開示する
発明の一態様により酸化物半導体を用いたトランジスタの微細化が達成されることで、こ
れに付随する様々な効果を得ることが可能である。
宜組み合わせて用いることができる。
本実施の形態では、開示する発明の一態様に係る半導体装置の応用例について、図6を参
照して説明する。ここでは、記憶装置の一例について説明する。なお、回路図においては
、酸化物半導体を用いたトランジスタであることを示すために、OSの符号を併せて付す
場合がある。
スタ300のソース電極とは、電気的に接続され、第2の配線(2nd Line)とト
ランジスタ300のドレイン電極とは、電気的に接続されている。また、第3の配線(3
rd Line)とトランジスタ310のソース電極またはドレイン電極の一方とは、電
気的に接続され、第4の配線(4th Line)と、トランジスタ310のゲート電極
とは、電気的に接続されている。そして、トランジスタ300のゲート電極と、トランジ
スタ310のソース電極またはドレイン電極の他方は、容量素子320の電極の一方と電
気的に接続され、第5の配線(5th Line)と、容量素子320の電極の他方は電
気的に接続されている。
たトランジスタが適用される。酸化物半導体を用いたトランジスタは、オフ電流が極めて
小さいという特徴を有している。このため、トランジスタ310をオフ状態とすることで
、トランジスタ300のゲート電極の電位を極めて長時間にわたって保持することが可能
である。そして、容量素子320を有することにより、トランジスタ300のゲート電極
に与えられた電荷の保持が容易になり、また、保持された情報の読み出しが容易になる。
るという観点からは、例えば、単結晶シリコンを用いたトランジスタなど、スイッチング
速度の高いトランジスタを適用するのが好適である。
。
能という特徴を生かすことで、次のように、情報の書き込み、保持、読み出しが可能であ
る。
ンジスタ310がオン状態となる電位にして、トランジスタ310をオン状態とする。こ
れにより、第3の配線の電位が、トランジスタ300のゲート電極、及び容量素子320
に与えられる。すなわち、トランジスタ300のゲート電極には、所定の電荷が与えられ
る(書き込み)。ここでは、異なる二つの電位を与える電荷(以下、低電位を与える電荷
を電荷QL、高電位を与える電荷を電荷QHという)のいずれかが与えられるものとする
。なお、異なる三つまたはそれ以上の電位を与える電荷を適用して、記憶容量を向上させ
ても良い。その後、第4の配線の電位を、トランジスタ310がオフ状態となる電位にし
て、トランジスタ310をオフ状態とすることにより、トランジスタ300のゲート電極
に与えられた電荷が保持される(保持)。
電荷は長時間にわたって保持される。
態で、第5の配線に適切な電位(読み出し電位)を与えると、トランジスタ300のゲー
ト電極に保持された電荷量に応じて、第2の配線は異なる電位をとる。一般に、トランジ
スタ300をnチャネル型とすると、トランジスタ300のゲート電極にQHが与えられ
ている場合の見かけのしきい値Vth_Hは、トランジスタ300のゲート電極にQLが
与えられている場合の見かけのしきい値Vth_Lより低くなるためである。ここで、見
かけのしきい値電圧とは、トランジスタ300を「オン状態」とするために必要な第5の
配線の電位をいうものとする。したがって、第5の配線の電位をVth_HとVth_L
の中間の電位V0とすることにより、トランジスタ300のゲート電極に与えられた電荷
を判別できる。例えば、書き込みにおいて、QHが与えられていた場合には、第5の配線
の電位がV0(>Vth_H)となれば、トランジスタ300は「オン状態」となる。Q
Lが与えられていた場合には、第5の配線の電位がV0(<Vth_L)となっても、ト
ランジスタ300は「オフ状態」のままである。このため、第2の配線の電位を見ること
で、保持されている情報を読み出すことができる。
読み出せることが必要になる。このように、所定のメモリセルの情報を読み出し、それ以
外のメモリセルの情報を読み出さないようにするには、各メモリセル間でトランジスタ3
00がそれぞれ並列に接続されている場合には、読み出しの対象ではないメモリセルの第
5の配線に対して、ゲート電極の状態にかかわらずトランジスタ300が「オフ状態」と
なるような電位、つまり、Vth_Hより小さい電位を与えればよい。また、各メモリセ
ル間でトランジスタ300がそれぞれ直列に接続されている場合には、読み出しの対象で
はないメモリセルの第5の配線に対して、ゲート電極の状態にかかわらずトランジスタ3
00が「オン状態」となるような電位、つまり、Vth_Lより大きい電位を第5の配線
に与えればよい。
持と同様に行われる。つまり、第4の配線の電位を、トランジスタ310がオン状態とな
る電位にして、トランジスタ310をオン状態とする。これにより、第3の配線の電位(
新たな情報に係る電位)が、トランジスタ300のゲート電極及び容量素子320に与え
られる。その後、第4の配線の電位を、トランジスタ310がオフ状態となる電位にして
、トランジスタ310をオフ状態とすることにより、トランジスタ300のゲート電極は
、新たな情報に係る電荷が与えられた状態となる。
情報を書き換えることが可能である。このためフラッシュメモリなどにおいて必要とされ
る高電圧を用いてのフローティングゲートからの電荷の引き抜きが不要であり、消去動作
に起因する動作速度の低下を抑制することができる。つまり、半導体装置の高速動作が実
現される。
ート電極と電気的に接続されることにより、不揮発性メモリ素子として用いられるフロー
ティングゲート型トランジスタのフローティングゲートと同等の作用を奏する。このため
、図中、トランジスタ310のソース電極またはドレイン電極とトランジスタ300のゲ
ート電極が電気的に接続される部位をフローティングゲート部FGと呼ぶ場合がある。ト
ランジスタ310がオフの場合、当該フローティングゲート部FGは絶縁体中に埋設され
たと見ることができ、フローティングゲート部FGには電荷が保持される。酸化物半導体
を用いたトランジスタ310のオフ電流は、シリコン半導体などで形成されるトランジス
タの10万分の1以下であるため、トランジスタ310のリークによる、フローティング
ゲート部FGに蓄積される電荷の消失を無視することが可能である。つまり、酸化物半導
体を用いたトランジスタ310により、電力の供給が無くても情報の保持が可能な不揮発
性の記憶装置を実現することが可能である。
は1×10−21A)以下であり、容量素子320の容量値が10fF程度である場合に
は、少なくとも104秒以上のデータ保持が可能である。なお、当該保持時間が、トラン
ジスタ特性や容量値によって変動することはいうまでもない。
ート絶縁膜(トンネル絶縁膜)の劣化という問題が存在しない。つまり、従来問題とされ
ていた、電子をフローティングゲートに注入する際のゲート絶縁膜の劣化という問題を解
消することができる。これは、原理的な書き込み回数の制限が存在しないことを意味する
ものである。また、従来のフローティングゲート型トランジスタにおいて書き込みや消去
の際に必要であった高電圧も不要である。
が抵抗及び容量を含むものとして、図6(A−2)のように考えることが可能である。つ
まり、図6(A−2)では、トランジスタ300及び容量素子320が、それぞれ、抵抗
及び容量を含んで構成されると考えていることになる。R1及びC1は、それぞれ、容量
素子320の抵抗値及び容量値であり、抵抗値R1は、容量素子320を構成する絶縁層
による抵抗値に相当する。また、R2及びC2は、それぞれ、トランジスタ300の抵抗
値及び容量値であり、抵抗値R2はトランジスタ300がオン状態の時のゲート絶縁層に
よる抵抗値に相当し、容量値C2はいわゆるゲート容量(ゲート電極と、ソース電極また
はドレイン電極との間に形成される容量、及び、ゲート電極とチャネル形成領域との間に
形成される容量)の容量値に相当する。
効抵抗とも呼ぶ)をROSとすると、トランジスタ310のゲートリークが十分に小さい
条件において、R1及びR2が、R1≧ROS(R1はROS以上)、R2≧ROS(R
2はROS以上)を満たす場合には、電荷の保持期間(情報の保持期間ということもでき
る)は、主としてトランジスタ310のオフ電流によって決定されることになる。
も、保持期間を十分に確保することが困難になる。トランジスタ310のオフ電流以外の
リーク電流(例えば、ソース電極とゲート電極の間において生じるリーク電流等)が大き
いためである。このことから、本実施の形態において開示する半導体装置は、上述の関係
を満たすものであることが望ましいといえる。
C1を大きくすることで、第5の配線によってフローティングゲート部FGの電位を制御
する際(例えば、読み出しの際)に、第5の配線の電位の変動を低く抑えることができる
ためである。
R1及びR2は、トランジスタ300のゲート絶縁層や容量素子320の絶縁層によって
制御される。C1及びC2についても同様である。よって、ゲート絶縁層の材料や厚さな
どを適宜設定し、上述の関係を満たすようにすることが望ましい。
メモリ等のフローティングゲート型のトランジスタのフローティングゲートと同等の作用
をするが、本実施の形態のフローティングゲート部FGは、フラッシュメモリ等のフロー
ティングゲートと本質的に異なる特徴を有する。フラッシュメモリでは、コントロールゲ
ートに印加される電圧が高いため、その電位の影響が、隣接するセルのフローティングゲ
ートにおよぶことを防ぐために、セルとセルとの間隔をある程度保つ必要が生じる。この
ことは、半導体装置の高集積化を阻害する要因の一つである。そして、当該要因は、高電
界をかけてトンネル電流を発生させるというフラッシュメモリの根本的な原理に起因する
ものである。
界(104〜105回程度)という別の問題も生じる。
よって動作し、上述のようなトンネル電流による電荷注入の原理を用いない。すなわち、
フラッシュメモリのような、電荷を注入するための高電界が不要である。これにより、隣
接セルに対する、コントロールゲートによる高電界の影響を考慮する必要がないため、高
集積化が容易になる。
ない。つまり、フラッシュメモリと比較して高い耐久性及び信頼性を有することになる。
シュメモリに対するアドバンテージである。
てゲート容量を構成する絶縁層の比誘電率εr2とを異ならせる場合には、容量素子32
0を構成する絶縁層の面積S1と、トランジスタ300においてゲート容量を構成する絶
縁層の面積S2とが、2・S2≧S1(2・S2はS1以上)(望ましくはS2≧S1(
S2はS1以上))を満たしつつ、C1≧C2(C1はC2以上)を実現することが容易
である。すなわち、S1を小さくしつつ、C1をC2以上とすることが容易である。具体
的には、例えば、容量素子320を構成する絶縁層においては、酸化ハフニウムなどのh
igh−k材料でなる膜、または酸化ハフニウムなどのhigh−k材料でなる膜と酸化
物半導体でなる膜との積層構造を採用してεr1を10以上、好ましくは15以上とし、
トランジスタ300においてゲート容量を構成する絶縁層においては、酸化シリコンを採
用して、εr2=3〜4とすることができる。
集積化が可能である。
スタ)を用いる場合についてのものであるが、n型トランジスタに代えて、正孔を多数キ
ャリアとするp型トランジスタを用いることができるのはいうまでもない。
レイン電極間のリーク電流(オフ電流)が少ない書き込み用トランジスタ、該書き込み用
トランジスタと異なる半導体材料を用いた読み出し用トランジスタ及び容量素子を含む不
揮発性のメモリセルを有している。
1×10−19A)以下、好ましくは10zA(1×10−20A)以下、さらに好まし
くは、1zA(1×10−21A)以下である。通常のシリコン半導体では、上述のよう
に低いオフ電流を得ることは困難であるが、酸化物半導体を適切な条件で加工して得られ
たトランジスタにおいては達成しうる。このため、書き込み用トランジスタとして、酸化
物半導体を含むトランジスタを用いることが好ましい。
さいため、比較的移動度が低くてもスイッチング速度を十分大きくすることが可能である
。よって、該トランジスタを書き込み用トランジスタとして用いることで、フローティン
グゲート部FGに与えられる書き込みパルスの立ち上がりを極めて急峻にすることができ
る。また、オフ電流が小さいため、フローティングゲート部FGに保持させる電荷量を少
なくすることが可能である。つまり、酸化物半導体を用いたトランジスタを書き込み用ト
ランジスタとして用いることで、情報の書き換えを高速に行うことができる。
高くするために、高速で動作するトランジスタを用いるのが望ましい。例えば、読み出し
用トランジスタとしてスイッチング速度が1ナノ秒以下のトランジスタを用いるのが好ま
しい。
、書き込み用トランジスタのソース電極またはドレイン電極の一方と、容量素子の電極の
一方と、読み出し用トランジスタのゲート電極とが電気的に接続されたフローティングゲ
ート部FGに電位を供給し、その後、書き込み用トランジスタをオフ状態とすることによ
り、フローティングゲート部FGに所定量の電荷を保持させることで行う。ここで、書き
込み用トランジスタのオフ電流は極めて小さいため、フローティングゲート部FGに供給
された電荷は長時間にわたって保持される。オフ電流が例えば実質的に0であれば、従来
のDRAMで必要とされたリフレッシュ動作が不要となるか、または、リフレッシュ動作
の頻度を極めて低く(例えば、一ヶ月乃至一年に一度程度)することが可能となり、半導
体装置の消費電力を十分に低減することができる。
能である。このためフラッシュメモリなどにおいて必要とされる消去動作が不要であり、
消去動作に起因する動作速度の低下を抑制することができる。つまり、半導体装置の高速
動作が実現される。また、従来のフローティングゲート型トランジスタで書き込みや消去
の際に必要とされた高い電圧を必要としないため、半導体装置の消費電力をさらに低減す
ることができる。本実施の形態に係るメモリセルに印加される電圧(メモリセルの各端子
に同時に印加される電位の最大のものと最小のものの差)の最大値は、2段階(1ビット
)の情報を書き込む場合、一つのメモリセルにおいて、5V以下、好ましくは3V以下で
ある。
読み出し用トランジスタと、容量素子とを少なくとも含んでいればよく、また、容量素子
の面積は小さくても動作可能である。したがって、メモリセルあたりの面積を、例えば、
1メモリセルあたり6つのトランジスタを必要とするSRAMと比較して、十分に小さく
することが可能であり、半導体装置においてメモリセルを高密度で配置することができる
。
ンネル絶縁膜)中を電荷が移動するために、該ゲート絶縁膜(トンネル絶縁膜)の劣化が
不可避であった。しかしながら、本発明の一態様に係るメモリセルにおいては、書き込み
用トランジスタのスイッチング動作により情報の書き込みがなされるため、ゲート絶縁膜
の劣化の問題がない。これは、原理的な書き込み回数の制限が存在せず、書き換え耐性が
極めて高いことを意味するものである。例えば、本発明の一態様に係るメモリセルは、1
×109回(10億回)以上の書き込み後であっても、電流−電圧特性に劣化が見られな
い。
を用いる場合、酸化物半導体は一般にエネルギーギャップが大きく(例えば、In−Ga
−Zn−O系の場合3.0〜3.5eV)熱励起キャリアが極めて少ないこともあり、例
えば、150℃もの高温環境下でもメモリセルの電流−電圧特性に劣化が見られない。
であっても特性の劣化を起こさず、且つ150℃でのオフ電流が100zA以下と極めて
小さいという優れた特性を有すること見出した。本実施の形態では、このような優れた特
性を有するトランジスタをメモリセルの書き込み用トランジスタとして適用し、従来にな
い特徴を有する半導体装置を提供するものである。
しつつ、または良好な特性を維持しつつ、微細化を達成することができる。そして、この
ようなトランジスタを用いることにより、上述のような優れた記憶装置を、高度に集積化
することができるのである。
宜組み合わせて用いることができる。
本実施の形態では、開示する発明の一態様に係る半導体装置の応用例について、図7及び
図8を用いて説明する。
0とも記載する)を複数用いて形成される半導体装置の回路図である。図7(A)は、メ
モリセル400が直列に接続された、いわゆるNAND型の半導体装置の回路図であり、
図7(B)は、メモリセル400が並列に接続された、いわゆるNOR型の半導体装置の
回路図である。
第2信号線S2、m本のワード線WLと、複数のメモリセル400(1、1)〜400(
m、1)が、縦m個(行)×横1個(列)に配置されている。なお、図7(A)では、ソ
ース線SL及びビット線BLを1本ずつ有する構成となっているが、これに限られない。
ソース線SL及びビット線BLをn本有することで、縦m個(行)×横n個(列)のメモ
リセルアレイを有する構成としてもよい。
のソース電極またはドレイン電極の一方と、容量素子320の電極の一方とは、電気的に
接続されている。また、第1信号線S1とトランジスタ310のソース電極またはドレイ
ン電極の他方とは、電気的に接続され、第2信号線S2と、トランジスタ310のゲート
電極とは、電気的に接続されている。そして、ワード線WLと、容量素子320の電極の
他方は電気的に接続されている。
ル400のトランジスタ300のドレイン電極と電気的に接続され、メモリセル400が
有するトランジスタ300のドレイン電極は、隣接するメモリセル400のトランジスタ
300のソース電極と電気的に接続される。ただし、直列に接続された複数のメモリセル
のうち、一方の端に設けられたメモリセル400が有するトランジスタ300のドレイン
電極は、ビット線と電気的に接続される。また、直列に接続された複数のメモリセルのう
ち、他方の端に設けられたメモリセル400が有するトランジスタ300のソース電極は
、ソース線と電気的に接続される。
込み動作は次のように行われる。書き込みを行う行の第2の信号線S2にトランジスタ3
10がオン状態となる電位を与え、書き込みを行う行のトランジスタ310をオン状態に
する。これにより、指定した行のトランジスタ300のゲート電極に第1の信号線S1の
電位が与えられ、該トランジスタ300のゲート電極に所定の電荷が与えられる。このよ
うにして、指定した行のメモリセルにデータを書き込むことができる。
に、トランジスタ300のゲート電極に与えられた電荷によらず、トランジスタ300が
オン状態となるような電位を与え、読み出しを行う行以外のトランジスタ300をオン状
態とする。それから、読み出しを行う行のワード線WLに、トランジスタ300のゲート
電極が有する電荷によって、トランジスタ300のオン状態またはオフ状態が選択される
ような電位(読み出し電位)を与える。そして、ソース線SLに定電位を与え、ビット線
BLに接続されている読み出し回路(図示しない)を動作状態とする。ここで、ソース線
SL−ビット線BL間の複数のトランジスタ300は、読み出しを行う行を除いてオン状
態となっているため、ソース線SL−ビット線BL間のコンダクタンスは、読み出しを行
う行のトランジスタ300の状態(オン状態またはオフ状態)によって決定される。読み
出しを行う行のトランジスタ300のゲート電極が有する電荷によって、トランジスタの
コンダクタンスは異なるから、それに応じて、ビット線BLの電位は異なる値をとること
になる。ビット線の電位を読み出し回路によって読み出すことで、指定した行のメモリセ
ルから情報を読み出すことができる。
と、m本の第2信号線S2及びワード線WLと、複数のメモリセル400(1、1)〜4
00(m、n)が、縦m個(行)×横n個(列)のマトリクス状に配置されたメモリセル
アレイ410を有する。各トランジスタ300のゲート電極と、トランジスタ310のソ
ース電極またはドレイン電極の一方と、容量素子320の電極の一方とは、電気的に接続
されている。また、ソース線SLとトランジスタ300のソース電極とは、電気的に接続
され、ビット線BLとトランジスタ300のドレイン電極とは、電気的に接続されている
。また、第1信号線S1とトランジスタ310のソース電極またはドレイン電極の他方と
は、電気的に接続され、第2信号線S2と、トランジスタ310のゲート電極とは、電気
的に接続されている。そして、ワード線WLと、容量素子320の電極の他方は電気的に
接続されている。
込み動作は、上述の図7(A)に示す半導体装置と同様の方法で行われる。読み出し動作
は次のように行われる。まず、読み出しを行う行以外のワード線WLに、トランジスタ3
00のゲート電極に与えられた電荷によらず、トランジスタ300がオフ状態となるよう
な電位を与え、読み出しを行う行以外のトランジスタ300をオフ状態とする。それから
、読み出しを行う行のワード線WLに、トランジスタ300のゲート電極が有する電荷に
よって、トランジスタ300のオン状態またはオフ状態が選択されるような電位(読み出
し電位)を与える。そして、ソース線SLに定電位を与え、ビット線BLに接続されてい
る読み出し回路(図示しない)を動作状態とする。ここで、ソース線SL−ビット線BL
間のコンダクタンスは、読み出しを行う行のトランジスタ300の状態(オン状態または
オフ状態)によって決定される。つまり、読み出しを行う行のトランジスタ300のゲー
ト電極が有する電荷によって、ビット線BLの電位は異なる値をとることになる。ビット
線の電位を読み出し回路によって読み出すことで、指定した行のメモリセルから情報を読
み出すことができる。
実施の形態に示す記憶装置の構成はこれに限られない。トランジスタ300のゲート電極
に与える電位を3以上用意して、各メモリセル400が保持する情報量を増加させても良
い。例えば、トランジスタ300のゲート電極にあたえる電位を4種類とする場合には、
各メモリセルに2ビットの情報を保持させることができる。
を用いて説明する。
スアンプ回路を有する。
。また、トランジスタのゲート電極にはバイアス電位Vbiasが印加され、端子Aの電
位が制御される。
択したメモリセル400のトランジスタ300がオン状態の場合には低抵抗状態となり、
選択したメモリセル400のトランジスタ300がオフ状態の場合には高抵抗状態となる
。
アンプは端子Aの電位に対応する電位を出力する。一方、メモリセルが低抵抗状態の場合
、端子Aの電位が参照電位Vrefより低くなり、センスアンプ回路は端子Aの電位に対
応する電位を出力する。
る。なお、本実施の形態の読み出し回路は一例である。他の回路を用いても良い。また、
読み出し回路は、プリチャージ回路を有しても良い。参照電位Vrefの代わりに参照用
のビット線が接続される構成としても良い。
アンプは、入力端子Vin(+)とVin(−)と出力端子Voutを有し、Vin(+
)とVin(−)の差を増幅する。Vin(+)>Vin(−)であればVoutは、概
ねHigh出力、Vin(+)<Vin(−)であればVoutは、概ねLow出力とな
る。当該差動型センスアンプを読み出し回路に用いる場合、Vin(+)とVin(−)
の一方は入力端子Aと接続し、Vin(+)とVin(−)の他方には参照電位Vref
を与える。
ンスアンプは、入出力端子V1及びV2と、制御用信号Sp、Snの入力端子を有する。
まず、信号SpをHigh、信号SnをLowとして、電源電位(Vdd)を遮断する。
そして、比較を行う電位をV1とV2に与える。その後、信号SpをLow、信号Snを
Highとして、電源電位(Vdd)を供給すると、比較を行う電位V1inとV2in
がV1in>V2inの関係にあれば、V1の出力はHigh、V2の出力はLowとな
り、V1in<V2inの関係にあれば、V1の出力はLow、V2の出力はHighと
なる。このような関係を利用して、V1inとV2inの差を増幅することができる。当
該ラッチ型センスアンプを読み出し回路に用いる場合、V1とV2の一方は、スイッチを
介して端子A及び出力端子と接続し、V1とV2の他方には参照電位Vrefを与える。
合わせて用いることができる。
本実施の形態では、実施の形態1乃至実施の形態4で説明した半導体装置を電子機器に適
用する場合について、図9を用いて説明する。本実施の形態では、コンピュータ、携帯電
話機(携帯電話、携帯電話装置ともいう)、携帯情報端末(携帯型ゲーム機、音響再生装
置なども含む)、デジタルカメラ、デジタルビデオカメラ、電子ペーパー、テレビジョン
装置(テレビ、またはテレビジョン受信機ともいう)などの電子機器に、実施の形態1乃
至実施の形態4で説明した半導体装置を適用する場合について説明する。
示部603、キーボード604などによって構成されている。筐体601と筐体602内
には、先の実施の形態に示す微細化された半導体装置が設けられている。そのため、小型
、高速動作、低消費電力、といった特徴を備えたノート型のパーソナルコンピュータが実
現される。
インターフェイス615と、操作ボタン614等が設けられている。また、携帯情報端末
を操作するスタイラス612などを備えている。本体611内には、先の実施の形態に示
す微細化された半導体装置が設けられている。そのため、小型、高速動作、低消費電力、
といった特徴を備えた携帯情報端末が実現される。
の2つの筐体で構成されている。筐体621及び筐体623には、それぞれ表示部625
及び表示部627が設けられている。筐体621と筐体623は、軸部637により接続
されており、該軸部637を軸として開閉動作を行うことができる。また、筐体621は
、電源631、操作キー633、スピーカー635などを備えている。筐体621、筐体
623の少なくとも一には、先の実施の形態に示す微細化された半導体装置が設けられて
いる。そのため、小型、高速動作、低消費電力、といった特徴を備えた電子書籍が実現さ
れる。
る。さらに、筐体640と筐体641は、スライドし、図9(D)のように展開している
状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。また、
筐体641は、表示パネル642、スピーカー643、マイクロフォン644、操作キー
645、ポインティングデバイス646、カメラ用レンズ647、外部接続端子648な
どを備えている。また、筐体640は、携帯電話機の充電を行う太陽電池セル649、外
部メモリスロット650などを備えている。また、アンテナは、筐体641に内蔵されて
いる。筐体640と筐体641の少なくとも一には、先の実施の形態に示す微細化された
半導体装置が設けられている。そのため、小型、高速動作、低消費電力、といった特徴を
備えた携帯電話機が実現される。
スイッチ664、表示部665、バッテリー666などによって構成されている。本体6
61内には、先の実施の形態に示す微細化された半導体装置が設けられている。そのため
、小型、高速動作、低消費電力、といった特徴を備えたデジタルカメラが実現される。
75などで構成されている。テレビジョン装置670の操作は、筐体671が備えるスイ
ッチや、リモコン操作機680により行うことができる。筐体671及びリモコン操作機
680には、先の実施の形態に示す微細化された半導体装置が搭載されている。そのため
、高速動作、低消費電力、といった特徴を備えたテレビジョン装置が実現される。
載されている。このため、小型、高速動作、低消費電力、といった特徴を備えた電子機器
が実現される。
結果について図10乃至図13を用いて説明する。具体的には、異なるチャネル長Lを有
するトランジスタの特性について比較した。なお、計算には、デバイスシミュレーション
ソフトAtlas(Silvaco Data Systems社製)を用いた。
る構造(ソース電極またはドレイン電極の一部を伸長させた構造)であり、図10(B)
は、比較のための構造(ソース電極またはドレイン電極の一部を伸長させていない構造)
である。
、第1の導電層742a(材質:チタン、厚さ:100nm)及び第2の導電層745a
(材質:窒化チタン、厚さ:任意)が順に積層されたソース電極と、第1の導電層742
b(材質:チタン、厚さ:100nm)及び第2の導電層745b(材質:窒化チタン、
厚さ:任意)が順に積層されたドレイン電極と、ソース電極上に設けられた絶縁層743
a(材質:酸化シリコン、厚さ:100nm)と、ドレイン電極上に設けられた絶縁層7
43b(材質:酸化シリコン、厚さ:100nm)と、絶縁層743a及び絶縁層743
b上に設けられた酸化物半導体層744(材質:In−Ga−Zn−O系の酸化物半導体
、厚さ:10nm)と、酸化物半導体層744上に設けられたゲート絶縁層746(材質
:酸化ハフニウム、厚さ:10nm)と、ゲート絶縁層746上に設けられたゲート電極
748(材質:タングステン)を有する。
2aの端部よりチャネル長方向に伸長した領域を有しており(つまり、第2の導電層74
5aの端部は、第1の導電層742aの端部よりチャネル形成領域に近い)、第2の導電
層745aの端部は、酸化物半導体層744のチャネル形成領域と接している。同様に、
第2の導電層745bは、第1の導電層742bの端部よりチャネル長方向に伸長した領
域を有しており(つまり、第2の導電層745bの端部は、第1の導電層742bの端部
よりチャネル形成領域に近い)、第2の導電層745bの端部は、酸化物半導体層744
のチャネル形成領域と接している。
ン、厚さ:100nm)及び導電層752bでなるドレイン電極(材質:窒化チタン、厚
さ:100nm)と、ソース電極及びドレイン電極上に設けられた酸化物半導体層744
(材質:In−Ga−Zn−O系の酸化物半導体、厚さ:10nm)と、酸化物半導体層
744上に設けられたゲート絶縁層746(材質:酸化ハフニウム、厚さ:10nm)と
、ゲート絶縁層746上に設けられたゲート電極748(材質:タングステン)を有する
。
電層742aの端部よりチャネル長方向に伸長した領域、及び、第2の導電層745bに
おける、第1の導電層742bの端部よりチャネル長方向に伸長した領域の有無、ソース
電極上の絶縁層及びドレイン電極上の絶縁層の有無である。
りチャネル長方向に伸長した領域(第2の導電層でなる領域)は、他の領域(第1の導電
層と第2の導電層の積層でなる領域)と比較して電極の厚さが小さい。つまり、電荷の流
れに垂直な断面の面積が小さくなっている。抵抗は断面積に反比例するから、第2の導電
層745aにおける、第1の導電層742aの端部よりチャネル長方向に伸長した領域は
、他の領域と比較して抵抗が高いということができる。第2の導電層745bについても
同様のことがいえる。以下、本実施例において、第2の導電層745aにおける、第1の
導電層742aの端部よりチャネル長方向に伸長した領域、及び、第2の導電層745b
における、第1の導電層742bの端部よりチャネル長方向に伸長した領域を高抵抗領域
(HRR:High−Resistance Region)と記載する。
イン電極の上部は絶縁層743bに覆われているため、ソース電極やドレイン電極と、酸
化物半導体層744の接触面積は非常に小さくなっている(ここでは、第2の導電層の端
部のみが接する)。つまり、ソース電極やドレイン電極は、チャネル形成領域と接する領
域の近傍において、他の領域よりも高抵抗になっていることになる。
ランジスタのしきい値電圧Vthがどのような挙動を示すかを調査した。チャネル長Lと
しては、20nm、30nm、50nm、100nm、200nm、400nmの6条件
を採用した。
層の厚さとしては、3nm、10nm、50nm、100nmの4条件を採用した。
ル長方向の長さは0.3μmとした。
1.In−Ga−Zn−O系の酸化物半導体(酸化物半導体層の材料)
バンドギャップEg:3.15eV、電子親和力χ:4.3eV、比誘電率:15、電子
移動度:10cm2/Vs、伝導帯の実効状態密度:5×1018cm−3
2.窒化チタン(ソース電極及びドレイン電極の材料)
仕事関数φM:3.9eV、抵抗率ρ:2.2×10−4Ω・cm
3.酸化ハフニウム(ゲート絶縁層の材料)
比誘電率:15
4.タングステン(ゲート電極の材料)
仕事関数φM:4.9eV
nm)を、縦軸はしきい値電圧のシフト量ΔVth(V)を、それぞれ示している。なお
、ΔVthは、チャネル長L=400nmのしきい値電圧を基準に算出したものである。
の計算結果であり、図11(A)は、第2の導電層の厚さが100nm、図11(B)は
、第2の導電層の厚さが50nm、図12(A)は、第2の導電層の厚さが10nm、図
12(B)は、第2の導電層の厚さが3nm、の場合をそれぞれ示している。また、図1
3は図10(B)に示す構造の計算結果である。
層が薄くなるほど、しきい値電圧のマイナスシフトが抑制されるのが分かる。また、図1
1(A)と図13の比較により、ソース電極やドレイン電極を覆う絶縁層を設ける場合に
は、Vthのマイナスシフトが抑制されるのが分かる。これらはいずれも、ソース電極や
ドレイン電極と酸化物半導体層の接触面積を縮小し、抵抗を増大させることにより、短チ
ャネル効果を抑制できることを示唆するものである。
極の抵抗が高くなっていれば、短チャネル効果抑制の効果を得ることができるということ
もできる。
する(具体的には、例えば、ソース電極及びドレイン電極の一部の断面積を小さくする、
ソース電極及びドレイン電極の上部を覆う絶縁層を形成して酸化物半導体層との接触面積
を小さくする)ことで、しきい値電圧のマイナスシフトが抑制されることが理解される。
これは、ソース電極とドレイン電極の間の電界強度が緩和されることに起因するものであ
る。このように、開示する発明の一態様によって、しきい値電圧低下などの短チャネル効
果を抑制できることが示された。
142a 第1の導電層
142b 第1の導電層
143 絶縁膜
143a 絶縁層
143b 絶縁層
144 酸化物半導体層
145 導電膜
145a 第2の導電層
145b 第2の導電層
146 ゲート絶縁層
148 ゲート電極
160 トランジスタ
170 トランジスタ
180 トランジスタ
190 トランジスタ
200 基板
242 導電膜
242a 第1の導電層
242b 第1の導電層
243 絶縁膜
243a 絶縁層
243b 絶縁層
244 酸化物半導体層
245 導電膜
245a 第2の導電層
245b 第2の導電層
246 ゲート絶縁層
248 ゲート電極
252 絶縁膜
252a サイドウォール絶縁層
252b サイドウォール絶縁層
280 トランジスタ
300 トランジスタ
310 トランジスタ
320 容量素子
400 メモリセル
410 メモリセルアレイ
601 筐体
602 筐体
603 表示部
604 キーボード
611 本体
612 スタイラス
613 表示部
614 操作ボタン
615 外部インターフェイス
620 電子書籍
621 筐体
623 筐体
625 表示部
627 表示部
631 電源
633 操作キー
635 スピーカー
637 軸部
640 筐体
641 筐体
642 表示パネル
643 スピーカー
644 マイクロフォン
645 操作キー
646 ポインティングデバイス
647 カメラ用レンズ
648 外部接続端子
649 太陽電池セル
650 外部メモリスロット
661 本体
663 接眼部
664 操作スイッチ
665 表示部
666 バッテリー
667 表示部
670 テレビジョン装置
671 筐体
673 表示部
675 スタンド
680 リモコン操作機
742a 第1の導電層
742b 第1の導電層
743a 絶縁層
743b 絶縁層
744 酸化物半導体層
745a 第2の導電層
745b 第2の導電層
746 ゲート絶縁層
748 ゲート電極
752a 導電層
752b 導電層
Claims (4)
- 酸化物半導体層と、
前記酸化物半導体層と接する領域を有するソース電極と、
前記酸化物半導体層と接する領域を有するドレイン電極と、
前記酸化物半導体層上のゲート絶縁層と、
前記ゲート絶縁層上のゲート電極と、を有し、
前記ソース電極は、第2の導電層と、前記第2の導電層上の第1の導電層との積層構造を有し、
前記ドレイン電極は、第4の導電層と、前記第4の導電層上の第3の導電層との積層構造を有し、
チャネル長方向における前記ソース電極の端部であって、前記ゲート電極に近い側の前記ソース電極の前記端部は、前記第2の導電層の端部が、前記第1の導電層の端部よりもチャネル長方向に延びており、
チャネル長方向における前記ドレイン電極の端部であって、前記ゲート電極に近い側の前記ドレイン電極の前記端部は、前記第4の導電層の端部が、前記第3の導電層の端部よりもチャネル長方向に延びていることを特徴とする半導体装置。 - InとGaとZnとを有する酸化物半導体層と、
前記酸化物半導体層と接する領域を有するソース電極と、
前記酸化物半導体層と接する領域を有するドレイン電極と、
前記酸化物半導体層上のゲート絶縁層と、
前記ゲート絶縁層上のゲート電極と、を有し、
前記ソース電極は、第2の導電層と、前記第2の導電層上の第1の導電層との積層構造を有し、
前記ドレイン電極は、第4の導電層と、前記第4の導電層上の第3の導電層との積層構造を有し、
チャネル長方向における前記ソース電極の端部であって、前記ゲート電極に近い側の前記ソース電極の前記端部は、前記第2の導電層の端部が、前記第1の導電層の端部よりもチャネル長方向に延びており、
チャネル長方向における前記ドレイン電極の端部であって、前記ゲート電極に近い側の前記ドレイン電極の前記端部は、前記第4の導電層の端部が、前記第3の導電層の端部よりもチャネル長方向に延びていることを特徴とする半導体装置。 - 酸化物半導体層と、
前記酸化物半導体層と接する領域を有するソース電極と、
前記酸化物半導体層と接する領域を有するドレイン電極と、
前記酸化物半導体層上のゲート絶縁層と、
前記ゲート絶縁層上のゲート電極と、を有し、
前記ソース電極は、第2の導電層と、前記第2の導電層上の第1の導電層との積層構造を有し、
前記ドレイン電極は、第4の導電層と、前記第4の導電層上の第3の導電層との積層構造を有し、
チャネル長方向における前記ソース電極の端部であって、前記ゲート電極に近い側の前記ソース電極の前記端部は、前記第2の導電層の端部が、前記第1の導電層の端部よりもチャネル長方向に延びており、
チャネル長方向における前記ドレイン電極の端部であって、前記ゲート電極に近い側の前記ドレイン電極の前記端部は、前記第4の導電層の端部が、前記第3の導電層の端部よりもチャネル長方向に延びており、
前記第1の導電層と前記第3の導電層とは、銅を有することを特徴とする半導体装置。 - InとGaとZnとを有する酸化物半導体層と、
前記酸化物半導体層と接する領域を有するソース電極と、
前記酸化物半導体層と接する領域を有するドレイン電極と、
前記酸化物半導体層上のゲート絶縁層と、
前記ゲート絶縁層上のゲート電極と、を有し、
前記ソース電極は、第2の導電層と、前記第2の導電層上の第1の導電層との積層構造を有し、
前記ドレイン電極は、第4の導電層と、前記第4の導電層上の第3の導電層との積層構造を有し、
チャネル長方向における前記ソース電極の端部であって、前記ゲート電極に近い側の前記ソース電極の前記端部は、前記第2の導電層の端部が、前記第1の導電層の端部よりもチャネル長方向に延びており、
チャネル長方向における前記ドレイン電極の端部であって、前記ゲート電極に近い側の前記ドレイン電極の前記端部は、前記第4の導電層の端部が、前記第3の導電層の端部よりもチャネル長方向に延びており、
前記第1の導電層と前記第3の導電層とは、銅を有することを特徴とする半導体装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010012540 | 2010-01-22 | ||
JP2010012540 | 2010-01-22 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2015048646A Division JP6023245B2 (ja) | 2010-01-22 | 2015-03-11 | 半導体装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018020825A Division JP6568962B2 (ja) | 2010-01-22 | 2018-02-08 | テレビジョン装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017017344A JP2017017344A (ja) | 2017-01-19 |
JP6291007B2 true JP6291007B2 (ja) | 2018-03-14 |
Family
ID=44306654
Family Applications (7)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011008133A Active JP5714340B2 (ja) | 2010-01-22 | 2011-01-18 | 半導体装置 |
JP2015048646A Active JP6023245B2 (ja) | 2010-01-22 | 2015-03-11 | 半導体装置 |
JP2016197760A Active JP6291007B2 (ja) | 2010-01-22 | 2016-10-06 | 半導体装置 |
JP2018020825A Active JP6568962B2 (ja) | 2010-01-22 | 2018-02-08 | テレビジョン装置 |
JP2019143811A Active JP6811814B2 (ja) | 2010-01-22 | 2019-08-05 | 半導体装置 |
JP2020207426A Active JP7170025B2 (ja) | 2010-01-22 | 2020-12-15 | トランジスタ |
JP2022174093A Active JP7486561B2 (ja) | 2010-01-22 | 2022-10-31 | 半導体装置 |
Family Applications Before (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011008133A Active JP5714340B2 (ja) | 2010-01-22 | 2011-01-18 | 半導体装置 |
JP2015048646A Active JP6023245B2 (ja) | 2010-01-22 | 2015-03-11 | 半導体装置 |
Family Applications After (4)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018020825A Active JP6568962B2 (ja) | 2010-01-22 | 2018-02-08 | テレビジョン装置 |
JP2019143811A Active JP6811814B2 (ja) | 2010-01-22 | 2019-08-05 | 半導体装置 |
JP2020207426A Active JP7170025B2 (ja) | 2010-01-22 | 2020-12-15 | トランジスタ |
JP2022174093A Active JP7486561B2 (ja) | 2010-01-22 | 2022-10-31 | 半導体装置 |
Country Status (6)
Country | Link |
---|---|
US (1) | US8492840B2 (ja) |
JP (7) | JP5714340B2 (ja) |
KR (9) | KR101844085B1 (ja) |
CN (2) | CN103779426B (ja) |
TW (10) | TWI677103B (ja) |
WO (1) | WO2011089846A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7446836B2 (ja) | 2020-02-03 | 2024-03-11 | 株式会社Screenホールディングス | 熱処理装置 |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8436403B2 (en) | 2010-02-05 | 2013-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistor provided with sidewall and electronic appliance |
KR101780841B1 (ko) | 2010-02-26 | 2017-09-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR101812467B1 (ko) * | 2010-03-08 | 2017-12-27 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR20120106568A (ko) * | 2011-03-18 | 2012-09-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 및 발광 장치의 제작 방법 |
US8946812B2 (en) | 2011-07-21 | 2015-02-03 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
KR20140101817A (ko) | 2011-12-02 | 2014-08-20 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 그 제작 방법 |
WO2013094547A1 (en) | 2011-12-23 | 2013-06-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
JP6053490B2 (ja) | 2011-12-23 | 2016-12-27 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US9219164B2 (en) | 2012-04-20 | 2015-12-22 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device with oxide semiconductor channel |
US9048323B2 (en) | 2012-04-30 | 2015-06-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
US9059219B2 (en) | 2012-06-27 | 2015-06-16 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
US8754459B2 (en) * | 2012-08-31 | 2014-06-17 | Kabushiki Kaisha Toshiba | Semiconductor memory device |
TWI644437B (zh) * | 2012-09-14 | 2018-12-11 | 半導體能源研究所股份有限公司 | 半導體裝置及其製造方法 |
JP6283191B2 (ja) * | 2012-10-17 | 2018-02-21 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6018873B2 (ja) * | 2012-10-17 | 2016-11-02 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6059501B2 (ja) | 2012-10-17 | 2017-01-11 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2014082388A (ja) * | 2012-10-17 | 2014-05-08 | Semiconductor Energy Lab Co Ltd | 半導体装置 |
JP5951442B2 (ja) * | 2012-10-17 | 2016-07-13 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6021586B2 (ja) | 2012-10-17 | 2016-11-09 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP6204145B2 (ja) | 2012-10-23 | 2017-09-27 | 株式会社半導体エネルギー研究所 | 半導体装置 |
WO2014065343A1 (en) | 2012-10-24 | 2014-05-01 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device |
JP6220641B2 (ja) * | 2012-11-15 | 2017-10-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
KR102526635B1 (ko) * | 2012-11-30 | 2023-04-26 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
JP6329762B2 (ja) * | 2012-12-28 | 2018-05-23 | 株式会社半導体エネルギー研究所 | 半導体装置 |
US10347769B2 (en) * | 2013-03-25 | 2019-07-09 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor with multi-layer source/drain electrodes |
JP6376788B2 (ja) * | 2013-03-26 | 2018-08-22 | 株式会社半導体エネルギー研究所 | 半導体装置およびその作製方法 |
KR102472875B1 (ko) * | 2013-12-26 | 2022-12-02 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
KR102513764B1 (ko) | 2013-12-27 | 2023-03-24 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 발광 장치 |
JP6281383B2 (ja) * | 2014-04-02 | 2018-02-21 | 株式会社デンソー | 半導体素子 |
US9954112B2 (en) | 2015-01-26 | 2018-04-24 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
FR3041808B1 (fr) * | 2015-09-30 | 2018-02-09 | Commissariat A L'energie Atomique Et Aux Energies Alternatives | Procede de realisation d'une cellule memoire resistive |
KR20240012619A (ko) | 2015-11-20 | 2024-01-29 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치, 이 반도체 장치의 제작 방법, 또는 이 반도체 장치를 가지는 표시 장치 |
WO2017187301A1 (en) * | 2016-04-28 | 2017-11-02 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, semiconductor device, and electronic device |
US10096718B2 (en) * | 2016-06-17 | 2018-10-09 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, electronic device, manufacturing method of transistor |
US10615187B2 (en) | 2016-07-27 | 2020-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Transistor, semiconductor device, and electronic device |
KR20200023573A (ko) * | 2018-08-23 | 2020-03-05 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
US20220050238A1 (en) * | 2018-10-03 | 2022-02-17 | Hamamatsu Photonics K.K. | Fabry-perot interference filter |
KR102669149B1 (ko) * | 2019-01-10 | 2024-05-24 | 삼성전자주식회사 | 반도체 장치 |
US11695073B2 (en) | 2020-05-29 | 2023-07-04 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory array gate structures |
US11710790B2 (en) | 2020-05-29 | 2023-07-25 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory array channel regions |
US11640974B2 (en) | 2020-06-30 | 2023-05-02 | Taiwan Semiconductor Manufacturing Co., Ltd. | Memory array isolation structures |
US11729987B2 (en) | 2020-06-30 | 2023-08-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory array source/drain electrode structures |
JP2022049604A (ja) * | 2020-09-16 | 2022-03-29 | キオクシア株式会社 | 半導体装置及び半導体記憶装置 |
WO2023237961A1 (ja) * | 2022-06-10 | 2023-12-14 | 株式会社半導体エネルギー研究所 | 半導体装置、記憶装置、及び半導体装置の作製方法 |
Family Cites Families (129)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60198861A (ja) | 1984-03-23 | 1985-10-08 | Fujitsu Ltd | 薄膜トランジスタ |
JPH0435068A (ja) * | 1990-05-31 | 1992-02-05 | Tonen Corp | 薄膜トランジスター |
JP3255942B2 (ja) | 1991-06-19 | 2002-02-12 | 株式会社半導体エネルギー研究所 | 逆スタガ薄膜トランジスタの作製方法 |
JPH05326553A (ja) * | 1992-05-25 | 1993-12-10 | Fujitsu Ltd | スタガ型薄膜トランジスタ及びその製造方法 |
JPH06104439A (ja) * | 1992-09-18 | 1994-04-15 | Fujitsu Ltd | 薄膜トランジスタおよびその製造方法 |
JP3479375B2 (ja) | 1995-03-27 | 2003-12-15 | 科学技術振興事業団 | 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとpn接合を形成した金属酸化物半導体装置およびそれらの製造方法 |
DE69635107D1 (de) | 1995-08-03 | 2005-09-29 | Koninkl Philips Electronics Nv | Halbleiteranordnung mit einem transparenten schaltungselement |
JP3625598B2 (ja) | 1995-12-30 | 2005-03-02 | 三星電子株式会社 | 液晶表示装置の製造方法 |
KR100301803B1 (ko) * | 1998-06-05 | 2001-09-22 | 김영환 | 박막트랜지스터 및 그의 제조방법 |
JP4170454B2 (ja) | 1998-07-24 | 2008-10-22 | Hoya株式会社 | 透明導電性酸化物薄膜を有する物品及びその製造方法 |
JP2000150861A (ja) | 1998-11-16 | 2000-05-30 | Tdk Corp | 酸化物薄膜 |
JP3276930B2 (ja) | 1998-11-17 | 2002-04-22 | 科学技術振興事業団 | トランジスタ及び半導体装置 |
TW460731B (en) | 1999-09-03 | 2001-10-21 | Ind Tech Res Inst | Electrode structure and production method of wide viewing angle LCD |
JP2001119029A (ja) * | 1999-10-18 | 2001-04-27 | Fujitsu Ltd | 薄膜トランジスタ及びその製造方法及びそれを備えた液晶表示装置 |
JP4630420B2 (ja) * | 2000-05-23 | 2011-02-09 | ティーピーオー ホンコン ホールディング リミテッド | パターン形成方法 |
JP4089858B2 (ja) | 2000-09-01 | 2008-05-28 | 国立大学法人東北大学 | 半導体デバイス |
KR20020038482A (ko) | 2000-11-15 | 2002-05-23 | 모리시타 요이찌 | 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널 |
JP3997731B2 (ja) | 2001-03-19 | 2007-10-24 | 富士ゼロックス株式会社 | 基材上に結晶性半導体薄膜を形成する方法 |
JP2002289859A (ja) | 2001-03-23 | 2002-10-04 | Minolta Co Ltd | 薄膜トランジスタ |
US6545287B2 (en) | 2001-09-07 | 2003-04-08 | Intel Corporation | Using selective deposition to form phase-change memory cells |
JP3925839B2 (ja) | 2001-09-10 | 2007-06-06 | シャープ株式会社 | 半導体記憶装置およびその試験方法 |
JP4090716B2 (ja) | 2001-09-10 | 2008-05-28 | 雅司 川崎 | 薄膜トランジスタおよびマトリクス表示装置 |
JP4164562B2 (ja) | 2002-09-11 | 2008-10-15 | 独立行政法人科学技術振興機構 | ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ |
US7061014B2 (en) | 2001-11-05 | 2006-06-13 | Japan Science And Technology Agency | Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film |
JP4083486B2 (ja) | 2002-02-21 | 2008-04-30 | 独立行政法人科学技術振興機構 | LnCuO(S,Se,Te)単結晶薄膜の製造方法 |
US7049190B2 (en) | 2002-03-15 | 2006-05-23 | Sanyo Electric Co., Ltd. | Method for forming ZnO film, method for forming ZnO semiconductor layer, method for fabricating semiconductor device, and semiconductor device |
JP3933591B2 (ja) | 2002-03-26 | 2007-06-20 | 淳二 城戸 | 有機エレクトロルミネッセント素子 |
KR100991305B1 (ko) | 2002-04-19 | 2010-11-01 | 마크스 가부시기가이샤 | 전동스테이플러 |
US7339187B2 (en) | 2002-05-21 | 2008-03-04 | State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University | Transistor structures |
JP2004022625A (ja) | 2002-06-13 | 2004-01-22 | Murata Mfg Co Ltd | 半導体デバイス及び該半導体デバイスの製造方法 |
US7105868B2 (en) | 2002-06-24 | 2006-09-12 | Cermet, Inc. | High-electron mobility transistor with zinc oxide |
JP4360519B2 (ja) * | 2002-07-18 | 2009-11-11 | シャープ株式会社 | 薄膜トランジスタの製造方法 |
US7067843B2 (en) | 2002-10-11 | 2006-06-27 | E. I. Du Pont De Nemours And Company | Transparent oxide semiconductor thin film transistors |
JP4166105B2 (ja) | 2003-03-06 | 2008-10-15 | シャープ株式会社 | 半導体装置およびその製造方法 |
JP2004273732A (ja) | 2003-03-07 | 2004-09-30 | Sharp Corp | アクティブマトリクス基板およびその製造方法 |
JP4108633B2 (ja) | 2003-06-20 | 2008-06-25 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法ならびに電子デバイス |
US7262463B2 (en) | 2003-07-25 | 2007-08-28 | Hewlett-Packard Development Company, L.P. | Transistor including a deposited channel region having a doped portion |
JP4683836B2 (ja) * | 2003-12-12 | 2011-05-18 | 株式会社神戸製鋼所 | ダイヤモンド半導体素子及びその製造方法 |
US7297977B2 (en) | 2004-03-12 | 2007-11-20 | Hewlett-Packard Development Company, L.P. | Semiconductor device |
US7145174B2 (en) | 2004-03-12 | 2006-12-05 | Hewlett-Packard Development Company, Lp. | Semiconductor device |
EP1737044B1 (en) | 2004-03-12 | 2014-12-10 | Japan Science and Technology Agency | Amorphous oxide and thin film transistor |
US7282782B2 (en) | 2004-03-12 | 2007-10-16 | Hewlett-Packard Development Company, L.P. | Combined binary oxide semiconductor device |
US7211825B2 (en) | 2004-06-14 | 2007-05-01 | Yi-Chi Shih | Indium oxide-based thin film transistors and circuits |
JP2006100760A (ja) | 2004-09-02 | 2006-04-13 | Casio Comput Co Ltd | 薄膜トランジスタおよびその製造方法 |
US7285501B2 (en) | 2004-09-17 | 2007-10-23 | Hewlett-Packard Development Company, L.P. | Method of forming a solution processed device |
US7298084B2 (en) | 2004-11-02 | 2007-11-20 | 3M Innovative Properties Company | Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes |
US7863611B2 (en) | 2004-11-10 | 2011-01-04 | Canon Kabushiki Kaisha | Integrated circuits utilizing amorphous oxides |
EP1810335B1 (en) | 2004-11-10 | 2020-05-27 | Canon Kabushiki Kaisha | Light-emitting device |
AU2005302964B2 (en) | 2004-11-10 | 2010-11-04 | Canon Kabushiki Kaisha | Field effect transistor employing an amorphous oxide |
CA2708335A1 (en) | 2004-11-10 | 2006-05-18 | Canon Kabushiki Kaisha | Amorphous oxide and field effect transistor |
US7829444B2 (en) | 2004-11-10 | 2010-11-09 | Canon Kabushiki Kaisha | Field effect transistor manufacturing method |
US7791072B2 (en) | 2004-11-10 | 2010-09-07 | Canon Kabushiki Kaisha | Display |
US7453065B2 (en) | 2004-11-10 | 2008-11-18 | Canon Kabushiki Kaisha | Sensor and image pickup device |
KR101227021B1 (ko) | 2004-12-06 | 2013-01-28 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 유기 전계효과 트랜지스터 및 반도체장치 |
US7579224B2 (en) | 2005-01-21 | 2009-08-25 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing a thin film semiconductor device |
TWI569441B (zh) | 2005-01-28 | 2017-02-01 | 半導體能源研究所股份有限公司 | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
TWI412138B (zh) | 2005-01-28 | 2013-10-11 | Semiconductor Energy Lab | 半導體裝置,電子裝置,和半導體裝置的製造方法 |
US7858451B2 (en) | 2005-02-03 | 2010-12-28 | Semiconductor Energy Laboratory Co., Ltd. | Electronic device, semiconductor device and manufacturing method thereof |
US7948171B2 (en) | 2005-02-18 | 2011-05-24 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device |
US20060197092A1 (en) | 2005-03-03 | 2006-09-07 | Randy Hoffman | System and method for forming conductive material on a substrate |
US8681077B2 (en) | 2005-03-18 | 2014-03-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device, and display device, driving method and electronic apparatus thereof |
WO2006105077A2 (en) | 2005-03-28 | 2006-10-05 | Massachusetts Institute Of Technology | Low voltage thin film transistor with high-k dielectric material |
US7645478B2 (en) | 2005-03-31 | 2010-01-12 | 3M Innovative Properties Company | Methods of making displays |
US8300031B2 (en) | 2005-04-20 | 2012-10-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element |
US8049208B2 (en) | 2005-04-22 | 2011-11-01 | Semiconductor Energy Laboratory Co., Ltd. | Organic semiconductor device having composite electrode |
US20060270066A1 (en) | 2005-04-25 | 2006-11-30 | Semiconductor Energy Laboratory Co., Ltd. | Organic transistor, manufacturing method of semiconductor device and organic transistor |
JP2006344849A (ja) * | 2005-06-10 | 2006-12-21 | Casio Comput Co Ltd | 薄膜トランジスタ |
US7402506B2 (en) | 2005-06-16 | 2008-07-22 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7691666B2 (en) | 2005-06-16 | 2010-04-06 | Eastman Kodak Company | Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby |
US7507618B2 (en) | 2005-06-27 | 2009-03-24 | 3M Innovative Properties Company | Method for making electronic devices using metal oxide nanoparticles |
KR100711890B1 (ko) | 2005-07-28 | 2007-04-25 | 삼성에스디아이 주식회사 | 유기 발광표시장치 및 그의 제조방법 |
JP2007059128A (ja) | 2005-08-23 | 2007-03-08 | Canon Inc | 有機el表示装置およびその製造方法 |
JP5116225B2 (ja) | 2005-09-06 | 2013-01-09 | キヤノン株式会社 | 酸化物半導体デバイスの製造方法 |
JP2007073705A (ja) | 2005-09-06 | 2007-03-22 | Canon Inc | 酸化物半導体チャネル薄膜トランジスタおよびその製造方法 |
JP4850457B2 (ja) | 2005-09-06 | 2012-01-11 | キヤノン株式会社 | 薄膜トランジスタ及び薄膜ダイオード |
JP4280736B2 (ja) | 2005-09-06 | 2009-06-17 | キヤノン株式会社 | 半導体素子 |
JP5064747B2 (ja) * | 2005-09-29 | 2012-10-31 | 株式会社半導体エネルギー研究所 | 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法 |
JP5078246B2 (ja) * | 2005-09-29 | 2012-11-21 | 株式会社半導体エネルギー研究所 | 半導体装置、及び半導体装置の作製方法 |
EP1998375A3 (en) | 2005-09-29 | 2012-01-18 | Semiconductor Energy Laboratory Co, Ltd. | Semiconductor device having oxide semiconductor layer and manufacturing method |
JP5037808B2 (ja) | 2005-10-20 | 2012-10-03 | キヤノン株式会社 | アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置 |
KR101112652B1 (ko) | 2005-11-15 | 2012-02-16 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 액티브 매트릭스 디스플레이 장치 및 텔레비전 수신기 |
JP5089139B2 (ja) * | 2005-11-15 | 2012-12-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
TWI292281B (en) | 2005-12-29 | 2008-01-01 | Ind Tech Res Inst | Pixel structure of active organic light emitting diode and method of fabricating the same |
US7867636B2 (en) | 2006-01-11 | 2011-01-11 | Murata Manufacturing Co., Ltd. | Transparent conductive film and method for manufacturing the same |
KR20070076149A (ko) * | 2006-01-18 | 2007-07-24 | 삼성전자주식회사 | 박막트랜지스터 기판 및 그 제조 방법 |
JP4977478B2 (ja) | 2006-01-21 | 2012-07-18 | 三星電子株式会社 | ZnOフィルム及びこれを用いたTFTの製造方法 |
US7576394B2 (en) * | 2006-02-02 | 2009-08-18 | Kochi Industrial Promotion Center | Thin film transistor including low resistance conductive thin films and manufacturing method thereof |
US7977169B2 (en) | 2006-02-15 | 2011-07-12 | Kochi Industrial Promotion Center | Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof |
JP5015472B2 (ja) * | 2006-02-15 | 2012-08-29 | 財団法人高知県産業振興センター | 薄膜トランジスタ及びその製法 |
JP4458048B2 (ja) | 2006-02-23 | 2010-04-28 | カシオ計算機株式会社 | 薄膜トランジスタの製造方法 |
KR20070101595A (ko) | 2006-04-11 | 2007-10-17 | 삼성전자주식회사 | ZnO TFT |
US20070252928A1 (en) | 2006-04-28 | 2007-11-01 | Toppan Printing Co., Ltd. | Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof |
KR101014473B1 (ko) | 2006-06-02 | 2011-02-14 | 가시오게산키 가부시키가이샤 | 산화아연의 산화물 반도체 박막층을 포함하는 반도체 장치및 그 제조방법 |
JP5028033B2 (ja) | 2006-06-13 | 2012-09-19 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP5228295B2 (ja) * | 2006-07-21 | 2013-07-03 | カシオ計算機株式会社 | 半導体装置の製造方法 |
JP4609797B2 (ja) | 2006-08-09 | 2011-01-12 | Nec液晶テクノロジー株式会社 | 薄膜デバイス及びその製造方法 |
JP4999400B2 (ja) | 2006-08-09 | 2012-08-15 | キヤノン株式会社 | 酸化物半導体膜のドライエッチング方法 |
JP4332545B2 (ja) | 2006-09-15 | 2009-09-16 | キヤノン株式会社 | 電界効果型トランジスタ及びその製造方法 |
JP5112668B2 (ja) * | 2006-09-22 | 2013-01-09 | 財団法人高知県産業振興センター | 半導体装置の製法 |
JP4274219B2 (ja) | 2006-09-27 | 2009-06-03 | セイコーエプソン株式会社 | 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置 |
JP5164357B2 (ja) | 2006-09-27 | 2013-03-21 | キヤノン株式会社 | 半導体装置及び半導体装置の製造方法 |
US7622371B2 (en) | 2006-10-10 | 2009-11-24 | Hewlett-Packard Development Company, L.P. | Fused nanocrystal thin film semiconductor and method |
JP5413549B2 (ja) * | 2006-11-28 | 2014-02-12 | カシオ計算機株式会社 | 薄膜トランジスタパネルおよびその製造方法 |
US7772021B2 (en) | 2006-11-29 | 2010-08-10 | Samsung Electronics Co., Ltd. | Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays |
JP2008140684A (ja) | 2006-12-04 | 2008-06-19 | Toppan Printing Co Ltd | カラーelディスプレイおよびその製造方法 |
KR101363555B1 (ko) * | 2006-12-14 | 2014-02-19 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 그 제조 방법 |
KR101303578B1 (ko) | 2007-01-05 | 2013-09-09 | 삼성전자주식회사 | 박막 식각 방법 |
US8207063B2 (en) | 2007-01-26 | 2012-06-26 | Eastman Kodak Company | Process for atomic layer deposition |
US8581260B2 (en) * | 2007-02-22 | 2013-11-12 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including a memory |
KR100858088B1 (ko) * | 2007-02-28 | 2008-09-10 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법 |
KR100851215B1 (ko) | 2007-03-14 | 2008-08-07 | 삼성에스디아이 주식회사 | 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치 |
JP4727684B2 (ja) * | 2007-03-27 | 2011-07-20 | 富士フイルム株式会社 | 薄膜電界効果型トランジスタおよびそれを用いた表示装置 |
US7795613B2 (en) | 2007-04-17 | 2010-09-14 | Toppan Printing Co., Ltd. | Structure with transistor |
KR101325053B1 (ko) | 2007-04-18 | 2013-11-05 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 및 이의 제조 방법 |
KR20080094300A (ko) | 2007-04-19 | 2008-10-23 | 삼성전자주식회사 | 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이 |
KR101334181B1 (ko) | 2007-04-20 | 2013-11-28 | 삼성전자주식회사 | 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법 |
CN101663762B (zh) | 2007-04-25 | 2011-09-21 | 佳能株式会社 | 氧氮化物半导体 |
KR101345376B1 (ko) | 2007-05-29 | 2013-12-24 | 삼성전자주식회사 | ZnO 계 박막 트랜지스터 및 그 제조방법 |
JP5406449B2 (ja) * | 2007-05-30 | 2014-02-05 | キヤノン株式会社 | 酸化物半導体を用いた薄膜トランジスタの製造方法および表示装置 |
KR100889626B1 (ko) * | 2007-08-22 | 2009-03-20 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 이를 구비한유기전계발광표시장치, 및 그의 제조방법 |
JP5377940B2 (ja) * | 2007-12-03 | 2013-12-25 | 株式会社半導体エネルギー研究所 | 半導体装置 |
JP5309547B2 (ja) * | 2007-12-13 | 2013-10-09 | カシオ計算機株式会社 | 薄膜トランジスタパネルおよびその製造方法 |
US8202365B2 (en) | 2007-12-17 | 2012-06-19 | Fujifilm Corporation | Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film |
KR101002666B1 (ko) * | 2008-07-14 | 2010-12-21 | 삼성모바일디스플레이주식회사 | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는유기전계발광표시장치 |
JP4623179B2 (ja) | 2008-09-18 | 2011-02-02 | ソニー株式会社 | 薄膜トランジスタおよびその製造方法 |
JP5451280B2 (ja) | 2008-10-09 | 2014-03-26 | キヤノン株式会社 | ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置 |
TWI485851B (zh) * | 2009-03-30 | 2015-05-21 | Semiconductor Energy Lab | 半導體裝置及其製造方法 |
US8436403B2 (en) | 2010-02-05 | 2013-05-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device including transistor provided with sidewall and electronic appliance |
KR101780841B1 (ko) | 2010-02-26 | 2017-09-21 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 |
-
2010
- 2010-12-24 CN CN201410046438.3A patent/CN103779426B/zh active Active
- 2010-12-24 WO PCT/JP2010/073886 patent/WO2011089846A1/en active Application Filing
- 2010-12-24 KR KR1020127019408A patent/KR101844085B1/ko active IP Right Grant
- 2010-12-24 CN CN201080062030.5A patent/CN102742014B/zh active Active
- 2010-12-24 KR KR1020207031465A patent/KR102244389B1/ko active IP Right Grant
- 2010-12-24 KR KR1020197017627A patent/KR102088281B1/ko active IP Right Grant
- 2010-12-24 KR KR1020147002872A patent/KR101637789B1/ko active IP Right Grant
- 2010-12-24 KR KR1020207006694A patent/KR102174859B1/ko active IP Right Grant
- 2010-12-24 KR KR1020217011689A patent/KR102309246B1/ko active IP Right Grant
- 2010-12-24 KR KR1020217031293A patent/KR102364878B1/ko active IP Right Grant
- 2010-12-24 KR KR1020197004850A patent/KR101993584B1/ko active IP Right Grant
- 2010-12-24 KR KR1020187006866A patent/KR101952555B1/ko active IP Right Grant
-
2011
- 2011-01-18 JP JP2011008133A patent/JP5714340B2/ja active Active
- 2011-01-18 US US13/008,285 patent/US8492840B2/en active Active
- 2011-01-21 TW TW107133458A patent/TWI677103B/zh active
- 2011-01-21 TW TW100102315A patent/TWI539596B/zh active
- 2011-01-21 TW TW108130302A patent/TWI707478B/zh not_active IP Right Cessation
- 2011-01-21 TW TW111102238A patent/TWI796100B/zh active
- 2011-01-21 TW TW106111181A patent/TWI628799B/zh active
- 2011-01-21 TW TW105116111A patent/TWI589003B/zh active
- 2011-01-21 TW TW107112912A patent/TWI644440B/zh active
- 2011-01-21 TW TW109130980A patent/TWI755057B/zh active
- 2011-01-21 TW TW103107022A patent/TWI545768B/zh active
- 2011-01-21 TW TW112106849A patent/TW202341492A/zh unknown
-
2015
- 2015-03-11 JP JP2015048646A patent/JP6023245B2/ja active Active
-
2016
- 2016-10-06 JP JP2016197760A patent/JP6291007B2/ja active Active
-
2018
- 2018-02-08 JP JP2018020825A patent/JP6568962B2/ja active Active
-
2019
- 2019-08-05 JP JP2019143811A patent/JP6811814B2/ja active Active
-
2020
- 2020-12-15 JP JP2020207426A patent/JP7170025B2/ja active Active
-
2022
- 2022-10-31 JP JP2022174093A patent/JP7486561B2/ja active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7446836B2 (ja) | 2020-02-03 | 2024-03-11 | 株式会社Screenホールディングス | 熱処理装置 |
Also Published As
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6568962B2 (ja) | テレビジョン装置 | |
JP6910489B2 (ja) | 半導体装置 | |
JP6349427B2 (ja) | 半導体装置 | |
JP5727816B2 (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20170725 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170801 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170929 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6291007 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |