JP6266161B2 - 交流回転機の制御装置および電動パワーステアリングの制御装置 - Google Patents

Description

本発明は、電流検出精度の向上を実現する交流回転機の制御装置および電動パワーステアリングの制御装置に関するものである。

従来のモータ制御装置においては、電流検出不能相のＤｕｔｙを１００％に張り付けることにより、電流検出が不能となる最大相のスイッチングノイズが、検出不能相以外の２相の電流検出に混入することを防止している。また、この従来のモータ制御装置は、検出不能相の相電流値を、検出不能相以外の２相の相電流値に基づいて推定している（例えば、特許文献１参照）。

また、従来の交流電動機用周波数変換器においては、ＰＷＭ１周期の前半でＰＷＭパルスのオンタイミングを調整して電流検出区間を確保して、後半でＰＷＭ出力幅を調整している（例えば、特許文献２参照）。このような調整を行うことで、電流検出精度と出力の確保の両立を図っている。

特許第５３９６９４８号公報 特開平１１−４５９４号公報 特許第５１６１９８５号公報 特許第５１７８７６８号公報

しかしながら、従来技術には、以下のような課題がある。
特許文献１のモータ制御装置は、相電流検出時間ｔｓを確保するために、最大相の低電位側スイッチング素子のオン時間が、相電流検出時間ｔｓよりも小さい場合には、高電位側スイッチング素子をオン、低電位側スイッチング素子をオフとしたままとすることにより、最大相以外の２相の相電流値にスイッチングノイズが混入しないようにしている。

特許文献１の図４によると、相電流検出時間ｔｓを確保するためには、キャリア１周期の中央よりｔｓ／２だけ後ろで、相電流を検出する必要がある。例えば、Ｄｔｈを９０％としたときに、変調率が１００％までであれば、特許文献１のようにすることでノイズの混入を防止できる。

しかしながら、変調率が９０％を超えた領域では、高電位側スイッチング素子のオン時間が低電位側スイッチング素子のオン時間に比べて大きくなる。このため、発熱状態に偏りが生じる。また、変調率が１００％を超えた状態で使用する場合には、中間相のＤＵＴＹがＤｔｈを超えてくる。このため、電流検出タイミングにおいて、中間相のスイッチングノイズの影響を受けて、電流検出精度が悪化するという問題も生じる。

また、特許文献２の交流電動機用周波数変換器は、３相のうち２相の電流を、スイッチングノイズの影響なく検出できるため、電流検出精度は良好である。しかしながら、ＰＷＭ出力が前後にシフトしていることで、電圧高調波が生じる。音振動に敏感な制御対象では、この電圧高調波の影響によって、騒音あるいは振動といった性能面での悪化を招くという問題が生じる。

本発明は、前記のような課題を解決するためになされたものであり、他相のスイッチングノイズの影響による電流検出精度の悪化を伴わない交流回転機の制御装置および電動パワーステアリングの制御装置を得ることを目的とする。

本発明に係る交流回転機の制御装置は、直流電圧を出力する直流電源と、ｍを自然数、ｎを３以上の自然数として、ｍ組のｎ相巻線を有する交流回転機と、ｍ組のｎ相巻線のそれぞれの電流値を検出する電流検出器と、高電位側スイッチング素子および低電位側スイッチング素子を有し、オン／オフ信号に基づいて高電位側スイッチング素子および低電位側スイッチング素子がスイッチング制御されることで、直流電圧を交流電圧に変換して巻線に印加する電力変換器と、交流回転機の電流指令と電流検出器による電流検出値との差分に基づいて、電圧指令を演算するとともに、電圧指令に基づいて演算した印加電圧と搬送波信号とを比較することにより、電力変換器の高電位側スイッチング素子および低電位側スイッチング素子にオン／オフ信号を出力する制御部とを有し、電流検出器は、電力変換器の少なくとも（ｎ−１）相分の低電位側スイッチング素子に直列に挿入された電流検出用抵抗素子に流れる電流に基づいて、ｎ相巻線を流れる電流を検出する際に、搬送波信号の１周期において２回以上の固定タイミングで電流を検出し、スイッチングノイズにより生じる誤差を含まないような電流検出値を取得するものである。

本発明によれば、従来の１回の電流検出タイミングではスイッチングノイズの影響による誤差を含む検出電流しか取得できなかった変調方式であっても、搬送波信号の１周期において２回以上の固定タイミングで電流を検出することにより、スイッチングノイズにより生じる誤差を含まない電流検出を実現できる。この結果、他相のスイッチングノイズの影響による電流検出精度の悪化を伴わない交流回転機の制御装置および電動パワーステアリングの制御装置を得ることができる。

本発明の実施の形態１における電力変換装置の全体構成を示す図である。 本発明の実施の形態１におけるオフセット演算器による一連の演算処理を示すフローチャートである。 本発明の実施の形態１において、変調率が１００％の場合の３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’を示した図である。 本発明の実施の形態１におけるオン／オフ信号発生器の動作説明図である。 本発明の実施の形態１における演算器による一連の演算処理を示すフローチャートである。 本発明の実施の形態１における演算器による判定結果に基づいて、各電気角においていずれのタイミングのデータを使用するかを示した図である。 本発明の実施の形態１の演算部において、第１タイミングのデータを選択した場合に、検出電流Ｉｕ１、Ｉｖ１、Ｉｗ１を算出する一連動作を示したフローチャートである。 本発明の実施の形態１の演算部において、第２タイミングのデータを選択した場合に、検出電流Ｉｕ１、Ｉｖ１、Ｉｗ１を算出する一連動作を示したフローチャートである。 本発明の実施の形態１において、オフセット演算器の代わりにオフセット演算器７ｂを用いて、下ベタ変調とは異なる電圧重畳方式（２相変調）を採用した場合の印加電圧を示す図である。 本発明の実施の形態２における電力変換装置の全体構成を示す図である。 本発明の実施の形態２におけるオフセット演算器による一連の演算処理を示すフローチャートである。 本発明の実施の形態２において、変調率が１００％の場合の３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’を示した図である。 本発明の実施の形態２において、変調率が１０２％の場合の３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’を示した図である。 本発明の実施の形態２における演算器による判定結果に基づいて、各電気角においていずれのタイミングのデータを使用するかを示した図である。 本発明の実施の形態２における演算器による判定結果に基づいて、各電気角においていずれのタイミングのデータを使用するかを示した別の図である。 本発明の実施の形態２において、搬送波信号１周期のそれぞれの電圧位相に対する検出可能相の数を示した図である。 本発明の実施の形態３における電力変換装置の全体構成を示す図である。 本発明の実施の形態３において、ある制御指令で交流回転機が一定回転しているときの電気角１周期における電流検出値である。 本発明の実施の形態３において、ある制御指令で交流回転機が一定回転しているときの電気角６０ｄｅｇの範囲における電流検出値である。 本発明の実施の形態６における電力変換装置の全体構成を示す図である。 本発明の実施の形態６におけるオフセット演算器による一連の演算処理を示すフローチャートである。 本発明の実施の形態６におけるオフセット演算器による一連の演算処理を示すフローチャートである。 本発明の実施の形態６において、変調率が１００％の場合の第１の３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’を示した図である。 本発明の実施の形態６において、変調率が１００％の場合の第２の３相印加電圧Ｖｕ２’、Ｖｖ２’、Ｖｗ２’を示した図である。 本発明の実施の形態６における第１の３相印加電圧と第２の３相印加電圧で位相差が生じた場合の波形を示した図である。 本発明の実施の形態７における第１の３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’および第２の３相印加電圧Ｖｕ２’、Ｖｖ２’、Ｖｗ２’を示した図である。

以下、本発明の交流回転機の制御装置および電動パワーステアリングの制御装置の好適な実施の形態につき図面を用いて説明する。なお、各図において、同一または相当部材、部位については、同一符号を付して説明する。

実施の形態１．
図１は、本発明の実施の形態１における電力変換装置の全体構成を示す図である。交流回転機１は、３相巻線Ｕ１、Ｖ１、Ｗ１が回転機の固定子に納められている３相交流回転機である。このような３相交流回転機としては、永久磁石同期回転機、誘導回転機、同期リラクタンス回転機等が挙げられるが、本発明は、３相巻線を有する交流回転機ならば、何れの回転機を用いてもよい。

直流電源２は、電力変換器４ａに直流電圧Ｖｄｃを出力する。この直流電源２としては、バッテリー、ＤＣ−ＤＣコンバータ、ダイオード整流器、ＰＷＭ整流器等、直流電圧を出力する全ての機器が含まれる。

平滑コンデンサ３は、直流電源２に並列に接続され、母線電流の変動を抑制して安定した直流電流を実現する。ここでは、細かく図示しないが、真のコンデンサ容量Ｃ以外に、等価直列抵抗Ｒｃ、リードインダクタンスＬｃが存在する。

電力変換器４ａは、逆変換回路、すなわちインバータ、を用いて、オン／オフ信号Ｑｕｐ１、Ｑｕｎ１、Ｑｖｐ１、Ｑｖｎ１、Ｑｗｐ１、Ｑｗｎ１に基づいて、高電位側スイッチング素子Ｓｕｐ１、Ｓｖｐ１、Ｓｗｐ１および低電位側スイッチング素子Ｓｕｎ１、Ｓｖｎ１、Ｓｗｎ１をオンオフする。このようなスイッチングにより、電力変換器４ａは、直流電源２から入力した直流電圧Ｖｄｃを電力変換して、交流回転機１の３相巻線Ｕ１、Ｖ１、Ｗ１に電圧を印加する。この結果、交流回転機１には、電流Ｉｕ１、Ｉｖ１、Ｉｗ１が通電される。

ここで、オン／オフ信号Ｑｕｐ１、Ｑｕｎ１、Ｑｖｐ１、Ｑｖｎ１、Ｑｗｐ１、Ｑｗｎ１は、電力変換器４ａにおいて、それぞれスイッチング素子Ｓｕｐ１、Ｓｕｎ１、Ｓｖｐ１、Ｓｖｎ１、Ｓｗｐ１、Ｓｗｎ１をオンオフするためのオン／オフ信号である。

以後、オン／オフ信号Ｑｕｐ１、Ｑｕｎ１、Ｑｖｐ１、Ｑｖｎ１、Ｑｗｐ１、Ｑｗｎ１において、その値が１ならば、対応するスイッチをオンするための信号が出力されるものとし、一方、その値が０ならば、対応するスイッチをオフするための信号が出力されるものとする。

なお、半導体スイッチＳｕｐ１〜Ｓｗｎ１としては、ＩＧＢＴ，バイポーラトランジスタ，ＭＯＳパワートランジスタ等の半導体スイッチとダイオードを逆並列に接続したものを用いることができる。

続いて、制御部５ａについて説明する。電圧指令演算器６は、交流回転機１を駆動するための３相巻線に印加する電圧に係る３相電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１を演算し、オフセット演算器７ａへ出力する。

３相電圧指令Ｖｕ１〜Ｖｗ１の演算方法としては、交流回転機１の電流指令を制御指令として設定し、後述する電流検出器１１ａより検出された３相巻線を流れる電流Ｉｕ１、Ｉｖ１、Ｉｗ１と制御指令との偏差を零とすべく、比例積分制御によって３相電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１を演算する電流フィードバック制御などを使用することができる。このような制御方法は、公知技術なので、詳細な説明は、省略する。

オフセット演算器７ａは、３相電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１に基づいて、３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’を演算する。図２は、本発明の実施の形態１におけるオフセット演算器７ａによる一連の演算処理を示すフローチャートである。ステップＳ１２０において、オフセット演算器７ａは、３相電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１を大きい順に、最大相Ｖｍａｘ１、中間相Ｖｍｉｄ１、最小相Ｖｍｉｎ１へ代入する。

次に、ステップＳ１２１において、オフセット演算器７ａは、変調率が９０％以下であるか否かを判定し、真（ＹＥＳ）ならばステップＳ１２２を実行し、判定結果が偽（ＮＯ）ならばステップＳ１２３を実行する。なお、オフセット演算器７ａは、ステップＳ１２１において、変調率の代わりに、特許文献３の図８に示されたように、最大相Ｖｍａｘ１と最小相Ｖｍｉｎ１との差を用いて判定処理を行ってもよい。

ステップＳ１２２に進んだ場合には、オフセット演算器７ａは、３相電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１全ての電圧から最大相Ｖｍａｘ１を減算し、直流電圧Ｖｄｃの０．４倍を加算することで、３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’を演算する。このようなステップＳ１２２の演算により、最大相に該当する相の電圧が、０．４Ｖｄｃに一致するように、電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１がオフセットされる。

ここで、０．４Ｖｄｃは、相電流検出時間を確保できる最大の印加電圧に等しい。よって、ステップＳ１２２を実行することで、３相印加電圧のうち、最大相に対応する相の印加電圧が搬送波信号の最大値０．４Ｖｄｃに一致するように、電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１の全ての電圧がオフセットされる。

一方、ステップＳ１２３に進んだ場合には、最大相Ｖｍａｘ１と最小相Ｖｍｉｎ１との差が０．９Ｖｄｃを超えている状態であり、どのような電圧によりオフセットさせても、−０．５Ｖｄｃから０．４Ｖｄｃまでの間に３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’を収めることはできない。そこで、この場合には、最小相に該当する相の電圧が−０．５Ｖｄｃに一致するように、電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１がオフセットされる。

以下の説明では、ステップＳ１２３が実行されたときの変調方式を、「下ベタ変調」と定義する。変調率が９０％までの状態では、ステップＳ１２２による変調方式が実現可能であるが、変調率が９０％を超えると、特許文献３の図８のように最大相Ｖｍａｘ１と最小相Ｖｍｉｎ１との差を用いて判定した場合には、角度によってステップＳ１２３となる場合が発生する。

ここでは、特許文献１および特許文献３の例と同様に、相電流検出時間が５μｓであるとして９０％をしきい値とした。ただし、検出波形に含まれるリンギング収束時間、アナログ／デジタル変換器の変換時間、サンプル／ホールドに要する時間などを考慮して、実機に合わせて変調率のしきい値を設計することができる。

図３は、本発明の実施の形態１において、変調率が１００％の場合の３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’を示した図である。横軸は、電圧位相θｖ［ｄｅｇ］、縦軸は、直流電圧Ｖｄｃに対する比率で表示している。３相電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１は、０を基準とした振幅がＶｄｃ／√３の正弦波波形である。

ステップＳ１２３を実行することで、図３に示すように、最小相に対応する相の印加電圧が、常に−０．５Ｖｄｃである下ベタ変調となっており、６０ｄｅｇごとに、最大相に対応する相の印加電圧が、０．５Ｖｄｃとなっている。

図３においては、ほとんどの角度で、最大相に対応する相の印加電圧が０．４Ｖｄｃを超えている。したがって、下べた変調を行った場合には、最大相のスイッチングノイズの影響で、電流検出精度が悪化することとなる。

これに対して、特許文献１では、最大相を０．５Ｖｄｃにすることでスイッチングノイズの影響を受けない２相の電流を得ている。しかしながら、この方式では、高電位側スイッチング素子のオン時間が低電位側スイッチング素子のオン時間に比べて大きくなる。このため、発熱状態に偏りが生じ、高回転で使用することが多い場合には、低電位側スイッチング素子の耐熱性能には余裕がある一方で、高電位側スイッチング素子の耐熱性能によって電流制限がかかる。

そこで、本実施の形態１では、変調方法に拘らず、ほとんどの領域でスイッチングノイズの影響を受けない電流検出値を得るために、第１タイミングと第２タイミングの２回にわたって電流検出を行うことを技術的特徴としている。

オン／オフ信号発生器８は、３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’に基づいてオンオフ信号Ｑｕｐ１、Ｑｕｎ１、Ｑｖｐ１、Ｑｖｎ１、Ｑｗｐ１、Ｑｗｎ１を出力する。

図４は、本発明の実施の形態１におけるオン／オフ信号発生器８の動作説明図である。図４において、Ｃ１は、搬送波信号であり、ｔ１およびｔ３で最小値−０．５Ｖｄｃとなり、ｔ１とｔ３の中間であるｔ２で最大値０．５Ｖｄｃとなる、周期Ｔｃの三角波である。

オン／オフ信号発生器８は、Ｃ１とＶｕ１’を比較し、Ｖｕ１’がＣ１よりも大きければ「Ｑｕｐ１＝１かつＱｕｎ１＝０」を出力し、Ｖｕ１’がＣ１以下であれば「Ｑｕｐ１＝０かつＱｕｎ１＝１」を出力する。

同様に、オン／オフ信号発生器８は、Ｃ１とＶｖ１’を比較し、Ｖｖ１’がＣ１よりも大きければ「Ｑｖｐ１＝１かつＱｖｎ１＝０」を出力し、Ｖｖ１’がＣ１以下であれば「Ｑｖｐ１＝０かつＱｖｎ１＝１」を出力する。

同様に、オン／オフ信号発生器８は、Ｃ１とＶｗ１’を比較し、Ｖｗ１’がＣ１よりも大きければ「Ｑｗｐ１＝１かつＱｗｎ１＝０」を出力し、Ｖｗ１’がＣ１以下であれば「Ｑｗｐ１＝０かつＱｗｎ１＝１」を出力する。

第１タイミングｔｓ１および第２タイミングｔｓ２は、電流検出のタイミングを示している。図１に例示した電流検出器１１ａは、電流検出用抵抗素子９ａと演算器１０ａから構成されている。電流検出用抵抗素子９ａを、電力変換器４ａの低電位側スイッチング素子Ｓｕｎ１、Ｓｖｎ１、Ｓｗｎ１の各相に直列に設けることで、演算器１０ａは、３相巻線を流れる電流を検出する。

具体的には、演算器１０ａは、第１タイミングｔｓ１にて３相巻線を流れる電流Ｉｕ１１、Ｉｖ１１、Ｉｗ１１を検出し、第２タイミングｔｓ２にて３相巻線を流れる電流Ｉｕ１２、Ｉｖ１２、Ｉｗ１２を検出する。

演算器１０ａは、電流検出用抵抗素子９ａに流れる電流から得られたＩｕ１１、Ｉｖ１１、Ｉｗ１１、およびＩｕ１２、Ｉｖ１２、Ｉｗ１２から、検出電流Ｉｕ１、Ｉｖ１、Ｉｗ１を算出する。

ここで、電流検出器１１ａが電流の検出に要する時間をｔｉとする。具体的には、このｔｉは、検出波形に含まれるリンギング収束時間、アナログ／デジタル変換器の変換時間、サンプル／ホールドに要する時間を考慮して定まる、電流検出用抵抗素子９への通電時間の下限値に相当する。

図４において、第１タイミングｔｓ１で電流検出器１１ａにより正確に電流値を検出するためには、ｔｓ１−ｔｉからｔｓ１までの間に、電力変換器４ａに係るオンオフ信号Ｑｕｐ１、Ｑｕｎ１、Ｑｖｐ１、Ｑｖｎ１、Ｑｗｐ１、Ｑｗｎ１の０から１および１から０への切替りを生じさせない必要がある。

このような切替りを生じさせてしまうと、検出した電流Ｉｕ１１、Ｉｖ１１、Ｉｗ１１にノイズが混入し、正確でない検出値に基づく制御を行ってしまう結果として、交流回転機１より振動や騒音が発生する原因となってしまう。

同様に、図４において、第２タイミングｔｓ２で電流検出器１１ａにより正確に電流を検出するためには、ｔｓ２−ｔｉからｔｓ２までの間に、電力変換器４ａに係るオンオフ信号Ｑｕｐ１、Ｑｕｎ１、Ｑｖｐ１、Ｑｖｎ１、Ｑｗｐ１、Ｑｗｎ１の０から１および１から０への切替りを生じさせない必要がある。

このような切替りを生じさせてしまうと、検出した電流Ｉｕ１２、Ｉｖ１２、Ｉｗ１２にノイズが混入し、正確でない検出値に基づく制御を行ってしまう結果として、交流回転機１より振動や騒音が発生する原因となってしまう。

第１タイミングｔｓ１を、ｔ２よりも後の時刻であり、かつ、ｔ２からｔｉ／２以内の時刻として設定した場合に、正確に電流を検出できるためには、下式（１）を満たす必要がある。ここで、ｔ２からｔｉ／２以内の時刻としているのは、これより後の時刻に第１タイミングｔｓ１を設定すると、ｔ２より後でオン／オフ信号が０から１あるいは１から０に切り替わることで発生するノイズの影響を受けるためである。

上式（１）から、第１タイミングｔｓ１を、ｔ２からｔｉ／２後に設定した場合に、最大相の印加電圧Ｖｍａｘ’を最も大きく設定でき、下式（２）を満たせば、第１タイミングｔｓ１にて３相の電流を検出することができることとなる。

また、Ｖｍａｘ’が０．５Ｖｄｃのときには、搬送波信号の１周期でスイッチング操作が発生せず、常に高電位側スイッチング素子がオンしたままである。このとき、最大相の電流は、検出できないため、スイッチングノイズを含まない２相の電流を検出することになる。

ここまでの説明では、Ｔｃを５０μｓ、ｔｉを５μｓとした場合に、第１の所定値を０．４Ｖｄｃとして、０．４Ｖｄｃ以上０．５Ｖｄｃ未満となる印加電圧が３相いずれにもなければ、第１タイミングｔｓ１でスイッチングノイズを含まない電流検出値を得ることができるものとしている。

したがって、第２タイミングｔｓ２では、第１タイミングｔｓ１による検出が不可能な領域で、電流検出ができればよく、Ｖｍａｘ’≧０．４Ｖｄｃのときにスイッチングノイズを含まない電流検出値を得ることができればよい。つまり、最大相の高電位側スイッチング素子がオンするよりも前に、電流を検出すればよい。したがって、第２タイミングｔｓ２は、下式（３）を満たせばよい。

以下では、第１タイミングｔｓ１をｔ２の２．４μｓ後、第２タイミングｔｓ２をｔ２の２．６μｓ前に設定した場合を具体例として、演算器１０ａでの実施内容について説明する。

図５は、本発明の実施の形態１における演算器１０ａによる一連の演算処理を示すフローチャートである。具体的には、この図５のフローチャートは、いずれのタイミングのデータを電流検出値として使用するかを決定するための手順を示している。

ステップＳ１３０において、演算器１０ａは、Ｕ相印加電圧Ｖｕ１’が０．４Ｖｄｃ以上０．５Ｖｄｃ未満であるか否かを判定し、真（ＹＥＳ）ならばステップＳ１３３を実行し、偽（ＮＯ）ならばステップＳ１３１を実行する。

ステップＳ１３１において、演算器１０ａは、Ｖ相印加電圧Ｖｖ１’が０．４Ｖｄｃ以上０．５Ｖｄｃ未満であるか否かを判定し、真（ＹＥＳ）ならばステップＳ１３４を実行し、偽（ＮＯ）ならばステップＳ１３２を実行する。

ステップＳ１３２において、演算器１０ａは、Ｗ相印加電圧Ｖｗ１’が０．４Ｖｄｃ以上０．５Ｖｄｃ未満であるか否かを判定し、真（ＹＥＳ）ならばステップＳ１３５を実行し、偽（ＮＯ）ならばステップＳ１３６を実行する。

そして、演算器１０ａは、ステップＳ１３３、ステップＳ１３４、ステップＳ１３５に進んだ場合には、第２タイミングｔｓ２において検出したデータを電流検出値として使用し、ステップＳ１３６に進んだ場合には、第１タイミングｔｓ１において検出したデータを電流検出値として使用する。なお、図５のフローチャートでは、Ｕ、Ｖ、Ｗの順に判定をしたが、他の順で判定を実施してもよい。

図６は、本発明の実施の形態１における演算器１０ａによる判定結果に基づいて、各電気角においていずれのタイミングのデータを使用するかを示した図である。図６中、［１］は、第１タイミングｔｓ１における検出結果を選択する範囲を示しており、［２］は、第２タイミングｔｓ２における検出結果を選択する範囲を示している。

なお、０ｄｅｇ、６０ｄｅｇ、１２０ｄｅｇ、１８０ｄｅｇ、２４０ｄｅｇ、３００ｄｅｇにおいて、１点を指して［１］となっているところは、最大相が０．５Ｖｄｃとなっているときに［１］を選択することを意味している。

図７は、本発明の実施の形態１の演算部１０ａにおいて、第１タイミングのデータを選択した場合に、検出電流Ｉｕ１、Ｉｖ１、Ｉｗ１を算出する一連動作を示したフローチャートである。ステップＳ１４０において、演算部１０ａは、Ｕ相印加電圧Ｖｕ１’が０．４Ｖｄｃ未満であるか否かを判定し、真（ＹＥＳ）ならばステップＳ１４１を実行し、偽（ＮＯ）ならばステップＳ１４３を実行する。

ステップＳ１４１において、演算部１０ａは、Ｖ相印加電圧Ｖｖ１’が０．４Ｖｄｃ未満であるか否かを判定し、真（ＹＥＳ）ならばステップＳ１４２を実行し、偽（ＮＯ）ならばステップＳ１４４を実行する。

ステップＳ１４２において、演算部１０ａは、Ｗ相印加電圧Ｖｗ１’が０．４Ｖｄｃ未満であるか否かを判定し、真（ＹＥＳ）ならばステップＳ１４６を実行し、偽（ＮＯ）ならばステップＳ１４５を実行する。

そして、ステップＳ１４３に進んだ場合には、演算部１０ａは、最大相であるＵ相は０．５Ｖｄｃとなっていて検出不能であるため、Ｉｕ１＋Ｉｖ１＋Ｉｗ１＝０であることを利用して、他２相からＵ相の電流を算出する。

ステップＳ１４４に進んだ場合には、演算部１０ａは、最大相であるＶ相は０．５Ｖｄｃとなっていて検出不能であるため、Ｉｕ１＋Ｉｖ１＋Ｉｗ１＝０であることを利用して、他２相からＶ相の電流を算出する。

ステップＳ１４５に進んだ場合には、演算部１０ａは、最大相であるＷ相は０．５Ｖｄｃとなっていて検出不能であるため、Ｉｕ１＋Ｉｖ１＋Ｉｗ１＝０であることを利用して、他２相からＷ相の電流を算出する。

ステップＳ１４６に進んだ場合には、演算部１０ａは、全ての電流が検出可能であり、各検出値を検出電流とする。なお、図７のフローチャートでは、Ｕ、Ｖ、Ｗの順に判定をしたが、他の順で判定を実施してもよい。

一方、図８は、本発明の実施の形態１の演算部１０ａにおいて、第２タイミングのデータを選択した場合に、検出電流Ｉｕ１、Ｉｖ１、Ｉｗ１を算出する一連動作を示したフローチャートである。ステップＳ１５０において、演算部１０ａは、Ｕ相印加電圧Ｖｕ１’が０．４Ｖｄｃ以上であるか否かを判定し、真（ＹＥＳ）ならばステップＳ１５３を実行し、偽（ＮＯ）ならばステップＳ１５２を実行する。

ステップＳ１５１において、演算部１０ａは、Ｖ相印加電圧Ｖｖ１’が０．４Ｖｄｃ以上であるか否かを判定し、真（ＹＥＳ）ならばステップＳ１５４を実行し、偽（ＮＯ）ならばステップＳ１５２を実行する。

ステップＳ１５２において、演算部１０ａは、Ｗ相印加電圧Ｖｗ１’が０．４Ｖｄｃ以上であるか否かを判定し、真（ＹＥＳ）ならばステップＳ１５５を実行し、偽（ＮＯ）ならばステップＳ１５６を実行する。

ステップＳ１５３に進んだ場合には、演算部１０ａは、最大相であるＵ相の低電位側スイッチング素子は、第２タイミングではオフとなっており検出不能であるため、Ｉｕ１＋Ｉｖ１＋Ｉｗ１＝０であることを利用して、他２相からＵ相の電流を算出する。

ステップＳ１５４に進んだ場合には、演算部１０ａは、最大相であるＶ相の低電位側スイッチング素子は、第２タイミングではオフとなっており検出不能であるため、Ｉｕ１＋Ｉｖ１＋Ｉｗ１＝０であることを利用して、他２相からＶ相の電流を算出する。

ステップＳ１５５に進んだ場合には、演算部１０ａは、最大相であるＷ相の低電位側スイッチング素子は、第２タイミングではオフとなっており検出不能であるため、Ｉｕ１＋Ｉｖ１＋Ｉｗ１＝０であることを利用して、他２相からＷ相の電流を算出する。

ステップＳ１５６に進んだ場合には、演算部１０ａは、全ての電流が検出可能であり、各検出値を検出電流とする。ただし、図５で選択した時点で、いずれかの相の印加電圧が０．４Ｖｄｃ以上となっているため、実際にはステップＳ１５６を使用することはない。なお、図８のフローチャートでは、Ｕ、Ｖ、Ｗの順に判定をしたが、他の順で判定を実施してもよい。

ところで、［２］が選択された範囲の中には、スイッチングノイズの影響を受ける場合も含まれる。第２タイミングｔｓ２でスイッチングノイズの影響を受けないための印加電圧の条件は、上式（１）と同様の考え方から、下式（４）のようになる。ここでは、０．１９６Ｖｄｃ以下ということになる。

例えば、１４０ｄｅｇの印加電圧を見ると、中間相であるＶ相の印加電圧は、０．２７Ｖｄｃである。つまり、第２タイミングｔｓ２での電流検出値には、Ｖ相のスイッチングノイズによる誤差が含まれる。中間相と最大相が等しくなる電気角の前後における［２］の領域が、該当箇所となり、搬送波信号の１周期に６領域存在する。

先の図２のフローチャートを見てもわかるように、変調率が高い比較的高回転の領域で下ベタ変調が必要な状態となる。したがって、このような状態になる時間が短いため、スイッチングノイズの影響が大きい場合には、前回の電流検出値に対して位相を進めたものを使用してもよい。なお、前回の電流検出値に対して、位相を進める具体的な方法としては、特許文献４の式（２２）などを使用すればよい。

図９は、本発明の実施の形態１において、オフセット演算器７ａの代わりにオフセット演算器７ｂを用いて、下ベタ変調とは異なる電圧重畳方式（２相変調）を採用した場合の印加電圧を示す図である。横軸は、電圧位相θｖ［ｄｅｇ］、縦軸は、直流電圧Ｖｄｃに対する比率で表示している。２相変調は、公知技術なので、フローチャートなどの説明は、省略する。

２相変調を採用した場合も、下ベタ変調と同様に、第１タイミングでは、スイッチングノイズにより生じる誤差を含まない検出電流を得ることができ、第２タイミングではほとんどの領域でスイッチングノイズにより生じる誤差を含まない検出電流を得ることができる。

つまり、従来の１回の電流検出タイミングでは、スイッチングノイズの影響による誤差を含む検出電流しか取得できなかった変調方式であっても、ほとんどの領域で、スイッチングノイズにより生じる誤差を含まない検出電流を得ることができる。したがって、変調方式を、特許文献１のような方式に限定する必要がなく、使用状況に合った変調方式を選択できるという、従来にない顕著な効果を得ることができる。

以上のように、実施の形態１によれば、各相の印加電圧がいずれも第１の所定値未満であるか、または各相の印加電圧のいずれか１つが搬送波信号の最大値のときに、第１タイミングで検出した電流値に基づいて検出電流を演算し、それ以外のときには、第２タイミングで検出した電流値に基づいて検出電流を演算する構成を備えている。この結果、スイッチングノイズを含まない電流検出値をほとんどの領域で得ることができ、交流回転機より生じる振動や騒音を低減できるという、従来にない顕著な効果を得ることが可能となる。

さらに、本実施の形態１における交流回転機の制御装置は、ステアリング系の操舵トルクを補助するトルクを発生する交流回転機を用いた電動パワーステアリングの制御装置に適用することができる。この適用により、トルクリプルおよび騒音の小さい操舵系を構成することが可能となる電動パワーステアリングの制御装置を実現することができる。

実施の形態２．
図１０は、本発明の実施の形態２における電力変換装置の全体構成を示す図である。先の実施の形態１における図１の構成と比較すると、本実施の形態２における図１０の構成は、制御部５ｃ、オフセット演算器７ｃ、演算器１０ｂ、電流検出器１１ｂが異なっている。そこで、これらの相違点を中心に、以下に説明する。なお、本実施の形態２でも、Ｔｃを５０μｓ、ｔｉを５μｓとした場合を例にして、説明する。

オフセット演算器７ｃは、３相電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１に基づいて、３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’を演算する。図１１は、本発明の実施の形態２におけるオフセット演算器７ｃによる一連の演算処理を示すフローチャートである。ステップＳ２２０において、オフセット演算器７ｃは、３相電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１を大きい順に、最大相Ｖｍａｘ１、中間相Ｖｍｉｄ１、最小相Ｖｍｉｎ１へ代入する。

次に、ステップＳ２２１において、オフセット演算器７ｃは、変調率が９０％以下であるか否かを判定し、真（ＹＥＳ）ならばステップＳ２２２を実行し、偽（ＮＯ）ならばステップＳ２２３を実行する。

ステップＳ２２２に進んだ場合には、オフセット演算器７ｃは、３相電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１全ての電圧から最大相Ｖｍａｘ１を減算して直流電圧Ｖｄｃの０．４倍を加算することで、３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’を演算する。このようなステップＳ２２２の演算により、最大相に該当する相の電圧が、０．４Ｖｄｃに一致するように、電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１がオフセットされる。

ここで、０．４Ｖｄｃは、相電流検出時間を確保できる最大の印加電圧に等しい。よって、ステップＳ２２２を実行することで、３相印加電圧のうち、最大相に対応する相の印加電圧が搬送波信号の最大値０．４Ｖｄｃに一致するように電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１の全ての電圧がオフセットされる。

一方、ステップＳ２２３に進んだ場合には、最大相Ｖｍａｘ１と最小相Ｖｍｉｎ１との差が０．９Ｖｄｃを超えている状態であり、どのような電圧によりオフセットさせても、−０．５Ｖｄｃから０．４Ｖｄｃまでの間に３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’を収めることはできない。そこで、この場合には、最大相に該当する相の電圧が０．５Ｖｄｃに一致するように、電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１がオフセットされる。

以下の説明では、ステップＳ２２３が実行されたときの変調方式を、「上ベタ変調」と定義する。変調率が９０％までの状態では、ステップＳ２２２による変調方式が実現可能であるが、変調率が９０％を超えると、角度によってステップＳ２２３となる場合が発生する。

ここでは、相電流検出時間が５μｓとして９０％をしきい値とした。ただし、検出波形に含まれるリンギング収束時間、アナログ／デジタル変換器の変換時間、サンプル／ホールドに要する時間などを考慮して、実機に合わせて変調率の閾値を設計することができる。また、ステップＳ２２１を変調率で判定したが、最大相Ｖｍａｘ１と最小相Ｖｍｉｎ１との差で判定してもよい。

図１２は、本発明の実施の形態２において、変調率が１００％の場合の３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’を示した図である。横軸は、電圧位相θｖ［ｄｅｇ］、縦軸は、直流電圧Ｖｄｃに対する比率で表示している。３相電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１は、０を基準とした振幅がＶｄｃ／√３の正弦波波形である。

ステップＳ２２２を実行したことで、図１２に示すように、最大相に対応する相の印加電圧が、常に０．５Ｖｄｃである上ベタ変調となっており、６０ｄｅｇごとに、最小相に対応する相の印加電圧が、−０．５Ｖｄｃとなっている。

図１２においては、３０ｄｅｇ近傍、１５０ｄｅｇ近傍、３００ｄｅｇ近傍において、中間相に対応する相の印加電圧が０．４Ｖｄｃを超えている。したがって、上べた変調を行った場合には、中間相のスイッチングノイズの影響で、電流検出精度が悪化することとなる。

これに対して、特許文献１では、この領域では、最大相を０．５Ｖｄｃにせずに下ベタ変調とすることにより、スイッチングノイズの影響を受けない３相の電流を得ている。

変調率が１００％までの領域では、少なくとも２相が検出できるため、スイッチングノイズの影響はない。しかしながら、例えば、変調率が１０２％の場合には、中間相のスイッチングノイズの影響によって、電流検出精度が悪化する。図１３は、本発明の実施の形態２において、変調率が１０２％の場合の３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’を示した図である。

そこで、本実施の形態２では、高変調率の場合でも、スイッチングノイズの影響を受けない電流検出値を得るために、第１タイミングと第２タイミングの２回にわたって電流検出を行うことを技術的特徴としている。

図１０に例示した電流検出器１１ｂは、電流検出用抵抗素子９ａと演算器１０ｂから構成されている。電流検出用抵抗素子９ａを、電力変換手段４ａの低電位側スイッチング素子Ｓｕｎ１、Ｓｖｎ１、Ｓｗｎ１の各相に直列に設けることで、演算器１０ｂは、３相巻線を流れる電流を検出する。

具体的には、演算器１０ｂは、第１タイミングｔｓ１にて３相巻線を流れる電流Ｉｕ１１、Ｉｖ１１、Ｉｗ１１を検出し、第２タイミングｔｓ２にて３相巻線を流れる電流Ｉｕ１２、Ｉｖ１２、Ｉｗ１２を検出する。

演算器１０ｂは、電流検出用抵抗素子９ａに流れる電流から得られたＩｕ１１、Ｉｖ１１、Ｉｗ１１、およびＩｕ１２、Ｉｖ１２、Ｉｗ１２から、検出電流Ｉｕ１、Ｉｖ１、Ｉｗ１を算出する。

本実施の形態２では、先の実施の形態１の場合と同様に、第１タイミングｔｓ１をｔ２の２．４μｓ後、第２タイミングｔｓ２をｔ２の２．６μｓ前に設定した場合を具体例として、演算器１０ｂでの実施内容について説明する。

図１４は、本発明の実施の形態２における演算器１０ｂによる判定結果に基づいて、各電気角においていずれのタイミングのデータを使用するかを示した図である。図１４中、［１］は、第１タイミングｔｓ１における検出結果を選択する範囲を示しており、［２］は、第２タイミングｔｓ２における検出結果を選択する範囲を示している。

中間相に対応する相の印加電圧が、０．４Ｖｄｃ以上０．５Ｖｄｃ未満とならない領域では、第１タイミングｔｓ１での検出値を採用することで、スイッチングノイズを含まない電流検出値を得ることができる。それ以外の領域では、第２タイミングｔｓ２での検出値を採用することで、スイッチングノイズを含まない電流検出値を得ることができる。この結果、全領域において、スイッチングノイズの影響を受けない電流検出値を得ることができる。

つまり、第１タイミングとは異なるタイミングであって、各相印加電圧のうちいずれか１相が第１の所定値以上かつ搬送波信号の最大値未満のときに最小相の低電位側のスイッチング素子がオンした状態となるように、第２タイミングを設定することにより、検出不可となるタイミングをなくすことができるという従来にない効果を得ることができる。

また、図１５は、本発明の実施の形態２における演算器１０ｂによる判定結果に基づいて、各電気角においていずれのタイミングのデータを使用するかを示した別の図であり、変調率１０２％の場合の印加電圧の波形を示している。第２タイミングで検出している区間における最小相の印加電圧が小さくなるが、第２タイミングｔｓ２に対してより離れたタイミングのスイッチング動作となるため、変調率が上がってもスイッチングノイズの影響で電流検出精度が悪化することはない。

ここでは、３相巻線を例として説明したが、ｎ相（ｎは４以上の自然数）巻線であっても同様の効果が得られることは言うまでもない。つまり、本実施の形態２で示すように、ｎ相印加電圧のうち、最大相の電圧が搬送波信号の最大値と等しくなるように、ｎ相電圧指令の全ての電圧を等しくシフトしたｎ相印加電圧とすることにより、高変調率時においてもスイッチングノイズを含まない検出電流を得ることができるという、従来にない優れた効果を得ることができる。

なお、先の図１４において、第１タイミングｔｓ１のデータを選択した場合に検出電流Ｉｕ１、Ｉｖ１、Ｉｗ１を算出するフローチャートは、先の実施の形態１で示した図７と同様とする。

第２タイミングｔｓ２においてスイッチングノイズの影響を受けないためには、２．６μｓ前から５μｓ前の間にスイッチングがないことが必要である。このため、各相印加電圧は、０．１９６Ｖｄｃ未満または０．４Ｖｄｃ以上であればよい。図１６は、本発明の実施の形態２において、搬送波信号１周期のそれぞれの電圧位相に対する検出可能相の数を示した図である。搬送波信号１周期における検出可能相の数は、図１６に示すように変化することとなる。

３０ｄｅｇ近傍、１５０ｄｅｇ近傍、２７０ｄｅｇ近傍では、最小相１相の電流検出値を得ることができる。２０ｄｅｇ近傍、４０ｄｅｇ近傍、１４０ｄｅｇ近傍、１６０ｄｅｇ近傍、２６０ｄｅｇ近傍、２８０ｄｅｇ近傍では、スイッチングノイズの影響を受けない電流検出値を得ることはできない。それ以外の領域では、最小相と中間相の２相の電流検出値を得ることができる。つまり、図１４および図１５で第２タイミングのデータを選択している区間では、最小相１相の電流検出値が使用可能である。

まず、θｖが３０ｄｅｇ近傍の領域について説明する。この領域では、Ｖ相の電流検出値が得られているため、Ｖ相の検出電流Ｉｖ１はＩｖ１２となる。１相しか検出電流が得られないため、Ｉｕ１＋Ｉｖ１＋Ｉｗ１＝０であることを利用して他の２相の出流を算出することはできない。

そこで、この場合には、例えば、前回得られた３相すべての検出電流と、今回得られた１相の検出電流と、前回から今回までの角度変化量Δθとを用いて、下式（５）を用いることで、残りの２相の電流を算出すればよい。なお、ｕ相またはｗ相のうち１相を下式（５）で算出し、残りの１相は、Ｉｕ１＋Ｉｖ１＋Ｉｗ１＝０であることを利用して得ても構わない。

ここで、上式（５）におけるＩｕ１＿ｏｌｄ、Ｉｖ１＿ｏｌｄ、Ｉｗ１＿ｏｌｄは、それぞれ過去に得られた検出電流Ｉｕ１、Ｉｖ１、Ｉｗ１である。また、Δθは、Ｉｕ１＿ｏｌｄ、Ｉｖ１＿ｏｌｄ、Ｉｗ１＿ｏｌｄを得たときから、今回、１相の電流を検出したときまでに変化した角度を表す。

θｖが１５０ｄｅｇ近傍の領域では、Ｗ相の電流検出値が得られている。このため、Ｗ相の検出電流Ｉｗ１は、Ｉｗ１２となる。そこで、このような領域では、前回得られた３相の検出電流と、今回得られた１相の検出電流と、前回から今回までの角度変化量Δθとを用いて、下式（６）を用いることで、残りの２相の電流を算出すればよい。なお、ｕ相またはｖ相のうち１相を下式（６）で算出し、残りの１相は、Ｉｕ１＋Ｉｖ１＋Ｉｗ１＝０であることを利用して得ても構わない。

θｖが２７０ｄｅｇ近傍の領域では、Ｕ相の電流検出値が得られている。このため、Ｕ相の検出電流Ｉｕ１は、Ｉｕ１２となる。そこで、このような領域では、前回得られた３相の検出電流と、今回得られた１相の検出電流と、前回から今回までの角度変化量Δθとを用いて、下式（７）を用いることで、残りの２相の電流を算出すればよい。なお、ｖ相またはｗ相のうち１相を下式（７）で算出し、残りの１相は、Ｉｕ１＋Ｉｖ１＋Ｉｗ１＝０であることを利用して得ても構わない。

なお、ＳＩＮΔθ、ＣＯＳΔθは、テイラー展開して得られるΔθの多項式で近似したものを使用しても、同様の効果が得られることはいうまでもない。また、ここでは、３相巻線を例として説明したが、ｎ相（ｎは４以上の自然数）巻線であっても、同様の効果が得られることは言うまでもない。

以上にように、ｎ相のうち（ｎ−１）相が検出不可能な場合に、今回取得の検出可能な１相の検出電流と、過去に取得のｎ相検出電流と、過去から今回までの角度変化量に基づいて、検出不能（ｎ−１）相の検出電流を演算することができる構成を備えている。この結果、オープンループ制御の区間を低減できるという、従来にない効果を得ることができる。

実施の形態３．
図１７は、本発明の実施の形態３における電力変換装置の全体構成を示す図である。先の実施の形態２における図１０の構成と比較すると、本実施の形態３における図１７の構成は、演算器１０ｃ、電流検出器１１ｃが異なっている。そこで、これらの相違点を中心に、以下に説明する。なお、本実施の形態３でも、Ｔｃを５０μｓ、ｔｉを５μｓとした場合を例にして、説明する。

本実施の形態３では、先の実施の形態１、２の場合と同様に、第１タイミングｔｓ１をｔ２の２．４μｓ後、第２タイミングｔｓ２をｔ２の２．６μｓ前に設定した場合を具体例として、演算器１０ｃでの実施内容について説明する。第１タイミングと第２タイミングで、５μｓだけ電流を検出するタイミングが異なるが、これによって電流検出値に誤差が生じる。

３相の検出電流Ｉｕ１、Ｉｖ１、Ｉｗ１は、マクロ的に見れば、電気角１次の正弦波ではあるが、実際には、２０ｋＨｚのＰＷＭ信号によって実現したものである。このため、これら３相の検出電流Ｉｕ１、Ｉｖ１、Ｉｗ１は、２０ｋＨｚの高調波リプルを含む正弦波となっている。つまり、この２０ｋＨｚの高調波リプル成分によって、第１タイミングの電流検出値と第２タイミングの電流検出値では、同じ状態であっても、電流検出値に差異が生じる。

したがって、先の図１４に示したように、ほとんどの領域で第１タイミングの電流検出値から検出電流を得ている中で、第２タイミングの電流検出値から検出電流を得る場合が、電気角１周期に対して３回存在する。この際に、第２タイミングの電流検出値をそのまま用いると、検出するタイミングの違いにより生じる誤差によって、電気角３次の電流リプルを生じる。

図１８は、本発明の実施の形態３において、ある制御指令で交流回転機が一定回転しているときの電気角１周期における電流検出値である。また、図１９は、本発明の実施の形態３において、ある制御指令で交流回転機が一定回転しているときの電気角６０ｄｅｇの範囲における電流検出値であり、具体的には、図１８の６０ｄｅｇから１２０ｄｅｇの区間を拡大表示したものである。

図１９中のライン３００〜３０２は、以下のものを示している。
ライン３００：搬送波信号１周期の中央からＴｏｆｓ１（μｓ）前で検出した場合の電流検出値の波形
ライン３０１：搬送波信号１周期の中央で検出した場合の電流検出値の波形
ライン３０２：搬送波信号１周期の中央からＴｏｆｓ２（μｓ）後で検出した場合の電流検出値の波形

３相電流の基本波振幅がＩａである場合には、Ｉｕ１１とＩｕ１２は、下式（８）のようになる。ここで、変数Ｋは、交流回転機の諸元および負荷電圧で決定するパラメータである。

つまり、１＋Ｔｏｆｓ１Ｋと１−Ｔｏｆｓ２Ｋの違いによって、第１タイミングで得られる電流検出値と、第２タイミングで得られる電流検出値とでは、差異が生じる。したがって、例えば、基準タイミングを搬送波信号１周期の中央とすると、Ｉｕ１１およびＩｕ１２は、下式（９）のように、Ｉｕ１１’およびＩｕ１２’に補正すればよい。

Ｖ相、Ｗ相でも、同様に考えて、Ｖ相に関しては、下式（１０）のように、Ｉｖ１１’およびＩｖ１２’に補正し、Ｗ相に関しては、下式（１１）のように、Ｉｗ１１’およびＩｗ１２’に補正すればよい。

演算器１０ｃは、上式（９）〜（１１）に基づいて、基準タイミングの電流検出値相当になるように補正して、Ｉｕ１１’、Ｉｕ１２’、Ｉｖ１１’、Ｉｖ１２’、Ｉｗ１１’、Ｉｗ１２’を用いて、電流Ｉｕ１、Ｉｖ１、Ｉｗ１を算出する。なお、Ｋは、単純化して定数としてもよく、また、細かく合わせ込む場合には、回転数、負荷電圧、諸元変動などの状態に合わせた変数としてもよい。

上式（９）〜（１１）のいずれの式も、基準タイミングと第１タイミングとの時間差Ｔｏｆｓ１、および基準タイミングと第２タイミングとの時間差Ｔｏｆｓ２に比例する係数に基づいて、基準タイミングの検出電流相当に補正できている。

そして、タイミングの異なる２つの電流検出値に関してこのような補正を行って、基準タイミングに合わせた２つの電流検出値を使用することで、電気角周波数の整数倍で発生するリプルを抑制することができるという、従来にない効果を得ることができる。なお、補正係数Ｔｏｆｓ１ＫおよびＴｏｆｓ２Ｋは、１に比べて小さいため、式（１２）としても同様の効果を得ることができる。

以上の説明においては、演算器１０ｃは、基準タイミングを搬送波信号の中央として補正した。これに対して、基準タイミングを第１タイミングとして、第２タイミングでの検出電流値を補正する演算器１０ｄを適用した場合には、補正式は、下式（１３）となる。

演算器１０ｄは、第２タイミングの電流検出値を使用する場合には、式（１３）に基づいて第１タイミングの電流検出値相当になるように補正して、Ｉｕ１１、Ｉｕ１２’、Ｉｖ１１、Ｉｖ１２’、Ｉｗ１１、Ｉｗ１２’を用いて、電流Ｉｕ１、Ｉｖ１、Ｉｗ１を算出する。なお、Ｋは、単純化して定数としてもよく、また、細かく合わせ込む場合には、回転数、負荷電圧、諸元変動などの状態に合わせた変数としてもよい。

先の図１４に示したように、ほとんどの領域で第１タイミングの電流検出値を使用している。このため、基準タイミングを第１タイミングとして、第２タイミングの電流検出値を、上式（１３）により第１タイミングの電流検出値相当に補正することで、電気角１周期における補正頻度を少なくすることができるという効果を得ることができる。なお、補正係数Ｔｏｆｓ１ＫおよびＴｏｆｓ２Ｋは、１に比べて小さいため、下式（１４）としても同様の効果を得ることができる。

実施の形態４．
先の実施の形態３では、あらかじめ設定した補正係数を用いた補正式により、基準タイミングを合わせる補正を行い、検出電流を演算する場合について説明した。これに対して、本実施の形態４では、実機での状態に合わせた補正量をオンラインで算出して、補正する場合について説明する。

図１６で示したように、電気角１周期の中で、第２タイミングにおいて２相の電流検出値を得ることができる区間が存在する。図１４を見てわかるように、この区間では、第１タイミングにおいても、２相の電流検出値を得ることができる。

５０ｄｅｇから１３０ｄｅｇまでの領域を例にして、本実施の形態４における補正処理について、具体的に説明する。この領域では、Ｉｖ１１、Ｉｗ１１、Ｉｖ１２、Ｉｗ１２が検出可能である。３相電流の基本波は、等しいと考えられるため、下式（１５）が成り立つ。

３相印加電圧と３相電流の位相が等しい場合には、３０ｄｅｇでは、Ｉｖ１は−Ｉａ、Ｉｗ１は０となり、また、１５０ｄｅｇでは、Ｉｖ１は０、Ｉｗ１は−Ｉａとなる。Ｓ／Ｎ比を考慮すると、検出可能相のうち、振幅の大きい方の信号に基づいて補正係数を求めた方が、補正精度は高くなる。

そこで、本実施の形態４における演算器１０ｅは、５０ｄｅｇから９０ｄｅｇまでの電気角領域では、Ｉｖ１１とＩｖ１２の関係に基づいて、下式（１６）を用いることで、（１＋Ｔｏｆｓ１Ｋ）／（１−Ｔｏｆｓ２Ｋ）を算出する。演算器１０ｅは、他の電気角領域においても、同様の考え方で補正係数を求めることができる。

また、演算器１０ｅは、９０ｄｅｇから１３０ｄｅｇまでの電気角領域では、Ｉｗ１１とＩｗ１２の関係に基づいて、下式（１７）を用いて、（１＋Ｔｏｆｓ１Ｋ）／（１−Ｔｏｆｓ２Ｋ）を算出する。

つまり、演算器１０ｅは、第１タイミングの電流検出値と第２タイミングの電流検出値の比を算出することで、補正係数（１＋Ｔｏｆｓ１Ｋ）／（１−Ｔｏｆｓ２Ｋ）を得ることができる。さらに、演算器１０ｅは、その補正係数を使用して、上式（１３）のように第２タイミングの電流検出値を第１タイミングの電流検出値相当に補正することができる。この結果、本実施の形態４における演算器１０ｅを備えることで、オンラインで補正量を微調整して、タイミング違いによる誤差を低減できるという、従来にない優れた効果を得ることができる。

ここでは、基準タイミングを第１タイミングとして、第２タイミングの電流検出値を第１タイミングの電流検出値相当に補正する方法について述べたが、基準タイミングを搬送波信号１周期の中央としてもよい。

上式（１６）は、補正係数Ｔｏｆｓ１ＫおよびＴｏｆｓ２Ｋが１に比べて小さいことを考慮して、下式（１８）として、検出タイミングの時間に対して掛け合わせる変数Ｋを算出することが可能である。

第１タイミングの時間差Ｔｏｆｓ１、基準タイミングと第２タイミングの時間差Ｔｏｆｓ２および、上式（１８）で得られる変数Ｋによって、補正係数は得られる。

つまり、演算器１０ｅは、第１タイミングの電流検出値と第２タイミングの電流検出値の比を算出することで、第１タイミングの時間差Ｔｏｆｓ１、基準タイミングと第２タイミングの時間差Ｔｏｆｓ２に掛け合わせる係数Ｋを得ることができる。

さらに、演算器１０ｅは、第１タイミングの時間差Ｔｏｆｓ１、基準タイミングと第２タイミングの時間差Ｔｏｆｓ２と変数Ｋを掛け合わせて得られる補正係数を使用して、上式（９）〜（１１）または（１２）のように、第１タイミングの電流検出値と第２タイミングの電流検出値を基準タイミングの電流検出値相当に補正することができる。

この結果、本実施の形態４における演算器１０ｅを備えることで、オンラインで補正量を微調整して、タイミング違いによる誤差を低減できるという、従来にない優れた効果を得ることができる。

ここでは、振幅の大きい方の信号に基づいて、補正係数を求める場合について説明したが、複数の検出可能な電流検出値を用いて、補正係数を求めることもできる。この場合にも、オンラインで補正量を微調整して、タイミング違いによる誤差を低減できるという、従来にない優れた効果を得ることができる。

実施の形態５．
先の実施の形態４では、上式（１３）の補正係数（１＋Ｔｏｆｓ１Ｋ）／（１−Ｔｏｆｓ２Ｋ）あるいは係数Ｋを、オンラインで算出して、タイミング違いによる誤差を低減する場合について説明した。これに対して、本実施の形態５では、先の実施の形態４とは別の手法による補正を行う場合について説明する。

θｖおよびθｖ＋δでのＵ相電流は、下式（１９）で与えられる。

上式（１９）の関係から、下式（２０）が得られる。

角度変化量δが小さい場合には、ｓｉｎ（θｖ＋δ）とｓｉｎ（θｖ）の差が微小であると考えると、上式（２０）は、下式（２１）のように変形可能である。

つまり、第１タイミングと第２タイミングのいずれもＵ相電流を検出可能だった場合の最新値をＩｕ１１＿ｏｌｄ、Ｉｕ１２＿ｏｌｄとして、今回検出したＩｕ１２を第１タイミングの電流検出値相当に補正するには、下式（２２）で算出すればよい。

したがって、第１タイミングと第２タイミングのいずれも検出可能な状態において得られた過去の最新の電流検出値の差を、今回検出した第２タイミングの電流検出値に加算して第１タイミングの電流検出値相当に補正することができる。このような補正処理によっても、オンラインで補正量を微調整して、タイミング違いによる誤差を低減できるという、従来にない優れた効果を得ることができる。

ここでは、基準タイミングを第１タイミングとして、第２タイミングの電流検出値を第１タイミングの電流検出値相当に補正する方法について述べたが、基準タイミングを搬送波信号１周期の中央としてもよい。この場合には、同様の考え方で得られる下式（２３）を用いることで、第１タイミングの電流検出値を、基準タイミングの電流検出値相当に、第２タイミングの電流検出値を、基準タイミングの電流検出値相当に、それぞれ補正することができる。

なお、基準タイミングを搬送波信号１周期の中央として説明したが、基準タイミングを他のタイミングに設定しても同様の方法で補正可能であることはいうまでもない。このような補正処理によっても、オンラインで補正量を微調整して、タイミング違いによる誤差を低減できるという、従来にない優れた効果を得ることができる。

実施の形態６．
先の実施の形態１〜５では、１組の巻線組を有する交流回転機に本発明の制御装置を適用した場合について説明した。しかしながら、本発明の制御装置は、複数組の巻線組を有する交流回転機に適用してもよい。そこで、本実施の形態６では、２組の位相差のない３相巻線を有する交流回転機に対して、本発明の制御装置を適用した場合について説明する。なお、本実施の形態６においても、先の実施の形態１〜５と同様に、Ｔｃを５０μｓ、ｔｉを５μｓ、第１の所定値を０．４Ｖｄｃとして説明する。

図２０は、本発明の実施の形態６における電力変換装置の全体構成を示す図である。交流回転機１ａは、第１の３相巻線Ｕ１、Ｖ１、Ｗ１および第２の３相巻線Ｕ２、Ｖ２、Ｗ２が、電気的に接続されることなく、回転機の固定子に納められている３相交流回転機である。

このような３相交流回転機としては、永久磁石同期回転機、誘導回転機、同期リラクタンス回転機等が挙げられるが、本発明は、２つの３相巻線を有する交流回転機ならば、何れの回転機を用いてもよい。

直流電源２は、第１の電力変換器４ａおよびに第２の電力変換器４ｂに直流電圧Ｖｄｃを出力する。この直流電源２としては、バッテリー、ＤＣ−ＤＣコンバータ、ダイオード整流器、ＰＷＭ整流器等、直流電圧を出力する全ての機器を含が含まれる。

平滑コンデンサ３は、直流電源２に並列に接続され、母線電流の変動を抑制して安定した直流電流を実現する。ここでは、細かく図示しないが、真のコンデンサ容量Ｃ以外に、等価直列抵抗Ｒｃ、リードインダクタンスＬｃが存在する。

第１の電力変換器４ａは、逆変換回路、すなわちインバータ、を用いて、オン／オフ信号Ｑｕｐ１、Ｑｕｎ１、Ｑｖｐ１、Ｑｖｎ１、Ｑｗｐ１、Ｑｗｎ１に基づいて、高電位側スイッチング素子Ｓｕｐ１、Ｓｖｐ１、Ｓｗｐ１および低電位側スイッチング素子Ｓｕｎ１、Ｓｖｎ１、Ｓｗｎ１をオンオフする。このようなスイッチングにより、第１の電力変換器４ａは、直流電源２から入力した直流電圧Ｖｄｃを電力変換して、交流回転機１ａの３相巻線Ｕ１、Ｖ１、Ｗ１に電圧を印加する。この結果、交流回転機１ａには、電流Ｉｕ１、Ｉｖ１、Ｉｗ１が通電される。

ここで、オン／オフ信号Ｑｕｐ１、Ｑｕｎ１、Ｑｖｐ１、Ｑｖｎ１、Ｑｗｐ１、Ｑｗｎ１は、電力変換器４ａにおいて、それぞれスイッチング素子Ｓｕｐ１、Ｓｕｎ１、Ｓｖｐ１、Ｓｖｎ１、Ｓｗｐ１、Ｓｗｎ１をオンオフするためのオン／オフ信号である。

以後、オン／オフ信号Ｑｕｐ１、Ｑｕｎ１、Ｑｖｐ１、Ｑｖｎ１、Ｑｗｐ１、Ｑｗｎ１において、その値が１ならば、対応するスイッチをオンするための信号が出力され、一方、その値が０ならば、対応するスイッチをオフするための信号が出力されるものとする。

なお、半導体スイッチＳｕｐ１〜Ｓｗｎ１としては、ＩＧＢＴ，バイポーラトランジスタ，ＭＯＳパワートランジスタ等の半導体スイッチとダイオードを逆並列に接続したものを用いることができる。

第２の電力変換器４ｂは、逆変換回路、すなわちインバータ、を用いて、オン／オフ信号Ｑｕｐ２、Ｑｕｎ２、Ｑｖｐ２、Ｑｖｎ２、Ｑｗｐ２、Ｑｗｎ２に基づいて、高電位側スイッチング素子Ｓｕｐ２、Ｓｖｐ２、Ｓｗｐ２および低電位側スイッチング素子Ｓｕｎ２、Ｓｖｎ２、Ｓｗｎ２をオンオフする。このようなスイッチングにより、第２の電力変換器４ｂは、直流電源２から入力した直流電圧Ｖｄｃを電力変換して交流回転機１ａの３相巻線Ｕ２、Ｖ２、Ｗ２に電圧を印加する。この結果、交流回転機１ａには、電流Ｉｕ２、Ｉｖ２、Ｉｗ２が通電される。

ここで、オン／オフ信号Ｑｕｐ２、Ｑｕｎ２、Ｑｖｐ２、Ｑｖｎ２、Ｑｗｐ２、Ｑｗｎ２は、第２の電力変換器４ｂにおいて、それぞれスイッチング素子Ｓｕｐ２、Ｓｕｎ２、Ｓｖｐ２、Ｓｖｎ２、Ｓｗｐ２、Ｓｗｎ２をオンオフするためのオン／オフ信号である。

以後、オン／オフ信号Ｑｕｐ２、Ｑｕｎ２、Ｑｖｐ２、Ｑｖｎ２、Ｑｗｐ２、Ｑｗｎ２において、その値が１ならば、対応するスイッチをオンするための信号が出力され、一方、その値が０ならば、対応するスイッチをオフするための信号が出力されるものとする。

なお、半導体スイッチＳｕｐ２〜Ｓｗｎ２としては、ＩＧＢＴ，バイポーラトランジスタ，ＭＯＳパワートランジスタ等の半導体スイッチとダイオードを逆並列に接続したものを用いることができる。

続いて、制御部５ｄについて説明する。電圧指令演算器６は、交流回転機１ａを駆動するための第１の３相巻線に印加する電圧に係る第１の３相電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１、および第２の３相巻線に印加する電圧に係る第２の３相電圧指令Ｖｕ２、Ｖｖ２、Ｖｗ２を演算し、オフセット演算器７ｄ、７ｅのそれぞれへ出力する。

第１の３相電圧指令Ｖｕ１〜Ｖｗ１および第２の３相電圧指令Ｖｕ２〜Ｖｗ２の演算方法としては、交流回転機１ａの電流指令を制御指令として設定し、第１の電流検出器１１ｆより検出された第１の３相巻線を流れる電流Ｉｕ１、Ｉｖ１、Ｉｗ１と制御指令との偏差を零とすべく、比例積分制御によって第１の３相電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１を演算するとともに、第２の電流検出器１１ｇより検出された第２の３相巻線を流れる電流Ｉｕ２、Ｉｖ２、Ｉｗ２と制御指令との偏差を零とすべく、比例積分制御によって第２の３相電圧指令Ｖｕ２、Ｖｖ２、Ｖｗ２を演算する、電流フィードバック制御などを使用することができる。このような制御方法は、公知技術なので、詳細な説明は、省略する。

オフセット演算器７ｄは、第１の３相電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１に基づいて、第１の３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’を演算する。図２１は、本発明の実施の形態６におけるオフセット演算器７ｄによる一連の演算処理を示すフローチャートである。ステップＳ６００において、オフセット演算器７ｄは、第１の３相電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１を大きい順に、第１最大相Ｖｍａｘ１、第１中間相Ｖｍｉｄ１、第１最小相Ｖｍｉｎ１へ代入する。

次に、ステップＳ６０１において、オフセット演算器７ｄは、第１の変調率が９０％以下かつ第２の変調率が９０％以下であるか否かを判定し、真（ＹＥＳ）ならばステップＳ６０２を実行し、偽（ＮＯ）ならばステップＳ６０３を実行する。なお、特許文献３の図８に示されたように、第１最大相Ｖｍａｘ１と第１最小相Ｖｍｉｎ１との差、および後述する第２最大相Ｖｍａｘ２と第２最小相Ｖｍｉｎ２との差、を用いて、Ｖｍａｘ１−Ｖｍｉｎ１≦０．９ＶｄｃかつＶｍａｘ２−Ｖｍｉｎ２≦０．９Ｖｄｃであるか否かを判定してもよい。

ステップＳ６０２に進んだ場合には、オフセット演算器７ｄは、第１の３相電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１全ての電圧から第１最大相Ｖｍａｘ１を減算し、直流電圧Ｖｄｃの０．４倍を加算することで、第１の３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’を演算する。このようなステップＳ６０２の演算により、第１最大相に該当する相の電圧が、０．４Ｖｄｃに一致するように、第１の電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１がオフセットされる。

ここで、０．４Ｖｄｃは、相電流検出時間を確保できる最大の印加電圧に等しい。よって、ステップＳ６０２を実行することで、第１の３相印加電圧のうち、第１最大相に対応する相の印加電圧が搬送波信号の最大値０．４Ｖｄｃに一致するように、第１の電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１の全ての電圧がオフセットされる。

一方、ステップＳ６０３に進んだ場合には、第１最大相Ｖｍａｘ１と第１最小相Ｖｍｉｎ１との差または第２最大相Ｖｍａｘ２と第２最小相Ｖｍｉｎ２との差が０．９Ｖｄｃを超えている状態であり、どのような電圧によりオフセットさせても、第１の３相印加電圧または第２の３相印加電圧の少なくとも一方を、−０．５Ｖｄｃから０．４Ｖｄｃまでの間に収めることはできない。そこで、この場合には、第１最大相に該当する相の電圧が０．５Ｖｄｃに一致するように、上べた変調が行われることで、第１の電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１がオフセットされる。

ここでは、相電流検出時間が、特許文献１および特許文献３の例と同様に、５μｓとして、９０％をしきい値とした場合として説明する。ただし、検出波形に含まれるリンギング収束時間、アナログ／デジタル変換器の変換時間、サンプル／ホールドに要する時間などを考慮して、実機に合わせて変調率の閾値を設計することができる。

オフセット演算器７ｅは、第２の３相電圧指令Ｖｕ２、Ｖｖ２、Ｖｗ２に基づいて、第２の３相印加電圧Ｖｕ２’、Ｖｖ２’、Ｖｗ２’を演算する。図２２は、本発明の実施の形態６におけるオフセット演算器７ｅによる一連の演算処理を示すフローチャートである。ステップＳ６１０において、オフセット演算器７ｅは、第２の３相電圧指令Ｖｕ２、Ｖｖ２、Ｖｗ２を大きい順に、第２最大相Ｖｍａｘ２、第２中間相Ｖｍｉｄ２、第２最小相Ｖｍｉｎ２へ代入する。

次に、ステップＳ６１１において、オフセット演算器７ｅは、第１の変調率が９０％以下かつ第２の変調率が９０％以下であるか否かを判定し、真（ＹＥＳ）ならばステップＳ６１２を実行し、偽（ＮＯ）ならばステップＳ６１３を実行する。なお、特許文献３の図８のように、第１最大相Ｖｍａｘ１と第１最小相Ｖｍｉｎ１との差、および第２最大相Ｖｍａｘ２と第２最小相Ｖｍｉｎ２との差、を用いて、Ｖｍａｘ１−Ｖｍｉｎ１≦０．９ＶｄｃかつＶｍａｘ２−Ｖｍｉｎ２≦０．９Ｖｄｃであるか否かを判定してもよい。ただし、オフセット演算器７ｄとオフセット演算器７ｅの判定方法は、そろえておくとよい。

ステップＳ６１２に進んだ場合には、オフセット演算器７ｅは、第２の３相電圧指令Ｖｕ２、Ｖｖ２、Ｖｗ２全ての電圧から第２最大相Ｖｍａｘ２を減算し、直流電圧Ｖｄｃの０．４倍を加算することで、第２の３相印加電圧Ｖｕ２’、Ｖｖ２’、Ｖｗ２’を演算する。このようなステップＳ６１２の演算により、第２最大相に該当する相の電圧が、０．４Ｖｄｃに一致するように、第２の電圧指令Ｖｕ２、Ｖｖ２、Ｖｗ２がオフセットされる。

ここで、０．４Ｖｄｃは、相電流検出時間を確保できる最大の印加電圧に等しい。よって、ステップＳ６１２を実行することで、第２の３相印加電圧のうち、第２最大相に対応する相の印加電圧が搬送波信号の最大値０．４Ｖｄｃに一致するように、第２の電圧指令Ｖｕ２、Ｖｖ２、Ｖｗ２の全ての電圧がオフセットされる。

一方、ステップＳ６１３に進んだ場合には、第１最大相Ｖｍａｘ１と第１最小相Ｖｍｉｎ１との差または第２最大相Ｖｍａｘ２と第２最小相Ｖｍｉｎ２との差が０．９Ｖｄｃを超えている状態であり、どのような電圧によりオフセットさせても、第１の３相印加電圧または第２の３相印加電圧の少なくとも一方を、−０．５Ｖｄｃから０．４Ｖｄｃまでの間に収めることはできない。そこで、この場合には、第２最大相に該当する相の電圧が０．５Ｖｄｃに一致するように、上べた変調が行われることで、第２の電圧指令Ｖｕ２、Ｖｖ２、Ｖｗ２がオフセットされる。

図２３は、本発明の実施の形態６において、変調率が１００％の場合の第１の３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’を示した図である。横軸は、電圧位相θｖ［ｄｅｇ］、縦軸は、直流電圧Ｖｄｃに対する比率で表示している。第１の３相電圧指令Ｖｕ１、Ｖｖ１、Ｖｗ１は、０を基準とした振幅がＶｄｃ／√３の正弦波波形である。

ステップＳ６０３を実行したことで、図２３に示すように、第１最大相に対応する相の印加電圧が、常に０．５Ｖｄｃである上ベタ変調となっており、６０ｄｅｇごとに、第１最小相に対応する相の印加電圧が、−０．５Ｖｄｃとなる。

図２３においては、３０ｄｅｇ近傍、１５０ｄｅｇ近傍、３００ｄｅｇ近傍において、第１中間相に対応する相の印加電圧が０．４Ｖｄｃを超えている。したがって、上べた変調を行った場合には、第１中間相のスイッチングノイズの影響によって、第１タイミングで得られる電流検出値の検出精度が悪化する。

そこで、本実施の形態６では、高変調率の場合でも、スイッチングノイズの影響を受けない電流検出値を得るために、第１の３相巻線に関して、第１タイミングと第２タイミングの２回にわたって電流検出を行うことを技術的特徴としている。

図２４は、本発明の実施の形態６において、変調率が１００％の場合の第２の３相印加電圧Ｖｕ２’、Ｖｖ２’、Ｖｗ２’を示した図である。横軸は、電圧位相θｖ［ｄｅｇ］、縦軸は、直流電圧Ｖｄｃに対する比率で表示している。第２の３相電圧指令Ｖｕ２、Ｖｖ２、Ｖｗ２は、０を基準とした振幅がＶｄｃ／√３の正弦波波形である。

ステップＳ６１３を実行したことで、図２４に示すように、第２最大相に対応する相の印加電圧が、常に０．５Ｖｄｃである上ベタ変調となっており、６０ｄｅｇごとに、第２最小相に対応する相の印加電圧が、−０．５Ｖｄｃとなる。

図２４においては、３０ｄｅｇ近傍、１５０ｄｅｇ近傍、３００ｄｅｇ近傍において、第２中間相に対応する相の印加電圧が０．４Ｖｄｃを超えている。したがって、上べた変調を行った場合には、第１中間相のスイッチングノイズの影響によって、第１タイミングで得られる電流検出値の検出精度が悪化する。

そこで、本実施の形態６では、高変調率の場合でも、スイッチングノイズの影響を受けない電流検出値を得るために、第２の３相巻線に関して、第１タイミングと第２タイミングの２回にわたって電流検出を行うことを技術的特徴としている。

オン／オフ信号発生器８は、第１の３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’に基づいてオンオフ信号Ｑｕｐ１、Ｑｕｎ１、Ｑｖｐ１、Ｑｖｎ１、Ｑｗｐ１、Ｑｗｎ１を出力するとともに、第２の３相印加電圧Ｖｕ２’、Ｖｖ２’、Ｖｗ２’に基づいてオンオフ信号Ｑｕｐ２、Ｑｕｎ２、Ｑｖｐ２、Ｑｖｎ２、Ｑｗｐ２、Ｑｗｎ２を出力する。先の実施の形態１において、図４を用いて説明した内容と同様であるため、詳細な説明は、省略する。

第１の電流検出器１１ｆは、第１の電流検出用抵抗素子９ａと演算器１０ｆから構成されている。第１の電流検出用抵抗素子９ａを、第１の電力変換器４ａの低電位側スイッチング素子Ｓｕｎ１、Ｓｖｎ１、Ｓｗｎ１の各相に直列に設けることで、演算器１０ｆは、第１の３相巻線を流れる電流を検出する。

具体的には、演算器１０ｆは、第１タイミングｔｓ１にて第１の３相巻線を流れる電流Ｉｕ１１、Ｉｖ１１、Ｉｗ１１を検出し、第２タイミングｔｓ２にて第１の３相巻線を流れる電流Ｉｕ１２、Ｉｖ１２、Ｉｗ１２を検出する。

演算器１０ｆは、第１の電流検出用抵抗素子９ａに流れる電流から得られたＩｕ１１、Ｉｖ１１、Ｉｗ１１、およびＩｕ１２、Ｉｖ１２、Ｉｗ１２から、検出電流Ｉｕ１、Ｉｖ１、Ｉｗ１を算出する。

なお、先の実施の形態２で説明したように、第１の３相巻線に関して、１相の電流検出値から、検出不能な２相の電流検出値を推定してもよい。さらに、先の実施の形態３〜５で説明したように、第２タイミングの電流検出値を第１タイミングの電流検出値相当に補正してもよい。

第２の電流検出器１１ｇは、第２の電流検出用抵抗素子９ｂと演算器１０ｇから構成さていれる。第２の電流検出用抵抗素子９ｂを、第２の電力変換器４ｂの低電位側スイッチング素子Ｓｕｎ２、Ｓｖｎ２、Ｓｗｎ２の各相に直列に設けることで、演算器１０ｇは、第２の３相巻線を流れる電流を検出する。

具体的には、演算器１０ｇは、第１タイミングｔｓ１にて第２の３相巻線を流れる電流Ｉｕ２１、Ｉｖ２１、Ｉｗ２１を検出し、第２タイミングｔｓ２にて第２の３相巻線を流れる電流Ｉｕ２２、Ｉｖ２２、Ｉｗ２２を検出する。

演算器１０ｇは、第２の電流検出用抵抗素子９ｂに流れる電流から得られたＩｕ２１、Ｉｖ２１、Ｉｗ２１、およびＩｕ２２、Ｉｖ２２、Ｉｗ２２から、検出電流Ｉｕ２、Ｉｖ２、Ｉｗ２を算出する。

なお、先の実施の形態２で説明したように、第２の３相巻線に関して、１相の電流検出値から、検出不能な２相の電流検出値を推定してもよい。さらに、先の実施の形態３〜５で説明したように、第２タイミングの電流検出値を第１タイミングの電流検出値相当に補正してもよい。

以下では、２組の位相差のない３相巻線を有する交流回転機を制御する際の、本実施の形態６における第１タイミングｔｓ１および第２タイミングｔｓ２の設定方法について説明する。

第１タイミングｔｓ１は、巻線組が１組の場合と同様に、第１の３相印加電圧および第２の３相印加電圧が、第１の所定値未満または搬送波信号の最大値のときに、第１最大相と第２最大相以外の各相の低電位側スイッチング素子が全てオンするようなタイミングにすればよい。例えば、搬送波信号１周期の中央から２．４μｓ後であればよい。

第２タイミングｔｓ２は、第１タイミングｔｓ１で電流検出不可の場合に使用したいため、上記以外で有効な電流検出値を得られるタイミングに設定すればよい。先の図２３および図２４では、第１の３相印加電圧と第２の３相印加電圧が全く同じ波形となるように示した。しかしながら、実機では、第１の３相巻線および回路と第２の３相巻線および回路のそれぞれの諸元差によって、第１の３相印加電圧と第２の３相印加電圧とでは、位相あるいは振幅に差異が生じる。

図２５は、本発明の実施の形態６における第１の３相印加電圧と第２の３相印加電圧で位相差が生じた場合の波形を示した図である。第１タイミングｔｓ１で検出できる電気角領域は、３相印加電圧の位相差の影響により、先の図１４の場合に比べて減少する。

第２タイミングを、先の図１４のように、搬送波信号１周期の中央から２．６μｓ前に設定する場合を考える。この場合には、第１の電流検出用抵抗素子９ａで得られる電流検出値は、第１の３相印加電圧によるスイッチングノイズの影響を受けないが、第２の３相印加電圧によるスイッチングノイズの影響を受けることとなる。この結果、電流検出精度は、悪化する。

したがって、第２タイミングを使用する領域における第１中間相および第２中間相の最小値をＶｍｉｄ＿ｍｉｎとして、ｔｓ２は、下式（２４）を満たすように設定されればよい。

図２５の場合であれば、Ｖｍｉｄ＿ｍｉｎは、０．３Ｖｄｃでありｔｓ２は、５μｓ以上となる。このため、搬送波信号１周期の中央から５μｓ以上前に、第２タイミングを設定すればよい。

以上のように、実施の形態６によれば、各相印加電圧が第１の所定値未満または搬送波信号の最大値のときに第１タイミングで検出した電流値に基づいて検出電流を演算し、それ以外のときには第２タイミングで検出した電流値に基づいて検出電流を演算する構成を備えている。この結果、スイッチングノイズを含まない電流検出値を得ることができ、位相差のない複数のｎ相（ｎは３以上の自然数）巻線を有する交流回転機より生じる振動や騒音を低減できる、という従来にない顕著な効果を得ることが可能となる。

実施の形態７．
先の実施の形態６では、２組の位相差のない３相巻線を有する交流回転機に対して、本発明の制御装置を適用した場合について説明した。これに対して、本実施の形態７では、２組の３相巻線に３０ｄｅｇの位相差がある交流回転機に対して、本発明の制御装置を適用する場合について説明する。したがって、本実施の形態７は、先の実施の形態６とは、位相差があるかないかのみが異なっている。

図２６は、本発明の実施の形態７における第１の３相印加電圧Ｖｕ１’、Ｖｖ１’、Ｖｗ１’および第２の３相印加電圧Ｖｕ２’、Ｖｖ２’、Ｖｗ２’を示した図である。図２６中の［１］では、第１タイミングの電流検出値を使用して検出電流を算出し、［２］では、第２タイミングの電流検出値を使用して検出電流を算出する。

なお、検出電流を算出する際には、先の実施の形態２で説明したように、１相の電流検出値から検出不能な２相の電流検出値を推定してもよい。さらに、実施の形態３〜５で説明したように、第２タイミングの電流検出値を、第１タイミングの電流検出値相当に補正してもよい。

以下では、２組の３相巻線が位相差を有する交流回転機を制御する際の、本実施の形態７における第１タイミングｔｓ１および第２タイミングｔｓ２の設定方法について説明する。

第１タイミングｔｓ１は、巻線組が１組の場合と同様に、第１の３相印加電圧および第２の３相印加電圧が第１の所定値未満または搬送波信号の最大値のときに、第１最大相と第２最大相以外の各相の低電位側スイッチング素子が全てオンするようなタイミングにすればよい。例えば、搬送波信号１周期の中央から２．４μｓ後であればよい。

第２タイミングｔｓ２は、第１タイミングｔｓ１で電流検出不可の場合に使用したいため、上記以外で有効な電流検出値を得られるタイミングに設定すればよい。本実施の形態７の交流回転機では、３０ｄｅｇの位相差があるため、図２６に示すように、電気角１周期の中に第２タイミングの電流検出値を使用する領域が６つ存在する。

つまり、第１タイミングｔｓ１で検出できる電気角領域は、３相印加電圧の位相差の影響により、先の図１４の場合に比べて大幅に減少する。一方、第２タイミングを、先の図１４のように搬送波信号１周期の中央から２．６μｓ前に設定すると、第１の電流検出用抵抗素子９ａで得られる電流検出値は、第１の３相印加電圧によるスイッチングノイズの影響を受けず、十分な位相差があるため、第２の３相印加電圧によるスイッチングノイズの影響も受けない。このため、電流検出精度は、悪化しない。

したがって、十分な位相差がある場合には、第２タイミングは、１組の巻線組と同様の考え方により設定としてもよい。例えば、搬送波信号１周期の中央から２．６μｓ前に第２タイミングを設定すればよい。

以上のように、実施の形態７によれば、各相印加電圧が第１の所定値未満または搬送波信号の最大値のときに第１タイミングで検出した電流値に基づいて検出電流を演算し、それ以外のときには第２タイミングで検出した電流値に基づいて検出電流を演算する構成を備えている。この結果、スイッチングノイズを含まない電流検出値を得ることができ、位相差のある複数のｎ相（ｎは３以上の自然数）巻線を有する交流回転機より生じる振動や騒音を低減できる、という従来にない顕著な効果を得ることが可能となる。

Claims (10)

1. 直流電圧を出力する直流電源と、
   ｍを自然数、ｎを３以上の自然数として、ｍ組のｎ相巻線を有する交流回転機と、
   前記ｍ組の前記ｎ相巻線のそれぞれの電流値を検出する電流検出器と、
   高電位側スイッチング素子および低電位側スイッチング素子を有し、オン／オフ信号に基づいて前記高電位側スイッチング素子および前記低電位側スイッチング素子がスイッチング制御されることで、前記直流電圧を交流電圧に変換して前記巻線に印加する電力変換器と、
   前記交流回転機の電流指令と前記電流検出器による電流検出値との差分に基づいて、電圧指令を演算するとともに、前記電圧指令に基づいて演算した印加電圧と搬送波信号とを比較することにより、前記電力変換器の前記高電位側スイッチング素子および前記低電位側スイッチング素子に前記オン／オフ信号を出力する制御部と
   を有し、
   前記電流検出器は、前記電力変換器の少なくとも（ｎ−１）相分の低電位側スイッチング素子に直列に挿入された電流検出用抵抗素子に流れる電流に基づいて、前記ｎ相巻線を流れる電流を検出する際に、前記搬送波信号の１周期において２回以上の固定タイミングで電流を検出し、スイッチングノイズにより生じる誤差を含まないような前記電流検出値を取得する
   交流回転機の制御装置。
2. 前記電力変換器は、前記ｍ組のそれぞれにおいて、演算により求めた前記ｎ相のそれぞれに対する前記印加電圧に関して、最大相の電圧指令に対応して演算される印加電圧が前記搬送波信号の最大値と等しくなるように、すべての電圧指令を等しくシフトすることで、前記印加電圧をオフセット補正する
   請求項１に記載の交流回転機の制御装置。
3. 前記交流回転機の角度を検出する角度検出器
   をさらに有し、
   前記電流検出器は、前記ｍ組のそれぞれにおいて、今回の電流検出タイミングにおいて、ｎ相のうちの少なくとも１相の電流を検出することができ、多くとも（ｎ−１）相の電流が検出不可能な場合には、過去の電流検出タイミングにおいて取得したｎ相検出電流と、前記今回の電流検出タイミングにおいて検出することができた１相の検出電流と、前記角度検出器によって検出された前記過去の電流検出タイミングにおける前記交流電動機の角度と前記今回の電流検出タイミングにおける前記交流電動機の角度との差分である角度変化量と、に基づいて、前記今回の電流検出タイミングにおいて検出不可能であった前記（ｎ−１）相の電流を演算により推定する
   請求項１または２に記載の交流回転機の制御装置。
4. 前記電流検出器は、前記ｍ組のそれぞれにおいて、前記印加電圧の前記ｎ相電圧のそれぞれが、第１の所定値未満または前記搬送波信号の最大値に等しい第１状態である場合には、少なくとも電圧指令が最大である相以外の各相の低電位側スイッチング素子が全てオンしている第１タイミングで得た前記電流検出値に基づいて検出電流を演算し、前記第１状態以外の場合には、前記第１タイミングとは異なるタイミングであって、少なくとも電圧指令が最小である相の低電位側スイッチング素子がオンしている第２タイミングで得た前記電流検出値に基づいて前記検出電流を演算する
   請求項１から３のいずれか１項に記載の交流回転機の制御装置。
5. 前記電流検出器は、
   前記第１タイミングにおける電流検出値を、基準タイミングと前記第１タイミングとの時間差に比例する第１係数に基づいて、前記基準タイミングでの電流検出値に補正し、
   前記第２タイミングにおける電流検出値を、基準タイミングと前記第２タイミングとの時間差に比例する第２係数に基づいて、前記基準タイミングでの電流検出値に補正する
   請求項４に記載の交流回転機の制御装置。
6. 前記電流検出器は、
   前記第１タイミングおよび前記第２タイミングのいずれにおいても２相以上が検出可能な場合には、各相における電流検出値の比を用いて、前記第１係数と前記第２係数との比を算出し、前記第１タイミングにおける電流検出値または前記第２タイミングにおける電流検出値の少なくとも一方を前記基準タイミングにおける電流検出値に補正する
   請求項５に記載の交流回転機の制御装置。
7. 前記電流検出器は、検出可能相のうち最大振幅相の電流検出値の比を用いて、前記第１係数と前記第２係数との比を算出する
   請求項６に記載の交流回転機の制御装置。
8. 前記電流検出器は、
   前記基準タイミングを前記第１タイミングとし、前記第１タイミングにおける電流検出値は補正せず、前記第２タイミングにおける電流検出値を前記第１タイミングにおける電流検出値に補正する
   請求項５から７に記載の交流回転機の制御装置。
9. 前記電流検出器は、
   前記基準タイミングを前記第１タイミングとし、過去のタイミングにおいて、前記第１タイミングおよび前記第２タイミングのいずれにおいても電流検出値が検出可能であった相に関して、今回のタイミングにおいて前記第１タイミングで電流検出値が検出不可能であり、前記第２タイミングで電流検出値が検出可能である場合には、前記今回のタイミングにおける第２タイミングで電流検出値に対して、過去のタイミングにおける第１タイミングでの電流検出値から第２タイミングでの電流検出値を引いた値を加算することで、前記今回のタイミングにおける第２タイミングでの電流検出値を前記今回のタイミングにおける第１タイミングの電流検出値に補正する
   請求項５に記載の交流回転機の制御装置。
10. 請求項１から９のいずれか１項に記載の交流回転機の制御装置を備え、
    前記制御部は、ステアリング系の操舵トルクを補助するトルクを、前記交流回転機が発生するように、前記電圧指令を演算する
    電動パワーステアリングの制御装置。

Images