JP6180929B2 - エッジ検出 - Google Patents

エッジ検出 Download PDF

Info

Publication number
JP6180929B2
JP6180929B2 JP2013512938A JP2013512938A JP6180929B2 JP 6180929 B2 JP6180929 B2 JP 6180929B2 JP 2013512938 A JP2013512938 A JP 2013512938A JP 2013512938 A JP2013512938 A JP 2013512938A JP 6180929 B2 JP6180929 B2 JP 6180929B2
Authority
JP
Japan
Prior art keywords
substrate
marks
corner
small substrate
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013512938A
Other languages
English (en)
Other versions
JP2013539197A (ja
Inventor
リーデル デイビッド
リーデル デイビッド
リール ステファン
リール ステファン
コルテガ−カガラ リナ
コルテガ−カガラ リナ
Original Assignee
フレックスエネーブル リミティッド
フレックスエネーブル リミティッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by フレックスエネーブル リミティッド, フレックスエネーブル リミティッド filed Critical フレックスエネーブル リミティッド
Publication of JP2013539197A publication Critical patent/JP2013539197A/ja
Application granted granted Critical
Publication of JP6180929B2 publication Critical patent/JP6180929B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0266—Marks, test patterns or identification means
    • H05K1/0269—Marks, test patterns or identification means for visual or optical inspection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/5442—Marks applied to semiconductor devices or parts comprising non digital, non alphanumeric information, e.g. symbols
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54453—Marks applied to semiconductor devices or parts for use prior to dicing
    • H01L2223/5446—Located in scribe lines
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H01L2223/5448—Located on chip prior to dicing and remaining on chip after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/189—Printed circuits structurally associated with non-printed electric components characterised by the use of a flexible or folded printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0104—Properties and characteristics in general
    • H05K2201/0108—Transparent
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09918—Optically detected marks used for aligning tool relative to the PCB, e.g. for mounting of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10681—Tape Carrier Package [TCP]; Flexible sheet connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0126—Dispenser, e.g. for solder paste, for supplying conductive paste for screen printing or for filling holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1147—Sealing or impregnating, e.g. of pores
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/16—Inspection; Monitoring; Aligning
    • H05K2203/166—Alignment or registration; Control of registration
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/321—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives
    • H05K3/323—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by conductive adhesives by applying an anisotropic conductive adhesive layer over an array of pads
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49789—Obtaining plural product pieces from unitary workpiece

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Structure Of Printed Boards (AREA)
  • Dicing (AREA)
  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Length Measuring Devices By Optical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Application Of Or Painting With Fluid Materials (AREA)

Description

本発明は、電子制御の表示装置などの電子装置の製造において基板のエッジを検出するための技術に関する。
電子消費者装置の製造は、一般的には、基板の上面を処理した後に基板の外周部分を取り去ることによって切り出し基板を生成し、この切り出し基板を例えばテープ・キャリア・パッケージ（ＴＣＰ）へと貼り付け、切り出し基板のエッジ部分において切り出し基板およびＴＣＰの向かい合う表面の間にシール（ｓｅａｌ）を生成することで、切り出し基板の中央のより近くに位置する素子を保護することを含む。
これらのシールは、製造プロセスの他の段階にも使用される図１に示されている種類の一式の整列マークを参照してシーラント材料の付着の位置を制御することによって自動的に設けられている。
本発明の発明者らは、そのような整列マークの使用が、必要とされる場所以外の場所へのシーラント材料の付着につながりかねないことを発見した。
本発明の目的は、電子装置の製造において切り出し基板のエッジにシーラント材料を自動的に付着させるための改良された技術を提供することにあり、エッジへのシーラント材料の正確な付着を促進する切り出し基板を製造するための技術を提供することにある。
本発明は、１つ以上の大きな基板から複数の小さな基板を、該小さな基板において一定の変動範囲内で様々なサイズが存在し得るようにする縮小化プロセスによって形成することと、前記縮小化プロセスに先立って、前記１つ以上の大きな基板に１つ以上の検出マークを設けることと、を含んでおり、前記１つ以上の検出マークの大きさおよび位置が、前記縮小化プロセスの後に各々の小さな基板が前記１つ以上の検出マークのうちの少なくとも１つの検出マークの一部分を含むように選択され、該一部分が、前記小さな基板が前記変動範囲内のいかなる実際のサイズを有しても、前記小さな基板の１つ以上のエッジの少なくとも一部に一致する１つ以上のエッジを有する方法を提供する。
一実施形態においては、この方法が、前記大きな基板のエッジ部分を除去する除去プロセスであって、基板間において除去されるエッジ部分のサイズに変動範囲内でばらつきを生じさせることができる除去プロセスによって、前記小さな基板の各々を該当の大きな基板から形成することと、前記除去プロセスに先立って、各々の大きな基板に１つ以上の検出マークを設けることと、をさらに含み、前記１つ以上の検出マークの大きさおよび位置が、前記除去されるエッジ部分が前記変動範囲内のいかなる実際のサイズを有しても、各々の検出マークの一部分が前記小さな基板の一部として残りかつ前記小さな基板の１つ以上のエッジの少なくとも一部に一致する１つ以上のエッジを有するように選択される。
一実施形態においては、前記検出マークの大きさおよび位置が、前記除去されるエッジ部分が前記変動範囲内のいかなるサイズであっても、各々の検出マークの一部分が前記小さな基板の角において該小さな基板の一部として残りかつ該角を定める前記小さな基板の１対のエッジの少なくとも一部に一致する１対のエッジを有するように選択される。
一実施形態においては、この方法が、前記検出マークを、電子素子のアレイの一レベルの導電要素も定めるパターン層（ｐａｔｔｅｒｎｅｄ ｌａｙｅｒ）の一部として形成することをさらに含む。
一実施形態においては、この方法が、電子装置の基板の１つ以上のエッジへのシーラント材料の選択的な配置を、該基板の前記１つ以上のエッジのうちの少なくとも１つのエッジの一部に一致する少なくとも１つのエッジを各々が有する１つ以上の検出可能なマークにもとづいて制御することをさらに含む。
一実施形態においては、各々の検出可能なマークが、前記基板の角に位置しており、前記基板のうちの該角を定める該当の１対のエッジの一部に一致する１対のエッジを有する。
以下で、本発明の実施形態を、添付の図面を参照して、あくまでも例として詳しく説明する。
シーラント材料の付着の位置を制御するための一式の整列マークを示す。 切り出し基板のエッジ部分とテープ・キャリア・パッケージとの間に機械的なシールをもたらすためのシーラント材料の付着を示す図である。 本発明の実施形態による切り出し基板の角への検出マークの配置を示す図である。 本発明の実施形態による切り出し前の基板の角部分への新種の検出マークの配置の例を示す図である。 切り出しプロセスの後の基板を示しており、たとえ基板の切り出しプロセスにある程度のばらつきが存在しても、どのようにして図４の新規な検出マークが切り出し基板の角のエッジに整列した部位を有するのかを示す図である。 切り出しプロセスの後の基板を示しており、たとえ基板の切り出しプロセスにある程度のばらつきが存在しても、どのようにして図４の新規な検出マークが切り出し基板の角のエッジに整列した部位を有するのかを示す図である。 切り出しプロセスの後の基板を示しており、たとえ基板の切り出しプロセスにある程度のばらつきが存在しても、どのようにして図４の新規な検出マークが切り出し基板の角のエッジに整列した部位を有するのかを示す図である。
図２は、基板１とテープ・キャリア・パッケージ１０との間に機械的なシールを生成するための樹脂材料２４の付着を示している。基板１は、光学的に透明であり、基板の切り出しプロセスに先立って、表示媒体の動作を制御するように機能する電子トランジスタ素子のアレイがその前側に設けられている。電子トランジスタ素子のアレイおよび表示媒体は、全体としてブロック６によって指し示されており、上側カプセル層２６および基板１と上側カプセル層２６との間のエッジシール２８によって保護されている。上側カプセル層２６およびエッジシール２８は、電子トランジスタ素子および表示媒体に湿気および水分の進入に対する環境保護をもたらす。
電子トランジスタ素子のアレイの一レベルの導電要素（例えば、電極、アドレス線）が、フォトリソグラフィおよびエッチングのプロセスによって、基板１を覆う平坦化層上に形成されたパターンＴｉ／Ａｕ二重層によって定められている。上述のように、このパターンＴｉ／Ａｕ層は、基板１の外周部分を取り去る前に形成されている。パターンＴｉ／Ａｕ層は、電子トランジスタ素子においていかなる電子的機能も持たないマークも定めている。これらのマークが、切り出し前の基板の１つの角部分について、図４に示されている。同じマークの組が、切り出し前の基板の他の角部分の各々にも設けられる。マークは、基準十字２、基板１の外周部分の切除のプロセスを案内するための切断線９、および後述される機能を有する正方形マーク４を含んでいる。
上述のように、基板１の上面の処理の完了後に（すなわち、電子トランジスタ素子のアレイ、表示媒体、上側カプセル層２６、およびエッジシール２８などの形成が完了した後に）、基板１の外周部分が、例えばレーザ、刃、または水ジェットを使用して直角な切断５、６を行なうことによって取り除かれる。切断プロセスにおいては、切断線９が切断のための案内マークとして使用される。切断プロセスの性質は、直角な切断５、６の実際の位置が基板ごとに異なる可能性があるような性質である。例えば、直角な切断５、６が、（図４および５に示されるように）切断線９に正確に一致する可能性があり、あるいは（図６および７に示されるように）容認可能な公差の範囲内で切断線９からいくらかずれる可能性がある。
上述の正方形マーク４の各々は、直角な切断５、６が前記公差の範囲内のどこで行なわれても、正方形マークの一部分７（以下、この部分を角マークと称する）が、エッジを切り出し基板１のそれぞれの角を定める２つのエッジ３に整列させて切り出し基板１のそれぞれの角に残るような寸法および位置を有している。図２が、結果として切り出し基板１の４つの角の各々にもたらされた上述の角マーク７を示している。
次いで、切り出し基板１のエッジ部分の前面が、異方性導電膜（ＡＣＦ）ボンド２２を使用してテープ・キャリア・パッケージへと貼り付けられる。次に、樹脂２４が、ＡＣＦボンド２２を保護するように機能する機械的なシールを切り出し基板１とテープ・キャリア・パッケージ１０との間にもたらすために、切り出し基板１のエッジ３に沿って配置される。樹脂の配置のプロセスは、切り出し基板の角の角マーク７を自動認識システムによる基板のエッジ３の特定のための手段として使用して制御される。光学検出器（図示されていない）が、角マーク７を検出し、角マーク７の外縁から基板のエッジ３を特定し、樹脂配置針３０の位置を調節するためのコントローラへの入力をもたらす。光学検出器は、基板１が光学的に透明な材料で作られているため、切り出し基板１の後ろ側（裏面）から角マーク７を検出することができる。
上述の技術は、切り出し基板のエッジの正確な位置を、たとえ切断プロセスにある程度のばらつきが存在し、さらには／あるいは基板の処理の際に基板にある程度のひずみが生じても、精密に検出することができるという利点を有する。
角マークの自動的な検出プロセスを促進するために、以下の方策がとられる。（ｉ）すべての正方形マークが、同じ形状およびサイズを有する。（ｉｉ）すべての角マーク７が、たとえ大きさにある程度のばらつきが存在しても正方形または矩形のいずれかの形状を有するように、切断プロセスが設計される（これは、直角な切断が常に互いに９０度で行なわれるように保証することで達成できる）。（ｉｉｉ）いかなる類似の形状のマークも、角マークを形成する正方形マークの付近の基板上には設けられない。（ｉｖ）切断プロセスが、角マーク７の欠けがないように設計される。
切り出し基板をＴＣＰへと貼り付ける例について、本発明の実施形態を説明したが、同じ実施形態を、チップ・オン・フィルム（ＣＯＦ）または可撓プリント基板（ＦＰＣ）などといった他の構成要素への切り出し基板の貼り付けにも同様に適用することができる。
以上で直接的に述べた変更の他に、本発明の範囲において上述の実施形態についてさまざまなその他の変更が可能であることは、当業者にとって明らかであろう。

Claims (3)

  1. １つ以上の大きな基板から複数の小さな基板を、１つ以上の実体的な切断線マークによって案内される切断プロセスであって、該切断線マークからの所定の容認可能な範囲でずれがあり、該小さな基板において所定の変動範囲内で様々なサイズが存在し得る切断プロセスによって形成することと、
    前記切断プロセスに先立って、前記１つ以上の大きな基板に１つ以上の検出マークを、前記１つ以上の切断線マークをも定めるパターン層の一部として設けることと、を含んでおり、
    前記検出マークの大きさおよび位置が、前記切断プロセスが１つ以上の切断線マークからずれていても、かつ、前記小さな基板の実際のサイズが前記変動範囲内のいかなるサイズであっても、各々の検出マークの一部分が前記小さな基板の角において該小さな基板の一部として残りかつ該角を定める前記小さな基板の１対のエッジの少なくとも一部に一致する１対のエッジを有するように選択されている、方法。
  2. 前記検出マークおよび前記切断線マークを、電子素子のアレイの一つのレベルの導電要素も定めるパターン層の一部として形成することを含む、請求項１に記載の方法。
  3. 前記小さな基板の１つ以上のエッジへのシーラント材料の配置を、前記１つ以上の検出マークに基づいて制御することを含む、請求項１または２に記載の方法。
JP2013512938A 2010-06-04 2011-06-03 エッジ検出 Expired - Fee Related JP6180929B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GB1009404.3 2010-06-04
GB1009404.3A GB2481189B (en) 2010-06-04 2010-06-04 Edge Detection in Reduced Substrates
PCT/EP2011/059215 WO2011151453A2 (en) 2010-06-04 2011-06-03 Edge detection

Publications (2)

Publication Number Publication Date
JP2013539197A JP2013539197A (ja) 2013-10-17
JP6180929B2 true JP6180929B2 (ja) 2017-08-16

Family

ID=42471190

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013512938A Expired - Fee Related JP6180929B2 (ja) 2010-06-04 2011-06-03 エッジ検出

Country Status (7)

Country Link
US (1) US20130136852A1 (ja)
EP (1) EP2572561B1 (ja)
JP (1) JP6180929B2 (ja)
KR (1) KR20130083891A (ja)
CN (1) CN103155722B (ja)
GB (2) GB2481189B (ja)
WO (1) WO2011151453A2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015103709A (ja) * 2013-11-26 2015-06-04 大日本印刷株式会社 アンテナ基板、アンテナ基板集合体、アンテナ基板の製造方法
CN108037599B (zh) * 2017-11-27 2023-10-13 江西合力泰科技有限公司 一种背光模组及检测方法
CN109856930B (zh) * 2017-11-30 2021-05-25 京东方科技集团股份有限公司 对准标记、基板及其制作方法、曝光对准方法
JP2019124745A (ja) * 2018-01-12 2019-07-25 株式会社ジャパンディスプレイ 表示装置及び表示装置の製造方法

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3808406A (en) * 1970-03-09 1974-04-30 Minnesota Mining & Mfg Data sheet trim marks
JPH01182827A (ja) * 1988-01-14 1989-07-20 Hitachi Ltd 液晶表示素子
US5266380A (en) * 1992-09-08 1993-11-30 Motorola, Inc. Method and apparatus for visual verification of proper assembly and alignment of layers in a multi-layer printed circuit board
JP2806721B2 (ja) * 1992-12-18 1998-09-30 ローム株式会社 液晶表示装置およびその製法
JPH06347827A (ja) * 1993-06-07 1994-12-22 Hitachi Ltd 液晶表示装置およびその製造方法
US6091026A (en) * 1996-11-30 2000-07-18 Samsung Electro-Mechanics Co. Ltd. Multi-layer printed circuit board with human detectable layer misregistration, and manufacturing method therefor
DE19742837A1 (de) * 1996-11-30 1998-06-04 Samsung Electro Mech Mehrlagige Schaltkreisplatine und Herstellungsverfahren für diese
JPH10335205A (ja) * 1997-05-29 1998-12-18 Nec Yamagata Ltd 半導体集積回路のパターン設計方法
DE19742268C1 (de) * 1997-09-25 1999-06-02 Orga Kartensysteme Gmbh Verfahren zur Ermittlung des Lageversatzes von mehrlagigen Verbundstrukturen
JPH11311776A (ja) * 1998-04-30 1999-11-09 Hitachi Ltd アライメントマーク付き液晶表示素子用基板
JP3899806B2 (ja) * 2000-12-08 2007-03-28 セイコーエプソン株式会社 電気光学装置の製造方法、電気光学装置および電子機器
US20020114507A1 (en) * 2001-02-21 2002-08-22 Mark Lynch Saw alignment technique for array device singulation
US6619786B2 (en) * 2001-06-08 2003-09-16 Lexmark International, Inc. Tab circuit for ink jet printer cartridges
TWI258160B (en) * 2004-01-08 2006-07-11 Au Optronics Corp Electrode connection structure and flat panel display employing the same
JP2006032817A (ja) * 2004-07-21 2006-02-02 Tdk Corp 多層電子部品の集合基板及び多層電子部品の製造方法
JP2006186704A (ja) * 2004-12-28 2006-07-13 Tdk Corp 弾性表面波装置の製造方法
WO2007032395A1 (ja) * 2005-09-15 2007-03-22 Sharp Kabushiki Kaisha 表示パネル
US20090211776A1 (en) * 2006-04-07 2009-08-27 Akira Shimoyoshi Plasma display panel
JP2007283319A (ja) * 2006-04-13 2007-11-01 Seiko Epson Corp レーザスクライブ方法、電気光学装置、電子機器
JP4386929B2 (ja) * 2007-04-09 2009-12-16 日東電工株式会社 Ｔａｂ用テープキャリアの製造方法
JP2009230108A (ja) * 2008-02-29 2009-10-08 Canon Inc 表示パネルの駆動回路および表示装置
CN101610641B (zh) * 2008-06-19 2011-06-29 富葵精密组件(深圳)有限公司 湿处理系统及湿处理方法
JP5230287B2 (ja) * 2008-06-24 2013-07-10 株式会社ジャパンディスプレイウェスト 表示パネル及びその製造方法
CN201242635Y (zh) * 2008-08-20 2009-05-20 北京京东方光电科技有限公司 液晶显示面板用基板
CN101363987B (zh) * 2008-09-24 2010-09-22 友达光电股份有限公司 显示母板及其应用

Also Published As

Publication number Publication date
GB2510994A (en) 2014-08-20
GB201009404D0 (en) 2010-07-21
EP2572561A2 (en) 2013-03-27
CN103155722A (zh) 2013-06-12
EP2572561B1 (en) 2016-07-20
GB2510994B (en) 2014-12-31
GB2481189B (en) 2014-11-26
JP2013539197A (ja) 2013-10-17
CN103155722B (zh) 2016-11-09
WO2011151453A3 (en) 2012-03-08
US20130136852A1 (en) 2013-05-30
KR20130083891A (ko) 2013-07-23
GB2481189A (en) 2011-12-21
WO2011151453A2 (en) 2011-12-08
GB201407159D0 (en) 2014-06-04

Similar Documents

Publication Publication Date Title
JP5860845B2 (ja) タッチセンサ及びタッチセンサの製造方法
US20190034012A1 (en) Touch substrate, manufacturing method thereof and touch device
JP6180929B2 (ja) エッジ検出
US10274768B2 (en) Display apparatus and method of manufacturing the same
US9082991B2 (en) OLED display device and corresponding flexible printed circuit
CN105637638A (zh) 用于显示面板的显示基板的制造方法
US20140063097A1 (en) Touch sensor, manufacturing method thereof, and liquid crystal display having touch panel
JP2008522209A (ja) 電子インク表示装置及びその製造方法
EP3257073B1 (en) Method for fabricating a flexible display panel
CN105430884B (zh) 柔性电路板、终端及柔性电路板的制备方法
KR20140037422A (ko) 곡면 디스플레이 패널 제조를 위한 기판 식각방법
CN111247475B (zh) 制造显示单元的方法
US9960317B2 (en) Method for manufacturing display device
CN113103071B (zh) 显示面板及其磨边方法
CN104871077B (zh) 光学构件贴合体的制造方法以及光学构件贴合体
JP6385587B2 (ja) 液晶表示装置
CN114852448B (zh) 保护膜剥离装置及利用其的剥离方法
JP2003066441A (ja) 反射シートを備えた液晶表示素子及び該反射シートの製造方法
US11177561B2 (en) Protected RFID antenna
KR101303644B1 (ko) 터치윈도우용 원판시트 및 그 제조방법
CN109377526B (zh) 一种圆形基板的丝印对位方法和圆形盖板
CN107820594A (zh) 触摸屏及其制造方法
JP2017102713A (ja) フィルム貼り合わせ方法
CN105378912A (zh) 半导体封装件的制造方法以及半导体封装件
JP2013205420A (ja) 表示装置部材の製造方法並びに搬送基板及び表示装置部材積層体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150219

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150303

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20150526

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150817

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160209

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160523

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160531

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20160902

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170719

R150 Certificate of patent or registration of utility model

Ref document number: 6180929

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees