JP6175169B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6175169B2
JP6175169B2 JP2016141983A JP2016141983A JP6175169B2 JP 6175169 B2 JP6175169 B2 JP 6175169B2 JP 2016141983 A JP2016141983 A JP 2016141983A JP 2016141983 A JP2016141983 A JP 2016141983A JP 6175169 B2 JP6175169 B2 JP 6175169B2
Authority
JP
Japan
Prior art keywords
transistor
layer
oxide semiconductor
drain
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2016141983A
Other languages
English (en)
Other versions
JP2017010606A (ja
Inventor
誠一 米田
誠一 米田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of JP2017010606A publication Critical patent/JP2017010606A/ja
Application granted granted Critical
Publication of JP6175169B2 publication Critical patent/JP6175169B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
    • G11C16/0433—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and one or more separate select transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1251—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs comprising TFTs having a different architecture, e.g. top- and bottom gate TFTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Description

本発明は、半導体装置及びその駆動方法に関する。特に、情報の記憶を行う半導体装置
及びその駆動方法に関する。なお、本明細書において、半導体装置とは、半導体特性を利
用することで機能しうる装置全般を指す。
半導体素子を利用した記憶装置は、電力の供給がなくなると記憶内容が失われる揮発性
のものと、電力の供給がなくなっても記憶内容は保持される不揮発性のものとに大別され
る。
揮発性記憶装置の代表的な例としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａ
ｃｃｅｓｓ Ｍｅｍｏｒｙ）がある。ＤＲＡＭは、記憶素子を構成するトランジスタを選
択してキャパシタに電荷を蓄積することで、情報を記憶する。
上述の原理から、ＤＲＡＭでは、情報を読み出すとキャパシタの電荷は失われるため、
情報の読み出しの度に、再度の書き込み動作が必要となる。また、記憶素子を構成するト
ランジスタにはリーク電流が存在し、トランジスタが選択されていない状況でも電荷が流
出、または流入するため、データの保持期間が短い。このため、所定の周期で再度の書き
込み動作（リフレッシュ動作）が必要であり、消費電力を十分に低減することは困難であ
る。また、電力の供給がなくなると記憶内容が失われるため、長期間の記憶の保持には、
磁性材料や光学材料を利用した別の記憶装置が必要となる。
揮発性記憶装置の別の例としてはＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓ
ｓ Ｍｅｍｏｒｙ）がある。ＳＲＡＭは、フリップフロップなどの回路を用いて記憶内容
を保持するため、リフレッシュ動作が不要であり、この点においてはＤＲＡＭより有利で
ある。しかし、フリップフロップなどの回路を用いているため、記憶容量あたりの単価が
高くなるという問題がある。また、電力の供給がなくなると記憶内容が失われるという点
については、ＤＲＡＭと変わるところはない。
不揮発性記憶装置の代表例としては、フラッシュメモリがある。フラッシュメモリは、
トランジスタのゲート電極とチャネル領域との間にフローティングゲートを有し、当該フ
ローティングゲートに電荷を保持させることで記憶を行うため、データの保持期間は極め
て長く（半永久的）、揮発性記憶装置で必要なリフレッシュ動作が不要であるという利点
を有している（例えば、特許文献１参照）。
しかし、書き込みの際に生じるトンネル電流によって記憶素子を構成するゲート絶縁膜
が劣化するため、所定回数の書き込みによって記憶素子が機能しなくなるという問題が生
じる。この問題の影響を緩和するために、例えば、各記憶素子の書き込み回数を均一化す
る手法が採られるが、これを実現するためには、複雑な周辺回路が必要になってしまう。
そして、このような手法を採用しても、根本的な寿命の問題が解消するわけではない。つ
まり、フラッシュメモリは、情報の書き換え頻度が高い用途には不向きである。
また、フローティングゲートに電荷を注入させるため、または、その電荷を除去するた
めには、高い電圧が必要であり、また、そのための回路も必要である。さらに、電荷の注
入、または除去のためには比較的長い時間を要し、書き込み、消去の高速化が容易ではな
いという問題もある。
特開昭５７−１０５８８９号公報
上述の問題に鑑み、電力が供給されない状況でも記憶内容の保持が可能で、且つ書き込
み回数にも制限が無い、新たな構造の半導体装置が開発されている。当該半導体装置は、
オフ状態における電流値を著しく低減することが可能な、チャネル領域が酸化物半導体に
よって形成されるトランジスタを活用した半導体装置である。具体的には、当該半導体装
置においては、トランジスタのソース及びドレインの一方に電気的に接続されたノードに
おいて電荷を保持（情報を記憶）する。そして、トランジスタをオフ状態とすることで、
当該ノードに保持された電荷（記憶された情報）を長期にわたって保持することが可能な
半導体装置である。
ところで、シリコンによってチャネル領域が形成されるトランジスタのしきい値電圧（
Ｖｔｈ）は、以下に示す式によって表すことが可能である。なお、式中において、φＭＳ
はフラットバンド電圧であり、φＦは真性半導体とのフェルミレベル差であり、ＴＯＸは
ゲート絶縁膜の膜厚であり、εＯＸはゲート絶縁膜の誘電率であり、Ｑｂ０は空乏層中の
固定電荷であり、Ｑｓｓはゲート絶縁膜とシリコン界面中の不純物や欠陥に起因する電荷
である。
上式より、シリコンによってチャネル領域が形成されるトランジスタのしきい値電圧（
Ｖｔｈ）は、ゲート絶縁膜を薄膜化する（ＴＯＸの値を小さくする）ことで正の方向にシ
フトすることが分かる。ここで、作製工程時におけるゲート絶縁膜の膜厚のばらつきが膜
厚に依存する場合（膜厚のばらつきがＴＯＸ±αＴＯＸ（０＜α＜１）で表現できる場合
）、ゲート絶縁膜の薄膜化によりゲート絶縁膜の膜厚のばらつきを低減することができる
。つまり、この場合、ゲート絶縁膜の薄膜化によってしきい値電圧のばらつきを低減する
ことができる。なお、これはシリコンによってチャネル領域が形成されるトランジスタに
限定されず、他の半導体によってチャネル領域が形成されるトランジスタにも適用される
と考えられる。
ただし、ゲート絶縁膜を薄膜化することにより、ゲートリーク電流が増加するという問
題がある。特に、上述した半導体装置において、酸化物半導体によってチャネル領域が形
成されるトランジスタのソース及びドレインの一方と、ゲート絶縁膜が薄膜化されたトラ
ンジスタのゲートとが電気的に接続されたノードで電荷の保持（情報の記憶）を行う場合
、ゲートリーク電流によって電荷の保持（情報の記憶）が困難になるという問題がある。
そこで、本発明の一態様は、特定のトランジスタのゲートの電位に応じて記憶情報の判
別が行われる半導体装置において、当該トランジスタのしきい値電圧のばらつきの低減と
、長期間に渡る情報の保持とを両立することで情報の保持特性に優れる半導体装置を提供
することを目的とする。
上述した課題は、チャネル領域が酸化物半導体によって形成されるトランジスタのソー
ス又はドレインのみに電気的に接続されるノードにおいて電荷の保持（情報の記憶）を行
うことで解決することが可能である。なお、当該ノードにソース又はドレインが電気的に
接続されるトランジスタは、複数であってもよい。また、当該酸化物半導体は、シリコン
よりもバンドギャップが広く、真性キャリア密度がシリコンよりも低いことを特徴とする
。このような酸化物半導体によってトランジスタのチャネル領域が形成されることで、オ
フ電流（リーク電流）が極めて低いトランジスタを実現することができる。
加えて、当該酸化物半導体は、電子供与体（ドナー）となり得る水分または水素などの
不純物濃度が低減されたｉ型（真性半導体）又はｉ型に限りなく近い酸化物半導体（ｐｕ
ｒｉｆｉｅｄ ＯＳ）であることが好ましい。具体的には、当該酸化物半導体は、二次イ
オン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓ
ｃｏｐｙ）による水素濃度の測定値が、５×１０１９（ａｔｏｍｓ／ｃｍ３）以下、好ま
しくは５×１０１８（ａｔｏｍｓ／ｃｍ３）以下、より好ましくは５×１０１７（ａｔｏ
ｍｓ／ｃｍ３）以下である。また、ホール効果測定により測定できる当該酸化物半導体の
キャリア密度は、１×１０１４／ｃｍ３未満、好ましくは１×１０１２／ｃｍ３未満、さ
らに好ましくは１×１０１１／ｃｍ３未満である。また、酸化物半導体のバンドギャップ
は、２ｅＶ以上、好ましくは２．５ｅＶ以上、より好ましくは３ｅＶ以上である。
ここで、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ
Ｓｐｅｃｔｒｏｓｃｏｐｙ）で行う水素濃度の分析について触れておく。ＳＩＭＳ分析は
、その原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得る
ことが困難であることが知られている。そこで、膜中における水素濃度の厚さ方向の分布
をＳＩＭＳで分析する場合、対象となる膜が存在する範囲において、値に極端な変動が無
く、ほぼ一定の値が得られる領域における平均値を、水素濃度として採用する。また、測
定の対象となる膜の厚さが小さい場合、隣接する膜内の水素濃度の影響を受けて、ほぼ一
定の値が得られる領域を見いだせない場合がある。この場合、当該膜が存在する領域にお
ける、水素濃度の最大値または最小値を、当該膜中の水素濃度として採用する。さらに、
当該膜が存在する領域において、最大値を有する山型のピーク、最小値を有する谷型のピ
ークが存在しない場合、変曲点の値を水素濃度として採用する。
なお、用いる酸化物半導体としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚ
ｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導
体を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、そ
れらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてス
ズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を
有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有すること
が好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム
（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウ
ム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホ
ルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、
ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体として、四元系金属酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系
の材料、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、
Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｈ
ｆ−Ａｌ−Ｚｎ−Ｏ系の材料、三元系金属酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料、
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ
系の材料、Ａｌ−Ｇａ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｈｆ
−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｌａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系の材料、
Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｐｍ−Ｚｎ−Ｏ
系の材料、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｅｕ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｇｄ
−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｄｙ−Ｚｎ−Ｏ系の材料、
Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ
系の材料、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｌｕ−Ｚｎ−Ｏ系の材料や、二元系金
属酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｚｎ−Ｏ系の
材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料、Ｉｎ−Ｍｇ−Ｏ系の材料、Ｉ
ｎ−Ｇａ−Ｏ系の材料、及びＩｎ−Ｏ系の材料、Ｓｎ−Ｏ系の材料、Ｚｎ−Ｏ系の材料な
どを用いることができる。なお、本明細書においては、例えば、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ
−Ｏ系の材料とは、インジウム（Ｉｎ）、錫（Ｓｎ）、ガリウム（Ｇａ）、亜鉛（Ｚｎ）
を有する金属酸化物、という意味であり、その組成比は特に問わない。また、上記酸化物
半導体は、シリコンを含んでいてもよい。
また、酸化物半導体として、化学式ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数
でない）で表記される材料を用いてもよい。ここで、Ｍは、Ｇａ、Ｆｅ、Ａｌ、Ｍｎおよ
びＣｏから選ばれた一または複数の金属元素を指す。また、酸化物半導体として、Ｉｎ３
ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：
Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子数比のＩｎ−Ｇａ−Ｚｎ−
Ｏ系の材料やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚ
ｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／
３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／
８）の原子数比のＩｎ−Ｓｎ−Ｚｎ−Ｏ系の材料やその組成の近傍の酸化物を用いるとよ
い。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）
に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、
キャリア密度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間結合距離、密
度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の材料では比較的容易に高い移動度が得られる。しか
しながら、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の材料でも、バルク内欠陥密度を低減することにより
移動度を上げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ
＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋
Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、
（ａ―Ａ）２＋（ｂ―Ｂ）２＋（ｃ―Ｃ）２≦ｒ２
を満たすことを言い、ｒは、例えば、０．０５とすればよい。他の酸化物でも同様である
。
酸化物半導体は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結
晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファ
スでもよい。
アモルファス状態の酸化物半導体は、比較的容易に平坦な表面を得ることができるため
、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的
高い移動度を得ることができる。
また、結晶性を有する酸化物半導体では、よりバルク内欠陥を低減することができ、表
面の平坦性を高めればアモルファス状態の酸化物半導体以上の移動度を得ることができる
。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体を形成することが好まし
く、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下、より好
ましくは０．１ｎｍ以下の表面上に形成するとよい。
なお、Ｒａは、ＪＩＳ Ｂ０６０１で定義されている中心線平均粗さを面に対して適用
できるよう三次元に拡張したものであり、「基準面から指定面までの偏差の絶対値を平均
した値」と表現でき、以下の式にて定義される。
なお、上記において、Ｓ０は、測定面（座標（ｘ１，ｙ１）（ｘ１，ｙ２）（ｘ２，ｙ
１）（ｘ２，ｙ２）で表される４点によって囲まれる長方形の領域）の面積を指し、Ｚ０
は測定面の平均高さを指す。Ｒａは原子間力顕微鏡（ＡＦＭ：Ａｔｏｍｉｃ Ｆｏｒｃｅ
Ｍｉｃｒｏｓｃｏｐｅ）にて評価可能である。
また、酸化物半導体としてＩｎ−Ｚｎ−Ｏ系の材料を用いる場合、用いるターゲットの
組成比は、原子数比で、Ｉｎ：Ｚｎ＝５０：１〜１：２（モル数比に換算するとＩｎ２Ｏ
３：ＺｎＯ＝２５：１〜１：４）、好ましくはＩｎ：Ｚｎ＝２０：１〜１：１（モル数比
に換算するとＩｎ２Ｏ３：ＺｎＯ＝１０：１〜１：２）、さらに好ましくはＩｎ：Ｚｎ＝
１５：１〜１．５：１（モル数比に換算するとＩｎ２Ｏ３：ＺｎＯ＝１５：２〜３：４）
とする。例えば、Ｉｎ−Ｚｎ−Ｏ系の材料の形成に用いるターゲットは、原子数比がＩｎ
：Ｚｎ：Ｏ＝Ｘ：Ｙ：Ｚのとき、Ｚ＞１．５Ｘ＋Ｙとする。
また、酸化物半導体としてＩｎ−Ｓｎ−Ｚｎ−Ｏ系の材料を用いる場合（Ｉｎ−Ｓｎ−
Ｚｎ−Ｏ系の材料はＩＴＺＯと呼ぶことができる）、用いるターゲットの組成比は、原子
数比で、Ｉｎ：Ｓｎ：Ｚｎ＝１：２：２、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３、Ｉｎ：Ｓｎ：
Ｚｎ＝１：１：１、またはＩｎ：Ｓｎ：Ｚｎ＝２０：４５：３５などとなる酸化物ターゲ
ットを用いる。
本発明の一態様の半導体装置は、チャネル領域が酸化物半導体によって形成されるトラ
ンジスタのソース又はドレインのみに電気的に接続されるノードにおいて電荷の保持（情
報の記憶）を行うことが可能である。そのため、当該ノードにおいては、ゲートリーク電
流に起因した電荷の流出が存在しない。これにより、特定のトランジスタのゲートの電位
に応じて記憶情報の判別が行われる半導体装置において当該トランジスタのゲートリーク
電流に起因して情報が消失する場合であっても、当該ノードから当該トランジスタのゲー
トに電荷を補充することで情報を復元することが可能である。その結果、当該半導体装置
において、当該トランジスタのしきい値電圧のばらつきの低減と、長期間に渡る情報の保
持とを両立することができる。すなわち、情報の保持特性に優れる半導体装置を提供する
ことができる。
半導体装置の構成例を示す回路図（Ａ）、動作例を示す図（Ｂ）。 （Ａ）〜（Ｈ）トランジスタの作製方法の一例を示す図。 （Ａ）〜（Ｃ）トランジスタのオフ電流の測定方法を説明するための図。 （Ａ）、（Ｂ）トランジスタの特性を示す図。 トランジスタの特性を示す図。 トランジスタの特性を示す図。 トランジスタの特性を示す図。 トランジスタの特性を示す図。 半導体装置のレイアウトの具体例を示す上面図（Ａ）、断面図（Ｂ）。 半導体装置の変形例を示す回路図。 半導体装置の変形例を示す回路図（Ａ）、動作例を示す図（Ｂ）。 半導体装置のレイアウトの変形例を示す上面図（Ａ）、断面図（Ｂ）。 （Ａ）〜（Ｅ）酸化物材料の結晶構造を説明する図。 （Ａ）〜（Ｃ）酸化物材料の結晶構造を説明する図。 （Ａ）〜（Ｃ）酸化物材料の結晶構造を説明する図。 計算によって得られた移動度のゲート電圧依存性を説明する図である。 （Ａ）〜（Ｃ）計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 （Ａ）〜（Ｃ）計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 （Ａ）〜（Ｃ）計算によって得られたドレイン電流と移動度のゲート電圧依存性を説明する図。 （Ａ）、（Ｂ）計算に用いたトランジスタの断面構造を説明する図。 （Ａ）〜（Ｃ）トランジスタの特性を示す図。 （Ａ）、（Ｂ）トランジスタの特性を示す図。 （Ａ）、（Ｂ）トランジスタの特性を示す図。 トランジスタの特性を示す図。 （Ａ）、（Ｂ）トランジスタの特性を示す図。 酸化物材料のＸＲＤスペクトルを示す図。 トランジスタの特性を示す図。 半導体装置の断面図（Ｂ）および平面図（Ａ）。 半導体装置の断面図（Ｂ）および平面図（Ａ）。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明
は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態
および詳細を様々に変更し得ることは、当業者であれば容易に理解される。したがって、
本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
（実施の形態１）
まず、本発明の一態様の半導体装置について図１を参照して説明する。
＜半導体装置の構成例＞
図１（Ａ）は、情報の保持を行うことが可能な半導体装置の構成例を示す回路図である
。図１（Ａ）に示す半導体装置は、酸化物半導体（図１（Ａ）中、「ＯＳ」と付記する）
によってチャネル領域が形成されるトランジスタ１０、１１と、トランジスタ１２、１３
と、容量素子１４と、信号線２０、２１と、ビット線２２と、データ線２３と、ワード線
２４と、固定電位線２５を有する。なお、トランジスタ１２、１３としては、酸化物半導
体によってチャネル領域が形成されるトランジスタのみならずシリコンなどの他の半導体
によってチャネル領域が形成されるトランジスタを適用することも可能である。また、こ
こでは、トランジスタ１０〜１３は、ｎチャネル型のトランジスタであることとする。
具体的には、トランジスタ１０は、ゲートが信号線２１に電気的に接続され、ソース及
びドレインの一方がデータ線２３に電気的に接続される。トランジスタ１１は、ゲートが
信号線２０に電気的に接続され、ソース及びドレインの一方がトランジスタ１０のソース
及びドレインの他方に電気的に接続される。トランジスタ１２は、ゲートがワード線２４
に電気的に接続され、ソース及びドレインの一方がビット線２２に電気的に接続される。
トランジスタ１３は、ゲートがトランジスタ１１のソース及びドレインの他方に電気的に
接続され、ソース及びドレインの一方がトランジスタ１２のソース及びドレインの他方に
電気的に接続され、ソース及びドレインの他方が固定電位線２５に電気的に接続される。
容量素子１４は、一方の電極がトランジスタ１０のソース及びドレインの他方並びにトラ
ンジスタ１１のソース及びドレインの一方に電気的に接続され、他方の電極が固定電位線
２５に電気的に接続される。
なお、図１（Ａ）では、トランジスタ１０のソース及びドレインの他方、トランジスタ
１１のソース及びドレインの一方、並びに容量素子１４の一方の電極が電気的に接続する
ノードをノードａとし、トランジスタ１１のソース及びドレインの他方並びにトランジス
タ１３のゲートが電気的に接続するノードをノードｂとしている。
図１（Ａ）に示す半導体装置では、１ビットの情報を保持することが可能である。具体
的には、図１（Ａ）に示す半導体装置では、ノードｂの電位を所望の値に制御することで
トランジスタ１３の状態（オン状態又はオフ状態）を制御することが可能である。そのた
め、トランジスタ１３の状態を判別することで当該半導体装置が保持する情報を判別する
ことが可能である。なお、当該情報の判別は、トランジスタ１２がオン状態にある期間に
おいて、ビット線を介してトランジスタ１３のソース及びドレインの一方に電気的に接続
される抵抗素子を設け、該抵抗素子と、トランジスタ１３との抵抗分圧を利用するなどの
方法によって行うことが可能である。
図１（Ｂ）は、図１（Ａ）に示した半導体装置に対する情報の書き込み及び読み出しを
行う際の動作例を示す図である。具体的には、図１（Ｂ）は、当該動作における信号線２
０、２１、ビット線２２、データ線２３、ワード線２４、及び固定電位線２５、並びにノ
ードａ、ｂの電位を示す図である。なお、ここでは、固定電位線２５は、ロウレベルの電
位を供給する配線であることとする。
図１（Ｂ）に示す動作例においては、書き込み期間Ｔ１において、信号線２０、２１及
びデータ線２３にハイレベルの電位が供給される。これにより、トランジスタ１０、１１
がオン状態となり、ノードａ、ｂの電位がハイレベルの電位に上昇する。なお、書き込み
期間Ｔ１におけるワード線２４の電位は、ロウレベルの電位である。
保持期間Ｔ２において、信号線２０、２１にロウレベルの電位が供給される。これによ
り、トランジスタ１０、１１がオフ状態となる。このとき、ノードｂの電位は、トランジ
スタ１３のゲートリーク電流が生じることに起因して徐々に下降する。他方、当該保持期
間Ｔ２においても酸化物半導体によってチャネル領域が形成されるトランジスタ１０、１
１がオフ状態になることによって浮遊状態となるノードａの電位は、ほとんど下降しない
。なお、保持期間Ｔ２におけるワード線２４の電位は、ロウレベルの電位である。
リフレッシュ期間Ｔ３において、信号線２０にハイレベルの電位が供給される。これに
より、トランジスタ１１がオン状態となる。そのため、ノードａ及びノードｂが電気的に
接続され、両者の電位が等しくなる。具体的には、ノードａからノードｂに対して電荷の
補充が行われる。これにより、仮に、保持期間Ｔ２においてノードｂの電位がトランジス
タ１３をオン状態とするのに必要な電位未満まで下降したとしても、当該リフレッシュ期
間Ｔ３においてノードｂの電位をトランジスタ１３がオン状態となるのに必要な電位以上
とすることが可能である。なお、リフレッシュ期間Ｔ３における信号線２１及びワード線
２４の電位は、ロウレベルの電位である。
読み出し期間Ｔ４において、ワード線２４にハイレベルの電位が供給される。これによ
り、トランジスタ１２がオン状態となる。そのため、ビット線２２と、トランジスタ１３
のソース及びドレインの一方とが電気的に接続される。この時、上述したようにビット線
を介してトランジスタ１３のソース及びドレインの一方に電気的に接続される抵抗素子を
設け、該抵抗素子と、トランジスタ１３との抵抗分圧を利用するなどの方法によって当該
半導体装置において保持された情報の判別を行うことが可能である。なお、読み出し期間
Ｔ４における信号線２０、２１の電位は、ロウレベルの電位である。
以上のとおり、本発明の一態様に係る半導体装置においては、トランジスタ１３のゲー
トリーク電流に起因して情報が消失する場合であっても、ノードａからノードｂに電荷を
補充することで当該情報を復元することが可能である。
＜酸化物半導体によってチャネル領域が形成されるトランジスタのオフ電流＞
ここで、酸化物半導体によってチャネル領域が形成されるトランジスタのオフ電流（リ
ーク電流）を測定した結果について示す。
まず、上記測定に用いたトランジスタの作製方法について図２を参照して説明する。
始めに、ガラス基板５０上に膜厚１００ｎｍの窒化シリコン層及び膜厚１５０ｎｍの酸
化窒化シリコン層の積層からなる下地層５１をＣＶＤ法により形成した（図２（Ａ）参照
）。
次いで、下地層５１上に膜厚１００ｎｍのタングステン層をスパッタ法により形成した
。さらに、当該タングステン層をフォトリソグラフィ法を用いて選択的にエッチングする
ことでゲート層５２を形成した（図２（Ｂ）参照）。
次いで、下地層５１上及びゲート層５２上に膜厚１００ｎｍの酸化窒化シリコン層から
なるゲート絶縁膜５３をＣＶＤ法により形成した（図２（Ｃ）参照）。
次いで、ゲート絶縁膜５３上に膜厚２５ｎｍの酸化物半導体層をスパッタ法により形成
した。なお、当該酸化物半導体層の形成には、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１
：２［ｍｏｌ］の金属酸化物ターゲットを用いた。また、当該酸化物半導体層の形成は、
基板温度を２００℃、チャンバー内圧を０．６Ｐａ、直流電源を５ｋＷ、酸素及びアルゴ
ンの混合雰囲気（酸素流量５０ｓｃｃｍ、アルゴン流量５０ｓｃｃｍ）という条件におい
て行っている。さらに、当該酸化物半導体層をフォトリソグラフィ法を用いて選択的にエ
ッチングすることで酸化物半導体層５４を形成した（図２（Ｄ）参照）。
次いで、窒素及び酸素の混合雰囲気（窒素８０％、酸素２０％）下で４５０℃、１時間
の熱処理を行った。
次いで、フォトリソグラフィ法を用いてゲート絶縁膜５３を選択的にエッチングした（
図示しない）。なお、当該エッチング工程は、ゲート層５２と、後に形成される導電層と
のコンタクトホールを形成するための工程である。
次いで、ゲート絶縁膜５３及び酸化物半導体層５４上に膜厚１００ｎｍのチタン層、膜
厚２００ｎｍのアルミニウム層、及び膜厚１００ｎｍのチタン層の積層をスパッタ法によ
り形成した。さらに、当該積層をフォトリソグラフィ法を用いて選択的にエッチングする
ことでソース層５５ａ及びドレイン層５５ｂを形成した（図２（Ｅ）参照）。
次いで、窒素雰囲気下で３００℃、１時間の熱処理を行った。
次いで、ゲート絶縁膜５３、酸化物半導体層５４、ソース層５５ａ、及びドレイン層５
５ｂ上に膜厚３００ｎｍの酸化シリコン層からなる保護絶縁層５６を形成した。さらに、
保護絶縁層５６をフォトリソグラフィ法を用いて選択的にエッチングした（図２（Ｆ）参
照）。なお、当該エッチング工程は、ゲート層、ソース層、及びドレイン層と、後に形成
される導電層とのコンタクトホールを形成するための工程である。
次いで、保護絶縁層５６上に膜厚１．５μｍのアクリル層を塗布し、該アクリル層を選
択的に露光することによって平坦化絶縁層５７を形成した（図２（Ｇ）参照）。さらに、
窒素雰囲気下で２５０℃、１時間の熱処理を行うことで、アクリル層からなる平坦化絶縁
層５７を焼き固めた。
次いで、平坦化絶縁層５７上に膜厚２００ｎｍのチタン層をスパッタ法により形成した
。さらに、当該チタン層をフォトリソグラフィ法を用いて選択的にエッチングすることで
ゲート層５２に接続する導電層（図示しない）、ソース層５５ａに接続する導電層５８ａ
、及びドレイン層５５ｂに接続する導電層５８ｂを形成した（図２（Ｈ）参照）。
次いで、窒素雰囲気下で２５０℃、１時間の熱処理を行った。
以上の工程によって、上記測定に用いたトランジスタを作製した。
さらに、上記測定に用いた特性評価用回路によるオフ電流の値の算出方法について以下
に説明する。
特性評価用回路による電流測定について、図３を用いて説明する。図３は、特性評価用
回路を説明するための図である。
まず、特性評価用回路の回路構成について図３（Ａ）を用いて説明する。図３（Ａ）は
、特性評価用回路の回路構成を示す回路図である。
図３（Ａ）に示す特性評価用回路は、複数の測定系８０１を備える。複数の測定系８０
１は、互いに並列に接続される。ここでは、８個の測定系８０１が並列に接続される構成
とする。複数の測定系８０１を用いることにより、同時に複数の測定を行うことができる
。
測定系８０１は、トランジスタ８１１と、トランジスタ８１２と、容量素子８１３と、
トランジスタ８１４と、トランジスタ８１５と、を含む。
トランジスタ８１１、トランジスタ８１２、トランジスタ８１４、及びトランジスタ８
１５は、ｎチャネル型の電界効果トランジスタである。
トランジスタ８１１のソース及びドレインの一方には、電圧Ｖ１が入力され、トランジ
スタ８１１のゲートには、電圧Ｖｅｘｔ＿ａが入力される。トランジスタ８１１は、電荷
注入用のトランジスタである。
トランジスタ８１２のソース及びドレインの一方は、トランジスタ８１１のソース及び
ドレインの他方に接続され、トランジスタ８１２のソース及びドレインの他方には、電圧
Ｖ２が入力され、トランジスタ８１２のゲートには、電圧Ｖｅｘｔ＿ｂが入力される。ト
ランジスタ８１２は、リーク電流評価用のトランジスタである。なお、ここでのリーク電
流とは、トランジスタのオフ電流を含むリーク電流である。
容量素子８１３の一方の電極は、トランジスタ８１１のソース及びドレインの他方に接
続され、容量素子８１３の他方の電極には、電圧Ｖ２が入力される。なお、ここでは、電
圧Ｖ２は、０Ｖである。
トランジスタ８１４のソース及びドレインの一方には、電圧Ｖ３が入力され、トランジ
スタ８１４のゲートは、トランジスタ８１１のソース及びドレインの他方に接続される。
なお、トランジスタ８１４のゲートと、トランジスタ８１１のソース及びドレインの他方
、トランジスタ８１２のソース及びドレインの一方、並びに容量素子８１３の一方の電極
との接続箇所をノードＡともいう。なお、ここでは、電圧Ｖ３は、５Ｖである。
トランジスタ８１５のソース及びドレインの一方は、トランジスタ８１４のソース及び
ドレインの他方に接続され、トランジスタ８１５のソース及びドレインの他方には、電圧
Ｖ４が入力され、トランジスタ８１５のゲートには、電圧Ｖｅｘｔ＿ｃが入力される。な
お、ここでは、電圧Ｖｅｘｔ＿ｃは、０．５Ｖである。
さらに、測定系８０１は、トランジスタ８１４のソース及びドレインの他方と、トラン
ジスタ８１５のソース及びドレインの一方との接続箇所の電圧を出力電圧Ｖｏｕｔとして
出力する。
ここでは、トランジスタ８１１として、図２を用いて説明した作製方法によって形成さ
れる、チャネル長Ｌ＝１０μｍ、チャネル幅Ｗ＝１０μｍのトランジスタを用いる。
また、トランジスタ８１４及びトランジスタ８１５として、図２を用いて説明した作製
方法によって形成される、チャネル長Ｌ＝３μｍ、チャネル幅Ｗ＝１００μｍのトランジ
スタを用いる。
なお、少なくともトランジスタ８１２は、図３（Ｂ）に示すようにゲート層５２及びソ
ース層５５ａと、ゲート層５２及びドレイン層５５ｂとが重畳せず、幅１μｍのオフセッ
ト領域を有する。当該オフセット領域を設けることにより、寄生容量を低減することがで
きる。さらに、トランジスタ８１２としては、チャネル長Ｌ及びチャネル幅Ｗの異なる６
つのトランジスタのサンプル（ＳＭＰともいう）を用いる（表１参照）。
図３（Ａ）に示すように、電荷注入用のトランジスタと、リーク電流評価用のトランジ
スタとを別々に設けることにより、電荷注入の際に、リーク電流評価用のトランジスタを
常にオフ状態に保つことができる。
また、電荷注入用のトランジスタと、リーク電流評価用のトランジスタとを別々に設け
ることにより、それぞれのトランジスタを適切なサイズとすることができる。また、リー
ク電流評価用トランジスタのチャネル幅Ｗを、電荷注入用のトランジスタのチャネル幅Ｗ
よりも大きくすることにより、リーク電流評価用トランジスタのリーク電流以外の特性評
価回路のリーク電流成分を相対的に小さくすることができる。その結果、リーク電流評価
用トランジスタのリーク電流を高い精度で測定することができる。同時に、電荷注入の際
に、リーク電流評価用トランジスタを一度オン状態とする必要がないため、チャネル領域
の電荷の一部がノードＡに流れ込むことによるノードＡの電圧変動の影響もない。
次に、図３（Ａ）に示す特性評価回路のリーク電流測定方法について、図３（Ｃ）を用
いて説明する。図３（Ｃ）は、図３（Ａ）に示す特性評価回路を用いたリーク電流測定方
法を説明するためのタイミングチャートである。
図３（Ａ）に示す特性評価回路を用いたリーク電流測定方法は、書き込み期間及び保持
期間に分けられる。それぞれの期間における動作について、以下に説明する。
書き込み期間では、電圧Ｖｅｘｔ＿ｂとして、トランジスタ８１２がオフ状態となるよ
うな電圧ＶＬ（−３Ｖ）を入力する。また、電圧Ｖ１として、書き込み電圧Ｖｗを入力し
た後、電圧Ｖｅｘｔ＿ａとして、一定期間トランジスタ８１１がオン状態となるような電
圧ＶＨ（５Ｖ）を入力する。これによって、ノードＡに電荷が蓄積され、ノードＡの電圧
は、書き込み電圧Ｖｗと同等の値になる。その後、電圧Ｖｅｘｔ＿ａとして、トランジス
タ８１１がオフ状態となるような電圧ＶＬを入力する。その後、電圧Ｖ１として、電圧Ｖ
ＳＳ（０Ｖ）を入力する。
また、保持期間では、ノードＡが保持する電荷量の変化に起因して生じるノードＡの電
圧の変化量の測定を行う。電圧の変化量から、トランジスタ８１２のソースとドレインと
の間を流れる電流値を算出することができる。以上により、ノードＡの電荷の蓄積とノー
ドＡの電圧の変化量の測定とを行うことができる。
このとき、ノードＡの電荷の蓄積及びノードＡの電圧の変化量の測定（蓄積及び測定動
作ともいう）を繰り返し行う。まず、第１の蓄積及び測定動作を１５回繰り返し行う。第
１の蓄積及び測定動作では、書き込み期間に書き込み電圧Ｖｗとして５Ｖの電圧を入力し
、保持期間に１時間の保持を行う。次に、第２の蓄積及び測定動作を２回繰り返し行う。
第２の蓄積及び測定動作では、書き込み期間に書き込み電圧Ｖｗとして３．５Ｖの電圧を
入力し、保持期間に５０時間の保持を行う。次に、第３の蓄積及び測定動作を１回行う。
第３の蓄積及び測定動作では、書き込み期間に書き込み電圧Ｖｗとして４．５Ｖの電圧を
入力し、保持期間に１０時間の保持を行う。蓄積及び測定動作を繰り返し行うことにより
、測定した電流値が、定常状態における値であることを確認することができる。言い換え
ると、ノードＡを流れる電流ＩＡのうち、過渡電流（測定開始後から時間経過とともに減
少していく電流成分）を除くことができる。その結果、より高い精度でリーク電流を測定
することができる。
一般に、ノードＡの電圧ＶＡは、出力電圧Ｖｏｕｔの関数として式（１）のように表さ
れる。
また、ノードＡの電荷ＱＡは、ノードＡの電圧ＶＡ、ノードＡに接続される容量ＣＡ、
定数（ｃｏｎｓｔ）を用いて、式（２）のように表される。ここで、ノードＡに接続され
る容量ＣＡは、容量素子８１３の容量と容量素子８１３以外の容量成分の和である。
ノードＡの電流ＩＡは、ノードＡに流れ込む電荷（またはノードＡから流れ出る電荷）
の時間微分であるから、ノードＡの電流ＩＡは、式（３）のように表される。
なお、ここでは、Δｔを約５４０００ｓｅｃとする。このように、ノードＡに接続され
る容量ＣＡと、出力電圧Ｖｏｕｔから、リーク電流であるノードＡの電流ＩＡを求めるこ
とができるため、特性評価回路のリーク電流を求めることができる。
次に、上記特性評価回路を用いた測定方法による出力電圧の測定結果及び該測定結果よ
り算出した特性評価回路のリーク電流の値について、図４を用いて説明する。
図４（Ａ）に、ＳＭＰ４、ＳＭＰ５、及びＳＭＰ６におけるトランジスタの上記測定（
第１の蓄積及び測定動作）に係る経過時間Ｔｉｍｅと、出力電圧Ｖｏｕｔとの関係を示し
、図４（Ｂ）に、上記測定に係る経過時間Ｔｉｍｅと、該測定によって算出された電流Ｉ
Ａとの関係を示す。測定開始後から出力電圧Ｖｏｕｔが変動しており、定常状態に到るた
めには１０時間以上必要であることがわかる。
また、図５に、上記測定により得られた値から見積もられたＳＭＰ１乃至ＳＭＰ６にお
けるノードＡの電圧とリーク電流の関係を示す。図５では、例えばＳＭＰ４において、ノ
ードＡの電圧が３．０Ｖの場合、リーク電流は２８ｙＡ／μｍである。リーク電流にはト
ランジスタ８１２のオフ電流も含まれるため、トランジスタ８１２のオフ電流も２８ｙＡ
／μｍ以下とみなすことができる。
また、図６乃至図８に、８５℃、１２５℃、及び１５０℃における上記測定により見積
もられたＳＭＰ１乃至ＳＭＰ６におけるノードＡの電圧とリーク電流の関係を示す。図６
乃至図８に示すように、１５０℃の場合であっても、リーク電流は、１００ｚＡ／μｍ以
下であることがわかる。
以上のように、酸化物半導体によってチャネル領域が形成されるトランジスタを用いた
特性評価用回路において、リーク電流が十分に低いため、該トランジスタのオフ電流が十
分に小さいことがわかる。また、該トランジスタのオフ電流は、温度が上昇した場合であ
っても十分に低いことがわかる。
＜レイアウトの具体例＞
次いで、図１（Ａ）に示した半導体装置のレイアウトの具体例について図９を参照して
説明する。
図９（Ａ）は、図１（Ａ）に示した半導体装置のレイアウトの具体例を示す上面図であ
り、図９（Ｂ）は、図９（Ａ）のＡ−Ｂ線及びＣ−Ｄ線における断面図を示す図である。
図９（Ａ）、（Ｂ）に示す半導体装置は、絶縁層６０１を介して基板６０３上に設けら
れた単結晶シリコンによってチャネル領域が形成されるトランジスタ１２、１３と、トラ
ンジスタ１２、１３を覆う絶縁層６２７上に設けられた酸化物半導体によってチャネル領
域が形成されるトランジスタ１０、１１と、容量素子１４とを有する。
具体的には、トランジスタ１０は、絶縁層６２７上に設けられる導電層６２８ｅ、６２
８ｆと、絶縁層６２７、導電層６２８ｆの一端、及び導電層６２８ｅの一端上に設けられ
る酸化物半導体層６３０ｂと、導電層６２８ｅ、６２８ｆ及び酸化物半導体層６３０ｂ上
に設けられる絶縁層６２９と、絶縁層６２９を介して酸化物半導体層６３０ｂ上に設けら
れる導電層６３１ｂとを含む。なお、トランジスタ１０において、導電層６３１ｂは、ゲ
ートとして機能し、絶縁層６２９は、ゲート絶縁膜として機能し、導電層６２８ｅ、６２
８ｆのそれぞれは、ソース又はドレインとして機能する。
同様に、トランジスタ１１は、絶縁層６２７上に設けられる導電層６２８ｄ、６２８ｅ
と、絶縁層６２７、導電層６２８ｄの一端、及び導電層６２８ｅの他端上に設けられる酸
化物半導体層６３０ａと、導電層６２８ｄ、６２８ｅ及び酸化物半導体層６３０ａ上に設
けられる絶縁層６２９と、絶縁層６２９を介して酸化物半導体層６３０ａ上に設けられる
導電層６３１ａとを含む。なお、トランジスタ１１において、導電層６３１ａは、ゲート
として機能し、絶縁層６２９は、ゲート絶縁膜として機能し、導電層６２８ｄ、６２８ｅ
のそれぞれは、ソース又はドレインとして機能する。
また、トランジスタ１２は、絶縁層６０１上に設けられる単結晶シリコン層を母体とす
る一対の高濃度不純物領域６１８ａ、６１８ｂ、一対の低濃度不純物領域６１９ａ、６１
９ｂ、及びチャネル領域６２０ａと、一対の低濃度不純物領域６１９ａ、６１９ｂ及びチ
ャネル領域６２０ａ上に設けられる絶縁層６１３ａと、絶縁層６１３ａを介してチャネル
領域６２０ａ上に設けられる導電層６１４ａと、絶縁層６１３ａを介して一対の低濃度不
純物領域６１９ａ、６１９ｂ上に設けられるサイドウォール６１７ａ、６１７ｂと、一対
の高濃度不純物領域６１８ａ、６１８ｂに電気的に接続された一対の導電層６２８ａ、６
２８ｂとを含む。なお、トランジスタ１２において、導電層６１４ａは、ゲートとして機
能し、絶縁層６１３ａは、ゲート絶縁膜として機能し、導電層６２８ａ、６２８ｂのそれ
ぞれは、ソース又はドレインとして機能する。
同様に、トランジスタ１３は、絶縁層６０１上に設けられる単結晶シリコン層を母体と
する一対の高濃度不純物領域６１８ｃ、６１８ｄ、一対の低濃度不純物領域６１９ｃ、６
１９ｄ、及びチャネル領域６２０ｂと、一対の低濃度不純物領域６１９ｃ、６１９ｄ及び
チャネル領域６２０ｂ上に設けられる絶縁層６１３ｂと、絶縁層６１３ｂを介してチャネ
ル領域６２０ｂ上に設けられる導電層６１４ｂと、絶縁層６１３ｂを介して一対の低濃度
不純物領域６１９ｃ、６１９ｄ上に設けられるサイドウォール６１７ｃ、６１７ｄと、一
対の高濃度不純物領域６１８ｃ、６１８ｄに電気的に接続された一対の導電層６２８ｂ、
６２８ｃとを含む。なお、トランジスタ１３において、導電層６１４ｂは、ゲートとして
機能し、絶縁層６１３ｂは、ゲート絶縁膜として機能し、導電層６２８ｂ、６２８ｃのそ
れぞれは、ソース又はドレインとして機能する。
また、容量素子１４は、単結晶シリコンを母体とする高濃度不純物領域６１８ｅと、高
濃度不純物領域６１８ｅ上に設けられた絶縁層６２６及び絶縁層６２７と、絶縁層６２７
上に設けられた導電層６２８ｅとを含む。なお、容量素子１４において、導電層６２８ｅ
は、一方の電極として機能し、絶縁層６２６及び絶縁層６２７は、誘電体として機能し、
高濃度不純物領域６１８ｅは、他方の電極として機能する。
なお、図１（Ａ）に示した半導体装置を設計する場合、容量素子１４の一方の電極が電
気的に接続するノードａの電位の下降が、少なくともトランジスタ１３のゲートが電気的
に接続するノードｂの電位の下降よりも抑制される必要がある。その点を考慮し、図９に
示す容量素子１４においては、トランジスタ１２、１３のゲート絶縁膜として機能する絶
縁層６２６に加えて絶縁層６２７を誘電体として利用している。すなわち、容量素子１４
の誘電体としてトランジスタ１３のゲート絶縁膜に加えて他の絶縁層を適用することで、
容量素子１４の一対の電極間に生じるリーク電流に起因したノードａの電位の下降を、ト
ランジスタ１３におけるゲートリーク電流に起因したノードｂの電位の下降よりも抑制す
ることが可能である。
なお、導電層６２８ｆは、絶縁層６２９及び絶縁層６３２に設けられたコンタクトホー
ルにおいてデータ線２３として機能する導電層２３０に接続されている。また、導電層６
３１ｂは、絶縁層６３２に設けられたコンタクトホールにおいて信号線２１として機能す
る導電層２１０に接続されている。また、導電層６３１ａは、絶縁層６３２に設けられた
コンタクトホールにおいて信号線２０として機能する導電層２００に接続されている。ま
た、高濃度不純物領域６１８ｅは、絶縁層６２６及び絶縁層６２７に設けられたコンタク
トホールにおいて固定電位線２５として機能する導電層２５０に接続されている。
また、導電層６２８ａは、ビット線２２として機能する導電層２２０の一部である。ま
た、導電層６１４ａは、ワード線２４として機能する導電層２４０の一部である。また、
導電層６２８ｃは、固定電位線２５として機能する導電層２５０の一部である。
また、基板６０３上に単結晶シリコン層を形成する方法としては、スマートカット（登
録商標）に代表されるＵＮＩＢＯＮＤ（登録商標）、ＥＬＴＲＡＮ（Ｅｐｉｔａｘｉａｌ
Ｌａｙｅｒ Ｔｒａｎｓｆｅｒ）（登録商標）、誘電体分離法、ＰＡＣＥ（Ｐｌａｓｍ
ａ Ａｓｓｉｓｔｅｄ Ｃｈｅｍｉｃａｌ Ｅｔｃｈｉｎｇ）法などを用いることができ
る。
＜変形例＞
上述した半導体装置は、本発明の一態様であり、当該半導体装置と異なる点を有する半
導体装置も本発明には含まれる。
例えば、当該半導体装置として、図１０に示す構成を有する半導体装置を適用すること
が可能である。端的に述べると、図１０に示す半導体装置は、図１（Ａ）に示す半導体装
置においてトランジスタ１２とトランジスタ１３を置換した半導体装置である。具体的に
述べると、図１０に示す半導体装置においては、トランジスタ１３のソース及びドレイン
の一方がビット線２２に電気的に接続される点、トランジスタ１２のソース及びドレイン
の一方がトランジスタ１３のソース及びドレインの他方に電気的に接続される点、並びに
トランジスタ１２のソース及びドレインの他方が固定電位線２５に電気的に接続される点
が図１（Ａ）に示す半導体装置と異なる。
なお、図１０に示す半導体装置は、図１（Ｂ）に示す動作例と同じ動作を行うことが可
能である。
また、当該半導体装置として、図１１（Ａ）に示す構成を有する半導体装置を適用する
ことも可能である。端的に述べると、図１１（Ａ）に示す半導体装置は、図１（Ａ）に示
す半導体装置においてトランジスタ１２を削除した半導体装置である。具体的に述べると
、図１１（Ａ）に示す半導体装置においては、トランジスタ１３のソース及びドレインの
一方がビット線２２に電気的に接続される点並びに容量素子１４の他方の電極がワード線
２４に電気的に接続される点が図１（Ａ）に示す半導体装置と異なる。図１１（Ａ）に示
す半導体装置は、トランジスタ数を低減することができるため好ましい。
ただし、図１１（Ａ）に示す半導体装置は、図１（Ａ）及び図１０に示した半導体装置
とは、動作が異なる。図１１（Ｂ）は、図１１（Ａ）に示す半導体装置の動作例を示す図
である。図１１（Ｂ）に示す動作例は、読み出し期間Ｔ４における動作が図１（Ｂ）に示
す動作例と異なる。具体的には、読み出し期間Ｔ４において信号線２０の電位がハイレベ
ルの電位を維持する。これにより、容量素子１４を介した容量結合により、ノードａ及び
ノードｂの電位がさらに上昇することになる。このとき、トランジスタ１３がオン状態と
なり、当該半導体装置において保持された情報の判別を行うことが可能である。
ここで、図１１（Ａ）に示す半導体装置は、図１１（Ｂ）に示す動作例における読み出
し期間Ｔ４においてのみトランジスタ１３がオン状態となるように設計する必要がある。
換言すると、図１１（Ｂ）に示す動作例における書き込み期間Ｔ１において、ノードｂの
電位はハイレベルの電位に上昇するが、当該電位でもトランジスタ１３がオフ状態を維持
する必要がある。加えて、書き込み期間Ｔ１においてノードｂの電位がロウレベルの電位
のままであっても読み出し期間Ｔ４において容量素子１４を介した容量結合によりノード
ｂの電位は上昇するが、当該電位でもトランジスタ１３がオフ状態を維持する必要がある
。すなわち、トランジスタ１３のしきい値電圧は、データ線２３に供給される電位の最大
値と固定電位線２５の電位との電位差、及び、ワード線２４に供給される電位の最大値と
最小値との電位差のそれぞれよりも高く、且つ、当該２つの電位差の和よりも低くなる必
要がある。
また、図９（Ａ）、（Ｂ）においては、単結晶シリコンによってチャネル領域が形成さ
れるトランジスタ及び酸化物半導体によってチャネル領域が形成されるトランジスタの双
方を用いて半導体装置を構成するレイアウトの具体例について示したが、当該半導体装置
は、酸化物半導体によってチャネル領域が形成されるトランジスタのみによって構成する
ことも可能である。そのような半導体装置のレイアウトの具体例について図１２（Ａ）、
（Ｂ）を参照して説明する。
図１２（Ａ）は、図１（Ａ）に示した半導体装置のレイアウトの具体例を示す上面図で
あり、図１２（Ｂ）は、図１２（Ａ）のＥ−Ｆ線及びＧ−Ｈ線における断面図を示す図で
ある。
図１２（Ａ）、（Ｂ）に示す半導体装置は、基板７０３上に設けられた酸化物半導体に
よってチャネル領域が形成されるトランジスタ１０〜１３と、容量素子１４とを有する。
具体的には、トランジスタ１０は、基板７０３上に設けられる導電層７２８ａ、７２８
ｂと、基板７０３、導電層７２８ａの一端、及び導電層７２８ｂの一端上に設けられる酸
化物半導体層７３０ａと、導電層７２８ａ、７２８ｂ及び酸化物半導体層７３０ａ上に設
けられる絶縁層７２９と、絶縁層７２９を介して酸化物半導体層７３０ａ上に設けられる
導電層７３１ａとを含む。なお、トランジスタ１０において、導電層７３１ａは、ゲート
として機能し、絶縁層７２９は、ゲート絶縁膜として機能し、導電層７２８ａ、７２８ｂ
のそれぞれは、ソース又はドレインとして機能する。
また、トランジスタ１１は、基板７０３上に設けられる導電層７２８ｂ、７２８ｃと、
基板７０３、導電層７２８ｂの他端、及び導電層７２８ｃの一端上に設けられる酸化物半
導体層７３０ｂと、導電層７２８ｂ、７２８ｃ及び酸化物半導体層７３０ｂ上に設けられ
る絶縁層７２９と、絶縁層７２９を介して酸化物半導体層７３０ｂ上に設けられる導電層
７３１ｂとを含む。なお、トランジスタ１１において、導電層７３１ｂは、ゲートとして
機能し、絶縁層７２９は、ゲート絶縁膜として機能し、導電層７２８ｂ、７２８ｃのそれ
ぞれは、ソース又はドレインとして機能する。
また、トランジスタ１２は、基板７０３上に設けられる導電層７２８ｄ、７２８ｅと、
基板７０３、導電層７２８ｄの一端、及び導電層７２８ｅの一端上に設けられる酸化物半
導体層７３０ｃと、導電層７２８ｄ、７２８ｅ及び酸化物半導体層７３０ｃ上に設けられ
る絶縁層７２９と、絶縁層７２９を介して酸化物半導体層７３０ｃ上に設けられる導電層
７３１ｃとを含む。なお、トランジスタ１２において、導電層７３１ｃは、ゲートとして
機能し、絶縁層７２９は、ゲート絶縁膜として機能し、導電層７２８ｄ、７２８ｅのそれ
ぞれは、ソース又はドレインとして機能する。
また、トランジスタ１３は、基板７０３上に設けられる導電層７２８ｅ、７２８ｆと、
基板７０３、導電層７２８ｅの他端、及び導電層７２８ｆの一端上に設けられる酸化物半
導体層７３０ｄと、導電層７２８ｅ、７２８ｆ及び酸化物半導体層７３０ｄ上に設けられ
る絶縁層７２９と、絶縁層７２９を介して酸化物半導体層７３０ｄ上に設けられる導電層
７３１ｄとを含む。なお、トランジスタ１３において、導電層７３１ｄは、ゲートとして
機能し、絶縁層７２９は、ゲート絶縁膜として機能し、導電層７２８ｅ、７２８ｆのそれ
ぞれは、ソース又はドレインとして機能する。
また、容量素子１４は、導電層７２８ｂと、導電層７２８ｂ上に設けられた絶縁層７２
９及び絶縁層７３２と、絶縁層７３２上に設けられた固定電位線２５として機能する導電
層２５１の一部とを含む。なお、容量素子１４において、導電層７２８ｂは、一方の電極
として機能し、絶縁層７２９及び絶縁層７３２は、誘電体として機能し、導電層２５１の
一部は、他方の電極として機能する。
なお、図１（Ａ）に示した半導体装置を設計する場合、容量素子１４の一方の電極が電
気的に接続するノードａの電位の下降が、少なくともトランジスタ１３のゲートが電気的
に接続するノードｂの電位の下降よりも抑制される必要がある。その点を考慮し、図１２
に示す容量素子１４においては、トランジスタ１０〜１３のゲート絶縁膜として機能する
絶縁層７２９に加えて絶縁層７３２を誘電体として利用している。すなわち、容量素子１
４の誘電体としてトランジスタ１３のゲート絶縁膜に加えて他の絶縁層を適用することで
、容量素子１４の一対の電極間に生じるリーク電流に起因したノードａの電位の下降を、
トランジスタ１３におけるゲートリーク電流に起因したノードｂの電位の下降よりも抑制
することが可能である。
なお、導電層７２８ａは、絶縁層７２９及び絶縁層７３２に設けられたコンタクトホー
ルにおいてデータ線２３として機能する導電層２３１に接続されている。また、導電層７
３１ａは、絶縁層７３２に設けられたコンタクトホールにおいて信号線２１として機能す
る導電層２１１に接続されている。また、導電層７３１ｂは、絶縁層７３２に設けられた
コンタクトホールにおいて信号線２０として機能する導電層２０１に接続されている。ま
た、導電層７２８ｃは、絶縁層７２９に設けられたコンタクトホールにおいて導電層７３
１ｄに接続されている。また、導電層７２８ｄは、絶縁層７２９及び絶縁層７３２に設け
られたコンタクトホールにおいてビット線２２として機能する導電層２２１に接続されて
いる。また、導電層７２８ｆは、絶縁層７２９及び絶縁層７３２に設けられたコンタクト
ホールにおいて固定電位線２５として機能する導電層２５１に接続されている。
図１２に示すように、酸化物半導体によってチャネル領域が形成されるトランジスタに
よって半導体装置を構成することで、作製工程の低減によるコストの低減及び歩留まりの
向上が図れる。
（実施の形態２）
本実施の形態では、ｃ軸配向し、かつａｂ面、表面または界面の方向から見て三角形状
または六角形状の原子配列を有し、ｃ軸においては金属原子が層状または金属原子と酸素
原子とが層状に配列しており、ａｂ面においてはａ軸またはｂ軸の向きが異なる（ｃ軸を
中心に回転した）ｃ軸配向を有した結晶（ＣＡＡＣ：Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃ
ｒｙｓｔａｌともいう。）を含む酸化物について説明する。
ＣＡＡＣを含む酸化物とは、広義に、非単結晶であって、そのａｂ面に垂直な方向から
見て、三角形、六角形、正三角形または正六角形の原子配列を有し、かつｃ軸方向に垂直
な方向から見て、金属原子が層状、または金属原子と酸素原子が層状に配列した相を含む
酸化物をいう。
ＣＡＡＣは単結晶ではないが、非晶質のみから形成されているものでもない。また、Ｃ
ＡＡＣは結晶化した部分（結晶部分）を含むが、１つの結晶部分と他の結晶部分の境界を
明確に判別できないこともある。
ＣＡＡＣに酸素が含まれる場合、酸素の一部は窒素で置換されてもよい。また、ＣＡＡ
Ｃを構成する個々の結晶部分のｃ軸は一定の方向（例えば、ＣＡＡＣを支持する基板面、
ＣＡＡＣの表面などに垂直な方向）に揃っていてもよい。または、ＣＡＡＣを構成する個
々の結晶部分のａｂ面の法線は一定の方向（例えば、ＣＡＡＣを支持する基板面、ＣＡＡ
Ｃの表面などに垂直な方向）を向いていてもよい。
ＣＡＡＣは、その組成などに応じて、導体であったり、半導体であったり、絶縁体であ
ったりする。また、その組成などに応じて、可視光に対して透明であったり不透明であっ
たりする。
このようなＣＡＡＣの例として、膜状に形成され、膜表面または支持する基板面に垂直
な方向から観察すると三角形または六角形の原子配列が認められ、かつその膜断面を観察
すると金属原子または金属原子および酸素原子（または窒素原子）の層状配列が認められ
る結晶を挙げることもできる。
ＣＡＡＣに含まれる結晶構造の一例について図１３乃至図１５を用いて詳細に説明する
。なお、特に断りがない限り、図１３乃至図１５は上方向をｃ軸方向とし、ｃ軸方向と直
交する面をａｂ面とする。なお、単に上半分、下半分という場合、ａｂ面を境にした場合
の上半分、下半分をいう。
図１３（Ａ）に、１個の６配位のＩｎと、Ｉｎに近接の６個の４配位の酸素原子（以下
４配位のＯ）と、を有する構造を示す。ここでは、金属原子が１個に対して、近接の酸素
原子のみ示した構造を小グループと呼ぶ。図１３（Ａ）の構造は、八面体構造をとるが、
簡単のため平面構造で示している。なお、図１３（Ａ）の上半分および下半分にはそれぞ
れ３個ずつ４配位のＯがある。図１３（Ａ）に示す小グループは電荷が０である。
図１３（Ｂ）に、１個の５配位のＧａと、Ｇａに近接の３個の３配位の酸素原子（以下
３配位のＯ）と、Ｇａに近接の２個の４配位のＯと、を有する構造を示す。３配位のＯは
、いずれもａｂ面に存在する。図１３（Ｂ）の上半分および下半分にはそれぞれ１個ずつ
４配位のＯがある。また、Ｉｎも５配位をとるため、図１３（Ｂ）に示す構造をとりうる
。図１３（Ｂ）に示す小グループは電荷が０である。
図１３（Ｃ）に、１個の４配位のＺｎと、Ｚｎに近接の４個の４配位のＯと、を有する
構造を示す。図１３（Ｃ）の上半分には１個の４配位のＯがあり、下半分には３個の４配
位のＯがある。または、図１３（Ｃ）の上半分に３個の４配位のＯがあり、下半分に１個
の４配位のＯがあってもよい。図１３（Ｃ）に示す小グループは電荷が０である。
図１３（Ｄ）に、１個の６配位のＳｎと、Ｓｎに近接の６個の４配位のＯと、を有する
構造を示す。図１３（Ｄ）の上半分には３個の４配位のＯがあり、下半分には３個の４配
位のＯがある。図１３（Ｄ）に示す小グループは電荷が＋１となる。
図１３（Ｅ）に、２個のＺｎを含む小グループを示す。図１３（Ｅ）の上半分には１個
の４配位のＯがあり、下半分には１個の４配位のＯがある。図１３（Ｅ）に示す小グルー
プは電荷が−１となる。
ここでは、複数の小グループの集合体を中グループと呼び、複数の中グループの集合体
を大グループ（ユニットセルともいう。）と呼ぶ。
ここで、これらの小グループ同士が結合する規則について説明する。図１３（Ａ）に示
す６配位のＩｎの上半分の３個のＯは下方向にそれぞれ３個の近接Ｉｎを有し、下半分の
３個のＯは上方向にそれぞれ３個の近接Ｉｎを有する。５配位のＧａの上半分の１個のＯ
は下方向に１個の近接Ｇａを有し、下半分の１個のＯは上方向に１個の近接Ｇａを有する
。４配位のＺｎの上半分の１個のＯは下方向に１個の近接Ｚｎを有し、下半分の３個のＯ
は上方向にそれぞれ３個の近接Ｚｎを有する。この様に、金属原子の上方向の４配位のＯ
の数と、そのＯの下方向にある近接金属原子の数は等しく、同様に金属原子の下方向の４
配位のＯの数と、そのＯの上方向にある近接金属原子の数は等しい。Ｏは４配位なので、
下方向にある近接金属原子の数と、上方向にある近接金属原子の数の和は４になる。従っ
て、金属原子の上方向にある４配位のＯの数と、別の金属原子の下方向にある４配位のＯ
の数との和が４個のとき、金属原子を有する二種の小グループ同士は結合することができ
る。例えば、６配位の金属原子（ＩｎまたはＳｎ）が下半分の４配位のＯを介して結合す
る場合、４配位のＯが３個であるため、５配位の金属原子（ＧａまたはＩｎ）または４配
位の金属原子（Ｚｎ）のいずれかと結合することになる。
これらの配位数を有する金属原子は、ｃ軸方向において、４配位のＯを介して結合する
。また、このほかにも、層構造の合計の電荷が０となるように複数の小グループが結合し
て中グループを構成する。
図１４（Ａ）に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループのモデル図を
示す。図１４（Ｂ）に、３つの中グループで構成される大グループを示す。なお、図１４
（Ｃ）は、図１４（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示す。
図１４（Ａ）においては、簡単のため、３配位のＯは省略し、４配位のＯは個数のみ示
し、例えば、Ｓｎの上半分および下半分にはそれぞれ３個ずつ４配位のＯがあることを丸
枠の３として示している。同様に、図１４（Ａ）において、Ｉｎの上半分および下半分に
はそれぞれ１個ずつ４配位のＯがあり、丸枠の１として示している。また、同様に、図１
４（Ａ）において、下半分には１個の４配位のＯがあり、上半分には３個の４配位のＯが
あるＺｎと、上半分には１個の４配位のＯがあり、下半分には３個の４配位のＯがあるＺ
ｎとを示している。
図１４（Ａ）において、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上
から順に４配位のＯが３個ずつ上半分および下半分にあるＳｎが、４配位のＯが１個ずつ
上半分および下半分にあるＩｎと結合し、そのＩｎが、上半分に３個の４配位のＯがある
Ｚｎと結合し、そのＺｎの下半分の１個の４配位のＯを介して４配位のＯが３個ずつ上半
分および下半分にあるＩｎと結合し、そのＩｎが、上半分に１個の４配位のＯがあるＺｎ
２個からなる小グループと結合し、この小グループの下半分の１個の４配位のＯを介して
４配位のＯが３個ずつ上半分および下半分にあるＳｎと結合している構成である。この中
グループが複数結合して大グループを構成する。
ここで、３配位のＯおよび４配位のＯの場合、結合１本当たりの電荷はそれぞれ−０．
６６７、−０．５と考えることができる。例えば、Ｉｎ（６配位または５配位）、Ｚｎ（
４配位）、Ｓｎ（５配位または６配位）の電荷は、それぞれ＋３、＋２、＋４である。従
って、Ｓｎを含む小グループは電荷が＋１となる。そのため、Ｓｎを含む層構造を形成す
るためには、電荷＋１を打ち消す電荷−１が必要となる。電荷−１をとる構造として、図
１３（Ｅ）に示すように、２個のＺｎを含む小グループが挙げられる。例えば、Ｓｎを含
む小グループが１個に対し、２個のＺｎを含む小グループが１個あれば、電荷が打ち消さ
れるため、層構造の合計の電荷を０とすることができる。
具体的には、図１４（Ｂ）に示した大グループが繰り返されることで、Ｉｎ−Ｓｎ−Ｚ
ｎ−Ｏ系の結晶（Ｉｎ２ＳｎＺｎ３Ｏ８）を得ることができる。なお、得られるＩｎ−Ｓ
ｎ−Ｚｎ−Ｏ系の層構造は、Ｉｎ２ＳｎＺｎ２Ｏ７（ＺｎＯ）ｍ（ｍは０または自然数。
）とする組成式で表すことができる。
また、このほかにも、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料
や、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ−Ｏ系の材料（ＩＧＺＯとも表記する。
）、Ｉｎ−Ａｌ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｇａ−Ｚｎ−Ｏ系の材料、Ａｌ−Ｇａ−Ｚｎ
−Ｏ系の材料、Ｓｎ−Ａｌ−Ｚｎ−Ｏ系の材料や、Ｉｎ−Ｈｆ−Ｚｎ−Ｏ系の材料、Ｉｎ
−Ｌａ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｃｅ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｐｒ−Ｚｎ−Ｏ系の
材料、Ｉｎ−Ｎｄ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｓｍ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｅｕ−Ｚ
ｎ−Ｏ系の材料、Ｉｎ−Ｇｄ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｔｂ−Ｚｎ−Ｏ系の材料、Ｉｎ
−Ｄｙ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｈｏ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｅｒ−Ｚｎ−Ｏ系の
材料、Ｉｎ−Ｔｍ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｙｂ−Ｚｎ−Ｏ系の材料、Ｉｎ−Ｌｕ−Ｚ
ｎ−Ｏ系の材料や、二元系金属の酸化物であるＩｎ−Ｚｎ−Ｏ系の材料、Ｓｎ−Ｚｎ−Ｏ
系の材料、Ａｌ−Ｚｎ−Ｏ系の材料、Ｚｎ−Ｍｇ−Ｏ系の材料、Ｓｎ−Ｍｇ−Ｏ系の材料
、Ｉｎ−Ｍｇ−Ｏ系の材料や、Ｉｎ−Ｇａ−Ｏ系の材料などを用いた場合も同様である。
例えば、図１５（Ａ）に、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループのモ
デル図を示す。
図１５（Ａ）において、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、上
から順に４配位のＯが３個ずつ上半分および下半分にあるＩｎが、４配位のＯが１個上半
分にあるＺｎと結合し、そのＺｎの下半分の３個の４配位のＯを介して、４配位のＯが１
個ずつ上半分および下半分にあるＧａと結合し、そのＧａの下半分の１個の４配位のＯを
介して、４配位のＯが３個ずつ上半分および下半分にあるＩｎと結合している構成である
。この中グループが複数結合して大グループを構成する。
図１５（Ｂ）に３つの中グループで構成される大グループを示す。なお、図１５（Ｃ）
は、図１５（Ｂ）の層構造をｃ軸方向から観察した場合の原子配列を示している。
ここで、Ｉｎ（６配位または５配位）、Ｚｎ（４配位）、Ｇａ（５配位）の電荷は、そ
れぞれ＋３、＋２、＋３であるため、Ｉｎ、ＺｎおよびＧａのいずれかを含む小グループ
は、電荷が０となる。そのため、これらの小グループの組み合わせであれば中グループの
合計の電荷は常に０となる。
また、Ｉｎ−Ｇａ−Ｚｎ−Ｏ系の層構造を構成する中グループは、図１５（Ａ）に示し
た中グループに限定されず、Ｉｎ、Ｇａ、Ｚｎの配列が異なる中グループを組み合わせた
大グループも取りうる。
（実施の形態３）
本実施の形態では、トランジスタの電界効果移動度に関して説明する。
酸化物半導体に限らず、実際に測定される絶縁ゲート型トランジスタの電界効果移動度
は、さまざまな理由によって本来の移動度よりも低くなる。移動度を低下させる要因とし
ては半導体内部の欠陥や半導体と絶縁膜との界面の欠陥があるが、Ｌｅｖｉｎｓｏｎモデ
ルを用いると、半導体内部に欠陥がないと仮定した場合の電界効果移動度を理論的に導き
出せる。
半導体本来の移動度をμ０、測定される電界効果移動度をμとし、半導体中に何らかの
ポテンシャル障壁（粒界等）が存在すると仮定すると、
と表現できる。ここで、Ｅはポテンシャル障壁の高さであり、ｋがボルツマン定数、Ｔは
絶対温度である。また、ポテンシャル障壁が欠陥に由来すると仮定すると、Ｌｅｖｉｎｓ
ｏｎモデルでは、
と表される。ここで、ｅは電気素量、Ｎはチャネル内の単位面積当たりの平均欠陥密度、
εは半導体の誘電率、ｎは単位面積当たりのチャネルに含まれるキャリア数、Ｃｏｘは単
位面積当たりの容量、Ｖｇはゲート電圧、ｔはチャネルの厚さである。なお、厚さ３０ｎ
ｍ以下の半導体層であれば、チャネルの厚さは半導体層の厚さと同一として差し支えない
。
線形領域におけるドレイン電流Ｉｄは、
である。ここで、Ｌはチャネル長、Ｗはチャネル幅であり、ここでは、Ｌ＝Ｗ＝１０μｍ
である。また、Ｖｄはドレイン電圧である。
上式の両辺をＶｇで割り、更に両辺の対数を取ると、
となる。式（Ａ５）の右辺はＶｇの関数である。この式からわかるように、縦軸をｌｎ（
Ｉｄ／Ｖｇ）、横軸を１／Ｖｇとして実測値をプロットして得られるグラフの直線の傾き
から欠陥密度Ｎが求められる。すなわち、トランジスタのＩｄ―Ｖｇ特性から、欠陥密度
を評価できる。酸化物半導体としては、インジウム（Ｉｎ）、スズ（Ｓｎ）、亜鉛（Ｚｎ
）の比率が、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１のものでは欠陥密度Ｎは１×１０１２／ｃｍ
２程度である。
このようにして求めた欠陥密度等をもとに式（Ａ２）および式（Ａ３）よりμ０＝１２
０ｃｍ２／Ｖｓが導出される。欠陥のあるＩｎ−Ｓｎ−Ｚｎ酸化物で測定される移動度は
４０ｃｍ２／Ｖｓ程度である。しかし、半導体内部および半導体と絶縁膜との界面の欠陥
が無い酸化物半導体の移動度μ０は１２０ｃｍ２／Ｖｓとなると予想できる。
ただし、半導体内部に欠陥がなくても、チャネルとゲート絶縁膜との界面での散乱によ
ってトランジスタの輸送特性は影響を受ける。すなわち、ゲート絶縁膜界面からｘだけ離
れた場所における移動度μ１は、
で表される。ここで、Ｄはゲート方向の電界、Ｂ、ｌは定数である。Ｂおよびｌは、実際
の測定結果より求めることができ、上記の測定結果からは、Ｂ＝４．７５×１０７ｃｍ／
ｓ、ｌ＝１０ｎｍ（界面散乱が及ぶ深さ）である。Ｄが増加する（すなわち、ゲート電圧
が高くなる）と式（Ａ６）の第２項が増加するため、移動度μ１は低下することがわかる
。
半導体内部の欠陥が無い理想的な酸化物半導体をチャネルに用いたトランジスタの移動
度μ２を計算した結果を図１６に示す。なお、計算にはシノプシス社製デバイスシミュレ
ーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用し、酸化物半導体のバンドギ
ャップ、電子親和力、比誘電率、厚さをそれぞれ、２．８電子ボルト、４．７電子ボルト
、１５、１５ｎｍとした。これらの値は、スパッタリング法により形成された薄膜を測定
して得られたものである。
さらに、ゲート、ソース、ドレインの仕事関数をそれぞれ、５．５電子ボルト、４．６
電子ボルト、４．６電子ボルトとした。また、ゲート絶縁膜の厚さは１００ｎｍ、比誘電
率は４．１とした。チャネル長およびチャネル幅はともに１０μｍ、ドレイン電圧Ｖｄは
０．１Ｖである。
図１６で示されるように、ゲート電圧１Ｖ強で移動度１００ｃｍ２／Ｖｓ以上のピーク
をつけるが、ゲート電圧がさらに高くなると、界面散乱が大きくなり、移動度が低下する
。なお、界面散乱を低減するためには、半導体層表面を原子レベルで平坦にすること（Ａ
ｔｏｍｉｃ Ｌａｙｅｒ Ｆｌａｔｎｅｓｓ）が望ましい。
このような移動度を有する酸化物半導体を用いて微細なトランジスタを作製した場合の
特性を計算した結果を図１７乃至図１９に示す。なお、計算に用いたトランジスタの断面
構造を図２０に示す。図２０に示すトランジスタは酸化物半導体層にｎ＋の導電型を呈す
る半導体領域１１０３ａおよび半導体領域１１０３ｃを有する。半導体領域１１０３ａお
よび半導体領域１１０３ｃの抵抗率は２×１０−３Ωｃｍとする。
図２０（Ａ）に示すトランジスタは、下地絶縁層１１０１と、下地絶縁層１１０１に埋
め込まれるように形成された酸化アルミニウムよりなる埋め込み絶縁物１１０２の上に形
成される。トランジスタは半導体領域１１０３ａ、半導体領域１１０３ｃと、それらに挟
まれ、チャネル形成領域となる真性の半導体領域１１０３ｂと、ゲート電極１１０５を有
する。ゲート電極１１０５の幅を３３ｎｍとする。
ゲート電極１１０５と半導体領域１１０３ｂの間には、ゲート絶縁膜１１０４を有し、
また、ゲート電極１１０５の両側面には側壁絶縁層１１０６ａおよび側壁絶縁層１１０６
ｂ、ゲート電極１１０５の上部には、ゲート電極１１０５と他の配線との短絡を防止する
ための絶縁層１１０７を有する。側壁絶縁層の幅は５ｎｍとする。また、半導体領域１１
０３ａおよび半導体領域１１０３ｃに接して、ソース１１０８ａおよびドレイン１１０８
ｂを有する。なお、このトランジスタにおけるチャネル幅を４０ｎｍとする。
図２０（Ｂ）に示すトランジスタは、下地絶縁層１１０１と、酸化アルミニウムよりな
る埋め込み絶縁物１１０２の上に形成され、半導体領域１１０３ａ、半導体領域１１０３
ｃと、それらに挟まれた真性の半導体領域１１０３ｂと、幅３３ｎｍのゲート電極１１０
５とゲート絶縁膜１１０４と側壁絶縁層１１０６ａおよび側壁絶縁層１１０６ｂと絶縁層
１１０７とソース１１０８ａおよびドレイン１１０８ｂを有する点で図２０（Ａ）に示す
トランジスタと同じである。
図２０（Ａ）に示すトランジスタと図２０（Ｂ）に示すトランジスタの相違点は、側壁
絶縁層１１０６ａおよび側壁絶縁層１１０６ｂの下の半導体領域の導電型である。図２０
（Ａ）に示すトランジスタでは、側壁絶縁層１１０６ａおよび側壁絶縁層１１０６ｂの下
の半導体領域はｎ＋の導電型を呈する半導体領域１１０３ａおよび半導体領域１１０３ｃ
であるが、図２０（Ｂ）に示すトランジスタでは、真性の半導体領域１１０３ｂである。
すなわち、図２０（Ｂ）に示す半導体層において、半導体領域１１０３ａ（半導体領域１
１０３ｃ）とゲート電極１１０５がＬｏｆｆだけ重ならない領域ができている。この領域
をオフセット領域といい、その幅Ｌｏｆｆをオフセット長という。図から明らかなように
、オフセット長は、側壁絶縁層１１０６ａ（側壁絶縁層１１０６ｂ）の幅と同じである。
その他の計算に使用するパラメータは上述の通りである。計算にはシノプシス社製デバ
イスシミュレーションソフト、Ｓｅｎｔａｕｒｕｓ Ｄｅｖｉｃｅを使用した。図１７は
、図２０（Ａ）に示される構造のトランジスタのドレイン電流（Ｉｄ、実線）および移動
度（μ、点線）のゲート電圧（Ｖｇ、ゲートとソースの電位差）依存性を示す。ドレイン
電流Ｉｄは、ドレイン電圧（ドレインとソースの電位差）を＋１Ｖとし、移動度μはドレ
イン電圧を＋０．１Ｖとして計算したものである。
図１７（Ａ）はゲート絶縁膜の厚さを１５ｎｍとしたものであり、図１７（Ｂ）は１０
ｎｍとしたものであり、図１７（Ｃ）は５ｎｍとしたものである。ゲート絶縁膜が薄くな
るほど、特にオフ状態でのドレイン電流Ｉｄ（オフ電流）が顕著に低下する。一方、移動
度μのピーク値やオン状態でのドレイン電流Ｉｄ（オン電流）には目立った変化が無い。
ゲート電圧１Ｖ前後で、ドレイン電流はメモリ素子等で必要とされる１０μＡを超えるこ
とが示された。
図１８は、図２０（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆｆを５
ｎｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電圧Ｖｇ依
存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン電圧
を＋０．１Ｖとして計算したものである。図１８（Ａ）はゲート絶縁膜の厚さを１５ｎｍ
としたものであり、図１８（Ｂ）は１０ｎｍとしたものであり、図１８（Ｃ）は５ｎｍと
したものである。
また、図１９は、図２０（Ｂ）に示される構造のトランジスタで、オフセット長Ｌｏｆ
ｆを１５ｎｍとしたもののドレイン電流Ｉｄ（実線）および移動度μ（点線）のゲート電
圧依存性を示す。ドレイン電流Ｉｄは、ドレイン電圧を＋１Ｖとし、移動度μはドレイン
電圧を＋０．１Ｖとして計算したものである。図１９（Ａ）はゲート絶縁膜の厚さを１５
ｎｍとしたものであり、図１９（Ｂ）は１０ｎｍとしたものであり、図１９（Ｃ）は５ｎ
ｍとしたものである。
いずれもゲート絶縁膜が薄くなるほど、オフ電流が顕著に低下する一方、移動度μのピ
ーク値やオン電流には目立った変化が無い。
なお、移動度μのピークは、図１７では８０ｃｍ２／Ｖｓ程度であるが、図１８では６
０ｃｍ２／Ｖｓ程度、図１９では４０ｃｍ２／Ｖｓ程度と、オフセット長Ｌｏｆｆが増加
するほど低下する。また、オフ電流も同様な傾向がある。一方、オン電流もオフセット長
Ｌｏｆｆの増加にともなって減少するが、オフ電流の低下に比べるとはるかに緩やかであ
る。また、いずれもゲート電圧１Ｖ前後で、ドレイン電流はメモリ素子等で必要とされる
１０μＡを超えることが示された。
（実施の形態４）
本実施の形態では、酸化物半導体としてＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体
を用いたトランジスタについて説明する。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とするトランジスタ
は、該酸化物半導体を形成する際に基板を加熱して成膜すること、或いは酸化物半導体膜
を形成した後に熱処理を行うことで良好な特性を得ることができる。なお、主成分とは組
成比で５ａｔｏｍｉｃ％以上含まれる元素をいう。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜の成膜後に基板を意図的に加熱するこ
とで、トランジスタの電界効果移動度を向上させることが可能となる。また、トランジス
タのしきい値電圧をプラスシフトさせ、ノーマリ・オフ化させることが可能となる。
例えば、図２１（Ａ）乃至図２１（Ｃ）は、Ｉｎ、Ｓｎ、Ｚｎを主成分とし、チャネル
長Ｌが３μｍ、チャネル幅Ｗが１０μｍである酸化物半導体膜と、厚さ１００ｎｍのゲー
ト絶縁膜を用いたトランジスタの特性である。なお、Ｖｄは１０Ｖとした。
図２１（Ａ）は基板を意図的に加熱せずにスパッタリング法でＩｎ、Ｓｎ、Ｚｎを主成
分とする酸化物半導体膜を形成したときのトランジスタ特性である。このとき電界効果移
動度は１８．８ｃｍ２／Ｖｓｅｃが得られている。一方、基板を意図的に加熱してＩｎ、
Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成すると電界効果移動度を向上させること
が可能となる。図２１（Ｂ）は基板を２００℃に加熱してＩｎ、Ｓｎ、Ｚｎを主成分とす
る酸化物半導体膜を形成したときのトランジスタ特性を示すが、電界効果移動度は３２．
２ｃｍ２／Ｖｓｅｃが得られている。
電界効果移動度は、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体膜を形成した後に熱
処理をすることによって、さらに高めることができる。図２１（Ｃ）は、Ｉｎ、Ｓｎ、Ｚ
ｎを主成分とする酸化物半導体膜を２００℃でスパッタリング成膜した後、６５０℃で熱
処理をしたときのトランジスタ特性を示す。このとき電界効果移動度は３４．５ｃｍ２／
Ｖｓｅｃが得られている。
基板を意図的に加熱することでスパッタリング成膜中の水分が酸化物半導体膜中に取り
込まれるのを低減する効果が期待できる。また、成膜後に熱処理をすることによっても、
酸化物半導体膜から水素や水酸基若しくは水分を放出させ除去することができ、上記のよ
うに電界効果移動度を向上させることができる。このような電界効果移動度の向上は、脱
水化・脱水素化による不純物の除去のみならず、高密度化により原子間距離が短くなるた
めとも推定される。また、酸化物半導体から不純物を除去して高純度化することで結晶化
を図ることができる。このように高純度化された非単結晶酸化物半導体は、理想的には１
００ｃｍ２／Ｖｓｅｃを超える電界効果移動度を実現することも可能になると推定される
。
Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体に酸素イオンを注入し、熱処理により該
酸化物半導体に含まれる水素や水酸基若しくは水分を放出させ、その熱処理と同時に又は
その後の熱処理により酸化物半導体を結晶化させても良い。このような結晶化若しくは再
結晶化の処理により結晶性の良い非単結晶酸化物半導体を得ることができる。
基板を意図的に加熱して成膜すること及び／又は成膜後に熱処理することの効果は、電
界効果移動度の向上のみならず、トランジスタのノーマリ・オフ化を図ることにも寄与し
ている。基板を意図的に加熱しないで形成されたＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物
半導体膜をチャネル形成領域としたトランジスタは、しきい値電圧がマイナスシフトして
しまう傾向がある。しかし、基板を意図的に加熱して形成された酸化物半導体膜を用いた
場合、このしきい値電圧のマイナスシフト化は解消される。つまり、しきい値電圧はトラ
ンジスタがノーマリ・オフとなる方向に動き、このような傾向は図２１（Ａ）と図２１（
Ｂ）の対比からも確認することができる。
なお、しきい値電圧はＩｎ、Ｓｎ及びＺｎの比率を変えることによっても制御すること
が可能であり、組成比としてＩｎ：Ｓｎ：Ｚｎ＝２：１：３とすることでトランジスタの
ノーマリ・オフ化を期待することができる。また、ターゲットの組成比をＩｎ：Ｓｎ：Ｚ
ｎ＝２：１：３とすることで結晶性の高い酸化物半導体膜を得ることができる。
意図的な基板加熱温度若しくは熱処理温度は、１５０℃以上、好ましくは２００℃以上
、より好ましくは４００℃以上であり、より高温で成膜し或いは熱処理することでトラン
ジスタのノーマリ・オフ化を図ることが可能となる。
また、意図的に基板を加熱した成膜及び／又は成膜後に熱処理をすることで、ゲートバ
イアス・ストレスに対する安定性を高めることができる。例えば、２ＭＶ／ｃｍ、１５０
℃、１時間印加の条件において、ドリフトがそれぞれ±１．５Ｖ未満、好ましくは１．０
Ｖ未満を得ることができる。
実際に、酸化物半導体膜成膜後に加熱処理を行っていない試料１と、６５０℃の加熱処
理を行った試料２のトランジスタに対してＢＴ試験を行った。
まず基板温度を２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇ−Ｉｄ特性の測
定を行った。なお、Ｖｄｓはドレイン電圧（ドレインとソースの電位差）を示す。次に、
基板温度を１５０℃とし、Ｖｄｓを０．１Ｖとした。次に、ゲート絶縁膜に印加される電
界強度が２ＭＶ／ｃｍとなるようにＶｇに２０Ｖを印加し、そのまま１時間保持した。次
に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタ
のＶｇ−Ｉｄ測定を行った。これをプラスＢＴ試験と呼ぶ。
同様に、まず基板温度を２５℃とし、Ｖｄｓを１０Ｖとし、トランジスタのＶｇ−Ｉｄ
特性の測定を行った。次に、基板温度を１５０℃とし、Ｖｄｓを０．１Ｖとした。次に、
ゲート絶縁膜に印加される電界強度が−２ＭＶ／ｃｍとなるようにＶｇに−２０Ｖを印加
し、そのまま１時間保持した。次に、Ｖｇを０Ｖとした。次に、基板温度２５℃とし、Ｖ
ｄｓを１０Ｖとし、トランジスタのＶｇ−Ｉｄ測定を行った。これをマイナスＢＴ試験と
呼ぶ。
試料１のプラスＢＴ試験の結果を図２２（Ａ）に、マイナスＢＴ試験の結果を図２２（
Ｂ）に示す。また、試料２のプラスＢＴ試験の結果を図２３（Ａ）に、マイナスＢＴ試験
の結果を図２３（Ｂ）に示す。
試料１のプラスＢＴ試験およびマイナスＢＴ試験によるしきい値電圧の変動は、それぞ
れ１．８０Ｖおよび−０．４２Ｖであった。また、試料２のプラスＢＴ試験およびマイナ
スＢＴ試験によるしきい値電圧の変動は、それぞれ０．７９Ｖおよび０．７６Ｖであった
。
試料１および試料２のいずれも、ＢＴ試験前後におけるしきい値電圧の変動が小さく、信
頼性が高いことがわかる。
熱処理は酸素雰囲気中で行うことができるが、まず窒素若しくは不活性ガス、または減
圧下で熱処理を行ってから酸素を含む雰囲気中で熱処理を行っても良い。最初に脱水化・
脱水素化を行ってから酸素を酸化物半導体に加えることで、熱処理の効果をより高めるこ
とができる。また、後から酸素を加えるには、酸素イオンを電界で加速して酸化物半導体
膜に注入する方法を適用しても良い。
酸化物半導体中及び該酸化物半導体と接する膜との界面には、酸素欠損による欠陥が生
成されやすいが、かかる熱処理により酸化物半導体中に酸素を過剰に含ませることにより
、定常的に生成される酸素欠損を過剰な酸素によって補償することが可能となる。過剰酸
素は主に格子間に存在する酸素であり、その酸素濃度は１×１０１６／ｃｍ３以上２×１
０２０／ｃｍ３以下とすれば、結晶に歪み等を与えることなく酸化物半導体中に含ませる
ことができる。
また、熱処理によって酸化物半導体に結晶が少なくとも一部に含まれるようにすること
で、より安定な酸化物半導体膜を得ることができる。例えば、組成比Ｉｎ：Ｓｎ：Ｚｎ＝
１：１：１のターゲットを用いて、基板を意図的に加熱せずにスパッタリング成膜した酸
化物半導体膜は、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）でハローパ
タンが観測される。この成膜された酸化物半導体膜を熱処理することによって結晶化させ
ることができる。熱処理温度は任意であるが、例えば６５０℃の熱処理を行うことで、Ｘ
線回折により明確な回折ピークを観測することができる。
実際に、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜のＸＲＤ分析を行った。ＸＲＤ分析には、Ｂｒｕｋｅ
ｒ ＡＸＳ社製Ｘ線回折装置Ｄ８ ＡＤＶＡＮＣＥを用い、Ｏｕｔ−ｏｆ−Ｐｌａｎｅ法
で測定した。
ＸＲＤ分析を行った試料として、試料Ａおよび試料Ｂを用意した。以下に試料Ａおよび
試料Ｂの作製方法を説明する。
脱水素化処理済みの石英基板上にＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を１００ｎｍの厚さで成膜し
た。
Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜は、スパッタリング装置を用い、酸素雰囲気で電力を１００Ｗ
（ＤＣ）として成膜した。ターゲットは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１［原子数比］の
Ｉｎ−Ｓｎ−Ｚｎ−Ｏターゲットを用いた。なお、成膜時の基板加熱温度は２００℃とし
た。このようにして作製した試料を試料Ａとした。
次に、試料Ａと同様の方法で作製した試料に対し加熱処理を６５０℃の温度で行った。
加熱処理は、はじめに窒素雰囲気で１時間の加熱処理を行い、温度を下げずに酸素雰囲気
でさらに１時間の加熱処理を行っている。このようにして作製した試料を試料Ｂとした。
図２６に試料Ａおよび試料ＢのＸＲＤスペクトルを示す。試料Ａでは、結晶由来のピー
クが観測されなかったが、試料Ｂでは、２θが３５ｄｅｇ近傍および３７ｄｅｇ〜３８ｄ
ｅｇに結晶由来のピークが観測された。
このように、Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は成膜時に基板を意図的に
加熱すること及び／又は成膜後に熱処理することによりトランジスタの特性を向上させる
ことができる。
この基板加熱や熱処理は、酸化物半導体にとって悪性の不純物である水素や水酸基を膜
中に含ませないようにすること、或いは膜中から除去する作用がある。すなわち、酸化物
半導体中でドナー不純物となる水素を除去することで高純度化を図ることができ、それに
よってトランジスタのノーマリ・オフ化を図ることができ、酸化物半導体が高純度化され
ることによりオフ電流を１ａＡ／μｍ以下にすることができる。ここで、上記オフ電流値
の単位は、チャネル幅１μｍあたりの電流値を示す。
図２７に、トランジスタのオフ電流と測定時の基板温度（絶対温度）の逆数との関係を
示す。ここでは、簡単のため測定時の基板温度の逆数に１０００を掛けた数値（１０００
／Ｔ）を横軸としている。
具体的には、図２７に示すように、基板温度が１２５℃の場合には１ａＡ／μｍ（１×
１０−１８Ａ／μｍ）以下、８５℃の場合には１００ｚＡ／μｍ（１×１０−１９Ａ／μ
ｍ）以下、室温（２７℃）の場合には１ｚＡ／μｍ（１×１０−２１Ａ／μｍ）以下にす
ることができる。好ましくは、１２５℃において０．１ａＡ／μｍ（１×１０−１９Ａ／
μｍ）以下に、８５℃において１０ｚＡ／μｍ（１×１０−２０Ａ／μｍ）以下に、室温
において０．１ｚＡ／μｍ（１×１０−２２Ａ／μｍ）以下にすることができる。
もっとも、酸化物半導体膜の成膜時に水素や水分が膜中に混入しないように、成膜室外
部からのリークや成膜室内の内壁からの脱ガスを十分抑え、スパッタガスの高純度化を図
ることが好ましい。例えば、スパッタガスは水分が膜中に含まれないように露点−７０℃
以下であるガスを用いることが好ましい。また、ターゲットそのものに水素や水分などの
不純物が含まれていていないように、高純度化されたターゲットを用いることが好ましい
。Ｉｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体は熱処理によって膜中の水分を除去する
ことができるが、Ｉｎ、Ｇａ、Ｚｎを主成分とする酸化物半導体と比べて水分の放出温度
が高いため、好ましくは最初から水分の含まれない膜を形成しておくことが好ましい。
また、酸化物半導体膜成膜後に６５０℃の加熱処理を行った試料Ｂを用いたトランジス
タにおいて、基板温度と電気的特性の関係について評価した。
測定に用いたトランジスタは、チャネル長Ｌが３μｍ、チャネル幅Ｗが１０μｍ、Ｌｏ
ｖが０μｍ、ｄＷが０μｍである。なお、Ｖｄｓは１０Ｖとした。なお、基板温度は−４
０℃、−２５℃、２５℃、７５℃、１２５℃および１５０℃で行った。ここで、トランジ
スタにおいて、ゲート電極と一対の電極との重畳する幅をＬｏｖと呼び、酸化物半導体膜
に対する一対の電極のはみ出しをｄＷと呼ぶ。
図２４に、Ｉｄ（実線）および電界効果移動度（点線）のＶｇ依存性を示す。また、図
２５（Ａ）に基板温度としきい値電圧の関係を、図２５（Ｂ）に基板温度と電界効果移動
度の関係を示す。
図２５（Ａ）より、基板温度が高いほどしきい値電圧は低くなることがわかる。なお、
その範囲は−４０℃〜１５０℃で１．０９Ｖ〜−０．２３Ｖであった。
また、図２５（Ｂ）より、基板温度が高いほど電界効果移動度が低くなることがわかる
。なお、その範囲は−４０℃〜１５０℃で３６ｃｍ２／Ｖｓ〜３２ｃｍ２／Ｖｓであった
。従って、上述の温度範囲において電気的特性の変動が小さいことがわかる。
上記のようなＩｎ、Ｓｎ、Ｚｎを主成分とする酸化物半導体をチャネル形成領域とする
トランジスタによれば、オフ電流を１ａＡ／μｍ以下に保ちつつ、電界効果移動度を３０
ｃｍ２／Ｖｓｅｃ以上、好ましくは４０ｃｍ２／Ｖｓｅｃ以上、より好ましくは６０ｃｍ
２／Ｖｓｅｃ以上とし、ＬＳＩで要求されるオン電流の値を満たすことができる。例えば
、Ｌ／Ｗ＝３３ｎｍ／４０ｎｍのＦＥＴで、ゲート電圧２．７Ｖ、ドレイン電圧１．０Ｖ
のとき１２μＡ以上のオン電流を流すことができる。またトランジスタの動作に求められ
る温度範囲においても、十分な電気的特性を確保することができる。このような特性であ
れば、Ｓｉ半導体で作られる集積回路の中に酸化物半導体で形成されるトランジスタを混
載しても、動作速度を犠牲にすることなく新たな機能を有する集積回路を実現することが
できる。
本実施例では、Ｉｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトランジスタの一例
について、図２８を用いて説明する。
図２８は、コプラナー型であるトップゲート・トップコンタクト構造のトランジスタの
上面図および断面図である。図２８（Ａ）にトランジスタの上面図を示す。また、図２８
（Ｂ）に図２８（Ａ）の一点鎖線Ａ−Ｂに対応する断面Ａ−Ｂを示す。
図２８（Ｂ）に示すトランジスタは、基板１２００と、基板１２００上に設けられた下
地絶縁膜１２０２と、下地絶縁膜１２０２の周辺に設けられた保護絶縁膜１２０４と、下
地絶縁膜１２０２および保護絶縁膜１２０４上に設けられた高抵抗領域１２０６ａおよび
低抵抗領域１２０６ｂを有する酸化物半導体膜１２０６と、酸化物半導体膜１２０６上に
設けられたゲート絶縁膜１２０８と、ゲート絶縁膜１２０８を介して酸化物半導体膜１２
０６と重畳して設けられたゲート電極１２１０と、ゲート電極１２１０の側面と接して設
けられた側壁絶縁膜１２１２と、少なくとも低抵抗領域１２０６ｂと接して設けられた一
対の電極１２１４と、少なくとも酸化物半導体膜１２０６、ゲート電極１２１０および一
対の電極１２１４を覆って設けられた層間絶縁膜１２１６と、層間絶縁膜１２１６に設け
られた開口部を介して少なくとも一対の電極１２１４の一方と接続して設けられた配線１
２１８と、を有する。
なお、図示しないが、層間絶縁膜１２１６および配線１２１８を覆って設けられた保護
膜を有していても構わない。該保護膜を設けることで、層間絶縁膜１２１６の表面伝導に
起因して生じる微小リーク電流を低減することができ、トランジスタのオフ電流を低減す
ることができる。
本実施例では、上記とは異なるＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を酸化物半導体膜に用いたトラ
ンジスタの他の一例について示す。
図２９は、本実施例で作製したトランジスタの構造を示す上面図および断面図である。
図２９（Ａ）はトランジスタの上面図である。また、図２９（Ｂ）は図２９（Ａ）の一点
鎖線Ａ−Ｂに対応する断面図である。
図２９（Ｂ）に示すトランジスタは、基板１６００と、基板１６００上に設けられた下
地絶縁膜１６０２と、下地絶縁膜１６０２上に設けられた酸化物半導体膜１６０６と、酸
化物半導体膜１６０６と接する一対の電極１６１４と、酸化物半導体膜１６０６および一
対の電極１６１４上に設けられたゲート絶縁膜１６０８と、ゲート絶縁膜１６０８を介し
て酸化物半導体膜１６０６と重畳して設けられたゲート電極１６１０と、ゲート絶縁膜１
６０８およびゲート電極１６１０を覆って設けられた層間絶縁膜１６１６と、層間絶縁膜
１６１６に設けられた開口部を介して一対の電極１６１４と接続する配線１６１８と、層
間絶縁膜１６１６および配線１６１８を覆って設けられた保護膜１６２０と、を有する。
基板１６００としてはガラス基板を、下地絶縁膜１６０２としては酸化シリコン膜を、
酸化物半導体膜１６０６としてはＩｎ−Ｓｎ−Ｚｎ−Ｏ膜を、一対の電極１６１４として
はタングステン膜を、ゲート絶縁膜１６０８としては酸化シリコン膜を、ゲート電極１６
１０としては窒化タンタル膜とタングステン膜との積層構造を、層間絶縁膜１６１６とし
ては酸化窒化シリコン膜とポリイミド膜との積層構造を、配線１６１８としてはチタン膜
、アルミニウム膜、チタン膜がこの順で形成された積層構造を、保護膜１６２０としては
ポリイミド膜を、それぞれ用いた。
なお、図２９（Ａ）に示す構造のトランジスタにおいて、ゲート電極１６１０と一対の
電極１６１４との重畳する幅をＬｏｖと呼ぶ。同様に、酸化物半導体膜１６０６に対する
一対の電極１６１４のはみ出しをｄＷと呼ぶ。
１０ トランジスタ
１１ トランジスタ
１２ トランジスタ
１３ トランジスタ
１４ 容量素子
２０ 信号線
２１ 信号線
２２ ビット線
２３ データ線
２４ ワード線
２５ 固定電位線
５０ 基板
５１ 下地層
５２ ゲート層
５３ ゲート絶縁膜
５４ 酸化物半導体層
５５ａ ソース層
５５ｂ ドレイン層
５６ 保護絶縁層
５７ 平坦化絶縁層
５８ａ 導電層
５８ｂ 導電層
２００ 導電層
２０１ 導電層
２１０ 導電層
２１１ 導電層
２２０ 導電層
２２１ 導電層
２３０ 導電層
２３１ 導電層
２４０ 導電層
２４１ 導電層
２５０ 導電層
２５１ 導電層
６０１ 絶縁層
６０３ 基板
６１３ａ 絶縁層
６１３ｂ 絶縁層
６１４ａ 導電層
６１４ｂ 導電層
６１７ａ サイドウォール
６１７ｂ サイドウォール
６１７ｃ サイドウォール
６１７ｄ サイドウォール
６１８ａ 高濃度不純物領域
６１８ｂ 高濃度不純物領域
６１８ｃ 高濃度不純物領域
６１８ｄ 高濃度不純物領域
６１８ｅ 高濃度不純物領域
６１９ａ 低濃度不純物領域
６１９ｂ 低濃度不純物領域
６１９ｃ 低濃度不純物領域
６１９ｄ 低濃度不純物領域
６２０ａ チャネル領域
６２０ｂ チャネル領域
６２６ 絶縁層
６２７ 絶縁層
６２８ａ 導電層
６２８ｂ 導電層
６２８ｃ 導電層
６２８ｄ 導電層
６２８ｅ 導電層
６２８ｆ 導電層
６２９ 絶縁層
６３０ａ 酸化物半導体層
６３０ｂ 酸化物半導体層
６３１ａ 導電層
６３１ｂ 導電層
６３２ 絶縁層
７０３ 基板
７２８ａ 導電層
７２８ｂ 導電層
７２８ｃ 導電層
７２８ｄ 導電層
７２８ｅ 導電層
７２８ｆ 導電層
７２９ 絶縁層
７３０ａ 酸化物半導体層
７３０ｂ 酸化物半導体層
７３０ｃ 酸化物半導体層
７３０ｄ 酸化物半導体層
７３１ａ 導電層
７３１ｂ 導電層
７３１ｃ 導電層
７３１ｄ 導電層
７３２ 絶縁層
８０１ 測定系
８１１ トランジスタ
８１２ トランジスタ
８１３ 容量素子
８１４ トランジスタ
８１５ トランジスタ
１１０１ 下地絶縁層
１１０２ 埋め込み絶縁物
１１０３ａ 半導体領域
１１０３ｂ 半導体領域
１１０３ｃ 半導体領域
１１０４ ゲート絶縁膜
１１０５ ゲート電極
１１０６ａ 側壁絶縁層
１１０６ｂ 側壁絶縁層
１１０７ 絶縁層
１１０８ａ ソース
１１０８ｂ ドレイン
１２００ 基板
１２０２ 下地絶縁膜
１２０４ 保護絶縁膜
１２０６ 酸化物半導体膜
１２０８ ゲート絶縁膜
１２１０ ゲート電極
１２１２ 側壁絶縁膜
１２１４ 電極
１２１６ 層間絶縁膜
１２１８ 配線
１６００ 基板
１６０２ 下地絶縁膜
１６０６ 酸化物半導体膜
１６０８ ゲート絶縁膜
１６１０ ゲート電極
１６１４ 電極
１６１６ 層間絶縁膜
１６１８ 配線
１６２０ 保護膜

Claims (4)

  1. 第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、第４のトランジスタと、容量素子と、を有し、
    前記第１のトランジスタのゲートは、第１の配線と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの一方は、第２の配線と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第２のトランジスタのゲートは、第３の配線と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの一方は、第４の配線と電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの他方は、前記第４のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第４のトランジスタのゲートは、第５の配線と電気的に接続され、
    前記第４のトランジスタのソースまたはドレインの他方は、第６の配線と電気的に接続され、
    前記容量素子の他方の電極は、前記第６の配線と電気的に接続され、
    前記第１のトランジスタ及び前記第２のトランジスタのチャネル領域は、インジウムと、ガリウムと、亜鉛と、を有することを特徴とする半導体装置。
  2. 請求項１において、
    前記第３のトランジスタ及び前記第４のトランジスタのチャネル領域は、シリコンを有することを特徴とする半導体装置。
  3. 第１のトランジスタと、第２のトランジスタと、第３のトランジスタと、容量素子と、を有し、
    前記第１のトランジスタのゲートは、第１の配線と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの一方は、第２の配線と電気的に接続され、
    前記第１のトランジスタのソースまたはドレインの他方は、前記第２のトランジスタのソースまたはドレインの一方と電気的に接続され、
    前記第２のトランジスタのゲートは、第３の配線と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの一方は、前記容量素子の一方の電極と電気的に接続され、
    前記第２のトランジスタのソースまたはドレインの他方は、前記第３のトランジスタのゲートと電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの一方は、第４の配線と電気的に接続され、
    前記第３のトランジスタのソースまたはドレインの他方は、第５の配線と電気的に接続され、
    前記容量素子の他方の電極は、第６の配線と電気的に接続され、
    前記第１のトランジスタ及び前記第２のトランジスタのチャネル領域は、インジウムと、ガリウムと、亜鉛と、を有することを特徴とする半導体装置。
  4. 請求項３において、
    前記第３のトランジスタのチャネル領域は、シリコンを有することを特徴とする半導体装置。
JP2016141983A 2010-08-16 2016-07-20 半導体装置 Expired - Fee Related JP6175169B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2010181499 2010-08-16
JP2010181499 2010-08-16
JP2011107887 2011-05-13
JP2011107887 2011-05-13

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2015115439A Division JP5976884B2 (ja) 2010-08-16 2015-06-08 半導体装置

Publications (2)

Publication Number Publication Date
JP2017010606A JP2017010606A (ja) 2017-01-12
JP6175169B2 true JP6175169B2 (ja) 2017-08-02

Family

ID=45564189

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2011177593A Expired - Fee Related JP5759829B2 (ja) 2010-08-16 2011-08-15 記憶素子
JP2015115439A Expired - Fee Related JP5976884B2 (ja) 2010-08-16 2015-06-08 半導体装置
JP2016141983A Expired - Fee Related JP6175169B2 (ja) 2010-08-16 2016-07-20 半導体装置

Family Applications Before (2)

Application Number Title Priority Date Filing Date
JP2011177593A Expired - Fee Related JP5759829B2 (ja) 2010-08-16 2011-08-15 記憶素子
JP2015115439A Expired - Fee Related JP5976884B2 (ja) 2010-08-16 2015-06-08 半導体装置

Country Status (4)

Country Link
US (1) US9343480B2 (ja)
JP (3) JP5759829B2 (ja)
KR (1) KR101853424B1 (ja)
TW (1) TWI539578B (ja)

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6093532A (ja) * 1983-10-27 1985-05-25 Matsushita Electric Ind Co Ltd 基準電圧回路
US9343480B2 (en) * 2010-08-16 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8836626B2 (en) 2011-07-15 2014-09-16 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving the same
JP5981157B2 (ja) 2012-02-09 2016-08-31 株式会社半導体エネルギー研究所 半導体装置
JP6151530B2 (ja) 2012-02-29 2017-06-21 株式会社半導体エネルギー研究所 イメージセンサ、カメラ、及び監視システム
JP6100559B2 (ja) 2012-03-05 2017-03-22 株式会社半導体エネルギー研究所 半導体記憶装置
US9208849B2 (en) * 2012-04-12 2015-12-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for driving semiconductor device, and electronic device
KR102107591B1 (ko) * 2012-07-18 2020-05-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 소자 및 프로그래머블 로직 디바이스
US9106223B2 (en) 2013-05-20 2015-08-11 Semiconductor Energy Laboratory Co., Ltd. Signal processing device
KR102282108B1 (ko) * 2013-06-13 2021-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9515094B2 (en) * 2013-06-26 2016-12-06 Semiconductor Energy Laboratory Co., Ltd. Storage device and semiconductor device
JP6516978B2 (ja) 2013-07-17 2019-05-22 株式会社半導体エネルギー研究所 半導体装置
JP6345544B2 (ja) * 2013-09-05 2018-06-20 株式会社半導体エネルギー研究所 半導体装置の作製方法
US9406348B2 (en) 2013-12-26 2016-08-02 Semiconductor Energy Laboratory Co., Ltd. Memory cell including transistor and capacitor
JP2015172991A (ja) 2014-02-21 2015-10-01 株式会社半導体エネルギー研究所 半導体装置、電子部品、及び電子機器
JP6506566B2 (ja) * 2014-02-21 2019-04-24 株式会社半導体エネルギー研究所 電流測定方法
JP6616102B2 (ja) 2014-05-23 2019-12-04 株式会社半導体エネルギー研究所 記憶装置及び電子機器
JP6653129B2 (ja) 2014-05-29 2020-02-26 株式会社半導体エネルギー研究所 記憶装置
JP6525722B2 (ja) 2014-05-29 2019-06-05 株式会社半導体エネルギー研究所 記憶装置、電子部品、及び電子機器
US9583177B2 (en) 2014-12-10 2017-02-28 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device including memory device
US10007161B2 (en) 2015-10-26 2018-06-26 Semiconductor Energy Laboratory Co., Ltd. Display device
KR20170090357A (ko) 2016-01-28 2017-08-07 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치의 동작 방법
KR20180109902A (ko) 2016-01-29 2018-10-08 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치, 전자 부품, 및 전자 기기
US10325824B2 (en) * 2017-06-13 2019-06-18 Globalfoundries Inc. Methods, apparatus and system for threshold voltage control in FinFET devices
JP7344904B2 (ja) * 2018-12-21 2023-09-14 株式会社半導体エネルギー研究所 半導体装置

Family Cites Families (129)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6034199B2 (ja) 1980-12-20 1985-08-07 株式会社東芝 半導体記憶装置
EP0053878B1 (en) 1980-12-08 1985-08-14 Kabushiki Kaisha Toshiba Semiconductor memory device
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
US5219779A (en) 1989-05-11 1993-06-15 Sharp Kabushiki Kaisha Memory cell for dynamic random access memory
JPH02297962A (ja) 1989-05-11 1990-12-10 Sharp Corp ダイナミックランダムアクセスメモリ
JPH0369092A (ja) 1989-05-16 1991-03-25 Mitsubishi Electric Corp ダイナミックｒａｍ用メモリセル回路
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3922653B2 (ja) * 1993-03-17 2007-05-30 ゲイトフィールド・コーポレイション ランダムアクセスメモリ（ｒａｍ）ベースのコンフィギュラブルアレイ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
DE69635107D1 (de) 1995-08-03 2005-09-29 Koninkl Philips Electronics Nv Halbleiteranordnung mit einem transparenten schaltungselement
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4103968B2 (ja) 1996-09-18 2008-06-18 株式会社半導体エネルギー研究所 絶縁ゲイト型半導体装置
JPH10149675A (ja) 1996-11-14 1998-06-02 Keikichi Tamaru 半導体集積回路
US5796650A (en) 1997-05-19 1998-08-18 Lsi Logic Corporation Memory circuit including write control unit wherein subthreshold leakage may be reduced
JPH11126491A (ja) 1997-08-20 1999-05-11 Fujitsu Ltd 半導体記憶装置
US6317365B1 (en) 1998-06-24 2001-11-13 Yamaha Corporation Semiconductor memory cell
JP3823550B2 (ja) 1998-07-17 2006-09-20 ヤマハ株式会社 メモリーセルの読出・書込回路
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
JP2001053164A (ja) 1999-08-04 2001-02-23 Sony Corp 半導体記憶装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6636191B2 (en) * 2000-02-22 2003-10-21 Eastman Kodak Company Emissive display with improved persistence
US6266269B1 (en) 2000-06-07 2001-07-24 Xilinx, Inc. Three terminal non-volatile memory element
US6628551B2 (en) 2000-07-14 2003-09-30 Infineon Technologies Aktiengesellschaft Reducing leakage current in memory cells
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP2002198499A (ja) 2000-12-26 2002-07-12 Toshiba Corp 半導体記憶装置
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
US7061014B2 (en) 2001-11-05 2006-06-13 Japan Science And Technology Agency Natural-superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US6882010B2 (en) 2002-10-03 2005-04-19 Micron Technology, Inc. High performance three-dimensional TFT-based CMOS inverters, and computer systems utilizing such novel CMOS inverters
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP2004214512A (ja) 2003-01-07 2004-07-29 Renesas Technology Corp 半導体装置およびその製造方法
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
KR101019337B1 (ko) 2004-03-12 2011-03-07 도꾸리쯔교세이호징 가가꾸 기쥬쯔 신꼬 기꼬 아몰퍼스 산화물 및 박막 트랜지스터
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
RU2358354C2 (ru) 2004-11-10 2009-06-10 Кэнон Кабусики Кайся Светоизлучающее устройство
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI562380B (en) 2005-01-28 2016-12-11 Semiconductor Energy Lab Co Ltd Semiconductor device, electronic device, and method of manufacturing semiconductor device
TWI445178B (zh) 2005-01-28 2014-07-11 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4560502B2 (ja) 2005-09-06 2010-10-13 キヤノン株式会社 電界効果型トランジスタ
EP1998375A3 (en) 2005-09-29 2012-01-18 Semiconductor Energy Laboratory Co, Ltd. Semiconductor device having oxide semiconductor layer and manufacturing method
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
JP2007115335A (ja) * 2005-10-20 2007-05-10 Sony Corp 半導体メモリ装置
KR101358954B1 (ko) 2005-11-15 2014-02-06 가부시키가이샤 한도오따이 에네루기 켄큐쇼 다이오드 및 액티브 매트릭스 표시장치
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
JP5121478B2 (ja) 2008-01-31 2013-01-16 株式会社ジャパンディスプレイウェスト 光センサー素子、撮像装置、電子機器、およびメモリー素子
JP5305731B2 (ja) 2008-05-12 2013-10-02 キヤノン株式会社 半導体素子の閾値電圧の制御方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
KR101827333B1 (ko) 2008-09-19 2018-02-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5781720B2 (ja) 2008-12-15 2015-09-24 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
CN102576708B (zh) * 2009-10-30 2015-09-23 株式会社半导体能源研究所 半导体装置
KR101605984B1 (ko) * 2009-11-06 2016-03-23 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
US9343480B2 (en) * 2010-08-16 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR102282108B1 (ko) * 2013-06-13 2021-07-26 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치

Also Published As

Publication number Publication date
KR20120016580A (ko) 2012-02-24
KR101853424B1 (ko) 2018-04-30
US9343480B2 (en) 2016-05-17
TWI539578B (zh) 2016-06-21
JP5759829B2 (ja) 2015-08-05
US20120037972A1 (en) 2012-02-16
JP5976884B2 (ja) 2016-08-24
JP2015215938A (ja) 2015-12-03
JP2017010606A (ja) 2017-01-12
TW201220473A (en) 2012-05-16
JP2012256818A (ja) 2012-12-27

Similar Documents

Publication Publication Date Title
JP6175169B2 (ja) 半導体装置
KR102104421B1 (ko) 기억 장치 및 반도체 장치
JP6028064B2 (ja) 半導体装置
KR102009317B1 (ko) 기억 장치 및 반도체 장치
JP6510588B2 (ja) 半導体装置
JP5960871B2 (ja) 半導体装置
JP6194148B2 (ja) 半導体装置及び半導体装置の作製方法
KR101924231B1 (ko) 반도체 기억 장치
JP6133928B2 (ja) 半導体装置
JP5723713B2 (ja) 半導体装置
JP2019062241A (ja) メモリ装置
JP6013682B2 (ja) 半導体装置の駆動方法
KR101973532B1 (ko) 래치회로 및 반도체장치
JP6076516B2 (ja) 半導体集積回路
EP2416324A1 (en) Semiconductor device and method for driving semiconductor device
KR20120023570A (ko) 반도체 장치의 구동 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170516

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170613

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170707

R150 Certificate of patent or registration of utility model

Ref document number: 6175169

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees