JP6151126B2 - 放射線検出パネル、放射線撮像装置および画像診断装置 - Google Patents

放射線検出パネル、放射線撮像装置および画像診断装置 Download PDF

Info

Publication number
JP6151126B2
JP6151126B2 JP2013166455A JP2013166455A JP6151126B2 JP 6151126 B2 JP6151126 B2 JP 6151126B2 JP 2013166455 A JP2013166455 A JP 2013166455A JP 2013166455 A JP2013166455 A JP 2013166455A JP 6151126 B2 JP6151126 B2 JP 6151126B2
Authority
JP
Japan
Prior art keywords
transistor
output circuit
radiation
wiring
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013166455A
Other languages
English (en)
Other versions
JP2014059293A (ja
Inventor
黒川　義元
義元 黒川
池田　隆之
隆之 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2013166455A priority Critical patent/JP6151126B2/ja
Publication of JP2014059293A publication Critical patent/JP2014059293A/ja
Application granted granted Critical
Publication of JP6151126B2 publication Critical patent/JP6151126B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B6/00—Apparatus for radiation diagnosis, e.g. combined with radiation therapy equipment
    • A61B6/42—Apparatus for radiation diagnosis, e.g. combined with radiation therapy equipment with arrangements for detecting radiation specially adapted for radiation diagnosis
    • A61B6/4208—Apparatus for radiation diagnosis, e.g. combined with radiation therapy equipment with arrangements for detecting radiation specially adapted for radiation diagnosis characterised by using a particular type of detector
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01T—MEASUREMENT OF NUCLEAR OR X-RADIATION
    • G01T1/00—Measuring X-radiation, gamma radiation, corpuscular radiation, or cosmic radiation
    • G01T1/16—Measuring radiation intensity
    • G01T1/20—Measuring radiation intensity with scintillation detectors
    • G01T1/208—Circuits specially adapted for scintillation detectors, e.g. for the photo-multiplier section
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/63—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to dark current
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N5/00—Details of television systems
    • H04N5/30—Transforming light or analogous information into electric information
    • H04N5/32—Transforming X-rays

Description

本発明は、放射線検出パネルおよび放射線検出パネルを備える放射線撮像装置に関する。放射線撮像装置については、特に放射線照射源がＸ線を照射できる画像診断装置に関する。
放射線を用いて被検出物の撮像を行う装置（以下、放射線撮像装置と記載する）は、医療分野や工業分野など様々な用途で用いられており、例えば医療分野では、Ｘ線を用いて人体内部の撮像を行う画像診断装置が広く医療現場で用いられている。
従来のＸ線を用いた画像診断装置では、患者の特定部位（骨、肺など）にＸ線源からＸ線を照射し、当該特定部位を透過したＸ線を写真フィルムなどに投影する。そして、投影後に当該写真フィルムを現像することで、当該特定部位の内部の様子を可視化することができる。
上記写真フィルムを用いた方法では、写真フィルムの保管、すなわち、撮像後のデータ保管が煩雑なため、撮像データを電子化する方法が普及している。
撮像データを電子化する方法として、イメージングプレートおよびバイオイメージングアナライザを用いる方法がある。当該方法では、Ｘ線を照射すると光を発する特性（輝尽性や光輝尽性などと言われる。）を有する材料層を支持体上に形成したプレート（イメージングプレート）を用い、患者の特定部位を透過したＸ線をイメージングプレートに投影する。そして、Ｘ線投影後にバイオイメージングアナライザを用いて当該プレートから発せられる光を検出することで、撮像データを構成して電子化する方法である。
上記方法は、撮像データを電子化することは可能であるが、まずイメージングプレートを用いて画像をアナログ情報として取得し、その後バイオイメージングアナライザを用いてアナログ情報をデジタル化（電子化）するため、処理が煩雑となる欠点がある。
このため、近年では上述の方法に代わり、放射線検出パネル（フラットパネルディテクタなどとも言われる。）を用いて撮像データのデジタル情報を得る放射線撮像装置が注目を集めている（例えば、特許文献１参照）。
放射線検出パネルは、放射線照射源から照射された放射線（例えば、Ｘ線など）を電荷もしくは光（例えば、可視光など）に変換する変換部と、当該電荷もしくは光を検出する検出回路を複数備えた検出部から構成されており、検出部より出力される信号により被検出物撮像データを構成することで、撮像データの電子化が可能となる。
放射線検出パネルにおいて、放射線により直接電荷を生成し、当該電荷を用いて検出回路で出力信号を生成する構成を直接変換方式という。
これに対し、まず放射線を光に変換し（例えばＸ線を変換部に照射して可視光を生成するなど）、当該光を更に電荷に変換し、当該電荷を用いて検出回路で出力信号を生成する構成を間接変換方式という。
特開平１１−３１６４２８号公報
上記放射線検出パネルを用いた放射線撮像装置により患部の微妙な陰影を適切に診断するためには、被検出物の撮像データを構成する信号（以下、「画素信号」と記載する。）が、放射線検出パネルの変換部に入射される放射線の量（つまり、被検出物を透過した放射線の量）を正確に表している必要がある。
間接変換方式に用いられる放射線検出パネルの変換部（例えば、シンチレータなど）は、放射線照射停止後も発光が続く現象（いわゆる、アフターグローと呼ばれる現象）が存在するが、例えば図１１（Ａ）のように、放射線の照射を停止（図１１（Ａ）におけるＡ１に相当）した後、アフターグローが十分に小さくなるだけの間隔を空けた後に再度放射線を照射（図１１（Ａ）におけるＡ２に相当）すれば、検出回路から出力される信号に与えるアフターグローの影響を抑えることはできる。
しかしながら、血管中の血流をモニターするなど、動画（または時間的に連続した静止画）を撮像する用途では、放射線撮像装置の時間分解能を高めて高精細な画像を得る必要があるため、Ｘ線照射停止時から次のＸ線照射開始時までの期間を極力短くすることが望まれる。
上述のようにＸ線照射停止時から次のＸ線照射開始時までの期間を短くした場合、変換部からのアフターグローに起因した信号が検出回路から出力されている状態で次の放射線照射が開始されるため、図１１（Ｂ）に示すように、放射線照射に起因した信号（図１１（Ｂ）の領域１１００に相当する。）に、前回及びそれ以前のアフターグローに起因した信号（図１１（Ｂ）の領域１１０１に相当する。）が上乗せされた信号が検出回路から出力され、当該信号が、画素信号となる。
このため、Ｘ線照射停止時から次のＸ線照射開始時までの期間を短くした場合、放射線検出パネルの検出回路から出力される信号を画素信号としてそのまま使用すると、放射線検出パネルの変換部に入射された放射線の量と被検出物の撮像データに違いが生じてしまうといった問題がある。
なお、近年ではアフターグローが非常に少ない（つまり、放射線照射を停止した後の発光の立ち下がりが素早く、極短時間でアフターグローが無くなる（又は、無視できるほど小さくなる））変換部の開発も進められているが、このような特性を備える変換部は概して高価であるため、その使用は限定的なものであると言える。特に、複数の変換部を備える放射線撮像装置、大面積の変換部を備える放射線撮像装置などにアフターグローが非常に少ない変換部を用いた場合、放射線撮像装置が非常に高価になってしまう。
上記の課題に鑑み、開示する発明の一態様は、変換部の性能に依らず正確な画素信号を生成するための信号を出力できる放射線検出パネルを提供することを目的の一つとする。
また、開示する発明の一態様は、上述特性を有する放射線検出パネルを備え、分解能が高く、高精細な画像を得ることのできる放射線撮像装置を提供することを目的の一つとする。
当該課題を解決するためには、画素信号にアフターグローに起因した信号が含まれないようにすればよい。
そこで、開示する発明の一態様では、１つの画素信号の生成に用いる信号を出力する検出回路中に、（１）アフターグローに起因した発光の情報を含む第１の信号を出力する第１の出力回路と、（２）放射線照射に起因した発光の情報とアフターグローに起因した発光の情報の両方を含む第２の信号を出力する第２の出力回路を備えた構造とした。
以下に、検出回路内に２つの出力回路を設ける意義について、図１２を参照して説明する。
まず、放射線照射を行う前に、第１の出力回路において期間Ｍにおける変換部からの光の入射量を検出する（図１２の領域１２００に相当する）。当該光の入射量は、変換部のアフターグローに起因したものであるといえる。
次に、第２の出力回路において期間Ｎにおける変換部からの光の入射量を検出する（図１２の領域１２０１に相当する）。当該光の入射量には、放射線の照射に起因した変換部からの光と、アフターグローに起因した変換部からの光の両方が含まれている。なお、図１２では概念を理解しやすくするため、期間Ｍと期間Ｎの時間は同じとして記載している。
アフターグローに起因した変換部からの光は、通常、放射線の照射終了から数ｍｓｅｃ程度の短時間に急激に少なくなり、その後緩やかに減少する。そのため、期間Ｍと期間Ｎにおけるアフターグローに起因した光の入射量は、期間Ｍおよび期間Ｎの時間を短くした場合ほど近い値になる。
このように、第１の出力回路から、期間Ｍにおける変換部からの光の入射量に基づいた信号（以下、第１の出力回路から出力される信号を、「第１の信号」と記載する。）を、第２の出力回路から、期間Ｎにおける変換部からの光の入射量に基づいた信号（以下、第２の出力回路から出力される信号を、「第２の信号」と記載する。）を出力することで、両信号の差分を用いて画素信号を生成できるため、被検出物の正確な撮像データを得ることができる。
なお、検出部は、第１の出力回路にて期間Ｍにおける変換部からの光の入射量を検出、第２の出力回路にて期間Ｎにおける変換部からの光の入射量を検出、という動作を全ての検出回路で順次行った後に、各検出回路から第１の信号および第２の信号を出力する、という処理を順に行うため、各々の検出回路の備える第１の出力回路および第２の出力回路は、少なくとも全ての検出回路にて検出処理が終了するまでの間、変換部からの光の入射量に基づいて生成されたデータ（電荷や電位とも表現できる。）を、各々の回路内で保持しておく必要がある。
そこで、開示する発明の一態様では、第１の出力回路において変換部からの光の照射量に基づいて生成されたデータ、および第２の出力回路において変換部の光の照射量に基づいて生成されたデータが、リークしないように、第１の出力回路および第２の出力回路内において、チャネル形成領域に酸化物半導体材料を用いたトランジスタのドレイン（またはソース）と他のトランジスタのゲートの間で、変換部からの光の入射量に基づいて生成されたデータを保持する構造とした。
酸化物半導体材料を用いた膜は、バンドギャップが３．０電子ボルト以上であり、シリコンのバンドギャップ（１．１電子ボルト）と比較して非常に大きい。
トランジスタのオフ抵抗（トランジスタがオフ状態の時における、ソースとドレイン間の抵抗をいう。）は、チャネル形成領域における熱的に励起するキャリアの濃度に反比例する。ドナーやアクセプタによるキャリアが全く存在しない状態（真性半導体）であっても、シリコンの場合にはバンドギャップが１．１電子ボルトであるため、室温（２００Ｋ）での熱励起キャリアの濃度は１×１０１１ｃｍ−３程度である。
一方、酸化物半導体材料を用いた膜のバンドギャップは、上述のとおり一般的に３．０電子ボルト以上と大きく、例えばバンドギャップが３．２電子ボルトの場合では、熱励起キャリアの濃度は１×１０−７ｃｍ−３程度となる。電子移動度が同じ場合、抵抗率は、キャリア濃度に反比例するので、バンドギャップ３．２電子ボルトの半導体の抵抗率は、シリコンより１８桁も大きい。
このようなバンドギャップの広い酸化物半導体材料をチャネル形成領域に適用したトランジスタは極めて低いオフ電流を実現できるため、当該トランジスタを上述のように用いることで、変換部からの光の入射量に基づいて生成されたデータを、第１の出力回路および第２の出力回路内に長期間に渡って保持できる。
したがって、第１の出力回路および第２の出力回路は、全ての検出回路にて検出処理が終了するまでの間、変換部からの光の入射量に基づくデータ（以下、第１の出力回路における当該データを「第１のデータ」と記載し、第２の出力回路における当該データを「第２のデータ」と記載する。）を、各々の出力回路内で保持しておくことが可能となる。
そして、全ての検出回路にて検出処理が終了した後に、各々の検出回路は、第１のデータを用いて生成した信号（以下、「第１の信号」と記載する。）および、第２のデータを用いて生成した信号（以下、「第２の信号」と記載する。）を出力する。
すなわち、本発明の一態様は、放射線を光に変換する変換部と、第１の出力回路及び第２の出力回路を有する検出回路を複数備える検出部を有し、第１の出力回路及び第２の出力回路はそれぞれ、変換部からの光の入射により電荷を生成する光電変換素子と、電荷の量に応じてゲートの電位が変動する第１のトランジスタと、第１のトランジスタから出力される信号を制御する第２のトランジスタと、第１のトランジスタのゲートの電位を保持し、チャネル形成領域に酸化物半導体が用いられた第３のトランジスタを有し、第１の出力回路は、放射線の非照射期間において光電変換素子で生成された電荷の量に応じた第１のデータを生成し、また、第１のデータを第１の出力回路内に保持し、第２の出力回路は、放射線の照射期間において、光電変換素子で生成された電荷の量に応じた第２のデータを生成し、また、第２のデータを第２の出力回路内に保持し、検出部は、検出部の備える第１の出力回路の全てにおいて第１のデータが、第２の出力回路の全てにおいて第２のデータが保持された後に、各々の検出回路から、第１のデータを用いて生成した第１の信号および第２のデータを用いて生成した第２の信号を出力することを特徴とする放射線検出パネルである。
放射線検出パネルを上述構造とすることにより、変換部のアフターグローに起因した信号成分を除去することができるため、変換部の性能に依らず正確な画素信号を生成するための信号出力が可能な放射線検出パネルを得ることができる。
なお、上述の放射線検出パネルにおいて、光電変換素子、第１のトランジスタ、第２のトランジスタおよび第３のトランジスタの接続関係をより詳細に記載すると、光電変換素子は、一対の電極の一方が第１の配線と、一対の電極の他方が第３のトランジスタのソースおよびドレインの一方と電気的に接続され、第１のトランジスタは、ソースおよびドレインの一方が第２の配線と、ソースおよびドレインの他方が第２のトランジスタのソースおよびドレインの一方と電気的に接続され、第２のトランジスタは、ソースおよびドレインの他方が第３の配線と、ゲートが第４の配線と電気的に接続され、第３のトランジスタは、ソースおよびドレインの他方が第１のトランジスタのゲートと、ゲートが第５の配線と電気的に接続された構造となる。
上述の放射線検出パネルにおいて、１つの画素信号を生成する第１の出力回路と第２の出力回路の距離が離れると、正確な画素信号を得にくくなるため、隣接して設けることが好ましい。
なお、第１の出力回路における光の検出時間（以下、第１の検出時間とも記載する。）は、第２の出力回路における光の検出時間（以下、第２の検出時間とも記載する。）以下であることが好ましい。上述のように、第１の検出時間と第２の検出時間におけるアフターグローの光量は概ね等しいが、変換部の使用材料によっては、第１の検出時間より第２の検出時間の方がアフターグローの光量が減少する場合がある。このため、第１の検出時間を第２の検出時間より短くすることで、アフターグローの光量減少分を調整することができる。
また、上述の放射線検出パネルにおいて、第１の出力回路および第２の出力回路に備えられた、第１のトランジスタおよび第２のトランジスタの少なくともいずれか一方に、チャネル形成領域として酸化物半導体材料を用いた構造としてもよい。
そして、上述の放射線検出パネル、放射線照射源および放射線検出パネルから出力される第１の信号と第２の信号の差分を用いて画素信号を生成する画素信号生成部を組み合わせることにより、正確な撮像データの取得が可能な放射線撮像装置とすることができる。
上述の放射線撮像装置の１つの形態としては、放射線照射源がＸ線照射源であり、変換部がＸ線を可視光に変換するシンチレータを備える画像診断装置がある。画像診断装置は画素信号が正確でコントラストが高い程、体内における病状を正しく捉えることが可能である。また、放射線照射源の１回の照射時間を短くする、検出動作間隔を短くするといった方法で、細分化したスキャン画像を得ることによっても、体内における病状を正しく捉えることが可能である。
画素信号を生成するための検出回路を、（１）アフターグローに起因した発光の情報を含む第１の信号を出力する第１の出力回路と、（２）放射線照射に起因した発光の情報とアフターグローに起因した発光の情報の両方を含む第２の信号を出力する第２の出力回路と、を備えた構造とする。
また、第１の出力回路の備えるトランジスタの一部および第２の出力回路の備えるトランジスタの一部に、チャネル形成領域に酸化物半導体材料を用いたトランジスタを使用する。
当該構造を備える放射線検出パネルは、各々の出力回路内に信号（第１の信号または第２の信号）を保持できるため、全ての出力回路内に信号（第１の信号または第２の信号）を保持した後に、各検出回路から第１の信号および第２の信号を順次出力することができる。
そして、放射線検出パネルの備える各検出回路から出力される第１の信号および第２の信号を用いて、撮像データを構成する画素信号を生成すればよい。
また、放射線撮像装置に当該放射線検出パネルを用いることにより、正確な撮像データの取得が可能な放射線撮像装置とすることができる。
放射線検出パネルの構成を説明する図。 Ａ−Ｅ：放射線検出パネルの備える検出部の構成を説明する図。 Ａ：検出回路の構成を説明する図。Ｂ：検出回路の動作を説明する図。 検出部の構成を説明する図。 検出部の動作を説明する図。 Ａ−Ｃ：演算増幅回路の構成を説明する図。 Ａ：実施の形態１とは異なる検出部の構成を説明する図。Ｂ：同動作を説明する図。 実施の形態１とは異なる検出部の構成を説明する図。 Ａ：実施の形態１とは異なる検出部の構成を説明する図。Ｂ：同動作を説明する図。 実施の形態１とは異なる検出部の構成を説明する図。 Ａ、Ｂ：検出回路から出力される信号を説明する図。 画素信号の生成概念を説明する図。 放射線撮像装置の構成を説明する図。 Ａ、Ｂ：検出回路のレイアウトを説明する図。 Ａ、Ｂ：検出信号の差分を取得する方法の概念を説明する図。
以下に、実施の形態について、図面を用いて詳細に説明する。但し、以下の実施の形態は多くの異なる態様で実施することが可能であり、趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは、当業者であれば容易に理解される。従って、以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。
なお、以下に説明する実施の形態において、トランジスタの「一方の端子」とは「ソース電極およびドレイン電極の一方」を表し、トランジスタの「他方の端子」とは、「ソース電極およびドレイン電極の他方」を表す。つまり、トランジスタの「一方の端子」が「ソース電極」である場合、トランジスタの「他方の端子」は「ドレイン電極」を表す。
（実施の形態１）
本実施の形態では、放射線検出パネルの構造について、図１および図２を用いて説明する。
＜放射線検出パネルの構造＞
放射線検出パネルの構造概要について、図１を用いて説明する。図１において、放射線検出パネル１００は、外部より照射される放射線１０４を受光し、放射線１０４を光に変換する変換部１０１と、変換部１０１から照射される光１０５に基づいた信号を出力する第１の出力回路１１１および第２の出力回路１１２を備える検出回路１１０を複数有する。なお、放射線１０４は放射線照射源１０３から照射されて放射線検出パネル１００に入射される。被検出物１０６は、放射線検出パネル１００と放射線照射源１０３との間に配置すればよい。
変換部１０１としては、放射線（例えば、Ｘ線、γ線、β線、中性子線など）が照射されると、そのエネルギーを吸収して光（例えば、赤外線、可視光線、紫外線など）を発する物質、または当該物質を含む材料からなり、例えば、Ｇｄ２Ｏ２Ｓ（Ｔｂ）、Ｇｄ２Ｏ２Ｓ（Ｐｒ）、Ｇｄ２Ｏ２Ｓ（Ｅｕ）、ＢａＦＣｌ（Ｅｕ）、ＣｓＩ（Ｔｉ）、ＺｎＳ（Ａｇ）、ＬｉＦ（Ｗ）、ＬｉＩ（Ｅｕ）などの材料や、それらを樹脂やセラミクスに分散させたものが知られている。なお、上述の括弧内に記載された物質は、励起した電子を捕えやすくするために混入される不純物を表す。
検出部１０２は、第１の出力回路１１１および第２の出力回路１１２を備える検出回路１１０が複数配置された構造である。
なお、画素信号の生成には、上述にて記載したように検出回路１１０の備える第１の出力回路１１１から出力される第１の信号および、第２の出力回路１１２から出力される第２の信号を用いるため、例えば、１つの画素信号の生成に用いる第１の出力回路と第２の出力回路が離れた位置にあると、正確な画素信号を得ることが出来ない場合がある。
つまり、変換部１０１から照射される光を略同一条件で受光できる（変換部１０１のある一点から照射される光の照射強度が略同一になる、とも表現できる。）一組の第１の出力回路１１１と第２の出力回路１１２を用いて画素信号を生成することが望ましい。このため、画素信号の生成に用いる、一組の第１の出力回路１１１と第２の出力回路１１２は隣接して設けられることが好ましい。
例えば、検出部１０２を上面から見た場合に、図２（Ａ）に示すように、一組の第１の出力回路１１１と第２の出力回路１１２が横方向に隣接した検出回路１１０を複数備えた構造や、図２（Ｂ）に示すように、一組の第１の出力回路１１１と第２の出力回路１１２が縦方向に隣接した検出回路１１０を複数備えた構造や、図２（Ｃ）に示すように、一組の第１の出力回路１１１と第２の出力回路１１２が斜め方向に隣接した検出回路１１０を複数備えた構造とすることができる。
なお、第１の出力回路１１１と第２の出力回路１１２は必ずしもマトリクス状に整然と設けられる必要はなく、例えば図２（Ｄ）に示すように、一組の第１の出力回路１１１と第２の出力回路１１２の位置がずれた検出回路１１０を複数備えた構造としてもよい。
また、図２（Ｅ）に示すように、一組の第１の出力回路１１１および第２の出力回路１１２が交差する状態に、検出回路１１０を複数備えた構造としてもよい。
なお、図２（Ａ）から図２（Ｅ）の検出回路１１０において、第１の出力回路１１１と第２の出力回路１１２の位置が逆であってもよい。例えば、図２（Ａ）では、第１の出力回路１１１が検出回路１１０の左側、第２の出力回路１１２が検出回路１１０の右側に位置しているが、第１の出力回路１１１が検出回路１１０の右側、第２の出力回路１１２が検出回路１１０の左側に位置していてもよい。
＜出力回路の回路構成＞
ここで、第１の出力回路１１１および第２の出力回路１１２の回路構成の一例について、図３（Ａ）を用いて以下に説明する。なお、第１の出力回路１１１と第２の出力回路１１２は同一の構成とすることができる。
第１の出力回路１１１および第２の出力回路１１２は、図３（Ａ）に示すように、変換部１０１から照射される光により電荷を生成する光電変換素子３００と、光電変換素子３００で生成された電荷の量に応じてゲートに加わる電位が変動する第１のトランジスタ３０１と、第１のトランジスタ３０１から出力される信号を制御する第２のトランジスタ３０２と、第１のトランジスタ３０１のゲートに加わる電位（第２の配線３１２の電位とも表現できる。）を保持する第３のトランジスタ３０３を備えた構造である。
光電変換素子３００は、一方の電極が第１の配線３１１（配線ＰＲとも記載する。）と接続されている。
第１のトランジスタ３０１は、ゲートが第２の配線３１２（配線ＦＤとも記載する。）と、ソースおよびドレインの一方が第３の配線３１３（配線ＶＲとも記載する。）と、ソースおよびドレインの他方が第２のトランジスタ３０２のソースおよびドレインの一方と電気的に接続されている。
第２のトランジスタ３０２は、ソースおよびドレインの他方が第４の配線３１４（配線ＯＵＴとも記載する。）と、ゲートが第５の配線３１５（配線ＳＥとも記載する。）と電気的に接続されている。
なお、第４の配線３１４（ＯＵＴ）には、積分回路が接続されていてもよい。第４の配線３１４（ＯＵＴ）に積分回路が接続されていることにより、信号のＳ／Ｎ比を高めることができ、より微弱な光を検出することができる。積分回路の具体的な構成例については、実施の形態２にて記載する。
光電変換素子３００と第１のトランジスタ３０１間に設けられた第３のトランジスタ３０３は、ソースおよびドレインの一方が光電変換素子３００の一対の電極の他方と、ソースおよびドレインの他方が第２の配線３１２（ＦＤ）と、ゲートが第６の配線３１６（配線ＴＸとも記載する。）と電気的に接続されている。
光電変換素子３００としては、例えば、赤外線を受光して電荷を生成する素子、可視光線を受光して電荷を生成する素子、紫外線を受光して電荷を生成する素子などを用いることができる。
そして、第３のトランジスタ３０３は、当該トランジスタをオフ状態とすることにより、光電変換素子３００が光を受光した際に生成する電荷を、第２の配線３１２に電位として保持する機能を有する必要があるため、第３のトランジスタ３０３は、移動度が高く、また、オフ電流が極めて低いトランジスタで構成する必要がある。そのため、第３のトランジスタ３０３は、チャネル形成領域に酸化物半導体材料を用いた構成とする。図中では、チャネル形成領域に酸化物半導体材料を用いたトランジスタを見やすくするため、当該トランジスタに「ＯＳ」という記号を付している。
なお、上述の「チャネル形成領域に酸化物半導体材料を用いたトランジスタ」の構成については、後述する「実施の形態５」にて詳細な説明を記載する。
また、第１のトランジスタ３０１は、アモルファスシリコンや微結晶シリコン、多結晶シリコン、単結晶シリコンなどをチャネル形成領域に用いた薄膜トランジスタで形成することが可能である。なお、第１のトランジスタ３０１は、光電変換素子３００が生成する電気信号を増幅する機能を有するため、高移動度が必要である。一方で、第３の配線３１３（ＶＲ）に不必要な電位を出力することを防ぐため、低いオフ電流が必要である。そのため、高移動度と低オフ電流を両立できる、酸化物半導体材料をチャネル形成領域に用いたトランジスタで形成する構成も有効である。
また、第２のトランジスタ３０２は、アモルファスシリコンや微結晶シリコン、多結晶シリコン、単結晶シリコンなどをチャネル形成領域に用いた薄膜トランジスタで形成することが可能である。なお、第２のトランジスタ３０２は、検出回路１１０からの出力を制御する機能を有するため、高移動度が必要である。一方で、第４の配線３１４（ＯＵＴ）に不必要な電位を出力することを防ぐため、低いオフ電流が必要である。そのため、高移動度と低オフ電流を両立できる、酸化物半導体材料をチャネル形成領域に用いたトランジスタで形成する構成も有効である。
なお、検出回路１１０の備える全てのトランジスタに、チャネル形成領域に酸化物半導体材料を用いたトランジスタを用いることで、検出回路の作製プロセスを簡略化することができる。
また、第１のトランジスタ３０１及び第２のトランジスタ３０２のチャネル形成領域に、例えば、多結晶または単結晶のシリコンなどのように、酸化物半導体材料よりも高い移動度が得られる半導体材料を用いることで、検出回路１１０からの情報の読み出しを高速で行うことができる。
また、第４の配線３１４（ＯＵＴ）の電位を安定させるために、第４の配線３１４（ＯＵＴ）に容量素子を設けることも有効である。
また、図３（Ａ）では、第３の配線３１３（ＶＲ）と第４の配線３１４（ＯＵＴ）の間に、第１のトランジスタ３０１、第２のトランジスタ３０２の順にトランジスタが直列に電気的に接続されている構成であるが、第１のトランジスタ３０１と第２のトランジスタ３０２の接続順は逆であってもよい。つまり、第３の配線３１３（ＶＲ）と第４の配線３１４（ＯＵＴ）の間に、第２のトランジスタ３０２、第１のトランジスタ３０１の順にトランジスタが直列に電気的に接続されていてもよい。
また、図３（Ａ）では、第３のトランジスタ３０３は半導体層の片側にのみにゲートを備えた構造であるが、第３のトランジスタ３０３が、半導体層を挟んで存在する一対のゲートを備えた構造であってもよい。第３のトランジスタ３０３が半導体層を挟んで存在する一対のゲートを有している場合、一方のゲートは第２の配線３１２の電位を与えるフロントゲートとして機能し、他方のゲートは第３のトランジスタ３０３のしきい値等を制御するバックゲートとして機能することができる。この場合、他方のゲートに印加する電位は、ソース電位に対して−２０Ｖ以上から＋２Ｖ以下の範囲とすればよい。なお、他方のゲートに印加する電位を上述範囲で変動させても、第３のトランジスタ３０３のしきい値電圧の変動が検出回路１１０の動作に影響を与えないようならば、他方のゲートは電気的に絶縁されたフローティングの状態であってもよい。
以上が、検出回路１１０の備える、第１の出力回路１１１および第２の出力回路１１２の回路構成の一例についての説明である。なお、実施の形態４にて、図３（Ａ）に示した出力回路のレイアウト例について記載する。
＜出力回路の動作フロー＞
次に、図３（Ａ）に示す出力回路の動作について、図３（Ｂ）のタイミングチャートを用いて説明する。なお、第１の出力回路１１１と第２の出力回路１１２は同一の読み出し動作とすることができる。
図３（Ｂ）において、信号３１１Ｓ、３１２Ｓ、３１４Ｓ、３１５Ｓおよび３１６Ｓはそれぞれ、図３（Ａ）における第１の配線３１１（ＰＲ）、第２の配線３１２（ＦＤ）、第４の配線３１４（ＯＵＴ）、第５の配線３１５（ＳＥ）および第６の配線３１６（ＴＸ）の電位に相当する。なお、第３の配線３１３（ＶＲ）の電位は”Ｌｏｗ”で一定値とする。
まず、時刻Ｔ１において、第１の配線３１１（ＰＲ）の電位（信号３１１Ｓ）を”Ｈｉｇｈ”、第６の配線３１６（ＴＸ）の電位（信号３１６Ｓ）を”Ｈｉｇｈ”（リセット動作開始）とすると、光電変換素子３００に順方向バイアスが印加され、第２の配線３１２（ＦＤ）の電位（信号３１２Ｓ）が”Ｈｉｇｈ”となる。なお、第４の配線３１４（ＯＵＴ）の電位（信号３１４Ｓ）は”Ｈｉｇｈ”にプリチャージしておく。
次に、時刻Ｔ２において、第１の配線３１１（ＰＲ）の電位（信号３１１Ｓ）を”Ｌｏｗ”、第６の配線３１６（ＴＸ）の電位（信号３１６Ｓ）を”Ｈｉｇｈ”（リセット動作終了。蓄積動作開始）とすると、変換部１０１から照射される光により光電変換素子３００に光電流が流れ、第２の配線３１２（ＦＤ）の電位（信号３１２Ｓ）が低下し始める。
光電変換素子３００は、光が照射されると光電流が増大するので、照射される光の量に応じて第２の配線３１２（ＦＤ）の電位（信号３１２Ｓ）の低下速度は変化する。すなわち、変換部１０１から光電変換素子３００に照射される光の量に応じて、第１のトランジスタ３０１のソースとドレイン間のチャネル抵抗が変化する。
次に、時刻Ｔ３において、第６の配線３１６（ＴＸ）の電位（信号３１６Ｓ）を”Ｌｏｗ”（蓄積動作終了）とする。
第３のトランジスタ３０３は、上述のとおりチャネル形成領域が酸化物半導体材料を用いて構成されたトランジスタであり、オフ電流が極めて小さいため、後の選択動作を行うまで、上記電荷量を第２の配線３１２（ＦＤ）（第３のトランジスタのソースおよびドレインの他方と、第１のトランジスタのゲート間における配線、とも表現できる。）に保持することが可能である。この電荷量が出力回路に保持されるデータ（第１の出力回路１１１であれば第１のデータ、第２の出力回路１１２であれば第２のデータ）となる。
ここで、当該電位は、蓄積動作中に光電変換素子３００が生成した電荷量に応じて決まる。すなわち、変換部１０１から光電変換素子３００に照射された光の量に応じて変化する。
なお、第６の配線３１６（ＴＸ）の電位（信号３１６Ｓ）を”Ｌｏｗ”とする際に、第６の配線３１６（ＴＸ）と第２の配線３１２（ＦＤ）との間の寄生容量により、第２の配線３１２（ＦＤ）の電位変化が生じる場合がある。電位変化の変化量が大きい場合、蓄積動作中に光電変換素子３００が生成した電荷量を正確に取得できないことになる。電位変化の変化量を低減するには、第３のトランジスタ３０３のゲートとソース（もしくはゲートとドレイン）間容量を低減する、第１のトランジスタ３０１のゲート容量を増大する、第２の配線３１２（ＦＤ）に保持容量を設ける、などの対策が有効である。なお、図３（Ｂ）では、これらの対策を施し、上記電位変化を無視できるものとしている。
次に、時刻Ｔ４において、第５の配線３１５（ＳＥ）の電位（信号３１５Ｓ）を”Ｈｉｇｈ”（選択動作開始）にすると、第４の配線３１４（ＯＵＴ）の電位（信号３１４Ｓ）が低下していく。なお、時刻Ｔ４以前に、第４の配線３１４（ＯＵＴ）のプリチャージを終了しておく。
ここで、第４の配線３１４（ＯＵＴ）の電位（信号３１４Ｓ）が低下する速さは、第１のトランジスタ３０１のソースとドレイン間のチャネル抵抗に依存する。すなわち、蓄積動作中に変換部１０１から光電変換素子３００に照射される光の量に応じて変化する。
そして、時刻Ｔ５において、第５の配線３１５（ＳＥ）の電位（信号３１５Ｓ）を”Ｌｏｗ”（選択動作終了）にすると、第２のトランジスタ３０２のソースとドレイン間に流れる電流が遮断され、第４の配線３１４（ＯＵＴ）の電位（信号３１４Ｓ）は、一定値となる。この電位が、出力回路から出力される信号（第１の出力回路１１１であれば第１の信号、第２の出力回路１１２であれば第２の信号）となる。
ここで、一定値となる値は、変換部１０１から光電変換素子３００への光の入射量に応じて変化する。したがって、第４の配線３１４（ＯＵＴ）の電位（信号３１４Ｓ）を取得することで、蓄積動作中における変換部１０１から光電変換素子３００への光の入射量を知ることができる。
より具体的には、変換部１０１から光電変換素子３００への光の入射量が多いと、第２の配線３１２（ＦＤ）の電位（信号３１２Ｓ）は低くなり、第１のトランジスタ３０１のゲート電位は低くなるので、第４の配線３１４（ＯＵＴ）の電位（信号３１４Ｓ）が低下する速さは遅くなる。したがって、第４の配線３１４（ＯＵＴ）の電位（信号３１４Ｓ）は高くなる。
また、変換部１０１から光電変換素子３００への光の入射量が少ないと、第２の配線３１２（ＦＤ）の電位（信号３１２Ｓ）は高くなり、第１のトランジスタ３０１のゲート電位は高くなるので、第４の配線３１４（ＯＵＴ）の電位（信号３１４Ｓ）が低下する速さは速くなる。したがって、第４の配線３１４（ＯＵＴ）の電位（信号３１４Ｓ）は低くなる。
上記のように、第１の出力回路１１１および第２の出力回路１１２の動作は、リセット動作、蓄積動作、選択動作を繰り返すことで実現される。
なお、第１の出力回路１１１および第２の出力回路１１２の回路構成および動作フローは、図３に記載されるものに限定されるものではない。第１の出力回路１１１および第２の出力回路１１２の異なる回路構成および当該回路構成における動作フローについては、実施の形態３にて記載する。
上述では、検出回路１１０の備える１つの出力回路からの信号の読み出し動作について説明したが、放射線検出パネルにおいて短時間での撮像を実現するためには、全検出回路においてリセット動作、蓄積動作、選択動作を高速に実行することが必要であるため、以下に複数の検出回路１１０を備える検出部１０２全体の動作フローについて図４および図５を用いて説明する。
＜検出部全体の動作フロー＞
図４に示すように、検出部１０２は、第１の出力回路１１１および第２の出力回路１１２をｍ行ｎ列のマトリクス状に備えた構成である。当該構成は、行方向において、上から数えて奇数行に第１の出力回路１１１が、偶数行に第２の出力回路１１２が設けられており、図２（Ｂ）に記載した、画素信号を形成する第１の出力回路と第２の出力回路が縦方向に設けられた検出回路１１０を複数備えた構成となっている。
図５は、検出部１０２全体の動作フローを示すタイミングチャートの一例であり、図４中の一点鎖線にて囲まれた範囲の動作を抜粋して記載している。なお、第１の出力回路１１１及び第２の出力回路１１２については、上述にて説明した動作と同様である。
図５のタイミングチャートにおいて、信号ＰＲ（１）、信号ＰＲ（２）、信号ＰＲ（３）、信号ＰＲ（４）は、各々第１行目、第２行目、第３行目、第４行目の画素における配線ＰＲの電位に相当する。
信号ＴＸ（１）、信号ＴＸ（２）、信号ＴＸ（３）、信号ＴＸ（４）は、各々第１行目、第２行目、第３行目、第４行目の画素における配線ＴＸの電位に相当する。
信号ＳＥ（１）、信号ＳＥ（２）、信号ＳＥ（３）、信号ＳＥ（４）は、各々第１行目、第２行目、第３行目、第４行目の画素における配線ＳＥの電位に相当する。
期間Ｔｆｒは１回の撮像に要する期間である。
期間Ｔｒｅ１、期間Ｔａｃ１は、第１行目および第３行目の回路である第１の出力回路１１１が、各々リセット動作、蓄積動作を行っている期間である。
期間Ｔｒｅ２、期間Ｔａｃ２は、第２行目および第４行目の回路である第２の出力回路１１２が、各々リセット動作、蓄積動作を行っている期間である。
期間Ｔｓｅ１からＴｓｅ４はそれぞれ、第１行目の回路（第１の出力回路１１１）から第４行目の回路（第２の出力回路１１２）が、選択動作を行っている期間である。
図５において、第１行目と第３行目の回路（第１の出力回路１１１）、第２行目と第４行目の回路（第２の出力回路１１２）について、リセット動作と蓄積動作とが各々同時に行われるが、隣接する行、すなわち、第１行目と第２行目、第２行目と第３行目、第３行目と第４行目の画素については、リセット動作と蓄積動作とを異なる時間に行う点が特徴である。なお、蓄積動作終了後に、各行で順に選択動作を行う。
ここで、第１行目と第３行目の回路（第１の出力回路１１１）の蓄積期間、すなわち、期間Ｔａｃ１は、放射線照射源１０３から放射線が照射されていない期間であり、第２行目と第４行目の回路（第２の出力回路１１２）の蓄積期間、すなわち、期間Ｔａｃ２は、放射線照射源１０３から放射線が照射されている期間である。
つまり、期間Ｔａｃ１では、アフターグローに起因して変換部１０１から照射される光に対応するデータ（第１のデータ）が第１の出力回路１１１にて生成され、期間Ｔａｃ２では、放射線照射に起因して変換部１０１から照射される光に対応するデータ（第２のデータ）が第２の出力回路１１２にて生成され、各々の回路内で保持される。
検出部１０２における各出力回路が十分に微細であるとすると、第１行目の検出回路（第１の出力回路１１１）と第２行目の検出回路（第２の出力回路１１２）とで検出する光は、同一の点で発光した光とみなすことができる。すなわち、被検出物の同一点を照射した放射線に起因した光とみなすことができる。同様に、第３行目の検出回路（第１の出力回路１１１）と第４行目の検出回路（第２の出力回路１１２）とで検出する光は、同一の点で発光した光とみなすことができる。すなわち、被検出物の同一点を照射した放射線に起因した光とみなすことができる。
また、上述にて記載したように、アフターグローによる発光量は通常、放射線の照射終了から数ｍｓｅｃ程度の間に急激に少なくなり、その後緩やかに減少するため、期間Ｔａｃ２以前に照射された放射線に対応したアフターグローの光量は、期間Ｔａｃ１と期間Ｔａｃ２において概ね等しいと考えることができる。
そのため、第１行目の回路（第１の出力回路１１１）から得られた信号（第１の信号）と第２行目の回路（第２の出力回路１１２）から得られた信号（第２の信号）との差分を用いて、変換部１０１の性能に依らず正確な画素信号を生成できる。また、第３行目の回路（第１の出力回路１１１）から得られた信号（第１の信号）と第４行目の回路（第２の出力回路１１２）から得られた信号（第２の信号）との差分を用いて、変換部１０１の性能に依らず正確な画素信号を生成できる。
検出部１０２を以上のような構成とすることで、放射線検出パネル１００は変換部１０１の性能に依らず、正確な画素信号を生成するための信号を出力できる。
なお、第１の検出信号（第１の信号）および第２の検出信号（第２の信号）の差分を用いて画素信号の生成を行う機構（以下、「画素信号生成部」と記載する。）は、例えば検出部１０２内など、放射線検出パネル１００内に備えられてもよいし、図１３に示すように、放射線照射源１０３、放射線検出パネル１００と共に画素信号生成部１３０１が放射線撮像装置１３００内に備えられ、放射線検出パネル１００と電気的に接続されていてもよい。
そして、画素信号生成部１３０１と電気的に接続された外部出力端子１３０２を表示装置に接続して、被検出物の撮像データを表示する。なお、放射線撮像装置１３００内に表示装置が備えられていてもよい。
画素信号生成部１３０１をどのような構造とするかについては、実施者が適宜決定すればよい。
なお、期間Ｔａｃ１と期間Ｔａｃ２とで、被検出物が大きく移動すると、Ｘ線の照射有無だけでなく、被検出物の輪郭なども差分として得られてしまう。そのため、期間Ｔａｃ１と期間Ｔａｃ２の検出時間は２０ｍｓｅｃ以下、好ましくは１０ｍｓｅｃ以下、より好ましくは５ｍｓｅｃ以下とすることで、被検出物の移動によるノイズを極力低減できる。
また、期間Ｔａｃ１と期間Ｔａｃ２の検出時間を短くする程、期間Ｔａｃ１と期間Ｔａｃ２におけるアフターグロー成分の変動量が少なくなり、期間Ｔａｃ１に含まれるアフターグロー成分と期間Ｔａｃ２に含まれるアフターグロー成分を近づけることができる。このため、第１の信号および第２の信号を用いて生成する画素信号を、より正確な撮像画像とすることができる。
なお、期間Ｔａｃ１は期間Ｔａｃ２より短いことが好ましい。上述のように、期間Ｔａｃ１と期間Ｔａｃ２におけるアフターグローの光量は概ね等しいが、変換部１０１の使用材料によっては、期間Ｔａｃ１より期間Ｔａｃ２の方がアフターグローの光量が減少する場合があるため、期間Ｔａｃ１を期間Ｔａｃ２より短くすることで、アフターグローの光量減少分を調整することができる。
また、上述のように期間Ｔａｃ１を短くして第１の信号を得た後に期間Ｔａｃ２において第２の信号を取得し、第２の信号と、第１の信号を整数倍した信号との差分を用いて画素信号を生成することにより、期間Ｔａｃ１と期間Ｔａｃ２のアフターグローの光量をより近づけることができる。
例えば、期間Ｔａｃ２をＸ［ｍｓｅｃ］とする場合、期間Ｔａｃ１も同様にＸ［ｍｓｅｃ］として信号を取得し（図１５（Ａ）参照）、両者の差分を取得するよりも、期間Ｔａｃ１を（１／１０）Ｘ［ｍｓｅｃ］とし、期間Ｔａｃ１に得られた信号を１０倍し（図１５（Ｂ）参照）、両者の差分を取得する方が、期間Ｔａｃ１と期間Ｔａｃ２のアフターグローの光量を、より近づけることができる（勿論、１０倍に限定されるものではない）。
なお、上述に記載したように期間Ｔａｃ１と期間Ｔａｃ２を調整する場合は、期間Ｔａｃ１を期間Ｔａｃ２に対してどの程度の時間にするか、期間Ｔａｃ１を期間Ｔａｃ２よりどの程度短くするか、期間Ｔａｃ１を乗算するか否か、期間Ｔａｃ１をどの程度乗算するか（何倍にするか）等については、変換部１０１の使用材料の特性等を鑑みて、実施者が適宜選択すればよい。
また、本実施の形態では、第１行目と第３行目、第２行目と第４行目、で、出力回路の蓄積期間が同一となる例を示したが、隣接行間で蓄積期間が異なる構成であれば、これに限らない。例えば、第１行目と第４行目、第２行目と第３行目、で出力回路の蓄積期間を同一とし、第１行目と第４行目の蓄積期間で放射線の照射を停止、第２行目と第３行目の蓄積期間で放射線を照射しても良い。この場合、隣接する第１行目と第２行目、第３行目と第４行目、で各々差分を取ることで、上述内容と同様の効果を得ることができる。
なお、リセット期間、蓄積期間、を同一とする出力回路（図４では、同一の行に位置する出力回路が、当該出力回路に相当する。）において、第１の配線３１１（ＰＲ）、第６の配線３１６（ＴＸ）を、各々共通配線とすることが有効である（図４参照）。共通配線とすることで、特別にドライバ回路が不要となり、周辺回路が簡素化できる。
以上のような形態とすることで、放射線検出パネルを、変換部の性能に依らず正確な画素信号を生成するための信号を出力できる放射線検出パネルとすることができる。
そして、当該放射線検出パネルは、例えば工業用分野等では、放射線源としてＸ線、γ線、β線、中性子線照射を用いた非破壊撮像装置に用いることができる。
また、医療分野等では、当該放射線検出パネルを検出部に、Ｘ線を放射線源に、Ｘ線を可視光に変換するシンチレータを変換部に用いた画像診断装置などに用いることができる。
本実施の形態に記載の放射線検出パネルを用いた上述撮像装置は、高いコントラストを有する画像を得ることのできる、高性能な装置となる。
（実施の形態２）
本実施の形態では、第４の配線３１４（ＯＵＴ）に接続して用いることのできる積分回路の構成の一例について説明する。
図６（Ａ）は、演算増幅回路（ＯＰアンプともいう）を用いた積分回路である。演算増幅回路の反転入力端子は、抵抗素子Ｒを介して第４の配線３１４（ＯＵＴ）に接続される。演算増幅回路の非反転入力端子は、接地電位に接続される。演算増幅回路の出力端子は、容量素子Ｃを介して演算増幅回路の反転入力端子に接続される。
ここで、演算増幅回路は理想的と仮定する。すなわち、入力インピーダンスが無限大（入力端子に電流が流れ込まない）と仮定する。また、定常状態で非反転入力端子の電位と反転入力端子の電位とは等しいため、反転入力端子の電位を接地電位と考えることができる。
第４の配線３１４（ＯＵＴ）の電位をＶｉ、演算増幅回路の出力端子の電位をＶｏ、抵抗素子Ｒを流れる電流ｉ１、容量素子Ｃを流れる電流ｉ２として、Ｖｉ＝ｉ１・Ｒ、ｉ２＝Ｃ・ｄＶｏ／ｄｔ、ｉ１＋ｉ２＝０の関係式が成り立つ。ここで、時刻ｔ＝０で容量素子Ｃの電荷を放電したとすると、時刻ｔ＝ｔにおける演算増幅回路の出力端子の電位Ｖｏは、Ｖｏ＝−（１／ＣＲ）∫Ｖｉｄｔで表される。すなわち、時間ｔ（積分時間）を長く設定することで、読み出しの電位（Ｖｉ）を高めて検出信号Ｖｏとして出力することができる。また、熱ノイズなどを平均化することにも相当し、検出信号ＶｏのＳ／Ｎ比を向上することが可能である。
なお、実際の演算増幅回路では、入力端子に信号が入力されない時でもバイアス電流が流れるため、出力端子に出力電圧が生じ、容量素子Ｃに電荷が蓄積されてしまう。そのため、容量素子Ｃに並列に抵抗素子をつなぎ、放電する構成とすることが有効である。
図６（Ｂ）は、図６（Ａ）とは異なる構成の演算増幅回路を用いた積分回路である。演算増幅回路の反転入力端子は、抵抗素子Ｒと容量素子Ｃ１を介して第４の配線３１４（ＯＵＴ）に接続される。演算増幅回路の非反転入力端子は、接地電位に接続される。演算増幅回路の出力端子は、容量素子Ｃ２を介して演算増幅回路の反転入力端子に接続される。
ここで、演算増幅回路は理想的と仮定する。すなわち、入力インピーダンスが無限大（入力端子に電流が流れ込まない）と仮定する。また、定常状態で非反転入力端子の電位と反転入力端子の電圧とは等しいため、反転入力端子の電位を接地電位と考えることができる。
第４の配線３１４（ＯＵＴ）の電位をＶｉ、演算増幅回路の出力端子の電位をＶｏ、抵抗素子Ｒおよび容量素子Ｃ１を流れる電流ｉ１、容量素子Ｃ２を流れる電流ｉ２として、Ｖｉ＝（１／Ｃ１）∫ｉ１ｄｔ＋ｉ１・Ｒ、ｉ２＝Ｃ２・ｄＶｏ／ｄｔ、ｉ１＋ｉ２＝０の関係式が成り立つ。ここで、時刻ｔ＝０で容量素子Ｃ２の電荷を放電したとすると、時刻ｔ＝ｔにおける演算増幅回路の出力端子の電位Ｖｏについて、高周波成分はＶｏ≪ｄＶｏ／ｄｔとして、Ｖｏ＝−（１／Ｃ２Ｒ）∫Ｖｉｄｔ、低周波成分はＶｏ≫ｄＶｏ／ｄｔとして、Ｖｏ＝−Ｃ１／Ｃ２・Ｖｉとなる。すなわち、容量素子Ｃ１およびＣ２の容量比を適当に設定することで、読み出しの電位（Ｖｉ）を高めて検出信号Ｖｏとして出力することができる。また、入力信号の高周波のノイズ成分は時間積分により平均化することができ、検出信号ＶｏのＳ／Ｎ比を向上することが可能である。
なお、実際の演算増幅回路では、入力端子に信号が入力されない時でもバイアス電流が流れるため、出力端子に出力電圧が生じ、容量素子Ｃ２に電荷が蓄積されてしまう。そのため、容量素子Ｃ２に並列に抵抗素子をつなぎ、放電する構成とすることが有効である。
図６（Ｃ）は、図６（Ａ）および図６（Ｂ）とは異なる構成の演算増幅回路を用いた積分回路である。演算増幅回路の非反転入力端子は、抵抗素子Ｒを介して第４の配線３１４（ＯＵＴ）に接続され、また容量素子Ｃを介して接地電位に接続される。演算増幅回路の出力端子は、演算増幅回路の反転入力端子に接続される。なお、抵抗素子Ｒと容量素子Ｃは、ＣＲ積分回路を構成する。また、演算増幅回路はユニティゲインバッファを構成する。
第４の配線３１４（ＯＵＴ）の電位をＶｉ、演算増幅回路の出力端子の電位をＶｏとすると、Ｖｏ＝（１／ＣＲ）∫Ｖｉｄｔとなる。なお、ＶｏはＶｉの値で飽和するが、ＣＲ積分回路により、入力信号Ｖｉに含まれるノイズ成分を平均化することができ、検出信号ＶｏのＳ／Ｎ比を向上することが可能である。
以上が、第４の配線３１４（ＯＵＴ）に接続して用いることのできる積分回路の構成の一例である。第４の配線３１４（ＯＵＴ）に上述の積分回路を接続することにより、検出信号のＳ／Ｎ比を高めることができ、より微弱な光を検出することができるため、放射線検出パネルの性能をより高めることができる。
（実施の形態３）
本実施の形態では、第１の出力回路１１１および第２の出力回路１１２を備える検出回路１１０について、実施の形態１とは異なる回路構成および当該回路構成における動作フローについて、図７から図１０を用いて説明する。
＜異なる回路構成および動作フロー（１）＞
第１の出力回路１１１および第２の出力回路１１２を備える検出回路１１０は、図７（Ａ）に示す構成であってもよい。検出回路の構成要素自体は同じであるが、光電変換素子３００の一方の電極が第３のトランジスタ３０３のソースまたはドレインの一方と電気的に接続され、光電変換素子３００の他方の電極が第１の配線３１１（ＰＲ）と電気的に接続される点で、図３（Ａ）に示す回路構成とは異なる。
なお、実施の形態１にて記載したように、第４の配線３１４（ＯＵＴ）に容量素子や積分回路を設ける構成、第１のトランジスタ３０１と第２のトランジスタ３０２の接続順を逆とする構成、第３のトランジスタ３０３にバックゲートを設けた構成としてもよい。
図７（Ａ）に示す検出回路の動作フローの一例について図７（Ｂ）に示すタイミングチャートを用いて説明する。
まず、時刻Ｔ１において、第１の配線３１１（ＰＲ）の電位（信号３１１Ｓ）を”Ｌｏｗ”、第６の配線３１６（ＴＸ）の電位（信号３１６Ｓ）を”Ｈｉｇｈ”（リセット動作開始）とすると、光電変換素子３００に順方向バイアスが印加され、第２の配線３１２（ＦＤ）の電位（信号３１２Ｓ）が”Ｌｏｗ”となる。すなわち、電荷蓄積部である第２の配線３１２（ＦＤ）の電位はリセット状態となる。なお、第４の配線３１４（ＯＵＴ）の電位（信号３１４Ｓ）は、”Ｈｉｇｈ”にプリチャージしておく。
次に、時刻Ｔ２において、第１の配線３１１（ＰＲ）の電位（信号３１１Ｓ）を”Ｈｉｇｈ”、第６の配線３１６（ＴＸ）の電位（信号３１６Ｓ）を”Ｈｉｇｈ”（リセット動作終了、蓄積動作開始）とすると、光電変換素子３００には逆方向バイアスが印加されるため、逆方向電流により、第２の配線３１２（ＦＤ）の電位（信号３１２Ｓ）が増加し始める。光電変換素子３００は、光が照射されると逆方向電流が増大するので、変換部１０１から照射される光の量に応じて第２の配線３１２（ＦＤ）の電位（信号３１２Ｓ）の増加速度は変化する。すなわち、変換部１０１から光電変換素子３００に照射される光の量に応じて、第１のトランジスタ３０１のソースとドレイン間のチャネル抵抗が変化する。
時刻Ｔ３以降の動作は、図３（Ｂ）に示すタイミングチャートと同様であり、時刻Ｔ５において、第４の配線３１４（ＯＵＴ）の電位を取得することで、蓄積動作中に変換部１０１から光電変換素子３００に照射された光の量を知ることができる。
＜異なる回路構成および動作フロー（２）＞
第１の出力回路１１１および第２の出力回路１１２を備える検出回路１１０は、図８に示す構成であってもよい。図８に示す検出回路は、図３（Ａ）に示す検出回路の構成に第４のトランジスタ３０４が加えられた構成であり、当該トランジスタのゲートは第１の配線３１１（ＰＲ）と電気的に接続され、ソースおよびはドレインの一方は第２の配線３１２（ＦＤ）と電気的に接続され、ソースおよびドレインの他方は第７の配線３１７と電気的に接続され、光電変換素子３００の一方の電極が第８の配線３１８と電気的に接続されている。ここで、第８の配線３１８は光電変換素子３００に常時逆バイアスを印加するための信号線（低電位線）である。また、第７の配線３１７は第２の配線３１２（ＦＤ）を高電位にリセットするための信号線（高電位線）である。
第４のトランジスタ３０４は、第２の配線３１２（ＦＤ）をリセットするためのリセットトランジスタとして機能する。したがって、図３（Ａ）に示す検出回路とは異なり、光電変換素子３００を介したリセット動作は行われず、該光電変換素子は常時逆バイアスが印加されている。第２の配線３１２（ＦＤ）のリセットは、第１の配線３１１（ＰＲ）の電位を”Ｈｉｇｈ”に制御することで行うことができ、図８に示す検出回路は、図３（Ａ）に示す検出回路と同じく、図３（Ｂ）に示すタイミングチャートで動作することができる。
第４のトランジスタ３０４は、非晶質シリコン、微結晶シリコン、多結晶シリコン、単結晶シリコンなどのシリコン半導体を用いて形成することも可能であるが、リーク電流が大きいと、電荷蓄積部で電荷が保持できる時間が十分でなくなってしまう。したがって、第３のトランジスタ３０３と同じく、オフ電流が極めて小さい特性を有する酸化物半導体材料で半導体層（少なくともチャネル形成領域）を形成したトランジスタを用いることが好ましい。
なお、実施の形態１にて記載したように、第４の配線３１４（ＯＵＴ）に容量素子や積分回路を設ける構成、第１のトランジスタ３０１と第２のトランジスタ３０２の接続順を逆とする構成、第３のトランジスタ３０３にバックゲートを設けた構成としてもよい。
＜異なる回路構成および動作フロー（３）＞
第１の出力回路１１１および第２の出力回路１１２を備える検出回路１１０は、図９（Ａ）に示す構成であってもよい。図９（Ａ）に示す検出回路は、図７（Ａ）に示す検出回路の構成に第４のトランジスタ３０４が加えられた構成であり、当該トランジスタのゲートは第１の配線３１１（ＰＲ）と電気的に接続され、ソースまたはドレインの一方は第２の配線３１２（ＦＤ）と電気的に接続され、ソースまたはドレインの他方は第７の配線３１７と電気的に接続され、光電変換素子３００の他方の電極が第８の配線３１８に電気的に接続される。ここで、第８の配線３１８は光電変換素子３００に常時逆バイアスを印加するための信号線（高電位線）である。また、第７の配線３１７は第２の配線３１２（ＦＤ）を低電位にリセットするための信号線（低電位線）である。
第４のトランジスタ３０４は、第２の配線３１２（ＦＤ）をリセットするためのリセットトランジスタとして機能する。したがって、図７（Ａ）に示す検出回路とは異なり、光電変換素子３００を介したリセット動作は行われず、該光電変換素子は常時逆バイアスが印加されている。第２の配線３１２（ＦＤ）のリセットは、第１の配線３１１（ＰＲ）の電位を”Ｈｉｇｈ”に制御することで行うことができる。
図９（Ａ）に示す検出回路は、図９（Ｂ）に示すタイミングチャートで動作することができる。
第４のトランジスタ３０４は、非晶質シリコン、微結晶シリコン、多結晶シリコン、単結晶シリコンなどのシリコン半導体を用いて形成することも可能であるが、リーク電流が大きいと、電荷蓄積部で電荷が保持できる時間が十分でなくなってしまう。したがって、第３のトランジスタ３０３と同じく、オフ電流が極めて小さい特性を有する酸化物半導体で形成したトランジスタを用いることが好ましい。
なお、実施の形態１にて記載したように、第４の配線３１４（ＯＵＴ）に容量素子や積分回路を設ける構成、第１のトランジスタ３０１と第２のトランジスタ３０２の接続順を逆とする構成、第３のトランジスタ３０３にバックゲートを設けた構成としてもよい。
＜異なる回路構成および動作フロー（４）＞
第１の出力回路１１１および第２の出力回路１１２を備える検出回路１１０は、図１０に示す構成であってもよい。図１０に示す検出回路の構成は、図８または図９（Ａ）の構成における光電変換素子３００を可変抵抗素子３３０に置き換えた構成である。当該可変抵抗素子３３０には、一対の電極と、その一対の電極間に設けられたｉ型の導電型を有する非晶質シリコン層を有する構成を用いることができる。当該ｉ型非晶質シリコン層は、光が照射されることにより抵抗が変化するため、光電変換素子３００を用いた場合と同様に第２の配線３１２（ＦＤ）の電位を変化させることができ、蓄積動作中に変換部１０１から可変抵抗素子３３０に照射された光の量を知ることができる。
なお、実施の形態１にて記載したように、第４の配線３１４（ＯＵＴ）に容量素子や積分回路を設ける構成、第１のトランジスタ３０１と第２のトランジスタ３０２の接続順を逆とする構成、第３のトランジスタ３０３にバックゲートを設けた構成としてもよい。
図１０に示す検出回路は、第８の配線３１８を低電位、第７の配線３１７を高電位とすれば、図３（Ｂ）のタイミングチャートに従って動作させることができる。また、第８の配線３１８を高電位、第７の配線３１７を低電位とすることで、図９（Ｂ）のタイミングチャートに従って動作させることができる。
以上、第１の出力回路１１１および第２の出力回路１１２を備える検出回路１１０には、上述のように様々な構成の検出回路を用いることができる。
（実施の形態４）
本実施の形態では、実施の形態１にて記載した、図３（Ａ）に示す検出回路のレイアウトの一例について、図１４を用いて説明する。
図１４（Ａ）は、図３（Ａ）に示す検出回路の上面図であり、図１４（Ｂ）は、図１４（Ａ）の一点鎖線Ａ１―Ａ２における断面図である。
検出回路は、絶縁膜１４６１が形成された基板１４６０上に、第１の配線３１１（ＰＲ）として機能する導電膜１４１１と、第２の配線３１２（ＦＤ）として機能する導電膜１４１２と、第３の配線３１３（ＶＲ）として機能する導電膜１４１３と、第４の配線３１４（ＯＵＴ）として機能する導電膜１４１４と、第５の配線３１５（ＳＥ）として機能する導電膜１４１５と、第６の配線３１６（ＴＸ）として機能する導電膜１４１６を有している。
光電変換素子３００は、順に積層されたｐ型の半導体膜１４０１、ｉ型の半導体膜１４０２、およびｎ型の半導体膜１４０３を有している。
第１の配線３１１（ＰＲ）として機能する導電膜１４１１は、光電変換素子３００の一対の電極の一方（アノード）として機能するｐ型の半導体膜１４０１に電気的に接続されている。
導電膜１４１８は、第３のトランジスタ３０３のゲートとして機能しており、さらに、第６の配線３１６（ＴＸ）として機能する導電膜１４１６に電気的に接続されている。
導電膜１４１９は、第３のトランジスタ３０３のソースおよびドレインの一方として機能する。
導電膜１４２０は、第３のトランジスタ３０３のソースおよびドレインの他方として機能する。
導電膜１４２１は、ｎ型の半導体膜１４０３と導電膜１４１９に電気的に接続されている。
導電膜１４２２は、第１のトランジスタ３０１のゲートとして機能し、さらに、導電膜１４２０に電気的に接続されている。なお、導電膜１４２０および導電膜１４２２が、図３（Ａ）に記載した検出回路の備える第２の配線３１２（ＦＤ）に相当する。
導電膜１４２３は、第１のトランジスタ３０１のソースおよびドレインの一方として機能しており、さらに、第３の配線３１３（ＶＲ）として機能する導電膜１４１３に電気的に接続されている。
導電膜１４２４は、第１のトランジスタ３０１のソースおよびドレインの他方、ならびに第２のトランジスタ３０２のソースおよびドレインの一方として機能する。
導電膜１４２５は、第２のトランジスタ３０２のソースおよびドレインの他方として機能しており、さらに、第４の配線３１４（ＯＵＴ）として機能する導電膜１４１４に電気的に接続されている。
導電膜１４２６は、第２のトランジスタ３０２のゲートとして機能しており、さらに、第５の配線３１５（ＳＥ）として機能する導電膜１４１５に電気的に接続されている。
導電膜１４１３、導電膜１４１４、導電膜１４１８、導電膜１４２２および導電膜１４２６は、絶縁表面上に形成された一つの導電膜を所望の形状に加工することで形成することができる。導電膜１４１３、導電膜１４１４、導電膜１４１８、導電膜１４２２および導電膜１４２６上には、ゲート絶縁膜１４２８が形成されている。ゲート絶縁膜１４２８上には、半導体層１４５１〜１４５３が形成されている。半導体層１４５１〜１４５３は、第１〜第３のトランジスタ３０１〜３０３の半導体層である。また、導電膜１４１１、導電膜１４１５、導電膜１４１６、導電膜１４１９、導電膜１４２０、導電膜１４２３、導電膜１４２４および導電膜１４２５は、半導体層１４５１〜１４５３およびゲート絶縁膜１４２８上に形成された一つの導電膜を所望の形状に加工することで形成することができる。
また、導電膜１４１１、導電膜１４１５、導電膜１４１６、導電膜１４１９、導電膜１４２０、導電膜１４２３、導電膜１４２４および導電膜１４２５の上には、絶縁膜１４８１および絶縁膜１４８２が形成され、絶縁膜１４８１および絶縁膜１４８２の上に、導電膜１４２１が形成される。
第３のトランジスタ３０３の半導体層１４５３には、酸化物半導体を用いることが好ましい。光電変換素子３００に光が照射されることにより生成された電荷を電荷蓄積部で長時間保持するためには、電荷蓄積部と電気的に接続される第３のトランジスタ３０３をオフ電流が極めて低いトランジスタで構成する必要がある。そのため、半導体層１４５３として酸化物半導体材料を用いることで検出回路の性能を高めることができる。なお、電荷蓄積部とは、検出回路における第２の配線３１２（ＦＤ）を指す。
また、検出回路は、トランジスタなどの素子と光電変換素子３００が重畳する構成としてもよい。このような構成とすることで、画素密度を高めることができ、撮像装置の解像度を高めることができる。また、光電変換素子３００の面積を増大させることができるため、撮像装置の感度を高めることもできる。
本実施の形態は、本明細書で示す他の実施の形態と適宜組み合わせることができる。
（実施の形態５）
本実施の形態では、実施の形態１にて記載した、「チャネル形成領域に酸化物半導体材料を用いたトランジスタ」について、当該トランジスタの構造、トランジスタの半導体層に用いる材料、形成方法および構成について説明する。
＜トランジスタの構造＞
トランジスタの構造は、例えば、図１４（Ａ）、（Ｂ）のように半導体層１４５３を有する第３のトランジスタ３０３の上面図および断面図に示す構造とすることができる。なお、当該構造は、チャネルエッチ型のボトムゲート構造を一例として示したが、チャネル保護型のボトムゲート構造、ノンセルフアライン型のトップゲート構造、またはセルフアライン型のトップゲート構造など、公知の様々な構造を用いることができる。
＜半導体層に用いる材料＞
半導体層に用いる酸化物半導体材料としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物半導体材料を用いたトランジスタの電気的特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種または複数種を含んでいてもよい。
例えば、酸化物半導体材料として、酸化インジウム、酸化スズ、酸化亜鉛、Ｉｎ−Ｚｎ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、Ｉｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。Ｉｎ−Ｇａ−Ｚｎ系酸化物は、無電界時の抵抗が十分に高くオフ電流を十分に小さくすることが可能であり、また、移動度も高いため、放射線検出パネルのトランジスタに用いる半導体材料としては好適である。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
また、酸化物半導体材料として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、ＭｎおよびＣｏから選ばれた一の金属元素又は複数の金属元素を示す。また、酸化物半導体材料として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
＜半導体層の形成方法＞
酸化物半導体材料を用いて形成する膜（以下、「酸化物半導体膜」と記載する。）は、例えば、スパッタリング法や電子ビーム蒸着法などのＰＶＤ法などを用いて酸化物半導体膜を成膜し、当該膜上にフォトリソグラフィ法などによりレジストマスクを形成した後に、ドライエッチング法やウェットエッチング法などを用いて酸化物半導体膜を選択的に除去することにより、半導体層を形成することができる。
なお、酸化物半導体膜に水素が多量に含まれると、酸化物半導体と結合することによって、水素の一部がドナーとなり、キャリアである電子を生じてしまう。これにより、トランジスタのしきい値電圧がマイナス方向にシフトしてしまう。そのため、酸化物半導体膜において、水素濃度は、５×１０１８ａｔｏｍｓ／ｃｍ３未満、好ましくは１×１０１８ａｔｏｍｓ／ｃｍ３以下、より好ましくは５×１０１７ａｔｏｍｓ／ｃｍ３以下、更に好ましくは１×１０１６ａｔｏｍｓ／ｃｍ３以下とすることが望ましい。なお、上述の半導体層中の水素濃度は、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）で測定されるものである。
このため、酸化物半導体膜を成膜する際は、成膜に用いるガスとして、水、水素、水酸基又は水素化物などの不純物が含まれないことが好ましい。
例えば、純度が６Ｎ以上好ましくは７Ｎ以上（即ち、ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）の成膜ガスを用いる。あるいは、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いることが望ましい。
また、成膜室内の水分（水、水蒸気、水素、水酸基または水酸化物を含む）を除去するために、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段は、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる水素、水分などの不純物の濃度を低減できる。
加えて、酸化物半導体膜には窒素も極力含まれていないことが好ましい。これは、水素の場合と同様に、酸化物半導体と結合することによって、窒素の一部がドナーとなり、キャリアである電子を生じてしまうためである。そのため、半導体層を加熱してＴＤＳ測定を行った場合において、当該膜からのアンモニア分子の放出量のピークが５．０×１０２１［分子／ｃｍ３］以下、好ましくは１．０×１０２１［分子／ｃｍ３］以下、より好ましくは８．０×１０２０［分子／ｃｍ３］以下である膜を用いることが望ましい。
更に、酸化物半導体膜は、アルカリ金属またはアルカリ土類金属の濃度が、１×１０１８ａｔｏｍｓ／ｃｍ３以下、さらに好ましくは２×１０１６ａｔｏｍｓ／ｃｍ３以下であることが望ましい。これは、上述の水素や窒素と同様に、アルカリ金属およびアルカリ土類金属が、酸化物半導体と結合するとキャリアが生成されることがあり、トランジスタのオフ電流の上昇の原因となるためである。
上述の酸化物半導体膜は、単結晶酸化物半導体膜と非単結晶酸化物半導体膜とに大別される。非単結晶酸化物半導体膜とは、非晶質酸化物半導体膜、微結晶酸化物半導体膜、多結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜などをいう。なお、酸化物半導体膜は、例えば、非晶質酸化物半導体膜、微結晶酸化物半導体膜、ＣＡＡＣ−ＯＳ膜のうち、二種以上を有する積層膜であってもよい。
非晶質酸化物半導体膜は、膜中における原子配列が不規則であり、結晶成分を有さない酸化物半導体膜である。微小領域においても結晶部を有さず、膜全体が完全な非晶質構造の酸化物半導体膜が典型である。
微結晶酸化物半導体膜は、例えば、１ｎｍ以上１０ｎｍ未満の大きさの微結晶（ナノ結晶ともいう。）を含む。従って、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも原子配列の規則性が高い。そのため、微結晶酸化物半導体膜は、非晶質酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。
好ましくは、酸化物半導体膜は、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜とする。
ＣＡＡＣ−ＯＳ膜は、複数の結晶部を有する酸化物半導体膜の一つであり、ほとんどの結晶部は、一辺が１００ｎｍ未満の立方体内に収まる。従って、ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、一辺が１０ｎｍ未満、５ｎｍ未満または３ｎｍ未満の立方体内に収まる大きさの場合も含まれる。ＣＡＡＣ−ＯＳ膜は、微結晶酸化物半導体膜よりも欠陥準位密度が低いという特徴がある。以下、ＣＡＡＣ−ＯＳ膜について詳細な説明を行う。
なお、以下の説明において、「平行」とは、二つの直線が−１０°以上１０°以下の角度で配置されている状態をいう。従って、−５°以上５°以下の場合も含まれる。また、「垂直」とは、二つの直線が８０°以上１００°以下の角度で配置されている状態をいう。従って、８５°以上９５°以下の場合も含まれる。
ＣＡＡＣ−ＯＳ膜を透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）によって観察すると、結晶部同士の明確な境界、即ち結晶粒界（グレインバウンダリーともいう。）を確認することができない。そのため、ＣＡＡＣ−ＯＳ膜は、結晶粒界に起因する電子移動度の低下が起こりにくいといえる。
ＣＡＡＣ−ＯＳ膜を、試料面と概略平行な方向からＴＥＭによって観察（断面ＴＥＭ観察）すると、結晶部において、金属原子が層状に配列していることを確認できる。金属原子の各層は、ＣＡＡＣ−ＯＳ膜の膜を形成する面（被形成面ともいう。）または上面の凹凸を反映した形状であり、ＣＡＡＣ−ＯＳ膜の被形成面または上面と平行に配列する。
一方、ＣＡＡＣ−ＯＳ膜を、試料面と概略垂直な方向からＴＥＭによって観察（平面ＴＥＭ観察）すると、結晶部において、金属原子が三角形状または六角形状に配列していることを確認できる。しかしながら、異なる結晶部間で、金属原子の配列に規則性は見られない。
断面ＴＥＭ観察および平面ＴＥＭ観察より、ＣＡＡＣ−ＯＳ膜の結晶部は配向性を有していることがわかる。
ＣＡＡＣ−ＯＳ膜に対し、Ｘ線回折（ＸＲＤ：Ｘ−Ｒａｙ Ｄｉｆｆｒａｃｔｉｏｎ）装置を用いて構造解析を行うと、例えばＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、回折角（２θ）が３１°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（００９）面に帰属されることから、ＣＡＡＣ−ＯＳ膜の結晶がｃ軸配向性を有し、ｃ軸が被形成面または上面に概略垂直な方向を向いていることが確認できる。
一方、ＣＡＡＣ−ＯＳ膜に対し、ｃ軸に概略垂直な方向からＸ線を入射させるｉｎ−ｐｌａｎｅ法による解析では、２θが５６°近傍にピークが現れる場合がある。このピークは、ＩｎＧａＺｎＯ４の結晶の（１１０）面に帰属される。ＩｎＧａＺｎＯ４の単結晶酸化物半導体膜であれば、２θを５６°近傍に固定し、試料面の法線ベクトルを軸（φ軸）として試料を回転させながら分析（φスキャン）を行うと、（１１０）面と等価な結晶面に帰属されるピークが６本観察される。これに対し、ＣＡＡＣ−ＯＳ膜の場合は、２θを５６°近傍に固定してφスキャンした場合でも、明瞭なピークが現れない。
以上のことから、ＣＡＡＣ−ＯＳ膜では、異なる結晶部間ではａ軸およびｂ軸の配向は不規則であるが、ｃ軸配向性を有し、かつｃ軸が被形成面または上面の法線ベクトルに平行な方向を向いていることがわかる。従って、前述の断面ＴＥＭ観察で確認された層状に配列した金属原子の各層は、結晶のａｂ面に平行な面である。
なお、結晶部は、ＣＡＡＣ−ＯＳ膜を成膜した際、または加熱処理などの結晶化処理を行った際に形成される。上述したように、結晶のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルに平行な方向に配向する。従って、例えば、ＣＡＡＣ−ＯＳ膜の形状をエッチングなどによって変化させた場合、結晶のｃ軸がＣＡＡＣ−ＯＳ膜の被形成面または上面の法線ベクトルと平行にならないこともある。
また、ＣＡＡＣ−ＯＳ膜中の結晶化度が均一でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の結晶部が、ＣＡＡＣ−ＯＳ膜の上面近傍からの結晶成長によって形成される場合、上面近傍の領域は、被形成面近傍の領域よりも結晶化度が高くなることがある。また、ＣＡＡＣ−ＯＳ膜に不純物を添加する場合、不純物が添加された領域の結晶化度が変化し、部分的に結晶化度の異なる領域が形成されることもある。
なお、ＩｎＧａＺｎＯ４の結晶を有するＣＡＡＣ−ＯＳ膜のｏｕｔ−ｏｆ−ｐｌａｎｅ法による解析では、２θが３１°近傍のピークの他に、２θが３６°近傍にもピークが現れる場合がある。２θが３６°近傍のピークは、ＣＡＡＣ−ＯＳ膜中の一部に、ｃ軸配向性を有さない結晶が含まれることを示している。ＣＡＡＣ−ＯＳ膜は、２θが３１°近傍にピークを示し、２θが３６°近傍にピークを示さないことが好ましい。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面を境界として劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子としてスパッタリング用ターゲットから剥離することがある。この場合、当該平板状（またはペレット状）のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板付着後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは１５０℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。成膜ガス中の酸素割合を高めることで、ＣＡＡＣ−ＯＳ膜中に余分な原子（例えば、希ガス原子など）が含まれないため、ＣＡＡＣ−ＯＳ膜が形成されやすくなる。
スパッタリング用ターゲットの一例として、Ｉｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットについて以下に示す。
ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末を所定のｍｏｌ数比で混合し、加圧処理後、１０００℃以上１５００℃以下の温度で加熱処理をすることで多結晶であるＩｎ−Ｇａ−Ｚｎ−Ｏ化合物ターゲットとする。なお、Ｘ、ＹおよびＺは任意の正数である。ここで、所定のｍｏｌ数比は、例えば、ＩｎＯＸ粉末、ＧａＯＹ粉末およびＺｎＯＺ粉末が、２：２：１、８：４：３、３：１：１、１：１：１、４：２：３または３：１：２である。なお、粉末の種類、およびその混合するｍｏｌ数比は、作製するスパッタリング用ターゲットによって適宜変更すればよい。
＜半導体層の構造＞
半導体層は、上述の材料および方法を用いて成膜した単層の酸化物半導体膜でもよいし、複数の酸化物半導体膜が積層された構造でもよい。例えば、半導体層を、第１の酸化物半導体膜、第２の酸化物半導体膜および第３の酸化物半導体膜の積層として、各々を異なる組成としてもよい。
例えば、第１の酸化物半導体膜、第２の酸化物半導体膜および第３の酸化物半導体膜の構成元素を同一とし、組成を異ならせてもよい。例えば、第１の酸化物半導体膜および第３の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：１：１とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。また、第１の酸化物半導体膜および第３の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝１：３：２とし、第２の酸化物半導体膜の原子数比をＩｎ：Ｇａ：Ｚｎ＝３：１：２としてもよい。
この時、第２の酸化物半導体膜はＩｎとＧａの含有率をＩｎ＞Ｇａとするとよい。また第１の酸化物半導体膜および第３の酸化物半導体膜のＩｎとＧａの含有率をＩｎ≦Ｇａとするとよい。
酸化物半導体では主として重金属のｓ軌道がキャリア伝導に寄与しており、Ｉｎの含有率を多くすることによりｓ軌道のオーバーラップが多くなる傾向があるため、Ｉｎ＞Ｇａの組成となる酸化物はＩｎ≦Ｇａの組成となる酸化物と比較して高い移動度を備える。また、ＧａはＩｎと比較して酸素欠損の形成エネルギーが大きく酸素欠損が生じにくいため、Ｉｎ≦Ｇａの組成となる酸化物はＩｎ＞Ｇａの組成となる酸化物と比較して安定した特性を備える。
なお、酸化物半導体膜に接して酸化物半導体膜とは異なる膜（図１４（Ｂ）では、絶縁膜１４８１やゲート絶縁膜１４２８など）を形成する際に、酸化物半導体膜に接して形成される膜から酸化物半導体膜中に不純物が拡散する恐れがある。たとえば、絶縁膜１４８１やゲート絶縁膜１４２８中に含まれるシリコンやカーボンなどが酸化物半導体膜中に拡散すると、トランジスタの電気特性に悪影響を及ぼす可能性がある。
しかしながら、上述のように酸化物半導体膜を積層構造とし、高い移動度を備える酸化物半導体膜（つまり、Ｉｎ＞Ｇａの組成となる酸化物半導体膜。本実施の形態では第２の酸化物半導体膜に相当する。）に接して、当該酸化物半導体膜よりも酸素欠損が少なく安定した特性を備える酸化物半導体膜（つまり、Ｉｎ≦Ｇａの組成となる酸化物半導体膜。本実施の形態では第１の酸化物半導体膜および第３の酸化物半導体膜に相当する。）を形成し、酸化物半導体膜に接する膜（図１４（Ｂ）では、絶縁膜１４８１やゲート絶縁膜１４２８など）から高い移動度を備える酸化物半導体膜を離すことにより、不純物拡散に起因したトランジスタの電気特性（例えば、移動度の低下など）の悪影響を抑制することができる。したがって、トランジスタの移動度および信頼性を高めることが可能となる。
本実施の形態で説明した酸化物半導体膜で半導体層を形成したトランジスタを検出回路１１０の少なくとも一部に用いることで、変換部１０１からの光の入射量に基づいて生成された第１のデータを第１の出力回路１１１内で、第２のデータを第２の出力回路１１２内で保持しておくことができるため、放射線検出パネル１００は、変換部１０１の性能に依らず正確な画素信号を生成するための信号を出力できるものとなる。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
１００ 放射線検出パネル
１０１ 変換部
１０２ 検出部
１０３ 放射線照射源
１０４ 放射線
１０５ 光
１０６ 被検出物
１１０ 検出回路
１１１ 第１の出力回路
１１２ 第２の出力回路
３００ 光電変換素子
３０１ 第１のトランジスタ
３０２ 第２のトランジスタ
３０３ 第３のトランジスタ
３０４ 第４のトランジスタ
３１１ 第１の配線
３１２ 第２の配線
３１３ 第３の配線
３１４ 第４の配線
３１５ 第５の配線
３１６ 第６の配線
３１７ 第７の配線
３１８ 第８の配線
３３０ 可変抵抗素子
１１００ 領域
１１０１ 領域
１２００ 領域
１２０１ 領域
１３００ 放射線撮像装置
１３０１ 画素信号生成部
１３０２ 外部出力端子
１４０１ 半導体膜
１４０２ 半導体膜
１４０３ 半導体膜
１４１１ 導電膜
１４１２ 導電膜
１４１３ 導電膜
１４１４ 導電膜
１４１５ 導電膜
１４１６ 導電膜
１４１８ 導電膜
１４１９ 導電膜
１４２０ 導電膜
１４２１ 導電膜
１４２２ 導電膜
１４２３ 導電膜
１４２４ 導電膜
１４２５ 導電膜
１４２６ 導電膜
１４２８ ゲート絶縁膜
１４５１〜１４５３ 半導体層
１４６０ 基板
１４６１ 絶縁膜
１４８１ 絶縁膜
１４８２ 絶縁膜

Claims (7)

  1. 放射線を光に変換する変換部と、
    第１の出力回路及び第２の出力回路を有する検出回路を複数備える検出部と、
    を有し、
    前記第１の出力回路及び前記第２の出力回路はそれぞれ、
    前記変換部からの光の入射により電荷を生成する光電変換素子と、
    前記電荷の量に応じてゲートの電位が変動する第１のトランジスタと、
    前記第１のトランジスタから出力される信号を制御する第２のトランジスタと、
    前記第１のトランジスタのゲートの電位を保持し、チャネル形成領域に酸化物半導体材料が用いられた第３のトランジスタと、
    を有し、
    前記第１の出力回路は、放射線の非照射期間において、前記光電変換素子で生成された電荷の量に応じた第１のデータを生成し、また、前記第１のデータを前記第１の出力回路内に保持し、
    前記第２の出力回路は、放射線の照射期間において、前記光電変換素子で生成された電荷の量に応じた第２のデータを生成し、また、前記第２のデータを前記第２の出力回路内に保持し、
    前記検出部は、前記検出部の備える前記第１の出力回路の全てにおいて前記第１のデータが、前記第２の出力回路の全てにおいて前記第２のデータが保持された後に、各々の前記検出回路から、前記第１のデータを用いて生成した第１の信号および前記第２のデータを用いて生成した第２の信号を出力することを特徴とする放射線検出パネル。
  2. 放射線を光に変換する変換部と、
    第１の出力回路及び第２の出力回路を有する検出回路を複数備える検出部と、
    を有し、
    前記第１の出力回路及び前記第２の出力回路はそれぞれ、
    一対の電極の一方が第１の配線と、一対の電極の他方が第３のトランジスタのソースおよびドレインの一方と電気的に接続され、前記変換部からの光の入射により電荷を生成する光電変換素子と、
    ソースおよびドレインの一方が第２の配線と、ソースおよびドレインの他方が第２のトランジスタのソースおよびドレインの一方と電気的に接続された第１のトランジスタと、
    ソースおよびドレインの他方が第３の配線と、ゲートが第４の配線と電気的に接続された第２のトランジスタと、
    ソースおよびドレインの他方が前記第１のトランジスタのゲートと、ゲートが第５の配線と電気的に接続され、チャネル形成領域に酸化物半導体材料が用いられた前記第３のトランジスタと、
    を有し、
    前記第１の出力回路は、前記放射線の非照射期間において、前記変換部からの光の入射量に基づいた第１のデータを生成し、また、前記第１のデータを前記第１の出力回路内に保持し、
    前記第２の出力回路は、前記放射線の照射期間において、前記変換部からの光の入射量に基づいた第２のデータを生成し、また、前記第２のデータを前記第２の出力回路内に保持し、
    前記検出部は、前記検出部の備える前記第１の出力回路の全てにおいて前記第１のデータが、前記第２の出力回路の全てにおいて前記第２のデータが保持された後に、各々の前記検出回路から、前記第１のデータを用いて生成した第１の信号および前記第２のデータを用いて生成した第２の信号を出力することを特徴とする放射線検出パネル。
  3. １つの前記検出回路において、前記第１の出力回路と前記第２の出力回路が隣接して設けられている、請求項１または請求項２に記載の放射線検出パネル。
  4. 前記第１の出力回路における光の検出時間が、前記第２の出力回路における光の検出時間以下である、請求項１乃至請求項３のいずれか一項に記載の放射線検出パネル。
  5. 前記第１のトランジスタおよび前記第２のトランジスタの少なくともいずれか一方が、チャネル形成領域に酸化物半導体材料が用いられていることを特徴とする、請求項１乃至請求項４のいずれか一項に記載の放射線検出パネル。
  6. 放射線照射源と、
    請求項１乃至請求項５のいずれか一項に記載の放射線検出パネルと、
    前記放射線検出パネルから出力される前記第１の信号と前記第２の信号の差分を用いて画素信号を生成する画素信号生成部と、
    を有する放射線撮像装置。
  7. 請求項６に記載の放射線撮像装置において、
    前記放射線照射源がＸ線照射源であり、
    前記放射線検出パネルの備える前記変換部がＸ線を可視光に変換するシンチレータである画像診断装置。
JP2013166455A 2012-08-24 2013-08-09 放射線検出パネル、放射線撮像装置および画像診断装置 Expired - Fee Related JP6151126B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013166455A JP6151126B2 (ja) 2012-08-24 2013-08-09 放射線検出パネル、放射線撮像装置および画像診断装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012184985 2012-08-24
JP2012184985 2012-08-24
JP2013166455A JP6151126B2 (ja) 2012-08-24 2013-08-09 放射線検出パネル、放射線撮像装置および画像診断装置

Publications (2)

Publication Number Publication Date
JP2014059293A JP2014059293A (ja) 2014-04-03
JP6151126B2 true JP6151126B2 (ja) 2017-06-21

Family

ID=50147992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013166455A Expired - Fee Related JP6151126B2 (ja) 2012-08-24 2013-08-09 放射線検出パネル、放射線撮像装置および画像診断装置

Country Status (5)

Country Link
US (1) US9204849B2 (ja)
JP (1) JP6151126B2 (ja)
KR (1) KR102069683B1 (ja)
DE (1) DE102013216406B4 (ja)
TW (1) TWI593990B (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013217278B4 (de) * 2012-09-12 2017-03-30 Semiconductor Energy Laboratory Co., Ltd. Photodetektorschaltung, Bildgebungsvorrichtung und Verfahren zum Ansteuern einer Photodetektorschaltung
JP6257916B2 (ja) * 2013-04-26 2018-01-10 東芝メディカルシステムズ株式会社 光検出装置、放射線検出装置、放射線分析装置及び光検出方法
TWI635750B (zh) 2013-08-02 2018-09-11 半導體能源研究所股份有限公司 攝像裝置以及其工作方法
US9360564B2 (en) 2013-08-30 2016-06-07 Semiconductor Energy Laboratory Co., Ltd. Imaging device
US9674470B2 (en) 2014-04-11 2017-06-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for driving semiconductor device, and method for driving electronic device
KR20220100106A (ko) 2014-06-09 2022-07-14 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치
TW202243228A (zh) 2014-06-27 2022-11-01 日商半導體能源研究所股份有限公司 攝像裝置及電子裝置
US9729809B2 (en) 2014-07-11 2017-08-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of semiconductor device or electronic device
US10126433B2 (en) 2014-11-10 2018-11-13 Halliburton Energy Services, Inc. Energy detection apparatus, methods, and systems
KR20160144314A (ko) 2015-06-08 2016-12-16 가부시키가이샤 한도오따이 에네루기 켄큐쇼 촬상 장치 및 그 동작 방법, 및 전자 기기
WO2018201308A1 (en) 2017-05-03 2018-11-08 Shenzhen Xpectvision Technology Co., Ltd. Method of making radiation detector
KR102637438B1 (ko) 2017-06-27 2024-02-15 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 전자 부품
WO2019084704A1 (en) * 2017-10-30 2019-05-09 Shenzhen Xpectvision Technology Co., Ltd. Dark noise compensation in radiation detector
US10802164B2 (en) 2018-02-05 2020-10-13 Rhombus Holdings Llc Method and apparatus for performing pattern recognition for a tunable sensor system to detect neutron and gamma particles
WO2021016747A1 (en) * 2019-07-26 2021-02-04 Shenzhen Xpectvision Technology Co., Ltd. Radiation detector with scintillator
US11925497B2 (en) 2021-09-01 2024-03-12 Mazor Robotics Ltd. Systems, methods, and devices for multiple exposures imaging
CN117740145A (zh) * 2022-09-15 2024-03-22 无锡中科德芯感知科技有限公司 线列光电焦平面探测器及其制作方法

Family Cites Families (133)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3897826B2 (ja) 1994-08-19 2007-03-28 株式会社半導体エネルギー研究所 アクティブマトリクス型の表示装置
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JPH09298305A (ja) 1996-05-08 1997-11-18 Semiconductor Energy Lab Co Ltd 薄膜トランジスタおよびかかる薄膜トランジスタを有する液晶表示装置
DE19631624C1 (de) * 1996-08-05 1997-10-23 Siemens Ag Röntgendiagnostikeinrichtung
KR100246358B1 (ko) * 1997-09-25 2000-03-15 김영환 전자셔터를 구비한 액티브 픽셀 센서
JPH11316428A (ja) 1998-01-30 1999-11-16 Konica Corp Ｘ線画像形成方法及びｘ線画像形成システム
US6198799B1 (en) 1998-01-30 2001-03-06 Konica Corporation X-ray image forming method and x-ray image forming system
JP3868621B2 (ja) * 1998-03-17 2007-01-17 株式会社東芝 画像取得装置、画像取得方法、及び記録媒体
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
US6747638B2 (en) 2000-01-31 2004-06-08 Semiconductor Energy Laboratory Co., Ltd. Adhesion type area sensor and display device having adhesion type area sensor
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
JP4403687B2 (ja) 2002-09-18 2010-01-27 ソニー株式会社 固体撮像装置およびその駆動制御方法
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
SG115733A1 (en) 2004-03-12 2005-10-28 Semiconductor Energy Lab Thin film transistor, semiconductor device, and method for manufacturing the same
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
EP2413366B1 (en) 2004-03-12 2017-01-11 Japan Science And Technology Agency A switching element of LCDs or organic EL displays
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
CN101057339B (zh) 2004-11-10 2012-12-26 佳能株式会社 无定形氧化物和场效应晶体管
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
CN101057338B (zh) 2004-11-10 2011-03-16 佳能株式会社 采用无定形氧化物的场效应晶体管
KR100953596B1 (ko) 2004-11-10 2010-04-21 캐논 가부시끼가이샤 발광장치
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
JP4325557B2 (ja) 2005-01-04 2009-09-02 ソニー株式会社 撮像装置および撮像方法
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI569441B (zh) 2005-01-28 2017-02-01 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI472037B (zh) 2005-01-28 2015-02-01 Semiconductor Energy Lab 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
WO2006105077A2 (en) 2005-03-28 2006-10-05 Massachusetts Institute Of Technology Low voltage thin film transistor with high-k dielectric material
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
FR2888989B1 (fr) 2005-07-21 2008-06-06 St Microelectronics Sa Capteur d'images
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP4965931B2 (ja) * 2005-08-17 2012-07-04 キヤノン株式会社 放射線撮像装置、放射線撮像システム、その制御方法、及び制御プログラム
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
KR20090115222A (ko) 2005-11-15 2009-11-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체장치 제조방법
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
JP4882404B2 (ja) * 2006-02-14 2012-02-22 株式会社島津製作所 放射線撮像装置および放射線検出信号処理方法
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
JP5043448B2 (ja) * 2006-03-10 2012-10-10 キヤノン株式会社 放射線撮像装置及び放射線撮像システム
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7663165B2 (en) 2006-08-31 2010-02-16 Aptina Imaging Corporation Transparent-channel thin-film transistor-based pixels for high-performance image sensors
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
CN101663762B (zh) 2007-04-25 2011-09-21 佳能株式会社 氧氮化物半导体
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
JP2009082194A (ja) * 2007-09-27 2009-04-23 Fujifilm Corp 放射線変換パネル及び該放射線変換パネルを用いた放射線画像撮影方法
KR20090040158A (ko) 2007-10-19 2009-04-23 삼성전자주식회사 투명한 트랜지스터를 구비한 시모스 이미지 센서
JP5215158B2 (ja) 2007-12-17 2013-06-19 富士フイルム株式会社 無機結晶性配向膜及びその製造方法、半導体デバイス
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
US8941617B2 (en) 2008-11-07 2015-01-27 Semiconductor Energy Laboratory Co., Ltd. Image input-output device with color layer between photodetector and display elements to improve the accuracy of reading images in color
JP5100670B2 (ja) 2009-01-21 2012-12-19 株式会社半導体エネルギー研究所 タッチパネル、電子機器
US8525122B2 (en) * 2009-03-26 2013-09-03 Koninklijke Philips N.V. Data acquisition
KR102471810B1 (ko) 2010-01-15 2022-11-29 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 이를 구동하는 방법
DE112011100842T5 (de) 2010-03-08 2013-01-17 Semiconductor Energy Laboratory Co., Ltd. Halbleiterbauelement und Verfahren zu dessen Herstellung
CN105304661B (zh) 2010-03-12 2018-08-14 株式会社半导体能源研究所 半导体装置
CN102782622B (zh) 2010-03-12 2016-11-02 株式会社半导体能源研究所 显示装置的驱动方法
JP5548263B2 (ja) * 2010-05-27 2014-07-16 パナソニック株式会社 固体撮像素子および固体撮像素子の駆動方法
US9473714B2 (en) 2010-07-01 2016-10-18 Semiconductor Energy Laboratory Co., Ltd. Solid-state imaging device and semiconductor display device
JP5672853B2 (ja) * 2010-08-25 2015-02-18 ソニー株式会社 放射線撮像装置
KR101372637B1 (ko) * 2010-09-06 2014-03-10 가부시키가이샤 시마쓰세사쿠쇼 방사선 검출기
JP2012256819A (ja) * 2010-09-08 2012-12-27 Semiconductor Energy Lab Co Ltd 半導体装置
JP5925475B2 (ja) 2010-12-09 2016-05-25 株式会社半導体エネルギー研究所 光検出回路
JP5830867B2 (ja) * 2011-02-03 2015-12-09 ソニー株式会社 放射線撮像装置および放射線撮像表示システム
JP2012184985A (ja) 2011-03-04 2012-09-27 Panasonic Corp 分散型発電システム

Also Published As

Publication number Publication date
TWI593990B (zh) 2017-08-01
US9204849B2 (en) 2015-12-08
DE102013216406A1 (de) 2014-03-27
TW201415062A (zh) 2014-04-16
US20140056405A1 (en) 2014-02-27
KR20140026255A (ko) 2014-03-05
JP2014059293A (ja) 2014-04-03
DE102013216406B4 (de) 2020-02-06
KR102069683B1 (ko) 2020-01-23

Similar Documents

Publication Publication Date Title
JP6151126B2 (ja) 放射線検出パネル、放射線撮像装置および画像診断装置
KR102229963B1 (ko) 촬상 장치 및 그 구동 방법
US9035301B2 (en) Imaging device
US9341722B2 (en) Imaging device
Tokuda et al. Preparation and characterization of polycrystalline CdZnTe films for large-area, high-sensitivity X-ray detectors
JP2006165530A (ja) センサ及び非平面撮像装置
US9190448B2 (en) Imaging device and operation method thereof
JP2022507204A (ja) エッジオン光子計数検出器
JP7114291B2 (ja) 光電変換素子の作製方法
JP2015056585A (ja) 電磁波検出素子および電磁波検出装置
JP2017078634A (ja) 放射線検出器およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160713

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170516

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170524

R150 Certificate of patent or registration of utility model

Ref document number: 6151126

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees