JP6128775B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6128775B2
JP6128775B2 JP2012177276A JP2012177276A JP6128775B2 JP 6128775 B2 JP6128775 B2 JP 6128775B2 JP 2012177276 A JP2012177276 A JP 2012177276A JP 2012177276 A JP2012177276 A JP 2012177276A JP 6128775 B2 JP6128775 B2 JP 6128775B2
Authority
JP
Japan
Prior art keywords
film
oxide film
oxide
oxide semiconductor
metal oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012177276A
Other languages
English (en)
Other versions
JP2013062495A (ja
JP2013062495A5 (ja
Inventor
野村　昌史
昌史 野村
岡崎　健一
健一 岡崎
宮本　敏行
敏行 宮本
貴士 羽持
貴士 羽持
山崎　舜平
舜平 山崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Priority to JP2012177276A priority Critical patent/JP6128775B2/ja
Publication of JP2013062495A publication Critical patent/JP2013062495A/ja
Publication of JP2013062495A5 publication Critical patent/JP2013062495A5/ja
Application granted granted Critical
Publication of JP6128775B2 publication Critical patent/JP6128775B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6729—Thin-film transistors [TFT] characterised by the electrodes
    • H10D30/6737—Thin-film transistors [TFT] characterised by the electrodes characterised by the electrode materials
    • H10D30/6739—Conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/01—Manufacture or treatment
    • H10D30/021—Manufacture or treatment of FETs having insulated gates [IGFET]
    • H10D30/031—Manufacture or treatment of FETs having insulated gates [IGFET] of thin-film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/6704—Thin-film transistors [TFT] having supplementary regions or layers in the thin films or in the insulated bulk substrates for controlling properties of the device
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00—Field-effect transistors [FET]
    • H10D30/60—Insulated-gate field-effect transistors [IGFET]
    • H10D30/67—Thin-film transistors [TFT]
    • H10D30/674—Thin-film transistors [TFT] characterised by the active materials
    • H10D30/6755—Oxide semiconductors, e.g. zinc oxide, copper aluminium oxide or cadmium stannate
    • H10D30/6756—Amorphous oxide semiconductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00—Electrodes of devices having potential barriers
    • H10D64/60—Electrodes characterised by their materials
    • H10D64/66—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes
    • H10D64/68—Electrodes having a conductor capacitively coupled to a semiconductor by an insulator, e.g. MIS electrodes characterised by the insulator, e.g. by the gate insulator
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D99/00—Subject matter not provided for in other groups of this subclass

Landscapes

  • Thin Film Transistor (AREA)
  • Electroluminescent Light Sources (AREA)
  • Liquid Crystal (AREA)
  • Formation Of Insulating Films (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Description

半導体装置、及び半導体装置の作製方法に関する。
なお、本明細書中において半導体装置とは、半導体特性を利用することで機能しうる装置全般を指し、電気光学装置、半導体回路および電子機器は全て半導体装置である。
絶縁表面を有する基板上に形成された半導体薄膜を用いてトランジスタを構成する技術が注目されている。該トランジスタは集積回路（ＩＣ）や画像表示装置（表示装置）のような電子デバイスに広く応用されている。トランジスタに適用可能な半導体薄膜としてシリコン系半導体材料が広く知られているが、その他の材料として酸化物半導体が注目されている。
例えば、トランジスタに用いる半導体薄膜として、電子キャリア濃度が１０１８／ｃｍ３未満であるインジウム（Ｉｎ）、ガリウム（Ｇａ）、及び亜鉛（Ｚｎ）を含む非晶質酸化物を用いたトランジスタが開示されている（例えば、特許文献１参照）。
一方、トランジスタの性能を左右する膜として、半導体薄膜以外にもゲート絶縁膜が挙げられる。ゲート絶縁膜に求められる性能として、例えば、しきい値電圧が低いこと、絶縁耐圧が高いこと、半導体薄膜との界面特性が優れている、等が挙げられる。シリコン系半導体材料を半導体薄膜として用いる場合、シリコン系半導体材料との界面特性に優れた酸化シリコン膜が用いられる。
また、シリコン系半導体材料を半導体薄膜として用いた場合、トップゲート構造のトランジスタにおいて、酸化シリコン膜と窒化シリコン膜とを積層したゲート絶縁膜が開示されている（例えば、特許文献２参照）。
窒化シリコン膜と酸化シリコン膜とを積層したゲート絶縁膜は、酸化シリコン膜よりも誘電率の高い窒化シリコン膜をゲート絶縁膜の一部に用いることができるため、酸化シリコン膜単層構造のゲート絶縁膜と比較し、同等の静電容量を得るのに必要な膜厚を厚くすることが可能となる。ゲート絶縁膜の膜厚を厚くすることによって、絶縁耐圧の低下を抑制することができ、且つ絶縁耐圧の向上を図ることが可能である。
特開２００６−１６５５２８号公報 特開２００６−２２９１８５号公報
酸化物半導体を用いた半導体装置を、大量生産（以下、量産と略記する）する場合において、開発コスト、及び開発スピードを考慮すると、現在実用化されている量産技術である非晶質シリコンや多結晶シリコンといったシリコン系半導体材料を半導体薄膜として用いている膜構成、プロセス条件、または生産装置等を利用できる方が望ましい。
しかし、酸化物半導体のキャリア生成メカニズムは、シリコン系半導体材料と大きく異なり、この酸化物半導体が有する特有の物性がトランジスタの特性、またはトランジスタの信頼性に大きく影響する。
とくに、シリコン系半導体材料を半導体薄膜として用いた半導体装置のゲート絶縁膜は、酸化物半導体を用いた半導体装置に適用するには、当該酸化物半導体との界面特性を十分に満たす構成ではなかった。そのため、酸化物半導体を用いた半導体装置において、より優れたゲート絶縁膜の開発が望まれている。
このような問題に鑑み、酸化物半導体を用いた半導体装置において、より優れたゲート絶縁膜を有する半導体装置を提供することを目的の一とする。また、現在実用化されている量産技術からの膜構成、プロセス条件、または生産装置等の変更が少なく、半導体装置に安定した電気特性を付与し、信頼性の高い半導体装置を提供することを目的の一とする。また、当該半導体装置の作製方法を提供することを目的の一とする。
酸化物半導体膜を含む半導体装置において、酸化物半導体膜に接する下地膜として、金属酸化膜を設ける。金属酸化膜は、酸化物半導体膜を構成する元素と同族からなる元素を含む材料により形成する。金属酸化膜と酸化物半導体膜との界面は、同族からなる元素を含んだ構成となるため、界面特性が非常に安定である。また、金属酸化膜は、外部からの水、水素の侵入を抑制することができる。
また、酸化物半導体膜を含む半導体装置において、ボトムゲート構造のトランジスタを構成すると、酸化物半導体膜の下地膜は、ゲート絶縁膜となる。すなわち、酸化物半導体膜の下地膜として金属酸化膜を設けることにより、界面特性が非常に安定し、より優れたゲート絶縁膜を提供することができる。より詳細には、以下のとおりである。
本発明の一態様は、ゲート電極と、ゲート電極上に形成されたゲート絶縁膜と、ゲート絶縁膜上に形成された酸化物半導体膜と、を有し、ゲート絶縁膜は、窒化酸化シリコン膜と、窒化酸化シリコン膜上に形成された酸化窒化シリコン膜と、酸化窒化シリコン膜上に形成された金属酸化膜と、を含み、金属酸化膜上に酸化物半導体膜が接して形成されることを特徴とする半導体装置である。
窒化酸化シリコン膜、酸化窒化シリコン膜、金属酸化膜、酸化物半導体膜の順にゲート絶縁膜を構成することで、各界面での相性が良く、界面特性が非常に優れた構成となる。このように窒化酸化シリコン膜から金属酸化膜まで段階的な膜構成とすることで、しきい値電圧が低く、絶縁耐圧が高く、且つ酸化物半導体膜との界面特性が優れた良質なゲート絶縁膜を形成することができる。また、窒化酸化シリコン膜、及び酸化窒化シリコン膜は、従来までのシリコン系半導体材料で用いていた膜構成、プロセス条件、または生産装置等を利用できるため好ましい。
また、酸化物半導体膜が金属酸化膜上に形成されることによって、当該酸化物半導体膜の結晶性が向上するため好ましい。例えば、酸化窒化シリコン膜と酸化物半導体膜が、接してゲート絶縁膜を形成した場合においては、酸化窒化シリコン膜は、酸化物半導体膜と異種の材料であるため、酸化物半導体膜の界面近傍で結晶化の阻害要因になりえる。一方、金属酸化膜は、酸化物半導体膜と同族に属する元素であるため、酸化物半導体膜の界面近傍においても結晶化を阻害しない。
また、上記構成において、酸化物半導体膜上に、さらにソース電極、及びドレイン電極と、酸化物半導体膜、ソース電極、及びドレイン電極上の保護膜と、を有していてもよい。
また、上記構成において、金属酸化膜は、酸化アルミニウム膜であり、酸化アルミニウム膜は、膜密度が３．２ｇ／ｃｍ３以上、更に好ましくは３．６ｇ／ｃｍ３以上であるとよい。
金属酸化膜として、酸化アルミニウム膜を用い、該酸化アルミニウム膜の膜密度を上述した数値とすることで、下方に形成された窒化酸化シリコン膜、または酸化窒化シリコン膜に含有された水、水素の透過を抑制することができる。すなわち、金属酸化膜は、当該金属酸化膜上に形成された酸化物半導体膜に下方からの水、水素の侵入を抑制することができる。
また、本発明の他の一態様は、ガラス基板上にゲート電極を形成する工程と、ゲート電極上に窒化酸化シリコン膜を形成する工程と、窒化酸化シリコン膜上に酸化窒化シリコン膜を形成する工程と、酸化窒化シリコン膜形成後に加熱処理する工程と、酸化窒化シリコン膜上に金属酸化膜を形成する工程と、金属酸化膜上に酸化物半導体膜を形成する工程と、を有し、窒化酸化シリコン膜と、酸化窒化シリコン膜は、真空中で連続して形成し、金属酸化膜と、酸化物半導体膜は、真空中で連続して形成することを特徴とする半導体装置の作製方法である。
窒化酸化シリコン膜と、酸化窒化シリコン膜を真空中で連続して形成することで、界面に不純物が混入するのを抑制することができる。また、金属酸化膜と、酸化物半導体膜を真空中で連続して形成することで、界面に不純物が混入するのを抑制し、さらに、酸化物半導体膜を加熱成膜することで、当該酸化物半導体膜を金属酸化膜との界面より結晶化させることができる。
また、本発明の他の一態様は、ガラス基板上にゲート電極を形成する工程と、ゲート電極上に窒化酸化シリコン膜を形成する工程と、窒化酸化シリコン膜上に酸化窒化シリコン膜を形成する工程と、酸化窒化シリコン膜形成後に加熱処理する工程と、酸化窒化シリコン膜上に金属酸化膜を形成する工程と、金属酸化膜上に酸化物半導体膜を形成する工程と、酸化物半導体膜上にソース電極、及びドレイン電極を形成する工程と、ソース電極、及びドレイン電極形成後、保護膜を形成する工程と、を有し、窒化酸化シリコン膜と、酸化窒化シリコン膜は、真空中で連続して形成し、金属酸化膜と、酸化物半導体膜は、真空中で連続して形成することを特徴とする半導体装置の作製方法である。
また、上記各構成において、窒化酸化シリコン膜は、酸化窒化シリコン膜よりも膜厚が厚いと、好ましい。
窒化酸化シリコン膜を酸化窒化シリコン膜よりも膜厚を厚くすることで、ゲート電極の段差部等による凹凸の被覆性を向上させることができる。また、上記構成とすることで、酸化シリコン膜単層または酸化窒化シリコン膜単層と同等の静電容量を得るのに必要な膜厚が大きくなり、絶縁耐圧の低下を抑制することができる。
また、上記各構成において、酸化物半導体膜は、インジウム、亜鉛、ガリウム、ジルコニウム、スズ、ガドリニウム、チタン、及びセリウムの酸化物の中から選ばれた、少なくともいずれか一種を含む構成が好ましい。特に、インジウム、または亜鉛のいずれか一方を含む酸化物であると好適である。
また、上記各構成において、金属酸化膜は、アルミニウム、亜鉛、及びガリウムの酸化物の中から選ばれた、少なくともいずれか一種を含む構成が好ましい。
また、上記各構成において、加熱処理は、窒素雰囲気下、または真空中で２００℃以上４５０℃以下の温度であると好ましい。なお、本明細書等において、真空中とは、少なくとも大気圧よりも減圧された状態であり、例えば、１．０×１０−１Ｐａ以下とすることができる。
酸化物半導体を用いた半導体装置において、より優れたゲート絶縁膜を有する半導体装置を提供することができる。また、現在実用化されている量産技術からの膜構成、プロセス条件、または生産装置等の変更が少なく、半導体装置に安定した電気特性を付与し、信頼性の高い半導体装置を提供することができる。また、当該半導体装置の作製方法を提供することができる。
半導体装置の一形態の断面を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の作製方法の一形態を説明する図。 半導体装置の一形態の平面を説明する図。 半導体装置の一形態の断面を説明する図。 半導体装置の一形態の断面を説明する図。 電子機器を説明する図。 実施例１の金属酸化膜の一例を説明する図。 酸化アルミニウム膜の密度測定の結果を示す図。 実施例１の金属酸化膜の一例を説明する図。 ＳＩＭＳ分析の測定結果を示す図。 実施例１の金属酸化膜の一例を説明する図。 ＴＤＳ分析の測定結果を示す図。 本発明の一態様であるトランジスタの平面、及び断面を示す図。 本発明の一態様であるトランジスタの電気測定結果を示す図。
以下では、本発明の実施の形態について図面を用いて詳細に説明する。ただし、本発明は以下の説明に限定されず、その形態および詳細を様々に変更し得ることは、当業者であれば容易に理解される。また、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。
以下に説明する実施の形態において、同じものを指す符号は異なる図面間で共通して用いる場合がある。なお、図面において示す構成要素、すなわち層や領域等の厚さ、幅、相対的な位置関係等は、実施の形態において説明する上で明確性のために誇張して示される場合がある。
また、本明細書等において「電極」や「配線」の用語は、これらの構成要素を機能的に限定するものではない。例えば、「電極」は「配線」の一部として用いられることがあり、その逆もまた同様である。さらに、「電極」や「配線」の用語は、複数の「電極」や「配線」が一体となって形成されている場合なども含む。
また、本明細書等において、窒化酸化シリコン膜とは、窒素と、酸素と、シリコンと、を成分として含有し、且つ、窒素の含有量が酸素の含有量よりも多い膜である。また、酸化窒化シリコン膜とは、酸素と、窒素と、シリコンと、を成分として含有し、且つ、酸素の含有量が窒素の含有量よりも多い膜である。
また、「ソース」や「ドレイン」の機能は、異なる極性のトランジスタを採用する場合や、回路動作において電流の方向が変化する場合などには入れ替わることがある。このため、本明細書等においては、「ソース」や「ドレイン」の用語は、入れ替えて用いることができるものとする。
（実施の形態１）
本実施の形態では、半導体装置の一形態を、図１（Ａ）、及び図１（Ｂ）を用いて説明する。本実施の形態では、酸化物半導体膜を有する半導体装置の断面図を示す。
図１（Ａ）に示す半導体装置は、基板１０２と、基板１０２上に形成された下地絶縁膜１０４と、下地絶縁膜１０４上に形成されたゲート電極１０６と、下地絶縁膜１０４、及びゲート電極１０６上に形成された窒化酸化シリコン膜１０８と、窒化酸化シリコン膜１０８上に形成された酸化窒化シリコン膜１１０と、酸化窒化シリコン膜１１０上に形成された金属酸化膜１１２と、金属酸化膜１１２上に形成された酸化物半導体膜１１４と、を有する。
また、窒化酸化シリコン膜１０８と、酸化窒化シリコン膜１１０と、金属酸化膜１１２と、によりゲート絶縁膜１３０を構成している。
また、酸化窒化シリコン膜１１０は、窒化酸化シリコン膜１０８よりも膜厚が薄い。窒化酸化シリコン膜１０８は、段差部等において、酸化窒化シリコン膜１１０よりも被覆性が良い。すなわち、下方に形成されたゲート電極１０６の凹凸を段切れなく覆うことができる。また、窒化酸化シリコン膜１０８は、酸化窒化シリコン膜１１０よりも誘電率が高いため、酸化シリコン膜単層または酸化窒化シリコン膜単層と同等の静電容量を得るのに必要な膜厚を大きくすることができる。すなわち、酸化窒化シリコン膜１１０よりも、窒化酸化シリコン膜１０８を厚く形成することができる。
金属酸化膜１１２は、酸化物半導体膜１１４を構成する元素の一つと同族の１２族、１３族元素若しくは１３族元素と同様の性質を示す３族元素を含む材料で形成する。例えば、酸化物半導体膜１１４がインジウム及び亜鉛の酸化物を含む酸化物半導体材料である場合、金属酸化膜１１２は亜鉛と同じ族に属する元素、すなわち１２族元素でなる絶縁性の金属酸化膜、またはインジウムと同じ族に属する元素、すなわち１３族元素、若しくは１３族元素と同様の性質を示す３族元素でなる絶縁性の金属酸化膜を用いることが好ましい。３族元素としてランタン系の元素、例えばセリウムやガドリニウムを用いると良い。金属酸化膜１１２として酸化アルミニウム膜、酸化ガリウム膜、酸化亜鉛膜は好適な一例として選択することができる。
また、金属酸化膜１１２は、特に膜密度が３．２ｇ／ｃｍ３以上、更に好ましくは３．６ｇ／ｃｍ３以上の酸化アルミニウム膜を用いるとよい。金属酸化膜１１２として、酸化アルミニウム膜を用い、当該酸化アルミニウム膜の膜密度を上記数値とすることで、外部からの水分、及び水素の侵入を抑制することができる。
すなわち、本実施の形態においては、金属酸化膜１１２は、酸化窒化シリコン膜１１０の表面に付着した吸着水分、または金属酸化膜１１２の下方に形成された酸化窒化シリコン膜１１０、及び窒化酸化シリコン膜１０８内に含有された水素と、を当該金属酸化膜１１２上に形成された酸化物半導体膜１１４内への侵入を抑制することができる。
また、窒化酸化シリコン膜１０８、酸化窒化シリコン膜１１０、金属酸化膜１１２、酸化物半導体膜１１４の順で構成することで、各界面での相性が良く、界面特性が非常に優れている。このように窒化酸化シリコン膜１０８から金属酸化膜１１２まで段階的な膜構成とすることで、しきい値電圧が低く、絶縁耐圧が高く、且つ酸化物半導体膜との界面特性が優れた良質なゲート絶縁膜１３０を形成することができる。また、窒化酸化シリコン膜１０８、及び酸化窒化シリコン膜１１０は、従来までのシリコン系半導体材料で用いていた膜構成、プロセス条件、または生産装置等を利用できるため好ましい。
また、酸化物半導体膜１１４が金属酸化膜１１２上に形成されることによって、酸化物半導体膜１１４の結晶性が向上するため好ましい。例えば、酸化窒化シリコン膜１１０と酸化物半導体膜１１４が、接してゲート絶縁膜を形成した場合においては、酸化窒化シリコン膜１１０は、酸化物半導体膜１１４と異種の材料であるため、酸化物半導体膜１１４の界面近傍で結晶化の阻害要因になりえる。一方、金属酸化膜１１２は、酸化物半導体膜１１４と同族に属する元素であるため、酸化物半導体膜１１４の界面近傍においても結晶化を阻害しない。
次に、図１（Ｂ）の半導体装置について説明を行う。
図１（Ｂ）に示す半導体装置は、図１（Ａ）に示す半導体装置にソース電極、及びドレイン電極を形成し、トランジスタを形成し、当該トランジスタ上に保護膜を形成した構成となる。
図１（Ｂ）に示す半導体装置は、基板１０２と、基板１０２上に形成された下地絶縁膜１０４と、下地絶縁膜１０４上に形成されたゲート電極１０６と、下地絶縁膜１０４、及びゲート電極１０６上に形成された窒化酸化シリコン膜１０８と、窒化酸化シリコン膜１０８上に形成された酸化窒化シリコン膜１１０と、酸化窒化シリコン膜１１０上に形成された金属酸化膜１１２と、金属酸化膜１１２上に形成された酸化物半導体膜１１４と、金属酸化膜１１２、及び酸化物半導体膜１１４上に形成されたソース電極１１６と、金属酸化膜１１２、及び酸化物半導体膜１１４上に形成されたドレイン電極１１８と、酸化物半導体膜１１４、ソース電極１１６、及びドレイン電極１１８上に形成された保護膜１２０と、を有する。
また、窒化酸化シリコン膜１０８と、酸化窒化シリコン膜１１０と、金属酸化膜１１２と、によりゲート絶縁膜１３０を構成している。
また、基板１０２、下地絶縁膜１０４、ゲート電極１０６、窒化酸化シリコン膜１０８、酸化窒化シリコン膜１１０、金属酸化膜１１２、酸化物半導体膜１１４、ソース電極１１６、及びドレイン電極１１８により、トランジスタ１５０が形成されている。
なお、トランジスタ１５０のゲート絶縁膜１３０は、図１（Ａ）に示した構成と同様であり、先の記載を参酌することで形成できる。
また、ソース電極１１６、及びドレイン電極１１８は、トランジスタ１５０のソース電極、及びドレイン電極として機能する。本実施の形態においては、ソース電極１１６、及びドレイン電極１１８として、チタンと、アルミニウムと、チタンの積層膜を用いることができる。融点の低いアルミニウム膜を、融点の高いチタン膜と、で上下を挟む構成とすることで、耐熱性の高いソース電極１１６、及びドレイン電極１１８とすることができる。
保護膜１２０は、酸化物半導体膜１１４に水、水素が侵入しない構成が望ましい。また、保護膜１２０は、酸化物半導体膜１１４に酸素を供給することができると好ましく、例えば、保護膜１２０としては、化学量論的組成を超える酸素を含有した酸化シリコン膜等を用いると好適である。化学量論的組成を超える酸素を含有した酸化シリコン膜により、酸化物半導体膜１１４へ酸素を供給可能とし、酸化物半導体膜１１４の酸素欠損の発生を防ぐことができる。
以上のように、本実施の形態に示す酸化物半導体を用いた半導体装置において、ゲート絶縁膜を窒化酸化シリコン膜、酸化窒化シリコン膜、及び金属酸化膜により構成する。また、酸化物半導体膜は、金属酸化膜と接しているため、界面特性が良い。また、金属酸化膜は、下方からの水、水素等の不純物を酸化物半導体膜に拡散するのを抑制することができる。したがって、酸化物半導体を用いた半導体装置において、より優れたゲート絶縁膜を提供できる。
また、ゲート絶縁膜の構成として、窒化酸化シリコン膜及び酸化窒化シリコン膜を用いることにより、現在実用化されている量産技術からの膜構成、プロセス条件、または生産装置等の変更が少なく、半導体装置に安定した電気特性を付与し、信頼性の高い半導体装置を提供することができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態２）
本実施の形態においては、実施の形態１の図１（Ａ）に示した半導体装置、及び図１（Ｂ）に示した半導体装置の作製方法について、図２、及び図３を用いて説明を行う。なお、図１で示した符号については、同様の符号を用い、その繰り返しの説明は省略する。
まず、基板１０２上に下地絶縁膜１０４を形成し、下地絶縁膜１０４上にゲート電極１０６を形成する（図２（Ａ）参照）。
基板１０２としては、アルミノシリケートガラス、アルミノホウケイ酸ガラス、バリウムホウケイ酸ガラスなどのガラス材料を用いる。量産する上では、基板１０２は、第８世代（２１６０ｍｍ×２４６０ｍｍ）、第９世代（２４００ｍｍ×２８００ｍｍ、または２４５０ｍｍ×３０５０ｍｍ）、第１０世代（２９５０ｍｍ×３４００ｍｍ）等のマザーガラスを用いることが好ましい。マザーガラスは、処理温度が高く、処理時間が長いと大幅に収縮するため、マザーガラスを使用して量産を行う場合、作製工程の加熱処理は、６００℃以下、好ましくは４５０℃以下、さらに好ましくは３５０℃以下とすることが望ましい。
下地絶縁膜１０４は、ＰＥ−ＣＶＤ法またはスパッタリング法を用いて５０ｎｍ以上６００ｎｍ以下の膜厚で、酸化シリコン膜、酸化ガリウム膜、酸化アルミニウム膜、窒化シリコン膜、酸化窒化シリコン膜、酸化窒化アルミニウム膜、または窒化酸化シリコン膜から選ばれた一層またはこれらの積層膜を用いる。下地絶縁膜１０４により、基板１０２側からの不純物の侵入を抑制することができる。なお、下地絶縁膜１０４が不要な場合、例えば、基板１０２の表面吸着した水分、及び基板１０２に含有する水分が少ない場合には、下地絶縁膜１０４を設けない構成としてもよい。
次に、下地絶縁膜１０４上に、導電膜を形成した後、フォトリソグラフィ工程、及びエッチング工程によりゲート電極１０６を形成する（図２（Ａ）参照）。ゲート電極１０６は、スパッタリング法等により、モリブデン、チタン、タンタル、タングステン、アルミニウム、銅、ネオジム、及びスカンジウム等の金属材料、または、これらを含む合金材料を用いて、単層、または積層して形成することができる。
次に、下地絶縁膜１０４、及びゲート電極１０６上に窒化酸化シリコン膜１０８、及び酸化窒化シリコン膜１１０を形成する（図２（Ｂ）参照）。
窒化酸化シリコン膜１０８と、酸化窒化シリコン膜１１０は、ＰＥ−ＣＶＤ装置を用いて、真空中で連続して形成することができる。窒化酸化シリコン膜１０８と、酸化窒化シリコン膜１１０を真空中で連続して形成することで、界面に不純物が混入するのを抑制することができる。
窒化酸化シリコン膜１０８、及び酸化窒化シリコン膜１１０は、例えば、ＳｉＨ４、Ｎ２Ｏ、ＮＨ３、Ｎ２等のガスを用いて形成することができる。また、窒化酸化シリコン膜１０８は、酸化窒化シリコン膜１１０よりも膜厚が厚い方が望ましい。
窒化酸化シリコン膜１０８を酸化窒化シリコン膜１１０よりも膜厚を厚くすることで、ゲート電極１０６の段差部等による凹凸の被覆性を向上させることができる。また、上記構成とすることで、酸化シリコン膜単層または酸化窒化シリコン膜単層と同等の静電容量を得るのに必要な膜厚が、大きくなり、絶縁耐圧の低下を抑制することができる。
次に、窒化酸化シリコン膜１０８、及び酸化窒化シリコン膜１１０が形成された基板１０２に対して、加熱処理を行う。
なお、加熱処理としては、電気炉、もしくは抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いることができる。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
加熱処理温度は、基板１０２として、マザーガラスを用いた場合、処理温度が高く、処理時間が長いと大幅に収縮するため、２００℃以上４５０℃以下、さらに好ましくは、２５０℃以上３５０℃以下である。
なお、加熱処理を行うことで、窒化酸化シリコン膜１０８と、酸化窒化シリコン膜１１０膜中の水、水素等の不純物を除去することができる。また、当該加熱処理により、膜中の欠陥密度を低減することができる。窒化酸化シリコン膜１０８、及び酸化窒化シリコン膜１１０は、ゲート絶縁膜の一部として機能するため、膜中の不純物、または膜中の欠陥密度が低減することにより、半導体装置の信頼性が向上する。例えば、半導体装置の信頼性試験の一つである光負バイアスストレス試験における半導体装置の劣化を抑制させることができる。
また、上記加熱処理は、のちに形成される金属酸化膜１１２の成膜前処理として、行ってもよい。例えば、窒化酸化シリコン膜１０８、及び酸化窒化シリコン膜１１０を形成後、スパッタリング装置の予備加熱室で、真空中で加熱処理を行った後、金属酸化膜１１２、及び酸化物半導体膜１１３を形成してもよい。
また、上記加熱処理は、複数回行ってもよい。例えば、窒化酸化シリコン膜１０８、及び酸化窒化シリコン膜１１０形成後、電気炉等により窒素雰囲気中で加熱処理を行い、その後、スパッタリング装置の予備加熱室で、真空中で加熱処理を行った後、金属酸化膜１１２、及び酸化物半導体膜１１３を形成してもよい。
次に、酸化窒化シリコン膜１１０上に、金属酸化膜１１２、及び酸化物半導体膜１１３を形成する（図２（Ｃ）参照）。
金属酸化膜１１２、及び酸化物半導体膜１１３は、マルチチャンバー構造のスパッタリング装置を用いて、真空中で連続して形成することができる。
なお、金属酸化膜１１２成膜前に加熱処理を行う場合、マルチチャンバー構造のスパッタリング装置を用いることで、加熱処理、金属酸化膜１１２の成膜、及び酸化物半導体膜１１３の成膜を、真空中で連続して行うことができる。
また、金属酸化膜１１２は、酸化物半導体膜１１３に接するため、酸化物半導体膜１１３を構成する元素の一つと同族の元素を含む材料で形成することが好ましい。例えば、インジウム及び亜鉛の酸化物を含む酸化物半導体膜１１３である場合、亜鉛と同じ族に属する元素、すなわち１２族元素でなる絶縁性の金属酸化膜、またはインジウムと同じ族に属する元素、すなわち１３族元素、若しくは１３族元素と同様の性質を示す３族元素でなる絶縁性の金属酸化膜１１２を用いることが好ましい。例えば、酸化物半導体膜１１３がＩｎ−Ｇａ−Ｚｎ系酸化物膜である場合、金属酸化膜１１２は、Ｇａ−Ｚｎ系酸化物膜とすることができる。また、３族元素としてランタン系の元素、例えばセリウムやガドリニウムの酸化膜を用いると良い。金属酸化膜１１２として酸化アルミニウム膜、酸化ガリウム膜、酸化亜鉛膜は好適な一例として選択することができる。
金属酸化膜１１２は、スパッタリング法にて、金属酸化物ターゲット、または金属ターゲットを用いて形成することができる。スパッタリング時の雰囲気としては、不活性ガス雰囲気、酸素ガス雰囲気、不活性ガスと酸素ガスの混合ガス雰囲気等で行うことができる。また、スパッタリング法には、スパッタリング用電源に高周波電源を用いるＲＦスパッタリング法、直流電源を用いるＤＣスパッタリング法、交流電源を用いるＡＣスパッタリング法等がある。また、さらにパルス的にバイアスを与えるパルスＤＣスパッタリング法もある。金属酸化膜１１２は、ＲＦスパッタリング法、ＡＣスパッタリング法を用いることで、緻密な膜が形成できるので好適である。また、金属酸化膜１１２を形成する際に、基板を加熱することで、緻密な膜が形成できるので好適である。
また、金属酸化膜１１２、及び酸化物半導体膜１１３の形成工程において、金属酸化膜１１２、及び酸化物半導体膜１１３に水素、または水がなるべく含まれないようにするために、金属酸化膜１１２を形成するための前処理として、スパッタリング装置の予備加熱室、すなわち真空中で、酸化窒化シリコン膜１１０が形成された基板１０２の加熱処理を行い、基板１０２、及び酸化窒化シリコン膜１１０に吸着した水素、水などの不純物を脱離し排気することが好ましい。なお、予備加熱室に設ける排気手段はクライオポンプが好ましい。
酸化物半導体膜１１３としては、少なくともインジウム（Ｉｎ）あるいは亜鉛（Ｚｎ）を含むことが好ましい。特にＩｎとＺｎを含むことが好ましい。また、該酸化物を用いたトランジスタの電気特性のばらつきを減らすためのスタビライザーとして、それらに加えてガリウム（Ｇａ）を有することが好ましい。また、スタビライザーとしてスズ（Ｓｎ）を有することが好ましい。また、スタビライザーとしてハフニウム（Ｈｆ）を有することが好ましい。また、スタビライザーとしてアルミニウム（Ａｌ）を有することが好ましい。また、スタビライザーとしてチタン（Ｔｉ）を有することが好ましい。また、スタビライザーとしてジルコニウム（Ｚｒ）を有することが好ましい。
また、他のスタビライザーとして、ランタノイドである、ランタン（Ｌａ）、セリウム（Ｃｅ）、プラセオジム（Ｐｒ）、ネオジム（Ｎｄ）、サマリウム（Ｓｍ）、ユウロピウム（Ｅｕ）、ガドリニウム（Ｇｄ）、テルビウム（Ｔｂ）、ジスプロシウム（Ｄｙ）、ホルミウム（Ｈｏ）、エルビウム（Ｅｒ）、ツリウム（Ｔｍ）、イッテルビウム（Ｙｂ）、ルテチウム（Ｌｕ）のいずれか一種あるいは複数種を有してもよい。
例えば、酸化物半導体膜１１３として、酸化インジウム、酸化スズ、酸化亜鉛、二元系金属の酸化物であるＩｎ−Ｚｎ系酸化物、Ｓｎ−Ｚｎ系酸化物、Ａｌ−Ｚｎ系酸化物、Ｚｎ−Ｍｇ系酸化物、Ｓｎ−Ｍｇ系酸化物、Ｉｎ−Ｍｇ系酸化物、Ｉｎ−Ｇａ系酸化物、三元系金属の酸化物であるＩｎ−Ｇａ−Ｚｎ系酸化物（ＩＧＺＯとも表記する）、Ｉｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｚｎ系酸化物、Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｌａ−Ｚｎ系酸化物、Ｉｎ−Ｃｅ−Ｚｎ系酸化物、Ｉｎ−Ｐｒ−Ｚｎ系酸化物、Ｉｎ−Ｎｄ−Ｚｎ系酸化物、Ｉｎ−Ｓｍ−Ｚｎ系酸化物、Ｉｎ−Ｅｕ−Ｚｎ系酸化物、Ｉｎ−Ｇｄ−Ｚｎ系酸化物、Ｉｎ−Ｔｂ−Ｚｎ系酸化物、Ｉｎ−Ｄｙ−Ｚｎ系酸化物、Ｉｎ−Ｈｏ−Ｚｎ系酸化物、Ｉｎ−Ｅｒ−Ｚｎ系酸化物、Ｉｎ−Ｔｍ−Ｚｎ系酸化物、Ｉｎ−Ｙｂ−Ｚｎ系酸化物、Ｉｎ−Ｌｕ−Ｚｎ系酸化物、四元系金属の酸化物であるＩｎ−Ｓｎ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ａｌ−Ｇａ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ａｌ−Ｚｎ系酸化物、Ｉｎ−Ｓｎ−Ｈｆ−Ｚｎ系酸化物、Ｉｎ−Ｈｆ−Ａｌ−Ｚｎ系酸化物を用いることができる。
なお、ここで、例えば、Ｉｎ−Ｇａ−Ｚｎ系酸化物とは、ＩｎとＧａとＺｎを主成分として有する酸化物という意味であり、ＩｎとＧａとＺｎの比率は問わない。また、ＩｎとＧａとＺｎ以外の金属元素が入っていてもよい。
また、酸化物半導体膜１１３として、ＩｎＭＯ３（ＺｎＯ）ｍ（ｍ＞０、且つ、ｍは整数でない）で表記される材料を用いてもよい。なお、Ｍは、Ｇａ、Ｆｅ、Ｍｎ及びＣｏから選ばれた一の金属元素または複数の金属元素を示す。また、酸化物半導体として、Ｉｎ２ＳｎＯ５（ＺｎＯ）ｎ（ｎ＞０、且つ、ｎは整数）で表記される材料を用いてもよい。
例えば、Ｉｎ：Ｇａ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）あるいはＩｎ：Ｇａ：Ｚｎ＝２：２：１（＝２／５：２／５：１／５）の原子比のＩｎ−Ｇａ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いることができる。あるいは、Ｉｎ：Ｓｎ：Ｚｎ＝１：１：１（＝１／３：１／３：１／３）、Ｉｎ：Ｓｎ：Ｚｎ＝２：１：３（＝１／３：１／６：１／２）あるいはＩｎ：Ｓｎ：Ｚｎ＝２：１：５（＝１／４：１／８：５／８）の原子比のＩｎ−Ｓｎ−Ｚｎ系酸化物やその組成の近傍の酸化物を用いるとよい。
しかし、これらに限られず、必要とする半導体特性（移動度、しきい値、ばらつき等）に応じて適切な組成のものを用いればよい。また、必要とする半導体特性を得るために、キャリア濃度や不純物濃度、欠陥密度、金属元素と酸素の原子数比、原子間距離、密度等を適切なものとすることが好ましい。
例えば、Ｉｎ−Ｓｎ−Ｚｎ系酸化物では比較的容易に高い移動度が得られる。しかしながら、Ｉｎ−Ｇａ−Ｚｎ系酸化物でも、バルク内欠陥密度を下げることにより移動度を上げることができる。
なお、例えば、Ｉｎ、Ｇａ、Ｚｎの原子数比がＩｎ：Ｇａ：Ｚｎ＝ａ：ｂ：ｃ（ａ＋ｂ＋ｃ＝１）である酸化物の組成が、原子数比がＩｎ：Ｇａ：Ｚｎ＝Ａ：Ｂ：Ｃ（Ａ＋Ｂ＋Ｃ＝１）の酸化物の組成の近傍であるとは、ａ、ｂ、ｃが、（ａ−Ａ）２＋（ｂ−Ｂ）２＋（ｃ−Ｃ）２≦ｒ２を満たすことをいう。ｒとしては、例えば、０．０５とすればよい。他の酸化物でも同様である。
酸化物半導体膜１１３は単結晶でも、非単結晶でもよい。後者の場合、アモルファスでも、多結晶でもよい。また、アモルファス中に結晶性を有する部分を含む構造でも、非アモルファスでもよい。
アモルファス状態の酸化物半導体膜は、比較的容易に平坦な表面を得ることができるため、これを用いてトランジスタを作製した際の界面散乱を低減でき、比較的容易に、比較的高い移動度を得ることができる。
また、結晶性を有する酸化物半導体膜では、よりバルク内欠陥を低減することができ、表面の平坦性を高めればアモルファス状態の酸化物半導体膜以上の移動度を得ることができる。表面の平坦性を高めるためには、平坦な表面上に酸化物半導体膜を形成することが好ましく、具体的には、平均面粗さ（Ｒａ）が１ｎｍ以下、好ましくは０．３ｎｍ以下の表面上に形成するとよい。
酸化物半導体膜１１３として、結晶を含み、結晶性を有する酸化物半導体膜（結晶性酸化物半導体膜）を用いることができる。結晶性酸化物半導体膜における結晶状態は、結晶軸の方向が無秩序な状態でも、一定の配向性を有する状態であってもよい。
例えば、結晶性酸化物半導体膜として、ＣＡＡＣ−ＯＳ（Ｃ Ａｘｉｓ Ａｌｉｇｎｅｄ Ｃｒｙｓｔａｌｌｉｎｅ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）膜を用いることができる。
ＣＡＡＣ−ＯＳ膜は、完全な単結晶ではなく、完全な非晶質でもない。ＣＡＡＣ−ＯＳ膜は、非晶質相に結晶部を有する結晶−非晶質混相構造の酸化物半導体膜である。なお、当該結晶部は、一辺が１００ｎｍ未満の立方体内に収まる大きさであることが多い。また、透過型電子顕微鏡（ＴＥＭ：Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）による観察像では、ＣＡＡＣ−ＯＳ膜に含まれる非晶質部と結晶部との境界は明確ではない。また、ＴＥＭによってＣＡＡＣ−ＯＳ膜には粒界（グレインバウンダリーともいう）は確認できない。そのため、ＣＡＡＣ−ＯＳ膜は、粒界に起因する電子移動度の低下が抑制される。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部は、ｃ軸がＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃い、かつａｂ面に垂直な方向から見て三角形状または六角形状の原子配列を有し、ｃ軸に垂直な方向から見て金属原子が層状または金属原子と酸素原子とが層状に配列している。なお、異なる結晶部間で、それぞれａ軸およびｂ軸の向きが異なっていてもよい。本明細書において、単に垂直と記載する場合、８５°以上９５°以下の範囲も含まれることとする。また、単に平行と記載する場合、−５°以上５°以下の範囲も含まれることとする。
なお、ＣＡＡＣ−ＯＳ膜において、結晶部の分布が一様でなくてもよい。例えば、ＣＡＡＣ−ＯＳ膜の形成過程において、酸化物半導体膜の表面側から結晶成長させる場合、被形成面の近傍に対し表面の近傍では結晶部の占める割合が高くなることがある。また、ＣＡＡＣ−ＯＳ膜へ不純物を添加することにより、当該不純物添加領域において結晶部が非晶質化することもある。
ＣＡＡＣ−ＯＳ膜に含まれる結晶部のｃ軸は、ＣＡＡＣ−ＯＳ膜の被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向に揃うため、ＣＡＡＣ−ＯＳ膜の形状（被形成面の断面形状または表面の断面形状）によっては互いに異なる方向を向くことがある。なお、結晶部のｃ軸の方向は、ＣＡＡＣ−ＯＳ膜が形成されたときの被形成面の法線ベクトルまたは表面の法線ベクトルに平行な方向となる。結晶部は、成膜することにより、または成膜後に加熱処理などの結晶化処理を行うことにより形成される。
ＣＡＡＣ−ＯＳ膜を用いたトランジスタは、可視光や紫外光の照射による電気特性の変動が小さい。よって、当該トランジスタは、信頼性が高い。
酸化物半導体膜１１３として、ＣＡＡＣ−ＯＳ膜を適用する場合、該ＣＡＡＣ−ＯＳ膜を得る方法としては、三つ挙げられる。一つ目は、成膜温度を１００℃以上４５０℃以下、更に好ましくは１５０℃以上４００℃以下として酸化物半導体膜の成膜を行い、表面に概略垂直にｃ軸配向させる方法である。二つ目は、酸化物半導体膜を薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理を行い、表面に概略垂直にｃ軸配向させる方法である。三つ目は、一層目として薄い膜厚で成膜した後、２００℃以上７００℃以下の熱処理を行い、二層目の成膜を行い、表面に概略垂直にｃ軸配向させる方法である。
また、ＣＡＡＣ−ＯＳ膜は、例えば、多結晶である酸化物半導体スパッタリング用ターゲットを用い、スパッタリング法によって成膜する。当該スパッタリング用ターゲットにイオンが衝突すると、スパッタリング用ターゲットに含まれる結晶領域がａ−ｂ面から劈開し、ａ−ｂ面に平行な面を有する平板状またはペレット状のスパッタリング粒子として剥離することがある。この場合、当該平板状のスパッタリング粒子が、結晶状態を維持したまま基板に到達することで、ＣＡＡＣ−ＯＳ膜を成膜することができる。
また、ＣＡＡＣ−ＯＳ膜を成膜するために、以下の条件を適用することが好ましい。
成膜時の不純物混入を低減することで、不純物によって結晶状態が崩れることを抑制できる。例えば、成膜室内に存在する不純物濃度（水素、水、二酸化炭素および窒素など）を低減すればよい。また、成膜ガス中の不純物濃度を低減すればよい。具体的には、露点が−８０℃以下、好ましくは−１００℃以下である成膜ガスを用いる。
また、成膜時の基板加熱温度を高めることで、基板到達後にスパッタリング粒子のマイグレーションが起こる。具体的には、基板加熱温度を１００℃以上７４０℃以下、好ましくは２００℃以上５００℃以下として成膜する。成膜時の基板加熱温度を高めることで、平板状のスパッタリング粒子が基板に到達した場合、基板上でマイグレーションが起こり、スパッタリング粒子の平らな面が基板に付着する。
また、成膜ガス中の酸素割合を高め、電力を最適化することで成膜時のプラズマダメージを軽減すると好ましい。成膜ガス中の酸素割合は、３０体積％以上、好ましくは１００体積％とする。
なお、酸化物半導体膜１１３として、ＣＡＡＣ−ＯＳ膜以外の結晶性を有する酸化物半導体膜（単結晶または微結晶）を成膜する場合には、成膜温度は特に限定されない。
また、酸化物半導体膜１１３は、エネルギーギャップが２．８ｅＶ乃至３．２ｅＶであり、シリコンのエネルギーギャップ１．１ｅＶと比較して大きい。また、酸化物半導体膜１１３の真性キャリア密度は、１０−９／ｃｍ３であり、シリコンの真性キャリア密度の１０１１／ｃｍ３と比較して極めて小さい。
酸化物半導体膜１１３の多数キャリア（電子）は、上述の真性キャリア密度とすることで、実用的な動作温度で熱的に励起されるキャリアが存在しないため、トランジスタのソースから流れるキャリアのみとすることができる。また、チャネル形成領域を完全空乏化することが可能であるため、トランジスタのオフ電流を極めて小さくすることが可能である。酸化物半導体膜１１３を用いたトランジスタのオフ電流は、室温において、１０ｙＡ／μｍ以下、８５℃〜９５℃においても、１ｚＡ／μｍ以下となり、極めて小さい。
また、本実施の形態においては、酸化物半導体膜１１３の下地膜として金属酸化膜１１２が設けられている。酸化物半導体膜１１３と同族の金属酸化膜１１２を設けることにより、酸化物半導体膜１１３の結晶性を高めることができる。特に、酸化物半導体膜１１３と金属酸化膜１１２との界面付近の結晶性を高めることができる。例えば、酸化物半導体膜１１３の下地膜が酸化窒化シリコン膜の場合、酸化物半導体膜１１３と酸化窒化シリコン膜の界面にて結晶性が低下する場合がある。しかし、本実施の形態では、酸化物半導体膜１１３の下地膜が金属酸化膜であるため、酸化物半導体膜１１３の結晶性を向上させることができ、好適である。
また、金属酸化膜１１２は、特に膜密度が３．２ｇ／ｃｍ３以上、更に好ましくは３．６ｇ／ｃｍ３以上の酸化アルミニウム膜を用いるとよい。金属酸化膜１１２として、酸化アルミニウム膜を用い、当該酸化アルミニウム膜の膜密度を上記数値とすることで、外部からの水、及び水素の侵入を抑制することができる。
すなわち、本実施の形態においては、金属酸化膜１１２は、酸化窒化シリコン膜１１０の表面に付着した吸着水分、または金属酸化膜１１２の下方に形成された酸化窒化シリコン膜１１０、及び窒化酸化シリコン膜１０８内に含有された水素と、を当該金属酸化膜１１２上に形成された酸化物半導体膜１１４内への侵入を抑制することができる。
酸化物半導体膜１１３の膜厚は、１ｎｍ以上２００ｎｍ以下（好ましくは１５ｎｍ以上３０ｎｍ以下）とし、スパッタリング法、ＭＢＥ（Ｍｏｌｅｃｕｌａｒ Ｂｅａｍ Ｅｐｉｔａｘｙ）法、ＣＶＤ法、パルスレーザ堆積法、ＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）法等を適宜用いることができる。また、酸化物半導体膜１１３は、スパッタリングターゲット表面に対し、概略垂直に複数の基板表面がセットされた状態で成膜を行うスパッタ装置を用いて成膜してもよい。
なお、酸化物半導体膜１１３は、成膜時に酸素が多く含まれるような条件（例えば、酸素１００％の雰囲気下でスパッタリング法により成膜を行うなど）で成膜して、酸素を多く含む（好ましくは酸化物半導体膜１１３が結晶状態における化学量論的組成に対し、酸素の含有量が過剰な領域が含まれている）膜とすることが好ましい。
酸化物半導体膜１１３をスパッタリング法で作製するためのターゲットとしては、例えば、組成として、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］の金属酸化物ターゲットを用い、Ｉｎ−Ｇａ−Ｚｎ−Ｏ膜を成膜する。また、このターゲットの材料及び組成に限定されず、例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用いてもよい。
また、酸化物半導体膜１１３を上述した金属酸化物ターゲットを用いて形成した場合、ターゲットの組成と、基板上に形成される薄膜の組成と、が異なる場合がある。例えば、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］の金属酸化物ターゲットを用いた場合、成膜条件にも依存するが、薄膜である酸化物半導体膜１１３の組成は、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：０．６〜０．８［ｍｏｌ比］となる場合がある。これは、酸化物半導体膜１１３を成膜中において、ＺｎＯが昇華する、またはＩｎ２Ｏ３、Ｇａ２Ｏ３、ＺｎＯの各成分のスパッタリングレートが異なるためだと考えられる。
したがって、所望の組成の薄膜を形成したい場合においては、予め金属酸化物ターゲットの組成を調整する必要がある。例えば、薄膜である酸化物半導体膜１１３の組成を、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１［ｍｏｌ比］とする場合においては、金属酸化物ターゲットの組成を、Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：１．５［ｍｏｌ比］とすればよい。すなわち、金属酸化物ターゲットのＺｎＯの含有量を予め多くすればよい。ただし、ターゲットの組成は、上記数値に限定されず、成膜条件や、形成される薄膜の組成により適宜調整することができる。また、金属酸化物ターゲットのＺｎＯの含有量を多くすることにより、得られる薄膜の結晶性が向上するため好ましい。
また、金属酸化物ターゲットの充填率は９０％以上１００％以下、好ましくは９５％以上９９．９％以下である。充填率の高い金属酸化物ターゲットを用いることにより、成膜した酸化物半導体膜１１３は緻密な膜とすることができる。
酸化物半導体膜１１３を、成膜する際に用いるスパッタリングガスは水素、水、水酸基又は水素化物などの不純物が除去された高純度ガスを用いることが好ましい。
スパッタリング装置の成膜室内の残留水分を除去するためには、吸着型の真空ポンプ、例えば、クライオポンプ、イオンポンプ、チタンサブリメーションポンプを用いることが好ましい。また、排気手段としては、ターボ分子ポンプにコールドトラップを加えたものであってもよい。クライオポンプを用いて排気した成膜室は、例えば、水素原子、水（Ｈ２Ｏ）など水素原子を含む化合物（より好ましくは炭素原子を含む化合物も）等が排気されるため、当該成膜室で成膜した酸化物半導体膜に含まれる不純物の濃度を低減できる。
また、本実施の形態においては、金属酸化膜１１２と、酸化物半導体膜１１３と、を大気開放せずに連続的に形成することができる。金属酸化膜１１２と酸化物半導体膜１１３とを大気に暴露せずに真空中で連続して形成することにより、金属酸化膜１１２の表面に水素や水などの不純物が吸着することを防止することができる。したがって、金属酸化膜１１２と酸化物半導体膜１１３との界面を清浄に保つことができる。
また、酸化物半導体膜１１３に、過剰な水素（水や水酸基を含む）を除去（脱水化または脱水素化）するための加熱処理を行ってもよい。加熱処理の温度は、３００℃以上７００℃以下、または基板の歪み点未満とする。加熱処理は減圧下又は窒素雰囲気下などで行うことができる。例えば、加熱処理装置の一つである電気炉に基板を導入し、酸化物半導体膜１１３に対して窒素雰囲気下４５０℃において１時間の加熱処理を行う。
なお、加熱処理装置は電気炉に限られず、抵抗発熱体などの発熱体からの熱伝導または熱輻射によって、被処理物を加熱する装置を用いてもよい。例えば、ＧＲＴＡ（Ｇａｓ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置、ＬＲＴＡ（Ｌａｍｐ Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置等のＲＴＡ（Ｒａｐｉｄ Ｔｈｅｒｍａｌ Ａｎｎｅａｌ）装置を用いることができる。ＬＲＴＡ装置は、ハロゲンランプ、メタルハライドランプ、キセノンアークランプ、カーボンアークランプ、高圧ナトリウムランプ、高圧水銀ランプなどのランプから発する光（電磁波）の輻射により、被処理物を加熱する装置である。ＧＲＴＡ装置は、高温のガスを用いて加熱処理を行う装置である。高温のガスには、アルゴンなどの希ガス、または窒素のような、加熱処理によって被処理物と反応しない不活性気体が用いられる。
例えば、加熱処理として、６５０℃〜７００℃の高温に加熱した不活性ガス中に基板を入れ、数分間加熱した後、基板を不活性ガス中から出すＧＲＴＡを行ってもよい。
その後、酸化物半導体膜１１３に対して、フォトリソグラフィ工程、及びエッチング工程を行い、島状の酸化物半導体膜１１４を形成する（図３（Ａ）参照）。この段階で図１（Ａ）に示す半導体装置が形成される。
また、窒化酸化シリコン膜１０８、酸化窒化シリコン膜１１０、及び金属酸化膜１１２により、ゲート絶縁膜１３０が構成されている。
なお、脱水化又は脱水素化のための加熱処理は、酸化物半導体膜１１３の形成後、島状の酸化物半導体膜１１４の形成後、（後に形成される）ソース電極１１６、及びドレイン電極１１８の形成後であれば、どのタイミングで行ってもよい。
なお、加熱処理においては、窒素、またはヘリウム、ネオン、アルゴン等の希ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する窒素、またはヘリウム、ネオン、アルゴン等の希ガスの純度を、６Ｎ（９９．９９９９％）以上好ましくは７Ｎ（９９．９９９９９％）以上（即ち不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。
また、加熱処理で酸化物半導体膜１１４を加熱した後、同じ炉に高純度の酸素ガス、高純度の一酸化二窒素ガス、又は超乾燥エア（ＣＲＤＳ（キャビティリングダウンレーザー分光法）方式の露点計を用いて測定した場合の水分量が２０ｐｐｍ（露点換算で−５５℃）以下、好ましくは１ｐｐｍ以下、より好ましくは１０ｐｐｂ以下の空気）を導入してもよい。酸素ガスまたは一酸化二窒素ガスに、水、水素などが含まれないことが好ましい。または、熱処理装置に導入する酸素ガスまたは一酸化二窒素ガスの純度を、６Ｎ以上好ましくは７Ｎ以上（即ち、酸素ガスまたは一酸化二窒素ガス中の不純物濃度を１ｐｐｍ以下、好ましくは０．１ｐｐｍ以下）とすることが好ましい。酸素ガス又は一酸化二窒素ガスの作用により、脱水化または脱水素化処理による不純物の排除工程によって同時に減少してしまった酸化物半導体を構成する主成分材料である酸素を供給することによって、酸化物半導体膜１１４を高純度化及びＩ型（真性）化することができる。
次に金属酸化膜１１２、及び酸化物半導体膜１１４上に導電膜を形成し、当該導電膜をフォトリソグラフィ工程、及びエッチング工程を行い、ソース電極１１６、及びドレイン電極１１８を形成し、トランジスタ１５０を形成する。（図３（Ｂ）参照）。
ソース電極１１６、及びドレイン電極１１８に用いる導電膜としては、例えば、Ａｌ、Ｃｒ、Ｃｕ、Ｔａ、Ｔｉ、Ｍｏ、Ｗから選ばれた元素を含む金属膜、または上述した元素を成分とする金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）等を用いることができる。また、Ａｌ、Ｃｕなどの金属膜の下側又は上側の一方または双方にＴｉ、Ｍｏ、Ｗなどの高融点金属膜、またはそれらの金属窒化物膜（窒化チタン膜、窒化モリブデン膜、窒化タングステン膜）を積層させた構成としても良い。
次に、酸化物半導体膜１１４、ソース電極１１６、及びドレイン電極１１８上に保護膜１２０を形成する（図３（Ｃ）参照）。
保護膜１２０としては、酸化シリコン、酸化窒化シリコン、窒化酸化シリコン、窒化シリコン、酸化ハフニウム、酸化アルミニウム等の無機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させてもよい。
また、保護膜１２０としては、特に化学量論的組成を超える酸素を含有した酸化シリコン膜等を用いると好適である。化学量論的組成を超える酸素を含有した酸化シリコン膜により、酸化物半導体膜１１４へ酸素の供給を可能とし、酸化物半導体膜１１４の酸素欠損の発生を防ぐことができる。
なお、保護膜１２０上にトランジスタ１５０の凹凸を低減するために、さらに平坦化絶縁膜を形成してもよい。平坦化絶縁膜としては、ポリイミド系樹脂、アクリル樹脂、ベンゾシクロブテン系樹脂、等の有機材料を用いることができる。
以上の工程により、図１（Ｂ）に示した半導体装置を作製することができる。
以上のように、本実施の形態に示す酸化物半導体を用いた半導体装置において、ゲート絶縁膜を窒化酸化シリコン膜、酸化窒化シリコン膜、及び金属酸化膜により構成する。また、酸化物半導体膜は、金属酸化膜と接しているため、界面特性が良い。また、金属酸化膜は、下方からの水、水素等の不純物を酸化物半導体膜に拡散するのを抑制することができる。したがって、酸化物半導体を用いた半導体装置において、より優れたゲート絶縁膜を提供できる。
また、金属酸化膜と、酸化物半導体膜と、を大気に暴露せずに真空中で連続して形成することにより、金属酸化膜と酸化物半導体膜との界面を清浄に保つことができる。
本実施の形態は、他の実施の形態と適宜組み合わせて実施することができる。
（実施の形態３）
実施の形態１で例示したトランジスタを用いて表示機能を有する半導体装置（表示装置ともいう）を作製することができる。また、トランジスタを含む駆動回路の一部または全体を、画素部と同じ基板上に一体形成し、システムオンパネルを形成することができる。
図４（Ａ）において、第１の基板４０１上に設けられた画素部４０２を囲むようにして、シール材４０５が設けられ、第２の基板４０６によって封止されている。図４（Ａ）においては、第１の基板４０１上のシール材４０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された走査線駆動回路４０４、信号線駆動回路４０３が実装されている。また別途形成された信号線駆動回路４０３と、走査線駆動回路４０４または画素部４０２に与えられる各種信号及び電位は、ＦＰＣ（Ｆｌｅｘｉｂｌｅ ｐｒｉｎｔｅｄ ｃｉｒｃｕｉｔ）４１８ａ、及びＦＰＣ４１８ｂから供給されている。
図４（Ｂ）、及び図４（Ｃ）において、第１の基板４０１上に設けられた画素部４０２と、走査線駆動回路４０４とを囲むようにして、シール材４０５が設けられている。また画素部４０２と、走査線駆動回路４０４の上に第２の基板４０６が設けられている。よって画素部４０２と、走査線駆動回路４０４とは、第１の基板４０１とシール材４０５と第２の基板４０６とによって、表示素子と共に封止されている。図４（Ｂ）、及び図４（Ｃ）においては、第１の基板４０１上のシール材４０５によって囲まれている領域とは異なる領域に、別途用意された基板上に単結晶半導体膜又は多結晶半導体膜で形成された信号線駆動回路４０３が実装されている。図４（Ｂ）、及び図４（Ｃ）においては、別途形成された信号線駆動回路４０３と、走査線駆動回路４０４または画素部４０２に与えられる各種信号及び電位は、ＦＰＣ４１８から供給されている。
また、図４（Ｂ）、及び図４（Ｃ）においては、信号線駆動回路４０３を別途形成し、第１の基板４０１に実装している例を示しているが、この構成に限定されない。走査線駆動回路を別途形成して実装しても良いし、信号線駆動回路の一部または走査線駆動回路の一部のみを別途形成して実装しても良い。
なお、別途形成した駆動回路の接続方法は、特に限定されるものではなく、ＣＯＧ（Ｃｈｉｐ Ｏｎ Ｇｌａｓｓ）方法、ワイヤボンディング方法、或いはＴＡＢ（Ｔａｐｅ Ａｕｔｏｍａｔｅｄ Ｂｏｎｄｉｎｇ）方法などを用いることができる。図４（Ａ）は、ＣＯＧ方法により信号線駆動回路４０３、走査線駆動回路４０４を実装する例であり、図４（Ｂ）は、ＣＯＧ方法により信号線駆動回路４０３を実装する例であり、図４（Ｃ）は、ＴＡＢ方法により信号線駆動回路４０３を実装する例である。
また、表示装置は、表示素子が封止された状態にあるパネルと、該パネルにコントローラを含むＩＣ等を実装した状態にあるモジュールとを含む。
なお、本明細書中における表示装置とは、画像表示デバイス、表示デバイス、もしくは光源（照明装置含む）を指す。また、コネクター、例えばＦＰＣもしくはＴＡＢテープもしくはＴＣＰが取り付けられたモジュール、ＴＡＢテープやＴＣＰの先にプリント配線板が設けられたモジュール、または表示素子にＣＯＧ方式によりＩＣ（集積回路）が直接実装されたモジュールも全て表示装置に含むものとする。
また、第１の基板上に設けられた画素部及び走査線駆動回路は、トランジスタを複数有しており、実施の形態１で例示したトランジスタを適用することができる。
表示装置に設けられる表示素子としては液晶素子（液晶表示素子ともいう）、発光素子（発光表示素子ともいう）、を用いることができる。発光素子は、電流または電圧によって輝度が制御される素子をその範疇に含んでおり、具体的には無機ＥＬ（Ｅｌｅｃｔｒｏ Ｌｕｍｉｎｅｓｃｅｎｃｅ）、有機ＥＬ等が含まれる。また、電子インクなど、電気的作用によりコントラストが変化する表示媒体も適用することができる。
半導体装置の一形態について、図５、及び図６を用いて説明する。図５、及び図６は、図４（Ｂ）に示す破線Ｑ−Ｒにおける断面図に相当する。
図５、及び図６に示すように、半導体装置は接続端子電極層４１５及び端子電極層４１６を有しており、接続端子電極層４１５及び端子電極層４１６はＦＰＣ４１８が有する端子と異方性導電膜４１９を介して、電気的に接続されている。
接続端子電極層４１５は、第１の電極層４３０と同じ導電膜から形成され、端子電極層４１６は、トランジスタ４１０、及びトランジスタ４１１のソース電極層、及びドレイン電極層と同じ導電膜で形成されている。
また、第１の基板４０１上に設けられた画素部４０２と、走査線駆動回路４０４は、トランジスタを複数有しており、図５、及び図６では、画素部４０２に含まれるトランジスタ４１０と、走査線駆動回路４０４に含まれるトランジスタ４１１とを例示している。図５では、トランジスタ４１０、及びトランジスタ４１１上には保護膜４２０が設けられ、図６ではさらに、保護膜４２４、保護膜４２１が設けられている。なお、絶縁膜４２３は下地膜として機能する下地絶縁膜である。
本実施の形態では、トランジスタ４１０、トランジスタ４１１として、実施の形態１で示したトランジスタを適用することができる。
トランジスタ４１０、及びトランジスタ４１１は高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有するトランジスタである。よって、トランジスタ４１０、及びトランジスタ４１１は、電気的特性変動が抑制されており、電気的に安定である。
また、トランジスタ４１０、及びトランジスタ４１１は、ゲート絶縁膜が、窒化酸化シリコン膜、酸化窒化シリコン膜、及び金属酸化膜により構成されている。また、酸化物半導体膜は、金属酸化膜と接しているため、界面特性が良い。また、金属酸化膜は、外部からの水、水素等の不純物を酸化物半導体膜に拡散するのを抑制することができる。よって、トランジスタ４１０、及びトランジスタ４１１は、電気的特性変動が抑制されており、電気的に安定である。
このように、図５、及び図６で示す本実施の形態の半導体装置として、トランジスタ４１０、及びトランジスタ４１１を用いることで信頼性の高い半導体装置を提供することができる。
また、本実施の形態では、絶縁膜上において駆動回路用のトランジスタ４１１の酸化物半導体膜のチャネル形成領域と重なる位置に導電層が設けられている例である。しかし、この構成に限定されず、導電層を設けない構成としてもよい。導電層を酸化物半導体膜のチャネル形成領域と重なる位置に設けることによって、ＢＴ試験前後におけるトランジスタ４１１のしきい値電圧の変化量をさらに低減することができる。また、導電層は、電位がトランジスタ４１１のゲート電極層と同じでもよいし、異なっていても良く、第２のゲート電極層として機能させることもできる。また、導電層の電位がＧＮＤ、０Ｖ、或いはフローティング状態であってもよい。
また、該導電層は外部の電場を遮蔽する、すなわち外部の電場が内部（薄膜トランジスタを含む回路部）に作用しないようにする機能（特に静電気に対する静電遮蔽機能）も有する。導電層の遮蔽機能により、静電気などの外部の電場の影響によりトランジスタの電気的な特性が変動することを防止することができる。なお、当該導電層はトランジスタ４１１と重畳するような広範囲に設けてもよい。これによりさらなる静電遮蔽機能の向上が見込まれる。
画素部４０２に設けられたトランジスタ４１０は表示素子と電気的に接続し、表示パネルを構成する。表示素子は表示を行うことができれば特に限定されず、様々な表示素子を用いることができる。
図５に表示素子として液晶素子を用いた液晶表示装置の例を示す。図５において、表示素子である液晶素子４１３は、第１の電極層４３０、第２の電極層４３１、及び液晶層４０８を含む。なお、液晶層４０８を挟持するように配向膜として機能する絶縁層４３２、絶縁膜４３３が設けられている。第２の電極層４３１は第２の基板４０６側に設けられ、第１の電極層４３０と第２の電極層４３１とは液晶層４０８を介して積層する構成となっている。
また、スペーサ４３５は、絶縁膜を選択的にエッチングすることで得られる柱状のスペーサであり、液晶層４０８の膜厚（セルギャップ）を制御するために設けられている。なお球状のスペーサを用いていても良い。
表示素子として、液晶素子を用いる場合、サーモトロピック液晶、低分子液晶、高分子液晶、高分子分散型液晶、強誘電性液晶、反強誘電性液晶等を用いることができる。これらの液晶材料は、条件により、コレステリック相、スメクチック相、キュービック相、カイラルネマチック相、等方相等を示す。
また、横電界方式を採用する場合、配向膜を用いないブルー相を示す液晶を用いてもよい。ブルー相は液晶相の一つであり、コレステリック液晶を昇温していくと、コレステリック相から等方相へ転移する直前に発現する相である。ブルー相は狭い温度範囲でしか発現しないため、温度範囲を改善するために数重量％以上のカイラル剤を混合させた液晶組成物を用いて液晶層に用いる。ブルー相を示す液晶とカイラル剤とを含む液晶組成物は、応答速度が短く、光学的等方性であるため配向処理が不要であり、視野角依存性が小さい。また配向膜を設けなくてもよいのでラビング処理も不要となるため、ラビング処理によって引き起こされる静電破壊を防止することができ、作製工程中の液晶表示装置の不良や破損を軽減することができる。よって液晶表示装置の生産性を向上させることが可能となる。酸化物半導体膜を用いるトランジスタは、静電気の影響によりトランジスタの電気的な特性が著しく変動して設計範囲を逸脱する恐れがある。よって酸化物半導体膜を用いるトランジスタを有する液晶表示装置にブルー相の液晶材料を用いることはより効果的である。
また、液晶材料の固有抵抗は、１×１０９Ω・ｃｍ以上であり、好ましくは１×１０１１Ω・ｃｍ以上であり、さらに好ましくは１×１０１２Ω・ｃｍ以上である。なお、本明細書における固有抵抗の値は、２０℃で測定した値とする。
液晶表示装置に設けられる保持容量の大きさは、画素部に配置されるトランジスタのリーク電流等を考慮して、所定の期間の間電荷を保持できるように設定される。保持容量の大きさは、トランジスタのオフ電流等を考慮して設定すればよい。高純度且つ酸素欠損の形成を抑制した酸化物半導体膜を有するトランジスタを用いることにより、各画素における液晶容量に対して１／３以下、好ましくは１／５以下の容量の大きさを有する保持容量を設ければ充分である。
本実施の形態で用いる高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有するトランジスタは、オフ状態における電流値（オフ電流値）を低くすることができる。よって、画像信号等の電気信号の保持時間を長くすることができ、電源オン状態では書き込み間隔も長く設定できる。よって、リフレッシュ動作の頻度を少なくすることができるため、消費電力を抑制する効果を奏する。
また、本実施の形態で用いる高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有するトランジスタは、比較的高い電界効果移動度が得られるため、高速駆動が可能である。例えば、このような高速駆動が可能なトランジスタを液晶表示装置に用いることで、画素部のスイッチングトランジスタと、駆動回路部に使用するドライバートランジスタを同一基板上に形成することができる。すなわち、別途駆動回路として、シリコンウェハ等により形成された半導体装置を用いる必要がないため、半導体装置の部品点数を削減することができる。また、画素部においても、高速駆動が可能なトランジスタを用いることで、高画質な画像を提供することができる。
液晶表示装置には、ＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モード、ＩＰＳ（Ｉｎ−Ｐｌａｎｅ−Ｓｗｉｔｃｈｉｎｇ）モード、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｉｔｃｈｉｎｇ）モード、ＡＳＭ（Ａｘｉａｌｌｙ Ｓｙｍｍｅｔｒｉｃ ａｌｉｇｎｅｄ Ｍｉｃｒｏ−ｃｅｌｌ）モード、ＯＣＢ（Ｏｐｔｉｃａｌ Ｃｏｍｐｅｎｓａｔｅｄ Ｂｉｒｅｆｒｉｎｇｅｎｃｅ）モード、ＦＬＣ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モード、ＡＦＬＣ（ＡｎｔｉＦｅｒｒｏｅｌｅｃｔｒｉｃ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ）モードなどを用いることができる。
また、ノーマリーブラック型の液晶表示装置、例えば垂直配向（ＶＡ）モードを採用した透過型の液晶表示装置としてもよい。垂直配向モードとしては、いくつか挙げられるが、例えば、ＭＶＡ（Ｍｕｌｔｉ−Ｄｏｍａｉｎ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＰＶＡ（Ｐａｔｔｅｒｎｅｄ Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｍｅｎｔ）モード、ＡＳＶモードなどを用いることができる。また、ＶＡ型の液晶表示装置にも適用することができる。ＶＡ型の液晶表示装置とは、液晶表示パネルの液晶分子の配列を制御する方式の一種である。ＶＡ型の液晶表示装置は、電圧が印加されていないときにパネル面に対して液晶分子が垂直方向を向く方式である。また、画素（ピクセル）をいくつかの領域（サブピクセル）に分け、それぞれ別の方向に分子を倒すよう工夫されているマルチドメイン化あるいはマルチドメイン設計といわれる方法を用いることができる。
また、表示装置において、ブラックマトリクス（遮光層）、偏光部材、位相差部材、反射防止部材などの光学部材（光学基板）などは適宜設ける。例えば、偏光基板及び位相差基板による円偏光を用いてもよい。また、光源としてバックライト、サイドライトなどを用いてもよい。
また、画素部における表示方式は、プログレッシブ方式やインターレース方式等を用いることができる。また、カラー表示する際に画素で制御する色要素としては、ＲＧＢ（Ｒは赤、Ｇは緑、Ｂは青を表す）の三色に限定されない。例えば、ＲＧＢＷ（Ｗは白を表す）、又はＲＧＢに、イエロー、シアン、マゼンタ等を一色以上追加したものがある。なお、色要素のドット毎にその表示領域の大きさが異なっていてもよい。ただし、開示する発明はカラー表示の表示装置に限定されるものではなく、モノクロ表示の表示装置に適用することもできる。
また、表示装置に含まれる表示素子として、エレクトロルミネッセンスを利用する発光素子を適用することができる。エレクトロルミネッセンスを利用する発光素子は、発光材料が有機化合物であるか、無機化合物であるかによって区別され、一般的に、前者は有機ＥＬ素子、後者は無機ＥＬ素子と呼ばれている。
有機ＥＬ素子は、発光素子に電圧を印加することにより、一対の電極から電子および正孔がそれぞれ発光性の有機化合物を含む層に注入され、電流が流れる。そして、それらキャリア（電子および正孔）が再結合することにより、発光性の有機化合物が励起状態を形成し、その励起状態が基底状態に戻る際に発光する。このようなメカニズムから、このような発光素子は、電流励起型の発光素子と呼ばれる。
無機ＥＬ素子は、その素子構成により、分散型無機ＥＬ素子と薄膜型無機ＥＬ素子とに分類される。分散型無機ＥＬ素子は、発光材料の粒子をバインダ中に分散させた発光層を有するものであり、発光メカニズムはドナー準位とアクセプター準位を利用するドナー−アクセプター再結合型発光である。薄膜型無機ＥＬ素子は、発光層を誘電体層で挟み込み、さらにそれを電極で挟んだ構造であり、発光メカニズムは金属イオンの内殻電子遷移を利用する局在型発光である。なお、ここでは、発光素子として有機ＥＬ素子を用いて説明する。
発光素子は発光を取り出すために少なくとも一対の電極の一方が透光性であればよい。そして、基板上にトランジスタ及び発光素子を形成し、基板とは逆側の面から発光を取り出す上面射出や、基板側の面から発光を取り出す下面射出や、基板側及び基板とは反対側の面から発光を取り出す両面射出構造の発光素子があり、どの射出構造の発光素子も適用することができる。
図６に表示素子として発光素子を用いた発光装置の例を示す。表示素子である発光素子４５３は、画素部４０２に設けられたトランジスタ４１０と電気的に接続している。なお発光素子４５３の構成は、第１の電極層４３０、電界発光層４５２、第２の電極層４３１の積層構造であるが、示した構成に限定されない。発光素子４５３から取り出す光の方向などに合わせて、発光素子４５３の構成は適宜変えることができる。
隔壁４５１は、有機絶縁材料、又は無機絶縁材料を用いて形成する。特に感光性の樹脂材料を用い、第１の電極層４３０上に開口部を形成し、その開口部の側壁が連続した曲率を持って形成される傾斜面となるように形成することが好ましい。
電界発光層４５２は、単数の層で構成されていても、複数の層が積層されるように構成されていてもどちらでも良い。
発光素子４５３に酸素、水素、水、二酸化炭素等が浸入しないように、第２の電極層４３１及び隔壁４５１上に保護膜を形成してもよい。保護膜としては、窒化シリコン膜、窒化酸化シリコン膜、ＤＬＣ膜等を形成することができる。また、第１の基板４０１、第２の基板４０６、及びシール材４０５によって封止された空間には充填材４５４が設けられ密封されている。このように外気に曝されないように気密性が高く、脱ガスの少ない保護フィルム（貼り合わせフィルム、紫外線硬化樹脂フィルム等）やカバー材でパッケージング（封入）することが好ましい。
充填材４５４としては窒素やアルゴンなどの不活性な気体の他に、紫外線硬化樹脂または熱硬化樹脂を用いることができ、ＰＶＣ（ポリビニルクロライド）、アクリル樹脂、ポリイミド系樹脂、エポキシ樹脂、シリコーン樹脂、ＰＶＢ（ポリビニルブチラル）またはＥＶＡ（エチレンビニルアセテート）を用いることができる。例えば充填材として窒素を用いればよい。
また、必要であれば、発光素子の射出面に偏光板、又は円偏光板（楕円偏光板を含む）、位相差板（λ／４板、λ／２板）、カラーフィルタなどの光学フィルムを適宜設けてもよい。また、偏光板又は円偏光板に反射防止膜を設けてもよい。例えば、表面の凹凸により反射光を拡散し、映り込みを低減できるアンチグレア処理を施すことができる。
なお、図５、及び図６において、第１の基板４０１、第２の基板４０６としては、ガラス基板の他、可撓性を有する基板も用いることができ、例えば透光性を有するプラスチック基板などを用いることができる。プラスチックとしては、ＦＲＰ（Ｆｉｂｅｒｇｌａｓｓ−Ｒｅｉｎｆｏｒｃｅｄ Ｐｌａｓｔｉｃｓ）板、ＰＶＦ（ポリビニルフルオライド）フィルム、ポリエステルフィルムまたはアクリル樹脂フィルムを用いることができる。また、アルミニウムホイルをＰＶＦフィルムやポリエステルフィルムで挟んだ構造のシートを用いることもできる。
本実施の形態では、保護膜４２０として酸化シリコン膜を用い、保護膜４２４として酸化アルミニウム膜を用いる。保護膜４２０、保護膜４２４はスパッタリング法やＰＥ−ＣＶＤ法によって形成することができる。
酸化物半導体膜上に保護膜４２４として設けられた酸化アルミニウム膜は、水素、水などの不純物、及び酸素の両方に対して膜を透過させない遮断効果（ブロック効果）が高い。
従って、酸化アルミニウム膜は、作製工程中及び作製後において、変動要因となる水素、水分などの不純物の酸化物半導体膜への混入、及び酸化物半導体膜を構成する主成分材料である酸素の酸化物半導体膜からの放出を防止する保護膜として機能する。
また、保護膜４２０として酸化物半導体膜と接して設けられた酸化シリコン膜は、酸素を酸化物半導体膜へ供給する機能を有する。よって、保護膜４２０は酸素を多く含む酸化絶縁膜が好ましい。
トランジスタ４１０、及びトランジスタ４１１は、高純度化し、酸素欠損の形成を抑制した酸化物半導体膜を有する。また、トランジスタ４１０、及びトランジスタ４１１は、ゲート絶縁膜として、窒化酸化シリコン膜、酸化窒化シリコン膜、及び金属酸化膜により構成されている。このようなゲート絶縁膜の構成とすることで、特性変動が抑制されており、電気的に安定である。
また、平坦化絶縁膜として機能する保護膜４２１は、アクリル樹脂、ポリイミド系樹脂、ベンゾシクロブテン系樹脂、ポリアミド系樹脂、エポキシ樹脂等の、耐熱性を有する有機材料を用いることができる。なお、これらの材料で形成される絶縁膜を複数積層させることで、保護膜４２１を形成してもよい。
保護膜４２１の形成法は、特に限定されず、その材料に応じて、スパッタリング法、ＳＯＧ法、スピンコート、ディップ、スプレー塗布、液滴吐出法（インクジェット法等）、印刷法（スクリーン印刷、オフセット印刷等）、ドクターナイフ、ロールコーター、カーテンコーター、ナイフコーター等を用いることができる。
表示装置は光源又は表示素子からの光を透過させて表示を行う。よって光が透過する画素部に設けられる基板、絶縁膜、導電膜などの薄膜はすべて可視光の波長領域の光に対して透光性とする。
表示素子に電圧を印加する第１の電極層及び第２の電極層（画素電極層、共通電極層、対向電極層などともいう）においては、取り出す光の方向、電極層が設けられる場所、及び電極層のパターン構造によって透光性、反射性を選択すればよい。
第１の電極層４３０、第２の電極層４３１は、酸化タングステンを含むインジウム酸化物、酸化タングステンを含むインジウム亜鉛酸化物、酸化チタンを含むインジウム酸化物、酸化チタンを含むインジウム錫酸化物、ＩＴＯ、インジウム亜鉛酸化物、酸化ケイ素を添加したインジウム錫酸化物、グラフェンなどの透光性を有する導電性材料を用いることができる。
また、第１の電極層４３０、第２の電極層４３１はタングステン（Ｗ）、モリブデン（Ｍｏ）、ジルコニウム（Ｚｒ）、ハフニウム（Ｈｆ）、バナジウム（Ｖ）、ニオブ（Ｎｂ）、タンタル（Ｔａ）、クロム（Ｃｒ）、コバルト（Ｃｏ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、白金（Ｐｔ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、銀（Ａｇ）等の金属、又はその合金、若しくはその金属窒化物から一つ、又は複数種を用いて形成することができる。
また、第１の電極層４３０、第２の電極層４３１として、導電性高分子（導電性ポリマーともいう）を含む導電性組成物を用いて形成することができる。導電性高分子としては、いわゆるπ電子共役系導電性高分子を用いることができる。例えば、ポリアニリンまたはその誘導体、ポリピロールまたはその誘導体、ポリチオフェンまたはその誘導体、若しくはアニリン、ピロールおよびチオフェンの２種以上からなる共重合体若しくはその誘導体などがあげられる。
また、トランジスタは静電気などにより破壊されやすいため、駆動回路保護用の保護回路を設けることが好ましい。保護回路は、非線形素子を用いて構成することが好ましい。
以上のように実施の形態１で示したトランジスタを適用することで、様々な機能を有する半導体装置を提供することができる。
（実施の形態４）
本明細書に開示する半導体装置は、さまざまな電子機器（遊技機も含む）に適用することができる。電子機器としては、例えば、テレビジョン装置（テレビ、またはテレビジョン受信機ともいう）、コンピュータ用などのモニタ、デジタルカメラ、デジタルビデオカメラ等のカメラ、デジタルフォトフレーム、携帯電話機（携帯電話、携帯電話装置ともいう）、携帯型ゲーム機、携帯情報端末、音響再生装置、パチンコ機などの大型ゲーム機などが挙げられる。上記実施の形態で説明した半導体装置を具備する電子機器の例について図７を用いて説明する。
図７（Ａ）は、ノート型のパーソナルコンピュータであり、本体３００１、筐体３００２、表示部３００３、キーボード３００４などによって構成されている。上記実施の形態のいずれかで示した半導体装置を表示部３００３に適用することにより、信頼性の高いノート型のパーソナルコンピュータとすることができる。
図７（Ｂ）は、携帯情報端末（ＰＤＡ）であり、本体３０２１には表示部３０２３と、外部インターフェイス３０２５と、操作ボタン３０２４等が設けられている。また操作用の付属品としてスタイラス３０２２がある。上記実施の形態のいずれかで示した半導体装置を表示部３０２３に適用することにより、信頼性の高い携帯情報端末（ＰＤＡ）とすることができる。
図７（Ｃ）は、電子書籍の一例を示している。例えば、電子書籍は、筐体２７０１および筐体２７０３の２つの筐体で構成されている。筐体２７０１および筐体２７０３は、軸部２７１１により一体とされており、該軸部２７１１を軸として開閉動作を行うことができる。このような構成により、紙の書籍のような動作を行うことが可能となる。
筐体２７０１には表示部２７０５が組み込まれ、筐体２７０３には表示部２７０７が組み込まれている。表示部２７０５および表示部２７０７は、続き画面を表示する構成としてもよいし、異なる画面を表示する構成としてもよい。異なる画面を表示する構成とすることで、例えば右側の表示部（図７（Ｃ）では表示部２７０５）に文章を表示し、左側の表示部（図７（Ｃ）では表示部２７０７）に画像を表示することができる。上記実施の形態のいずれかで示した半導体装置を表示部２７０５、表示部２７０７に適用することにより、信頼性の高い電子書籍とすることができる。表示部２７０５として半透過型、又は反射型の液晶表示装置を用いる場合、比較的明るい状況下での使用も予想されるため、太陽電池を設け、太陽電池による発電、及びバッテリーでの充電を行えるようにしてもよい。なおバッテリーとしては、リチウムイオン電池を用いると、小型化を図れる等の利点がある。
また、図７（Ｃ）では、筐体２７０１に操作部などを備えた例を示している。例えば、筐体２７０１において、電源２７２１、操作キー２７２３、スピーカー２７２５などを備えている。操作キー２７２３により、頁を送ることができる。なお、筐体の表示部と同一面にキーボードやポインティングデバイスなどを備える構成としてもよい。また、筐体の裏面や側面に、外部接続用端子（イヤホン端子、ＵＳＢ端子など）、記録媒体挿入部などを備える構成としてもよい。さらに、電子書籍は、電子辞書としての機能を持たせた構成としてもよい。
また、電子書籍は、無線で情報を送受信できる構成としてもよい。無線により、電子書籍サーバから、所望の書籍データなどを購入し、ダウンロードする構成とすることも可能である。
図７（Ｄ）は、携帯電話であり、筐体２８００及び筐体２８０１の二つの筐体で構成されている。筐体２８０１には、表示パネル２８０２、スピーカー２８０３、マイクロフォン２８０４、ポインティングデバイス２８０６、カメラ用レンズ２８０７、外部接続端子２８０８などを備えている。また、筐体２８００には、携帯電話の充電を行う太陽電池セル２８１０、外部メモリスロット２８１１などを備えている。また、アンテナは筐体２８０１内部に内蔵されている。上記実施の形態のいずれかで示した半導体装置を表示パネル２８０２に適用することにより、信頼性の高い携帯電話とすることができる。
また、表示パネル２８０２はタッチパネルを備えており、図７（Ｄ）には映像表示されている複数の操作キー２８０５を点線で示している。なお、太陽電池セル２８１０で出力される電圧を各回路に必要な電圧に昇圧するための昇圧回路も実装している。
表示パネル２８０２は、使用形態に応じて表示の方向が適宜変化する。また、表示パネル２８０２と同一面上にカメラ用レンズ２８０７を備えているため、テレビ電話が可能である。スピーカー２８０３及びマイクロフォン２８０４は音声通話に限らず、テレビ電話、録音、再生などが可能である。さらに、筐体２８００と筐体２８０１は、スライドし、図７（Ｄ）のように展開している状態から重なり合った状態とすることができ、携帯に適した小型化が可能である。
外部接続端子２８０８はＡＣアダプタ及びＵＳＢケーブルなどの各種ケーブルと接続可能であり、充電及びパーソナルコンピュータなどとのデータ通信が可能である。また、外部メモリスロット２８１１に記録媒体を挿入し、より大量のデータ保存及び移動に対応できる。
また、上記機能に加えて、赤外線通信機能、テレビ受信機能などを備えたものであってもよい。
図７（Ｅ）は、デジタルビデオカメラであり、本体３０５１、表示部（Ａ）３０５７、接眼部３０５３、操作スイッチ３０５４、表示部（Ｂ）３０５５、バッテリー３０５６などによって構成されている。上記実施の形態のいずれかで示した半導体装置を表示部（Ａ）３０５７、表示部（Ｂ）３０５５に適用することにより、信頼性の高いデジタルビデオカメラとすることができる。
図７（Ｆ）は、テレビジョン装置の一例を示している。テレビジョン装置は、筐体９６０１に表示部９６０３が組み込まれている。表示部９６０３により、映像を表示することが可能である。また、ここでは、スタンド９６０５により筐体９６０１を支持した構成を示している。上記実施の形態のいずれかで示した半導体装置を表示部９６０３に適用することにより、信頼性の高いテレビジョン装置とすることができる。
テレビジョン装置の操作は、筐体９６０１が備える操作スイッチや、別体のリモコン操作機により行うことができる。また、リモコン操作機に、当該リモコン操作機から出力する情報を表示する表示部を設ける構成としてもよい。
なお、テレビジョン装置は、受信機やモデムなどを備えた構成とする。受信機により一般のテレビ放送の受信を行うことができ、さらにモデムを介して有線または無線による通信ネットワークに接続することにより、一方向（送信者から受信者）または双方向（送信者と受信者間、あるいは受信者間同士など）の情報通信を行うことも可能である。
本実施の形態は、他の実施の形態に記載した構成と適宜組み合わせて実施することが可能である。
本実施例においては、本発明の一態様として、用いることのできる金属酸化膜の一例として、酸化アルミニウム膜について評価を行った。図８乃至１３を用いて説明を行う。なお、評価方法としては、Ｘ線反射率測定法（ＸＲＲ：Ｘ−Ｒａｙ Ｒｅｆｌｅｃｔｏｍｅｔｒｙ）と、二次イオン質量分析法（ＳＩＭＳ：Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｍｅｔｒｙ）と、昇温脱離ガス分光法（ＴＤＳ：Ｔｈｅｒｍａｌ Ｄｅｓｏｒｐｔｉｏｎ Ｓｐｅｃｔｒｏｍｅｔｒｙ）を用いた。
まず、ＸＲＲ測定による評価を示す。ＸＲＲ測定で用いたサンプルの構造を図８（Ａ）、及び図８（Ｂ）に示す。
図８（Ａ）、及び図８（Ｂ）に示すサンプルは、ガラス基板５０２上に、金属酸化膜５１２ａと、金属酸化膜５１２ｂをそれぞれ形成した。
金属酸化膜５１２ａは、スパッタリング装置を用いて酸化アルミニウム膜を形成した。金属酸化膜５１２ａの形成条件としては、基板温度は室温とし、Ｏ２＝５０ｓｃｃｍ（Ｏ２＝１００％）、電力６ｋＷ（ＤＣ−Ｐｕｌｓｅ電源、Ｐｕｌｓｅ＝３００ｋＨｚ）、圧力０．６Ｐａ、膜厚１００ｎｍとした。なお、スパッタリングターゲットとしては、金属アルミニウムターゲットを用いた。
金属酸化膜５１２ｂは、スパッタリング装置を用いて酸化アルミニウム膜を形成した。金属酸化膜５１２ｂの形成条件としては、基板温度は１５０℃とし、Ｏ２＝３００ｓｃｃｍ（Ｏ２＝１００％）、電力３０ｋＷ（ＡＣ電源）、圧力０．７Ｐａ、膜厚１００ｎｍとした。なお、スパッタリングターゲットとしては、金属アルミニウムターゲットを用いた。
図８（Ａ）に示す構造を有するサンプルをサンプル１、図８（Ｂ）に示す構造を有するサンプルをサンプル２とし、ＸＲＲ測定により、各酸化アルミニウム膜の膜密度を評価した。なお、ＸＲＲ測定は、各サンプルの面内を３点測定した。また、酸化アルミニウム膜の組成を、理想的な組成であるＡｌ２Ｏ３（Ｚ／Ａ＝０．４８８２（Ｚ＝原子番号、Ａ＝質量数））として用い、算出した。
測定結果を図９に示す。図９より、サンプル１については、酸化アルミニウム膜の膜密度が約３．０ｇ／ｃｍ３であり、サンプル２については、酸化アルミニウム膜の膜密度が約３．８ｇ／ｃｍ３であった。
次に、ＳＩＭＳ分析による評価を示す。ＳＩＭＳ分析に用いたサンプルの構造を図１０（Ａ）、及び図１０（Ｂ）に示す。
図１０（Ａ）、及び図１０（Ｂ）に示す評価用サンプルは、ガラス基板５０２上に酸化シリコン膜５０４ａ、及び酸化シリコン膜５０４ｂをそれぞれ形成し、酸化シリコン膜５０４ａ、及び酸化シリコン膜５０４ｂ上に、金属酸化膜５１３ａ、及び金属酸化膜５１３ｂをそれぞれ形成した。なお、図１０（Ａ）に示す構造を有するサンプルをサンプル３、図１０（Ｂ）に示す構造を有するサンプルをサンプル４とした。
酸化シリコン膜５０４ａの形成条件として、スパッタリング法を用い、基板温度２００℃とし、Ｏ２＝３００ｓｃｃｍ（Ｏ２＝１００％）、電力６ｋＷ（ＤＣ−Ｐｕｌｓｅ電源、Ｐｕｌｓｅ＝３００ｋＨｚ）、圧力０．４Ｐａ、膜厚１００ｎｍとした。
酸化シリコン膜５０４ｂの形成条件として、スパッタリング法を用い、基板温度２００℃とし、Ｏ２＝３００ｓｃｃｍ（Ｏ２＝１００％）、電力６ｋＷ（ＤＣ−Ｐｕｌｓｅ電源、Ｐｕｌｓｅ＝３００ｋＨｚ）、圧力０．４Ｐａ、膜厚４００ｎｍとした。
金属酸化膜５１３ａは、スパッタリング装置を用いて酸化アルミニウム膜を形成した。金属酸化膜５１３ａの形成条件としては、基板温度は室温とし、Ｏ２＝５０ｓｃｃｍ（Ｏ２＝１００％）、電力６ｋＷ（ＤＣ−Ｐｕｌｓｅ電源、Ｐｕｌｓｅ＝３００ｋＨｚ）、圧力０．６Ｐａ、膜厚５０ｎｍとした。なお、スパッタリングターゲットとしては、金属アルミニウムターゲットを用いた。
金属酸化膜５１３ｂは、スパッタリング装置を用いて酸化アルミニウム膜を形成した。金属酸化膜５１３ｂの形成条件としては、基板温度は１５０℃とし、Ｏ２＝３００ｓｃｃｍ（Ｏ２＝１００％）、電力３０ｋＷ（ＡＣ電源）、圧力０．７Ｐａ、膜厚１００ｎｍとした。なお、スパッタリングターゲットとしては、金属アルミニウムターゲットを用いた。
なお、金属酸化膜５１３ａ、及び金属酸化膜５１３ｂの酸化アルミニウム膜の膜密度は、それぞれ、３．０ｇ／ｃｍ３、３．８ｇ／ｃｍ３とした。
上述したサンプル３、及びサンプル４の構造を表１に示す。
Figure 0006128775
表１に示す、サンプル３、及びサンプル４について、プレッシャークッカー試験（ＰＣＴ：Ｐｒｅｓｓｕｒｅ Ｃｏｏｋｅｒ Ｔｅｓｔ）を行った。本実施例ではＰＣＴ試験として、温度１３０℃、湿度８５％、Ｈ２Ｏ（水）：Ｄ２Ｏ（重水）＝３：１（体積比）雰囲気、２．３気圧（０．２３ＭＰａ）の条件でサンプル３、及びサンプル４を１００時間保持した。
ＰＣＴ試験後のサンプル３、及びサンプル４のＳＩＭＳ分析を行い、膜中の水素（Ｈ）原子、及び重水素（Ｄ）原子の濃度測定を行った。サンプル３、及びサンプル４の評価結果を、それぞれ図１１（Ａ）、及び図１１（Ｂ）に示す。
なお、ＳＩＭＳ分析は、その測定原理上、試料表面近傍や、材質が異なる膜との積層界面近傍のデータを正確に得ることが困難であることが知られている。そこで、膜中における水素（Ｈ）原子、及び重水素（Ｄ）原子濃度の厚さ方向の分布を、ＳＩＭＳで分析する場合、対象となる膜の存在する範囲において、極端な変動が無く、ほぼ一定の強度が得られる領域における平均値を採用する。
図１１（Ａ）より、サンプル３の酸化シリコン膜５０４ａの膜中の水素（Ｈ）原子、及び重水素（Ｄ）原子の濃度は、それぞれ、１．４×１０２１ａｔｏｍｓ／ｃｍ３、２．９×１０２０ａｔｏｍｓ／ｃｍ３であった。
図１１（Ｂ）より、サンプル４の酸化シリコン膜５０４ｂの膜中の水素（Ｈ）原子、及び重水素（Ｄ）原子の濃度は、それぞれ、２．２×１０１９ａｔｏｍｓ／ｃｍ３、検出下限以下であった。なお、本実施例におけるＳＩＭＳ分析の重水素（Ｄ）原子濃度の検出下限は、１．０×１０１６ａｔｏｍｓ／ｃｍ３である。
なお、本実施例のＳＩＭＳ分析結果は、すべて酸化シリコン膜の標準試料により定量した結果を示している。
図１１より、酸化アルミニウム膜の膜密度が約３．０ｇ／ｃｍ３のサンプル３においては、水素（Ｈ）原子、及び重水素（Ｄ）原子が酸化アルミニウム膜を通過し、酸化シリコン膜中に拡散していることがわかる。一方、酸化アルミニウム膜の膜密度が約３．８ｇ／ｃｍ３のサンプル４においては、水素（Ｈ）原子、及び重水素（Ｄ）原子が酸化アルミニウム膜中で拡散を抑制していることがわかる。水素（Ｈ）原子、及び重水素（Ｄ）原子ともに、酸化アルミニウム膜の３０ｎｍ付近で急激に濃度低下が見られることより、サンプル３同様に酸化アルミニウム膜の膜厚が５０ｎｍとしても、水素（Ｈ）原子、及び重水素（Ｄ）原子を抑制できると示唆している。
以上のように酸化アルミニウム膜の膜密度により水素（Ｈ）原子、及び重水素（Ｄ）原子に対し、バリア性が異なることが確認された。
次に、ＴＤＳ分析による評価を示す。ＴＤＳ分析に用いたサンプルの構造を図１２（Ａ）、及び図１２（Ｂ）に示す。
図１２（Ａ）に示すサンプルは、ガラス基板５０２上に、窒化シリコン膜５０５を形成した。図１２（Ｂ）に示すサンプルは、ガラス基板５０２上に、窒化シリコン膜５０５を形成し、窒化シリコン膜５０５上に金属酸化膜５１４として酸化アルミニウム膜を形成した。
窒化シリコン膜５０５の成膜条件は、ＰＥ−ＣＶＤ装置を用いて、基板温度２２０℃、ＳｉＨ４＝２７０ｓｃｃｍ、Ｈ２＝４０００ｓｃｃｍ、Ｎ２Ｏ＝２７００ｓｃｃｍ、膜厚１００ｎｍとした。
金属酸化膜５１４は、スパッタリング装置を用い酸化アルミニウム膜を形成した。酸化アルミニウム膜の成膜条件は、基板温度は１５０℃とし、Ｏ２＝１００ｓｃｃｍ（Ｏ２＝１００％）、電力３０ｋＷ（ＡＣ電源）、圧力０．７Ｐａ、膜厚１００ｎｍとした。
なお、図１２（Ａ）に示す構造を有するサンプルをサンプル５、図１２（Ｂ）に示す構造を有するサンプルをサンプル６とし、サンプル５、及びサンプル６のＴＤＳ分析を行った。なお、ＴＤＳ分析は、各サンプルを真空容器内で加熱し、昇温中に各サンプルから発生するガス成分を四重極質量分析計で検出する。検出されるガス成分は、ｍ／ｚ（質量／電荷）のイオン強度で区別される。なお、本実施例では、ｍ／ｚ＝２のイオン強度を水素（Ｈ２）、ｍ／ｚ＝１８のイオン強度を水（Ｈ２Ｏ）として同定した。図１３（Ａ）に各サンプルのｍ／ｚ＝２（Ｈ２）のＴＤＳスペクトルを、図１３（Ｂ）にｍ／ｚ＝１８（Ｈ２Ｏ）のＴＤＳスペクトルを、それぞれ示す。なお、図１３（Ａ）において、横軸が基板温度（℃）を、縦軸がｍ／ｚ＝２のイオン強度（任意単位）を、それぞれ表す。また、図１３（Ｂ）において、横軸が基板温度（℃）を、縦軸がｍ／ｚ＝１８のイオン強度（任意単位）を、それぞれ表す。
図１３（Ａ）より、サンプル５については、３５０℃付近にピークを有し、水素（Ｈ２）の検出が確認される。この検出は、窒化シリコン膜５０５膜中に含有されたＨ２と考えられる。一方、サンプル６については、測定範囲内では、概ねフラットな検出分布となっており、顕著な水素（Ｈ２）の検出は認められない。窒化シリコン膜５０５膜中に含有されたＨ２は、金属酸化膜５１４により、外部への放出を抑制した結果であると考えられる。
図１３（Ｂ）より、サンプル５、及びサンプル６ともに、５０℃〜１００℃付近にＨ２Ｏのピークを有するが、このピークは、サンプル表面に付着している吸着水分と考えられる。また、サンプル５とサンプル６を比較した場合、サンプル６の方が、サンプル５よりもＨ２Ｏの検出量が少ない。金属酸化膜５１４を最表面とすることが、表面に付着する吸着水分が減少する可能性が示唆される。
以上のように、窒化シリコン膜の上方に金属酸化膜を形成することで、窒化シリコン膜中に水、水素等を含有していても、当該金属酸化膜により、放出を抑制することが確認された。
本実施例では、本発明の一形態である半導体装置の作製方法により得られた、トランジスタの電気特性について説明する。
本実施例におけるトランジスタの構造を図１４（Ａ）、及び図１４（Ｂ）を用いて説明を行う。なお、図１４（Ａ）はトランジスタの平面図を示し、図１４（Ｂ）は、図１４（Ａ）に示す破線Ｘ−Ｙの断面図に相当する。また、図１４（Ａ）において、構成要素の一部（例えば、ゲート絶縁膜、保護膜など）は、図面の煩雑を避けるために省略している。
図１４（Ａ）、及び図１４（Ｂ）に示すトランジスタ６５０は、基板６０２と、下地絶縁膜６０４と、ゲート電極６０６と、窒化酸化シリコン膜６０８と、酸化窒化シリコン膜６１０と、金属酸化膜６１２と、酸化物半導体膜６１４と、ソース電極６１６と、ドレイン電極６１８と、を有する。また、トランジスタ６５０を覆うように、保護膜６２０ａ、及び保護膜６２０ｂが形成されている。
また、窒化酸化シリコン膜６０８と、酸化窒化シリコン膜６１０と、金属酸化膜６１２と、によりゲート絶縁膜６３０を構成している。
図１４（Ｂ）を用いて、トランジスタ６５０の作製方法について以下説明を行う。
基板６０２として０．７ｍｍのガラス基板を用い、基板６０２上に下地絶縁膜６０４を形成した。下地絶縁膜６０４は、窒化シリコン膜を１００ｎｍと、窒化シリコン膜上に酸化シリコン膜１５０ｎｍの積層構造とした。
次に、下地絶縁膜６０４上に導電膜を成膜し、フォトリソグラフィ工程、及びエッチング工程を行い、ゲート電極６０６を形成した。ゲート電極６０６としては、スパッタリング装置を用い、タングステン膜を１００ｎｍとした。
次に、下地絶縁膜６０４、及びゲート電極６０６上に窒化酸化シリコン膜６０８、及び酸化窒化シリコン膜６１０を形成した。窒化酸化シリコン膜６０８、及び酸化窒化シリコン膜６１０は、ＰＥ−ＣＶＤ装置を用い、真空中で連続して形成した。なお、窒化酸化シリコン膜６０８の形成条件としては、ＳｉＨ４＝２７０ｓｃｃｍ、ＮＨ３＝２７００ｓｃｃｍ、Ｎ２＝４０００ｓｃｃｍ、Ｎ２Ｏ＝５００ｓｃｃｍ、圧力２００Ｐａ、基板温度３００℃、電力２ｋＷ（ＲＦ電源（周波数：２７ＭＨｚ））、電極と基板間距離１５ｍｍ、膜厚３２５ｎｍとした。また、酸化窒化シリコン膜６１０の形成条件としては、ＳｉＨ４／Ｎ２Ｏ＝９０／９０００ｓｃｃｍ、圧力８０Ｐａ、基板温度３００℃、電力１ｋＷ（ＲＦ電源（周波数：２７ＭＨｚ））、電極と基板間距離１５ｍｍ、膜厚５０ｎｍとした。
次に、ベーク炉を用いて窒素雰囲気下、３５０℃にて１時間の第１の熱処理を行った。
次に、酸化窒化シリコン膜６１０上に、金属酸化膜６１２と酸化物半導体膜６１４を真空中で連続して形成した。
なお、金属酸化膜６１２は、スパッタリング装置を用い、酸化アルミニウム膜を成膜した。
金属酸化膜６１２の形成条件としては、基板温度は１５０℃とし、Ｏ２＝３００ｓｃｃｍ（Ｏ２＝１００％）、電力３０ｋＷ（ＡＣ電源）、圧力０．７Ｐａ、膜厚５０ｎｍとした。なお、スパッタリングターゲットとしては、金属アルミニウムターゲットを用いた。
なお、金属酸化膜６１２は、実施例１のサンプル４で示した酸化アルミニウム膜と同様の膜であり、その膜密度は、３．８ｇ／ｃｍ３である。
また、酸化物半導体膜６１４は、スパッタリング装置にて、ＩＧＺＯターゲット（Ｉｎ２Ｏ３：Ｇａ２Ｏ３：ＺｎＯ＝１：１：２［ｍｏｌ比］）を用い、基板温度１７０℃、圧力０．６Ｐａ、電力５ｋＷ（ＡＣ電源）の条件で成膜した。なお、酸化物半導体膜の膜厚は３５ｎｍとした。
次に、酸化物半導体膜にフォトリソグラフィ工程、及びエッチング工程を行い、酸化物半導体膜を加工し、酸化物半導体膜６１４を形成した。
次に、ベーク炉を用いて窒素雰囲気下、３５０℃にて１時間の第２の熱処理を行い、続けてベーク炉を用いて窒素と酸素雰囲気下、３５０℃にて１時間の第３の熱処理を行った。
次に、金属酸化膜６１２、及び酸化物半導体膜６１４上に導電膜を成膜し、フォトリソグラフィ工程、及びエッチング工程を行い、ソース電極６１６、及びドレイン電極６１８を形成した。ソース電極６１６、及びドレイン電極６１８は、チタン、アルミニウム、チタンの３層の積層構造とし、それぞれの膜厚は、１００ｎｍ、４００ｎｍ、１００ｎｍとした。
次に、ベーク炉を用いて窒素雰囲気下、３００℃にて１時間の第４の熱処理を行い、続けて保護膜６２０ａを形成した。保護膜６２０ａは、スパッタリング装置を用い、酸化シリコン膜を形成した。酸化シリコン膜の形成条件としては、Ｓｉターゲットを用い、基板温度は室温とし、酸素３００ｓｃｃｍ、圧力０．７Ｐａ、膜厚４００ｎｍとした。
次に、保護膜６２０ａ上に保護膜６２０ｂを形成した。保護膜６２０ｂは、スピン塗布法によりアクリル樹脂を形成し、その膜厚は１．５μｍとした。
その後、ベーク炉を用いて窒素雰囲気下、２５０℃にて１時間の第５の熱処理を行った。
以上の工程によりトランジスタ６５０を形成した。なお、本実施例のトランジスタ６５０は、チャネル長（Ｌ）＝３μｍ、チャネル幅（Ｗ）＝３μｍで形成した。
上記により得られた本発明の一態様であるトランジスタ６５０の電気測定を行った。トランジスタ６５０の電気測定結果を図１５に示す。
なお、図１５に示す電気測定結果において、実線は、トランジスタのソース電極とドレイン電極間の電圧（Ｖｄ）を１０Ｖとし、ゲート電圧（Ｖｇ）を−１５Ｖから１５Ｖまで、０．２５Ｖ間隔で変化させた際のドレイン電流（Ｉｄ）−ゲート電圧（Ｖｇ）を示しており、破線は、トランジスタのソース電極とドレイン電極間の電圧（Ｖｄ）を１０Ｖとし、ゲート電圧（Ｖｇ）を−１５Ｖから１５Ｖまで、０．２５Ｖ間隔で変化させた際の電界効果移動度（μＦＥ）を示している。
図１５より、本実施例のトランジスタ６５０は、ソース電極とドレイン電極間の電圧（Ｖｄ）を１０Ｖとし、ゲート電圧（Ｖｇ）を−１５Ｖから１５Ｖの飽和領域での最大の電界効果移動度（μＦＥ）は、７．５ｃｍ２／Ｖｓであった。また、Ｖｇ＝０Ｖにて、ノーマリオフのトランジスタであることが確認された。
上述の通り、本実施例のトランジスタ６５０は、移動度が高く、ノーマリオフのトランジスタであることがわかった。
本実施例は、他の実施の形態、または他の実施例と適宜組み合わせて実施することができる。
１０２ 基板
１０４ 下地絶縁膜
１０６ ゲート電極
１０８ 窒化酸化シリコン膜
１１０ 酸化窒化シリコン膜
１１２ 金属酸化膜
１１３ 酸化物半導体膜
１１４ 酸化物半導体膜
１１６ ソース電極
１１８ ドレイン電極
１２０ 保護膜
１３０ ゲート絶縁膜
１５０ トランジスタ
４０１ 基板
４０２ 画素部
４０３ 信号線駆動回路
４０４ 走査線駆動回路
４０５ シール材
４０６ 基板
４０８ 液晶層
４１０ トランジスタ
４１１ トランジスタ
４１３ 液晶素子
４１５ 接続端子電極層
４１６ 端子電極層
４１９ 異方性導電膜
４２０ 保護膜
４２１ 保護膜
４２３ 絶縁膜
４２４ 保護膜
４３０ 電極層
４３１ 電極層
４３２ 絶縁層
４３３ 絶縁膜
４３５ スペーサ
４５１ 隔壁
４５２ 電界発光層
４５３ 発光素子
４５４ 充填材
５０２ ガラス基板
５０４ａ 酸化シリコン膜
５０４ｂ 酸化シリコン膜
５０５ 窒化シリコン膜
５１２ａ 金属酸化膜
５１２ｂ 金属酸化膜
５１３ａ 金属酸化膜
５１３ｂ 金属酸化膜
５１４ 金属酸化膜
６０２ 基板
６０４ 下地絶縁膜
６０６ ゲート電極
６０８ 窒化酸化シリコン膜
６１０ 酸化窒化シリコン膜
６１２ 金属酸化膜
６１４ 酸化物半導体膜
６１６ ソース電極
６１８ ドレイン電極
６２０ａ 保護膜
６２０ｂ 保護膜
６３０ ゲート絶縁膜
６５０ トランジスタ
２７０１ 筐体
２７０３ 筐体
２７０５ 表示部
２７０７ 表示部
２７１１ 軸部
２７２１ 電源
２７２３ 操作キー
２７２５ スピーカー
２８００ 筐体
２８０１ 筐体
２８０２ 表示パネル
２８０３ スピーカー
２８０４ マイクロフォン
２８０５ 操作キー
２８０６ ポインティングデバイス
２８０７ カメラ用レンズ
２８０８ 外部接続端子
２８１０ 太陽電池セル
２８１１ 外部メモリスロット
３００１ 本体
３００２ 筐体
３００３ 表示部
３００４ キーボード
３０２１ 本体
３０２２ スタイラス
３０２３ 表示部
３０２４ 操作ボタン
３０２５ 外部インターフェイス
３０５１ 本体
３０５３ 接眼部
３０５４ 操作スイッチ
３０５６ バッテリー
９６０１ 筐体
９６０３ 表示部
９６０５ スタンド

Claims (4)

  1. ゲート電極と、
    前記ゲート電極上の窒化酸化シリコン膜と、
    前記窒化酸化シリコン膜上の酸化窒化シリコン膜と、
    前記酸化窒化シリコン膜上の酸化アルミニウム膜と、
    前記酸化アルミニウム膜に接し、インジウム、亜鉛、ガリウム、ジルコニウム、スズ、ガドリニウム、チタン、及びセリウムのいずれかの元素を含む酸化物半導体膜と、を有し、
    前記酸化アルミニウム膜は、膜密度が３．６ｇ／ｃｍ３以上であり、
    前記酸化窒化シリコン膜の膜厚が前記窒化酸化シリコン膜の膜厚より小さいことを特徴とする半導体装置。
  2. 請求項１において、
    前記酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は前記酸化物半導体膜の表面の法線ベクトルに平行な方向に揃うことを特徴とする半導体装置。
  3. ゲート電極と、
    前記ゲート電極上の窒化酸化シリコン膜と、
    前記窒化酸化シリコン膜上の酸化窒化シリコン膜と、
    前記酸化窒化シリコン膜上の酸化アルミニウム膜と、
    前記酸化アルミニウム膜に接し、インジウム、亜鉛、ガリウム、ジルコニウム、スズ、ガドリニウム、チタン、及びセリウムのいずれかの元素を含む酸化物半導体膜と、を有し、
    前記酸化アルミニウム膜は、膜密度が３．２ｇ／ｃｍ３以上であり、
    前記酸化窒化シリコン膜の膜厚が前記窒化酸化シリコン膜の膜厚より小さい、ことを特徴とする半導体装置。
  4. 請求項３において、
    前記酸化物半導体膜に含まれる結晶部のｃ軸が、被形成面の法線ベクトル又は前記酸化物半導体膜の表面の法線ベクトルに平行な方向に揃うことを特徴とする半導体装置。
JP2012177276A 2011-08-19 2012-08-09 半導体装置 Active JP6128775B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012177276A JP6128775B2 (ja) 2011-08-19 2012-08-09 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011179660 2011-08-19
JP2011179660 2011-08-19
JP2012177276A JP6128775B2 (ja) 2011-08-19 2012-08-09 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2017078076A Division JP6356303B2 (ja) 2011-08-19 2017-04-11 半導体装置

Publications (3)

Publication Number Publication Date
JP2013062495A JP2013062495A (ja) 2013-04-04
JP2013062495A5 JP2013062495A5 (ja) 2015-09-17
JP6128775B2 true JP6128775B2 (ja) 2017-05-17

Family

ID=47711997

Family Applications (3)

Application Number Title Priority Date Filing Date
JP2012177276A Active JP6128775B2 (ja) 2011-08-19 2012-08-09 半導体装置
JP2017078076A Active JP6356303B2 (ja) 2011-08-19 2017-04-11 半導体装置
JP2018112770A Withdrawn JP2018157224A (ja) 2011-08-19 2018-06-13 半導体装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2017078076A Active JP6356303B2 (ja) 2011-08-19 2017-04-11 半導体装置
JP2018112770A Withdrawn JP2018157224A (ja) 2011-08-19 2018-06-13 半導体装置

Country Status (4)

Country Link
US (1) US9064853B2 (ja)
JP (3) JP6128775B2 (ja)
KR (2) KR20130020877A (ja)
TW (1) TWI541897B (ja)

Families Citing this family (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI541904B (zh) 2011-03-11 2016-07-11 半導體能源研究所股份有限公司 半導體裝置的製造方法
CN102760697B (zh) * 2011-04-27 2016-08-03 株式会社半导体能源研究所 半导体装置的制造方法
US9660092B2 (en) 2011-08-31 2017-05-23 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor thin film transistor including oxygen release layer
US9252279B2 (en) 2011-08-31 2016-02-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2013183001A (ja) 2012-03-01 2013-09-12 Semiconductor Energy Lab Co Ltd 半導体装置
US8981370B2 (en) 2012-03-08 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US8860022B2 (en) 2012-04-27 2014-10-14 Semiconductor Energy Laboratory Co., Ltd. Oxide semiconductor film and semiconductor device
JP2014165404A (ja) * 2013-02-26 2014-09-08 Toshiba Corp 半導体装置及びその製造方法
KR101446703B1 (ko) * 2013-04-03 2014-10-07 한국화학연구원 유기 절연체와 금속산화물 반도체 사이의 금속산화물 층간박막을 이용한 박막 트랜지스터
JP6198434B2 (ja) 2013-04-11 2017-09-20 株式会社半導体エネルギー研究所 表示装置及び電子機器
US9276128B2 (en) * 2013-10-22 2016-03-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, method for manufacturing the same, and etchant used for the same
US20150179446A1 (en) * 2013-12-20 2015-06-25 Lg Display Co., Ltd. Methods for Forming Crystalline IGZO Through Processing Condition Optimization
TWI685116B (zh) * 2014-02-07 2020-02-11 日商半導體能源研究所股份有限公司 半導體裝置
KR101451928B1 (ko) * 2014-04-03 2014-10-23 연세대학교 산학협력단 다층형 금속 산화물 박막을 갖는 반도체 소자 및 박막 트랜지스터, 그리고 그 제조 방법
WO2015189731A1 (en) 2014-06-13 2015-12-17 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device including the semiconductor device
WO2016067585A1 (ja) * 2014-10-29 2016-05-06 株式会社Ｊｏｌｅｄ 薄膜半導体装置、有機ｅｌ表示装置及び薄膜半導体装置の製造方法
KR20160053001A (ko) * 2014-10-30 2016-05-13 삼성디스플레이 주식회사 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
US10396210B2 (en) 2014-12-26 2019-08-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device with stacked metal oxide and oxide semiconductor layers and display device including the semiconductor device
CN106469750A (zh) * 2015-08-19 2017-03-01 昆山工研院新型平板显示技术中心有限公司 薄膜晶体管及其制造方法
JP6985812B2 (ja) * 2016-05-04 2021-12-22 株式会社半導体エネルギー研究所 トランジスタの作製方法
JP7078354B2 (ja) * 2016-05-04 2022-05-31 株式会社半導体エネルギー研究所 半導体装置及びその作製方法
KR102783997B1 (ko) * 2020-12-15 2025-03-19 주식회사 원익아이피에스 박막 형성 방법 및 장치

Family Cites Families (118)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60198861A (ja) 1984-03-23 1985-10-08 Fujitsu Ltd 薄膜トランジスタ
JPH0244256B2 (ja) 1987-01-28 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn2o5deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244258B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn3o6deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPS63210023A (ja) 1987-02-24 1988-08-31 Natl Inst For Res In Inorg Mater ＩｎＧａＺｎ↓４Ｏ↓７で示される六方晶系の層状構造を有する化合物およびその製造法
JPH0244260B2 (ja) 1987-02-24 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn5o8deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244262B2 (ja) 1987-02-27 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn6o9deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH0244263B2 (ja) 1987-04-22 1990-10-03 Kagaku Gijutsucho Mukizaishitsu Kenkyushocho Ingazn7o10deshimesarerurotsuhoshokeinosojokozoojusurukagobutsuoyobisonoseizoho
JPH05251705A (ja) 1992-03-04 1993-09-28 Fuji Xerox Co Ltd 薄膜トランジスタ
JP3479375B2 (ja) 1995-03-27 2003-12-15 科学技術振興事業団 亜酸化銅等の金属酸化物半導体による薄膜トランジスタとｐｎ接合を形成した金属酸化物半導体装置およびそれらの製造方法
KR100394896B1 (ko) 1995-08-03 2003-11-28 코닌클리케 필립스 일렉트로닉스 엔.브이. 투명스위칭소자를포함하는반도체장치
JP3625598B2 (ja) 1995-12-30 2005-03-02 三星電子株式会社 液晶表示装置の製造方法
JP4170454B2 (ja) 1998-07-24 2008-10-22 Ｈｏｙａ株式会社 透明導電性酸化物薄膜を有する物品及びその製造方法
JP2000150861A (ja) 1998-11-16 2000-05-30 Tdk Corp 酸化物薄膜
JP3276930B2 (ja) 1998-11-17 2002-04-22 科学技術振興事業団 トランジスタ及び半導体装置
TW460731B (en) 1999-09-03 2001-10-21 Ind Tech Res Inst Electrode structure and production method of wide viewing angle LCD
JP2001194201A (ja) * 2000-01-12 2001-07-19 Denso Corp センサ及びその製造方法
JP4089858B2 (ja) 2000-09-01 2008-05-28 国立大学法人東北大学 半導体デバイス
KR20020038482A (ko) 2000-11-15 2002-05-23 모리시타 요이찌 박막 트랜지스터 어레이, 그 제조방법 및 그것을 이용한표시패널
JP3997731B2 (ja) 2001-03-19 2007-10-24 富士ゼロックス株式会社 基材上に結晶性半導体薄膜を形成する方法
JP2002289859A (ja) 2001-03-23 2002-10-04 Minolta Co Ltd 薄膜トランジスタ
JP3925839B2 (ja) 2001-09-10 2007-06-06 シャープ株式会社 半導体記憶装置およびその試験方法
JP4090716B2 (ja) 2001-09-10 2008-05-28 雅司 川崎 薄膜トランジスタおよびマトリクス表示装置
JP4164562B2 (ja) 2002-09-11 2008-10-15 独立行政法人科学技術振興機構 ホモロガス薄膜を活性層として用いる透明薄膜電界効果型トランジスタ
EP1443130B1 (en) 2001-11-05 2011-09-28 Japan Science and Technology Agency Natural superlattice homologous single crystal thin film, method for preparation thereof, and device using said single crystal thin film
JP4083486B2 (ja) 2002-02-21 2008-04-30 独立行政法人科学技術振興機構 ＬｎＣｕＯ（Ｓ，Ｓｅ，Ｔｅ）単結晶薄膜の製造方法
CN1445821A (zh) 2002-03-15 2003-10-01 三洋电机株式会社 ZnO膜和ZnO半导体层的形成方法、半导体元件及其制造方法
JP3933591B2 (ja) 2002-03-26 2007-06-20 淳二 城戸 有機エレクトロルミネッセント素子
US7339187B2 (en) 2002-05-21 2008-03-04 State Of Oregon Acting By And Through The Oregon State Board Of Higher Education On Behalf Of Oregon State University Transistor structures
JP2004022625A (ja) 2002-06-13 2004-01-22 Murata Mfg Co Ltd 半導体デバイス及び該半導体デバイスの製造方法
US7105868B2 (en) 2002-06-24 2006-09-12 Cermet, Inc. High-electron mobility transistor with zinc oxide
US7067843B2 (en) 2002-10-11 2006-06-27 E. I. Du Pont De Nemours And Company Transparent oxide semiconductor thin film transistors
JP4166105B2 (ja) 2003-03-06 2008-10-15 シャープ株式会社 半導体装置およびその製造方法
JP2004273732A (ja) 2003-03-07 2004-09-30 Sharp Corp アクティブマトリクス基板およびその製造方法
JP4108633B2 (ja) 2003-06-20 2008-06-25 シャープ株式会社 薄膜トランジスタおよびその製造方法ならびに電子デバイス
US7262463B2 (en) 2003-07-25 2007-08-28 Hewlett-Packard Development Company, L.P. Transistor including a deposited channel region having a doped portion
US7282782B2 (en) 2004-03-12 2007-10-16 Hewlett-Packard Development Company, L.P. Combined binary oxide semiconductor device
US7145174B2 (en) 2004-03-12 2006-12-05 Hewlett-Packard Development Company, Lp. Semiconductor device
US20070194379A1 (en) 2004-03-12 2007-08-23 Japan Science And Technology Agency Amorphous Oxide And Thin Film Transistor
US7297977B2 (en) 2004-03-12 2007-11-20 Hewlett-Packard Development Company, L.P. Semiconductor device
US7211825B2 (en) 2004-06-14 2007-05-01 Yi-Chi Shih Indium oxide-based thin film transistors and circuits
JP2006100760A (ja) 2004-09-02 2006-04-13 Casio Comput Co Ltd 薄膜トランジスタおよびその製造方法
US7285501B2 (en) 2004-09-17 2007-10-23 Hewlett-Packard Development Company, L.P. Method of forming a solution processed device
US7298084B2 (en) 2004-11-02 2007-11-20 3M Innovative Properties Company Methods and displays utilizing integrated zinc oxide row and column drivers in conjunction with organic light emitting diodes
US7791072B2 (en) 2004-11-10 2010-09-07 Canon Kabushiki Kaisha Display
US7453065B2 (en) 2004-11-10 2008-11-18 Canon Kabushiki Kaisha Sensor and image pickup device
US7829444B2 (en) 2004-11-10 2010-11-09 Canon Kabushiki Kaisha Field effect transistor manufacturing method
EP2453480A2 (en) 2004-11-10 2012-05-16 Canon Kabushiki Kaisha Amorphous oxide and field effect transistor
EP1815530B1 (en) 2004-11-10 2021-02-17 Canon Kabushiki Kaisha Field effect transistor employing an amorphous oxide
US7863611B2 (en) 2004-11-10 2011-01-04 Canon Kabushiki Kaisha Integrated circuits utilizing amorphous oxides
AU2005302963B2 (en) 2004-11-10 2009-07-02 Cannon Kabushiki Kaisha Light-emitting device
JP5126729B2 (ja) 2004-11-10 2013-01-23 キヤノン株式会社 画像表示装置
JP2006229185A (ja) 2005-01-19 2006-08-31 Sharp Corp 薄膜トランジスタ基板、その製造方法、半導体装置及び液晶表示装置
US7579224B2 (en) 2005-01-21 2009-08-25 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing a thin film semiconductor device
TWI412138B (zh) 2005-01-28 2013-10-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
TWI481024B (zh) 2005-01-28 2015-04-11 半導體能源研究所股份有限公司 半導體裝置，電子裝置，和半導體裝置的製造方法
US7858451B2 (en) 2005-02-03 2010-12-28 Semiconductor Energy Laboratory Co., Ltd. Electronic device, semiconductor device and manufacturing method thereof
US7948171B2 (en) 2005-02-18 2011-05-24 Semiconductor Energy Laboratory Co., Ltd. Light emitting device
US20060197092A1 (en) 2005-03-03 2006-09-07 Randy Hoffman System and method for forming conductive material on a substrate
US8681077B2 (en) 2005-03-18 2014-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, and display device, driving method and electronic apparatus thereof
US7544967B2 (en) 2005-03-28 2009-06-09 Massachusetts Institute Of Technology Low voltage flexible organic/transparent transistor for selective gas sensing, photodetecting and CMOS device applications
US7645478B2 (en) 2005-03-31 2010-01-12 3M Innovative Properties Company Methods of making displays
US8300031B2 (en) 2005-04-20 2012-10-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device comprising transistor having gate and drain connected through a current-voltage conversion element
JP2006344849A (ja) 2005-06-10 2006-12-21 Casio Comput Co Ltd 薄膜トランジスタ
US7402506B2 (en) 2005-06-16 2008-07-22 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7691666B2 (en) 2005-06-16 2010-04-06 Eastman Kodak Company Methods of making thin film transistors comprising zinc-oxide-based semiconductor materials and transistors made thereby
US7507618B2 (en) 2005-06-27 2009-03-24 3M Innovative Properties Company Method for making electronic devices using metal oxide nanoparticles
KR100711890B1 (ko) 2005-07-28 2007-04-25 삼성에스디아이 주식회사 유기 발광표시장치 및 그의 제조방법
JP2007059128A (ja) 2005-08-23 2007-03-08 Canon Inc 有機ｅｌ表示装置およびその製造方法
JP5116225B2 (ja) 2005-09-06 2013-01-09 キヤノン株式会社 酸化物半導体デバイスの製造方法
JP4850457B2 (ja) 2005-09-06 2012-01-11 キヤノン株式会社 薄膜トランジスタ及び薄膜ダイオード
JP2007073705A (ja) 2005-09-06 2007-03-22 Canon Inc 酸化物半導体チャネル薄膜トランジスタおよびその製造方法
JP4280736B2 (ja) 2005-09-06 2009-06-17 キヤノン株式会社 半導体素子
EP3614442A3 (en) 2005-09-29 2020-03-25 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device having oxide semiconductor layer and manufactoring method thereof
JP5064747B2 (ja) * 2005-09-29 2012-10-31 株式会社半導体エネルギー研究所 半導体装置、電気泳動表示装置、表示モジュール、電子機器、及び半導体装置の作製方法
JP5037808B2 (ja) 2005-10-20 2012-10-03 キヤノン株式会社 アモルファス酸化物を用いた電界効果型トランジスタ、及び該トランジスタを用いた表示装置
CN101667544B (zh) 2005-11-15 2012-09-05 株式会社半导体能源研究所 半导体器件及其制造方法
TWI292281B (en) 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
US7867636B2 (en) 2006-01-11 2011-01-11 Murata Manufacturing Co., Ltd. Transparent conductive film and method for manufacturing the same
JP4977478B2 (ja) 2006-01-21 2012-07-18 三星電子株式会社 ＺｎＯフィルム及びこれを用いたＴＦＴの製造方法
JP5177954B2 (ja) * 2006-01-30 2013-04-10 キヤノン株式会社 電界効果型トランジスタ
US7576394B2 (en) 2006-02-02 2009-08-18 Kochi Industrial Promotion Center Thin film transistor including low resistance conductive thin films and manufacturing method thereof
US7977169B2 (en) 2006-02-15 2011-07-12 Kochi Industrial Promotion Center Semiconductor device including active layer made of zinc oxide with controlled orientations and manufacturing method thereof
KR20070101595A (ko) 2006-04-11 2007-10-17 삼성전자주식회사 ＺｎＯ ＴＦＴ
US20070252928A1 (en) 2006-04-28 2007-11-01 Toppan Printing Co., Ltd. Structure, transmission type liquid crystal display, reflection type display and manufacturing method thereof
JP5028033B2 (ja) 2006-06-13 2012-09-19 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
US7906415B2 (en) * 2006-07-28 2011-03-15 Xerox Corporation Device having zinc oxide semiconductor and indium/zinc electrode
JP4999400B2 (ja) 2006-08-09 2012-08-15 キヤノン株式会社 酸化物半導体膜のドライエッチング方法
JP4609797B2 (ja) 2006-08-09 2011-01-12 Ｎｅｃ液晶テクノロジー株式会社 薄膜デバイス及びその製造方法
JP4332545B2 (ja) 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4274219B2 (ja) 2006-09-27 2009-06-03 セイコーエプソン株式会社 電子デバイス、有機エレクトロルミネッセンス装置、有機薄膜半導体装置
JP5164357B2 (ja) 2006-09-27 2013-03-21 キヤノン株式会社 半導体装置及び半導体装置の製造方法
US7622371B2 (en) 2006-10-10 2009-11-24 Hewlett-Packard Development Company, L.P. Fused nanocrystal thin film semiconductor and method
US7772021B2 (en) 2006-11-29 2010-08-10 Samsung Electronics Co., Ltd. Flat panel displays comprising a thin-film transistor having a semiconductive oxide in its channel and methods of fabricating the same for use in flat panel displays
JP2008140684A (ja) 2006-12-04 2008-06-19 Toppan Printing Co Ltd カラーｅｌディスプレイおよびその製造方法
KR101303578B1 (ko) 2007-01-05 2013-09-09 삼성전자주식회사 박막 식각 방법
US8207063B2 (en) 2007-01-26 2012-06-26 Eastman Kodak Company Process for atomic layer deposition
KR100851215B1 (ko) 2007-03-14 2008-08-07 삼성에스디아이 주식회사 박막 트랜지스터 및 이를 이용한 유기 전계 발광표시장치
US7795613B2 (en) 2007-04-17 2010-09-14 Toppan Printing Co., Ltd. Structure with transistor
KR101325053B1 (ko) 2007-04-18 2013-11-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이의 제조 방법
KR20080094300A (ko) 2007-04-19 2008-10-23 삼성전자주식회사 박막 트랜지스터 및 그 제조 방법과 박막 트랜지스터를포함하는 평판 디스플레이
KR101334181B1 (ko) 2007-04-20 2013-11-28 삼성전자주식회사 선택적으로 결정화된 채널층을 갖는 박막 트랜지스터 및 그제조 방법
US8274078B2 (en) 2007-04-25 2012-09-25 Canon Kabushiki Kaisha Metal oxynitride semiconductor containing zinc
KR101345376B1 (ko) 2007-05-29 2013-12-24 삼성전자주식회사 ＺｎＯ 계 박막 트랜지스터 및 그 제조방법
US8202365B2 (en) 2007-12-17 2012-06-19 Fujifilm Corporation Process for producing oriented inorganic crystalline film, and semiconductor device using the oriented inorganic crystalline film
KR100986173B1 (ko) * 2008-05-09 2010-10-07 한국과학기술연구원 박막 트랜지스터
TWI637444B (zh) * 2008-08-08 2018-10-01 半導體能源研究所股份有限公司 半導體裝置的製造方法
JP4623179B2 (ja) 2008-09-18 2011-02-02 ソニー株式会社 薄膜トランジスタおよびその製造方法
JP5552753B2 (ja) * 2008-10-08 2014-07-16 ソニー株式会社 薄膜トランジスタおよび表示装置
JP5451280B2 (ja) 2008-10-09 2014-03-26 キヤノン株式会社 ウルツ鉱型結晶成長用基板およびその製造方法ならびに半導体装置
JP5123141B2 (ja) * 2008-11-19 2013-01-16 株式会社東芝 表示装置
US8841661B2 (en) * 2009-02-25 2014-09-23 Semiconductor Energy Laboratory Co., Ltd. Staggered oxide semiconductor TFT semiconductor device and manufacturing method thereof
CN102422426B (zh) * 2009-05-01 2016-06-01 株式会社半导体能源研究所 半导体装置的制造方法
JP4571221B1 (ja) 2009-06-22 2010-10-27 富士フイルム株式会社 Ｉｇｚｏ系酸化物材料及びｉｇｚｏ系酸化物材料の製造方法
JP4415062B1 (ja) 2009-06-22 2010-02-17 富士フイルム株式会社 薄膜トランジスタ及び薄膜トランジスタの製造方法
JP5663214B2 (ja) * 2009-07-03 2015-02-04 株式会社半導体エネルギー研究所 半導体装置の作製方法
CN109390215B (zh) * 2009-12-28 2023-08-15 株式会社半导体能源研究所 制造半导体装置的方法
WO2011161875A1 (ja) * 2010-06-25 2011-12-29 シャープ株式会社 表示装置用基板及びその製造方法、表示装置
US8803164B2 (en) * 2010-08-06 2014-08-12 Semiconductor Energy Laboratory Co., Ltd. Solid-state image sensing device and semiconductor display device

Also Published As

Publication number Publication date
JP2013062495A (ja) 2013-04-04
JP6356303B2 (ja) 2018-07-11
JP2018157224A (ja) 2018-10-04
TW201320189A (zh) 2013-05-16
US20130043466A1 (en) 2013-02-21
US9064853B2 (en) 2015-06-23
KR20130020877A (ko) 2013-03-04
KR20190091433A (ko) 2019-08-06
KR102110716B1 (ko) 2020-05-13
JP2017157845A (ja) 2017-09-07
TWI541897B (zh) 2016-07-11

Similar Documents

Publication Publication Date Title
JP6356303B2 (ja) 半導体装置
JP6495979B2 (ja) 半導体装置
JP2018067721A (ja) 半導体装置
US9219160B2 (en) Semiconductor device
KR102055239B1 (ko) 반도체 장치, 반도체 장치를 갖는 표시 장치, 반도체 장치를 갖는 전자 기기, 및 반도체 장치의 제작 방법
US9660092B2 (en) Oxide semiconductor thin film transistor including oxygen release layer
JP6284973B2 (ja) 半導体装置の作製方法
US9755082B2 (en) Semiconductor device including oxide semiconductor with an insulating film including galliium and oxygen
JP2013016783A (ja) 半導体装置の作製方法
JP2012256871A (ja) 半導体装置の作製方法
US9275875B2 (en) Method for manufacturing semiconductor device

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150723

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150723

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150724

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160823

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170411

R150 Certificate of patent or registration of utility model

Ref document number: 6128775

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250