JP6085832B2 - 装置および方法 - Google Patents

装置および方法 Download PDF

Info

Publication number
JP6085832B2
JP6085832B2 JP2016500250A JP2016500250A JP6085832B2 JP 6085832 B2 JP6085832 B2 JP 6085832B2 JP 2016500250 A JP2016500250 A JP 2016500250A JP 2016500250 A JP2016500250 A JP 2016500250A JP 6085832 B2 JP6085832 B2 JP 6085832B2
Authority
JP
Japan
Prior art keywords
die
high current
memory operation
current memory
memory
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016500250A
Other languages
English (en)
Other versions
JP2016514323A (ja
Inventor
ガラム、アリ
ノブナガ、ディーン
グオ、ジェイソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Intel Corp
Original Assignee
Intel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Intel Corp filed Critical Intel Corp
Publication of JP2016514323A publication Critical patent/JP2016514323A/ja
Application granted granted Critical
Publication of JP6085832B2 publication Critical patent/JP6085832B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/30—Power supply circuits
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/325—Power saving in peripheral device
    • G06F1/3275—Power saving in memory, e.g. RAM, cache
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/22—Safety or protection circuits preventing unauthorised or accidental access to memory cells
    • G11C16/225—Preventing erasure, programming or reading when power supply voltages are outside the required ranges
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G11C5/148—Details of power up or power down circuits, standby circuits or recovery circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Read Only Memory (AREA)

Description

本明細書に記載の複数の技術に係る複数の実施形態は、マルチチップ不揮発性メモリに関し、より具体的には、マルチチップ（マルチダイ）ＮＡＮＤフラッシュメモリデバイスの複数のＮＡＮＤフラッシュメモリによる、メモリコマンドの実行中にピークの電力消費を減らすことに関する。
マルチＮＡＮＤデバイスのための複数の全体的な電力消費制約を満たすべく、マルチＮＡＮＤデバイス（マルチダイ構成）のダイごとのピークの電力消費は、何らかの態様において制御されるべきである。マルチダイ構成の組み合わされたピークの電力消費を低減すべく使用されてきた１つの従来アプローチは、いくつかのＮＡＮＤメモリ動作の全実行時間に悪影響を与える。 本明細書に開示された複数の実施形態は、限定ではなく、例示目的として示されており、複数の添付図面の複数の図において、複数の同一の参照番号は、複数の同様の要素を示す。
本明細書に開示された主題による、ＮＡＮＤフラッシュメモリの一例示的実施形態の部分に係る簡略化されたブロック図を示す。 本明細書に開示された主題による、マルチチップＮＡＮＤフラッシュメモリの別の例示的な実施形態を示す。 本明細書に開示された主題による、ピーク電流イベントを生成する動作を実行する前に、自動的に動作を一時中断する図２に係るマルチチップＮＡＮＤフラッシュメモリのダイによって実行される、ＮＡＮＤ動作の部分の例示的な実施形態のフロー図を示す。 本明細書に開示された主題による、例示的な４つのダイのマルチチップＮＡＮＤフラッシュメモリのためのシステムコントローラからのダイ固有の再開コマンドの受信のための例示的なタイミングダイアグラムを示す。 本明細書に開示された主題による、例示的な４つのダイのマルチチップＮＡＮＤフラッシュメモリのためのシステム生成クロックに基づく複数の再開イベントのための例示的なタイミングダイアグラムを示す。 本明細書に開示された主題による、例示的な４つのダイのマルチチップＮＡＮＤフラッシュメモリのためのダイトグルクロックに基づく複数の再開イベントのための例示的なタイミングダイアグラムを示す。 本明細書に開示された主題による、例示的な４つのダイのマルチチップＮＡＮＤフラッシュメモリのための電力管理モードの例示的なタイミングダイアグラムを示す。 本明細書に開示された主題による、例示的な４つのダイのマルチチップＮＡＮＤフラッシュメモリのための自動中断および自動再開モードに係る例示的なタイミングダイアグラムを示す。 本明細書に開示された主題による、例示的な４つのダイのマルチチップＮＡＮＤフラッシュメモリのための再開動作コマンドに係る例示的なタイミングダイアグラムを示す。説明の簡素化および／または明確化のため、複数の図面内に示される複数の要素は、必ずしも正確な縮尺ではない。例えば、明瞭性のため、一部の要素の寸法は、他の要素よりも強調されている可能性がある。複数の図面の縮尺は、本明細書に示される様々な要素の正確な寸法および／または寸法比を表していない。さらに、適切と考えられる場合には、複数の図面間で複数の参照番号を繰り返し用いて、対応および／または類似する複数の構成要素を示す。
本明細書に記載の複数の技術に係る複数の実施形態は、半導体製造に関し、より具体的には、複数の縦型ＮＡＮＤストリングの製造に関する。以下の詳細な説明において、本明細書に開示された複数の実施形態に完全な理解をもたらすべく、多くの具体的な詳細が記載されている。しかしながら、関連技術分野における当業者であれば、本明細書に開示された複数の実施形態は、１または複数の具体的な詳細がなくても、あるいは他の複数の方法、コンポーネント、材料等とともに実施可能であることが理解されるであろう。他の複数の例において、本明細書の複数の態様を不明瞭にするのを回避すべく、周知の複数の構造、材料、または動作は詳細に示されたり、または記載されたりしていない。
本明細書を通して、「一実施形態」または「ある実施形態」という言及は、当該実施形態に関連して記載された特定の機能、構造、または特性が少なくとも一実施形態に含まれることを意味する。従って、本明細書にわたる、様々な箇所における「一実施形態で」または「ある実施形態で」という表現は、必ずしもすべてが同一の実施形態について言及していない。更に、複数の特定の機能、構造、または特性は、１または複数の実施形態において、任意の好適な態様で組み合わされ得る。さらに、本明細書において「例示的」という文言は、「例示、例、または実例として機能する」ことを意味すべく使用されている。本明細書において「例示的」として記載される任意の実施形態は、他の複数の実施形態に対し、必ずしも好ましいまたは有利なものとして解釈されるべきではない。
様々な動作は、特許請求された主題を理解するのに最も役立つ態様において、複数の個別の動作操作として順番に記載されてよい。しかしながら、記載の順序は、これらの動作が必ずしも順序に依存するものであることを示唆するように解釈されるべきではない。実際、これらの動作は提示の順序で実行される必要はない。記載される複数の動作は、記載された実施形態とは異なる順序で実行されてよい。様々な追加的な動作が実行されてよく、および／または、記載された複数の動作は、複数の追加的な実施形態において省略されてよい。
本明細書に開示された主題の複数の実施形態によると、マルチプルＮＡＮＤダイの複数の同時並行処理中に発生する、マルチＮＡＮＤデバイス（マルチダイ構成）の電力消費の複数のピークが、１または複数の予め定められた動作時点におけるダイの動作を自動的に一時中断することによって、制御および管理される。次に、各ＮＡＮＤダイは、判断された複数のシステム条件に基づいて、動作を再開するよう制御され、それにより、一部のＮＡＮＤメモリ動作の全実行時間に悪影響を与えることなく、それぞれのダイの電流／電力ピークを一時的に変更する。
図１は、本明細書に開示された主題による、ＮＡＮＤフラッシュメモリ１００の一例示的実施形態の部分に係る簡略化されたブロック図を示す。例示的な一実施形態において、ＮＡＮＤフラッシュメモリ１００は、限定はされないが、ソリッドステートメモリアレイまたはソリッドステートドライブのような、マルチダイ構成の部分を備える。本明細書に開示された主題の理解に有用な、メモリの複数の機能に焦点を置くべく、図１において、ＮＡＮＤフラッシュメモリ１００は簡易化されている。複数のフラッシュメモリの内部回路および複数の機能に係る、より詳細な理解は、当業者に既知であることを理解されたい。
メモリ１００は、行と列の方式で配置された複数のメモリセルを備えるメモリアレイ１０２を含む。例示的な一実施形態において、複数のメモリセルの各々は、データの不揮発性ストレージのための電荷を保持可能な、浮遊ゲート（ＦＧ）電界効果トランジスタを含む。別の例示的な実施形態において、複数のメモリセルの各々は、チャージフラッシュトラップ（ＣＦＴ）デバイス構造を含む。複数のセルの各々は、浮遊ゲートをチャージすることによって、個別に、電気的にプログラムされ得る。メモリアレイ１０２の複数の行は、メモリブロックがメモリアレイ１０２の何らかの個別部分である、複数のブロックに配置される。複数のメモリセルは概して、複数のブロック単位で消去され得る。しかしながら、データはメモリブロックより、さらに細かい複数の単位でメモリアレイ１０２に格納されてよい。行デコーダ回路１３０および列デコーダ回路１３４は、メモリアレイ１０２内の対応する複数のメモリ位置にアクセスすべく、複数のメモリアドレスをデコードする。例示的な一実施形態において、データレジスタ１４０およびオプションのキャッシュレジスタ１４２は、メモリアレイ１０２から読み取られた、またはそこに書き込まれるデータを一時的に格納する。
コマンド信号、データ信号およびアドレス信号が、デバイスバス１１６上の入出力コントロール１１４に対し提供され、デバイスバス１１６は様々な信号を受信するために多重化されている。受信されている様々な信号のうち、どの特定の信号かは、制御ロジック１２８に対し提供される複数の制御信号１１８によって判断される。複数のコマンド信号が、デバイスバス１１６上で入出力コントロール１１４に対し提供されていることを示す、複数の制御信号１１８に応答して、複数のコマンド信号が入出力コントロール１１４によって受信され、対応する複数のコマンドは、コマンドレジスタ１２０によってラッチされる。ラッチコマンドが、内部コマンドバス１２２を介して、制御ロジック１２８に提供される。制御ロジック１２８は複数のコマンドをデコードし、要求された複数のコマンドを実行すべく、複数の対応する内部制御信号が制御ロジック１２８によって生成される。複数のアドレス信号がデバイスバス１１６上で入出力コントロール１１４に対し提供されていることを示す、複数の制御信号１１８に応答して、複数のアドレス信号が受信され、複数の対応するアドレスがアドレスレジスタ１１２内でラッチされる。ステータスレジスタ１２６が、制御ロジック１２８から、内部ステータスバス１２７を介して制御レジスタに提供されるステータス情報をラッチするために使用される。動作のステータスを要求するコマンドの受信に応答して、ステータス情報が制御ロジック１２８によって生成される。例示的な一実施形態において、制御ロジック１２８は、コマンドの受信に応答して、ＮＡＮＤフラッシュメモリ１００の複数の内部動作に同期させるための内部クロックを生成する内部発振器（不図示）を含み得る。
例示的な一実施形態において、様々なメモリ動作の完了を示すために使用され得る、レディ／ビジー信号Ｒ／Ｂ＃を提供すべく、制御ロジック１２８はトランジスタ１３２に連結され、「＃」は特定のダイ識別に対応する。Ｒ／Ｂ＃信号は通常ＨＩＧＨであり、コマンドがＮＡＮＤフラッシュメモリ１００に書き込まれた後、ＬＯＷに移行する。現在のメモリ動作が完了すると、Ｒ／Ｂ＃信号はＨＩＧＨに戻る。
制御ロジック１２８に連結されたタイマ１４６は、時間の遅延のタイミング調整に使用され得る。詳細に後述されるように、タイマ１４６は、マルチチップＮＡＮＤフラッシュメモリに係る複数の個々のＮＡＮＤフラッシュメモリによる、再開動作を選択的に遅延させるために使用され得、すべてのＮＡＮＤフラッシュメモリに同時に再開動作を開始させるのを回避する。タイマ１４６は従来的なものであり、周知の複数の回路および設計を使用して実装可能である。さらに、制御ロジック１２８がマルチダイイネーブル（ＭＤＥ）ロジック１５０に連結される。ＭＤＥロジックは、複数のマルチチップアプリケーションのための特定のＮＡＮＤフラッシュメモリ１００を識別するために使用されるＭＤＥ信号を受信する。例えば、４つのＮＡＮＤフラッシュメモリを有するマルチチップアプリケーションでは、１つのメモリに対するＭＤＥロジック１５０への入力は、電源電圧ＶＣＣに連結され得、その他の複数のメモリに対するＭＤＥロジック１５０への入力は、グラウンドＶＳＳに連結され得る。ＭＤＥロジック１５０に適用される信号に基づいて、制御ロジック１２８にＮＡＮＤフラッシュメモリの識別情報が提供される。さらに多数のＮＡＮＤフラッシュメモリが使用される複数の構成では、当該技術分野において既知の通り、複数のメモリの各々が一意に識別可能であるように、より多くの信号を受信するようＭＤＥロジック１５０は変更可能である。
制御ロジック１２８に連結された複数のラッチ１４８は、ＮＡＮＤフラッシュメモリ１００の状態に関する様々な情報を格納するために使用される。複数のラッチ１４８内に含まれる複数のラッチの各々は、制御ロジック１２８によって、第１の状態または第２の状態に設定され得る。ラッチの状態に基づいて、制御ロジック１２８は、メモリの動作モード（例えば、動作の第１のモードを示すべく、第１の状態に設定されている、および動作の第２のモードを示すべく、第２の状態に設定されている）あるいは、イベントが発生したかどうか（例えば、メモリ１００の初期電源投入時に、第１の状態に設定されている、およびイベント発生後に第２の状態に設定されている）を判断できる。複数のラッチ１４８は従来的なものであり、当業者に既知であるように、設計および動作可能である。
動作時に、メモリアレイ１０２は、制御信号、コマンド信号、およびアドレス信号の組み合わせを提供することによってアクセスされ得る。例えば、読み取り動作を実行するには、複数のコマンド信号がデバイスバス１１６に流されていることを示すべく、複数の制御信号１１８の第１の組み合わせが制御ロジック１２８に提供される。制御ロジック１２８は、コマンドを受信する入出力コントロール１１４およびコマンドレジスタ１２０でラッチされる対応するコマンドのために、複数の内部制御信号を生成する。制御ロジック１２８は、読み取りコマンドをデコードし、メモリアレイ１０２にアクセスするための複数の内部制御信号の生成を開始する。
複数のアドレス信号がデバイスバス１１６に流されていることを示すべく、複数の制御信号１１８の第２の組み合わせが制御ロジック１２８に提供される。制御ロジックは、アドレス信号を受信する入出力コントロール１１４およびアドレスレジスタ１１２でラッチされる対応するアドレスのために、複数の内部制御信号を生成する。当該複数のアドレスをデコードし、ラッチされた複数のアドレスに対応する複数のメモリ位置にアクセスするために、当該複数のアドレスが、行デコーダ回路１３０および列デコーダ回路１３４に、内部アドレスバス１２４を介して提供される。
アクセスされるべき複数のメモリ位置を有する複数のメモリセルのページがメモリアレイ１０２から読み取られ、データレジスタ１４０内に格納される。メモリページからのデータは、内部データバス１４４上の入出力コントロール１１４に提供される前に、二次（およびオプション的）キャッシュレジスタ１４２に転送される。メモリアレイ１０２のその後のアクセス動作のためのデータの別ページを格納するために、データレジスタ１４０を解放すべく、データのページを一時的に格納するため、キャッシュレジスタが使用され得る。データのページは、キャッシュレジスタ１４２から入出力コントロール１１４に転送される。複数のアドレスに基づいて、データのページからの適切なデータが、デバイスバス１１６上に出力される。
書き込み動作が以下の点を除き、同様の態様で発生する。以下の点とはすなわち、複数の制御信号の第２の組み合わせの後、複数のアドレスに対応する複数のメモリ位置に書き込まれるデータがデバイスバス１１６上に提供されていることを示す、複数の制御信号の第３の組み合わせが制御ロジック１２８に提供される。メモリアレイ１０２に書き込むための、入出力コントロール１１４によって受信されたデータは、内部データバス１４４上でキャッシュレジスタ１４２に対し提供される。
図２は、本明細書に開示された主題による、マルチチップＮＡＮＤフラッシュメモリ２００の別の例示的な実施形態を示す。例示的な一実施形態において、ＮＡＮＤフラッシュメモリ２００は、限定はされないが、ソリッドステートメモリアレイまたはソリッドステートドライブのような、マルチダイ構成の部分を備える。マルチチップメモリ２００は、コントロールバス２２０および入出力（Ｉ／Ｏ）バス２３０を共有する、Ｎ個の個別のＮＡＮＤフラッシュメモリ２０２〜２０８を含む。高密度で小型なマルチチップメモリを提供すべく、ＮＡＮＤフラッシュメモリ２０２〜２０８は通常、単一のデバイスパッケージ内に含まれる。
例示的な一実施形態において、一意的な識別情報を有するべく、ＮＡＮＤフラッシュメモリ２０２〜２０８の各々は、従来的にプログラムされるか、それぞれのＭＤＥロジック１５０を電気的に接続させる。複数の代替的実施形態において、複数のラッチ１４８内に含まれる、複数の不揮発性チップ識別ラッチは、当該識別情報でプログラムされる。図２に示されるように、第１のＮＡＮＤフラッシュメモリ２０２は、ダイ０（チップ０）と識別され、第２のＮＡＮＤフラッシュメモリ２０４は、ダイ１（チップ１）として識別される。複数の残りのＮＡＮＤフラッシュメモリは、チップ番号を上げることで識別され、最後の２つのデバイス２０６と２０８はそれぞれ、ダイ（Ｎ−１）およびダイＮ（チップ（Ｎ−１）およびチップＮ）として識別される。
外部メモリコントローラ（不図示）は、様々なメモリ動作を実行すべく、複数の制御信号の組み合わせをコントロールバス２２０を介して、かつ、コマンド信号、アドレス信号およびデータ信号を、入出力バス２３０を介して提供する。コントロールバス２２０は、様々な制御信号を各デバイスに対し提供するための複数の信号ラインを含む。複数の制御信号の複数の例は、ＣＥ＃、ＣＬＥ、ＡＬＥ、ＷＥ＃、ＲＥ＃、およびＷＰ＃であり、その中で、様々な制御信号における「＃」は、特定のダイ識別に対応する。他の複数の制御信号も使用可能であることを理解されたい。図２に示される例示的な実施形態では、それぞれのＮＡＮＤフラッシュメモリ２０２〜２０８の各々のための識別情報を設定するため、複数の個別のＭＤＥ信号が、ＭＤＥ端子２４０、２４２、２４４および２４６上のＮＡＮＤフラッシュメモリ２０２〜２０８にそれぞれ提供される。入出力バス２３０は、複数の信号ラインを含み、８ビット幅のバスＩ／Ｏ［７：０］として示される。異なる複数のビット幅の複数の入出力バスも代替的に使用され得る。
動作時に、制御信号、コマンド信号、アドレス信号、およびデータ信号が、コントロールバス２２０および入出力バス２３０上のすべてのＮＡＮＤフラッシュメモリ２０２〜２０８に対し提供される。しかしながら、それぞれのＣＥ＃信号によってアクティブ化されるそれらのメモリのみが、当該複数の信号を受信し、それらに応答する。
例示的な一実施形態において、すべてのＮＡＮＤフラッシュメモリ２０２〜２０８をアクティブ化し、かつ、適切な制御信号およびコマンド信号をコントロールバス２２０および入出力バス２３０上に提供することによって、グローバルメモリコマンドがメモリコントローラから発行され得る。ＮＡＮＤフラッシュメモリ２０２〜２０８の各々は、メモリコマンドに応答して、メモリコマンドの実行を開始する。そのことによって、複数の大きなピーク電力の需要が、マルチダイＮＡＮＤメモリ２００に連結された電力供給（不図示）にかかり得る。そのような状況は、バッテリまたは別の限定的な電力源によって電力が供給される複数のアプリケーションにおいて、とりわけ好ましくない。ＮＡＮＤダイ動作は同期的であり得る（すなわち、ダイの内部発振器によって駆動される）ので、マルチプルＮＡＮＤダイ上での複数の同時並行処理中、電流ピークのような複数のイベントが発生し得る。例示的な一実施形態において、各ダイは、ピーク電流イベントを生成する動作を実行する前に、自動的に動作を一時中断する。例えば、各ダイは、限定はされないが、ダイの複数のチャージポンプを有効にする動作、ビットライン（ＢＬ）プリチャージ動作、またはプログラム／消去のループ動作、あるいはそれらの複数の組み合わせの前に、動作を自動的に一時中断する。
図３は、マルチチップＮＡＮＤフラッシュメモリ２００のダイによって実行される、ＮＡＮＤ動作の部分の例示的な実施形態に係るフロー図３００を示す。そこでは、本明細書に開示された主題による、ピーク電流イベントを生成する動作の実行前に、動作を自動的に一時中断する。図３では、３つの特定のピーク電流イベントが確認されているものの、本明細書に開示された主題は、そのように限定されず、追加のおよび／または他の複数のピーク電流イベントが図３に含まれ得ることを理解されたい。３０１において、ダイは複数のＮＡＮＤ動作を実行している。３０２において、ダイの複数のチャージポンプを有効にする動作が実行されるかどうか判断される。３０２において、複数のチャージポンプを有効にする動作を実行されると判断される場合、フローは３０３へと継続し、そこでは再開動作コマンドが受信されるか、または再開動作イベントが発生するまで、動作は自動的に一時中断される。
３０２において、複数のチャージポンプを有効にする動作を実行されないと判断される場合、フローは３０４へと継続し、そこでは、ビットライン（ＢＬ）にプリチャージする動作が実行されるかどうかが判断される。３０４において、ビットラインをプリチャージする動作が実行されると判断される場合、フローは３０５へと継続し、そこでは、再開動作コマンドが受信されるか、または再開動作イベントが発生するまで、動作は自動的に一時中断される。
３０４において、ビットラインをプリチャージする動作が実行されないと判断される場合、フローは３０６へと継続し、そこでは、プログラム／消去のループ動作である動作が実行されるかどうか判断される。３０６において、プログラム／消去のループ動作が実行されると判断される場合、フローは３０７へと継続し、そこでは、再開動作コマンドが受信されるか、または再開動作イベントが発生するまで、動作は自動的に一時中断される。
３０６において、プログラム／消去のループ動作が実行されないと判断される場合、フローは３０８へと継続し、そこでは、複数のＮＡＮＤ動作が継続して実行される。
本明細書に開示された主題によると、限定はされないが、再開動作が発生可能な例示的な方法には、次のものが含まれる。すなわち、システムコントローラからのダイ固有の再開コマンドの受信、システムタイマ／クロックおよび／またはダイ内部のタイマ／クロックの時間切れに基づく、再開動作イベントの発生、すべてのダイに対し発行されるシステム全体の電力管理コマンドおよび他のダイにおける再開動作を制御するダイ固有の複数の出力の受信、および、ダイ内のレジスタの示された高電流ステータスに応答した、システムコントローラからのダイ固有の再開コマンドの受信である。
図４は、本明細書に開示された本主題による、例示的な４つのダイのマルチチップＮＡＮＤフラッシュメモリのための、システムコントローラ（ホストコントローラ）からのダイ固有の再開コマンドの受信のための例示的なタイミングダイアグラム４００を示す。４つのダイ以外の数のダイを有する、マルチチップＮＡＮＤフラッシュメモリが使用可能であることを理解されたい。図４に示されるように、ダイ０〜ダイ３は、例えば、ビットライン（ＢＬ）プリチャージ動作が発生することを示す、図３のフロー図に対応する、例えば、複数の動作の実行に基づいて、自動中断状態にある。図４で、Ｉｃｃ‐ダイ０からＩｃｃダイ３のダイ電流は、低電流状態であると示されている。
４０１において、システムコントローラは、ダイ０に特定して宛てられる再開コマンドをデータラインＤＱ［７：０］上に発行する。ダイ０は応答して、４０２において、動作を再開し、三角形のスパイクによって示されるように、ビットラインプリチャージによって生じる高電流条件が発生する。より後の時間において、システムコントローラは、４０３において、ダイ１に特定して宛てられる再開コマンドをデータラインＤＱ［７：０］上に発行する。ダイ１は応答して、４０４において、動作を再開し、ビットラインプリチャージによって生じる、高電流条件が発生する。さらにより後の時間において、システムコントローラ（ホストコントローラ）は、４０５において、ダイ２に特定して宛てられる再開コマンドをデータラインＤＱ［７：０］上に発行する。ダイ２は応答して、４０６において、動作を再開し、ビットラインプリチャージによって生じる、高電流条件が発生する。説明の終了として、よりいっそうさらに後の時間において、システムコントローラは、４０７において、ダイ３に特定して宛てられた再開コマンドをデータラインＤＱ［７：０］上に発行する。ダイ３は応答して、４０８において、動作を再開し、ビットラインプリチャージによって生じる、高電流条件が発生する。マルチダイデバイスに対する複数の全体的な電力消費制約を超える高電流条件を回避すべく、複数の再開コマンドは、システムコントローラによって、適切なタイミングをもって発行される。
図５は、本明細書に開示された主題による、例示的な４つのダイのマルチチップＮＡＮＤフラッシュメモリのためのシステム生成クロックに基づく、複数の再開イベントの例示的なタイミングダイアグラム５００を示す。４つのダイ以外の数のダイを有する、マルチチップＮＡＮＤフラッシュメモリを使用可能であることを理解されたい。図５に示されるように、ダイ０〜ダイ３は、例えば、ビットライン（ＢＬ）プリチャージ動作が発生することを示す、図３のフロー図に対応する、例えば、複数の動作の実行に基づいて、自動中断状態にある。図５で、Ｉｃｃ‐ダイ０からＩｃｃダイ３のダイ電流は、低電流状態であると示されている。
５０１において、カウンタリセットＣｎｔｒ＿ｒｅｓｅｔ信号がシステムコントローラによって発行され、それにより、５０２において、複数のそれぞれのダイのすべての内部ダイカウンタは、００ｈにリセットされる。各内部ダイカウンタは、異なるタイミング値にリセットされるべく、製造時に、個別に調整されている。また、各内部ダイのカウンタは、周知の方法で、システム生成の電力管理信号ＰＭ＿ｃｌｋに対するカウントに応答する。例示的な一実施形態において、Ｃｎｔｒ＿ｒｅｓｅｔ信号が、電力管理信号ＰＭ＿ｃｌｋとの適切なタイミングの関係で発行されるべきである。ダイ０の内部ダイのカウンタが、この例において、０１ｈと等しい場合、ダイ０は、５０３において動作を再開し、ビットラインプリチャージにより生じる高電流条件が発生する。ダイ１の内部ダイのカウンタが、０２ｈと等しい場合、ダイ１は、５０４において動作を再開し、ビットラインプリチャージにより生じる高電流条件が発生する。ダイ２の内部ダイのカウンタが、０３ｈと等しい場合、ダイ１は、５０５において動作を再開し、ビットラインプリチャージにより生じる高電流条件が発生し、ダイ３の内部ダイカウンタが、０４ｈと等しい場合、ダイ３は、５０６において動作を再開し、ビットラインプリチャージにより生じる高電流条件が発生する。マルチダイデバイスに対する、複数の全体的な電力消費制約を超える高電流条件を回避すべく、適切なタイミングを提供するよう、ＰＭ＿ｃｌｋの速度および各内部ダイカウンタの選択されたカウント値が選択されるべきである。
図６は、本明細書に開示された主題による、例示的な４つのダイのマルチチップＮＡＮＤフラッシュメモリのためのダイトグルクロックに基づく、複数の再開イベントの例示的なタイミングダイアグラム６００を示す。４つのダイ以外の数のダイを有する、マルチチップＮＡＮＤフラッシュメモリが使用され得ることを理解されたい。図６に示されるように、ダイ０〜ダイ３は、例えば、システムコントローラ（ホストコントローラ）からＣｎｔｒ＿ｒｅｓｅｔ信号の受信および、例えば、ビットライン（ＢＬ）プリチャージ動作が発生することを示す、図３のフロー図に対応する複数の動作の実行に基づいて、自動中断状態にある。ダイ電流Ｉｃｃ‐Ｄｉｅ０からＩｃｃ‐Ｄｉｅ３は、図６において、低電流状態であると示されている。
より具体的には、６０１において、カウンタリセット信号ＣＮＴ＿ｒｅｓｅｔがシステムコントローラによって発行され、それにより、６０２において、複数のダイのそれぞれの内部ダイのカウンタはすべて、００ｈにリセットされる。例示的な一実施形態において、ＣＮＴ＿ｒｅｓｅｔ信号はまた、ダイ０〜ダイ３に対する自動中断モードを有効にする。さらに、各内部ダイのカウンタは、異なるタイミング値にリセットされるべく、製造時に、個別に調整されており、各内部ダイカウンタは、カウントのためのシステムクロックＰＭ＿ｃｌｋに周知の方法で応答する。ダイ０が自動中断状態に入る場合、システム全体で利用可能な電力管理信号ＰＭ＿ｃｌｋは、６０３において切り替わり、ダイ０の内部ダイのカウンタはカウントを開始する。同様に、各ダイ１〜ダイ３が自動中断状態に入る場合、ＰＭ＿ｃｌｋは切り替わる（イベント６０４、６０５、および６０６）。ＰＭ＿ｃｌｋの切り替えは、定期的に時間間隔を置かれるように示されるが、切り替えは、それぞれのダイが自動中断状態に入るべきであるといつ判断するかに依存することを理解されたい。ＰＭ＿ｃｌｋは継続して切り替わり、最終的にダイ０の内部ダイのカウンタは、この例において、６０６において、０４ｈになり、ダイ０は、６０７において、動作を再開し、ビットラインプリチャージによって生じる高電流条件が発生する。６０８において、高電流条件が検出され、６０９において、ＰＭ＿ｃｌｋが切り替わる。６１０において、ダイ１の内部ダイのカウンタが０４ｈになるとき、ダイ１は６１１において動作を再開し、ビットラインプリチャージによって生じる高電流条件が発生する。６１１において、高電流条件が検出され、６１２において、ＰＭ＿ｃｌｋが切り替わる。６１３において、ダイ２の内部ダイのカウンタが０４ｈになるとき、ダイ２は６１４において動作を再開し、ビットラインプリチャージによって生じる高電流条件が発生する。６１４において、高電流条件が検出され、６１５において、ＰＭ＿ｃｌｋが切り替わる。６１６において、ダイ３の内部ダイのカウンタが０４ｈになるとき、ダイ３は６１７において動作を再開し、ビットラインプリチャージによって生じる高電流条件が発生する。６１４において、高電流条件が検出され、６１８において、ＰＭ＿ｃｌｋが切り替わる。処理は同一の態様で継続する。マルチダイデバイスに対する、複数の全体的な電力消費制約を超える高電流条件を回避すべく、適切なタイミングを提供するよう、ＰＭ＿ｃｌｋの切り替わり速度および各内部ダイのカウンタの選択されたカウント値が選択されるべきである。
図７は、本明細書に開示された主題による、例示的な４つのダイのマルチチップＮＡＮＤフラッシュメモリのための電力管理モードに係る例示的なタイミングダイアグラム７００を示す。４つのダイ以外の数のダイを有する、マルチチップＮＡＮＤフラッシュメモリが使用され得ることを理解されたい。図７に示されるように、ダイ０〜ダイ３は、最初は、通常の動作モード（すなわち、非自動中断）にある。ダイ電流Ｉｃｃ‐Ｄｉｅ０からＩｃｃ‐Ｄｉｅ３は、図７において、低電流状態であると示されている。
７０１において、電力管理コマンドを受信後、すべてのダイはそれぞれ、定義済みの高電流動作の前に、任意の後の動作を一時中断する（７０２〜７０５）。それぞれのダイは動作を連続的に一時中断するよう示されているが、必ずしもそのような場合ばかりではない。複数の動作を再開すべく、システムコントローラは例えば、電力管理モードの終了を示す、ＰＭ＿ＥＮＤコマンドを７０６において発行する。ＰＭ＿ＥＮＤコマンドを受信すると、各それぞれのダイは、製造時に規定され得る固有の遅延に基づいて、７０７〜７１０において、固定された調整可能遅延および／またはダイアドレスによって、定義され得る一意の遅延に基づいて、互いに動作を再開する。
図８は、本明細書に開示された主題による、例示的な４つのダイのマルチチップＮＡＮＤフラッシュメモリのための自動中断および自動再開モードの例示的なタイミングダイアグラム８００を示す。４つのダイ以外の数のダイを有する、マルチチップＮＡＮＤフラッシュメモリが使用され得ることを理解されたい。図８に示されるように、ダイ０〜ダイ３は、１つのダイ、例えばダイ０が高電流動作が続くと判断するまで、最初は、通常の動作モード（すなわち、非自動中断）で動作中である。この特定例では、ダイ０は自動中断状態にないので、ダイ０は、８０１において、検出された続の高電流動作を、他のダイに対し、例えば、ＨＣ＃信号ラインをプルすることによってシグナリングする。例示的な一実施形態において、ＨＣ＃信号ラインは、図１のＲ／Ｂ＃信号ラインと同様に実装できる。８０１において、信号ＨＣ＃がＬＯＷの場合、マルチダイメモリの他のダイは、例えば、ビットライン（ＢＬ）プリチャージ動作が発生することを示す、図３のフロー図に対応する複数の動作を、例えば実行することに基づいて、自動中断状態に入る。ダイ電流Ｉｃｃ‐Ｄｉｅ０からＩｃｃ‐Ｄｉｅ３は図３において、低電流状態であると示されている。
ダイ０はＨＣ＃がローになった後、遅延がないように製造されており、検出された後の高電流動作を迅速に実行する。ダイ０が高電流動作を終了するとき、信号ＨＣ＃が８０２においてリリースされ、ダイ１を「遅延１」の遅延の間、自動中断状態のままにする。遅延１の終了時、ダイ１は８０３において、自動再開し、ＨＣ＃はローになるものと判断し、高電流動作が続いて生じると検出されたことを示す。ダイ１が高電流動作を終了するとき、信号ＨＣ＃が８０４においてリリースされ、ダイ２を「遅延２」の遅延の間、自動中断状態のままにする。遅延２の終了時、ダイ３は８０６において、自動再開し、高電流動作が続くと検出されたことを示すべく、ＨＣ＃はローにプルされるべきであると判断する。ダイ３が高電流動作を終了するとき、信号ＨＣ＃が８０７においてリリースされる。処理は同一の態様で継続する。
図９は、本明細書に開示された主題による、例示的な４つのダイのマルチチップＮＡＮＤフラッシュメモリのための再開動作コマンドの例示的なタイミングダイアグラム９００を示す。４つのダイ以外の数のダイを有する、マルチチップＮＡＮＤフラッシュメモリが使用され得ることを理解されたい。図９に示されるように、ダイ０〜ダイ３は、例えば、ビットライン（ＢＬ）プリチャージ動作が発生することを示す、図３のフロー図に対応する、例えば、複数の動作の実行に基づいて、自動中断状態にある。ダイの電流Ｉｃｃ‐Ｄｉｅ０からＩｃｃ‐Ｄｉｅ３は、図９において、低電流状態として示されている。さらに、各ダイは、ダイが自動中断モードであるかどうかのインジケータを格納する高電流レジスタを備える。各高電流レジスタは、周知の方法で、システムコントローラ（ホストコントローラ）によって読み取られ得る。それぞれのダイの複数の高電流レジスタ内の示されるステータスに基づいて、システムコントローラは、再開コマンドをダイに発行すべき適切な時間を判断できる。
図９に示されるように、システムコントローラは、９０１において、ダイ０の高電流レジスタのステータスを読み取り、９０２において、再開コマンドを発行する。再開コマンドに応答して、ダイ０は９０３において動作を再開し、ビットラインプリチャージにより生じる高電流条件が発生する。９０２におけるシステムコントローラによる再開コマンドを発行する判断は、限定はされないが、マルチダイメモリの複数の全体的なピーク電流条件に基づく。９０４において、システムコントローラは、ダイ１の高電流レジスタのステータスを読み取り、９０５において、再開コマンドを発行する。再開コマンドに応答して、ダイ１は９０６において動作を再開し、ビットラインプリチャージにより生じる高電流条件が発生する。９０７において、システムコントローラは、ダイ２の高電流レジスタのステータスを読み取り、９０８において、再開コマンドを発行する。再開コマンドに応答して、ダイ２は、９０９において動作を再開し、ビットラインプリチャージにより生じる高電流条件が発生する。９１０において、システムコントローラは、ダイ３の高電流レジスタのステータスを読み取り、９１１において、再開コマンドを発行する。再開コマンドに応答して、ダイ３は、９１２において動作を再開し、ビットラインプリチャージにより生じる高電流条件が発生する。９０２において再開コマンドを発行するシステムコントローラによりなされる判断と同様、９０５、９０８、および９１１において発行される再開コマンドに対しなされる複数の判断は、限定はされないが、マルチダイメモリの複数の全体的なピーク電流条件に基づく。処理は、各それぞれのダイが、例えば、図３のフロー図に対応する複数の動作を実行すること、および複数のそれぞれの高電流レジスタのステータスを監視するシステムコントローラに基づいて、自動中断状態に入りながら継続する。
これらの変形は、上記詳細な説明を考慮して、なし得る。以下の特許請求の範囲において使用される複数の用語は、本明細書および特許請求の範囲で開示される、複数の特定の実施形態に対する範囲を限定するものと解釈されるべきではない。むしろ、本明細書に開示された複数の実施形態の範囲は、以下の特許請求の範囲によって判断されるべきであり、特許請求の範囲は、クレーム解釈に係る複数の確立された理論に従い、解釈されるべきである。
本実施形態の例を下記の各項目として示す。
［項目１］
マルチダイメモリの少なくとも１つのダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断する段階と、
前記後のメモリ動作が、高電流メモリ動作である場合、前記少なくとも１つのダイによって、一時中断動作モードに自動的に入る段階と、
再開動作イベントに応答して、前記少なくとも１つのダイによって、動作を再開する段階と、
前記高電流メモリ動作を実行する段階と、を備える方法。
［項目２］
前記少なくとも１つのダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断する段階は、後のメモリが、前記少なくとも１つのダイのチャージポンプを有効にするための動作であるかどうか、前記少なくとも１つのダイのビットラインをチャージするための動作であるかどうか、もしくはプログラム／消去のループ動作であるかどうか、またはそれらの組み合わせであるかどうかを判断する段階を含む、項目１に記載の方法。
［項目３］
前記少なくとも１つのダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断する段階はさらに、前記マルチダイメモリに、後の前記高電流メモリ動作について指示を出力する段階を含む、項目１または２に記載の方法。
［項目４］
さらに、
後のメモリ動作が高電流メモリ動作であるかどうかを判断するモードに入るためのコマンドを、前記マルチダイメモリのコントローラから受信する段階と、
前記コマンドの受信に応答して、マルチダイメモリの前記少なくとも１つのダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断する段階と、を備える、項目１から３のいずれか一項に記載の方法。
［項目５］
さらに、
前記少なくとも１つのダイに特定して宛てられた、再開動作イベントを含む再開コマンドを前記コントローラから受信する段階と、
前記少なくとも１つのダイに特定して宛てられた前記再開コマンドに応答して、前記少なくとも１つのダイによって前記再開動作を実行する段階と、
前記高電流メモリ動作を実行する段階と、を備える、項目４に記載の方法。
［項目６］
さらに、
前記マルチダイメモリの別のダイから、前記別のダイは、後のメモリ動作が高電流メモリ動作であると判断したとの第１の指示を受信する段階と、
前記別のダイからの前記第１の指示の受信に応答して、前記マルチダイメモリの前記少なくとも１つのダイによる、後のメモリ動作が高電流メモリ動作であるかどうかの判断を実行する段階と、
前記別のダイから、前記第１の指示を終了させる、前記再開動作イベントを含む、第２の指示を受信する段階と、
前記少なくとも１つのダイによって、前記高電流メモリ動作を実行する段階と、を備える、項目１から５のいずれか一項に記載の方法。
［項目７］
前記少なくとも１つのダイによって、前記高電流メモリ動作を実行する段階は、前記第２の指示を受信後、前記高電流メモリ動作を実行する前に、予め定められた時間遅延させる段階を含む、項目６に記載の方法。
［項目８］
さらに、
前記マルチダイメモリのコントローラから、カウンタリセット信号を受信する段階と、
前記カウンタリセット信号に応答して、内部ダイのカウンタをリセットする段階と、
前記内部ダイのカウンタを使用して、第１のクロック信号をカウントする段階と、
前記内部ダイのカウンタによる、予め定められたカウントに応答して、前記少なくとも１つのダイによる前記動作を再開する段階と、
前記高電流メモリ動作を実行する段階と、を備えており、
前記内部ダイのカウンタの前記予め定められたカウントは、前記再開動作イベントを含む、項目１から７のいずれか一項に記載の方法。
［項目９］
さらに、
後のメモリ動作が高電流メモリ動作であるかどうかを判断するモードに入るためのコマンドを、前記マルチダイメモリのコントローラから受信する段階と、
前記少なくとも１つのダイによる、後のメモリ動作が高電流メモリであるかどうかの前記判断に応答して、信号ラインを切り替える段階と、
前記信号ラインが切り替わる予め定められた回数に応答して、前記少なくとも１つのダイによる前記再開動作を実行する段階と、
前記高電流メモリ動作を実行する段階と、かつ、
前記高電流メモリ動作の実行に応答して、前記信号ラインを切り替える段階と、を備えており、
前記信号ラインが切り替わる前記予め定められた回数は、前記再開動作イベントを含む、項目１から８のいずれか一項に記載の方法。
［項目１０］
前記マルチダイメモリは、ソリッドステートドライブを含む、項目１から９のいずれか一項に記載の方法。
［項目１１］
ソリッドステートドライブにおけるピーク電流条件を制御する方法であって、
前記ソリッドステートドライブの少なくとも１つのダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断する段階と、
前記後のメモリ動作が高電流メモリ動作である場合、前記少なくとも１つのダイによる一時中断動作モードに入る段階と、
再開動作イベントに応答して、前記少なくとも１つのダイによる動作を再開する段階と、
前記高電流メモリ動作を実行する段階と、を備えており、
前記高電流メモリは、前記少なくとも１つのダイのチャージポンプを有効にするための動作、前記少なくとも１つのダイのビットラインをチャージするための動作、もしくはプログラム／消去のループ動作、またはそれらの組み合わせを含む、方法。
［項目１２］
さらに、
後のメモリ動作が高電流メモリ動作であるかどうかを判断するためのコマンドを、前記ソリッドステートドライブのコントローラから受信する段階と、
前記コマンドの受信に応答して、マルチダイメモリの前記少なくとも１つのダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断する段階と、を備える、項目１１に記載の方法。
［項目１３］
さらに、
前記少なくとも１つのダイに特定して宛てられた、再開動作イベントを含む再開コマンドを、前記ソリッドステートドライブの前記コントローラから受信する段階と、
前記再開コマンドに応答して、前記少なくとも１つのダイに特定して宛てられた前記再開コマンドに応答して、前記少なくとも１つのダイによって前記再開動作を実行する段階と、
前記高電流メモリ動作を実行する段階と、を備える、項目１２に記載の方法。
［項目１４］
さらに、
前記ソリッドステートドライブの別のダイから、前記別のダイは、後のメモリ動作が高電流メモリ動作であると判断したとの第１の指示を受信する段階と、
前記別のダイからの前記第１の指示の受信に応答して、マルチダイメモリの前記少なくとも１つのダイによる、後のメモリ動作が高電流メモリ動作であるかどうかの判断を実行する段階と、
前記別のダイから、前記第１の指示を終了させる、前記再開動作イベントを含む、第２の指示を受信する段階と、
前記少なくとも１つのダイの前記高電流メモリ動作を実行する段階と、を備える、項目１１から１３のいずれか一項に記載の方法。
［項目１５］
前記少なくとも１つのダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断する段階はさらに、マルチダイメモリに、後の高電流メモリ動作について指示を出力する段階を含む、項目１１から１４のいずれか一項に記載の方法。
［項目１６］
さらに、
前記ソリッドステートドライブのコントローラから、カウンタリセット信号を受信する段階と、
前記カウンタリセット信号に応答して、内部ダイのカウンタをリセットする段階と、
前記内部ダイのカウンタを使用して、第１のクロック信号をカウントする段階と、
前記内部ダイのカウンタによる、予め定められたカウントに応答して、前記少なくとも１つのダイによる前記動作を再開する段階と、
前記高電流メモリ動作を実行する段階と、を備えており、
前記内部ダイのカウンタの前記予め定められたカウントは、前記再開動作イベントを含む、項目１１から１５のいずれか一項に記載の方法。
［項目１７］
さらに、
後のメモリ動作が高電流メモリ動作であるかどうかを判断するモードに入るためのコマンドを、前記ソリッドステートドライブのコントローラから受信する段階と、
前記少なくとも１つのダイによる、後のメモリ動作が高電流メモリであるかどうかを判断する段階に応答して、信号ラインを切り替える段階と、
前記信号ラインが切り替わる予め定められた回数に応答して、前記少なくとも１つのダイによる前記再開動作を実行する段階と、
前記高電流メモリ動作を実行する段階と、
前記高電流メモリ動作の実行に応答して、前記信号ラインを切り替える段階と、を備えており、
前記信号ラインが切り替わる前記予め定められた回数は、前記再開動作イベントを含む、項目１１から１６のいずれか一項に記載の方法。
［項目１８］
マルチダイメモリの少なくとも１つのダイを備える装置であって、
前記少なくとも１つのダイは、後のメモリ動作が高電流メモリ動作であるかどうかを判断し、
前記高電流メモリ動作は、前記少なくとも１つのダイのチャージポンプを有効にするための動作、前記少なくとも１つのダイのビットラインをチャージするための動作、もしくはプログラム／消去のループ動作、またはそれらの組み合わせを含み、
前記少なくとも１つのダイはさらに、
前記後のメモリ動作が高電流メモリ動作である場合、前記少なくとも１つのダイによる一時中断動作モードに入り、
前記少なくとも１つのダイによる、後のメモリ動作が高電流メモリであるかどうかの判断に応答して、信号ラインを切り替え、
前記信号ラインが切り替わる予め定められた回数に応答して、前記マルチダイメモリの複数の他のダイによる動作を再開し、
前記高電流メモリ動作を実行し、かつ、
前記高電流メモリ動作の実行に応答して、前記信号ラインを切り替え、
前記信号ラインが切り替わる前記予め定められた回数は、再開動作イベントを含む、装置。
［項目１９］
前記少なくとも１つのダイはさらに、前記マルチダイメモリのコントローラから、カウンタリセット信号を受信し、かつ、前記カウンタリセット信号の受信に応答して、後のメモリ動作が高電流メモリ動作であるかどうかを判断する、項目１８に記載の装置。
［項目２０］
前記マルチダイメモリは、ソリッドステートドライブを含む、項目１８または１９に記載の装置。
［項目２１］
ソリッドステートドライブにおけるピーク電流条件を制御するための装置であって、
前記ソリッドステートドライブの少なくとも１つのダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断するための手段と、
前記後のメモリ動作が高電流メモリ動作である場合、前記少なくとも１つのダイによる一時中断動作モードに入るための手段と、
再開動作イベントに応答して、前記少なくとも１つのダイによる動作を再開するための手段と、かつ、
前記高電流メモリ動作を実行するための手段と、を備えており、
前記高電流メモリは、前記少なくとも１つのダイのチャージポンプを有効にするための動作、前記少なくとも１つのダイのビットラインをチャージするための動作、もしくはプログラム／消去のループ動作、またはそれらの組み合わせを含む、装置。
［項目２２］
さらに、
後のメモリ動作が高電流メモリ動作であるかどうかを判断するためのコマンドを、前記ソリッドステートドライブのコントローラから受信するための手段と、
前記コマンドの受信に応答して、マルチダイメモリの前記少なくとも１つのダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断するための手段と、を備える、項目２１に記載の装置。
［項目２３］
さらに、
前記少なくとも１つのダイに特定して宛てられた、再開動作イベントを含む再開コマンドを、前記ソリッドステートドライブの前記コントローラから受信するための手段と、
前記再開コマンドに応答して、前記少なくとも１つのダイに特定して宛てられた前記再開コマンドに応答して、前記少なくとも１つのダイによる前記再開動作を実行するための手段と、
前記高電流メモリ動作を実行するための手段と、を備える、項目２２に記載の装置。
［項目２４］
さらに、
前記ソリッドステートドライブの別のダイから、前記別のダイは、後のメモリ動作が高電流メモリ動作であると判断したとの第１の指示を受信するための手段と、
前記別のダイからの前記第１の指示の受信に応答して、マルチダイメモリの前記少なくとも１つのダイによる、後のメモリ動作が高電流メモリ動作であるかどうかの判断を実行するための手段と、
前記別のダイから、前記第１の指示を終了させる、前記再開動作イベントを含む、第２の指示を受信するための手段と、
前記少なくとも１つのダイの前記高電流メモリ動作を実行するための手段と、を備える、項目２１から２３のいずれか一項に記載の装置。
［項目２５］
前記少なくとも１つのダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断するための前記手段はさらに、マルチダイメモリに、後の高電流メモリ動作について指示を出力するための手段を含む、項目２１から２４のいずれか一項に記載の装置。
［項目２６］
さらに、
前記ソリッドステートドライブのコントローラから、カウンタリセット信号を受信するための手段と、
前記カウンタリセット信号に応答して、内部ダイのカウンタをリセットするための手段と、
前記内部ダイのカウンタを使用して、第１のクロック信号をカウントするための手段と、
前記内部ダイのカウンタによる、予め定められたカウントに応答して、前記少なくとも１つのダイによる前記動作を再開するための手段と、
前記高電流メモリ動作を実行するための手段と、を備えており、
前記内部ダイのカウンタの前記予め定められたカウントは、前記再開動作イベントを含む、項目２１から２５のいずれか一項に記載の装置。
［項目２７］
さらに、
後のメモリ動作が高電流メモリ動作であるかどうかを判断するモードに入るためのコマンドを、前記ソリッドステートドライブのコントローラから受信するための手段と、
前記少なくとも１つのダイによる、後のメモリ動作が高電流メモリであるかどうかの判断に応答して、信号ラインを切り替えるための手段と、
前記信号ラインが切り替わる予め定められた回数に応答して、前記少なくとも１つのダイによる前記再開動作を実行するための手段と、
前記高電流メモリ動作を実行するための手段と、
前記高電流メモリ動作の実行に応答して、前記信号ラインを切り替えるための手段と、を備えており、
前記信号ラインが切り替わる前記予め定められた回数は、前記再開動作イベントを含む、項目２１から２６のいずれか一項に記載の装置。

Claims (24)

  1. マルチダイメモリのダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断する段階と、
    前記後のメモリ動作が、高電流メモリ動作である場合、複数の前記ダイによって、一時中断動作モードに自動的に入る段階と、
    前記マルチダイメモリのコントローラから、カウンタリセット信号を受信する段階と、
    前記カウンタリセット信号に応答して、複数の前記ダイの各々の内部ダイカウンタをリセットする段階と、
    前記内部ダイカウンタを使用して、第１のクロック信号をカウントする段階と、
    再開動作イベントに含まれる、前記内部ダイカウンタによる予め定められたカウントに応答して、複数の前記ダイによる前記動作を再開する段階と、
    前記高電流メモリ動作を実行する段階と、を備える、
    方法。
  2. 後のメモリ動作が高電流メモリ動作であるかどうかを判断するモードに入るためのコマンドを、マルチダイメモリのコントローラから受信する段階と、
    前記コマンドの受信に応答して、前記マルチダイメモリの少なくとも１つのダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断する段階と、
    前記後のメモリ動作が、高電流メモリ動作である場合、前記少なくとも１つのダイによって、一時中断動作モードに自動的に入る段階と、
    再開動作イベントに応答して、前記少なくとも１つのダイによって、動作を再開する段階と、
    前記高電流メモリ動作を実行する段階と、を備える方法。
  3. 前記ダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断する段階は、後のメモリが、前記ダイのチャージポンプを有効にするための動作であるかどうか、前記ダイのビットラインをチャージするための動作であるかどうか、もしくはプログラム／消去のループ動作であるかどうか、またはそれらの組み合わせであるかどうかを判断する段階を含む、請求項１または２に記載の方法。
  4. 前記ダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断する段階はさらに、前記マルチダイメモリに、後の前記高電流メモリ動作について指示を出力する段階を含む、請求項１から３のいずれか１項に記載の方法。
  5. さらに、
    前記ダイに特定して宛てられた、再開動作イベントを含む再開コマンドを前記コントローラから受信する段階と、
    前記ダイに特定して宛てられた前記再開コマンドに応答して、前記ダイによって前記再開動作を実行する段階と、
    前記高電流メモリ動作を実行する段階と、を備える、請求項２に記載の方法。
  6. さらに、
    前記マルチダイメモリの別のダイから、前記別のダイは、後のメモリ動作が高電流メモリ動作であると判断したとの第１の指示を受信する段階と、
    前記別のダイからの前記第１の指示の受信に応答して、前記マルチダイメモリの前記ダイによる、後のメモリ動作が高電流メモリ動作であるかどうかの判断を実行する段階と、
    前記別のダイから、前記第１の指示を終了させる、前記再開動作イベントを含む、第２の指示を受信する段階と、
    前記ダイによって、前記高電流メモリ動作を実行する段階と、を備える、請求項１から５のいずれか一項に記載の方法。
  7. 前記ダイによって、前記高電流メモリ動作を実行する段階は、前記第２の指示を受信後、前記高電流メモリ動作を実行する前に、予め定められた時間遅延させる段階を含む、請求項６に記載の方法。
  8. さらに、
    後のメモリ動作が高電流メモリ動作であるかどうかを判断するモードに入るためのコマンドを、前記マルチダイメモリのコントローラから受信する段階と、
    前記ダイによる、後のメモリ動作が高電流メモリであるかどうかの前記判断に応答して、信号ラインを切り替える段階と、
    前記信号ラインの切り替えに応答して、前記ダイによる前記再開動作を実行する段階と、
    前記高電流メモリ動作を実行する段階と、かつ、
    前記高電流メモリ動作の実行に応答して、前記信号ラインを切り替える段階と、を備えており、
    前記信号ラインの切り替えは、前記再開動作イベントを含む、請求項１から７のいずれか一項に記載の方法。
  9. 前記マルチダイメモリは、ソリッドステートドライブを含む、請求項１から８のいずれか一項に記載の方法。
  10. ソリッドステートドライブにおけるピーク電流条件を制御する方法であって、
    前記ソリッドステートドライブのダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断する段階と、
    前記後のメモリ動作が高電流メモリ動作である場合、複数の前記ダイによる一時中断動作モードに入る段階と、
    前記ソリッドステートドライブのコントローラから、カウンタリセット信号を受信する段階と、
    前記カウンタリセット信号に応答して、複数の前記ダイの各々の内部ダイカウンタをリセットする段階と、
    前記内部ダイカウンタを使用して、第１のクロック信号をカウントする段階と、
    再開動作イベントに含まれる、前記内部ダイカウンタによる予め定められたカウントに応答して、複数の前記ダイによる前記動作を再開する段階と、
    前記高電流メモリ動作を実行する段階と、を備え、
    前記高電流メモリは、前記ダイのチャージポンプを有効にするための動作、前記ダイのビットラインをチャージするための動作、もしくはプログラム／消去のループ動作、またはそれらの組み合わせを含む、方法。
  11. ソリッドステートドライブにおけるピーク電流条件を制御する方法であって、
    後のメモリ動作が高電流メモリ動作であるかどうかを判断するためのコマンドを、前記ソリッドステートドライブのコントローラから受信する段階と、
    前記コマンドの受信に応答して、前記ソリッドステートドライブの少なくとも１つのダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断する段階と、
    前記後のメモリ動作が高電流メモリ動作である場合、前記少なくとも１つのダイによる一時中断動作モードに入る段階と、
    再開動作イベントに応答して、前記少なくとも１つのダイによる動作を再開する段階と、
    前記高電流メモリ動作を実行する段階と、
    を備えており、
    前記高電流メモリは、前記少なくとも１つのダイのチャージポンプを有効にするための動作、前記少なくとも１つのダイのビットラインをチャージするための動作、もしくはプログラム／消去のループ動作、またはそれらの組み合わせを含む、方法。
  12. さらに、
    前記ダイに特定して宛てられた、再開動作イベントを含む再開コマンドを、前記ソリッドステートドライブの前記コントローラから受信する段階と、
    前記再開コマンドに応答して、前記ダイに特定して宛てられた前記再開コマンドに応答して、前記ダイによって前記再開動作を実行する段階と、
    前記高電流メモリ動作を実行する段階と、を備える、請求項１１に記載の方法。
  13. さらに、
    前記ソリッドステートドライブの別のダイから、前記別のダイは、後のメモリ動作が高電流メモリ動作であると判断したとの第１の指示を受信する段階と、
    前記別のダイからの前記第１の指示の受信に応答して、前記ソリッドステートドライブの前記ダイによる、後のメモリ動作が高電流メモリ動作であるかどうかの判断を実行する段階と、
    前記別のダイから、前記第１の指示を終了させる、前記再開動作イベントを含む、第２の指示を受信する段階と、
    前記ダイの前記高電流メモリ動作を実行する段階と、を備える、請求項１０から１２のいずれか一項に記載の方法。
  14. 前記ダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断する段階はさらに、前記ソリッドステートドライブに、後の高電流メモリ動作について指示を出力する段階を含む、請求項１０から１３のいずれか一項に記載の方法。
  15. さらに、
    後のメモリ動作が高電流メモリ動作であるかどうかを判断するモードに入るためのコマンドを、前記ソリッドステートドライブのコントローラから受信する段階と、
    前記ダイによる、後のメモリ動作が高電流メモリであるかどうかを判断する段階に応答して、信号ラインを切り替える段階と、
    前記信号ラインの切り替えに応答して、前記ダイによる前記再開動作を実行する段階と、
    前記高電流メモリ動作を実行する段階と、
    前記高電流メモリ動作の実行に応答して、前記信号ラインを切り替える段階と、を備えており、
    前記信号ラインの切り替えは、前記再開動作イベントを含む、請求項１０から１４のいずれか一項に記載の方法。
  16. マルチダイメモリの少なくとも１つのダイを備える装置であって、
    前記少なくとも１つのダイは、後のメモリ動作が高電流メモリ動作であるかどうかを判断するモードに入るためのコマンドを、マルチダイメモリのコントローラから受信し、
    前記コマンドの受信に応答して、前記マルチダイメモリの少なくとも１つのダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断し、
    前記高電流メモリ動作は、前記少なくとも１つのダイのチャージポンプを有効にするための動作、前記少なくとも１つのダイのビットラインをチャージするための動作、もしくはプログラム／消去のループ動作、またはそれらの組み合わせを含み、
    前記少なくとも１つのダイはさらに、
    前記後のメモリ動作が高電流メモリ動作である場合、前記少なくとも１つのダイによる一時中断動作モードに入り、
    前記少なくとも１つのダイによる、後のメモリ動作が高電流メモリであるかどうかの判断に応答して、信号ラインを切り替え、
    前記信号ラインの切り替えに応答して、前記マルチダイメモリの複数の他のダイによる動作を再開し、
    前記高電流メモリ動作を実行し、かつ、
    前記高電流メモリ動作の実行に応答して、前記信号ラインを切り替え、
    前記信号ラインの切り替えは、再開動作イベントを含む、装置。
  17. 前記少なくとも１つのダイはさらに、前記マルチダイメモリのコントローラから、カウンタリセット信号を受信し、かつ、前記カウンタリセット信号の受信に応答して、後のメモリ動作が高電流メモリ動作であるかどうかを判断する、請求項１６に記載の装置。
  18. 前記マルチダイメモリは、ソリッドステートドライブを含む、請求項１６または１７に記載の装置。
  19. ソリッドステートドライブにおけるピーク電流条件を制御するための装置であって、
    前記ソリッドステートドライブのダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断するための手段と、
    前記後のメモリ動作が高電流メモリ動作である場合、複数の前記ダイによる一時中断動作モードに入るための手段と、
    前記ソリッドステートドライブのコントローラから、カウンタリセット信号を受信するための手段と、
    前記カウンタリセット信号に応答して、複数の前記ダイの各々の内部ダイカウンタをリセットするための手段と、
    前記内部ダイカウンタを使用して、第１のクロック信号をカウントするための手段と、
    再開動作イベントに含まれる、前記内部ダイカウンタによる予め定められたカウントに応答して、複数の前記ダイによる前記動作を再開するための手段と、
    前記高電流メモリ動作を実行するための手段と、を備え、
    前記高電流メモリは、前記ダイのチャージポンプを有効にするための動作、前記ダイのビットラインをチャージするための動作、もしくはプログラム／消去のループ動作、またはそれらの組み合わせを含む、装置。
  20. ソリッドステートドライブにおけるピーク電流条件を制御するための装置であって、
    後のメモリ動作が高電流メモリ動作であるかどうかを判断するためのコマンドを、前記ソリッドステートドライブのコントローラから受信するための手段と、
    前記コマンドの受信に応答して、前記ソリッドステートドライブの少なくとも１つのダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断するための手段と、
    前記後のメモリ動作が高電流メモリ動作である場合、前記少なくとも１つのダイによる一時中断動作モードに入るための手段と、
    再開動作イベントに応答して、前記少なくとも１つのダイによる動作を再開するための手段と、かつ、
    前記高電流メモリ動作を実行するための手段と、を備えており、
    前記高電流メモリは、前記少なくとも１つのダイのチャージポンプを有効にするための動作、前記少なくとも１つのダイのビットラインをチャージするための動作、もしくはプログラム／消去のループ動作、またはそれらの組み合わせを含む、装置。
  21. さらに、
    前記ダイに特定して宛てられた、再開動作イベントを含む再開コマンドを、前記ソリッドステートドライブの前記コントローラから受信するための手段と、
    前記再開コマンドに応答して、前記ダイに特定して宛てられた前記再開コマンドに応答して、前記ダイによる前記再開動作を実行するための手段と、
    前記高電流メモリ動作を実行するための手段と、を備える、請求項２０に記載の装置。
  22. さらに、
    前記ソリッドステートドライブの別のダイから、前記別のダイは、後のメモリ動作が高電流メモリ動作であると判断したとの第１の指示を受信するための手段と、
    前記別のダイからの前記第１の指示の受信に応答して、前記ソリッドステートドライブの前記ダイによる、後のメモリ動作が高電流メモリ動作であるかどうかの判断を実行するための手段と、
    前記別のダイから、前記第１の指示を終了させる、前記再開動作イベントを含む、第２の指示を受信するための手段と、
    前記ダイの前記高電流メモリ動作を実行するための手段と、を備える、請求項１９から２１のいずれか一項に記載の装置。
  23. 前記ダイによって、後のメモリ動作が高電流メモリ動作であるかどうかを判断するための前記手段はさらに、前記ソリッドステートドライブに、後の高電流メモリ動作について指示を出力するための手段を含む、請求項１９から２２のいずれか一項に記載の装置。
  24. さらに、
    後のメモリ動作が高電流メモリ動作であるかどうかを判断するモードに入るためのコマンドを、前記ソリッドステートドライブのコントローラから受信するための手段と、
    前記ダイによる、後のメモリ動作が高電流メモリであるかどうかの判断に応答して、信号ラインを切り替えるための手段と、
    前記信号ラインの切り替えに応答して、前記ダイによる前記再開動作を実行するための手段と、
    前記高電流メモリ動作を実行するための手段と、
    前記高電流メモリ動作の実行に応答して、前記信号ラインを切り替えるための手段と、を備えており、
    前記信号ラインの切り替えは、前記再開動作イベントを含む、請求項１９から２３のいずれか一項に記載の装置。
JP2016500250A 2013-03-28 2014-02-13 装置および方法 Active JP6085832B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/852,992 US9443600B2 (en) 2013-03-28 2013-03-28 Auto-suspend and auto-resume operations for a multi-die NAND memory device to reduce peak power consumption
US13/852,992 2013-03-28
PCT/US2014/016281 WO2014158412A1 (en) 2013-03-28 2014-02-13 Auto-suspend and auto-resume operations for a multi-die nand memory device

Publications (2)

Publication Number Publication Date
JP2016514323A JP2016514323A (ja) 2016-05-19
JP6085832B2 true JP6085832B2 (ja) 2017-03-01

Family

ID=51620723

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016500250A Active JP6085832B2 (ja) 2013-03-28 2014-02-13 装置および方法

Country Status (6)

Country Link
US (1) US9443600B2 (ja)
EP (1) EP2979270A4 (ja)
JP (1) JP6085832B2 (ja)
KR (1) KR101726258B1 (ja)
CN (1) CN105190764B (ja)
WO (1) WO2014158412A1 (ja)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9658789B2 (en) * 2014-08-05 2017-05-23 Sandisk Technologies Llc Storage module and method for optimized power utilization
KR102430865B1 (ko) 2015-10-02 2022-08-10 삼성전자주식회사 멀티 메모리 다이 구조에서 외부 파워에 대한 피크 전류 감소 기능을 갖는 반도체 메모리 장치
KR102314137B1 (ko) * 2015-11-04 2021-10-18 삼성전자 주식회사 리커버리 동작을 선택적으로 수행하는 불휘발성 메모리 장치 및 그 동작방법
US10095412B2 (en) * 2015-11-12 2018-10-09 Sandisk Technologies Llc Memory system and method for improving write performance in a multi-die environment
KR20170062635A (ko) 2015-11-27 2017-06-08 삼성전자주식회사 멀티 메모리 다이 구조에서 피크 전류 감소 기능을 갖는 반도체 메모리 장치
US9778723B2 (en) 2015-12-28 2017-10-03 Micron Technology, Inc. Apparatuses and methods for exiting low power states in memory devices
US10025536B2 (en) * 2016-02-10 2018-07-17 Sandisk Technologies Llc Memory system and method for simplifying scheduling on a flash interface module and reducing latencies in a multi-die environment
US10203884B2 (en) * 2016-03-30 2019-02-12 Intel Corporation Methods and apparatus to perform erase-suspend operations in memory devices
KR102713411B1 (ko) 2017-01-18 2024-10-08 삼성전자주식회사 불휘발성 메모리 장치 및 그것을 포함하는 메모리 시스템
JP2018156480A (ja) * 2017-03-17 2018-10-04 東芝メモリ株式会社 半導体記憶装置およびその制御方法
KR102631350B1 (ko) 2017-10-12 2024-01-31 삼성전자주식회사 메모리 플레인들을 포함하는 비휘발성 메모리 장치 및 상기 비휘발성 메모리 장치의 동작 방법
KR102532206B1 (ko) 2017-11-09 2023-05-12 삼성전자 주식회사 메모리 컨트롤러 및 그것을 포함하는 스토리지 장치
JP2019101652A (ja) 2017-11-30 2019-06-24 東芝メモリ株式会社 半導体メモリ
CN108052464A (zh) * 2018-01-12 2018-05-18 江苏华存电子科技有限公司 用于分散与降低非易失性储存装置峰值电流与功耗的方法
KR20200015190A (ko) * 2018-08-03 2020-02-12 에스케이하이닉스 주식회사 데이터 저장 장치 및 동작 방법, 이를 포함하는 스토리지 시스템
US10739839B2 (en) 2018-09-24 2020-08-11 Western Digital Technologies, Inc. Efficient power management stand-by modes for multiple dies in a storage device
CN112951300A (zh) * 2019-12-10 2021-06-11 北京兆易创新科技股份有限公司 一种存储设备及其控制方法和控制装置
US11237754B2 (en) 2019-12-10 2022-02-01 Micron Technology, Inc. Management of erase suspend and resume operations in memory devices
US11611358B2 (en) 2019-12-24 2023-03-21 Kioxia Corporation Systems and methods for detecting or preventing false detection of three error bits by SEC
US11321022B2 (en) * 2019-12-31 2022-05-03 Kioxia Corporation Systems and methods for scheduling flash operations
KR20210112557A (ko) 2020-03-05 2021-09-15 에스케이하이닉스 주식회사 메모리 장치에서 연속으로 수행되는 다수의 커맨드 동작에 필요한 파워값을 정확하게 예측할 수 있는 메모리 시스템 및 메모리 시스템의 동작방법
KR20210146643A (ko) * 2020-05-27 2021-12-06 에스케이하이닉스 주식회사 저장 장치 및 그 동작 방법
US11256591B2 (en) 2020-06-03 2022-02-22 Western Digital Technologies, Inc. Die memory operation scheduling plan for power control in an integrated memory assembly
US11226772B1 (en) 2020-06-25 2022-01-18 Sandisk Technologies Llc Peak power reduction management in non-volatile storage by delaying start times operations
US11456039B2 (en) 2020-11-24 2022-09-27 Micron Technology, Inc. Resumption of program or erase operations in memory
CN117577152A (zh) * 2020-11-26 2024-02-20 长江存储科技有限责任公司 用于多管芯操作的动态峰值功率管理
US11373710B1 (en) 2021-02-02 2022-06-28 Sandisk Technologies Llc Time division peak power management for non-volatile storage
WO2022205086A1 (en) 2021-03-31 2022-10-06 Yangtze Memory Technologies Co., Ltd. Power management mechanism and memory device having the same
CN113490919B (zh) 2021-06-01 2024-02-02 长江存储科技有限责任公司 用于存储器系统的功率管理
KR20230097169A (ko) 2021-06-01 2023-06-30 양쯔 메모리 테크놀로지스 씨오., 엘티디. 메모리 시스템의 전력 관리

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59157896A (ja) * 1983-02-28 1984-09-07 Fujitsu Denso Ltd デ−タ書込み方式
JPH01213890A (ja) * 1988-02-20 1989-08-28 Sony Corp メモリ装置
US7002870B2 (en) * 2004-06-04 2006-02-21 Etron Technology, Inc. Speeding up the power-up procedure for low power RAM
US7701764B2 (en) 2006-05-17 2010-04-20 Micron Technology, Inc. Apparatus and method for reduced peak power consumption during common operation of multi-NAND flash memory devices
US7512029B2 (en) * 2006-06-09 2009-03-31 Micron Technology, Inc. Method and apparatus for managing behavior of memory devices
JP4996277B2 (ja) * 2007-02-09 2012-08-08 株式会社東芝 半導体記憶システム
MX2011000292A (es) * 2008-07-23 2011-02-23 Micro Motion Inc Sistema de procesamiento con cotrol de acceso a memoria externa.
US7969809B2 (en) 2008-08-05 2011-06-28 Sandisk Il Ltd. Power consumption-oriented management of a storage system
US7961544B2 (en) * 2008-08-05 2011-06-14 Sandisk Il Ltd. Storage system and method for managing a plurality of storage devices
KR101539297B1 (ko) * 2009-01-05 2015-07-24 삼성전자주식회사 반도체 장치, 이를 포함하는 반도체 시스템, 및 반도체 장치의 전압 공급방법
US8059482B2 (en) * 2009-06-19 2011-11-15 Freescale Semiconductor, Inc. Memory using multiple supply voltages
US8555095B2 (en) 2010-07-26 2013-10-08 Apple Inc. Methods and systems for dynamically controlling operations in a non-volatile memory to limit power consumption
JP2012058860A (ja) * 2010-09-06 2012-03-22 Toshiba Corp メモリシステム
US9261940B2 (en) 2011-02-25 2016-02-16 Samsung Electronics Co., Ltd. Memory system controlling peak current generation for a plurality of memories by monitoring a peak signal to synchronize an internal clock of each memory by a processor clock at different times
JP5713772B2 (ja) * 2011-04-12 2015-05-07 株式会社東芝 半導体メモリシステム
US8645723B2 (en) 2011-05-11 2014-02-04 Apple Inc. Asynchronous management of access requests to control power consumption
US8745369B2 (en) * 2011-06-24 2014-06-03 SanDisk Technologies, Inc. Method and memory system for managing power based on semaphores and timers
US9417685B2 (en) * 2013-01-07 2016-08-16 Micron Technology, Inc. Power management

Also Published As

Publication number Publication date
US20140293704A1 (en) 2014-10-02
JP2016514323A (ja) 2016-05-19
CN105190764A (zh) 2015-12-23
KR101726258B1 (ko) 2017-04-13
EP2979270A1 (en) 2016-02-03
WO2014158412A1 (en) 2014-10-02
CN105190764B (zh) 2019-11-26
EP2979270A4 (en) 2016-11-09
US9443600B2 (en) 2016-09-13
KR20150110761A (ko) 2015-10-02

Similar Documents

Publication Publication Date Title
JP6085832B2 (ja) 装置および方法
US11094375B2 (en) Concurrent read and reconfigured write operations in a memory device
KR102198436B1 (ko) 비휘발성 메모리의 리텐션 로직
US9653141B2 (en) Method of operating a volatile memory device and a memory controller
US9418723B2 (en) Techniques to reduce memory cell refreshes for a memory device
US9812200B2 (en) Concurrent read and write operations in a serial flash device
JP5115826B2 (ja) マルチｎａｎｄフラッシュメモリーデバイスの共通動作中にピーク電力消費量を減少させるための装置および方法
TWI314737B (ja)
US9754648B2 (en) Apparatuses and methods for memory operations having variable latencies
US12014800B2 (en) Low standby power with fast turn on method for non-volatile memory devices
TWI644313B (zh) 偽靜態隨機存取記憶體及其控制方法
TWI646537B (zh) 序列記憶體裝置通知外部主機內部自計時操作已完成
US20130073790A1 (en) Magnetic random access memory with burst access
KR100621637B1 (ko) 프로그램 시간을 단축시킬 수 있는 플래시 메모리 장치 및그것의 프로그램 방법
JP2005503631A (ja) 同期型不揮発性記憶装置のための独立の非同期ブートブロック
JP2001035173A (ja) フラッシュメモリ装置及びそれのプログラム方法
JP4988048B1 (ja) 半導体記憶装置
JP2006221677A (ja) メモリカード
US20160148667A1 (en) Magnetic random access memory with dynamic random access memory (dram)-like interface
JP2002149486A (ja) メモリシステム
JP2002150799A (ja) 不揮発性メモリ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160802

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161024

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20161206

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170104

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170111

R150 Certificate of patent or registration of utility model

Ref document number: 6085832

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350