JP6009171B2 - 基板処理装置 - Google Patents

基板処理装置 Download PDF

Info

Publication number
JP6009171B2
JP6009171B2 JP2012029860A JP2012029860A JP6009171B2 JP 6009171 B2 JP6009171 B2 JP 6009171B2 JP 2012029860 A JP2012029860 A JP 2012029860A JP 2012029860 A JP2012029860 A JP 2012029860A JP 6009171 B2 JP6009171 B2 JP 6009171B2
Authority
JP
Japan
Prior art keywords
group
processing space
plasma
processing apparatus
electromagnet
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012029860A
Other languages
English (en)
Other versions
JP2013168449A (ja
Inventor
永関　一也
一也 永関
悦治 伊藤
悦治 伊藤
聡裕 横田
聡裕 横田
慎司 檜森
慎司 檜森
昇一郎 松山
昇一郎 松山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2012029860A priority Critical patent/JP6009171B2/ja
Priority to CN201310047993.3A priority patent/CN103247511B/zh
Priority to TW102104710A priority patent/TWI576913B/zh
Priority to US13/767,195 priority patent/US9390943B2/en
Priority to KR1020130015821A priority patent/KR102049117B1/ko
Publication of JP2013168449A publication Critical patent/JP2013168449A/ja
Application granted granted Critical
Publication of JP6009171B2 publication Critical patent/JP6009171B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352—Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32669—Particular magnets or magnet arrangements for controlling the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32688—Multi-cusp fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/351—Sputtering by application of a magnetic field, e.g. magnetron sputtering using a magnetic field in close vicinity to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/345—Magnet arrangements in particular for cathodic sputtering apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/345—Magnet arrangements in particular for cathodic sputtering apparatus
    • H01J37/3452—Magnet distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Description

本発明は、磁界を用いてプラズマ密度の分布を制御する基板処理装置に関する。
従来、基板、例えば、半導体ウエハ（以下、単に「ウエハ」という。）Ｗへプラズマ処理を施す際、図１５に示すようなプラズマ処理装置が用いられる。この基板処理装置１２０では、チャンバ１２１内の処理空間Ｓに処理ガスを導入するとともに、高周波電源１２２、１２３から下部電極１２４へ高周波電力が供給される。処理空間Ｓでは下部電極１２４へ供給された高周波電力によって電界が発生し、該電界は導入された処理ガスの分子や原子を励起してプラズマが生成される。このとき、プラズマ中のラジカルや陽イオンによって下部電極１２４に載置されたウエハＷにプラズマ処理が施される。
ところで、特許文献１に開示されるように、低圧下で下部電極１２４に高周波電力を供給して高密度のプラズマを生成する際に、供給する高周波電力の周波数を高くした場合には、高周波電力によって生じる高周波電流が下部電極１２４の中心近傍に集まる傾向がある。そして、結果として、処理空間Ｓに生成されるプラズマの密度もウエハＷの中心に対向する領域（以下、「中心領域」という。）がウエハＷの周縁に対向する領域（以下、「周縁領域」という。）に比べて高くなる。
図１６に、ウエハに対向する領域に存在する電子密度（Ｎｅ）の分布を、下部電極に供給される高周波電力の周波数毎に示す。ここでは、中心領域の電子密度を基準として無次元化している。
通常、処理ガスからプラズマが生じる際には、陽イオン、ラジカルだけでなく電子も生じるため、電子密度の分布はプラズマ密度の分布とほぼ一致し、図１６に示すように、供給される高周波電力の周波数が２７ＭＨｚから１５０ＭＨｚへと高くなるにつれて、周縁領域の電子密度に比べてウエハＷの中心近傍の電子密度が高まっている。特に、供給される高周波電力の周波数が６０ＭＨｚを越えると、電子密度の分布形態は明りょうにウエハＷの中心近傍を頂点として上に凸の形態となる。
また、処理空間Ｓにおいてプラズマが生成されると、下部電極１２４上のウエハＷの表面には負バイアス電位（Ｖｄｃ）が生じる。そして、Ｖｄｃは下部電極１２４へ到達する電子の量に応じて決まる。したがって、電子密度が集中しているウエハＷの中心近傍では到達する電子の量が多くなり、Ｖｄｃが低くなる。すなわち、電子密度の分布とＶｄｃの分布は相反する形態となる。
Ｖｄｃの分布が均一でない場合、ウエハＷの表面において電流が流れる。このとき、後述する図３に示すウエハＷの表面に形成される半導体デバイスのゲート酸化膜１５３ｂを通過する上記電流の電荷量がある閾値を超えるとゲート酸化膜１５３ｂが損傷し、若しくは破壊される。また、上記電流が流れる際にゲート電極１５２へ蓄積される電荷量がある閾値を越えると、やはり、ゲート酸化膜１５３ｂが損傷し、若しくは破壊される。
そこで、上述したゲート酸化膜１５３ｂの破壊を防止するために、本出願人により、下部電極１２４へ高周波電力をパルス状に供給し、処理空間Ｓにおいてプラズマ生成状態とプラズマ非生成状態（プラズマを生成していない状態）とを所定周期で交互に繰り返すプラズマ処理方法が提案されている（例えば、特許文献２参照。）。このプラズマ処理方法では、連続したプラズマ生成の時間を、電流によってゲート電極１５２に蓄積される電荷量が閾値を超えない程度の短い時間として、その後にプラズマ非生成状態を作り、プラズマ生成状態とプラズマ非生成状態とを所定周期で交互に繰り返す。これにより、プラズマ生成状態においてウエハＷにおける任意の箇所のゲート電極１５２に余分な電荷が蓄積しても、プラズマ非生成状態中に余分な蓄積電荷が周囲に分散してゲート電極１５２の電荷蓄積が解消するので、ゲート電極１５２における電荷の累積増大を防止してゲート酸化膜１５３ｂの破壊を防止することができる。
特開２００７−２６６５３３号公報 特開２００９−７１２９２号公報
しかしながら、スループット向上を目的としてさらにエッチレートを向上させるために、より下部電極１２４へ供給される高周波電力の値を大きくすることが検討されている。この場合、よりＶｄｃの分布が不均一となるので、ウエハＷの表面においてより大きな電流が流れることとなる。ゲート酸化膜１５３ｂを通過する電流の電荷量がより増加すると、上述したプラズマ生成状態とプラズマ非生成状態を繰り返すプラズマ処理方法では、プラズマ非生成状態中に蓄積した電荷を周囲に分散させることが十分ではなくなる。プラズマ非生成状態を長く維持する（デューティ比を小さくする）ことによって蓄積した電荷を周囲に分散させることはできるが、プラズマ生成状態を短くすることになるため、エッチレートを向上させることができない。
本発明の目的は、ゲート電極に電荷が蓄積するのを防止してゲート酸化膜の絶縁破壊を確実に抑制することができる基板処理装置を提供することにある。
上記目的を達成するために、請求項１記載の基板処理装置は、高周波電力が供給される下部電極と、該下部電極と対向して配置される上部電極との間の処理空間において電界を生じさせ、該電界により生ずるプラズマを用いて前記下部電極に載置した基板にプラズマ処理を施す基板処理装置であって、前記上部電極の表面上に設けられ、各々は鉄心からなる棒状のヨーク及び該ヨークの側面に巻回されるコイルを有する複数の電磁石と、各前記電磁石のコイルを流れる電流の値や電流の向きを制御するコントローラとを備え、各前記電磁石は、前記上部電極の中央部に配置され、且つ前記処理空間に対向する処理空間側磁極を有する少なくとも１つの前記電磁石を含む中央部群と、前記上部電極の中央部に関して円環状に配置され、且つ前記中央部群よりも外側に配置され、各々が前記処理空間に対向する処理空間側磁極を有する複数の前記電磁石を含む周縁領域群と、前記上部電極の中央部に関して円環状に配置され、且つ前記周縁領域群よりも外側に配置され、各々が前記処理空間に対向する処理空間側磁極を有する複数の前記電磁石を含む外側群とに仕分けされ、前記周縁領域群は、前記下部電極に載置された前記基板の外側周縁の内側において放射状に配置され、前記外側群は、前記下部電極に載置された前記基板の外側周縁の外側において放射状に配置され、前記複数の電磁石のヨークは同じ長さ及び同じ透磁率を有し、前記外側群の前記複数の電磁石の各ヨークのコイルの巻回数及び直径は、前記中央部群及び前記周縁領域群の前記少なくとも１つの電磁石の各ヨークのコイルの巻回数及び直径よりも大きく、前記中央部群の前記処理空間側磁極の極性は前記周縁領域群の前記処理空間側磁極の極性と同じであり、前記周縁領域群の前記処理空間側磁極の極性は前記外側群の前記処理空間側磁極の極性と異なることを特徴とする。
本発明によれば、処理空間におけるプラズマ密度の分布を均一化するように処理空間において磁界を発生させるので、処理空間におけるプラズマ密度の分布を均一化することができ、基板表面における負バイアス電位を均一化することができる。これにより、基板における任意の２つのゲート電極の負バイアス電位がほぼ等しくなるので、当該２つのゲート電極の間を流れる電流が発生しない。その結果、ゲート酸化膜を通過する電荷量を抑制することができるとともに、ゲート電極に電荷が蓄積するのを防止することができ、ゲート酸化膜の絶縁破壊を確実に抑制することができる。
本発明の第１の実施の形態に係る基板処理装置の構成を概略的に示す図であり、図１（Ａ）は基板処理装置の断面図であり、図１（Ｂ）は図１（Ａ）中の白抜き矢印に沿って基板処理装置の上部電極を眺めた図である。 ウエハの表面におけるＶｄｃの分布を示すグラフである。 ウエハにおけるゲート酸化膜の破壊とＶｄｃとの関係を説明するための図である。 各部位のＶｄｃの間に差異が生じた場合の破壊されたゲート酸化膜のウエハ面内における分布状況を示す図であり、図４（Ａ）は高出力時を示し、図４（Ｂ）は低出力時を示す。 図１の基板処理装置において発生する電界及び磁界に起因する電子のドリフト運動を説明するための図であり、図５（Ａ）は図１の基板処理装置の断面図であり、図５（Ｂ）は図５（Ａ）中の白抜き矢印に沿って基板処理装置の上部電極を眺めた図である。 各電磁石の処理空間側の磁極と処理空間において発生する磁界の強度との関係を説明するための図である。 本実施の形態に係る基板処理装置が実行するプラズマ処理方法を説明するための図であり、図７（Ａ）は電界によって生じる分布形態を示し、図７（Ｂ）は磁界によって生じるプラズマのＮｅの分布形態を示し、図７（Ｃ）は電界によって生じるプラズマのＮｅの分布形態と磁界によって生じるプラズマのＮｅの分布形態との重畳後のＮｅの分布形態を示す。 本実施の形態に係る他の基板処理装置の構成を概略的に示す図であり、図８（Ａ）は基板処理装置の断面図であり、図８（Ｂ）は図８（Ａ）中の白抜き矢印に沿って基板処理装置の上部電極を眺めた図である。 本発明の第２の実施の形態に係る基板処理装置が実行するプラズマ処理方法においてサセプタに供給される高周波電力の波形を示し、図９（Ａ）はパルス状に供給しない場合の高周波電力の波形を示し、図９（Ｂ）はパルス状に供給する場合の高周波電力の波形を示す。 第１の試験用ウエハの構成を概略的に示す断面図である。 第１の試験用ウエハにおける低出力のドライエッチング処理後のゲート酸化膜の歩留まりを示す図であり、図１１（Ａ）は比較例１を示し、図１１（Ｂ）は実施例１を示し、図１１（Ｃ）は実施例２を示し、図１１（Ｄ）は比較例２を示し、図１１（Ｅ）は実施例３を示し、図１１（Ｆ）は実施例４を示す。 第２の試験用ウエハにおけるフォトレジストのエッチレートを示すグラフであり、図１２（Ａ）は比較例１と同じ条件でドライエッチング処理を施した場合を示し、図１２（Ｂ）は実施例１と同じ条件でドライエッチング処理を施した場合を示し、図１２（Ｃ）は実施例２と同じ条件でドライエッチング処理を施した場合を示す。 高出力のドライエッチング処理後のゲート酸化膜の歩留まりを示す図であり、図１３（Ａ）は比較例３を示し、図１３（Ｂ）は実施例５を示し、図１３（Ｃ）は実施例６を示し、図１３（Ｄ）は比較例４を示し、図１３（Ｅ）は実施例７を示し、図１３（Ｆ）は実施例８を示す。 第２の試験用ウエハにおけるフォトレジストのエッチレートを示すグラフであり、図１４（Ａ）は比較例３と同じ条件でドライエッチング処理を施した場合を示し、図１４（Ｂ）は実施例５と同じ条件でドライエッチング処理を施した場合を示し、図１４（Ｃ）は実施例６と同じ条件でドライエッチング処理を施した場合を示す。 従来の基板処理装置の構成を概略的に示す断面図である。 ウエハに対向する領域に存在する電子密度（Ｎｅ）の分布を、下部電極に供給される高周波電力の周波数毎に示したグラフである。
以下、本発明の実施の形態について図面を参照しながら説明する。
まず、本発明の第１の実施の形態に係る基板処理装置について説明する。
図１は、本実施の形態に係る基板処理装置の構成を概略的に示す図である。図１（Ａ）は基板処理装置の断面図であり、図１（Ｂ）は図１（Ａ）中の白抜き矢印に沿って基板処理装置の上部電極を眺めた図である。本基板処理装置は、基板としての半導体デバイス用のウエハ（以下、単に「ウエハ」という。）Ｗにプラズマ処理、例えば、ドライエッチング処理を施す。なお、本実施の形態においてプラズマ処理が施されるウエハＷは図３に示す構造を有し、シリコン基部１５０上に複数のゲート電極１５２を有する酸化膜（ＳｉＯ２膜）１５３が形成される。酸化膜１５３は、ゲート電極１５２間の絶縁を確保する素子分離領域１５３ａと、ゲート電極１５２及びシリコン基部１５０の間に設けられるゲート酸化膜１５３ｂとを有する。
図１（Ａ）において、基板処理装置１０は、例えば、直径が３００ｍｍのウエハＷを収容する円筒状のチャンバ１１を有し、該チャンバ１１内にはウエハＷを載置する円柱状のサセプタ１２（下部電極）が下方に配置され、該サセプタ１２に対向するチャンバ１１の天井部は上部電極１３を構成し、サセプタ１２及び上部電極１３は間に処理空間Ｓを構成する。
基板処理装置１０では、不図示の排気装置によって減圧された処理空間Ｓにおいてプラズマを生じさせ、該プラズマによってサセプタ１２に載置されたウエハＷにプラズマ処理を施す。
チャンバ１１内のサセプタ１２には第１の高周波電源１４が第１の整合器１５を介して接続されるとともに第２の高周波電源１６が第２の整合器１７を介して接続され、第１の高周波電源１４は高い周波数、例えば、１００ＭＨｚの高周波電力をサセプタ１２に供給し、第２の高周波電源１６は低い周波数、例えば、３．２ＭＨｚの高周波電力をサセプタ１２に供給する。これにより、サセプタ１２は下部電極として機能する。また、第１の整合器１５及び第２の整合器１７はインピーダンスを調整して高周波電力のサセプタ１２への供給効率を最大にする。
サセプタ１２の上部周縁近傍には、該サセプタ１２の中央部が図中上方へ向けて突出するように、段差が形成される。該サセプタ１２の中央部の上端には静電電極板を内部に有するセラミックスからなる静電チャック（図示しない）が配置されている。静電チャックはクーロン力又はジョンソン・ラーベック力によってウエハＷを吸着保持する。
サセプタ１２の上部周縁近傍における段差には、静電チャックに吸着保持されたウエハＷを囲うように、フォーカスリング１８がサセプタ１２の段差へ載置される。フォーカスリング１８は珪素（Ｓｉ）又は炭化珪素（ＳｉＣ）からなり、処理空間Ｓにおけるプラズマの分布域をウエハＷ上だけでなく該フォーカスリング１８上まで拡大させることができる。サセプタ１２と処理空間Ｓを挟んで対向するチャンバ１１の天井部には処理ガス導入管１９が接続され、該処理ガス導入管１９は処理ガスを処理空間Ｓへ導入する。
基板処理装置１０では、処理ガスが処理ガス導入管１９から処理空間Ｓへ導入され、第１及び第２の高周波電源１４、１６からサセプタ１２へ供給される高周波電力によって処理空間Ｓにおいて図中白抜き矢印方向、すなわち、サセプタ１２から上部電極１３へ向かう電界Ｅが発生する。電界Ｅは導入された処理ガスの分子や原子を励起してプラズマを生じさせる。このとき、プラズマ中のラジカルは浮遊してウエハＷへ移動し、プラズマ中の陽イオンは、ウエハＷの表面に生じる負バイアス電位（Ｖｄｃ）によってウエハＷに向けて引きこまれ、該ウエハＷにプラズマ処理が施される。
ところで、本発明者は、基板処理装置１０においてプラズマ処理をウエハＷに施した際に当該ウエハＷの表面に発生するＶｄｃが不均一であることから生じる電流によって破壊されるゲート酸化膜の分布を確認したところ、後述の図４に示すように、サセプタ１２へ供給される高周波電力の値が大きい時（以下、「高出力時」という。）と、サセプタ１２へ供給される高周波電力の値が小さい時（以下、「低出力時」という。）とでは、破壊されたゲート酸化膜の分布状況が異なることを発見した。
破壊されたゲート酸化膜の分布状況が異なることについて、発明者は、高出力時及び低出力時におけるウエハＷの表面におけるＶｄｃの分布を測定した上で、以下に説明するメカニズムを推定した。
図２は、ウエハの表面におけるＶｄｃの分布を示すグラフである。図２では、高出力時を「●」で示し、低出力時を「◆」で示す。
図２において、高出力時には処理空間Ｓにおいて生成されるプラズマの量が多くなるため、サセプタ１２へ到達する電子の量も多く、ウエハＷの表面において明確にＶｄｃが生じる。そして、高周波電力の周波数が高い場合には、図１６に示すように、電子密度の分布はウエハＷの中心領域を頂点として上に凸の形態となる。したがって、高出力時においてＶｄｃの分布は明確にウエハＷの中心を頂点として下に凸の形態となり、ウエハＷの周縁であるウエハ中心からの距離が１５０ｍｍの部位（以下、「１５０ｍｍ部位」という。）近傍に存在するゲート電極とウエハＷの中心近傍に存在するゲート電極とのＶｄｃの差が、１５０ｍｍ部位近傍に存在するゲート電極とウエハ中心からの距離が１００ｍｍの部位（以下、「１００ｍｍ部位」という。）近傍に存在するゲート電極とのＶｄｃの差や、１５０ｍｍ部位近傍に存在するゲート電極とウエハ中心からの距離が５０ｍｍの部位（以下、「５０ｍｍ部位」という。）近傍に存在するゲート電極とのＶｄｃの差よりも大きくなる。
また、低出力時には処理空間Ｓにおいて生成されるプラズマの量が少なく、サセプタ１２へ到達する電子の量も少なくなり、その結果、ウエハＷの表面に生じるＶｄｃの絶対値が小さくなるため、ウエハＷの中心近傍に存在するゲート電極のＶｄｃ、５０ｍｍ部位近傍に存在するゲート電極のＶｄｃや１００ｍｍ部位近傍に存在するゲート電極のＶｄｃはほぼ同じとなっているが、詳細には、図２に示すように、低出力時には１５０ｍｍ部位近傍に存在するゲート電極においてＶｄｃが最も低くなる傾向にあり、１５０ｍｍ部位近傍に存在するゲート電極とウエハＷの各部位近傍に存在するゲート電極とのＶｄｃの差は明確に存在する。
図３は、ウエハ上のゲート酸化膜の絶縁破壊とＶｄｃとの関係を説明するための図である。
図３では、シリコン基部１５０上に複数のゲート酸化膜１５３ｂを有するＳｉＯ２膜１５３が形成されたウエハＷにおいて、２つのゲート酸化膜１５３ｂ１、１５３ｂ２のＶｄｃの間に差異（ΔＶｄｃ）が存在する場合を模式的に示している。ウエハＷの中心近傍に存在するゲート電極１５２ａに生ずるＶｄｃをＱとし、ウエハＷの周縁近傍に存在するゲート電極１５２ｂに生ずるＶｄｃをＱ’とする。
不均一なＶｄｃの分布におけるウエハ中心近傍とウエハ周縁近傍のＶｄｃの差異からＱ＞Ｑ’となる。すなわち、処理空間Ｓのプラズマから２つのゲート電極１５２ａ、１５２ｂのそれぞれへ到達する電子の量（電荷量）Ｑ、Ｑ’に差が生じるため、２つのゲート電極の間に電位差が生じて、Ｑ−Ｑ’に相当する電流１５４が２つのゲート電極１５２ａ、１５２ｂの間に発生し、電流１５４によってゲート酸化膜１５３ｂ１及び１５３ｂ２を通過する電荷量がある閾値を越えるとゲート酸化膜１５３ｂ１又は１５３ｂ２が損傷し、若しくは破壊される。
図４は、各部位のＶｄｃの間に差異が生じた場合における、破壊されたゲート酸化膜のウエハ面内における分布状況を示す図である。図４（Ａ）は高出力時を示し、図４（Ｂ）は低出力時を示す。なお、図４（Ａ）及び図４（Ｂ）において破壊されたゲート酸化膜を「■」で示す。
図４（Ａ）において、高出力時には、上述したように、１５０ｍｍ部位とウエハＷの中心とのＶｄｃの差が最も大きくなり、ウエハＷの中心近傍のゲート酸化膜１５３ｂに集中して電流１５４（図２参照。）が流れるため、破壊されるゲート酸化膜１５３ｂはウエハＷの中心近傍に集中する。また、図４（Ｂ）において、低出力時には、ウエハＷの中心のＶｄｃ、５０ｍｍ部位のＶｄｃや１００ｍｍ部位のＶｄｃは余り変わらず、その結果、ウエハＷの表面において様々な方向に電流１５４が流れるため、破壊されるゲート酸化膜１５３ｂはウエハＷの面内にほぼ均等に分布する。
本実施の形態に係る基板処理装置１０は、上述したゲート酸化膜１５３ｂの損傷、破壊を防止するために、上部電極１３の処理空間Ｓと反対側の上面１３ａにおいて略放射状に配置される多数の電磁石２０を備える。各電磁石２０は、鉄心からなる棒状のヨーク２０ａと、該ヨーク２０ａの側面に巻回されて両端が引き出される導線からなるコイル２０ｂとを有する。基板処理装置１０のコントローラ（図示せず）は電磁石２０のコイル２０ｂへ流す電流の値や電流の向きを制御して、該電磁石２０の磁極や電磁石２０が発生する全磁束や磁束の向きを任意に変化させることができる。
基板処理装置１０では、図１（Ｂ）に示すように、多数の電磁石２０は、サセプタ１２に載置されたウエハＷの中心に対向する電磁石２０からなる中央部対向群２１と、ウエハＷの中心に対向する上部電極１３の中心Ｃ（以下、「上部電極中心Ｃ」という。）に関して円環状に配置され、且つサセプタ１２に載置されたウエハＷの周縁近傍に対向する複数の電磁石２０からなる周縁領域対向群２２と、上部電極中心Ｃに関して円環状に配置され、且つ周縁領域対向群２２よりも外側に配置されてサセプタ１２に載置されたウエハＷとは対向しない複数の電磁石２０からなる外側対向群２３とに分けられる。基板処理装置１０では、周縁領域対向群２２の各電磁石２０における処理空間Ｓ側の磁極が全て同じとなるように各電磁石２０のコイル２０ｂへ流す電流の向きが制御され、外側対向群２３の各電磁石２０における処理空間Ｓ側の磁極が全て同じとなるように各電磁石２０のコイル２０ｂへ流す電流の向きが制御される。
本実施の形態では、図中では中央部対向群２１が１つの電磁石２０からなるが、ウエハＷの中心に対向する上部電極中心Ｃに関して円環状に配置される複数の電磁石２０からなってもよい。
なお、図１（Ａ）中の白抜き矢印に沿って基板処理装置１０の上部電極１３を処理空間Ｓ側から眺めた場合、上部電極１３は透過性を有さないため、本来であれば、上部電極１３の上面１３ａに配置される各電磁石２０を見ることはできないが、図中では各電磁石２０の配置の説明を容易にするために、本実施の形態では、上部電極１３が透過性を有するとして各電磁石２０の配置が上部電極１３を透して視認できるものとしている。後述する図５（Ｂ）や図８（Ｂ）においても同様である。
図５は、図１の基板処理装置において発生する電界及び磁界に起因する電子のドリフト運動を説明するための図であり、図５（Ａ）は図１の基板処理装置の断面図であり、図５（Ｂ）は図５（Ａ）中の白抜き矢印に沿って基板処理装置の上部電極を眺めた図である。
基板処理装置１０では、例えば、図５（Ａ）に示すように、中央部対向群２１における電磁石２０の処理空間Ｓ側の磁極をＮ極に設定し、周縁領域対向群２２及び外側対向群２３における各電磁石２０の処理空間Ｓ側の磁極をＳ極に設定すると、中央部対向群２１から周縁領域対向群２２や外側対向群２３に向けて放射状に磁界Ｂが発生する。このとき、上述したように、処理空間Ｓには電界Ｅが発生しているので、処理空間Ｓ中の電子は電界Ｅ及び磁界Ｂによって生じるローレンツ力を受けてドリフトする。具体的には、図５（Ｂ）において手前から奥に向けて電界Ｅが発生し、且つ上部電極中心Ｃに関して放射状に磁界Ｂが発生するので、電子はフレミング左手の法則に従い、上部電極中心Ｃを中心とする円周の接線方向に加速度を受けて上部電極中心Ｃを中心に円状の電子軌跡Ｄに沿って旋回する。このとき、旋回する電子は処理空間Ｓ中の処理ガスの分子や原子と衝突してプラズマを生成する。その結果、円状の電子軌跡Ｄに沿って円環状のプラズマが発生する。
ところで、電界及び磁界による電子のドリフト運動の速度νｇＥ は下記式（１）で示される。
νｇＥ ＝ Ｅ／Ｂ … （１）
上記式（１）によれば、電界Ｅの強さが一定であるとすると、磁界Ｂの強度（磁場強度）が大きいほど電子のドリフト運動の速度は低下する。電子のドリフト運動の速度は低下すると、電子が或る箇所に滞在する時間が長くなるため、当該箇所において電子密度が上昇する。その結果、電子と処理ガスの分子や原子との衝突機会が増加するため、当該箇所においてプラズマ密度が上昇する。すなわち、電磁石２０によって或る箇所の磁場強度を大きくすると、当該箇所のプラズマ密度を高くすることができる。
したがって、中央部対向群２１、周縁領域対向群２２及び外側対向群２３における各電磁石２０の処理空間Ｓ側の磁極を調整することにより、処理空間Ｓにおいて発生する磁界Ｂの形態を変化させて所望の箇所に磁場強度の大きい部分を作り出し、当該所望の箇所のプラズマ密度を高くすることができる。
図６は、各電磁石の処理空間側の磁極と処理空間において発生する磁界の強度との関係を説明するための図である。
図６（Ａ）は、中央部対向群２１における電磁石２０のコイル２０ｂへ通電せずに磁束を発生させず、周縁領域対向群２２における各電磁石２０の処理空間Ｓ側の磁極をＳ極に設定し、且つ外側対向群２３における各電磁石２０の処理空間Ｓ側の磁極をＮ極に設定する場合を示す。
この場合、磁界Ｂが外側対向群２３から周縁領域対向群２２へ向けて発生し、外側対向群２３及び周縁領域対向群２２の間において磁場強度が最大となるため、外側対向群２３及び周縁領域対向群２２の間においてプラズマ密度を高くすることができる。
図６（Ｂ）は、中央部対向群２１における電磁石２０の処理空間Ｓ側の磁極をＮ極に設定し、周縁領域対向群２２における各電磁石２０の処理空間Ｓ側の磁極をＳ極に設定し、且つ外側対向群２３における各電磁石２０の処理空間Ｓ側の磁極をＳ極に設定する場合を示す。
この場合、磁界Ｂが中央部対向群２１から周縁領域対向群２２や外側対向群２３へ向けて発生し、中央部対向群２１及び周縁領域対向群２２の間において磁界Ｂが重畳されるために磁場強度が最大となるとともに、外側対向群２３及び周縁領域対向群２２の間において磁場強度が比較的大きくなるため、中央部対向群２１及び周縁領域対向群２２の間、並びに外側対向群２３及び周縁領域対向群２２の間においてプラズマ密度を高くすることができる。なお、プラズマ密度は磁場強度に応じて変化するため、外側対向群２３及び周縁領域対向群２２の間におけるプラズマ密度よりも中央部対向群２１及び周縁領域対向群２２の間におけるプラズマ密度の方が高い。
図６（Ｃ）は、中央部対向群２１における電磁石２０の処理空間Ｓ側の磁極をＮ極に設定し、周縁領域対向群２２における各電磁石２０の処理空間Ｓ側の磁極をＮ極に設定し、且つ外側対向群２３における各電磁石２０の処理空間Ｓ側の磁極をＳ極に設定する場合を示す。
この場合、磁界Ｂが中央部対向群２１や周縁領域対向群２２から外側対向群２３へ向けて発生し、外側対向群２３及び周縁領域対向群２２の間において磁界Ｂが重畳されるために磁場強度が最大となるとともに、中央部対向群２１及び周縁領域対向群２２の間において磁場強度が比較的大きくなるため、中央部対向群２１及び周縁領域対向群２２の間、並びに外側対向群２３及び周縁領域対向群２２の間においてプラズマ密度を高くすることができる。なお、この場合では、中央部対向群２１及び周縁領域対向群２２の間におけるプラズマ密度よりも外側対向群２３及び周縁領域対向群２２の間におけるプラズマ密度の方が高い。
すなわち、図１の基板処理装置１０では、各電磁石２０へ流す電流の向きや大きさを変化させることにより、処理空間Ｓで発生する磁界Ｂの強さや分布形態を容易に制御することができる。
ところで、図１の基板処理装置１０では、１００ＭＨｚの高周波電力がサセプタ１２に供給されるが、上述したように、供給される高周波電力の周波数が高く、且つ供給される高周波電力の値が大きい時（高出力時）には、電界Ｅによって生じるプラズマの電子密度（Ｎｅ）の分布は中心領域を頂点として上に凸の形態となり、Ｎｅの分布とＶｄｃの分布は相反する形態となるので、Ｖｄｃの分布はウエハＷの中心近傍を頂点として下に凸の形態となる（図７（Ａ）参照）。すなわち、電界Ｅのみによってプラズマを発生させた場合、ウエハＷの表面におけるＶｄｃの分布は傾き、ウエハＷの表面に形成された各ゲート電極１５２ａ，１５２ｂのＶｄｃの間に電位差が生じる。
本実施の形態では、各電磁石２０へ流す電流の向きや大きさを変化させることにより、処理空間Ｓで発生する磁界Ｂの強さや分布形態を制御して処理空間ＳにおけるＮｅの分布を調整し、ウエハＷの表面におけるＶｄｃを均一化する。具体的に、図７（Ａ）に示すように、電界Ｅによって生じるプラズマのＮｅが中心領域を頂点として上へ分布しているときは、処理空間Ｓにおいて周縁領域のプラズマ密度、すなわち、Ｎｅが高くなるように磁界Ｂの磁束密度や各電磁石２０の磁極を制御する。この場合、例えば、図６（Ｃ）の場合のように、中央部対向群２１における電磁石２０の処理空間Ｓ側の磁極をＮ極に設定し、周縁領域対向群２２における各電磁石２０の処理空間Ｓ側の磁極をＮ極に設定し、且つ外側対向群２３における各電磁石２０の処理空間Ｓ側の磁極をＳ極に設定して、中心領域の磁場強度を小さくし、周縁領域の磁場強度を大きくするのが好ましい。磁場強度が大きい箇所ではプラズマの生成が促進されるので、図７（Ｂ）に示すように、磁界Ｂによって生じるプラズマのＮｅを周縁領域において高くすることができる。その結果、電界Ｅによって生じるプラズマのＮｅの分布形態（中心領域で高い分布形態）と、磁界Ｂによって生じるプラズマのＮｅの分布形態（周縁領域で高い分布形態）とが重畳されて、図７（Ｃ）に示すような均一化されたＮｅの分布形態を得ることができる。また、Ｎｅの分布が均一化されるので、ウエハＷの表面におけるＶｄｃも均一化される。
Ｖｄｃを均一化するための磁界Ｂによって生じるプラズマのＮｅの分布は図６（Ｃ）に示す分布形態に限られず、電界Ｅによって生じるプラズマのＮｅの分布におけるＮｅの低い部分を補完するような分布形態であれば用いることができる。例えば、電界Ｅによって生じるプラズマのＮｅの分布形態が中心領域を頂点として上に凸の形態である場合、Ｖｄｃを均一化するために用いる磁界Ｂによって生じるプラズマのＮｅの分布形態は図６（Ａ）や図６（Ｂ）に示す分布形態であってもよい。
また、電界Ｅによって生じるプラズマのＮｅが周縁領域で高く且つ中心領域で低い場合、磁界Ｂによって生じるプラズマのＮｅの分布形態が周縁領域で低く且つ中心領域で高い分布形態となるように、中央部対向群２１、周縁領域対向群２２及び外側対向群２３の各電磁石２０へ流す電流の向きや大きさを制御すればよい。
さらに、供給される高周波電力の周波数が高いが供給される高周波電力の値が小さい時（低出力時）にＶｄｃはウエハＷの周縁近傍において最も低くなる傾向にあるが（図２参照）、この場合も、電界Ｅによって生じるプラズマのＮｅの分布におけるＮｅの低い部分を補完するような磁界Ｂによって生じるプラズマのＮｅの分布形態を実現することにより、ウエハＷの表面においてＶｄｃを均一化することができる。
本実施の形態に係る基板処理装置によれば、処理空間ＳにおけるＮｅの分布を均一化するように処理空間Ｓにおいて磁界Ｂを発生させるので、処理空間ＳにおけるＮｅの分布を均一化することができ、ウエハＷの表面におけるＶｄｃを均一化することができる。これにより、ウエハＷにおける任意の２つのゲート電極１５２ａ，１５２ｂのＶｄｃがほぼ等しくなるので、２つのゲート電極１５２ａ，１５２ｂの間を流れる電流１５４が発生しない。その結果、ゲート酸化膜１５３ｂを通過する電荷量Ｑを抑制することができるとともに、ゲート電極１５２に電荷が蓄積するのを防止することができ、ゲート酸化膜１５３ｂの破壊を確実に抑制することができる。
また、本実施の形態に係る基板処理装置では、Ｎｅの分布を均一化する際、処理空間ＳのＮｅが低い箇所において磁界の強度を大きくする。例えば、電界Ｅによって生じるプラズマのＮｅの分布形態が中心領域を頂点として上に凸の形態である場合、処理空間Ｓにおいて中心領域の磁界の強度を小さくし、周縁領域の磁界の強度を大きくするので、電界Ｅによって生じるプラズマのＮｅの分布形態におけるＮｅの低い部分を磁界Ｂによって生じるプラズマのＮｅで補完することができ、もって、Ｎｅの分布を確実に均一化することができる。
さらに、本実施の形態に係る基板処理装置では、電磁石群（中央部対向群２１、周縁領域対向群２２及び外側対向群２３）毎に各電磁石２０が発生する磁界Ｂの磁束密度及び／又は各電磁石２０の磁極を制御するので、各電磁石群が生成を促進するプラズマにおけるＮｅの量を制御することができ、処理空間Ｓの各部位において、電界Ｅによって生じるプラズマのＮｅの分布形態におけるＮｅの低い部分を補完するのに最適な量のＮｅを生成することができる。
なお、サセプタ１２へ供給される高周波電力の周波数が６０ＭＨｚを越えると、上述したように、電界Ｅによって生じるプラズマのＮｅの分布は中心領域を頂点として上に凸の形態となるため、Ｎｅの分布を均一化する本実施の形態に係る基板処理装置が実行するプラズマ処理方法は、サセプタ１２へ供給される高周波電力の周波数が６０ＭＨｚを越える場合に好適に用いることができる。
また、本実施の形態に係る基板処理装置は、図１の基板処理装置１０に限られない。
図８は、本実施の形態に係る他の基板処理装置の構成を概略的に示す図である。図８（Ａ）は基板処理装置の断面図であり、図８（Ｂ）は図１（Ａ）中の白抜き矢印に沿って基板処理装置の上部電極を眺めた図である。なお、図８の基板処理装置の構成は図１の基板処理装置１０の構成と基本的に変わらないので、以下、同じ構成要素には同じ符号を付してその説明を省略する。
図８（Ａ）において、基板処理装置２４は、上部電極１３の上面１３ａに配置される２種類の多数の電磁石２５及び電磁石２６を備える。各電磁石２５は、円棒状のヨーク２５ａと、該ヨーク２５ａの側面に巻回されるコイル２５ｂとを有し、各電磁石２６も、電磁石２５と同様に、円棒状のヨーク２６ａと、該ヨーク２６ａの側面に巻回されるコイル２６ｂとを有する。
電磁石２５において、ヨーク２５ａは直径が６．５〜７．５ｍｍの鉄心からなり、側面に銅線が１８０〜２００回ほど巻回されてコイル２５ｂが構成される。また、電磁石２６において、ヨーク２６ａは直径が２６〜２８ｍｍの鉄心からなり、側面に銅線が１３００〜１５００回ほど巻回されてコイル２６ｂが構成される。
電磁石２５及び電磁石２６ではコイル２５ｂ又はコイル２６ｂへ流す電流の値や電流の向きを制御することにより、電磁石２５及び電磁石２６が発生する全磁束や電磁石２５及び電磁石２６の磁極を制御することができる。
一般に電磁石が発生させる全磁束は下記式（２）で示される。
全磁束 ＝ 起磁力／磁気抵抗 … （２）
全磁束は鉄心であるヨークの一端から生じる全ての磁力線の量であり、単位はＷｂ（ウェーバ）で示され、起磁力はいわゆる磁気回路において磁束を発生させる力であり、単位はＡＴ（アンペアターン）で示される。起磁力は、具体的にヨークに巻回されたコイルの巻回数と、該コイルに流れる電流の積で示される。したがって、コイルの巻回数が多くなり、該コイルに流れる電流の値が大きいほど、起磁力は大きくなる。また、磁気抵抗は磁気回路において磁束の流れにくさを表す指標であり、下記式（３）で示される。
磁気抵抗 ＝ 磁路長／（透磁率×磁路断面積） … （３）
磁路長はヨークの長さであり、透磁率はヨークの透磁率であり、磁路断面積はヨークの断面積である。したがって、ヨークが長くなり、ヨークの直径が小さくなるほど、磁気抵抗は大きくなる。
電磁石２５及び電磁石２６に関し、ヨーク２５ａ及びヨーク２６ａの長さは同じであり、ヨーク２５ａ及びヨーク２６ａの透磁率は同じであり、コイル２５ｂ及びコイル２６ｂに流れる電流の値はほぼ同じ（コイル２５ｂにはピークで０．７８Ａの電流が流れ、コイル２６ｂにはピークで０．７０Ａの電流が流れる）であるが、コイル２６ｂの巻回数がコイル２５ｂの巻回数よりも多いので、電磁石２６の起磁力が電磁石２５の起磁力よりも大きく、ヨーク２６の直径がヨーク２５の直径よりも大きいので、電磁石２６の磁気抵抗が電磁石２５の磁気抵抗よりも小さくなる。したがって、電磁石２６が発生する全磁束は電磁石２５が発生する全磁束よりも大きくなり、具体的に、電磁石２６が発生する全磁束は電磁石２５が発生する全磁束の８〜１２倍となる。
基板処理装置２４では、図８（Ｂ）に示すように、電磁石２５及び電磁石２６がウエハＷの中心に対向する複数の電磁石２５からなる中央部対向群２７と、該中央部対向群２７を囲むように配置される複数の電磁石２５からなる周縁領域対向群２８と、上部電極中心Ｃに関して円環状に配置され、且つ周縁領域対向群２８よりも外側に配置されてウエハＷとは対向しない複数の電磁石２６からなる外側対向群２９とに分けられる。中央部対向群２７及び周縁領域対向群２８において、各電磁石２５は互いに等間隔で配置され、且つ略放射状に配列される。
中央部対向群２７は上部電極中心Ｃからその中心までの距離が７４．４ｍｍ（図８（Ｂ）中にＬ１で示す）以下の複数の電磁石２５から構成され、周縁領域対向群２８は上部電極中心Ｃからその中心までの距離が７４．４ｍｍより大、且つ１４８．８ｍｍ（図８（Ｂ）中にＬ２で示す）以下の複数の電磁石２５から構成され、外側対向群２９は上部電極中心Ｃからその中心までの距離Ｌ３が１９０ｍｍ（図８（Ｂ）中にＬ３で示す）の複数の電磁石２６から構成される。なお、図８（Ａ）及び図８（Ｂ）において、中央部対向群２７の各電磁石２６を破線で示す。
中央部対向群２７及び周縁領域対向群２８では各電磁石２５における処理空間Ｓ側の磁極が全て同じとなるように各電磁石２５のコイル２５ｂへ流す電流の向きが設定され、外側対向群２９では各電磁石２６における処理空間Ｓ側の磁極が全て同じとなるように各電磁石２６のコイル２６ｂへ流す電流の向きが設定される。
基板処理装置２４において、例えば、電界Ｅによって生じるプラズマのＮｅの分布形態が中心領域を頂点として上に凸の形態を呈する場合、中央部対向群２７における電磁石２５の処理空間Ｓ側の磁極をＮ極に設定し、周縁領域対向群２８における各電磁石２５の処理空間Ｓ側の磁極及び外側対向群２９における各電磁石２５の処理空間Ｓ側の磁極をＳ極に設定する。この場合、図８（Ａ）及び図８（Ｂ）に示すように、中央部対向群２７から周縁領域対向群２８や外側対向群２９に向けて放射状に磁界Ｂが発生する。発生する磁界Ｂとしては、上述したように、外側対向群２９における各電磁石２６が発生する全磁束が、中央部対向群２７や周縁領域対向群２８における各電磁石２５が発生する全磁束よりも大きいため、中心領域の磁場強度よりも周縁領域の磁場強度が大きい磁界Ｂとなり、ほぼ外側対向群２９の近傍、すなわち、周縁領域で磁場強度が最大の磁界Ｂとなり、磁界Ｂによって生じるプラズマのＮｅの分布は周縁領域で高い分布形態を呈する。その結果、電界Ｅによって生じるプラズマのＮｅの分布形態（中心領域で高い分布形態）と、磁界Ｂによって生じるプラズマのＮｅの分布形態（周縁領域で高い分布形態）とが重畳されて均一化されたＮｅの分布形態を得ることができ、ウエハＷの表面におけるＶｄｃも均一化される。
Ｖｄｃを均一化するための磁界Ｂによって生じるプラズマのＮｅの分布形態は、図８（Ａ）及び図８（Ｂ）に示すものに限られず、電界Ｅによって生じるプラズマのＮｅの分布形態におけるＮｅの低い部分を補完するような分布形態であれば用いることができるのは、図１の基板処理装置１０における場合と同じである。但し、基板処理装置２４において、磁界Ｂによって生じるプラズマのＮｅの分布形態を制御する場合、各電磁石２５のコイル２５ｂへ流す電流を制御することにより、中央部対向群２７及び周縁領域対向群２８の境界位置を変更して処理空間Ｓにおける磁界Ｂの磁束の位置を変更する方法を用いてもよい。これにより、磁界Ｂによって生じるプラズマのＮｅの分布形態の制御の自由度を増すことができるため、補完可能な電界Ｅによって生じるプラズマのＮｅの分布形態のバリエーションを増やすことができる。
さらに、各電磁石２５のコイル２５ｂへ流す電流を制御することにより、各電磁石２５を１つの電磁石群、若しくは３つ以上の電磁石群に分けてもよい。特に、３つ以上の電磁石群に分けた場合、処理空間Ｓにおいて磁界Ｂによって生じるプラズマのＮｅの分布をより細かく制御することができるため、補完可能な電界Ｅによって生じるプラズマのＮｅの分布形態のバリエーションをさらに増やすことができる。
次に、本発明の第２の実施の形態に係る基板処理装置が実行するプラズマ処理方法について説明する。
本実施の形態におけるプラズマ処理方法は、第１の実施の形態におけるプラズマ処理方法と同様に、図１の基板処理装置１０や図８の基板処理装置２４が実行する。本実施の形態におけるプラズマ処理方法は、第１の実施の形態におけるプラズマ処理方法に加え、第１の高周波電源１４からサセプタ１２へ高周波電力をパルス状に供給し、処理空間Ｓにおいてプラズマ生成状態とプラズマ非生成状態とを交互に繰り返す。
図９は、本実施の形態に係る基板処理装置が実行するプラズマ処理方法においてサセプタに供給される高周波電力の波形を示す。図９（Ａ）はパルス状に供給しない場合の高周波電力の波形を示し、図９（Ｂ）はパルス状に供給する場合の高周波電力の波形を示す。
本実施の形態においても、例えば、基板処理装置１０では、各電磁石２０が発生する磁界Ｂの磁束密度及び／又は各電磁石２０の磁極を制御して電界Ｅによって生じるプラズマのＮｅの分布形態におけるＮｅの低い部分を補完するような磁界Ｂによって生じるプラズマのＮｅの分布形態を実現するが、一般に、サセプタ１２へ供給される高周波電力の値が大きい時（高出力時）には、電界Ｅによって生じるプラズマが多量に発生するため、Ｎｅの分布形態における高低差の絶対値が大きくなり、磁界Ｂによって生じるプラズマのＮｅだけでは電界Ｅによって生じるプラズマのＮｅの分布形態におけるＮｅの低い部分を完全に補完することができない場合がある。
この場合、ウエハＷの表面においてＶｄｃは完全に均一化されないため、ウエハＷにおける任意の２つのゲート電極１５２ａ，１５２ｂのＶｄｃの間に差異が存在して２つのゲート電極１５２ａ，１５２ｂの間を流れる電流１５４が発生し、該電流１５４によってゲート電極１５２には電荷が蓄積される。
本実施の形態に係る基板処理装置では、図９（Ｂ）に示すように、電界Ｅによって生じるプラズマが処理空間Ｓに生じるようにサセプタ１２へ供給される高周波電力を制御するプラズマ生成期間（第１の期間）と、電界Ｅによって生じるプラズマを処理空間Ｓに生じさせないようにサセプタ１２へ供給される高周波電力を制御する、例えば、高周波電力を供給しないプラズマ非生成期間（第２の期間）とを設け、プラズマ生成期間のデューティ比を、例えば、５０％に設定し、且つプラズマ生成期間及びプラズマ非生成期間を所定の周期、例えば、９０ＫＨｚで繰り返す。
これにより、プラズマ生成期間においてウエハＷにおける任意の箇所のゲート電極１５２へ電流１５４によって電荷が蓄積しても、プラズマ非生成期間中には電流１５４が流れないため、蓄積された電荷が周囲のＳｉＯ２膜１５３等へ分散してゲート電極１５２の電荷蓄積が解消する。その結果、ゲート電極１５２における電荷の累積増大を防止してゲート酸化膜１５３ｂの破壊をより確実に抑制することができる。
なお、本実施の形態に係る基板処理装置は、プラズマ処理中にプラズマ非生成期間を設けるため、エッチレートが多少低下する。したがって、磁界Ｂによって生じるプラズマのＮｅだけでは電界Ｅによって生じるプラズマのＮｅの分布形態におけるＮｅの低い部分を完全に補完することができない場合に限って実行するのが好ましい。また、エッチレートの確保の観点からはプラズマ生成期間は長い方が好ましく、磁界Ｂによって生じるプラズマのＮｅを発生させた後のＮｅの分布形態における高低差の絶対値が小さければ、プラズマ生成期間のデューティ比を、例えば、５０％よりも大きくするのが好ましい。但し、本発明の実施の形態においては、デューティ比を１０％〜９０％の間で設定可能であり、また、プラズマ生成期間及びプラズマ非生成期間の繰り返しの周波数であるパルス周波数は１Ｈｚ〜１ＭＨｚの間で設定可能である。
以上、本発明について、上記各実施の形態を用いて説明したが、本発明は上記各実施の形態に限定されるものではない。
次に、本発明の実施例について説明する。
まず、シリコン基部１５０上に複数のゲート電極１５２ａ，１５２ｂを有するＳｉＯ２膜１５３が形成され、さらに、各ゲート酸化膜１５３ｂ１，１５３ｂ２を含む酸化膜１５３が形成された第１の試験用ウエハＷｔ（図１０参照）を複数準備した。各ゲート酸化膜１５３ｂの面積ｄに対するゲート電極１５２の面積Ｆの比率（以下、「アンテナ比」という。）が異なる２種類の第１の試験用ウエハＷｔが準備され、それぞれのアンテナ比は１Ｍ（１００万）と１００Ｋ（１０万）に設定された。
次いで、基板処理装置２４によって各第１の試験用ウエハＷｔへ異なる条件でプラズマ処理を施し、当該第１の試験用ウエハＷｔにおけるゲート酸化膜１５３ｂの歩留まりを測定した。
最初に、第１の高周波電源１４からサセプタ１２へ１００ＭＨｚの高周波電力を低出力である４００Ｗで連続的（すなわち、デューティ比が１００％）に供給し、第２の高周波電源１６からサセプタ１２へ３．２ＭＨｚの高周波電力を供給せず、処理ガスとしてＯ２単ガスを処理空間Ｓへ導入し、処理空間Ｓに磁界Ｂを発生させずに、アンテナ比が１Ｍの第１の試験用ウエハＷｔへ１０秒間に亘ってドライエッチング処理を施した（比較例１）。
図１１（Ａ）は比較例１におけるドライエッチング処理後のゲート酸化膜１５３ｂの歩留まりを示す図であり、ゲート酸化膜１５３ｂが破壊された箇所を濃色の「■」で示す。なお、「■」の濃色が濃いほど、該当領域では数多くのゲート酸化膜１５３ｂが破壊されている。比較例１ではゲート酸化膜１５３ｂの破壊が全面に亘って発生し、ゲート酸化膜１５３ｂの歩留まりは約１６％であった。
次に、中央部対向群２７において、各電磁石２５の処理空間Ｓ側の磁極をＮ極に設定し且つ各電磁石２５の起磁力を１５０ＡＴとし、周縁領域対向群２８において、各電磁石２５の処理空間Ｓ側の磁極をＳ極に設定し且つ各電磁石２５の起磁力を−２５ＡＴとし、外側対向群２９において、各電磁石２６の処理空間Ｓ側の磁極をＳ極に設定し且つ各電磁石２６の起磁力を−２５０ＡＴとし、電界Ｅによって生じるプラズマのＮｅの分布形態におけるＮｅの低い部分を補完するための磁界Ｂを処理空間Ｓにおいて発生させたこと以外は比較例１と同じ条件でアンテナ比が１Ｍの第１の試験用ウエハＷｔへ１０秒間に亘ってドライエッチング処理を施した（実施例１）。
図１１（Ｂ）は実施例１におけるドライエッチング処理後のゲート酸化膜１５３ｂの歩留まりを示す図であり、実施例１ではゲート酸化膜１５３ｂの破壊が依然として全面に亘って観察されたものの、ゲート酸化膜１５３ｂの歩留まりは約３０％に改善した。
次に、中央部対向群２７において、各電磁石２５の処理空間Ｓ側の磁極をＮ極に設定し且つ各電磁石２５の起磁力を２５ＡＴとし、周縁領域対向群２８において、各電磁石２５の処理空間Ｓ側の磁極をＳ極に設定し且つ各電磁石２５の起磁力を−２５ＡＴとし、外側対向群２９において、各電磁石２６の処理空間Ｓ側の磁極をＳ極に設定し且つ各電磁石２６の起磁力を−４００ＡＴとし、電界Ｅによって生じるプラズマのＮｅの分布形態におけるＮｅの低い部分を補完するための磁界Ｂを処理空間Ｓにおいて発生させ、さらに、第１の高周波電源１４からサセプタ１２へ１００ＭＨｚの高周波電力を低出力である８００Ｗ且つデューティ比が５０％のパルス状で供給したこと以外は比較例１と同じ条件でアンテナ比が１Ｍの第１の試験用ウエハＷｔへ１０秒間に亘ってドライエッチング処理を施した（実施例２）。
図１１（Ｃ）は実施例２におけるドライエッチング処理後のゲート酸化膜１５３ｂの歩留まりを示す図であり、実施例２ではゲート酸化膜１５３ｂの破壊が発生せず、ゲート酸化膜１５３ｂの歩留まりは約１００％に改善した。
次に、比較例１と同じ条件でアンテナ比が１００Ｋの第１の試験用ウエハＷｔへ１０秒間に亘ってドライエッチング処理を施した（比較例２）。
図１１（Ｄ）は比較例２におけるドライエッチング処理後のゲート酸化膜１５３ｂの歩留まりを示す図であり、比較例１と同様に、比較例２ではゲート酸化膜１５３ｂの破壊が全面に亘って発生し、ゲート酸化膜１５３ｂの歩留まりは約４５％であった。
次に、実施例１と同じ条件でアンテナ比が１００Ｋの第１の試験用ウエハＷｔへ１０秒間に亘ってドライエッチング処理を施した（実施例３）。
図１１（Ｅ）は実施例３におけるドライエッチング処理後のゲート酸化膜１５３ｂの歩留まりを示す図であり、ゲート酸化膜１５３ｂの歩留まりは約６７％に改善した。
次に、実施例２と同じ条件でアンテナ比が１００Ｋの第１の試験用ウエハＷｔへ１０秒間に亘ってドライエッチング処理を施した（実施例４）。
図１１（Ｆ）は実施例４におけるドライエッチング処理後のゲート酸化膜１５３ｂの歩留まりを示す図であり、実施例４ではゲート酸化膜１５３ｂの破壊が発生せず、ゲート酸化膜１５３ｂの歩留まりは約１００％に改善した。
比較例１及び実施例１の間でゲート酸化膜１５３ｂの歩留まりが改善され、比較例２及び実施例３の間でゲート酸化膜１５３ｂの歩留まりが改善されたことから、低出力時に電界Ｅによって生じるプラズマのＮｅの分布形態におけるＮｅの低い部分を補完するための磁界Ｂを処理空間Ｓにおいて発生させることにより、ウエハＷの表面におけるＶｄｃの傾きが改善され、各ゲート電極１５２の間を流れる電流１５４の発生が抑制されていることが分かった。
また、実施例１及び実施例２の間でもゲート酸化膜１５３ｂの歩留まりが改善され、実施例３及び実施例４の間でもゲート酸化膜１５３ｂの歩留まりが改善されたことから、低出力時に第１の高周波電源１４から高周波電力をパルス状で供給してプラズマ非生成期間を所定の周期で発生させることにより、ゲート電極１５２へ蓄積された電荷がプラズマ非生成期間中に周囲のＳｉＯ２膜１５３等へ分散してゲート電極１５２に蓄積する電荷量が低減したことが分かった。
さらに、フォトレジストが全面に塗布された第２の試験用ウエハを準備し、各第２の試験用ウエハへ比較例１と同じ条件、実施例１と同じ条件及び実施例２と同じ条件でドライエッチング処理を施して各第２の試験用ウエハにおけるフォトレジストのエッチレートを計測した。
比較例１と同じ条件でドライエッチング処理を施した場合（図１２（Ａ）参照）には、第２の試験用ウエハの面内においてエッチレートが均一でなく、当該ウエハの中心においてエッチレートが高くなるが、実施例１と同じ条件でドライエッチング処理を施した場合（図１２（Ｂ）参照）や実施例２と同じ条件でドライエッチング処理を施した場合（図１２（Ｃ）参照）には、第２の試験用ウエハの面内においてエッチレートの不均一が大凡改善されていることが確認された。エッチレートの分布形態は第２の試験用ウエハ上のプラズマの分布形態を反映するので、図１２（Ａ）と、図１２（Ｂ）及び図１２（Ｃ）との比較から、低出力時では、電界Ｅによって生じるプラズマのＮｅの分布形態におけるＮｅの低い部分を補完するための磁界Ｂを処理空間Ｓにおいて発生させることによって第２の試験用ウエハ上のプラズマの分布が改善されていること、すなわち、第２の試験用ウエハの表面におけるＶｄｃの傾きが改善されていることが裏付けられた。
次に、第１の高周波電源１４からサセプタ１２へ１００ＭＨｚの高周波電力を高出力である１２００Ｗで連続的に供給したこと以外は比較例１と同じ条件でアンテナ比が１Ｍの第１の試験用ウエハＷｔへ１０秒間に亘ってドライエッチング処理を施した（比較例３）。
図１３（Ａ）は比較例３におけるドライエッチング処理後のゲート酸化膜１５３ｂの歩留まりを示す図であり、比較例３ではゲート酸化膜１５３ｂの歩留まりは約８％であった。
次に、第１の高周波電源１４からサセプタ１２へ１００ＭＨｚの高周波電力を高出力である１２００Ｗで連続的に供給したこと以外は実施例１と同じ条件でアンテナ比が１Ｍの第１の試験用ウエハＷｔへ１０秒間に亘ってドライエッチング処理を施した（実施例５）。
図１３（Ｂ）は実施例５におけるドライエッチング処理後のゲート酸化膜１５３ｂの歩留まりを示す図であり、実施例５ではゲート酸化膜１５３ｂの歩留まりは約１２％に改善した。
次に、第１の高周波電源１４からサセプタ１２へ１００ＭＨｚの高周波電力を高出力である２４００Ｗ且つデューティ比が５０％のパルス状で供給し、その他の条件は実施例５と同じとしてアンテナ比が１Ｍの第１の試験用ウエハＷｔへ１０秒間に亘ってドライエッチング処理を施した（実施例６）。
図１３（Ｃ）は実施例６におけるドライエッチング処理後のゲート酸化膜１５３ｂの歩留まりを示す図であり、実施例６ではゲート酸化膜１５３ｂの歩留まりは約５４％に改善した。
次に、比較例３と同じ条件でアンテナ比が１００Ｋの第１の試験用ウエハＷｔへ１０秒間に亘ってドライエッチング処理を施した（比較例４）。
図１３（Ｄ）は比較例４におけるドライエッチング処理後のゲート酸化膜１５３ｂの歩留まりを示す図であり、比較例４ではゲート酸化膜１５３ｂの破壊が第１の試験用ウエハＷｔの中心に集中して発生し、ゲート酸化膜１５３ｂの歩留まりは約６７％であった。
次に、実施例５と同じ条件でアンテナ比が１００Ｋの第１の試験用ウエハＷｔへ１０秒間に亘ってドライエッチング処理を施した（実施例７）。
図１３（Ｅ）は実施例７におけるドライエッチング処理後のゲート酸化膜１５３ｂの歩留まりを示す図であり、実施例７ではゲート酸化膜１５３ｂの歩留まりは約９４％に改善した。
次に、実施例６と同じ条件でアンテナ比が１００Ｋの第１の試験用ウエハＷｔへ１０秒間に亘ってドライエッチング処理を施した（実施例８）。
図１３（Ｆ）は実施例８におけるドライエッチング処理後のゲート酸化膜１５３ｂの歩留まりを示す図であり、実施例８ではゲート酸化膜１５３ｂの歩留まりは約８７％に改善した。
比較例３及び実施例５の間でゲート酸化膜１５３ｂの歩留まりが改善され、比較例４及び実施例７の間でゲート酸化膜１５３ｂの歩留まりが改善されたことから、高出力時であっても、電界Ｅによって生じるプラズマのＮｅの分布形態におけるＮｅの低い部分を補完するための磁界Ｂを処理空間Ｓにおいて発生させることにより、ウエハＷの表面におけるＶｄｃの傾きが改善され、各ゲート電極１５２の間を流れる電流１５４の発生が抑制されていることが分かった。
また、実施例５及び実施例６の間でもゲート酸化膜１５３ｂの歩留まりが改善されたことから、高出力時であっても、第１の高周波電源１４から高周波電力をパルス状で供給してプラズマ非生成期間を所定の周期で発生させることにより、ゲート電極１５２へ蓄積された電荷がプラズマ非生成期間中に周囲のＳｉＯ２膜１５３等へ分散してゲート電極１５２に蓄積する電荷量が低減していることが分かった。なお、実施例７及び実施例８の間ではゲート酸化膜１５３ｂの歩留まりが改善されなかったが、これは高周波電力が高出力で供給されてプラズマが過剰に発生し、各ゲート電極１５２ａ，１５２ｂへ蓄積された電荷が増え、プラズマ非生成期間中に蓄積された電荷を分散しきれなかったことに起因する誤差だと考えられた。
さらに、フォトレジストが全面に塗布された第２の試験用ウエハを準備し、各第２の試験用ウエハへ比較例３と同じ条件、実施例５と同じ条件及び実施例６と同じ条件でドライエッチング処理を施して各第２の試験用ウエハにおけるフォトレジストのエッチレートを計測した。
比較例３と同じ条件でドライエッチング処理を施した場合（図１４（Ａ）参照）には、第２の試験用ウエハの面内においてエッチレートが均一でなく、当該ウエハの中心においてエッチレートが高くなるが、実施例５と同じ条件でドライエッチング処理を施した場合（図１４（Ｂ）参照）や実施例６と同じ条件でドライエッチング処理を施した場合（図１４（Ｃ）参照）には、第２の試験用ウエハの面内においてエッチレートの不均一が大凡改善されていることが確認された。図１４（Ａ）と、図１４（Ｂ）及び図１４（Ｃ）との比較から、高出力時でも、電界Ｅによって生じるプラズマのＮｅの分布形態におけるＮｅの低い部分を補完するための磁界Ｂを処理空間Ｓにおいて発生させることによって第２の試験用ウエハ上のプラズマの分布が改善されていること、すなわち、第２の試験用ウエハの表面におけるＶｄｃの傾きが改善されていることが裏付けられた。
Ｂ 磁界
Ｅ 電界
Ｓ 処理空間
Ｗ ウエハ
１０，２４ 基板処理装置
１１ チャンバ
１２ サセプタ
１３ 上部電極
２０，２５，２６ 電磁石
２１，２７ 中央部対向群
２２，２８ 周縁領域対向群
２３，２９ 外側対向群
１４ 第１の高周波電源
１６ 第２の高周波電源

Claims (11)

  1. 高周波電力が供給される下部電極と、該下部電極と対向して配置される上部電極との間の処理空間において電界を生じさせ、該電界により生ずるプラズマを用いて前記下部電極に載置した基板にプラズマ処理を施す基板処理装置であって、
    前記上部電極の表面上に設けられ、各々は鉄心からなる棒状のヨーク及び該ヨークの側面に巻回されるコイルを有する複数の電磁石と、
    各前記電磁石のコイルを流れる電流の値や電流の向きを制御するコントローラとを備え、
    各前記電磁石は、
    前記上部電極の中央部に配置され、且つ前記処理空間に対向する処理空間側磁極を有する少なくとも１つの前記電磁石を含む中央部群と、
    前記上部電極の中央部に関して円環状に配置され、且つ前記中央部群よりも外側に配置され、各々が前記処理空間に対向する処理空間側磁極を有する複数の前記電磁石を含む周縁領域群と、
    前記上部電極の中央部に関して円環状に配置され、且つ前記周縁領域群よりも外側に配置され、各々が前記処理空間に対向する処理空間側磁極を有する複数の前記電磁石を含む外側群とに仕分けされ、
    前記周縁領域群は、前記下部電極に載置された前記基板の外側周縁の内側において放射状に配置され、前記外側群は、前記下部電極に載置された前記基板の外側周縁の外側において放射状に配置され、
    前記複数の電磁石のヨークは同じ長さ及び同じ透磁率を有し、
    前記外側群の前記複数の電磁石の各ヨークのコイルの巻回数及び直径は、前記中央部群及び前記周縁領域群の前記少なくとも１つの電磁石の各ヨークのコイルの巻回数及び直径よりも大きく、
    前記中央部群の前記処理空間側磁極の極性は前記周縁領域群の前記処理空間側磁極の極性と同じであり、前記周縁領域群の前記処理空間側磁極の極性は前記外側群の前記処理空間側磁極の極性と異なることを特徴とする基板処理装置。
  2. 前記下部電極に供給される高周波電力の周波数が６０ＭＨｚ以上であることを特徴とする請求項１記載の基板処理装置。
  3. 前記コントローラは、前記周縁領域群の各前記電磁石の前記処理空間側磁極が同じ極性を有するように、前記周縁領域群の各前記電磁石のコイルを流れる電流の向きを制御し、
    前記コントローラは、前記外側群の各前記電磁石の前記処理空間側磁極が同じ極性を有するように、前記外側群の各前記電磁石のコイルを流れる電流の向きを制御し、
    前記コントローラは、前記周縁領域群の前記処理空間側磁極の極性と同じになるように、前記中央部群の前記処理空間側磁極の極性を制御し、
    前記コントローラは、前記外側群の前記処理空間側磁極の極性と異なるように、前記周縁領域群の前記処理空間側磁極の極性を制御することを特徴とする請求項１又は２記載の基板処理装置。
  4. 前記コントローラは、前記下部電極へ高周波電力を供給するための第１の期間及び第２の期間を繰り返すことによって前記処理空間におけるプラズマ密度の分布を制御し、
    前記第１の期間では、前記電界によってプラズマが生じるように前記高周波電力が供給され、
    前記第２の期間では、前記電界によってプラズマが生じないように前記高周波電力が供給されることを特徴とする請求項１乃至３のいずれか１項に記載の基板処理装置。
  5. 前記コントローラは前記複数の電磁石の各々の前記コイルを流れる電流の向きを選択的に変更することを特徴とする請求項１乃至４のいずれか１項に記載の基板処理装置。
  6. 前記コントローラは、前記周縁領域群及び前記外側群の少なくとも１つの前記処理空間側磁極の極性を変更することを特徴とする請求項１乃至５のいずれか１項に記載の基板処理装置。
  7. 前記コントローラは、前記周縁領域群及び前記外側群の両方の前記処理空間側磁極の極性を変更することを特徴とする請求項６記載の基板処理装置。
  8. 前記コントローラは、前記中央部群、前記周縁領域群及び前記外側群少なくとも１つの電磁石の極性を反転させることを特徴とする請求項１乃至５のいずれか１項に記載の基板処理装置。
  9. 前記上部電極の中心及び前記中央部群に含まれる前記少なくとも１つの電磁石の中心の間の距離は７４．４ｍｍ以下であり、
    前記上部電極の中心及び前記周縁領域群に含まれる前記電磁石の各々中心の間の距離は７４．４ｍｍより大、且つ１４８．８ｍｍ以下であり、
    前記上部電極の中心及び前記外側群に含まれる前記電磁石の各々中心の間の距離は１９０ｍｍであることを特徴とする請求項１乃至８のいずれか１項に記載の基板処理装置。
  10. 前記第１の期間及び前記第２の期間の合計において前記第１の期間が占める割合は、１０％〜９０％である請求項４記載の基板処理装置。
  11. 前記中央部群、前記周縁領域群及び前記外側群の各電磁石の前記ヨークは同じ方向を指向することを特徴とする請求項１乃至１０のいずれか１項に記載の基板処理装置。
JP2012029860A 2012-02-14 2012-02-14 基板処理装置 Active JP6009171B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2012029860A JP6009171B2 (ja) 2012-02-14 2012-02-14 基板処理装置
CN201310047993.3A CN103247511B (zh) 2012-02-14 2013-02-06 基板处理装置
TW102104710A TWI576913B (zh) 2012-02-14 2013-02-07 Substrate processing device
US13/767,195 US9390943B2 (en) 2012-02-14 2013-02-14 Substrate processing apparatus
KR1020130015821A KR102049117B1 (ko) 2012-02-14 2013-02-14 기판 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012029860A JP6009171B2 (ja) 2012-02-14 2012-02-14 基板処理装置

Publications (2)

Publication Number Publication Date
JP2013168449A JP2013168449A (ja) 2013-08-29
JP6009171B2 true JP6009171B2 (ja) 2016-10-19

Family

ID=48926945

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012029860A Active JP6009171B2 (ja) 2012-02-14 2012-02-14 基板処理装置

Country Status (5)

Country Link
US (1) US9390943B2 (ja)
JP (1) JP6009171B2 (ja)
KR (1) KR102049117B1 (ja)
CN (1) CN103247511B (ja)
TW (1) TWI576913B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104131252A (zh) * 2013-05-02 2014-11-05 上海和辉光电有限公司 提高封装成膜均匀性的方法及装置
JP6204869B2 (ja) * 2014-04-09 2017-09-27 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP6284825B2 (ja) * 2014-05-19 2018-02-28 東京エレクトロン株式会社 プラズマ処理装置
JP2018028109A (ja) * 2014-12-22 2018-02-22 旭硝子株式会社 プラズマｃｖｄ装置
KR102580293B1 (ko) * 2016-01-05 2023-09-19 삼성디스플레이 주식회사 스퍼터링 장치
JP6948788B2 (ja) * 2016-12-15 2021-10-13 東京エレクトロン株式会社 プラズマ処理装置
JP6937644B2 (ja) * 2017-09-26 2021-09-22 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP7055054B2 (ja) * 2018-04-11 2022-04-15 東京エレクトロン株式会社 プラズマ処理装置、プラズマ制御方法、及びプラズマ制御プログラム
CN110714186A (zh) * 2018-07-11 2020-01-21 君泰创新（北京）科技有限公司 一种阴极体组件、磁控溅射阴极及磁控溅射装置
CN109161842B (zh) * 2018-08-09 2020-12-18 江西沃格光电股份有限公司 镀膜系统及镀膜玻璃的制造方法
JP7222848B2 (ja) * 2019-08-26 2023-02-15 株式会社荏原製作所 電磁石制御装置および電磁石システム
CN113005400A (zh) * 2021-02-23 2021-06-22 京东方科技集团股份有限公司 吸附装置和蒸镀设备

Family Cites Families (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3824017A (en) * 1973-03-26 1974-07-16 Ibm Method of determining the thickness of contiguous thin films on a substrate
JPS5414953B2 (ja) * 1973-04-13 1979-06-11
US4627904A (en) * 1984-05-17 1986-12-09 Varian Associates, Inc. Magnetron sputter device having separate confining magnetic fields to separate targets and magnetically enhanced R.F. bias
US4727293A (en) * 1984-08-16 1988-02-23 Board Of Trustees Operating Michigan State University Plasma generating apparatus using magnets and method
US5215619A (en) * 1986-12-19 1993-06-01 Applied Materials, Inc. Magnetic field-enhanced plasma etch reactor
US4842683A (en) * 1986-12-19 1989-06-27 Applied Materials, Inc. Magnetic field-enhanced plasma etch reactor
US4842703A (en) * 1988-02-23 1989-06-27 Eaton Corporation Magnetron cathode and method for sputter coating
US4957605A (en) * 1989-04-17 1990-09-18 Materials Research Corporation Method and apparatus for sputter coating stepped wafers
JPH02298024A (ja) * 1989-05-12 1990-12-10 Tadahiro Omi リアクティブイオンエッチング装置
JP2969529B2 (ja) 1990-07-20 1999-11-02 日本真空技術株式会社 プラズマエッチング装置
US5082542A (en) * 1990-08-02 1992-01-21 Texas Instruments Incorporated Distributed-array magnetron-plasma processing module and method
US5198725A (en) * 1991-07-12 1993-03-30 Lam Research Corporation Method of producing flat ecr layer in microwave plasma device and apparatus therefor
JP3037848B2 (ja) 1992-04-17 2000-05-08 東京エレクトロン株式会社 プラズマ発生装置およびプラズマ発生方法
JPH08288096A (ja) * 1995-02-13 1996-11-01 Mitsubishi Electric Corp プラズマ処理装置
US5618758A (en) * 1995-02-17 1997-04-08 Sharp Kabushiki Kaisha Method for forming a thin semiconductor film and a plasma CVD apparatus to be used in the method
US5589039A (en) * 1995-07-28 1996-12-31 Sony Corporation In-plane parallel bias magnetic field generator for sputter coating magnetic materials onto substrates
US6022446A (en) * 1995-08-21 2000-02-08 Shan; Hongching Shallow magnetic fields for generating circulating electrons to enhance plasma processing
US5767628A (en) * 1995-12-20 1998-06-16 International Business Machines Corporation Helicon plasma processing tool utilizing a ferromagnetic induction coil with an internal cooling channel
JP3499104B2 (ja) * 1996-03-01 2004-02-23 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
JPH09266096A (ja) * 1996-03-28 1997-10-07 Hitachi Ltd プラズマ処理装置及びこれを用いたプラズマ処理方法
KR0183844B1 (ko) * 1996-04-30 1999-05-15 김광호 알에프 발생 장치 및 이를 이용한 펄스 플라즈마 형성 방법
JP4107518B2 (ja) * 1996-07-03 2008-06-25 東京エレクトロン株式会社 プラズマ処理装置
US6000360A (en) * 1996-07-03 1999-12-14 Tokyo Electron Limited Plasma processing apparatus
US6278519B1 (en) * 1998-01-29 2001-08-21 Therma-Wave, Inc. Apparatus for analyzing multi-layer thin film stacks on semiconductors
US5963329A (en) * 1997-10-31 1999-10-05 International Business Machines Corporation Method and apparatus for measuring the profile of small repeating lines
US6216632B1 (en) * 1998-01-29 2001-04-17 Anelva Corporation Plasma processing system
US6015476A (en) * 1998-02-05 2000-01-18 Applied Materials, Inc. Plasma reactor magnet with independently controllable parallel axial current-carrying elements
US6273022B1 (en) * 1998-03-14 2001-08-14 Applied Materials, Inc. Distributed inductively-coupled plasma source
US6197165B1 (en) * 1998-05-06 2001-03-06 Tokyo Electron Limited Method and apparatus for ionized physical vapor deposition
JP3375302B2 (ja) 1998-07-29 2003-02-10 東京エレクトロン株式会社 マグネトロンプラズマ処理装置および処理方法
JP2000200696A (ja) * 1999-01-07 2000-07-18 Matsushita Electric Ind Co Ltd プラズマ制御方法と半導体製造装置
US6165567A (en) * 1999-04-12 2000-12-26 Motorola, Inc. Process of forming a semiconductor device
US6462482B1 (en) * 1999-12-02 2002-10-08 Anelva Corporation Plasma processing system for sputter deposition applications
US6853141B2 (en) * 2002-05-22 2005-02-08 Daniel J. Hoffman Capacitively coupled plasma reactor with magnetic plasma control
US6462817B1 (en) * 2000-05-12 2002-10-08 Carlos Strocchia-Rivera Method of monitoring ion implants by examination of an overlying masking material
US6939434B2 (en) * 2000-08-11 2005-09-06 Applied Materials, Inc. Externally excited torroidal plasma source with magnetic control of ion distribution
KR100863098B1 (ko) * 2000-09-01 2008-10-13 신에쓰 가가꾸 고교 가부시끼가이샤 마그네트론 플라즈마용 자장 발생 장치, 이 자장 발생장치를 이용한 플라즈마 에칭 장치 및 방법
US6562190B1 (en) * 2000-10-06 2003-05-13 Lam Research Corporation System, apparatus, and method for processing wafer using single frequency RF power in plasma processing chamber
US6831742B1 (en) * 2000-10-23 2004-12-14 Applied Materials, Inc Monitoring substrate processing using reflected radiation
US7374636B2 (en) * 2001-07-06 2008-05-20 Applied Materials, Inc. Method and apparatus for providing uniform plasma in a magnetic field enhanced plasma reactor
US20030024478A1 (en) * 2001-08-06 2003-02-06 Anelva Corporation Surface processing apparatus
US7199328B2 (en) * 2001-08-29 2007-04-03 Tokyo Electron Limited Apparatus and method for plasma processing
FR325790A (fr) * 2002-03-28 1903-05-08 Kempshall Eleazer Balle perfectionnée pour le jeu de golf
US6700090B2 (en) * 2002-04-26 2004-03-02 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
US6829056B1 (en) * 2003-08-21 2004-12-07 Michael Barnes Monitoring dimensions of features at different locations in the processing of substrates
JP4527431B2 (ja) * 2004-04-08 2010-08-18 東京エレクトロン株式会社 プラズマ処理装置
US20050241762A1 (en) * 2004-04-30 2005-11-03 Applied Materials, Inc. Alternating asymmetrical plasma generation in a process chamber
US7686926B2 (en) * 2004-05-26 2010-03-30 Applied Materials, Inc. Multi-step process for forming a metal barrier in a sputter reactor
US20070051616A1 (en) * 2005-09-07 2007-03-08 Le Hienminh H Multizone magnetron assembly
JP5031252B2 (ja) 2006-03-30 2012-09-19 東京エレクトロン株式会社 プラズマ処理装置
US8138445B2 (en) 2006-03-30 2012-03-20 Tokyo Electron Limited Plasma processing apparatus and plasma processing method
US8268116B2 (en) * 2007-06-14 2012-09-18 Lam Research Corporation Methods of and apparatus for protecting a region of process exclusion adjacent to a region of process performance in a process chamber
US20080230008A1 (en) * 2007-03-21 2008-09-25 Alexander Paterson Plasma species and uniformity control through pulsed vhf operation
US20080260966A1 (en) * 2007-04-22 2008-10-23 Applied Materials, Inc. Plasma processing method
US7972469B2 (en) * 2007-04-22 2011-07-05 Applied Materials, Inc. Plasma processing apparatus
JP5514413B2 (ja) * 2007-08-17 2014-06-04 東京エレクトロン株式会社 プラズマエッチング方法
JP5037630B2 (ja) * 2007-12-18 2012-10-03 キヤノンアネルバ株式会社 プラズマ処理装置
JP5390846B2 (ja) * 2008-12-09 2014-01-15 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマクリーニング方法
JP5231308B2 (ja) * 2009-03-31 2013-07-10 東京エレクトロン株式会社 プラズマ処理装置
JP5649308B2 (ja) * 2009-04-28 2015-01-07 株式会社神戸製鋼所 成膜速度が速いアーク式蒸発源及びこのアーク式蒸発源を用いた皮膜の製造方法
JP6018757B2 (ja) * 2012-01-18 2016-11-02 東京エレクトロン株式会社 基板処理装置
JP6008771B2 (ja) * 2013-01-21 2016-10-19 東京エレクトロン株式会社 多層膜をエッチングする方法

Also Published As

Publication number Publication date
US20130220547A1 (en) 2013-08-29
CN103247511B (zh) 2016-09-07
US9390943B2 (en) 2016-07-12
TW201340207A (zh) 2013-10-01
JP2013168449A (ja) 2013-08-29
KR102049117B1 (ko) 2019-11-26
KR20130093566A (ko) 2013-08-22
CN103247511A (zh) 2013-08-14
TWI576913B (zh) 2017-04-01

Similar Documents

Publication Publication Date Title
JP6009171B2 (ja) 基板処理装置
JP6284825B2 (ja) プラズマ処理装置
US10651012B2 (en) Substrate processing method
US20130081761A1 (en) Radical passing device and substrate processing apparatus
JP2005514762A (ja) 加工物をプラズマ処理するための磁気フィルタを備える方法および装置
JP2012160386A (ja) イオン注入方法およびイオン注入装置
KR20240014096A (ko) 플라즈마 에칭 방법
US20170186591A1 (en) Cleaning method of plasma processing apparatus and plasma processing apparatus
KR20120027033A (ko) 성막 장치
JPWO2012011171A1 (ja) エッチング装置
JP4847671B2 (ja) 誘導結合プラズマを用いて基板をエッチングする装置および方法
KR100735747B1 (ko) 플라즈마를 이용한 반도체 제조장치
JP5306425B2 (ja) マグネトロンプラズマ用磁場発生装置
JP5306425B6 (ja) マグネトロンプラズマ用磁場発生装置
JP2018022899A (ja) プラズマ処理装置及びプラズマ処理方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141121

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150814

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150825

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150911

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160315

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160330

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160914

R150 Certificate of patent or registration of utility model

Ref document number: 6009171

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250