CN103247511B - 基板处理装置 - Google Patents

基板处理装置 Download PDF

Info

Publication number
CN103247511B
CN103247511B CN201310047993.3A CN201310047993A CN103247511B CN 103247511 B CN103247511 B CN 103247511B CN 201310047993 A CN201310047993 A CN 201310047993A CN 103247511 B CN103247511 B CN 103247511B
Authority
CN
China
Prior art keywords
electromagnet
relatively
peripheral edge
plasma
magnetic pole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310047993.3A
Other languages
English (en)
Other versions
CN103247511A (zh
Inventor
永关也
永关一也
伊藤悦治
横田聪裕
桧森慎司
松山昇郎
松山昇一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN103247511A publication Critical patent/CN103247511A/zh
Application granted granted Critical
Publication of CN103247511B publication Critical patent/CN103247511B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/46—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428
    • H01L21/461—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/428 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/465—Chemical or electrical treatment, e.g. electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/352—Sputtering by application of a magnetic field, e.g. magnetron sputtering using more than one target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32669—Particular magnets or magnet arrangements for controlling the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32688—Multi-cusp fields
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/351—Sputtering by application of a magnetic field, e.g. magnetron sputtering using a magnetic field in close vicinity to the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/345—Magnet arrangements in particular for cathodic sputtering apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/345—Magnet arrangements in particular for cathodic sputtering apparatus
    • H01J37/3452—Magnet distribution
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

本发明提供一种基板处理装置，其能够防止电荷在栅电极中蓄积，能够可靠地抑制栅氧化膜的绝缘破坏。在被供给高频电力的基座（12）和与该基座（12）相对配置的上部电极（13）之间的处理空间S产生电场E，使用由该电场（E）产生的等离子体对载置于基座（12）的晶片W实施等离子体处理时，通过配置于上部电极（13）的上表面（13a）的多个电磁铁（25）和电磁铁（26）在处理空间S中产生磁场B，使通过电场E产生的等离子体的Ne（电子密度）的分布形态和由磁场B产生的等离子体的（Ne）的分布形态重叠，来调整处理空间S的Ne的分布，使晶片W表面的Vdc（负偏压电位）均匀化。

Description

基板处理装置
技术领域
本发明涉及使用磁场控制等离子体密度的分布的基板处理装置。
背景技术
目前，在对基板例如半导体晶片（以下，简称为“晶片”。）W实施等离子体处理时，使用图15所示的等离子体处理装置。在该基板处理装置120中，向腔室121内的处理空间S导入处理气体，并且从高频电源122、123向下部电极124供给高频电力。在处理空间S中通过向下部电极124供给的高频电力产生电场，该电场对被导入的处理气体的分子、原子进行激励，从而生成等离子体。此时，通过等离子体中的自由基、阳离子对载置于下部电极124的晶片W实施等离子体处理。
但是，如专利文献1中公开的方式，在低压下在向下部电极124供给高频电力而生成高密度的等离子体时，在提高了所供给的高频电力的频率的情况下，由高频电力产生的高频电流具有向下部电极124的中心附近聚集的倾向。而且，作为结果，在处理空间S中生成的等离子体的密度也是与晶片W的中心相对的区域（以下，称为“中心区域”。）比与晶片W的边缘相对的区域（以下，称为“周缘区域”。）高。
图16表示在每种向下部电极供给的高频电力的频率下的与晶片相对的区域中存在的电子密度（Ne）的分布。在此，以中心区域的电子密度为基准进行无量纲化（量纲为1）。
通常，在利用处理气体产生等离子体时，不仅产生阳离子、自由基，而且也产生电子，因此，电子密度的分布与等离子体密度的分布大体上一致，如图16所示，随着所供给的高频电力的频率从27MHz向150MHz逐渐变高，与周缘区域的电子密度相比，晶片W中心附近的电子密度增高。特别是，在所供给的高频电力的频率超过60MHz时，电子密度的分布形态明显以晶片W的中心附近为顶点形成向上凸的形态。
另外，在处理空间S中生成等离子体时，在下部电极124上的晶片W的表面产生负偏压电位（Vdc）。而且，Vdc相应于到达下部电极124的电子的量决定。因此，在电子密度集中的晶片W的中心附近到达的电子的量变多，Vdc变低。即，电子密度的分布和Vdc的分布成为相反的形态。
在Vdc的分布不均匀的情况下，在晶片W的表面流过电流。这时，在形成于后述的图3所示的晶片W的表面上的半导体装置的栅氧化膜153b中通过的上述电流的电荷量超过某阈值时，栅氧化膜153b损坏，或被破坏。另外，在流过上述电流时在向栅电极152蓄积的电荷量超过某阈值时，仍然是栅氧化膜153b损坏或被破坏。
因此，为了防止上述的栅氧化膜153b的破坏，本申请人提案有向下部电极124脉冲状地供给高频电力，在处理空间S中以规定周期交替地重复等离子体生成状态和等离子体非生成状态（未生成等离子体的状态）的等离子体处理方法（例如，参照专利文献2。）。在该等离子体处理方法中，将连续的等离子体生成的时间作为通过电流蓄积于栅电极152的电荷量未超过阈值的程度的短的时间，之后制成等离子体非生成状态，以规定周期交替地重复等离子体生成状态和等离子体非生成状态。由此，在等离子体生成状态中即使在晶片W的任意的部位栅电极152上蓄积多余的电荷，在等离子体非生成状态中多余的蓄积电荷分散于周围而消除栅电极152的电荷蓄积，能够防止栅电极152的电荷的累积增大，能够防止栅氧化膜153b的破坏。
现有技术文献
专利文献
专利文献1：日本特开2007－266533号公报
专利文献2：日本特开2009－71292号公报
发明内容
发明想要解决的课题
但是，以生产率提高为目的为了进一步提高蚀刻速率，研究了进一步增大向下部电极124供给的高频电力的值。在该情况下，Vdc的分布更不均匀，因此，在晶片W的表面流过更大的电流。当通过栅氧化膜153b的电流的电荷量进一步增加时，在重复上述的等离子体生成状态和等离子体非生成状态的等离子体处理方法中，不能充分地使在等离子体非生成状态中蓄积的电荷向周围分散。通过长久维持等离子体非生成状态（减小占空比）能够使所蓄积的电荷向周围分散，但是，因为使等离子体生成状态变短，所以不能使蚀刻速率提高。
本发明的目的在于提供一种基板处理装置，其能够防止电荷在栅电极中蓄积，能够可靠地抑制栅氧化膜的绝缘破坏。
用于解决课题的方案
为实现所述目的，本发明的第一方面记载的基板处理装置，在被供给高频电力的下部电极和与该下部电极相对配置的上部电极之间的处理空间中产生电场，使用由该电场产生的等离子体对载置于上述下部电极的基板实施等离子体处理，上述基板处理装置的特征在于，利用对设置于与所述上部电极的所述处理空间相反侧的上表面的多个电磁铁进行控制而产生的磁场，调整上述处理空间的等离子体密度的分布。
本发明的第二方面记载的基板处理装置为本发明第一方面的基板处理装置，其特征在于，在调整所述等离子体密度的分布时，在所述等离子体密度低的区域增大磁场的强度。
本发明的第三方面记载的基板处理装置为本发明的第一方面或第二方面的基板处理装置，其特征在于，对所述下部电极供给的高频电力的频率为60MHz以上。
本发明的第四方面记载的基板处理装置为本发明的第一方面至第三方面中任一项记载的基板处理装置，其特征在于，在调整所述等离子体密度的分布时，在所述处理空间中减小与所述基板的中心相对的区域的磁场的强度，增大与所述基板的边缘相对的区域的磁场的强度。
本发明的第五方面记载的基板处理装置为本发明的第一方面至第四方面中任一项记载的基板处理装置，其特征在于，所述多个电磁铁分为多个电磁铁组，按照每个所述电磁铁组控制各所述电磁铁产生的磁场的强度和/或所述电磁铁的磁极。
本发明的第六方面记载的基板处理装置为本发明的第五方面的基板处理装置，其特征在于，所述电磁铁组各自的各所述电磁铁的所述处理空间侧的磁极相同。
本发明的第七方面记载的基板处理装置为本发明的第一方面至第六方面的任一项记载的基板处理装置，其特征在于，在调整所述等离子体密度的分布时，重复以使得通过所述电场产生等离子体的方式控制向所述下部电极供给的高频电力的第一期间、和以使得不通过所述电场产生等离子体的方式控制向所述下部电极供给的高频电力的第二期间。
发明效果
根据本发明，在处理空间中产生磁场，使得处理空间的等离子体密度的分布均匀化，因此，能够使处理空间的等离子体密度的分布均匀化，能够使基板表面的负偏压电位均匀化。由此，基板的任意两个栅电极的负偏压电位几乎相等，所以，不会产生在该两个栅电极间流过的电流。其结果是，能够抑制通过栅氧化膜的电荷量，并且，能够防止电荷蓄积在栅电极，能够可靠地抑制栅氧化膜的绝缘破坏。
附图说明
图1是概略性表示本发明第一实施的方式的基板处理装置的构成的图，图1（A）是基板处理装置的截面图，图1（B）是沿图1（A）中的空心箭头眺望基板处理装置的上部电极的图。
图2是表示晶片的表面的Vdc的分布的曲线图。
图3是用于说明晶片的栅氧化膜的破坏和Vdc的关系的图。
图4是表示在各部位的Vdc之间产生差异的情况下的被破坏的栅氧化膜的晶片面内的分布状况的图，图4（A）表示高输出时，图4（B）表示低输出时。
图5是用于说明在图1的基板处理装置中产生的电场和磁场导致的电子的漂移运动的图，图5（A）是图1的基板处理装置的截面图，图5（B）是沿图5（A）中的空心箭头眺望基板处理装置的上部电极的图。
图6是用于说明各电磁铁的处理空间侧的磁极和在处理空间产生的磁场的强度的关系的图。
图7是用于说明本实施方式的基板处理装置所执行的等离子体处理方法的图，图7（A）表示由电场产生的分布形态，图7（B）表示由磁场产生的等离子体的Ne的分布形态，图7（C）表示由电场产生的等离子体的Ne的分布形态和由磁场产生的等离子体的Ne的分布形态重叠后的Ne的分布形态。
图8是概略性表示本实施方式的其它的基板处理装置的构成的图，图8（A）是基板处理装置的截面图，图8（B）是沿图8（A）中的空心箭头眺望基板处理装置的上部电极的图。
图9表示在本发明的第二实施方式的基板处理装置所执行的等离子体处理方法中向基座供给的高频电力的波形，图9（A）表示非脉冲状地进行供给的情况下的高频电力的波形，图9（B）表示脉冲状地进行供给的情况下的高频电力的波形。
图10是概略性表示第一试验用晶片的构成的截面图。
图11是表示第一试验用晶片的低输出的干式蚀刻处理后的栅氧化膜的成品率的图，图11（A）表示比较例1，图11（B）表示实施例1，图11（C）表示实施例2，图11（D）表示比较例2，图11（E）表示实施例3，图11（F）表示实施例4。
图12是表示第二试验用晶片的光致抗蚀剂的蚀刻速率的图，图12（A）表示在与比较例1相同的条件下实施干式蚀刻处理的情况，图12（B）表示在与实施例1相同的条件下实施干式蚀刻处理的情况，图12（C）表示在与实施例2相同的条件下实施干式蚀刻处理的情况。
图13是表示高输出的干式蚀刻处理后的栅氧化膜的成品率的图，图13（A）表示比较例3，图13（B）表示实施例5，图13（C）表示实施例6，图13（D）表示比较例4，图13（E）表示实施例7，图13（F）表示实施例8。
图14是表示第二试验用晶片的光致抗蚀剂的蚀刻速率的图，图14（A）表示在与比较例3相同的条件下实施干式蚀刻处理的情况，图14（B）表示在与实施例5相同的条件下实施干式蚀刻处理的情况，图14（C）表示在与实施例6相同的条件下实施干式蚀刻处理的情况。
图15是概略性表示现有的基板处理装置的构成的截面图。
图16表示在每种向下部电极供给的高频电力的频率下的与晶片相对的区域存在的电子密度（Ne）的分布。
附图标记说明
B磁场
E电场
S处理空间
W晶片
10、24基板处理装置
11腔室
12基座
13上部电极
20、25、26电磁铁
21、27中央部相对组
22、28周缘区域相对组
23、29外侧相对组
14第一高频电源
16第二高频电源
具体实施方式
以下，参照附图对本发明的实施方式进行说明。
首先，对本发明第一实施方式的基板处理装置进行说明。
图1是概略性表示本实施方式的基板处理装置的构成的图。图1（A）是基板处理装置的截面图，图1（B）是沿图1（A）中的空心箭头从下方眺望基板处理装置的上部电极的图。本基板处理装置对作为基板的半导体器件用的晶片（以下简单地称为“晶片”。）W实施等离子体处理，例如干式蚀刻处理。另外，在本实施方式中被实施等离子体处理的晶片W具有图3所示的构造，在硅基部150上形成有具有氧化膜（SiO2膜）153，在上述氧化膜153上形成有多个栅电极152。氧化膜153具有确保栅电极152间的绝缘的元件分离区域153a和设置于栅电极152和硅基部150之间的栅氧化膜153b。
在图1（A）中，基板处理装置10具有例如收纳直径300mm的晶片W的圆筒状的腔室11，在该腔室11内，在下方配置载置晶片W的圆柱状的基座12（下部电极），与该基座12相对的腔室11的顶部构成上部电极13，在基座12和上部电极13之间构成处理空间S。
在基板处理装置10中，在通过未图示的排气装置减压的处理空间S产生等离子体，通过该等离子体对载置于基座12的晶片W实施等离子体处理。
腔室11内的基座12，经由第一匹配器15与第一高频电源14连接，并且，经由第二匹配器17与第二高频电源16连接，且第一高频电源14对基座12供给高的频率例如100MHz的高频电力，第二高频电源16对基座12供给低的频率例如3.2MHz的高频电力。由此，基座12作为下部电极发挥功能。另外，第一匹配器15和第二匹配器17调整阻抗使向高频电力的基座12供给效率为最大。
在基座12的上部边缘附近，以该基座12的中央部朝向图中上方突出的方式形成台阶（高低差）。在该基座12的中央部的上端配置有由在内部具有静电电极板的陶瓷制成的静电卡盘（未图示）。静电卡盘通过库仑力或约翰逊-拉别克（Johnsen-Rahbeck）力吸附保持晶片W。
在基座12的上部边缘附近的台阶上，以包围被静电卡盘吸附保持的晶片W的方式，向基座12的台阶载置聚焦环18。聚焦环18含有硅（Si）或碳化硅（SiC），能够使处理空间S的等离子体的分布域不仅扩大到晶片W上，而且扩大到该聚焦环18上。夹着处理空间S与基座12的相对的腔室11的顶部与处理气体导入管19连接，该处理气体导入管19向处理空间S导入处理气体。
在基板处理装置10中，处理气体从处理气体导入管19向处理空间S导入，通过从第一和第二高频电源14、16向基座12供给的高频电力在处理空间S中沿图中空心箭头方向、即基座12朝向上部电极13产生电场E。电场E激励所导入的处理气体的分子和原子而使等离子体产生。此时，等离子体中的自由基漂浮并向晶片W移动，等离子体中的阳离子被在晶片W的表面产生的负偏压电位（Vdc）朝向晶片W牵引（吸引），对该晶片W实施等离子体处理。
但是，本发明者确认了在基板处理装置10中通过因在对晶片W实施有等离子体处理时在该晶片W的表面产生的Vdc不均匀而产生的电流所破坏的栅氧化膜的分布，如后述的图4所示，发现在向基座12供给的高频电力的值大时（以下，称为“高输出时”。）和向基座12供给的高频电力的值小时（以下，称为“低输出时”。），被破坏的栅氧化膜的分布状况不同。
关于被破坏的栅氧化膜的分布状况不同，发明者在对高输出时和低输出时的晶片W的表面的Vdc的分布进行了测定的基础上，推定有以下说明的机制。
图2是表示晶片的表面的Vdc的分布的图表。图2中，用“●”表示高输出时，用“◆”表示低输出时。
在图2中，在高输出时，在处理空间S中生成的等离子体的量变多，因此，到达基座12的电子的量也增多，在晶片W的表面明确产生Vdc。而且，在高频电力的频率高的情况下，如图16所示，电子密度的分布以晶片W的中心区域为顶点形成向上凸的形态。因此，在高出输出时，Vdc的分布明确地以晶片W的中心为顶点形成向下凸的形态，在作为晶片W的边缘的距晶片中心的距离为150mm的部位（以下，称为“150mm部位”。）附近存在的栅电极和在晶片W的中心附近存在的栅电极的Vdc的差，比在150mm部位附近存在的栅电极和距晶片中心的距离为100mm的部位（以下，称为“100mm部位”。）附近存在的栅电极的Vdc的差、在150mm部位附近存在的栅电极和距晶片中心的距离为50mm的部位（以下成为“50mm部位”。）附近存在的栅电极的Vdc差大。
另外，在低输出时在处理空间S中生成的等离子体的量变少，到达基座12的电子的量也变少，其结果是，在晶片W的表面产生的Vdc的绝对值变小，因此，在晶片W的中心附近存在的栅电极的Vdc、在50mm部位附近存在的栅电极的Vdc和在100mm部位附近存在的栅电极的Vdc成为大致相同，但是，详细来讲，如图2所示，低输出时在150mm部位附近存在的栅电极中具有Vdc成为最低的倾向，在150mm部位附近存在的栅电极和晶片W的各部位附近存在的栅电极的Vdc的差明确存在。
图3是用于说明晶片上的栅氧化膜的绝缘破坏和Vdc的关系的图。
图3示意性表示在硅基部150上形成有具有多个栅氧化膜153b的SiO2膜153的晶片W中，在两个栅氧化膜153b1、153b2的Vdc之间存在差异（△Vdc）的情况。将在晶片W的中心附近存在的栅电极152a中产生的Vdc设为Q，将在晶片W的边缘附近存在的栅电极152b中产生的Vdc设为Q’。
根据不均匀的Vdc的分布的晶片中心附近和晶片边缘附近的Vdc的差异而成为Q＞Q’。即，根据处理空间S的等离子体在分别到达两个栅电极152a、152b的电子的量（电荷量）Q、Q’之间产生差，因此，在两个栅电极之间产生电位差，与Q－Q’相当的电流154在两个栅电极152a、152b之间产生，根据电流154在通过栅氧化膜153b1和153b2的电荷量超过某阈值时，栅氧化膜153b1或153b2损坏或被破坏。
图4是表示在各部位的Vdc之间产生了差异的情况下的、被破坏的栅氧化膜的晶片面内的分布状况的图。图4（A）表示高输出时，图4（B）表示低输出时。另外，在图4（A）和图4（B）中用“■”表示被破坏了的栅氧化膜。
在图4（A）中，在高输出时，如上所述，150mm部位和晶片W的中心的Vdc差成为最大，电流154（参照图2。）在晶片W的中心附近的栅氧化膜153b集中地流过，因此，被破坏的栅氧化膜153b集中在晶片W的中心附近。另外，在图4（B）中，在低输出时，晶片W的中心的Vdc、50mm部位的Vdc和100mm部位的Vdc几乎没有变化，其结果是，在晶片W的表面在各种方向流过电流154，因此，被破坏的栅氧化膜153b在晶片W的面内大致均等地分布。
本实施方式的基板处理装置10为了防止上述的栅氧化膜153b的损伤、破坏，在与上部电极13的处理空间S相反侧的上面13a具备大致放射状地配置的多个电磁铁20。各电磁铁20具有由铁心构成的棒状的轭20a、由卷绕于该轭20a的侧面且两端被引出的导线构成的线圈20b。基板处理装置10的控制器（未图示）控制向电磁铁20的线圈20b流的电流值和电流方向，能够使该电磁铁20的磁极和电磁铁20产生的全磁通和磁通的朝向任意地变化。
如图1（B）所示，在基板处理装置10中，多个电磁铁20被分为：由与载置于基座12的晶片W的中心相对的电磁铁20构成的中央部相对组21；对于与晶片W中心相对的上部电极13的中心C（以下，称为“上部电极中心C”。）配置为圆环状且由与载置于基座12的晶片W的边缘附近相对的多个电磁铁20构成的周缘区域相对组22；和关于上部电极中心C配置为圆环状且配置于比周缘区域相对组22更靠外侧且由不与载置于基座12的晶片W相对的多个电磁铁20构成的外侧相对组23。在基板处理装置10中，以周缘区域相对组22的各电磁铁20的处理空间S侧的磁极全部成为相同的方式控制向各电磁铁20的线圈20b流过的电流方向，以外侧相对组23的各电磁铁20的处理空间S侧的磁极全部相同的方式控制各电磁铁20的向线圈20b流过的电流的方向。
在本实施方式中，在图中中央部相对组21由1个电磁铁20构成，也可以由关于与晶片W的中心相对的上部电极中心C圆环状地配置的多个电磁铁20构成。
另外，在沿图1（A）中的空心箭头从处理空间S侧眺望基板处理装置10的上部电极13时，上部电极13不具有透过性，因此，本来就不能看见配置于上部电极13的上表面13a的各电磁铁20，但是，在图中，为了容易地说明各电磁铁20的配置，在本实施方式中，作为上部电极13具有透过性，各电磁铁20的配置透过上部电极13能够识别。在后述的图5（B）和图8（B）中也同样。
图5是用于说明在图1的基板处理装置中产生的电场和磁场导致的电子的漂移运动的图，图5（A）是图1的基板处理装置的截面图，图5（B）是沿图5（A）中的空心箭头从下方眺望基板处理装置的上部电极的图。
例如图5（A）所示，在基板处理装置10中，将中央部相对组21的电磁铁20的处理空间S侧的磁极设定为N极，将周缘区域相对组22和外侧相对组23的各电磁铁20的处理空间S侧的磁极设定为S极时，从中央部相对组21朝向周缘区域相对组22、外侧相对组23产生放射状地磁场B。此时，如上所述，由于在处理空间S产生电场E，因此，处理空间S中的电子受到由电场E和磁场B产生的洛伦兹力而进行漂移。具体而言，在图5（B）中从图前朝向里侧产生电场E，且关于上部电极中心C产生放射状地磁场B，因此，电子根据弗来明左手法则向以上部电极中心C为中心的圆周的接线方向接受加速度并沿以上部电极中心C为中心的圆状的电子轨跡D旋转。此时，旋转的电子与处理空间S中的处理气体的分子、原子碰撞生成等离子体。其结果是，沿圆状的电子轨迹D产生圆环状的等离子体。
但是，基于电场和磁场的电子的漂移运动的速度νgE用下式（1）表示。
νgE＝E/B…（1）
根据上述式（1），在电场E的强度为一定时，磁场B的强度（磁场强度）越大，电子的漂移运动的速度越低。在电子的漂移运动的速度降低时，电子滞留在某部位的时间变长，因此，在该部位中电子密度上升。其结果是，电子与处理气体的分子、原子的碰撞机会增加，因此，在该部位中等离子体密度上升。即，当通过电磁铁20增大某部位的磁场强度时，能够提高该部位的等离子体密度。
因此，通过调整中央部相对组21、周缘区域相对组22和外侧相对组23中的各电磁铁20的处理空间S侧的磁极，能够使在处理空间S产生的磁场B的形态变化，能够在所希望的部位制成磁场强度大的部分，能够提高该所希望的部位的等离子体密度。
图6是用于说明各电磁铁的处理空间侧的磁极和在处理空间产生的磁场的强度的关系的图。
图6（A）表示不向中央部相对组21中的电磁铁20的线圈20b通电不产生磁通，而将周缘区域相对组22中的各电磁铁20的处理空间S侧的磁极设定为S极，且将外侧相对组23中的各电磁铁20的处理空间S侧的磁极设定为N极的情况。
该情况下，磁场B从外侧相对组23朝向周缘区域相对组22产生，在外侧相对组23和周缘区域相对组22之间，磁场强度成为最大，因此，在外侧相对组23和周缘区域相对组22之间能够提高等离子体密度。
图6（B）表示将中央部相对组21中的电磁铁20的处理空间S侧的磁极设定为N极，将周缘区域相对组22中的各电磁铁20的处理空间S侧的磁极设定为S极，且将外侧相对组23中的各电磁铁20的处理空间S侧的磁极设定为S极的情况。
该情况下，磁场B从中央部相对组21朝向边缘領城相对组22和外侧相对组23产生，磁场B在中央部相对组21和周缘区域相对组22之间重叠，因此，磁场强度成为最大，并且在外侧相对组23和周缘区域相对组22之间磁场强度变为比较大，因此，在中央部相对组21和周缘区域相对组22之间、以及外侧相对组23和周缘区域相对组22之间能够提高等离子体密度。另外，等离子体密度相应于磁场强度而变化，因此，中央部相对组21和周缘区域相对组22之间的等离子体密度比外侧相对组23和周缘区域相对组22之间的等离子体密度高。
图6（C）表示将中央部相对组21中的电磁铁20的处理空间S侧的磁极设定为N极，将周缘区域相对组22中的各电磁铁20的处理空间S侧的磁极设定为N极，且将外侧相对组23中的各电磁铁20的处理空间S侧的磁极设定为S极的情况。
该情况下，磁场B从中央部相对组21和周缘区域相对组22朝向外侧相对组23产生，磁场B在外侧相对组23和周缘区域相对组22之间重叠，因此磁场强度成为最大，并且，在中央部相对组21和周缘区域相对组22之间磁场强度成为比较大，因此，在中央部相对组21和周缘区域相对组22之间、以及外侧相对组23和周缘区域相对组22之间能够提高等离子体密度。另外，在该情况下，外侧相对组23和周缘区域相对组22之间的等离子体密度比中央部相对组21和周缘区域相对组22之间的等离子体密度高。
即，在图1的基板处理装置10中，通过使向各电磁铁20流动的电流的方向和大小变化，能够容易地控制在处理空间S产生的磁场B的强度、分布形态。
但是，在图1的基板处理装置10中，向基座12供给100MHz的高频电力，如上所述，在供给高频电力的频率高且供给的高频电力的值大时（高输出时），通过电场E产生的等离子体的电子密度（Ne）的分布成为以中心区域为顶点向上凸的形态，Ne的分布和Vdc的分布成为相反的形态，因此，Vdc的分布成为以晶片W的中心附近为顶点向下凸的形态（参照图7（A））。即，在仅通过电场E产生等离子体的情况下，晶片W的表面的Vdc的分布倾向，在形成于晶片W的表面的各栅电极152a、152b的Vdc之间产生电位差。
在本实施方式中，通过使向各电磁铁20流动的电流的方向、大小变化，控制在处理空间S产生的磁场B的强度和分布形态，调整处理空间S的Ne的分布，使晶片W的表面的Vdc均匀化。具体而言，如图7（A）所示，在由电场E产生的等离子体的Ne以中心区域为顶点向上分布时，在处理空间S中以周缘区域的等离子体密度、即Ne变高的方式控制磁场B的磁通密度和各电磁铁20的磁极。该情况下，例如图6（C）所示，优选将中央部相对组21中的电磁铁20的处理空间S侧的磁极设定为N极，将周缘区域相对组22中的各电磁铁20的处理空间S侧的磁极设定为N极，且将外侧相对组23中的各电磁铁20的处理空间S侧的磁极设定为S极，减小中心区域的磁场强度，增大周缘区域的磁场强度。在磁场强度大的部位能够促进等离子体的生成，因此，如图7（B）所示，能够在周缘区域提高由磁场B产生的等离子体的Ne。其结果是，由电场E产生的等离子体的Ne的分布形态（在中心区域高的分布形态）和由磁场B产生的等离子体的Ne的分布形态（在周缘区域高的分布形态）重叠，能够获得如图7（C）所示的均匀化的Ne的分布形态。另外，Ne的分布均匀化，因此，晶片W表面的Vdc也均匀化。
由用于使Vdc均匀化的磁场B产生的等离子体的Ne的分布不限于图6（C）所示的分布形态，只要是对由电场E产生的等离子体的Ne的分布中的Ne低的部分进行补充的分布形态则均能够使用。例如，在由电场E产生的等离子体的Ne的分布形态为以中心区域为顶点向上凸的形态的情况下，由用于使Vdc均匀化的磁场B产生的等离子体的Ne的分布形态也可以是如图6（A）和图6（B）所示的分布形态。
另外，在由电场E产生的等离子体的Ne在周缘区域高且在中心区域低的情况下，控制向中央部相对组21、周缘区域相对组22和外侧相对组23的向各电磁铁20流动的电流的方向和大小，使得由磁场B产生的等离子体的Ne的分布形态成为在周缘区域低且在中心区域高的分布形态即可。
另外，在供给的高频电力的频率高但供给的高频电力的值小时（低输出时），Vdc具有在晶片W的边缘附近成为最低的倾向（参照图2），该情况下，通过实现对由电场E产生的等离子体的Ne的分布的Ne的低的部分进行补充的、由磁场B产生的等离子体的Ne的分布形态，由此，也能够使Vdc在晶片W的表面均匀化。
根据本实施方式的基板处理装置，在处理空间S中产生磁场B，使得处理空间S的Ne的分布均匀化，因此，能够使处理空间S的Ne的分布均匀化，能够使晶片W的表面的Vdc均匀化。由此，晶片W的任意的两个栅电极152a、152b的Vdc大致相等，因此，不产生在两个栅电极152a、152b之间流过的电流154。其结果是，能够抑制通过栅氧化膜153b的电荷量Q，并且，能够防止电荷蓄积到栅电极152，能够可靠地抑制栅氧化膜153b的破坏。
另外，在本实施方式的基板处理装置中，在使Ne的分布均匀化时，在处理空间S的Ne低的部位增大磁场的强度。例如，在由电场E产生的等离子体的Ne的分布形态为以中心区域为顶点向上凸的形态的情况下，在处理空间S中减小中心区域的磁场的强度，增大周缘区域的磁场的强度，因此，能够利用由磁场B产生的等离子体的Ne对由电场E产生的等离子体的Ne的分布形态中的Ne的低的部分进行补充，由此，能够可靠地使Ne的分布均匀化。
另外，在本实施方式的基板处理装置中，按照每个电磁铁组（中央部相对组21、周缘区域相对组22和外侧相对组23）控制各电磁铁20所产生的磁场B的磁通密度和/或各电磁铁20的磁极，因此，各电磁铁组能够控制促进生成的等离子体的Ne的量，在处理空间S的各部位中，尽管补充由电场E产生的等离子体的Ne的分布形态的Ne的低的部分，而且也能够生成最适量的Ne。
另外，在向基座12供给的高频电力的频率超过60MHz时，如上所述，由电场E产生的等离子体的Ne的分布成为以中心区域为顶点向上凸的形态，因此，使Ne的分布均匀化的本实施方式的基板处理装置执行的等离子体处理方法，在向基座12供给的高频电力的频率超过60MHz的情况下能够适合使用。
另外，本实施方式的基板处理装置不限于图1的基板处理装置10。
图8是概略性表示本实施方式的其它的基板处理装置的构成的图。图8（A）是基板处理装置的截面图，图8（B）是沿图1（A）中的空心箭头眺望基板处理装置的上部电极的图。另外，图8的基板处理装置的构成与图1的基板处理装置10的构成基本相同，因此，以下，对相同的构成要素标注相同的附图标记并省略其说明。
在图8（A）中，基板处理装置24具备配置于上部电极13的上表面13a的两种的多个电磁铁25和电磁铁26。各电磁铁25具有圆棒状的轭25a和卷绕于该磁轭25a的侧面的线圈25b，各电磁铁26也与电磁铁25同样，具有圆棒状的磁轭26a和卷绕于该磁轭26a的侧面的线圈26b。
在电磁铁25中，磁轭25a由直径为6.5～7.5mm的铁心构成，在侧面卷绕铜线大致180～200圈而构成线圈25b。另外，在电磁铁26中，磁轭26a由直径为26～28mm的铁心构成，在侧面卷绕铜线大致300～1500圈而构成线圈26b。
在电磁铁25和电磁铁26中，控制向线圈25b或线圈26b流动的电流的值和电流的方向，由此，能够控制电磁铁25和电磁铁26产生的全磁通、电磁铁25和电磁铁26的磁极。
一般而言，电磁铁产生的全磁通用下述式（2）表示。
全磁通＝磁动势/磁阻…（2）
全磁通为自铁心即磁轭的一端产生的全部的磁力线的量，单位用Wb（韦伯）表示，磁动势为在所谓的磁路中产生磁通的力，单位用AT（安培匝数）表示。磁动势具体的用卷绕在磁轭的线圈的匝数、在该线圈中流过的电流的积表示。因此，在线圈的匝数越变多，在该线圈中流过的电流的值越大，磁动势越大。另外，磁阻是表示在磁路中磁通难以流过的指标，用下述式（3）表示。
磁阻＝磁路长度/（导磁率×磁路截面积）…（3）
磁路长度为磁轭的长度，导磁率为磁轭的导磁率，磁路截面积为磁轭的截面积。因此，在磁轭越变长，磁轭的直径越变小，磁阻越变大。
关于电磁铁25和电磁铁26，磁轭25a和磁轭26a的长度相同，磁轭25a和磁轭26a的导磁率相同，在线圈25b和线圈26b中流动的电流的值大致相同（在线圈25b中流过峰值为0.78A的电流，在线圈26b中流峰值0.70A的电流），但是，线圈26b的匝数比线圈25b的匝数多，因此，电磁铁26的磁动势比电磁铁25的磁动势大，磁轭26的直径比磁轭25的直径大，因此，电磁铁26的磁阻比电磁铁25的磁阻比小。因此，电磁铁26产生的全磁通比电磁铁25产生的全磁通大，具体而言，电磁铁26产生的全磁通为电磁铁25产生的全磁通的8～12倍。
在基板处理装置24中，如图8（B）所示，电磁铁25和电磁铁26被分为：中央部相对组27，其包含与晶片W的中心相对的多个电磁铁25；周缘区域相对组28，其包含以包围该中央部相对组27的方式配置的与晶片W的周缘部相对的多个电磁铁25；和外侧相对组29，其包含关于上部电极中心C配置为圆环状，且配置为比周缘区域相对组28更靠外侧且由不与晶片W相对的多个电磁铁26。在中央部相对组27和周缘区域相对组28中，各电磁铁25彼此以等间隔配置，且排列为大致放射状。
中央部相对组27由从上部电极中心C到其中心的距离为74.4mm（在图8（B）中用L1表示）以下的多个电磁铁25构成，周缘区域相对组28由自上部电极中心C到其中心的距离比74.4mm大且148.8mm（在图8（B）中用L2表示）以下的多个电磁铁25构成，外侧相对组29由自上部电极中心C到其中心的距离L3为190mm（在图8（B）中用L3表示）的多个电磁铁26构成。其中，在图8（A）和图8（B）中，用虚线表示中央部相对组27的各电磁铁26。
在中央部相对组27和周缘区域相对组28的各组中，以各电磁铁25的处理空间S侧的磁极全部相同的方式设定各电磁铁25的向线圈25b流过的电流的方向。在外侧相对组29中，以各电磁铁26的处理空间S侧的磁极全部相同的方式设定各电磁铁26的向线圈26b流过的电流的方向。
在基板处理装置24中，例如，在由电场E产生的等离子体的Ne的分布形态呈现为以中心区域为顶点向上凸的形态的情况下，将中央部相对组27中的电磁铁25的处理空间S侧的磁极设定为N极，将周缘区域相对组28中的各电磁铁25的处理空间S侧的磁极和外侧相对组29中的各电磁铁25的处理空间S侧的磁极设定为S极。该情况下，如图8（A）和图8（B）所示，从中央部相对组27朝向周缘区域相对组28、外侧相对组29放射状地产生磁场B。作为产生的磁场B，如上所述，外侧相对组29中的各电磁铁26产生的全磁通比中央部相对组27和周缘区域相对组28中的各电磁铁25产生的全磁通大，因此，形成周缘区域的磁场强度比中心区域的磁场强度大的磁场B，形成在大致外侧相对组29的附近、即周缘区域磁场强度最大的磁场B，由磁场B产生的等离子体的Ne的分布呈现在周缘区域高的分布形态。其结果是，能够获得由电场E产生的等离子体的Ne的分布形态（在中心区域高的分布形态）、由磁场B产生的等离子体的Ne的分布形态（在周缘区域高的分布形态）重叠而均匀化的Ne的分布形态，晶片W的表面的Vdc也被均匀化。
用于使Vdc均匀化的由磁场B产生的等离子体的Ne的分布形态不限于图8（A）和图8（B）所示，只要是对由电场E产生的等离子体的Ne的分布形态的Ne的低的部分进行补充的分布形态就能够使用，与图1的基板处理装置10的情况相同。但是，在基板处理装置24中，在控制由磁场B产生的等离子体的Ne的分布形态的情况下，也可以使用控制各电磁铁25向线圈25b流过的电流，由此变更中央部相对组27和周缘区域相对组28的边界位置来变更处理空间S的磁场B的磁通的位置的方法。由此，能够增加由磁场B产生的等离子体的Ne的分布形态的控制的自由度，因此，能够增加由能够补充的电场E产生的等离子体的Ne的分布形态的变化（variation）。
并且，通过控制各电磁铁25的向线圈25b流动的电流，也可以将各电磁铁25分为1个电磁铁组、或3个以上的电磁铁组。特别是，在分为3个以上的电磁铁组的情况下，在处理空间S中能够更精细地控制由磁场B产生的等离子体的Ne的分布，因此，能够进一步增加由能够补充的电场E产生的等离子体的Ne的分布形态的变化。
下面，对本发明的第二实施方式的基板处理装置执行的等离子体处理方法进行说明。
本实施方式的等离子体处理方法与第一实施方式的等离子体处理方法同样，在图1的基板处理装置10和图8的基板处理装置24中执行。本实施方式的等离子体处理方法在第一实施方式的等离子体处理方法的基础上，从第一高频电源14向基座12脉冲状地供给高频电力，在处理空间S中交替地重复等离子体生成状态和等离子体非生成状态。
图9表示在本实施方式的基板处理装置中执行的等离子体处理方法中向基座供给的高频电力的波形。图9（A）表示未脉冲状地进行供给的情况下的高频电力的波形，图9（B）表示脉冲状地进行供给的情况下的高频电力的波形。
在本实施方式中，例如，在基板处理装置10中，控制各电磁铁20产生的磁场B的磁通密度和/或各电磁铁20的磁极，实现对由电场E产生的等离子体的Ne的分布形态的Ne的低的部分进行补充的、由磁场B产生的等离子体的Ne的分布形态，但是，一般而言，在向基座12供给的高频电力的值大时（高输出时），由电场E产生的等离子体大量产生，因此，Ne的分布形态的高低差的绝对值变大，有时仅用由磁场B产生的等离子体的Ne不能完全地补充由电场E产生的等离子体的Ne的分布形态的Ne的低的部分。
该情况下，在晶片W的表面Vdc不能完全地均匀化，因此，在晶片W的任意的两个栅电极152a、152b的Vdc之间存在差异而产生在两个栅电极152a、152b之间流过的电流154，通过该电流154在栅电极152中蓄积电荷。
在本实施方式的基板处理装置中，如图9（B）所示，设置以使得由电场E产生的等离子体在处理空间S中产生的方式对向基座12供给的高频电力进行控制的等离子体生成期间（第一期间）、和以使得由电场E产生的等离子体不在处理空间S产生的方式对向基座12供给的高频电力进行控制的例如不供给高频电力的等离子体非生成期间（第二期间），将等离子体生成期间的占空比设定为例如50%，且使等离子体生成期间和等离子体非生成期间以规定的周期例如90KHz重复。
由此，即使在等离子体生成期间通过电流154而向晶片W的任意的部位的栅电极152蓄积电荷，在等离子体非生成期间中不流过电流154，因此，所蓄积的电荷向周围的SiO2膜153等分散而消除栅电极152的电荷蓄积。其结果是，能够防止栅电极152的电荷的累积增大，并能够进一步可靠地抑制栅氧化膜153b的破坏。
此外，本实施方式的基板处理装置在等离子体处理中设置等离子体非生成期间，因此，蚀刻速率稍微降低。因此，优选仅限于在仅由磁场B产生的等离子体的Ne不能对由电场E产生的等离子体的Ne的分布形态的Ne低的部分完全地进行补充的情况执行。另外，从确保蚀刻速率的观点考虑优选等离子体生成期间长的一方，只要使由磁场B产生的等离子体的Ne产生后的Ne的分布形态的高低差的绝对值小，则就优选将等离子体生成期间的占空比设为比例如50％更大。但是，在本发明的实施方式中，能够将占空比设定在10％～90％之间，另外，等离子体生成期间和等离子体非生成期间重复的频率即脉冲频率能够设定在1Hz～1MHz之间。
以上，使用上述各实施方式对于本发明进行了说明，但是，本发明不仅限于上述各实施方式。
实施例
下面，对本发明的实施例进行说明。
首先，准备多个第一试验用晶片Wt（参照图10），该第一试验用晶片Wt在硅基部150上形成有含有各栅氧化膜153b1、153b2的氧化膜（SiO2膜）153b，在上述氧化膜153b上形成有多个栅电极152a、152b。准备栅电极152的面积F对各栅氧化膜153b的面积d的比率（以下，称为“天线比”。）不同的两种第一试验用晶片Wt，各自的天线比设定为1M（100万）和100K（10万）。
其次，通过基板处理装置24在不同的条件下向各第一试验用晶片Wt实施等离子体处理，测定有该第一试验用晶片Wt的栅氧化膜153b的成品率。
首先，从第一高频电源14向基座12以作为低输出的400W连续地（即，占空比为100％）供给100MHz的高频电力，从第二高频电源16不向基座12供给3.2MHz的高频电力，作为处理气体将O2单一气体向处理空间S导入，在处理空间S不使磁场B产生，向天线比为1M的第一试验用晶片Wt实施有10秒的干式蚀刻处理（比较例1）。
图11（A）是表示比较例1的干式蚀刻处理后的栅氧化膜153b的成品率的图，用浓色的“■”表示栅氧化膜153b被破坏的部位。其中，“■”的浓色越浓在该区域中越多的栅氧化膜153b被破坏。在比较例1中栅氧化膜153b的破坏遍及整个面发生，栅氧化膜153b的成品率约16％。
其次，在中央部相对组27中，将各电磁铁25的处理空间S侧的磁极设定为N极，且将各电磁铁25的磁动势设为150AT，在周缘区域相对组28中，将各电磁铁25的处理空间S侧的磁极设定为S极，且将各电磁铁25的磁动势设为－25AT，在外侧相对组29中，将各电磁铁26的处理空间S侧的磁极设定为S极，且将各电磁铁26的磁动势设为－250AT，除了在处理空间S产生用于对由电场E产生的等离子体的Ne的分布形态的Ne的低的部分进行补充的磁场B之外，在与比较例1相同的条件下向天线比为1M的第一试验用晶片Wt实施有10秒的干式蚀刻处理（实施例1）。
图11（B）是表示实施例1的干式蚀刻处理后的栅氧化膜153b的成品率的图，在实施例1中尽管栅氧化膜153b的破坏依然遍及整个面能够观察，但是，栅氧化膜153b的成品率改善为约30％。
其次，在中央部相对组27中，将各电磁铁25的处理空间S侧的磁极设定为N极，且将各电磁铁25的磁动势设为25AT，在周缘区域相对组28中，将各电磁铁25的处理空间S侧的磁极设定为S极，且将各电磁铁25的磁动势设为－25AT，在外侧相对组29中，将各电磁铁26的处理空间S侧的磁极设定为S极，且将各电磁铁26的磁动势设为－400AT，除了在处理空间S产生用于对由电场E产生的等离子体的Ne的分布形态的Ne低的部分进行补充的磁场B，并且，从第一高频电源14向基座12以作为低输出的800W且以占空比为50％的脉冲状供给100MHz的高频电力之外，在与比较例1相同的条件下向天线比为1M的第一试验用晶片Wt实施有10秒的干式蚀刻处理。
（实施例2）。
图11（C）是表示实施例2的干式蚀刻处理后的栅氧化膜153b的成品率的图，在实施例2中不产生栅氧化膜153b的破坏，栅氧化膜153b的成品率改善为约100％。
其次，在与比较例1相同的条件下向天线比为100K的第一试验用晶片Wt实施有10秒的干式蚀刻处理（比较例2）。
图11（D）是表示实施例2的干式蚀刻处理后的栅氧化膜153b的成品率的图，与比较例1同样，在比较例2中栅氧化膜153b的破坏遍及整个面发生，栅氧化膜153b的成品率约45％。
其次，在与实施例1相同的条件下向天线比为100K的第一试验用晶片Wt实施有10秒的干式蚀刻处理（实施例3）。
图11（E）是表示实施例3的干式蚀刻处理后的栅氧化膜153b的成品率的图，栅氧化膜153b的成品率约67％。
其次，在与实施例2相同的条件下向天线比为100K的第一试验用晶片Wt实施有10秒的实施干式蚀刻处理（实施例4）。
图11（F）是表示实施例4的干式蚀刻处理后的栅氧化膜153b的成品率的图，在比较例4中不产生栅氧化膜153b的破坏，栅氧化膜153b的成品率改善为约100%。
在比较例1和实施例1之间改善了栅氧化膜153b的成品率，在比较例2和实施例3之间改善了栅氧化膜153b的成品率，因此可知，在低输出时，通过在处理空间S产生用于对由电场E产生的等离子体的Ne的分布形态的Ne低的部分进行补充的磁场B，改善晶片Wt的表面的Vdc的倾向，能够抑制在各栅电极152之间流过的电流154的产生。
另外，在实施例1和实施例2之间也改善了栅氧化膜153b的成品率，在实施例3和实施例4之间也改善了栅氧化膜153b的成品率，因此可知，在低输出时从第一高频电源14以脉冲状供给高频电力且使等离子体非生成期间以规定的周期产生，由此，向栅电极152蓄积的电荷在等离子体非生成期间中向周围的SiO2膜153b等分散，降低了在栅电极152蓄积的电荷量。
并且，准备整个面涂敷有光致抗蚀剂的第二试验用晶片，对各第二试验用晶片在与比较例1相同的条件、与实施例1相同的条件和与实施例2相同的条件下实施干式蚀刻处理，测量出各第二试验用晶片的光致抗蚀剂的蚀刻速率。
在与比较例1相同的条件下实施干式蚀刻处理的情况下（参照图12（A）），在第二试验用晶片的面内蚀刻速率不均匀，在该晶片的中心蚀刻速率变高，但是，在与实施例1相同的条件下在实施干式蚀刻处理的情况下（参照图12（B））和在与实施例2相同的条件下在实施干式蚀刻处理的情况下（参照图12（C）），能够确认在第二试验用晶片的面内蚀刻速率的不均匀大致被改善。蚀刻速率的分布形态反映第二试验用晶片上的等离子体的分布形态，因此，根据图12（A）、图12（B）和图12（C）的比较能够证明，在低输出时，通过在处理空间S产生用于对由电场E产生的等离子体的Ne的分布形态的Ne低的部分进行补充的磁场B，能够改善第二试验用晶片上的等离子体的分布，即，能够改善第二试验用晶片的表面的Vdc倾向。
其次，除了从第一高频电源14向基座12以作为高输出的1200W连续地供给100MHz的高频电力之外，在与比较例1相同的条件下对天线比为1M的第一试验用晶片Wt实施有10秒的干式蚀刻处理（比较例3）。
图13（A）是表示比较例3的干式蚀刻处理后的栅氧化膜153b的成品率的图，在比较例3中栅氧化膜153b的成品率为约8％。
其次，除了从第一高频电源14向基座12以作为高输出的1200W连续地供给100MHz的高频电力之外，在与实施例1相同的条件下对天线比为1M的第一试验用晶片Wt实施10秒的干式蚀刻处理（实施例5）。
图13（B）是表示实施例5的干式蚀刻处理后的栅氧化膜153b的成品率的图，在实施例5中栅氧化膜153b的成品率改善为约12％。
其次，除了从第一高频电源14向基座12以作为高输出的2400W且占空比为50％的脉冲状地供给100MHz的高频电力之外，其它的条件与实施例5相同，对天线比为1M的第一试验用晶片Wt实施有10秒的干式蚀刻处理（实施例6）。
图13（C）是表示实施例6的干式蚀刻处理后的栅氧化膜153b的成品率的图，在实施例6中栅氧化膜153b的成品率改善为约54％。
其次，在与比较例3相同的条件下对天线比为100K的第一试验用晶片Wt实施有10秒的干式蚀刻处理（比较例4）。
图13（D）是表示比较例4的干式蚀刻处理后的栅氧化膜153b的成品率的图，在比较例4中栅氧化膜153b的破坏集中发生在第一试验用晶片Wt的中心，栅氧化膜153b的成品率约67％。
其次，在与实施例5相同的条件下对天线比为100K的第一试验用晶片Wt实施有10秒的干式蚀刻处理（实施例7）。
图13（E）是表示实施例7的干式蚀刻处理后的栅氧化膜153b的成品率的图，在实施例7中栅氧化膜153b的成品率改善为约94％。
其次，在与实施例6相同的条件下对天线比为100K的第一试验用晶片Wt实施有10秒的干式蚀刻处理（实施例8）。
图13（F）是表示实施例8的干式蚀刻处理后的栅氧化膜153b的成品率的图，在实施例8中栅氧化膜153b的成品率改善为约87％。
在比较例3和实施例5之间改善了栅氧化膜153b的成品率，在比较例4和实施例7之间改善了栅氧化膜153b的成品率，因此可知，即使是高输出时，在处理空间S中产生用于对由电场E产生的等离子体的Ne的分布形态的Ne低的部分进行补充的磁场B，由此，能够改善晶片Wt的表面的Vdc的倾向，能够抑制在各栅电极152间流过的电流154的产生。
另外，即使实施例5和实施例6之间也改善了栅氧化膜153b的成品率，因此可知，即使在高输出时，从第一高频电源14以脉冲状供给高频电力使等离子体非生成期间以规定的周期产生，由此，向栅电极152蓄积的电荷在等离子体非生成期间中向周围的SiO2膜153b等分散而降低蓄积在栅电极152的电荷量。另外，在实施例7和实施例8之间不能改善栅氧化膜153b的成品率，但是，认为这是由于高频电力被以高输出供给且等离子体过剩地产生，向各栅电极152a、152b蓄积的电荷增加，不能使在等离子体非生成期间中蓄积的电荷分散引起的误差。
并且，准备整个面上涂敷有光致抗蚀剂的第二试验用晶片，对各第二试验用晶片在与比较例3相同的条件、与实施例5相同的条件和与实施例6相同的条件下实施干式蚀刻处理，测量出各第二试验用晶片的光致抗蚀剂的蚀刻速率。
在与比较例3相同的条件下实施有干式蚀刻处理的情况下（参照图14（A）），在第二试验用晶片的面内蚀刻速率不均匀，在该晶片的中心蚀刻速率变高，但是，在与实施例5相同的条件下实施有干式蚀刻处理的情况下（参照图14（B））、在与实施例6相同的条件下实施有干式蚀刻处理的情况下（参照图14（C）），能够确认在第二试验用晶片的面内蚀刻速率的不均匀大致被改善。根据图14（A）、图14（B）和图14（C）的比较能够证明，即使在高输出时，在处理空间S中产生用于对由电场E产生的等离子体的Ne的分布形态的Ne的低的部分进行补充的磁场B，由此，能够改善第二试验用晶片上的等离子体的分布，即能够改善第二试验用晶片的表面的Vdc的倾向。

Claims (9)

1.一种基板处理装置，其被配置为在被供给高频电力的下部电极和与该下部电极相对配置的上部电极之间的处理空间中产生电场，使用利用该电场产生的等离子体，对载置于所述下部电极的基板实施等离子体处理，所述基板处理装置包括：
在所述上部电极的表面上设置的多个电磁铁，各个所述电磁铁具有由铁心构成的棒状的磁轭和卷绕于该磁轭的侧面的线圈，以及
控制器，其被配置为控制向各个所述电磁铁的线圈流的电流值和电流方向，
其中各个所述电磁铁被分为：
中央部相对组，包括布置在所述上部电极的中心部、且具有面向所述处理空间的处理空间侧磁极的至少一个所述电磁铁，
周缘区域相对组，包括关于所述上部电极的中心部布置为圆环状且置于所述中央部相对组外侧、各自具有面向所述处理空间的处理空间侧磁极的多个所述电磁铁，以及
外侧相对组，包括关于所述上部电极的中心部布置为圆环状且置于所述周缘区域相对组外侧、各自具有面向所述处理空间的处理空间侧磁极的多个所述电磁铁，
所述周缘区域相对组呈放射状地置于载置在所述下部电极的所述基板的外周缘内侧，
所述外侧相对组放射状地置于载置在所述下部电极的所述基板的外周缘外侧，
所述多个电磁铁的磁轭具有相同的长度和相同的导磁率，
所述外侧相对组的所述多个电磁铁的各个磁轭具有比所述中央部相对组的所述至少一个电磁铁和所述周缘区域相对组的所述多个电磁铁更多的匝数和更大的直径，
所述中央部相对组的处理空间侧磁极的极性与所述周缘区域相对组的处理空间侧磁极的极性相同，所述周缘区域相对组的处理空间侧磁极的极性与所述外侧相对组的处理空间侧磁极的极性不同，
所述控制器被配置为，控制流过所述周缘区域相对组的各个所述电磁铁的线圈的电流的方向，使得所述周缘区域相对组中的各个所述电磁铁的处理空间侧磁极具有相同的极性，
所述控制器被配置为，控制流过所述外侧相对组的各个所述电磁铁的线圈的电流的方向，使得所述外侧相对组中的各个所述电磁铁的处理空间侧磁极具有相同的极性，
所述控制器被配置为，控制所述中央部相对组的处理空间侧磁极的极性与所述周缘区域相对组的处理空间侧磁极的极性相同，并且
所述控制器被配置为，控制所述周缘区域相对组的处理空间侧磁极的极性与所述外侧相对组的处理空间侧磁极的极性不同。
2.如权利要求1所述的基板处理装置，其特征在于：
对所述下部电极供给的高频电力的频率在60MHz以上。
3.如权利要求1所述的基板处理装置，其特征在于：
所述控制器被配置为，通过重复用于向所述下部电极供给的高频电力的第一期间和第二期间，控制所述处理空间中等离子体密度的分布，
其中在所述第一期间供给的高频电力被配置成使电场产生等离子体，并且
其中在所述第二期间供给的高频电力被配置成使电场不产生等离子体。
4.如权利要求1所述的基板处理装置，其特征在于：
所述控制器被配置为，选择性地改变流过多个所述电磁铁各自的线圈的电流的方向。
5.如权利要求1所述的基板处理装置，其特征在于：
其中所述控制器被配置为，改变所述周缘区域相对组和所述外侧相对组中至少其一的处理空间侧磁极的极性。
6.如权利要求5所述的基板处理装置，其特征在于：
所述控制器被配置为，改变所述周缘区域相对组和所述外侧相对组两者的处理空间侧磁极的极性，并且所述控制器还被配置为，控制所述周缘区域相对组的处理空间侧磁极的极性，使得所述周缘区域相对组的处理空间侧磁极的极性能够与所述外侧相对组的处理空间侧磁极的极性相同或不同。
7.如权利要求1所述的基板处理装置，其特征在于：
所述控制器被配置为，选择性地反转所述中央部相对组、周缘区域相对组和外侧相对组中至少其一的电磁铁的极性。
8.如权利要求1所述的基板处理装置，其特征在于：
所述上部电极的中心与包括在所述中央部相对组中的所述至少一个电磁铁的各自中心之间的距离在74.4mm以下，
其中所述上部电极的中心与包括在所述周缘区域相对组中的电磁铁的各自中心之间的距离大于74.4mm且在148.8mm以下，
所述上部电极的中心与包括在所述外侧相对组中的所述电磁铁的各自中心之间的距离为190mm。
9.如权利要求3所述的基板处理装置，其特征在于：
所述第一期间与所述第一期间加所述第二期间之和的比率在10％～90％的范围内，并且由所述第一期间加所述第二期间之和的倒数表示的频率在1Hz～1MHz的范围内。
CN201310047993.3A 2012-02-14 2013-02-06 基板处理装置 Active CN103247511B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2012029860A JP6009171B2 (ja) 2012-02-14 2012-02-14 基板処理装置
JP2012-029860 2012-02-14

Publications (2)

Publication Number Publication Date
CN103247511A CN103247511A (zh) 2013-08-14
CN103247511B true CN103247511B (zh) 2016-09-07

Family

ID=48926945

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310047993.3A Active CN103247511B (zh) 2012-02-14 2013-02-06 基板处理装置

Country Status (5)

Country Link
US (1) US9390943B2 (zh)
JP (1) JP6009171B2 (zh)
KR (1) KR102049117B1 (zh)
CN (1) CN103247511B (zh)
TW (1) TWI576913B (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104131252A (zh) * 2013-05-02 2014-11-05 上海和辉光电有限公司 提高封装成膜均匀性的方法及装置
JP6204869B2 (ja) * 2014-04-09 2017-09-27 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP6284825B2 (ja) * 2014-05-19 2018-02-28 東京エレクトロン株式会社 プラズマ処理装置
JP2018028109A (ja) * 2014-12-22 2018-02-22 旭硝子株式会社 プラズマｃｖｄ装置
KR102580293B1 (ko) * 2016-01-05 2023-09-19 삼성디스플레이 주식회사 스퍼터링 장치
JP6948788B2 (ja) * 2016-12-15 2021-10-13 東京エレクトロン株式会社 プラズマ処理装置
JP6937644B2 (ja) * 2017-09-26 2021-09-22 東京エレクトロン株式会社 プラズマ処理装置及びプラズマ処理方法
JP7055054B2 (ja) * 2018-04-11 2022-04-15 東京エレクトロン株式会社 プラズマ処理装置、プラズマ制御方法、及びプラズマ制御プログラム
CN110714186A (zh) * 2018-07-11 2020-01-21 君泰创新（北京）科技有限公司 一种阴极体组件、磁控溅射阴极及磁控溅射装置
CN109161842B (zh) * 2018-08-09 2020-12-18 江西沃格光电股份有限公司 镀膜系统及镀膜玻璃的制造方法
KR20210072122A (ko) * 2018-11-05 2021-06-16 어플라이드 머티어리얼스, 인코포레이티드 자기 하우징 시스템들
JP7222848B2 (ja) * 2019-08-26 2023-02-15 株式会社荏原製作所 電磁石制御装置および電磁石システム
CN113005400A (zh) * 2021-02-23 2021-06-22 京东方科技集团股份有限公司 吸附装置和蒸镀设备

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5733405A (en) * 1995-02-13 1998-03-31 Mitsubishi Denki Kabushiki Kaisha Plasma processing apparatus
US6022446A (en) * 1995-08-21 2000-02-08 Shan; Hongching Shallow magnetic fields for generating circulating electrons to enhance plasma processing
US6829056B1 (en) * 2003-08-21 2004-12-07 Michael Barnes Monitoring dimensions of features at different locations in the processing of substrates
CN101853764A (zh) * 2009-03-31 2010-10-06 东京毅力科创株式会社 等离子体处理装置

Family Cites Families (59)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3824017A (en) * 1973-03-26 1974-07-16 Ibm Method of determining the thickness of contiguous thin films on a substrate
JPS5414953B2 (zh) * 1973-04-13 1979-06-11
US4627904A (en) * 1984-05-17 1986-12-09 Varian Associates, Inc. Magnetron sputter device having separate confining magnetic fields to separate targets and magnetically enhanced R.F. bias
US4727293A (en) * 1984-08-16 1988-02-23 Board Of Trustees Operating Michigan State University Plasma generating apparatus using magnets and method
US4842683A (en) * 1986-12-19 1989-06-27 Applied Materials, Inc. Magnetic field-enhanced plasma etch reactor
US5215619A (en) * 1986-12-19 1993-06-01 Applied Materials, Inc. Magnetic field-enhanced plasma etch reactor
US4842703A (en) * 1988-02-23 1989-06-27 Eaton Corporation Magnetron cathode and method for sputter coating
US4957605A (en) * 1989-04-17 1990-09-18 Materials Research Corporation Method and apparatus for sputter coating stepped wafers
JPH02298024A (ja) * 1989-05-12 1990-12-10 Tadahiro Omi リアクティブイオンエッチング装置
JP2969529B2 (ja) 1990-07-20 1999-11-02 日本真空技術株式会社 プラズマエッチング装置
US5082542A (en) * 1990-08-02 1992-01-21 Texas Instruments Incorporated Distributed-array magnetron-plasma processing module and method
US5198725A (en) * 1991-07-12 1993-03-30 Lam Research Corporation Method of producing flat ecr layer in microwave plasma device and apparatus therefor
JP3037848B2 (ja) 1992-04-17 2000-05-08 東京エレクトロン株式会社 プラズマ発生装置およびプラズマ発生方法
US5618758A (en) * 1995-02-17 1997-04-08 Sharp Kabushiki Kaisha Method for forming a thin semiconductor film and a plasma CVD apparatus to be used in the method
US5589039A (en) * 1995-07-28 1996-12-31 Sony Corporation In-plane parallel bias magnetic field generator for sputter coating magnetic materials onto substrates
US5767628A (en) * 1995-12-20 1998-06-16 International Business Machines Corporation Helicon plasma processing tool utilizing a ferromagnetic induction coil with an internal cooling channel
JP3499104B2 (ja) * 1996-03-01 2004-02-23 株式会社日立製作所 プラズマ処理装置及びプラズマ処理方法
JPH09266096A (ja) * 1996-03-28 1997-10-07 Hitachi Ltd プラズマ処理装置及びこれを用いたプラズマ処理方法
KR0183844B1 (ko) * 1996-04-30 1999-05-15 김광호 알에프 발생 장치 및 이를 이용한 펄스 플라즈마 형성 방법
JP4107518B2 (ja) * 1996-07-03 2008-06-25 東京エレクトロン株式会社 プラズマ処理装置
US6000360A (en) * 1996-07-03 1999-12-14 Tokyo Electron Limited Plasma processing apparatus
US6278519B1 (en) * 1998-01-29 2001-08-21 Therma-Wave, Inc. Apparatus for analyzing multi-layer thin film stacks on semiconductors
US5963329A (en) * 1997-10-31 1999-10-05 International Business Machines Corporation Method and apparatus for measuring the profile of small repeating lines
US6216632B1 (en) * 1998-01-29 2001-04-17 Anelva Corporation Plasma processing system
US6015476A (en) * 1998-02-05 2000-01-18 Applied Materials, Inc. Plasma reactor magnet with independently controllable parallel axial current-carrying elements
US6273022B1 (en) * 1998-03-14 2001-08-14 Applied Materials, Inc. Distributed inductively-coupled plasma source
US6197165B1 (en) * 1998-05-06 2001-03-06 Tokyo Electron Limited Method and apparatus for ionized physical vapor deposition
JP3375302B2 (ja) 1998-07-29 2003-02-10 東京エレクトロン株式会社 マグネトロンプラズマ処理装置および処理方法
JP2000200696A (ja) * 1999-01-07 2000-07-18 Matsushita Electric Ind Co Ltd プラズマ制御方法と半導体製造装置
US6165567A (en) * 1999-04-12 2000-12-26 Motorola, Inc. Process of forming a semiconductor device
US6462482B1 (en) * 1999-12-02 2002-10-08 Anelva Corporation Plasma processing system for sputter deposition applications
US6853141B2 (en) * 2002-05-22 2005-02-08 Daniel J. Hoffman Capacitively coupled plasma reactor with magnetic plasma control
US6462817B1 (en) * 2000-05-12 2002-10-08 Carlos Strocchia-Rivera Method of monitoring ion implants by examination of an overlying masking material
US6939434B2 (en) * 2000-08-11 2005-09-06 Applied Materials, Inc. Externally excited torroidal plasma source with magnetic control of ion distribution
KR100863098B1 (ko) * 2000-09-01 2008-10-13 신에쓰 가가꾸 고교 가부시끼가이샤 마그네트론 플라즈마용 자장 발생 장치, 이 자장 발생장치를 이용한 플라즈마 에칭 장치 및 방법
US6562190B1 (en) * 2000-10-06 2003-05-13 Lam Research Corporation System, apparatus, and method for processing wafer using single frequency RF power in plasma processing chamber
US6831742B1 (en) * 2000-10-23 2004-12-14 Applied Materials, Inc Monitoring substrate processing using reflected radiation
US7374636B2 (en) * 2001-07-06 2008-05-20 Applied Materials, Inc. Method and apparatus for providing uniform plasma in a magnetic field enhanced plasma reactor
TW554420B (en) * 2001-08-06 2003-09-21 Anelva Corp Surface processing device
US7199328B2 (en) * 2001-08-29 2007-04-03 Tokyo Electron Limited Apparatus and method for plasma processing
FR325790A (fr) * 2002-03-28 1903-05-08 Kempshall Eleazer Balle perfectionnée pour le jeu de golf
US6700090B2 (en) * 2002-04-26 2004-03-02 Hitachi High-Technologies Corporation Plasma processing method and plasma processing apparatus
US7179754B2 (en) * 2003-05-28 2007-02-20 Applied Materials, Inc. Method and apparatus for plasma nitridation of gate dielectrics using amplitude modulated radio-frequency energy
JP4527431B2 (ja) * 2004-04-08 2010-08-18 東京エレクトロン株式会社 プラズマ処理装置
US20050241762A1 (en) * 2004-04-30 2005-11-03 Applied Materials, Inc. Alternating asymmetrical plasma generation in a process chamber
US7686926B2 (en) * 2004-05-26 2010-03-30 Applied Materials, Inc. Multi-step process for forming a metal barrier in a sputter reactor
US20070051616A1 (en) * 2005-09-07 2007-03-08 Le Hienminh H Multizone magnetron assembly
JP5031252B2 (ja) 2006-03-30 2012-09-19 東京エレクトロン株式会社 プラズマ処理装置
US8138445B2 (en) 2006-03-30 2012-03-20 Tokyo Electron Limited Plasma processing apparatus and plasma processing method
US8268116B2 (en) * 2007-06-14 2012-09-18 Lam Research Corporation Methods of and apparatus for protecting a region of process exclusion adjacent to a region of process performance in a process chamber
US20080230008A1 (en) * 2007-03-21 2008-09-25 Alexander Paterson Plasma species and uniformity control through pulsed vhf operation
US20080260966A1 (en) * 2007-04-22 2008-10-23 Applied Materials, Inc. Plasma processing method
US7972469B2 (en) * 2007-04-22 2011-07-05 Applied Materials, Inc. Plasma processing apparatus
JP5514413B2 (ja) * 2007-08-17 2014-06-04 東京エレクトロン株式会社 プラズマエッチング方法
JP5037630B2 (ja) * 2007-12-18 2012-10-03 キヤノンアネルバ株式会社 プラズマ処理装置
JP5390846B2 (ja) * 2008-12-09 2014-01-15 東京エレクトロン株式会社 プラズマエッチング装置及びプラズマクリーニング方法
JP5649308B2 (ja) * 2009-04-28 2015-01-07 株式会社神戸製鋼所 成膜速度が速いアーク式蒸発源及びこのアーク式蒸発源を用いた皮膜の製造方法
JP6018757B2 (ja) * 2012-01-18 2016-11-02 東京エレクトロン株式会社 基板処理装置
JP6008771B2 (ja) * 2013-01-21 2016-10-19 東京エレクトロン株式会社 多層膜をエッチングする方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5733405A (en) * 1995-02-13 1998-03-31 Mitsubishi Denki Kabushiki Kaisha Plasma processing apparatus
US6022446A (en) * 1995-08-21 2000-02-08 Shan; Hongching Shallow magnetic fields for generating circulating electrons to enhance plasma processing
US6829056B1 (en) * 2003-08-21 2004-12-07 Michael Barnes Monitoring dimensions of features at different locations in the processing of substrates
CN101853764A (zh) * 2009-03-31 2010-10-06 东京毅力科创株式会社 等离子体处理装置

Also Published As

Publication number Publication date
KR20130093566A (ko) 2013-08-22
JP6009171B2 (ja) 2016-10-19
US20130220547A1 (en) 2013-08-29
TW201340207A (zh) 2013-10-01
TWI576913B (zh) 2017-04-01
KR102049117B1 (ko) 2019-11-26
JP2013168449A (ja) 2013-08-29
CN103247511A (zh) 2013-08-14
US9390943B2 (en) 2016-07-12

Similar Documents

Publication Publication Date Title
CN103247511B (zh) 基板处理装置
JP6284825B2 (ja) プラズマ処理装置
JP6018757B2 (ja) 基板処理装置
KR20130139982A (ko) 자기장을 형성하기 위한 장치 및 그 이용 방법들
US9269546B2 (en) Plasma reactor with electron beam plasma source having a uniform magnetic field
US10796884B2 (en) Plasma processing apparatus
KR20240014562A (ko) 플라즈마 에칭 방법
TWI521559B (zh) Magnetic field distribution adjusting device for plasma processor and its adjusting method
KR20120027033A (ko) 성막 장치
US10734231B2 (en) Systems and methods for a tunable electromagnetic field apparatus to improve doping uniformity
KR102589741B1 (ko) 이온 분해율을 향상시킨 플라즈마 발생기
US20230386800A1 (en) Substrate processing method and substrate processing apparatus
JP2012204159A (ja) 定常プラズマ生成装置
KR100739959B1 (ko) 반도체 장치 제조용 식각 챔버
JP2024036088A (ja) プラズマ処理装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant