KR20240014096A - 플라즈마 에칭 방법 - Google Patents

플라즈마 에칭 방법 Download PDF

Info

Publication number
KR20240014096A
KR20240014096A KR1020240009580A KR20240009580A KR20240014096A KR 20240014096 A KR20240014096 A KR 20240014096A KR 1020240009580 A KR1020240009580 A KR 1020240009580A KR 20240009580 A KR20240009580 A KR 20240009580A KR 20240014096 A KR20240014096 A KR 20240014096A
Authority
KR
South Korea
Prior art keywords
current value
current
electromagnet
plasma processing
plasma
Prior art date
Application number
KR1020240009580A
Other languages
English (en)
Inventor
아키히로 요코타
신지 히모리
다츠로 오시타
슈 구사노
에츠지 이토
가즈야 나가세키
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20240014096A publication Critical patent/KR20240014096A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32091—Radio frequency generated discharge the radio frequency energy being capacitively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H01J37/32642—Focus rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3266—Magnetic control means
    • H01J37/32669—Particular magnets or magnet arrangements for controlling the discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02299—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment
    • H01L21/02312—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour
    • H01L21/02315—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer pre-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31105—Etching inorganic layers
    • H01L21/31111—Etching inorganic layers by chemical means
    • H01L21/31116—Etching inorganic layers by chemical means by dry-etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68735—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by edge profile or support profile
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05H—PLASMA TECHNIQUE; PRODUCTION OF ACCELERATED ELECTRICALLY-CHARGED PARTICLES OR OF NEUTRONS; PRODUCTION OR ACCELERATION OF NEUTRAL MOLECULAR OR ATOMIC BEAMS
    • H05H1/00—Generating plasma; Handling plasma
    • H05H1/24—Generating plasma
    • H05H1/46—Generating plasma using applied electromagnetic fields, e.g. high frequency or microwave energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/334—Etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Inorganic Chemistry (AREA)
  • Electromagnetism (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma Technology (AREA)
  • Drying Of Semiconductors (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

[과제] 본 발명은 직경 방향의 막의 에칭률의 분포의 제어성을 높이는 것을 목적으로 한다.
[해결 수단] 일 실시형태에 따른 플라즈마 에칭 방법에서는, 용량 결합형 플라즈마 처리 장치의 배치대 상에 배치된 피처리체의 단일의 막에 대한 플라즈마 에칭을 위해서, 처리 가스의 플라즈마가 생성된다. 상기 플라즈마가 생성되고 있는 기간에 있어서, 중심 축선에 대해 직경 방향에 있어서의 단일의 막의 에칭률의 분포를 변화시키도록, 플라즈마 처리 장치의 상부 전극 위의 복수의 전자석의 코일에 공급되는 전류가 제어된다.

Description

플라즈마 에칭 방법{PLASMA ETCHING METHOD}
본 발명의 실시형태는, 플라즈마 에칭 방법에 관한 것이다.
전자 디바이스의 제조에 있어서는, 피처리체의 막에 대한 플라즈마 에칭이 행해지는 경우가 있다. 플라즈마 에칭에 이용되는 플라즈마 처리 장치에는, 용량 결합형 플라즈마 처리 장치가 있다. 용량 결합형 플라즈마 처리 장치는, 일반적으로, 처리 용기, 배치대, 상부 전극, 및 가스 공급부를 구비하고 있다. 배치대는, 하부 전극을 포함하고 있고, 처리 용기 내에서 피처리체를 지지하도록 구성되어 있다. 상부 전극은, 배치대의 상방에 설치되어 있다. 가스 공급부는, 처리 용기 내에 가스를 공급하도록 구성되어 있다. 용량 결합형 플라즈마 처리 장치에서는, 처리 용기 내에 가스 공급부로부터의 처리 가스가 공급되고, 상부 전극과 하부 전극 사이에 형성되는 고주파 전계에 의해 상기 처리 가스가 여기된다. 이에 의해 플라즈마가 생성된다. 그리고, 처리 가스를 구성하는 분자 및/또는 원자의 활성종에 의해 피처리체의 막이 에칭된다.
이러한 용량 결합형 플라즈마 처리 장치에는, 상부 전극 위에 복수의 전자석을 갖는 것이 있다. 예컨대, 복수의 전자석은, 배치대의 중심을 연직 방향으로 통과하는 중심 축선에 대해 동축 형상으로 설치된 복수의 코일로 구성되어 있다. 혹은, 복수의 전자석은, 중심 축선 주위의 복수의 동심원을 따라 또한 방사 방향으로 배열되어 있고, 각 전자석은 연직 방향으로 연장되는 축선 주위에 설치된 코일을 갖고 있다. 복수의 전자석은, 처리 용기 내에 생성되는 플라즈마의 밀도의 직경 방향의 분포를 조정하여, 피처리체의 막의 직경 방향에 있어서의 에칭률(etching rate)의 분포를 조정하기 위해서 이용되고 있다. 이러한 플라즈마 처리 장치를 이용한 막의 에칭에 대해서는, 예컨대, 특허문헌 1에 기재되어 있다.
[특허문헌 1] 일본 특허 공개 제2014-158005호 공보
특허문헌 1에 기재된 기술에서는, 하나의 막의 에칭 중에는, 복수의 전자석의 각각의 코일에 공급되는 전류는 일정하다. 즉, 하나의 막의 에칭 중에, 처리 용기 내에 형성되는 자계는 고정되어 있다. 따라서, 하나의 막의 에칭 중에는, 상기 막의 직경 방향에 있어서의 에칭률의 분포도 고정된다.
특허문헌 1에 기재된 기술에서는, 직경 방향에 있어서의 막의 에칭률의 분포에 국소적인 피크가 발생할 수 있다. 이 원인은, 수평 자계 성분의 강도와 수직 자계 성분의 강도가 대략 동일해지는 부위에 있어서의 자력선을 따라 전자의 가둠이 현저하게 발생하기 때문인 것으로 추측된다.
이러한 배경으로부터, 직경 방향에 있어서의 막의 에칭률의 분포의 제어성을 높이는 것이 필요해지고 있다. 직경 방향에 있어서의 막의 에칭률의 분포의 제어성을 높이기 위한 대책으로서는, 전자석을 배치할 수 있는 소정의 영역 내에, 보다 다수의 전자석을 배치하는 대책이 고려된다. 그러나, 이 대책에서는, 각 전자석을 배치하는 영역으로 허용되는 면적이 작아져, 각 전자석의 코일의 감김수가 적어진다. 감김수가 적은 전자석에 의해 발생되는 자계의 강도를 높이기 위해서는, 각 전자석의 코일에 공급되는 전류를 증가시킬 필요가 발생한다. 따라서, 직경 방향의 막의 에칭률의 분포의 제어성을 높이는 다른 대책이 필요하다.
일 양태에 있어서는, 플라즈마 처리 장치를 이용한 플라즈마 에칭 방법이 제공된다. 플라즈마 처리 장치는, 용량 결합형 플라즈마 처리 장치이며, 처리 용기, 가스 공급부, 배치대, 상부 전극 및 복수의 전자석을 구비하고 있다. 가스 공급부는, 처리 용기 내에 에칭용 처리 가스를 공급하도록 구성되어 있다. 배치대는, 처리 용기 내에 설치된 하부 전극을 포함하고 있다. 상부 전극은, 배치대의 상방에 설치되어 있다. 복수의 전자석은, 상부 전극 위에 설치되어 있다. 복수의 전자석은, 배치대의 중심을 연직 방향으로 통과하는 중심 축선에 대해 동축 형상으로 설치된 복수의 코일로 구성되어 있다. 혹은, 복수의 전자석은, 중심 축선 주위의 복수의 동심원을 따라 또한 방사 방향으로 배열되어 있고, 각 전자석은 연직 방향으로 연장되는 축선 주위에 설치되어 있다. 일 양태에 따른 플라즈마 에칭 방법은, (i) 배치대 상에 배치된 피처리체의 단일의 막에 대한 플라즈마 에칭을 위해서, 처리 가스의 플라즈마를 생성하는 공정과, (ⅱ) 처리 가스의 플라즈마를 생성하는 상기 공정의 실행 중에, 중심 축선에 대해 직경 방향에 있어서의 단일의 막의 에칭률의 분포를 변화시키도록, 복수의 전자석의 코일에 공급되는 전류를 제어하는 공정을 포함한다.
상기 방법에서는, 처리 가스의 플라즈마를 생성하는 공정의 실행 중에 복수의 전자석의 코일에 공급되는 전류가 제어됨으로써, 단일의 막의 직경 방향에 있어서의 에칭률의 분포가 변화한다. 따라서, 이 방법에서는, 단일의 막의 직경 방향에 있어서의 복수의 에칭률의 분포의 가산에 의한 에칭률의 분포가 초래된다. 즉, 단일의 막의 에칭 중에 복수의 전자석의 각각의 코일에 공급되는 전류가 고정되는 경우에는 얻을 수 없는, 직경 방향에 있어서의 에칭률의 분포를 얻을 수 있다. 그러므로, 이 방법은, 직경 방향의 막의 에칭률의 분포의 제어성이 우수하다.
일 실시형태에서는, 복수의 전자석의 코일에 공급되는 전류를 제어하는 상기 공정에 있어서, 제1 에칭률의 분포로 단일의 막을 에칭하도록, 복수의 전자석의 코일에 공급되는 전류를 설정하는 제1 공정과, 제1 에칭률의 분포와는 상이한 제2 에칭률의 분포로 단일의 막을 에칭하도록, 복수의 전자석의 코일에 공급되는 전류를 설정하는 제2 공정이 교대로 실행되어도 좋다.
일 실시형태에서는, 복수의 전자석의 코일에 공급되는 전류를 제어하는 상기 공정은, 단일의 막을, 직경 방향에 있어서의 복수의 상이한 에칭률의 분포로 순서대로 에칭하도록, 복수의 전자석의 코일에 공급되는 전류를 설정하는 복수의 공정을 포함하고 있어도 좋다. 또한, 복수의 공정을 포함하는 시퀀스가 반복되어도 좋다.
이상 설명한 바와 같이, 직경 방향의 막의 에칭률의 분포의 제어성이 높아진다.
도 1은 실시형태에 따른 플라즈마 에칭 방법에 이용하는 것이 가능한 플라즈마 처리 장치를 개략적으로 도시한 도면이다.
도 2는 도 1에 도시된 플라즈마 처리 장치의 복수의 전자석의 평면도이다.
도 3은 일 실시형태에 따른 플라즈마 에칭 방법을 도시한 흐름도이다.
도 4는 일례의 피처리체의 일부를 도시한 확대 단면도이다.
도 5는 도 3에 도시된 플라즈마 에칭 방법의 공정 ST2의 일 실시형태를 도시한 흐름도이다.
도 6은 도 3에 도시된 플라즈마 에칭 방법의 공정 ST2의 다른 실시형태를 도시한 흐름도이다.
도 7은 실시형태에 따른 플라즈마 에칭 방법에 이용하는 것이 가능한 다른 플라즈마 처리 장치를 개략적으로 도시한 도면이다.
도 8은 도 7에 도시된 플라즈마 처리 장치를 상방에서 본 상태를 도시한 평면도이다.
도 9는 실험예 1, 실험예 2, 및 비교 실험예 1에서 얻은 에칭률의 분포를 도시한 도면이다.
도 10은 에칭률의 예측값의 산출에 이용한 에칭률의 실측값의 분포를 도시한 도면이다.
도 11은 실험예 3에서 얻은 에칭률의 분포를 도시한 도면이다.
도 12는 실험에서 얻은 에칭률의 분포를 도시한 도면이다.
도 13은 시뮬레이션에서 구한 에칭률의 예측값의 분포를 도시한 도면이다.
이하, 도면을 참조하여 여러 가지 실시형태에 대해 상세히 설명한다. 한편, 각 도면에 있어서 동일 또는 상당 부분에 대해서는 동일한 부호를 붙이기로 한다.
먼저, 실시형태에 따른 플라즈마 에칭 방법에 이용하는 것이 가능한 플라즈마 처리 장치에 대해 설명한다. 도 1은 실시형태에 따른 플라즈마 에칭 방법에 이용하는 것이 가능한 플라즈마 처리 장치를 개략적으로 도시한 도면이다. 도 1에 도시된 플라즈마 처리 장치(10)는, 용량 결합형 플라즈마 처리 장치이다. 플라즈마 처리 장치(10)는, 처리 용기(12), 배치대(14), 상부 전극(16), 고주파 전원(18), 및 고주파 전원(20)을 구비하고 있다.
처리 용기(12)는, 대략 원통 형상을 갖고 있고, 그 내부에 처리 공간(S)을 제공하고 있다. 처리 공간(S)은, 배기 장치에 의해 감압 가능하게 되어 있다. 처리 용기(12) 내에는 배치대(14)가 설치되어 있다. 배치대(14)는, 베이스(14a) 및 정전 척(14b)을 포함하고 있다. 베이스(14a)는, 알루미늄과 같은 도전성의 부재로 구성되어 있고, 대략 원반 형상을 갖고 있다.
정전 척(14b)은 베이스(14a) 상에 설치되어 있다. 또한, 베이스(14a)의 상면의 둘레 가장자리 영역에는, 웨이퍼(W)의 에지를 둘러싸도록, 포커스 링(26)이 설치되어 있다. 정전 척(14b)은, 예컨대, 절연막의 내층으로서 설치된 전극을 가지며, 대략 원반 형상을 갖고 있다. 정전 척(14b)의 전극에는, 직류 전원으로부터 스위치를 통해 직류 전압이 인가되도록 되어 있다. 정전 척(14b)의 전극에 직류 전압이 인가되면, 정전 척(14b)은 정전력을 발생한다. 이 정전력에 의해, 정전 척(14b) 상에 배치된 피처리체(이하, 「웨이퍼(W)」라고 함)가 정전 척(14b)에 흡착된다. 이 정전 척(14b) 상에 웨이퍼(W)가 배치된 상태에서는, 상기 웨이퍼(W)의 중심은 배치대(14)의 중심, 또는 정전 척(14b)의 중심을 연직 방향으로 통과하는 중심 축선(Z) 상에 위치한다. 한편, 웨이퍼(W)는, 예컨대, 300 ㎜와 같은 직경을 가질 수 있다.
베이스(14a)는, 하부 전극을 구성하고 있다. 베이스(14a)에는, 플라즈마 생성용 제1 고주파를 발생하는 고주파 전원(18)이, 정합기(22)를 통해 접속되어 있다. 고주파 전원(18)은, 예컨대, 주파수 100 ㎒의 제1 고주파를 발생한다. 정합기(22)는, 고주파 전원(18)의 출력 임피던스와 부하측(하부 전극측)의 임피던스를 정합시키기 위한 정합 회로를 갖고 있다. 한편, 고주파 전원(18)은, 상부 전극(16)에 접속되어 있어도 좋다.
또한, 베이스(14a)에는, 이온 인입용 제2 고주파를 발생하는 고주파 전원(20)이, 정합기(24)를 통해 접속되어 있다. 고주파 전원(20)은, 예컨대, 주파수 3.2 ㎒의 제2 고주파를 발생한다. 정합기(24)는, 고주파 전원(20)의 출력 임피던스와 부하측(하부 전극측)의 임피던스를 정합시키기 위한 정합 회로를 갖고 있다.
배치대(14)의 상방에는, 처리 공간(S)을 통해 상기 배치대(14)와 대면하도록, 상부 전극(16)이 설치되어 있다. 상부 전극(16)은, 대략 원반 형상을 갖고 있다. 이 상부 전극(16)은, 샤워 헤드의 기능을 겸하고 있다. 일 실시형태에서는, 상부 전극(16)에는, 버퍼실(16a), 가스 라인(16b), 및 복수의 가스 구멍(16c)이 형성되어 있다. 버퍼실(16a)에는 복수의 가스 구멍(16c)이 접속되어 있다. 이들 가스 구멍(16c)은, 하방으로 연장되고, 처리 공간(S)을 향해 개구되어 있다.
또한, 버퍼실(16a)에는, 가스 라인(16b)의 일단이 접속되어 있다. 이 가스 라인(16b)에는, 밸브군(42) 및 유량 제어기군(44)을 통해 가스 소스군(40)이 접속되어 있다. 가스 소스군(40), 밸브군(42), 및 유량 제어기군(44)은, 처리 용기(12) 내에 에칭용 처리 가스를 공급하는 가스 공급부를 구성하고 있다. 가스 소스군(40)은 복수의 가스 소스를 포함하고 있고, 밸브군(42)은 복수의 밸브를 포함하고 있으며, 유량 제어기군(44)은 매스플로우 컨트롤러 또는 압력 제어식의 유량 제어기와 같은 복수의 유량 제어기를 포함하고 있다. 가스 소스군(40)의 복수의 가스 소스는 각각, 밸브군(42)의 대응하는 밸브 및 유량 제어기군(44)의 대응하는 유량 제어기를 통해, 가스 라인(16b)에 접속되어 있다.
플라즈마 처리 장치(10)의 가동 시에는, 가스 공급부로부터의 처리 가스가 처리 용기(12) 내에 공급된다. 또한, 배기 장치에 의해 처리 용기(12) 내의 공간의 압력이 감압된다. 또한, 고주파 전원(18)으로부터의 제1 고주파가 하부 전극[또는 상부 전극(16)]에 주어진다. 이에 의해, 처리 공간(S)에 있어서 처리 가스의 플라즈마가 생성된다. 그리고, 플라즈마 중에서 해리(解離)한 처리 가스를 구성하는 분자 또는 원자의 활성종에 의해, 웨이퍼(W)의 막이 에칭된다. 또한, 고주파 전원(20)으로부터 하부 전극에 주어지는 제2 고주파의 전력을 조정함으로써, 이온의 인입 정도를 조정하는 것이 가능하다.
또한, 플라즈마 처리 장치(10)는, 복수의 전자석(30)을 갖고 있다. 도 2는 도 1에 도시된 플라즈마 처리 장치의 복수의 전자석의 평면도이다. 도 2에서는, 처리 공간(S)측으로부터 연직 방향으로 본 복수의 전자석(30)의 평면도가 도시되어 있다. 도 1 및 도 2에 도시된 바와 같이, 복수의 전자석(30)은, 상부 전극(16), 즉, 처리 용기(12)의 천장부 위에 설치되어 있다. 복수의 전자석(30)은, 일례에서는, 전자석(31∼34)을 포함하고 있고, 코어 부재(50) 및 복수의 코일(61∼64)로 구성되어 있다.
코어 부재(50)는, 기둥 형상부(51), 복수의 원통부(52∼55), 및 베이스부(56)가 일체 형성된 구조를 갖고 있고, 자성 재료로 구성되어 있다. 베이스부(56)는, 대략 원반 형상을 갖고 있고, 그 중심 축선은 중심 축선(Z)에 일치하고 있다. 베이스부(56)의 하면으로부터는, 기둥 형상부(51) 및 복수의 원통부(52∼55)가 하방으로 연장되어 있다. 기둥 형상부(51)는, 대략 원기둥 형상을 갖고 있고, 그 중심 축선은 중심 축선(Z)에 대략 일치하고 있다. 이 기둥 형상부(51)의 반경(L1)은, 예컨대, 30 ㎜이다. 원통부(52∼55)는, 중심 축선(Z)에 대해 기둥 형상부(51)의 외측에 설치되어 있다.
원통부(52∼55)의 각각은, 연직 방향으로 연장되는 원통 형상을 갖고 있다. 원통부(52∼55)의 중심 축선은, 중심 축선(Z)에 대략 일치하고 있다. 즉, 원통부(52∼55)는, 동축 형상으로 설치되어 있다. 원통부(52)의 반경(L2), 원통부(53)의 반경(L3), 원통부(54)의 반경(L4), 및 원통부(55)의 반경(L5)은, 반경(L1)보다 크고, L2<L3<L4<L5의 관계를 갖는다. 예컨대, 반경(L2), 반경(L3), 반경(L4), 반경(L5)은 각각, 76 ㎜, 127 ㎜, 178 ㎜, 229 ㎜이다. 한편, 반경(L2)은 원통부(52)의 내주면과 외주면 사이의 직경 방향에 있어서의 중간 위치와 중심 축선(Z) 사이의 거리이고, 반경(L3)은 원통부(53)의 내주면과 외주면 사이의 직경 방향에 있어서의 중간 위치와 중심 축선(Z) 사이의 거리이며, 반경(L4)은 원통부(54)의 내주면과 외주면 사이의 직경 방향에 있어서의 중간 위치와 중심 축선(Z) 사이의 거리이고, 반경(L5)은 원통부(55)의 내주면과 외주면 사이의 직경 방향에 있어서의 중간 위치와 중심 축선(Z) 사이의 거리이다.
기둥 형상부(51)와 원통부(52) 사이에는, 홈이 형성되어 있다. 이 홈에는, 기둥 형상부(51)의 외주면을 따라 감겨진 코일(61)이 수용되어 있다. 원통부(52)와 원통부(53) 사이에도 홈이 형성되어 있고, 상기 홈에는, 원통부(52)의 외주면을 따라 감겨진 코일(62)이 수용되어 있다. 또한, 원통부(53)와 원통부(54) 사이에도 홈이 형성되어 있고, 상기 홈에는, 원통부(53)의 외주면을 따라 감겨진 코일(63)이 수용되어 있다. 또한, 원통부(54)와 원통부(55) 사이에도 홈이 형성되어 있고, 상기 홈에는, 원통부(54)의 외주면을 따라 감겨진 코일(64)이 수용되어 있다. 따라서, 코일(61∼64)은 중심 축선(Z)에 대해 동축 형상으로 설치되어 있다. 이들 코일(61∼64)의 각각의 양단은, 전류원(70)에 접속되어 있다. 전류원(70)으로부터의 코일(61∼64)의 각각에 대한 전류의 공급 및 공급 정지, 전류의 방향, 및 전류값은, 제어부(Cnt)로부터의 제어 신호에 의해 제어될 수 있다. 한편, 전류원(70)으로부터 코일(61∼64)에 공급되는 전류는, 한정되는 것은 아니지만, 예컨대, 직류 전류이다.
이 플라즈마 처리 장치(10)에 있어서는, 전자석(31)은, 코일(61) 및 기둥 형상부(51)로 구성되어 있다. 또한, 전자석(32)은, 코일(62), 기둥 형상부(51), 및 원통부(52)로 구성되어 있다. 전자석(33)은, 코일(63), 기둥 형상부(51), 및 원통부(52∼53)로 구성되어 있다. 또한, 전자석(34)은, 코일(63), 기둥 형상부(51), 및 원통부(52∼54)로 구성되어 있다.
복수의 전자석(30)은 각각, 중심 축선(Z)에 대해 축 대칭의 자계를 처리 용기(12) 내에 형성한다. 따라서, 처리 용기(12) 내에서는, 복수의 전자석(30)의 각각에 의해 형성되는 합성 자계가 형성된다. 이 합성 자계도, 중심 축선(Z)에 대해 축 대칭이다. 또한, 복수의 전자석(30)의 각각에 공급되는 전류를 제어함으로써, 중심 축선(Z)에 대해 직경 방향에 있어서 자계의 강도 분포(또는 자속 밀도)를 조정하는 것이 가능하다. 이에 의해, 플라즈마 처리 장치(10)는, 처리 용기(12) 내에 생성되는 플라즈마의 밀도의 직경 방향의 분포를 조정하여, 웨이퍼(W)의 막의 직경 방향에 있어서의 에칭률의 분포를 조정할 수 있다.
이하, 일 실시형태에 따른 플라즈마 에칭 방법에 대해 설명한다. 도 3은 일 실시형태에 따른 플라즈마 에칭 방법을 도시한 흐름도이다. 이하의 설명에서는, 플라즈마 처리 장치(10)를 이용하여 실시되는 경우를 예로 들어, 도 3에 도시된 플라즈마 에칭 방법에 대해 설명한다.
도 3에 도시된 방법(MT)은, 예컨대, 도 4에 도시된 웨이퍼(W)에 대해 실행될 수 있다. 도 4는 일례의 피처리체의 일부를 도시한 확대 단면도이다. 도 4에 도시된 웨이퍼(W)는, 기판(SB), 막(EL), 및 마스크(MK)를 갖는다. 막(EL)은, 기판(SB) 상에 형성되어 있다. 막(EL)은, 임의의 막일 수 있으나, 예컨대, 실리콘산화막이다. 막(EL) 상에는 마스크(MK)가 형성되어 있다. 마스크(MK)는, 막(EL)에 따라 선택되는 재료로 구성된다. 예컨대, 마스크(MK)는, 레지스트 마스크, 다결정 실리콘으로 구성된 마스크일 수 있다.
방법(MT)에서는, 이러한 웨이퍼(W)가 플라즈마 처리 장치(10)의 처리 용기(12) 내에 반입되어, 배치대(14) 상에 배치된다. 그리고, 웨이퍼(W)는 정전 척(14b)에 의해 유지된다.
그 후, 방법(MT)에서는, 공정 ST1이 실행된다. 공정 ST1에서는, 처리 가스의 플라즈마가 생성된다. 구체적으로는, 가스 소스군(40)으로부터의 처리 가스가 처리 용기(12) 내에 공급되고, 처리 용기(12) 내의 공간의 압력이 소정의 압력으로 설정된다. 또한, 고주파 전원(18)으로부터의 제1 고주파가 하부 전극에 공급된다. 이에 의해, 처리 용기(12) 내에서 처리 가스의 플라즈마가 생성된다. 또한, 처리 가스의 플라즈마로부터 이온을 인입하기 위해서, 제2 고주파가 고주파 전원(20)으로부터 하부 전극에 공급된다.
이어지는 공정 ST2에서는, 공정 ST1에 있어서의 처리 가스의 플라즈마의 생성 중에, 복수의 전자석(30)의 각각의 코일에 공급되는 전류가 제어된다. 한편, 공정 ST2의 실행 기간에 있어서는, 제1 고주파의 설정 전력 및 제2 고주파의 설정 전력은 일정할 수 있다.
이에 의해, 중심 축선(Z)에 대해 직경 방향에 있어서의 단일의 막(EL)의 에칭률의 분포가, 공정 ST2의 실행 기간 중에 변화한다. 따라서, 공정 ST2의 실행 기간 중에, 단일의 막(EL)의 직경 방향에 있어서의 복수의 에칭률의 분포의 가산에 의한 에칭률의 분포가 초래된다. 즉, 단일의 막(EL)의 에칭 중에 복수의 전자석(30)의 각각의 코일에 공급되는 전류가 일정한 경우에는 얻을 수 없는, 직경 방향에 있어서의 에칭률의 분포를 얻을 수 있다. 예컨대, 방법(MT)에 의하면, 단일의 막(EL)의 직경 방향의 에칭률의 변동을, 복수의 전자석(30)의 각각의 코일에 공급되는 전류가 고정되는 경우에 얻어지는 상기 막(EL)의 직경 방향의 에칭률의 변동보다, 저감하는 것이 가능해진다. 이와 같이, 방법(MT)은, 직경 방향의 막(EL)의 에칭률의 분포의 제어성이 우수하다.
이하, 공정 ST2에 관한 2가지 실시형태에 대해 설명한다. 도 5는 도 3에 도시된 플라즈마 에칭 방법의 공정 ST2의 일 실시형태를 도시한 흐름도이다. 도 5에 도시된 공정 ST2는, 공정 ST211 및 공정 ST212를 포함하고 있다. 공정 ST211에서는, 직경 방향에 있어서의 막(EL)의 에칭률의 분포로서, 제1 에칭률의 분포로 상기 막(EL)을 에칭하도록, 복수의 전자석(30)의 각각의 코일에 공급되는 전류가 제어된다. 이어지는 공정 ST212에서는, 직경 방향에 있어서의 막(EL)의 에칭률의 분포로서, 제1 에칭률과는 상이한 제2 에칭률의 분포로 상기 막(EL)을 에칭하도록, 복수의 전자석(30)의 각각의 코일에 공급되는 전류가 제어된다.
예컨대, 공정 ST211에서 얻어지는 직경 방향의 에칭률의 피크 위치와 공정 ST212에서 얻어지는 직경 방향의 에칭률의 피크 위치가 서로 상이한 위치가 되도록, 공정 ST211 및 공정 ST212의 각각에 있어서, 복수의 전자석(30)의 각각의 코일에 공급되는 전류가 제어된다.
도 5에 도시된 공정 ST2에서는, 각각이 공정 ST211 및 공정 ST212를 포함하는 시퀀스(SQ1)가 복수 회 실행된다. 즉, 공정 ST211 및 공정 ST212가 교대로 반복된다. 한편, 각 회의 시퀀스(SQ1)에 있어서의 공정 ST211의 실행 시간 길이와 공정 ST212의 실행 시간 길이는 동일해도 좋고, 상이해도 좋다. 각 회의 시퀀스(SQ1)에서의 공정 ST211의 실행 시간 길이 및 공정 ST212의 실행 시간 길이는, 예컨대, 5초 이하의 시간 길이로 설정될 수 있다.
그리고, 공정 ST213에서, 시퀀스(SQ1)가 소정 횟수 행해졌는지의 여부가 판단된다. 공정 ST213에서 시퀀스(SQ1)가 소정 횟수 행해지고 있지 않다고 판단되면, 시퀀스(SQ1)가 다시 실행된다. 한편, 공정 ST213에서, 시퀀스(SQ1)가 소정 횟수 행해지고 있는 것으로 판단되면, 공정 ST2는 종료한다.
이와 같이, 서로 상이한 에칭률의 분포를 초래하도록 복수의 전자석(30)의 각각의 코일에 공급되는 전류를 제어하는 2개의 공정을 교대로 반복함으로써, 단일의 막(EL)의 에칭 중에 복수의 전자석(30)의 각각의 코일에 공급되는 전류가 고정되는 경우에는 얻을 수 없는 직경 방향에 있어서의 에칭률의 분포를 얻을 수 있다.
도 6은 도 3에 도시된 플라즈마 에칭 방법의 공정 ST2의 다른 실시형태를 도시한 흐름도이다. 도 6에 도시된 공정 ST2는, 복수의 공정 ST22(1)∼ST22(N)을 포함하고 있다. 한편, 「N」은, 3 이상의 정수일 수 있다. 복수의 공정 ST22(1)∼ST22(N)에서는, 막(EL)을, 직경 방향에 있어서의 복수의 상이한 에칭률의 분포로 순서대로 에칭하도록, 복수의 전자석(30)의 각각의 코일에 공급되는 전류가 설정된다. 예컨대, 복수의 공정 ST22(1)∼ST22(N)이 순서대로 실행됨으로써, 직경 방향에 있어서의 막(EL)의 에칭률의 피크가 서서히 웨이퍼(W)의 에지측으로 이동하도록, 복수의 공정 ST22(1)∼ST22(N)의 각각에 있어서, 복수의 전자석(30)의 각각의 코일에 공급되는 전류가 설정된다.
도 6에 도시된 공정 ST2에서는, 각각이 복수의 공정 ST22(1)∼ST22(N)을 포함하는 시퀀스(SQ2)가 복수 회 실행된다. 한편, 각 회의 시퀀스(SQ2)에 있어서의 복수의 공정 ST22(1)∼ST22(N)의 각각의 실행 시간 길이는 동일해도 좋고, 상이해도 좋다.
그리고, 공정 ST223에서, 시퀀스(SQ2)가 소정 횟수 행해졌는지의 여부가 판단된다. 공정 ST223에서, 시퀀스(SQ2)가 소정 횟수 행해지고 있지 않다고 판단되면, 시퀀스(SQ2)가 다시 실행된다. 한편, 공정 ST223에서, 시퀀스(SQ2)가 소정 횟수 행해지고 있는 것으로 판단되면, 공정 ST2는 종료한다.
이와 같이, 복수의 상이한 에칭률의 분포를 초래하도록 복수의 전자석(30)의 각각의 코일에 공급되는 전류를 제어하는 복수의 공정을 실행하는 것에 의해서도, 단일의 막(EL)의 에칭 중에 복수의 전자석(30)의 각각의 코일에 공급되는 전류가 고정되는 경우에는 얻을 수 없는, 직경 방향에 있어서의 에칭률의 분포를 얻을 수 있다.
이하, 도 7 및 도 8을 참조하여, 방법(MT)의 실시에 이용할 수 있는 다른 플라즈마 처리 장치에 대해 설명한다. 도 7은 실시형태에 따른 플라즈마 에칭 방법에 이용하는 것이 가능한 다른 플라즈마 처리 장치를 개략적으로 도시한 도면이다. 도 8은 도 7에 도시된 플라즈마 처리 장치를 상방에서 본 상태를 도시한 평면도이다.
도 7 및 도 8에 도시된 플라즈마 처리 장치(10A)는, 복수의 전자석(30)을 대신하여 복수의 전자석(30A)을 구비하고 있는 점에서 플라즈마 처리 장치(10)와 상이하다. 복수의 전자석(30A)의 각각은, 코어(30a) 및 코일(30b)을 갖고 있다. 코어(30a)는, 원기둥 형상 코어이고, 연직 방향으로 연장되어 있다. 코일(30b)은, 코어(30a) 주위에 설치되어 있다. 즉, 코일(30b)은, 연직 방향으로 연장되는 축선 주위에 설치되어 있다.
복수의 전자석(30A)은, 중심 축선(Z) 주위의 복수의 동심원을 따라, 또한, 중심 축선(Z)에 대해 방사 방향(직경 방향)으로 배열되어 있다. 도 7 및 도 8에 도시된 예에서는, 복수의 전자석(30)은, 제1 군(31A), 제2 군(32A), 제3 군(33A), 제4 군(34A), 제5 군(35A)으로 나누어져 있고, 각 군은 몇 갠가의 전자석(30A)을 포함하고 있다. 제1 군(31A)은, 중심 축선(Z) 상 및 그 근방에 설치된 1 이상의 전자석(30A)을 포함할 수 있다. 도 7 및 도 8에 도시된 예에서는, 제1 군(31A)은, 중심 축선(Z) 상에 설치된 하나의 전자석(30A)을 포함하고 있다.
또한, 제2 군(32A), 제3 군(33A), 제4 군(34A), 제5 군(35A)의 각각은, 24개의 전자석(30A)을 포함하고 있다. 제2 군(32A)에 포함되는 복수의 전자석(30A)은, 반경(L2)의 원(C2) 상에 배열되어 있다. 제3 군(33A)에 포함되는 복수의 전자석(30A)은, 반경(L3)의 원(C3) 상에 배열되어 있다. 제4 군(34A)에 포함되는 복수의 전자석(30A)은, 반경(L4)의 원(C4) 상에 배열되어 있다. 제5 군(35A)에 포함되는 복수의 전자석(30A)은, 반경(L5)의 원(C5) 상에 배열되어 있다. 반경(L2), 반경(L3), 반경(L4), 및 반경(L5)은, L2<L3<L4<L5의 관계를 갖는다. 예컨대, 반경(L2), 반경(L3), 반경(L4), 반경(L5)은 각각, 76 ㎜, 127 ㎜, 178 ㎜, 229 ㎜이다.
복수의 전자석(30A)의 코일(30b)에는, 전류원(70)으로부터의 전류가 공급된다. 플라즈마 처리 장치(10A)에서는, 동일한 군에 속하는 복수의 전자석(30A)의 코일(30b)에는 동일 방향이며 또한 동일값의 전류가 공급된다. 복수의 전자석(30A)의 각각의 코일(30b)에 대한 전류의 공급 및 공급 정지, 전류의 방향, 및 전류값은, 제어부(Cnt)로부터의 제어 신호에 의해 제어될 수 있다. 한편, 전류원(70)으로부터 복수의 전자석(30A)의 각각의 코일(30b)에 공급되는 전류는, 한정되는 것은 아니지만, 예컨대, 직류 전류이다.
이 플라즈마 처리 장치(10A)에서는, 복수의 전자석(30A)에 의해, 중심 축선(Z)에 대해 축 대칭의 합성 자계가 처리 용기(12) 내에서 형성된다. 또한, 각 군의 전자석(30A)에 공급되는 전류를 제어함으로써, 직경 방향에 있어서 자계의 강도 분포(또는 자속 밀도)를 조정하는 것이 가능하다. 이에 의해, 플라즈마 처리 장치(10A)는, 처리 용기(12) 내에 생성되는 플라즈마의 밀도의 직경 방향의 분포를 조정하여, 웨이퍼(W)의 막의 직경 방향에 있어서의 에칭률의 분포를 조정할 수 있다. 따라서, 이 플라즈마 처리 장치(10A)도, 방법(MT)의 실시에 이용하는 것이 가능하다.
이하, 방법(MT)의 평가를 위해서 행한 실험예 및 시뮬레이션에 대해 설명한다.
[실험예 1 및 실험예 2]
실험예 1 및 실험예 2에서는, 실리콘산화막을 갖는 직경 300 ㎜의 웨이퍼를 준비하고, 플라즈마 처리 장치(10)를 이용하여 도 5의 공정 ST2를 포함하는 방법(MT)에 의해, 상기 실리콘산화막의 에칭을 행하였다. 이하, 실험예 1 및 실험예 2에 있어서의 각 공정의 조건을 나타낸다. 한편, 이하에 나타낸 조건에서는, 코일에 공급한 전류(전류값)를 코일의 기자력(起磁力)으로 나타내고 있다. 또한, 이하에 나타낸 조건에 있어서, 코일의 기자력이 음인 것은, 양의 기자력을 상기 코일에 발생시켰을 때에 상기 코일에 주어지는 전류와는 반대 방향의 전류가 상기 코일에 주어진 것을 나타내고 있다.
<실험예 1 및 실험예 2의 공정 ST1의 조건>
·처리 가스
N2 가스: 300 sccm
O2 가스: 15 sccm
·제1 고주파: 100 ㎒, 1800 W
·제2 고주파: 13.56 ㎒, 300 W
·처리 용기(12) 내의 압력: 20 mTorr(2.666 ㎩)
<실험예 1 및 실험예 2의 공정 ST211의 조건>
·코일(61)의 기자력: 0(AT)
·코일(62)의 기자력: 0(AT)
·코일(63)의 기자력: 764(AT)
·코일(64)의 기자력: -720(AT)
<실험예 1 및 실험예 2의 공정 ST212의 조건>
·코일(61)의 기자력: 1201(AT)
·코일(62)의 기자력: -543(AT)
·코일(63)의 기자력: 0(AT)
·코일(64)의 기자력: -374(AT)
<실험예 1의 공정 ST2의 조건>
각 시퀀스(SQ1)에 있어서의 공정 ST211의 실행 시간 길이: 5초
각 시퀀스(SQ1)에 있어서의 공정 ST212의 실행 시간 길이: 5초
시퀀스(SQ1)의 실행 횟수: 18회
<실험예 2의 공정 ST2의 조건>
각 시퀀스(SQ1)에 있어서의 공정 ST211의 실행 시간 길이: 2초
각 시퀀스(SQ1)에 있어서의 공정 ST212의 실행 시간 길이: 2초
시퀀스(SQ1)의 실행 횟수: 45회
또한, 비교를 위해서, 비교 실험 1을 행하였다. 비교 실험 1에서는, 실리콘산화막을 갖는 직경 300 ㎜의 웨이퍼를 준비하고, 플라즈마 처리 장치(10)를 이용하여 상기 실리콘산화막의 에칭을 행하였다. 비교 실험 1에서는, 실리콘산화막의 에칭 중에 코일(61∼64)에 대한 전류를 변화시키지 않았다. 이하에, 비교 실험 1의 조건을 나타낸다.
<비교 실험 1의 조건>
·처리 가스
N2 가스: 300 sccm
O2 가스: 15 sccm
·제1 고주파: 1800 W, 100 ㎒
·제2 고주파: 13.56 ㎒, 300 W
·코일(61)의 기자력: 0(AT)
·코일(62)의 기자력: 0(AT)
·코일(63)의 기자력: 736(AT)
·코일(64)의 기자력: -576(AT)
그리고, 실험예 1, 실험예 2, 및 비교 실험 1의 각각에 있어서, 웨이퍼의 직경을 따른 복수의 위치에 있어서의 실리콘산화막의 에칭률을 측정하여, 에칭률의 분포를 얻었다. 한편, 각 위치에 있어서의 에칭률은, 처리 전후의 실리콘산화막의 막 두께와 처리 시간으로부터 구하였다.
도 9의 (a)에, 실험예 1에서 얻은 실리콘산화막의 에칭률의 분포를 도시하고, 도 9의 (b)에, 실험예 2에서 얻은 실리콘산화막의 에칭률의 분포를 도시하며, 도 9의 (c)에 비교 실험예에서 얻은 실리콘산화막의 에칭률의 분포를 도시한다. 도 9의 (a), 도 9의 (b), 및 도 9의 (c)에서, 종축은 에칭률을 나타내고 있고, 횡축은 웨이퍼의 중심으로부터의 직경 방향에 있어서의 거리를 나타내고 있다. 거리의 부호(양 및 음)는, 웨이퍼의 중심에 대한 상기 웨이퍼의 직경을 따른 방향을 나타내고 있고, 양의 부호와 음의 부호에 의해 나타나는 방향은 서로 반대 방향이다. 또한, 도 9의 (a) 및 도 9의 (b)에 나타낸 실측값은, 실험예 1 및 실험예 2에서 얻은 에칭률의 값이다. 또한, 도 9의 (a) 및 도 9의 (b)에 나타낸 예측값은, 계산에 의해 구한 에칭률이다. 구체적으로, 도 9의 (a) 및 도 9의 (b)에 있어서의 예측값은, 실험예 1 및 실험예 2의 공정 ST1의 조건과 동일한 조건으로 플라즈마를 생성하고, 상기 플라즈마의 생성 중에, 코일(61∼64)의 전류값을 실험예 1 및 실험예 2의 공정 ST211의 상기 조건으로 고정한 실험에 의해 얻은 에칭률의 실측값[도 10의 (a) 참조]과, 실험예 1 및 실험예 2의 공정 ST1의 조건과 동일한 조건으로 플라즈마를 생성하고, 상기 플라즈마의 생성 중에, 코일(61∼64)의 전류값을 실험예 1 및 실험예 2의 공정 ST212의 상기 조건으로 고정한 실험에 의해 얻은 에칭률의 실측값[도 10의 (b) 참조]을 가산함으로써 구한 값이다.
비교 실험예 1에서 코일(61∼64)에 공급한 전류는, 균일한 에칭률의 분포가 얻어지도록 최적화한 전류값을 갖는 전류였으나, 도 9의 (c)에 도시된 바와 같이, 비교 실험예 1의 에칭률의 분포는, 웨이퍼의 중심으로부터 약 75 ㎜의 위치에 있어서 국소적인 피크를 갖고 있었다. 한편, 비교 실험예 1의 에칭률의 평균값은 5.1 ㎚이고, 상기 비교 실험예 1의 에칭률은, 상기 평균값에 대해 ±6.3%의 변동을 갖고 있었다.
한편, 도 9의 (a) 및 도 9의 (b)에 도시된 바와 같이, 실험예 1 및 실험예 2의 에칭률의 분포에서는, 국소적인 피크가 억제되어 있었다. 즉, 실험예 1 및 실험예 2에서는, 처리 가스의 플라즈마의 생성 중에 복수의 전자석의 코일에 공급되는 전류가 고정되는 경우에는 얻어지지 않는 에칭률의 분포가 얻어졌다. 한편, 실험예 1의 에칭률의 평균값은 5.4 ㎚이고, 상기 실험예 1의 에칭률은, 상기 평균값에 대해 ±4.3%의 변동을 갖고 있었다. 또한, 실험예 2의 에칭률의 평균값은 5.5 ㎚이고, 상기 실험예 2의 에칭률은, 상기 평균값에 대해 ±4.4%의 변동을 갖고 있었다. 따라서, 실험예 1 및 실험예 2의 에칭률은, 비교 실험예 1의 에칭률에 비해, 균일한 것이 확인되었다. 또한, 도 9의 (a) 및 도 9의 (b)에 도시된 바와 같이, 실험예 1 및 실험예 2에서 얻은 에칭률의 실측값은, 계산에 의해 구한 예측값에 양호하게 정합하고 있었다.
(실험예 3)
실험예 3에서는, 실리콘산화막을 갖는 직경 300 ㎜의 웨이퍼를 준비하고, 플라즈마 처리 장치(10)를 이용하여 도 5의 공정 ST2를 포함하는 방법(MT)에 의해 상기 실리콘산화막의 에칭을 행하였다. 이하, 실험예 3에 있어서의 각 공정의 조건을 나타낸다. 한편, 전술한 실험예 1 및 실험예 2의 각각에서는, 공정 ST211의 실행 시간 길이와 공정 ST212의 실행 시간 길이는 서로 동일하였으나, 이하에 나타낸 바와 같이, 실험예 3에서는, 공정 ST211의 실행 시간 길이와 공정 ST212의 실행 시간 길이는 서로 상이하였다.
<실험예 3의 공정 ST1의 조건>
·처리 가스
N2 가스: 300 sccm
O2 가스: 15 sccm
·제1 고주파: 100 ㎒, 600 W
·제2 고주파: 13.56 ㎒, 4500 W
·처리 용기(12) 내의 압력: 20 mTorr(2.666 ㎩)
<실험예 3의 공정 ST211의 조건>
·코일(61)의 기자력: 0(AT)
·코일(62)의 기자력: 0(AT)
·코일(63)의 기자력: 0(AT)
·코일(64)의 기자력: 432(AT)
<실험예 3의 공정 ST212의 조건>
·코일(61)의 기자력: 283(AT)
·코일(62)의 기자력: 238(AT)
·코일(63)의 기자력: 198(AT)
·코일(64)의 기자력: 115(AT)
<실험예 1의 공정 ST2의 조건>
각 시퀀스(SQ1)에 있어서의 공정 ST211의 실행 시간 길이: 2초
각 시퀀스(SQ1)에 있어서의 공정 ST212의 실행 시간 길이: 1초
시퀀스(SQ1)의 실행 횟수: 10회
그리고, 실험예 3에서는, 웨이퍼의 직경을 따른 복수의 위치에서의 실리콘산화막의 에칭률을 측정하여, 상기 실리콘산화막의 에칭률의 분포를 얻었다. 그 결과를 도 11에 도시한다. 도 11에 도시된 바와 같이, 공정 ST211의 실행 시간 길이와 공정 ST212의 실행 시간 길이를 상이하게 한 실험예 3에서도, 국소적인 피크가 억제된 에칭률의 분포가 얻어졌다. 즉, 실험예 3에서도, 처리 가스의 플라즈마의 생성 중에 복수의 전자석의 코일에 공급되는 전류가 고정되는 경우에는 얻어지지 않는 에칭률의 분포가 얻어졌다. 한편, 실험예 3의 에칭률의 평균값은 24.2 ㎚이고, 상기 실험예 3의 에칭률은, 상기 평균값에 대해 ±3.4%의 변동을 갖고 있었다.
[시뮬레이션]
실리콘산화막을 갖는 직경 300 ㎜의 6개의 웨이퍼를 준비하고, 플라즈마 처리 장치(10)를 이용하여 실리콘산화막의 에칭을 행하였다. 구체적으로는, 코일(61∼64)의 전류에 관한 제1∼제6 설정하에서, 6개의 웨이퍼의 실리콘산화막을 에칭하였다. 이하에, 실리콘산화막의 에칭에 관한 조건을 나타낸다.
·처리 가스
N2 가스: 300 sccm
O2 가스: 15 sccm
·제1 고주파: 100 ㎒, 600 W
·제2 고주파: 13.56 ㎒, 300 W
·처리 용기(12) 내의 압력: 20 mTorr(2.666 ㎩)
·제1 설정
코일(61)의 기자력: 1272(AT)
코일(62)의 기자력: 0(AT)
코일(63)의 기자력: 0(AT)
코일(64)의 기자력: 0(AT)
·제2 설정
코일(61)의 기자력: 707(AT)
코일(62)의 기자력: 340(AT)
코일(63)의 기자력: 0(AT)
코일(64)의 기자력: 0(AT)
·제3 설정
코일(61)의 기자력: 0(AT)
코일(62)의 기자력: 679(AT)
코일(63)의 기자력: 0(AT)
코일(64)의 기자력: 0(AT)
·제4 설정
코일(61)의 기자력: 0(AT)
코일(62)의 기자력: 340(AT)
코일(63)의 기자력: 283(AT)
코일(64)의 기자력: 0(AT)
·제5 설정
코일(61)의 기자력: 0(AT)
코일(62)의 기자력: 0(AT)
코일(63)의 기자력: 764(AT)
코일(64)의 기자력: 0(AT)
·제6 설정
코일(61)의 기자력: 0(AT)
코일(62)의 기자력: 0(AT)
코일(63)의 기자력: 0(AT)
코일(64)의 기자력: 807(AT)
도 12의 (a) 내지 도 12의 (f)에, 제1∼제6 설정을 이용하여 얻은 실리콘산화막의 에칭률(실측값)의 분포를 도시한다. 전류를 부여하는 코일을 코일(61)∼코일(64) 중 중심측의 코일로부터 외측의 코일로 변경하면, 도 12의 (a) 내지 도 12의 (f)에 도시된 바와 같이, 에칭률의 피크의 위치를 웨이퍼의 중심 근방으로부터 에지측으로 이동시키는 것이 가능하였다.
그리고, 도 6에 도시된 공정 ST2의 시뮬레이션에 있어서, 에칭률의 예측값의 분포를 구하였다. 구체적으로는, 제1 설정으로의 4초간의 공정 ST22(1), 제2 설정으로의 4초간의 공정 ST22(2), 제3 설정으로의 4초간의 공정 ST22(3), 제4 설정으로의 15초간의 공정 ST22(4), 제5 설정으로의 15초간의 공정 ST22(5), 및 제6 설정으로의 18초간의 공정 ST22(6)을 순서대로 실행했을 때의 웨이퍼의 각 위치에 있어서의 실리콘산화막의 에칭률의 예측값을, 제1∼제6 설정을 이용하여 얻은 웨이퍼의 각 위치에 있어서의 전술한 실리콘산화막의 에칭률(실측값)의 가중(weighting) 가산에 의해 구하였다. 한편, 가중 가산에서는, 공정 ST22(1)∼공정 ST22(6)의 에칭률(실측값)에, 공정 ST22(1)∼공정 ST22(6) 각각의 처리 시간에 따른 가중치(weight)를 곱하였다. 이 시뮬레이션에 의해 얻은 에칭률의 예측값의 분포를, 도 13에 도시한다. 도 13에 도시된 바와 같이, 시뮬레이션에 의하면, 도 6에 도시된 공정 ST2에 의해, 균일한 에칭률의 분포가 얻어지는 것이 확인되었다. 한편, 전술한 실험예 1 및 실험예 2에 있어서의 에칭률의 실측값과 예측값의 관계에 의하면, 에칭률의 실측값의 가산에 의해 얻어지는 예측값은, 실제로 공정 ST2를 실행한 경우에 얻어지는 에칭률의 실측값에 양호하게 정합하는 것으로 추측된다.
10: 플라즈마 처리 장치 12: 처리 용기
14: 배치대 16: 상부 전극
18: 고주파 전원 20: 고주파 전원
30: 전자석 31∼34: 전자석
50: 코어 부재 61∼64: 코일
Cnt: 제어부

Claims (23)

  1. 처리 공간을 갖는 처리 용기와,
    상기 처리 용기 내에 배치되는 배치대와,
    상기 처리 공간에 있어서 플라즈마를 생성하기 위해서 고주파를 발생하도록 구성되는 고주파 전원과,
    상기 처리 공간의 위쪽에 배치되는 적어도 하나의 전자석으로서, 상기 적어도 하나의 전자석은 제1 전자석을 포함하는, 적어도 하나의 전자석과,
    상기 제1 전자석에 제1 전류를 공급하도록 구성되는 전류원으로서, 상기 제1 전류는 제1 상태에 있어서 제1 전류값을 가지고, 제2 상태에 있어서 제2 전류값을 가지며, 상기 제2 전류값의 절대값은 상기 제1 전류값의 절대값보다 큰, 전류원
    을 구비하는 플라즈마 처리 장치.
  2. 제1항에 있어서, 상기 제1 전류값은 제로인 플라즈마 처리 장치.
  3. 제2항에 있어서, 상기 제2 전류값은 정극성을 갖는 플라즈마 처리 장치.
  4. 제2항에 있어서, 상기 제2 전류값은 부극성을 갖는 플라즈마 처리 장치.
  5. 제3항에 있어서, 상기 적어도 하나의 전자석은 상기 제1 전자석을 둘러싸는 제2 전자석을 포함하고,
    상기 전류원은 상기 제2 전자석에 제2 전류를 공급하도록 구성되고,
    상기 제2 전류는 상기 제1 상태에 있어서 제3 전류값을 가지고, 상기 제2 상태에 있어서 제4 전류값을 가지며, 상기 제4 전류값의 절대값은 상기 제3 전류값의 절대값보다 큰 플라즈마 처리 장치.
  6. 제5항에 있어서, 상기 제3 전류값은 제로인 플라즈마 처리 장치.
  7. 제6항에 있어서, 상기 제4 전류값은 부극성을 갖는 플라즈마 처리 장치.
  8. 제6항에 있어서, 상기 제4 전류값은 정극성을 갖는 플라즈마 처리 장치.
  9. 제7항에 있어서, 상기 적어도 하나의 전자석은 상기 제2 전자석을 둘러싸는 제3 전자석을 포함하고,
    상기 전류원은 상기 제3 전자석에 제3 전류를 공급하도록 구성되고,
    상기 제3 전류는 상기 제1 상태에 있어서 제5 전류값을 가지고, 상기 제2 상태에 있어서 제6 전류값을 가지며, 상기 제6 전류값의 절대값은 상기 제5 전류값의 절대값보다 작은 플라즈마 처리 장치.
  10. 제9항에 있어서, 상기 제6 전류값은 제로인 플라즈마 처리 장치.
  11. 제7항에 있어서, 상기 적어도 하나의 전자석은 상기 제2 전자석을 둘러싸는 제3 전자석을 포함하고,
    상기 전류원은 상기 제3 전자석에 제3 전류를 공급하도록 구성되고,
    상기 제3 전류는 상기 제1 상태에 있어서 제5 전류값을 가지고, 상기 제2 상태에 있어서 제6 전류값을 가지며, 상기 제6 전류값의 절대값은 상기 제5 전류값의 절대값보다 큰 플라즈마 처리 장치.
  12. 제11항에 있어서, 상기 제5 전류값은 제로인 플라즈마 처리 장치.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서, 상기 적어도 하나의 전자석은 상기 제3 전자석을 둘러싸는 제4 전자석을 포함하고,
    상기 전류원은 상기 제4 전자석에 제4 전류를 공급하도록 구성되고,
    상기 제4 전류는 상기 제1 상태에 있어서 제7 전류값을 가지고, 상기 제2 상태에 있어서 제8 전류값을 가지며, 상기 제8 전류값의 절대값은 상기 제7 전류값의 절대값보다 작은 플라즈마 처리 장치.
  14. 제13항에 있어서, 상기 제7 전류값 및 상기 제8 전류값은 부극성을 갖는 플라즈마 처리 장치.
  15. 제13항에 있어서, 상기 제7 전류값 및 상기 제8 전류값은 정극성을 갖는 플라즈마 처리 장치.
  16. 처리 공간을 갖는 처리 용기와,
    상기 처리 용기 내에 배치되는 배치대와,
    상기 처리 공간에 있어서 플라즈마를 생성하기 위해서 고주파를 발생하도록 구성되는 고주파 전원과,
    상기 처리 공간의 위쪽에 배치되는 적어도 하나의 전자석으로서, 상기 적어도 하나의 전자석은 제1 전자석을 포함하는, 적어도 하나의 전자석과,
    상기 제1 전자석에 제1 전류를 공급하도록 구성되는 전류원으로서, 상기 제1 전류는 제1 상태에 있어서 제1 전류값을 가지고, 제2 상태에 있어서 상기 제1 전류값과는 다른 제2 전류값을 갖는, 전류원
    을 구비하는 플라즈마 처리 장치.
  17. 제16항에 있어서, 상기 제2 전류값의 절대값은 상기 제1 전류값의 절대값보다 작은 플라즈마 처리 장치.
  18. 제17항에 있어서, 상기 배치대 상에 놓인 웨이퍼를 둘러싸도록 배치되는 포커스 링을 더 구비하고,
    상기 제1 전자석은, 상기 포커스 링과 세로 방향으로 중복되도록 배치되는 플라즈마 처리 장치.
  19. 제16항 내지 제18항 중 어느 한 항에 있어서, 상기 제2 전류값은 제로인 플라즈마 처리 장치.
  20. 제19항에 있어서, 상기 제1 전류값은 정극성을 갖는 플라즈마 처리 장치.
  21. 제17항에 있어서, 상기 배치대 상에 놓인 웨이퍼를 둘러싸도록 배치되는 포커스 링을 더 구비하고,
    상기 제1 전자석은, 평면에서 볼 때 상기 배치대 상에 놓인 웨이퍼보다 외측에 위치하도록 배치되는 플라즈마 처리 장치.
  22. 제21항에 있어서, 상기 제1 전류값 및 상기 제2 전류값은 부극성을 갖는 플라즈마 처리 장치.
  23. 제21항에 있어서, 상기 제1 전류값 및 상기 제2 전류값은 정극성을 갖는 플라즈마 처리 장치.
KR1020240009580A 2015-10-09 2024-01-22 플라즈마 에칭 방법 KR20240014096A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2015200877A JP6516649B2 (ja) 2015-10-09 2015-10-09 プラズマエッチング方法
JPJP-P-2015-200877 2015-10-09
KR1020160129760A KR102630512B1 (ko) 2015-10-09 2016-10-07 플라즈마 에칭 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020160129760A Division KR102630512B1 (ko) 2015-10-09 2016-10-07 플라즈마 에칭 방법

Publications (1)

Publication Number Publication Date
KR20240014096A true KR20240014096A (ko) 2024-01-31

Family

ID=58499854

Family Applications (3)

Application Number Title Priority Date Filing Date
KR1020160129760A KR102630512B1 (ko) 2015-10-09 2016-10-07 플라즈마 에칭 방법
KR1020240009580A KR20240014096A (ko) 2015-10-09 2024-01-22 플라즈마 에칭 방법
KR1020240009581A KR20240014562A (ko) 2015-10-09 2024-01-22 플라즈마 에칭 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020160129760A KR102630512B1 (ko) 2015-10-09 2016-10-07 플라즈마 에칭 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020240009581A KR20240014562A (ko) 2015-10-09 2024-01-22 플라즈마 에칭 방법

Country Status (4)

Country Link
US (1) US9978566B2 (ko)
JP (1) JP6516649B2 (ko)
KR (3) KR102630512B1 (ko)
TW (2) TWI747844B (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6516649B2 (ja) * 2015-10-09 2019-05-22 東京エレクトロン株式会社 プラズマエッチング方法
CN108165927B (zh) * 2018-01-03 2020-03-31 京东方科技集团股份有限公司 掩膜版的吸附装置及吸附方法、蒸镀设备及蒸镀方法
US12020898B2 (en) 2019-09-09 2024-06-25 Tokyo Electron Limited Plasma processing system and method of processing substrate
JP2021125504A (ja) * 2020-02-03 2021-08-30 株式会社アルバック プラズマエッチング方法及びプラズマエッチング装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014158005A (ja) 2013-01-21 2014-08-28 Tokyo Electron Ltd 多層膜をエッチングする方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5932488A (en) * 1996-02-09 1999-08-03 Citizen Watch Co., Ltd. Method of dry etching
KR20010080572A (ko) * 1998-11-26 2001-08-22 가나이 쓰토무 드라이 에칭 장치 및 드라이 에칭 방법
JP4601439B2 (ja) * 2005-02-01 2010-12-22 株式会社日立ハイテクノロジーズ プラズマ処理装置
US20090250432A1 (en) * 2008-04-07 2009-10-08 Hoffman Daniel J Method of controlling plasma distribution uniformity by time-weighted superposition of different solenoid fields
JP6018757B2 (ja) * 2012-01-18 2016-11-02 東京エレクトロン株式会社 基板処理装置
JP5650281B2 (ja) * 2013-06-15 2015-01-07 東京エレクトロン株式会社 プラズマ処理方法、及びプラズマ処理装置
JP6317139B2 (ja) * 2014-03-04 2018-04-25 東京エレクトロン株式会社 プラズマ処理装置のクリーニング方法及びプラズマ処理装置
JP6516649B2 (ja) 2015-10-09 2019-05-22 東京エレクトロン株式会社 プラズマエッチング方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014158005A (ja) 2013-01-21 2014-08-28 Tokyo Electron Ltd 多層膜をエッチングする方法

Also Published As

Publication number Publication date
KR20240014562A (ko) 2024-02-01
TWI795972B (zh) 2023-03-11
TWI747844B (zh) 2021-12-01
US20170103877A1 (en) 2017-04-13
JP6516649B2 (ja) 2019-05-22
KR102630512B1 (ko) 2024-01-26
TW201724255A (zh) 2017-07-01
JP2017073518A (ja) 2017-04-13
KR20170042489A (ko) 2017-04-19
US9978566B2 (en) 2018-05-22
TW202209484A (zh) 2022-03-01

Similar Documents

Publication Publication Date Title
KR20240014096A (ko) 플라즈마 에칭 방법
KR102147200B1 (ko) 다층막을 에칭하는 방법
US9390943B2 (en) Substrate processing apparatus
KR20130139982A (ko) 자기장을 형성하기 위한 장치 및 그 이용 방법들
WO2015155972A1 (ja) プラズマ処理方法及びプラズマ処理装置
CN109559987B (zh) 等离子体处理方法
KR20190049589A (ko) 플라즈마 처리 장치
JP7503422B2 (ja) プラズマ処理装置及び基板を処理する方法
US11450515B2 (en) Plasma processing apparatus
WO2015133071A1 (ja) プラズマ処理装置のクリーニング方法及びプラズマ処理装置
US10784090B2 (en) Plasma processing device and semiconductor device production method
US12020898B2 (en) Plasma processing system and method of processing substrate
US10699882B2 (en) Semiconductor manufacturing apparatus and method of manufacturing semiconductor device
KR20080060834A (ko) 플라즈마 처리 장치
US20150294839A1 (en) Plasma processing apparatus and plasma processing method
KR100739959B1 (ko) 반도체 장치 제조용 식각 챔버
JP2018022899A (ja) プラズマ処理装置及びプラズマ処理方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal