JP5997567B2 - モータ制御装置及び空気調和機 - Google Patents

Description

本発明は、インバータ回路を用いてモータの駆動制御を行うモータ制御装置及び空気調和機に関する。

負荷としてモータを搭載した電車や自動車並びに空気調和機等の機器では、昨今の地球環境保全の要請から、省資源、省エネルギーを強く求められるようになってきた。こうした要求を満たすために、直流電力を三相交流電力に変換する三相インバータ回路（単に、インバータ回路ともいう）の損失を改善する様々な技術が提案されている。

インバータ回路内の６つのスイッチング素子（単に、素子ともいう）には、ＩＧＢＴ（Insulated-Gate- Bipolar-Transistor）を用いることが一般的である。しかし、インバータ回路の定常期間動作時の定常損失改善のため、上下アームのうち片側アームの３素子をＩＧＢＴではなく、定常損失の小さいＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）を使用する技術が提案されている。

定常損失の小さいＭＯＳＦＥＴとして、スーパー・ジャンクション・ＭＯＳＦＥＴ（以下、ＳＪ−ＭＯＳという）がある。このＳＪ−ＭＯＳは、当該ＳＪ−ＭＯＳの寄生ダイオードで発生する逆回復電流が大きいという特性がある。これは、通常ＩＧＢＴにおいて逆並列接続された還流ダイオードに用いられるＦＲＤ（Fast-Recovery-Diode）の逆回復電流と比較しても大きい。通常、下アーム側スイッチング素子の還流ダイオードが還流モード中に、上アーム側スイッチング素子がスイッチング動作を行うことで、それまで還流ダイオードの順方向とは逆に電圧がバイアスされる。このため、還流ダイオードに逆回復電流が発生し、上下アームに短絡電流が発生する。

例えば、インバータ回路の上アーム側にＩＧＢＴ、下アーム側にＩＧＢＴと特性の異なる素子、例えばＳＪ−ＭＯＳを配置した場合、下アーム側の寄生ダイオードが還流モード中に上アームのＩＧＢＴがスイッチングした場合、上下アームに大きな短絡電流が流れてしまう。これは、ＳＪ−ＭＯＳの寄生ダイオードで発生する逆回復電流が大きいという特性に起因している。

そこで、逆回復電流を抑制する技術として、例えば特許文献１に示されるように、インバータ回路内の上下アームの素子の内、何れか一方にＭＯＳＦＥＴを配置し、ＭＯＳＦＥＴの寄生ダイオードに還流電流が流れているとき、対となる他方の素子がオンする前に、ＭＯＳＦＥＴを駆動する電圧よりも低い逆電圧を還流ダイオードに印加して、逆回復電流を抑制する、という逆電圧印加回路に関する技術が提案されている。

特許第４３００２０９号公報

しかし、特許文献１においては、逆電圧印加回路を実現するために、半導体素子やコンデンサ及び抵抗器等の回路部品の点数が多くなってしまい、また、逆電圧印加回路を動作させるための制御が複雑になってしまうという問題がある。
本発明は、このような事情に鑑みてなされたものであり、インバータ回路の上アームと下アームとに特性の異なるスイッチング素子を配設した際に、回路部品点数の増加や回路動作制御の複雑化を招かないように、片側アーム素子のスイッチング時に発生する逆回復電流を抑制することができるモータ制御装置及び空気調和機を提供することを目的とする。

上記課題を解決するために、本発明は、直流電力を交流電力に変換し、この変換された交流電力でモータの駆動制御を行うインバータ回路を備え、前記インバータ回路は、前記直流電力が供給される正負の母線間の上アーム及び下アームに接続され、上下で１対を成す第ｎ及び第ｍスイッチング素子を３対有し、この３対の第ｎ及び第ｍスイッチング素子間が前記モータの動力線に接続され、全ての対となる第ｎ及び第ｍスイッチング素子が互いに異なる特性を有し、且つ、前記第ｎ及び第ｍスイッチング素子はゲートを有し、各々の前記ゲートにはゲート抵抗値を発生させるゲート回路が接続され、前記第ｍスイッチング素子はセルフターンオン現象が発生し得る素子であり、前記第ｍスイッチング素子に接続された前記ゲート回路の前記ゲート抵抗値は、オン時およびオフ時において一定であり、前記第ｎスイッチング素子に接続された前記ゲート回路は、オフ時のゲート抵抗値よりもオン時のゲート抵抗値を高くするようにした。

本発明によれば、インバータ回路の上アームと下アームとに特性の異なるスイッチング素子を配設した際に、回路部品点数の増加や回路動作制御の複雑化を招かないように、片側アーム素子のスイッチング時に発生する逆回復電流を抑制することができるモータ制御装置及び空気調和機を提供することができる。

本発明の第１実施形態に係るモータ制御装置の構成を示す回路図である。 第１実施形態に係るモータ制御装置のモータ制御部の一構成例を示すブロック図である。 第１実施形態に係るモータ制御装置の第１及び第２のスイッチング素子であるＩＧＢＴ及びＭＯＳＦＥＴのゲート回路の構成を示す図である。 縦軸にコレクタ電流Ｉｃ、横軸に時間ｔを示し、下アーム素子が還流モード時に上アーム素子がオンした際のコレクタ電流Ｉｃを、上アーム素子のオン時のゲート抵抗値の大きさ毎に表した図である。 縦軸にコレクタ電流Ｉｃ、横軸に時間ｔを示し、下アーム素子が還流モード時に上アーム素子がオンした際のコレクタ電流Ｉｃを、下アーム素子のゲート抵抗値の大きさ毎に表した図である。 縦軸にコレクタ電流Ｉｃ、横軸に時間ｔを示し、下アーム素子が還流モード時に上アーム素子がオンした際のコレクタ電流Ｉｃと、上アーム素子のコレクタ−エミッタ間電圧の波形とを、時定数の比に応じて示した図である。 第１実施形態に係るモータ制御装置の第１及び第２のスイッチング素子であるＩＧＢＴ及びＭＯＳＦＥＴのゲート回路の構成を示す図であり、ＭＯＳＦＥＴのゲート回路は抵抗を２つとダイオードを１つ使用して構成した図である。 上アーム素子を駆動制御する駆動制御信号のドライブ信号と、下アーム素子を駆動制御する駆動制御信号のドライブ信号とを表す波形図である。 本発明の第２実施形態に係るモータ制御装置の構成を示す回路図である。

以下、本発明の実施形態を、図面を参照して説明する。
＜第１実施形態＞
図１は、本発明の第１実施形態に係るモータ制御装置１００の構成を示す回路図である。このモータ制御装置１００を、三相インバータ回路２Ａを用いて三相同期モータ４の駆動制御を行う場合を例に挙げて説明する。

モータ制御装置１００は、直流電源１と、ＰＷＭ（Pulse Width Modulation）制御により三相同期モータ４の駆動制御を行う三相インバータ回路（単に、インバータ回路ともいう）２Ａと、電流検出部５と、直流電圧検出部６と、モータ制御部７と、インバータ駆動部８とを備えて構成されている。直流電源１は、本例では蓄電池とするが、この他、出力直流電圧を制御可能なコンバータ回路（図示せず）等を採用してもよい。

インバータ回路２Ａは、インバータ駆動部８から出力されるパルス幅変調波信号（ＰＷＭ信号）である駆動制御信号ｄｓに基き、直流電源１から供給される直流電力を、Ｕ相・Ｖ相・Ｗ相の擬似正弦波である三相交流電力に変換し、この変換された三相交流電力で三相同期モータ（単に、モータともいう）４の駆動制御を行うものであり、第１〜第６のスイッチング素子（単に、素子ともいう）１１，１２，１３，１４，１５，１６を備えている。

これらスイッチング素子１１〜１６は、直流電源１の正極側に接続された直流母線ＰＬと、負極側に接続された直流母線ＮＬとの間の上下アームに接続されている。上アームには第１，第３，第５のスイッチング素子（第ｎスイッチング素子）１１，１３，１５としてＩＧＢＴが接続され、下アームには第２，第４，第６スイッチング素子（第ｍスイッチング素子）１２，１４，１６として低消費電力のＭＯＳＦＥＴが接続されている。つまり、上アームと下アームとで特性の異なるスイッチング素子が接続されている。
なお、上アームのスイッチング素子１１，１３，１５を、ＩＧＢＴ１１，１３，１５又は上アーム素子１１，１３，１５とも表現し、下アームのスイッチング素子１２，１４，１６を、ＭＯＳＦＥＴ１２，１４，１６又は下アーム素子１２，１４，１６とも表現する。

第１のＩＧＢＴ１１及び第２のＭＯＳＦＥＴ１２は、正負の直流母線ＰＬ，ＮＬ間に、第１の接続点Ｎｄ１を介して直列接続されており、第１のＩＧＢＴ１１のコレクタ−エミッタ間には還流ダイオード２１が逆並列接続され、第２のＭＯＳＦＥＴ１２のドレイン−ソース間には寄生ダイオード２２が逆並列接続されている。第１の接続点Ｎｄ１は、モータ４のＵ相動力線に接続されている。

第３のＩＧＢＴ１３及び第４のＭＯＳＦＥＴ１４は、正負の直流母線ＰＬ，ＮＬ間に、第２の接続点Ｎｄ２を介して直列接続されており、第３のＩＧＢＴ１３のコレクタ−エミッタ間には還流ダイオード２３が逆並列接続され、第４のＭＯＳＦＥＴ１４のドレイン−ソース間には寄生ダイオード２４が逆並列接続されている。第２の接続点Ｎｄ２は、モータ４のＶ相動力線に接続されている。

第５のＩＧＢＴ１５及び第６のＭＯＳＦＥＴ１６は、正負の直流母線ＰＬ，ＮＬ間に、第３の接続点Ｎｄ３を介して直列接続されており、第５のＩＧＢＴ１５のコレクタ−エミッタ間には還流ダイオード２５が逆並列接続され、第６のＭＯＳＦＥＴ１６のドレイン−ソース間には寄生ダイオード２６が逆並列接続されている。第３の接続点Ｎｄ３は、モータ４のＷ相動力線に接続されている。
また、第１〜第６のスイッチング素子１１〜１６のゲートには、それぞれゲート回路３１，３２，３３，３４，３５，３６が接続されている。

電流検出部５は、電線と並行配置される架線電流センサ等によるものであり、負の直流母線ＮＬに近接して配置されており、直流電源１からインバータ回路２Ａへ流れる回路電流Ｉｏを検出し、この検出された回路電流Ｉｏをモータ制御部７へ出力する。
直流電圧検出部６は、直流電源１の直流電圧Ｖｄを検出してモータ制御部７へ出力する。

モータ制御部７は、回路電流Ｉｏに基き、モータ４に流れる三相交流電流Ｉｕ，Ｉｖ，Ｉｗ（但し、Ｉｕ，Ｉｖ，Ｉｗは図示せず）を再現し、この再現された三相交流電流Ｉｕ，Ｉｖ，Ｉｗと、直流電圧Ｖｄと、外部から入力されるモータ回転数指令値ｉｒとに基き、モータ４に印加する三相交流指令電圧Ｖｕ，Ｖｖ，Ｖｗ（但し、Ｖｕ，Ｖｖ，Ｖｗは図示せず）を演算すると共に、モータ４に印加する正弦波電圧の振幅値Ｖｓ（但し、Ｖｓは図示せず）を演算し、これら演算結果をインバータ駆動部８へ出力する。

但し、モータ制御部７は、図２に示すように、ＣＰＵ(Central Processing Unit)１０１ａ、ＲＯＭ(Read Only Memory)１０１ｂ、ＲＡＭ(Random Access Memory)１０１ｃ、記憶装置(HDD：Hard Disk Drive等)１０１ｄを備え、これら１０１ａ〜１０１ｄがバス１０２に接続された一般的な構成となっている。このような構成において、例えばＣＰＵ１０１ａがＲＯＭ１０１ｂに書き込まれたプログラム１０１ｆを実行して、上述したモータ制御部７の演算等の制御を実現するようになっている。

図１に示すインバータ駆動部８は、モータ制御部７での演算結果である三相交流指令電圧Ｖｕ，Ｖｖ，Ｖｗ（図示せず）及び予め定められた正弦波電圧の振幅値Ｖｓ（図示せず）に従い、第１〜第６のスイッチング素子１１〜１６のスイッチング制御（ＰＷＭ制御）を行うための駆動制御信号ｄｓを、インバータ回路２Ａの各ゲート回路３１〜３６へ出力する。

図３は第１及び第２のスイッチング素子であるＩＧＢＴ１１及びＭＯＳＦＥＴ１２のゲート回路３１，３２の構成を示す図である。但し、図３に示すゲート回路３１は、第１、第３、第５のスイッチング素子１１，１３，１５の各ゲート回路３１，３３，３５を代表し、ゲート回路３２は、第２、第４、第６のスイッチング素子１２，１４，１６の各ゲート回路３２，３４，３６を代表する。以降、図３に示すゲート回路３１，３２を代表してインバータ回路２Ａを説明する。

ゲート回路３１は、ＩＧＢＴ１１のゲートとインバータ駆動部８との間に接続されたゲート抵抗器Ｒ１と、当該ゲートにアノードが接続されたダイオードＤ１と、このダイオードＤ１のカソードとインバータ駆動部８との間に接続されたゲート抵抗器Ｒ２とを備えて構成されている。ゲート回路３２は、ＭＯＳＦＥＴ１２のゲートとインバータ駆動部８との間に接続されたゲート抵抗器Ｒ３を備えて構成されている。

ゲート抵抗器Ｒ１は、ＩＧＢＴ１１がオン時に使用される。即ち、矢印Ｙｏｎで示すように、インバータ駆動部８から流れてくる電流を所定の抵抗値で規制しながらＩＧＢＴ１１のゲートに流すものである。これによりゲートに電荷がチャージされてＩＧＢＴ１１がオンとなる。

ダイオードＤ１は、ＩＧＢＴ１１のオフ時にゲートに蓄積された電荷の引き抜きを行い、ゲート抵抗器Ｒ２は、その引き抜かれた電荷を除去する。即ち、ＩＧＢＴ１１がオフ時に、ゲートにチャージされていた電荷が、矢印Ｙｏｆｆで示すようにダイオードＤ１で引き抜かれてゲート抵抗器Ｒ２を通ることで、当該電荷が除去され、これによりＩＧＢＴ１１が完全にオフ状態となる。

但し、ゲート回路３２は、図３に示したようにゲート抵抗器Ｒ３のみで構成されているが、ゲート回路３１のように、複数の抵抗器とダイオードとを組み合わせて構成してもよい。ゲート回路３１，３２は、ゲート抵抗器の個数やダイオードの個数に制限されるものではない。

図４は縦軸がコレクタ電流Ｉｃ、横軸が時間ｔであり、下アーム素子１２が還流モード時に上アーム素子１１がオンした際のコレクタ電流Ｉｃを、上アーム素子１１のオン時のゲート抵抗値（ゲート抵抗器Ｒ１の抵抗値）Ｒ１Ｎの大きさ毎に表した図である。

また、図４では、ゲート抵抗値Ｒ１Ｎの大きさを、Ｒ１Ｎ小，Ｒ１Ｎ中，Ｒ１Ｎ大で示している。これらの大きさは、下アームのＭＯＳＦＥＴ１２のオフ時のゲート抵抗値（ゲート抵抗器Ｒ３の抵抗値）Ｒ３Ｎに対する大きさである。即ち、下アームのＭＯＳＦＥＴ１２のオフ時のゲート抵抗値Ｒ３Ｎに対して、上アームのＩＧＢＴ１１のゲート抵抗値Ｒ１Ｎが大きくなる程に、Ｒ１Ｎ小、Ｒ１Ｎ中、Ｒ１Ｎ大と大きくなるように表現してある。

図３に示す下アームのＭＯＳＦＥＴ１２が寄生ダイオード２２に順方向に電流が流れる還流モード時に、上アームのＩＧＢＴ１１がスイッチング動作によりオンになると、下アームのＭＯＳＦＥＴ１２の寄生ダイオード２２に逆バイアス電圧が印加される。これにより、寄生ダイオード２２に逆方向の逆回復電流が流れる。このため、ＩＧＢＴ１１には、図４に示すような、大きさのコレクタ電流Ｉｃ１，Ｉｃ２，Ｉｃ３が流れてしまう。

コレクタ電流Ｉｃ１は、上アームのＩＧＢＴ１１のゲート抵抗値Ｒ１Ｎが小（Ｒ１Ｎ小）の場合に流れ、コレクタ電流Ｉｃ２は、ゲート抵抗値Ｒ１Ｎが中（Ｒ１Ｎ中）の場合に流れ、コレクタ電流Ｉｃ３は、ゲート抵抗値Ｒ１Ｎが大（Ｒ１Ｎ大）の場合に流れる。また、各コレクタ電流Ｉｃ１，Ｉｃ２，Ｉｃ３の最大値（最大波高値）を、各矢印ｈ１，ｈ２，ｈ３で示した。

このようにコレクタ電流ＩｃがＩｃ３，Ｉｃ２，Ｉｃ１で示すように大きくなる程に、下アームのＭＯＳＦＥＴ１２の寄生ダイオード２２に大きな逆回復電流が流れてしまう。このため、上アームのＩＧＢＴ１１のコレクタと下アーム素子１２のソースとの間に短絡電流が流れてしまう。この短絡電流が過大になると、ノイズの増加や素子の破壊といった不具合が生じる。

そこで、本実施形態では、下アームのＭＯＳＦＥＴ１２のオフ時のゲート抵抗値Ｒ３Ｎに対して、上アームのＩＧＢＴ１１のオン時のゲート抵抗値Ｒ１Ｎを極端に大きく（Ｒ１Ｎ大）して、図４にＩｃ３で示すようにコレクタ電流を小さく（矢印ｈ３）することで、寄生ダイオード２２に流れる逆回復電流を低減して、短絡電流を抑制するようにした。

ここで、一般的なインバータ回路内の６つの素子には、全てにＩＧＢＴを用い、ゲート抵抗値の大きさも６素子全て同じ値に設定されている。しかし、上下アームにＩＧＢＴとＭＯＳＦＥＴのように特性の異なるスイッチング素子を対に配設し、更に、ＭＯＳＦＥＴにＳＪ−ＭＯＳのような、定常損失は小さいが、寄生ダイオードの逆回復電流が大きい素子を採用した場合、寄生ダイオードで発生する逆回復電流が過大になるという不具合が生じていた。

また、下アームのＭＯＳＦＥＴ１２が還流モード中に上アームのＩＧＢＴ１１がスイッチング動作を行い、上下アームに短絡電流が流れる場合、下アームのＭＯＳＦＥＴ１２のドレイン−ゲート間に存在する帰還容量を通って、短絡電流がＭＯＳＦＥＴ１２のゲートにも分流する。この分流により、本来オフ状態でなければならないＭＯＳＦＥＴ１２のゲートがオンしてしまうといった、所謂セルフターンオン現象が発生する。

セルフターンオン現象は、ＭＯＳＦＥＴ１２のゲート抵抗値Ｒ３Ｎが大きいほどに逆回復時間が長くなって、よりその度合いが大きくなる。このセルフターンオン現象の度合いが大きくなる程に、寄生ダイオード２２で発生する逆回復電流が大きくなってしまう悪影響を受ける。このため、スイッチング損失が大きくなって素子の発熱が高くなる等の不具合が生じる。しかし、スイッチング損失の増大を防ぐためにＭＯＳＦＥＴ１２のゲート抵抗値Ｒ３Ｎを小さくしすぎると、逆回復電流消滅時のｄｉ／ｄｔが大きくなることで、ノイズが大きくなってしまう。

そこで、第１実施形態では、下アームのＭＯＳＦＥＴ１２のゲート抵抗値Ｒ３Ｎを、予め定められた抵抗値（所定抵抗値）以下とすることで、セルフターンオン現象の度合いを少なくする。但し、所定抵抗値とは、セルフターンオン現象が、当該セルフターンオン現象に起因するスイッチング損失による素子の発熱が、素子にダメージを受けない、且つノイズが大きくなりすぎないような、度合いとなる抵抗値である。

図５は縦軸がコレクタ電流Ｉｃ、横軸が時間ｔであり、下アーム素子１２が還流モード時に上アーム素子１１がオンした際のコレクタ電流Ｉｃを、下アーム素子１２のゲート抵抗値Ｒ３Ｎの大きさ毎に表した図である。但し、図５では、ゲート抵抗値Ｒ３Ｎの大きさを、Ｒ３Ｎ小，Ｒ３Ｎ中，Ｒ３Ｎ大で示しており、これらの大きさは、予め定められた抵抗値（所定抵抗値）に対する大きさである。即ち、下アーム素子１２のゲート抵抗値Ｒ３Ｎが大きくなる程に、Ｒ３Ｎ小，Ｒ３Ｎ中，Ｒ３Ｎ大と大きくなるように表現してある。

各コレクタ電流Ｉｃ４，Ｉｃ５，Ｉｃ６は共に、最大波高値は同じであるが、電流が流れている時間が、矢印幅Ｔ３で示すようにコレクタ電流Ｉｃ４が最も長く、次に、Ｔ２で示すコレクタ電流Ｉｃ５、Ｔ１で示すコレクタ電流Ｉｃ６の順に短くなっている。Ｔ１，Ｔ２，Ｔ３は、各コレクタ電流Ｉｃ４，Ｉｃ５，Ｉｃ６に対する寄生ダイオード２２の逆回復時間である。

コレクタ電流Ｉｃ４は、下アームのＭＯＳＦＥＴ１２のゲート抵抗値Ｒ３Ｎが大（Ｒ３Ｎ大）の場合に流れ、コレクタ電流Ｉｃ５は、ゲート抵抗値Ｒ３Ｎが中（Ｒ３Ｎ中）の場合に流れ、コレクタ電流Ｉｃ６は、ゲート抵抗値Ｒ３Ｎが小（Ｒ３Ｎ小）の場合に流れる。

つまり、ゲート抵抗値Ｒ３Ｎが、Ｒ３Ｎ大、Ｒ３Ｎ中、Ｒ３Ｎ小と小さくなる程、逆回復時間がＴ３，Ｔ２，Ｔ１と短くなる。この逆回復時間はＴ１，Ｔ２，Ｔ３と長くなる程に、スイッチング素子のスイッチング損失が増えるという不具合が知られている。従って、ゲート抵抗値Ｒ３Ｎが最も小さい（Ｒ３Ｎ小）場合に、最も短い逆回復時間Ｔ１でコレクタ電流Ｉｃ６が流れ、この場合に最もスイッチング損失が小さくなる。ノイズ的にはＲ３Ｎ小の場合が最も厳しくなる。

図６は縦軸がコレクタ電流Ｉｃ、横軸が時間ｔであり、下アーム素子１２が還流モード時に上アーム素子１１がオンした際のコレクタ電流Ｉｃ１１，Ｉｃ１２と、上アーム素子１１のコレクタ−エミッタ間電圧Ｖｃｅの波形Ｖｃｅ１とを、時定数の比に応じて示した図である。

但し、時定数の比は、下アーム素子１２のオン時の時定数に対する上アーム素子１１のオン時の時定数であり、下アーム素子１２の時定数に対して上アーム素子１１の時定数が、同じ（１倍）場合にコレクタ電流Ｉｃ１１が流れ、３倍の場合にコレクタ電流Ｉｃ１２が流れる。また、１倍及び３倍の場合に、上アーム素子１１のコレクタ−エミッタ間電圧波形がＶｃｅ１で示す波形のようになる。また、以降説明する各素子１１，１２の時定数は、各素子１１，１２がオン時の時定数であり、単に時定数と表現しても、それはオン時の時定数を指す。

コレクタ電流Ｉｃ１１の最大波高値をｈ１１、逆回復時間をＴ１１で示し、コレクタ電流Ｉｃ１２の最大波高値をｈ１２、逆回復時間をＴ１２で示す。つまり、コレクタ電流Ｉｃ１１の最大波高値ｈ１１は、コレクタ電流Ｉｃ１２の最大波高値ｈ１２よりも矢印Ｙ１で示す値分高く、コレクタ電流Ｉｃ１１の逆回復時間Ｔ１１は、コレクタ電流Ｉｃ１２の逆回復時間Ｔ１２よりも少なくとも３倍以上長いことが分かる。

これらの関係から、下アームのＭＯＳＦＥＴ１２の時定数に対して上アームのＩＧＢＴ１１の時定数が３倍の場合に、時定数が等しい（１倍）場合に比べ、最大波高値がｈ１１からｈ１２と矢印Ｙ１で示す高さ分低くなって改善され、逆回復時間がＴ１１からＴ１２と大幅に短く（略３倍以上短く）なって改善されている。

但し、３倍の場合の上アームのＩＧＢＴ１１の時定数Ｒｇ・Ｃｇは、Ｒｇ・Ｃｇ＝４００ｎｓと設定している。この設定について説明する。図３に示すように、上アームのＩＧＢＴ１１のゲート−コレクタ間には容量成分Ｃ１があり、下アームのＭＯＳＦＥＴ１２のゲート−ソース間にも容量成分Ｃ２がある。このことから、上アームのＩＧＢＴ１１では、ゲート抵抗値Ｒ１Ｎと容量成分Ｃ１の容量値Ｃ１Ｎ（図示せず）とで時定数が定まり、下アームのＭＯＳＦＥＴ１２では、ゲート抵抗値Ｒ３Ｎと容量成分Ｃ２の容量値Ｃ２Ｎ（図示せず）とで時定数が定まる。

ここで、各容量値Ｃ１Ｎ，Ｃ２Ｎは略同じなので、上アームのＩＧＢＴ１１のゲート抵抗値Ｒ１Ｎを、下アームのＭＯＳＦＥＴ１２のゲート抵抗値Ｒ３Ｎの３倍とすることで、ＩＧＢＴ１１の時定数を、ＭＯＳＦＥＴ１２の時定数の３倍としている。
このように、上アームのＩＧＢＴ１１の時定数を、下アームのＭＯＳＦＥＴ１２の３倍以上とすることで、ＭＯＳＦＥＴ１２が還流モード中にＩＧＢＴ１１がスイッチング動作を行ったときに発生するＭＯＳＦＥＴ１２の寄生ダイオード２２の逆回復電流を抑制することができる。この抑制に応じて上下アームに流れる短絡電流を抑制することが可能となる。

言い換えれば、上アームのＩＧＢＴ１１のスイッチング速度を、下アームのＭＯＳＦＥＴ１２のスイッチング速度よりも極端に遅くすることで、ＭＯＳＦＥＴ１２が還流モード中にＩＧＢＴ１１がスイッチング動作を行ったときに発生するＭＯＳＦＥＴ１２に係る逆回復電流を抑制して、短絡電流を抑制することができ、更にはスイッチング損失を抑制することが可能となる。

但し、上アーム素子１１のオン時の時定数を、下アーム素子１２のオン時の時定数に対して３倍としたが、抑制したい所望の波高値並びに逆回復時間に合わせて、時定数を４倍，５倍，…と増やすことで、より逆回復電流を抑制して、短絡電流を抑制し、更にはスイッチング損失を抑制することが可能となる。

このように、逆回復電流を抑制してスイッチング損失を抑制することができれば、下アームのＭＯＳＦＥＴ１２にＳＪ−ＭＯＳを使用することが可能となる。ＳＪ−ＭＯＳは、上述したように、定常損失は小さいが、逆回復電流が大きい。しかし、上記のように上アームのＩＧＢＴ１１の時定数を大きくして逆回復電流を抑制可能なので、ＳＪ−ＭＯＳを使用して定常損失を小さくするといった効果を取り入れることが可能となる。

上記では、上下アームの容量値Ｃ１Ｎ，Ｃ２Ｎが略同じで、上アームのＩＧＢＴ１１のゲート抵抗値Ｒ１Ｎを３倍とする例について説明した。しかし、上下アームの容量値Ｃ１Ｎ，Ｃ２Ｎが異なる場合は、この異なる容量値に応じて、上下アームのゲート抵抗値Ｒ１Ｎ，Ｒ３Ｎを可変し、結果的に、上アームのＩＧＢＴ１１のゲート抵抗値Ｒ１Ｎを３倍以上とすればよい。なお、３倍以上に限らず、それ以下の倍数であっても、逆回復電流の抑制ができ、上下アームに流れる短絡電流が抑制できればよい。
但し、ゲート抵抗値Ｒ１，Ｒ３を可変抵抗器として、逆回復電流を計測しながら所望の電流値となるように、ゲート抵抗値Ｒ１Ｎ，Ｒ３Ｎを可変制御してもよい。
なお、下アームのゲート回路は、図７に示すゲート回路３３のように、ゲート抵抗Ｒ３とＲ４、そしてダイオードＤ２を使用した構成とした場合、オフ側のゲート抵抗値Ｒ４に対して、上アームのＩＧＢＴ１１のゲート抵抗値Ｒ１Ｎを３倍以上、つまりＩＧＢＴ１１の時定数をＭＯＳＦＥＴ１２の時定数の３倍以上とすればよい。
実際に設定する抵抗値として、例えば上アームゲート回路３１のゲート抵抗Ｒ１は３００〜５４０Ωの範囲で設定するのに対して、下アームゲート回路の３２のゲートＲ３、若しくはゲート回路３２ａのゲート抵抗Ｒ４は５６〜２００Ωの範囲で設定すればよい。

図８は上アーム素子１１を駆動制御する駆動制御信号ｄｓのドライブ信号１１ＤＶと、下アーム素子１２を駆動制御する駆動制御信号ｄｓのドライブ信号１２ＤＶとを表す波形図である。

第１実施形態の構成は、上述したように、上アーム素子１１のスイッチング速度を３倍以上と極端に低速化している。このため、図８に示すように、低速化前と比べて上アームのＩＧＢＴ１１のオンタイミングが遅延時間Δｔだけ遅くなる。曲線１１Ｇ１で示すゲート電圧は、ゲート抵抗値Ｒ１Ｎが小（Ｒ１Ｎ小）の場合である。曲線１１Ｇ２で示すゲート電圧は、ゲート抵抗値Ｒ１Ｎが（Ｒ１Ｎ小）の場合よりも極端に大きい（Ｒ１Ｎ大）の場合である。この（Ｒ１Ｎ大）とすることによりゲート電圧１１Ｇ２のオン時の立ち上がり時間がΔｔだけ遅くなる。

このΔｔだけ遅くなることによって、下アーム素子１２がオフとなった後に、上アーム素子１１をオンとする迄の間のデッドタイムｔｄが、設計上の値に比べ、Δｔだけ長くなる。そこで、第１実施形態では、設計上のデッドタイムｔｄから、実際のデッドタイムの遅れ分Δｔを減算した値ｔｄ−Δｔを、デッドタイムとして採用する。これによって、電流波形の歪みを悪化させることなくインバータ回路２Ａの駆動を行うことができる。

＜第１実施形態の効果＞
このように第１実施形態のモータ制御装置１００は、直流電力を交流電力に変換し、この交流電力でモータ４の駆動制御を行うインバータ回路２Ａを備える。インバータ回路２Ａは、直流電力が供給される正負の母線ＰＬ，ＮＬ間の上アーム及び下アームに接続され、上下で１対を成す第ｎ及び第ｍスイッチング素子１１〜１６を３対有する。この３対の第ｎ及び第ｍスイッチング素子１１〜１６間がモータ４の動力線に接続され、全ての対となる第ｎ及び第ｍスイッチング素子（例えば１１，１２）が互いに異なる特性を有し、且つ第ｎスイッチング素子１１のスイッチング速度を、第ｍスイッチング素子１２のスイッチング速度よりも遅く設定した。但し、対となる第ｎスイッチング素子がＩＧＢＴ１１であり、第ｍスイッチング素子がＭＯＳＦＥＴ１２であり、ＩＧＢＴ１１のスイッチング速度を、ＭＯＳＦＥＴ１２のスイッチング速度よりも予め定められた値以上遅く設定した。

この構成によれば、上アームのＩＧＢＴ１１のスイッチング速度を、下アームのＭＯＳＦＥＴ１２のスイッチング速度よりも予め定められた値以上遅くすることで、ＭＯＳＦＥＴ１２が還流モード中にＩＧＢＴ１１がスイッチング動作を行ったときに発生するＭＯＳＦＥＴ１２に係る逆回復電流を抑制することができる。これにより上下アームに流れる短絡電流を抑制することができる。つまり、逆回復電流抑制のために、インバータ回路２Ａの対となる一方のＩＧＢＴ１１のスイッチング速度を、他方のＭＯＳＦＥＴ１２よりも予め定められた値以上遅くするだけでよい。従って、回路部品点数の増加や回路動作制御の複雑化を招かないように、片側アーム素子１１のスイッチング時に発生する逆回復電流を抑制することができる。

また、対となる一方のＩＧＢＴ１１のオン時の時定数を、他方のＭＯＳＦＥＴ１２のオン時の時定数よりも予め定められた値以上大きく設定した。より具体的には、ＩＧＢＴ１１の時定数を、ＭＯＳＦＥＴ１２の時定数より３倍以上大きく設定した。更に、ＩＧＢＴ１１の時定数を、４００ｎｓ以上とした。

この構成によれば、一方のＩＧＢＴ１１の時定数を、他方のＭＯＳＦＥＴ１２の時定数よりも予め定められた値以上又は３倍以上大きく、具体的な値としては４００ｎｓ以上とすることで、ＭＯＳＦＥＴ１２が還流モード中にＩＧＢＴ１１がスイッチング動作を行ったときに発生するＭＯＳＦＥＴ１２に係る逆回復電流を抑制することができ、これに応じて上下アームに流れる短絡電流を抑制することができる。つまり、対となる一方のＩＧＢＴ１１の時定数を、他方のＭＯＳＦＥＴ１２よりも予め定められた値以上大きくするだけでよいので、回路部品点数の増加や回路動作制御の複雑化を招かないように、片側アーム素子１１のスイッチング時に発生する逆回復電流を抑制することができる。

また、対となる一方のＩＧＢＴ１１のゲート抵抗値を、他方のＭＯＳＦＥＴ１２のゲート抵抗値よりも予め定められた値以上大きく設定した。この構成によれば、ＩＧＢＴ１１に流れるコレクタ電流Ｉｃが小さくなるので、ＭＯＳＦＥＴ１２に係る逆回復電流が減少して、上下アームに流れる短絡電流を抑制することができる。

また、ＭＯＳＦＥＴ１２のゲート抵抗値を、予め定められた値よりも小さく設定した。この構成によれば、ＭＯＳＦＥＴ１２のゲート抵抗値が予め定められた値よりも小さく設定されているので、ＭＯＳＦＥＴ１２に係る逆回復時間が短くなり、ＭＯＳＦＥＴ１２に生じるセルフターンオン現象の度合いが減少する。この減少によりＭＯＳＦＥＴ１２のスイッチング損失を抑制することができ、更にはＭＯＳＦＥＴ１２の発熱を抑制することができる。また、ノイズの影響も大きくなりすぎることはない。

ＩＧＢＴ１１のゲート抵抗器Ｒ１及びＭＯＳＦＥＴのゲート抵抗器Ｒ３を可変抵抗器として、それらゲート抵抗値Ｒ１Ｎ，Ｒ３Ｎを可変制御するようにした。これによって、例えば、逆回復電流を計測しながら所望の電流値となるように、ゲート抵抗値Ｒ１Ｎ，Ｒ３Ｎを可変制御して設定することが可能となる。

また、インバータ回路２Ａのデッドタイムには、設計上のデッドタイムｔｄから、ＩＧＢＴ１１のスイッチング速度の遅れ分の時間Δｔを減算した値を設定した。
この構成によれば、次のような効果が得られる。ＩＧＢＴ１１のスイッチング速度をＭＯＳＦＥＴ１２のスイッチング速度よりも予め定められた値以上遅くすると、この低速化前の設計上のオンタイミングと比べてＩＧＢＴ１１のオンタイミングが遅延時間Δｔだけ遅くなる。このため、ＭＯＳＦＥＴ１２がオフ後にＩＧＢＴ１１がオンとなる間のデッドタイムｔｄが、設計上の値に比べ、Δｔだけ大きくなる。そこで、設計上のデッドタイムｔｄから、ＩＧＢＴ１１のスイッチング速度の遅れ分の時間Δｔを減算した値ｔｄ−Δｔを、デッドタイムとして設定すれば、電流波形の歪みを悪化させることなくインバータ回路２Ａの駆動を行うことができる。

また、ＭＯＳＦＥＴ１２を、ＳＪ−ＭＯＳとした。この構成によれば、ＳＪ−ＭＯＳは定常損失がより小さいので、モータ４を、より一層高効率で駆動させることができる。

＜第２実施形態＞
図９は、本発明の第２実施形態に係るモータ制御装置２００の構成を示す回路図である。但し、第２実施形態のモータ制御装置２００が実施形態のモータ制御装置１００と異なる点は、インバータ回路２Ｂの構成のみである。従って、他の構成要素についてはその説明を適時省略する。

第２実施形態のインバータ回路２Ｂが、第１実施形態のインバータ回路２Ａと異なる点は、上アームと下アームとの構成要素を反転させたことにある。従って、図９に示すように、上アームに、ＭＯＳＦＥＴ１２，１４，１６と、寄生ダイオード２２，２４，２６と、ゲート回路３２，３４，３６とを用い、下アームに、ＩＧＢＴ１１，１３，１５と、還流ダイオード２１，２３，２５と、ゲート回路３１，３３，３５とを用いた。なお、下アームのゲート回路３２，３４，３６は図７のゲート回路３２ａのように抵抗二つとダイオードを一つ用いた構成としてもよい。

この構成のインバータ回路２Ｂの場合、上アームのＭＯＳＦＥＴ１２のオン時の時定数に対する下アームのＩＧＢＴ１１のオン時の時定数を３倍以上とする。但し、下アームのＩＧＢＴ１１のオン時の時定数は、抑制したい所望の波高値と逆回復時間とに合わせて、４倍，５倍，…と増やすことで、より逆回復電流を抑制して、短絡電流を抑制することが可能となる。

更に、第２実施形態では、第１実施形態とは逆に、下アームのＩＧＢＴ１１のオン速度が遅くなることを考慮して、つまり、実際のデッドタイムΔｔの遅れ分を考慮する。即ち、上アームオフから下アームオン間のデッドタイムに、通常のデッドタイムｔｄからΔｔを減算したｔｄ−Δｔの値を採用する。これによって、電流波形の歪みを悪化させることなくインバータ駆動を行うことができる。

＜第２実施形態の効果＞
第２実施形態に係るモータ制御装置２００によれば、インバータ回路２Ｂにおいて、上下アームのスイッチング素子１１，１２を含む構成要素を、上下反転させたが、この構成においても、第１実施形態に係るモータ制御装置１００と同様の効果を奏すことができる。

＜第１及び第２実施形態の適用例＞
第１及び第２実施形態に係るモータ制御装置１００，２００の何れかを、図示せぬ空気調和機に搭載し、更にそれらモータ制御装置１００，２００の何れかを、空気調和機の室外ファンモータ（図示せず）の駆動制御用途に適用する。

空気調和機は、低入力領域（中間・定格領域）での効率を向上させることで、省エネ性能を表す指数であるＡＰＦ(Annual Performance Factor)を大きく向上させることができる。但し、中間領域とは、年間を通して空気調和機の運転時間が最も長い運転領域のことであり、定格領域とは、空調負荷に応じた必要能力で運転する領域のことである。

モータ制御装置１００，２００では、スイッチング素子として、低入力領域でＩＧＢＴと比べて損失の小さいＭＯＳＦＥＴを用いる構成を採用している。このため、モータ制御装置１００，２００を適用することにより、高効率で高い省エネ性能を有する空気調和機を実現することができる。

この他、モータ制御装置１００，２００の何れかを、空気調和機の圧縮機（図示せず）の駆動制御用途に適用しても、高効率で高い省エネ性能を有する空気調和機を実現することができる。

なお、本発明は上記した実施形態に限定されるものではなく、様々な変形例が含まれる。例えば、上記した実施形態は本発明を分かりやすく説明するために詳細に説明したものであり、必ずしも説明した全ての構成を備えるものに限定されるものではない。また、ある実施形態の構成の一部を他の実施形態の構成に置き換えることも可能であり、また、ある実施形態の構成に他の実施形態の構成を加えることも可能である。また、各実施形態の構成の一部について、他の構成の追加・削除・置換をすることが可能である。
また、上記の各構成、機能、処理部（制御部）、処理手段等は、それらの一部又は全部を、例えば集積回路で設計する等によりハードウェアで実現してもよい。また、上記の各構成、機能等は、プロセッサがそれぞれの機能を実現するプログラムを解釈し、実行することによりソフトウエアで実現してもよい。各機能を実現するプログラム、テーブル、ファイル等の情報は、メモリや、ハードディスク、ＳＳＤ(Solid State Drive)等の記録装置、又は、ＩＣ(Integrated Circuit)カード、ＳＤ(Secure Digital memory)カード、ＤＶＤ(Digital Versatile Disc)等の記録媒体に置くことができる。
また、制御線や情報線は説明上必要と考えられるものを示しており、製品上必ずしも全ての制御線や情報線を示しているとは限らない。実際には殆ど全ての構成が相互に接続されていると考えてもよい。

１ 直流電源
２Ａ，２Ｂ 三相インバータ回路（インバータ回路）
４ 三相同期モータ（モータ）
５ 電流検出部
６ 直流電圧検出部
７ モータ制御部
８ インバータ駆動部
２１，２３，２５ 還流ダイオード
２２，２４，２６ 寄生ダイオード
１１，１３，１５ ＩＧＢＴ（スイッチング素子）
１２，１４，１６ ＭＯＳＦＥＴ（スイッチング素子）
３１，３３，３５ ＩＧＢＴのゲート回路
３２，３４，３６，３２（ａ） ＭＯＳＦＥＴのゲート回路
１００，２００ モータ制御装置
Ｒ１，Ｒ２，Ｒ３，Ｒ４ ゲート抵抗器
Ｄ１，Ｄ２ ダイオード
Ｉｏ 回路電流
ＰＬ 正の直流母線
ＮＬ 負の直流母線
ｄｓ 駆動制御信号
ｉｒ モータ回転数指令値

Claims (10)

1. 直流電力を交流電力に変換し、この変換された交流電力でモータの駆動制御を行うインバータ回路
   を備え、
   前記インバータ回路は、
   前記直流電力が供給される正負の母線間の上アーム及び下アームに接続され、上下で１対を成す第ｎ及び第ｍスイッチング素子を３対有し、この３対の第ｎ及び第ｍスイッチング素子間が前記モータの動力線に接続され、全ての対となる第ｎ及び第ｍスイッチング素子が互いに異なる特性を有し、且つ、前記第ｎ及び第ｍスイッチング素子はゲートを有し、各々の前記ゲートにはゲート抵抗値を発生させるゲート回路が接続され、前記第ｍスイッチング素子はセルフターンオン現象が発生し得る素子であり、前記第ｍスイッチング素子に接続された前記ゲート回路の前記ゲート抵抗値は、オン時およびオフ時において一定であり、前記第ｎスイッチング素子に接続された前記ゲート回路は、オフ時のゲート抵抗値よりもオン時のゲート抵抗値を高くする
   ことを特徴とするモータ制御装置。
2. 請求項１に記載のモータ制御装置であって、
   前記第ｎスイッチング素子がＩＧＢＴであり、前記第ｍスイッチング素子がＭＯＳＦＥＴである
   ことを特徴とするモータ制御装置。
3. 請求項２に記載のモータ制御装置であって、
   前記ＩＧＢＴのオン時の時定数が、前記ＭＯＳＦＥＴのオフ時の時定数よりも予め定められた値以上大きく設定されている
   ことを特徴とするモータ制御装置。
4. 請求項３に記載のモータ制御装置であって、
   前記ＩＧＢＴがオン時の時定数は、前記ＭＯＳＦＥＴがオフ時の時定数より３倍以上大きく設定されている
   ことを特徴とするモータ制御装置。
5. 請求項３又は請求項４に記載のモータ制御装置であって、
   前記ＩＧＢＴのオン時の時定数は、４００ｎｓ以上である
   ことを特徴とするモータ制御装置。
6. 請求項３に記載のモータ制御装置であって、
   前記ＩＧＢＴのオン時のゲート抵抗値は、前記ＭＯＳＦＥＴのゲート抵抗値よりも予め定められた値以上大きく設定されている
   ことを特徴とするモータ制御装置。
7. 請求項６に記載のモータ制御装置であって、
   前記ＭＯＳＦＥＴのゲート抵抗値は、予め定められた値よりも小さく設定されている
   ことを特徴とするモータ制御装置。
8. 請求項６又は請求項７に記載のモータ制御装置であって、
   前記ＩＧＢＴのゲート抵抗値及び前記ＭＯＳＦＥＴのゲート抵抗値を定める各抵抗器を、可変抵抗器とし、それらゲート抵抗値を可変設定する
   ことを特徴とするモータ制御装置。
9. 請求項２，３，４，６，７のいずれか１項に記載のモータ制御装置であって、
   前記ＭＯＳＦＥＴは、スーパー・ジャンクションＭＯＳＦＥＴである
   ことを特徴とするモータ制御装置。
10. 請求項１〜９のいずれか１項に記載のモータ制御装置を搭載する
    ことを特徴とする空気調和機。

Images